TWI550900B - 半導體元件層及其製造方法 - Google Patents

Description

半導體元件層及其製造方法

本發明是有關於一種半導體元件層，且特別是有關於一種具有良好的光電轉換效率之半導體元件層。

隨著半導體科技的進步，現今的發光二極體已具備了高亮度的輸出，加上發光二極體具有省電、體積小、低電壓驅動以及不含汞等優點，因此發光二極體已廣泛地應用在顯示器與照明方面的領域。一般而言，發光二極體的發光效率主要取決於發光層的內部量子效率(internal quantum efficiency)以及外部量子效率(external quantum efficiency)，也就是光取出效率(light extraction efficiency)。內部量子效率的提升取決於半導體層之磊晶品質以及半導體層之膜層堆疊方式，而外部量子效率的提升則取決於發光二極體晶片所發出之光線是否可以有效地被引導出。換言之，外部量子效率與發光二極體晶片外部之其他光學設計有關。

圖1為習知的發光二極體晶片的剖面示意圖。請參照圖1，習知的發光二極體晶片100包括一基板110、一半導體元件層120、一 N型電極130a以及一P型電極130b。半導體元件層120配置於基板110上，且半導體元件層120包括一N型半導體層122、一發光層124以及一P型半導體層126，其中N型半導體層122配置於基板110上，發光層124配置於N型半導體層122的部分區域上，而P型半導體層126配置於發光層124上。此外，N型電極130a配置於N型半導體層122上，並與N型半導體層122電性連接，而P型電極130b則配置於P型半導體層126上，並與P型半導體層126電性連接。

從圖1可知，發光二極體晶片100中的發光層124所發出的光線會朝向各個方向傳遞，然而，有一部分的光線可能會在發光二極體晶片內部產生全反射，而其所造成的光損失將大幅降低發光二極體晶片的發光效率。因此，如何藉由改善發光二極體晶片的結構，以降低發光層所發出的光線在發光二極體晶片內產生全反射的機會以及提升發光二極體晶片的發光效率，為設計者必須面臨的課題之一。

本發明提供一種半導體元件層及其製造方法。

本發明提出一種半導體元件層的製造方法。首先，於一基板上形成一圖案化罩幕層，其中圖案化罩幕層具有一開口，以暴露部分的基板。接著，於未被圖案化罩幕層所覆蓋的基板上形成一半導體元件層，其中位於開口以外的半導體元件層在不同高度具有不同的截面積，且位於開口以外的半導體元件層的截面積隨著所在高度的增加而遞減。然後，移除圖案化罩幕層。

在本發明的一實施例中，位於開口內的半導體元件層在不同高度具有不同的截面積，且位於開口內的半導體元件層的截面積隨 著所在高度的增加而遞增。在一實施例中，位於開口以外的半導體元件層具有一第一最大截面積，而位於開口內的半導體元件層具有一第二最大截面積，且第一最大截面積實質上等於第二最大截面積。在另一實施例中，位於開口以外的半導體元件層具有一第一最大截面積，而位於開口內的半導體元件層具有一第二最大截面積，且第一最大截面積大於第二最大截面積。

在本發明的一實施例中，位於開口內的半導體元件層在不同高度具有相同的截面積，而位於開口內的半導體元件層的截面積隨著所在高度的增加而維持一定，以使位於開口內的半導體元件層的側壁實質上與基板的表面垂直。在一實施例中，位於開口以外的半導體元件層具有一第一最大截面積，而位於開口內的半導體元件層具有一第二最大截面積，且第一最大截面積實質上等於第二最大截面積。在另一實施例中，位於開口以外的半導體元件層具有一第一最大截面積，而位於開口內的半導體元件層具有一第二最大截面積，且第一最大截面積大於第二最大截面積。

在本發明的一實施例中，上述之半導體元件層包括依序堆疊的一第一型摻雜半導體層、一發光層以及一第二型摻雜半導體層。在一實施例中，上述之發光層形成於開口內。在另一實施例中，上述之發光層形成於開口以外。

在本發明的一實施例中，上述之半導體元件層於基板上的磊晶速率大於其於圖案化罩幕層上的磊晶速率。

在本發明的一實施例中，上述之圖案化罩幕層的材料包括氧化矽、氮化矽、氧化鎵、氧化鈦或氮化鎂。

在本發明的一實施例中，上述之圖案化罩幕層更包括多個 位於開口內的突起，突起位於開口所暴露出的基板上，且突起被半導體元件層所覆蓋。

本發明提出另一種半導體元件層的製造方法。首先，於一基板上形成一半導體層。接著，於半導體層上形成一圖案化罩幕層，其中圖案化罩幕層具有一開口，以暴露部分的半導體層。然後，於未被圖案化罩幕層所覆蓋的半導體層上形成一半導體元件層，其中位於開口以外的半導體元件層在不同高度具有不同的截面積，且位於開口以外的半導體元件層的截面積隨著所在高度的增加而遞減。而後，移除圖案化罩幕層。

在本發明的一實施例中，位於開口內的半導體元件層在不同高度具有不同的截面積，且位於開口內的半導體元件層的截面積隨著所在高度的增加而遞增。在一實施例中，位於開口以外的半導體元件層具有一第一最大截面積，而位於開口內的半導體元件層具有一第二最大截面積，且第一最大截面積實質上等於第二最大截面積。在另一實施例中，位於開口以外的半導體元件層具有一第一最大截面積，而位於開口內的半導體元件層具有一第二最大截面積，且第一最大截面積大於第二最大截面積。

在本發明的一實施例中，位於開口內的半導體元件層在不同高度具有相同的截面積，而位於開口內的半導體元件層的截面積隨著所在高度的增加而維持一定，以使位於開口內的半導體元件層的側壁實質上與半導體層的表面垂直。在一實施例中，位於開口以外的半導體元件層具有一第一最大截面積，而位於開口內的半導體元件層具有一第二最大截面積，且第一最大截面積實質上等於第二最大截面積。在另一實施例中，位於開口以外的半導體元件層具有一第一最大 截面積，而位於開口內的半導體元件層具有一第二最大截面積，且第一最大截面積大於第二最大截面積。

在本發明的一實施例中，上述之半導體元件層包括依序堆疊的一第一型摻雜半導體層、一發光層以及一第二型摻雜半導體層。在一實施例中，上述之發光層形成於開口內。在另一實施例中，上述之發光層形成於開口以外。

在本發明的一實施例中，上述之半導體層與第一型摻雜半導體層具有相同的導電型態。

在本發明的實施例中，上述之半導體元件層於半導體層上的磊晶速率大於其於圖案化罩幕層上的磊晶速率。

在本發明的一實施例中，上述之圖案化罩幕層的材料包括氧化矽、氮化矽、氧化鈦、氧化鎵或氮化鎂。

在本發明的一實施例中，上述之圖案化罩幕層更包括多個位於開口內的突起，突起位於開口所暴露出的半導體層上，且突起被半導體元件層所覆蓋。

本發明另提出一種半導體元件層，其包括一第一部分與一第二部分，其中第二部分位於第一部分上，第二部分在不同高度具有不同的截面積，且第二部分的截面積隨著所在高度的增加而遞減。

在本發明的一實施例中，上述之第一部分在不同高度具有不同的截面積，且第一部分的截面積隨著所在高度的增加而遞增。在一實施例中，上述之第二部分具有一第一最大截面積，而第一部分具有一第二最大截面積，且第一最大截面積實質上等於第二最大截面積。在另一實施例中，上述之第二部分具有一第一最大截面積，而第一部分具有一第二最大截面積，且第一最大截面積大於第二最大截面 積。此外，上述之第二部分具有一頂表面，且此頂表面例如為一曲面。

在本發明的一實施例中，上述之第一部分在不同高度具有相同的截面積，而第一部分的截面積隨著所在高度的增加而維持一定。在一實施例中，上述之第二部分具有一第一最大截面積，而第一部分具有一第二最大截面積，且第一最大截面積實質上等於第二最大截面積。在另一實施例中，上述之第二部分具有一第一最大截面積，而第一部分具有一第二最大截面積，且第一最大截面積大於第二最大截面積。此外，上述之第二部分具有一頂表面，且此頂表面例如為一曲面。

在本發明的一實施例中，上述之第一部份與第二不份包括依序堆疊的一第一型摻雜半導體層、一發光層以及一第二型摻雜半導體層。在一較佳實施例中，上述之發光層位於第一部分。在另一實施例中，上述之發光層形位於第二部分。

在本發明的一實施例中，上述之半導體元件層更包括多個突起，其嵌入於第一部分。在一較佳實施例中，上述之突起的材料包括氧化矽、氮化矽、氧化鈦、氧化鎵或氮化鎂。

在本發明之半導體元件層的製造方法中，於圖案化罩幕層的開口中形成半導體元件層，使得位於開口以外的半導體元件層的截面積隨著所在高度的增加而遞減。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

100‧‧‧發光二極體晶片

110‧‧‧基板

120‧‧‧半導體元件層

122‧‧‧N型半導體層

124‧‧‧發光層

126‧‧‧P型半導體層

130a‧‧‧N型電極

130b‧‧‧P型電極

200、200a、200b、200c、200d‧‧‧發光二極體晶片

210‧‧‧基板

220‧‧‧半導體層

222‧‧‧圖案化罩幕層

224‧‧‧開口

226‧‧‧側壁

228‧‧‧突起

230‧‧‧半導體元件層

230a‧‧‧第一部分

230b‧‧‧第二部分

232‧‧‧第一型摻雜半導體層

234‧‧‧發光層

236‧‧‧第二型摻雜半導體層

240a‧‧‧電極

240b‧‧‧電極

260‧‧‧電流分散層

300、300a、300b、300c、300d‧‧‧發光二極體晶片

400‧‧‧高功率發光二極體晶片

C、C₁、C₂‧‧‧轉折處

S‧‧‧側壁

Wmax₁‧‧‧第一部分的最大截面積

Wmax₂‧‧‧第二部分的最大截面積

圖1為習知的發光二極體晶片的剖面示意圖。

圖2與圖2’為本發明第一實施例的發光二極體晶片的剖面示意圖。

圖3為本發明第一實施例的發光二極體晶片的製造方法的流程圖。

圖4A至圖4D為本發明第一實施例的發光二極體晶片的製造方法的流程剖面示意圖。

圖5與圖5’為本發明第二實施例的發光二極體晶片的剖面示意圖。

圖6與圖6’為本發明第三實施例的發光二極體晶片的剖面示意圖。

圖7與圖7’為本發明第四實施例的發光二極體晶片的剖面示意圖。

圖8與圖8’為本發明第五實施例的發光二極體晶片的剖面示意圖。

圖9與圖9’為本發明第六實施例的發光二極體晶片的剖面示意圖。

圖10為本發明第六實施例的發光二極體晶片的製造方法的流程圖。

圖11A至圖11E為本發明第六實施例的發光二極體晶片的製造方法的流程剖面示意圖。

圖12與圖12’為本發明第七實施例的發光二極體晶片的剖面示意圖。

圖13與圖13’為本發明第八實施例的發光二極體晶片的剖面示 意圖。

圖14與圖14’為本發明第九實施例的發光二極體晶片的剖面示意圖。

圖15與圖15’為本發明第十實施例的發光二極體晶片的剖面示意圖。

圖16A與圖16B分別為本發明第十一實施例的高功率發光二極體晶片(high power LED chip)的上視圖與剖面示意圖。

在本發明之發光二極體晶片中，會以半導體元件層之截面積來定義半導體元件層的形狀，其中所有截面積都是指與高度方向垂直的截面積。

【第一實施例】

圖2為本發明第一實施例的發光二極體晶片的剖面示意圖。請參照圖2，本實施例的發光二極體晶片200包括一基板210、一半導體層220、一半導體元件層230、一第一電極240a以及一第二電極240b。

一般而言，基板210多半選自於透光度與散熱特性良好之材質，其例如是藍寶石(Sapphire)基板、碳化矽(SiC)基板、矽(Si)基板、砷化鎵(GaAs)基板、氧化鎵、氮化鎵(GaN)、鋁酸鋰(LiAlO2)基板、鎵酸鋰(LiGaO2)基板、氮化鋁(AlN)基板或其他適合用以磊晶的基板。在本實施例中，半導體層220配置於基板210上。

半導體元件層230配置於半導體層220上。半導體元件層230包括一第一部分230a與一第二部分230b，其中第二部分230b位於第一部分上230a。第一部分230a在不同高度例如是具有相同的截面積。 換言之，第一部分230a的側壁S實質上垂直於半導體層220的表面。第二部分230b在不同高度具有不同的截面積，且第二部分230b的截面積隨著所在高度的增加而遞減。也就是說，在遠離基板210的方向上，半導體元件層230的截面積先是維持恆定，而後是逐漸遞減，半導體元件層230具有轉折處C，其位在第一部分230a與第二部分230b的交界處。換言之，第二部分230b的最大截面積Wmax₂實質上等於第一部分230a的最大截面積Wmax₁。

此外，包括第一部分230a與第二部分230b的半導體元件層230包含依序堆疊的一第一型摻雜半導體層232、一發光層234以及一第二型摻雜半導體層236。在本實施例中，第一型摻雜半導體層232位於第一部分230a，發光層234以及第二型摻雜半導體層236位於第二部分230b。當然，在另一實施例中，發光層也可以位於第一部分，或者是第二型摻雜半導體層也可以位於第一部分，換言之，本發明未限制第一型摻雜半導體層、發光層以及第二型摻雜半導體層在半導體元件層中的配置方式。再者，在本實施例中，半導體層220與第一型摻雜半導體層232具有相同的導電型態，例如是同為N型半導體層，發光層234為多重量子井發光層，而第二型摻雜半導體層236為P型半導體層。當然，在其他實施例中，半導體層與第一型半導體層也可同為P型半導體層，而第二型半導體層可為N型半導體層。

在本實施例中，為了進一步提升發光二極體晶片200的發光效率，發光二極體晶片200更包括一電流分散層260，其配置於第二型摻雜半導體層236與第二電極240b之間。電流分散層260的材料例如是銦錫氧化物、銦鋅氧化物、銦錫鋅氧化物、氧化鉿、氧化鋅、鋅鎵氧化物、鋁鋅氧化物、鎘錫氧化物、鎘鋅氧化物、或其它適當之材 料。

如圖2所示，第一電極240a配置於半導體層220上，並與半導體層220電性連接，其中半導體層220與第一型摻雜半導體層232具有相同的導電形態。第二電極240b配置於第二部分230b上，並經由電流分散層260與第二型摻雜半導體層236電性連接。

在本實施例中，發光層234所發出的光線能夠有效地被半導體元件層230的側壁引導出發光二極體晶片200。換言之，半導體元件層230的構型可以降低發光層234所發出的光線在發光二極體晶片200中產生全反射的機會，使得發光二極體晶片200的光取出效率(light extraction efficiency)大幅增加。因此，發光二極體晶片200具有良好的發光效率。

值得注意的是，半導體元件層230中第二部分230b的頂表面可以是一平面，如圖2所繪示。然而，在本發明其他可行之實施例中，半導體元件層230中第二部分230b的頂表面亦可以是一曲面，如圖2’所示。由圖2’可知，第二部分230b的頂表面為一下凹之曲面，且此下凹之曲面在中心位置與邊緣之高度落差例如是介於1微米至5微米之間，而較佳的高度落差為2.5微米。

前述之下凹曲面的形成機制敘述如下。以有機金屬氣相磊晶為例，在半導體磊晶成長的過程中，磊晶膜成長速率是與氣相反應物濃度成正比，而在本實施例中的罩幕層上幾乎無法成長出磊晶膜，只有在罩幕層的開口處才可順利成長出磊晶膜。另一方面，磊晶成長過程中導入之氣相反應物的遷移(migration)速率(或擴散長度)是與成長溫度、壓力或不同氣相反應物濃度比有關，因此，會造成在靠近罩幕層/開***界處的磊晶膜成長速率大於在開口中心處的成長速率，進而 造成上述之第二部分頂表面為一下凹之曲面。換言之，此一頂表面的中心位置與邊緣有高度落差，而此一高度差的大小，除了可以由磊晶成長條件來控制之外，亦可以由罩幕層的開口大小尺寸來控制。值得注意的是，當開口尺寸較大時，磊晶層中心與邊緣位置的高度落差較大，反之，當開口尺寸較小時，磊晶層中心與邊緣位置的高度落差則較小。

以上僅介紹本實施例之發光二極體晶片200的結構，接下來將配合圖3以及圖4A至圖4D對發光二極體晶片200的製造方法進行詳細的說明。

圖3為本發明第一實施例的發光二極體晶片的製造方法的流程圖。圖4A至圖4D為本發明第一實施例的發光二極體晶片的製造方法的流程剖面示意圖。

請同時參照圖3與圖4A，首先，進行步驟S300，於基板210上形成半導體層220。半導體層220的形成方法例如是金屬有機化學氣相沉積(metal organic chemical vapor deposition,MOCVD)法、分子束磊晶(molecular beam epitaxial,MBE)法或是其他適當的磊晶成長法。

接著，進行步驟S310，於半導體層220上形成圖案化罩幕層222，其中圖案化罩幕層222具有開口224，以暴露部分的半導體層220。圖案化罩幕層222的形成方法例如是依序在半導體層220上形成罩幕材料層(未繪示)以及具有開口圖案的光阻層(未繪示)，而後以光阻層為罩幕，移除部份的罩幕材料層，以形成具有開口224的圖案化罩幕層222。圖案化罩幕層222的材料例如是氧化矽、氮化矽、氧化鈦、氧化鎵或氮化鎂。

請同時參照圖3與圖4B，然後，進行步驟S320，於未被圖 案化罩幕層222所覆蓋的半導體層220上形成半導體元件層230。詳言之，以圖案化罩幕層222為罩幕，於半導體層220上進行磊晶製程，以形成位於開口224內的第一部分230a以及位於開口224以外的第二部分230b。其中，半導體元件層230於半導體層220上的磊晶速率大於其於圖案化罩幕層222上的磊晶速率。在本實施例中，圖案化罩幕層222的側壁226實質上與半導體層220的表面垂直，因此，開口224內的半導體元件層的截面積會隨著所在高度的增加而維持一定，以形成第一部分230a。開口224以外的半導體元件層的截面積會隨著所在高度的增加而遞減，以形成第二部分230b。其中，包括第一部分230a與第二部分230b的半導體元件層230包含依序堆疊的第一型摻雜半導體層232、發光層234以及第二型摻雜半導體層236。

請同時參照圖3與圖4C，而後，進行步驟S330，移除圖案化罩幕層222。移除圖案化罩幕層222的方法例如是濕式蝕刻法。接著，為了提升發光二極體的發光效率，可以在形成與第二型摻雜半導體層236電性連接的第二電極以前，先於第二型摻雜半導體層236上形成電流分散層260。

請同時參照圖3與圖4D，繼之，進行步驟S340，形成多個電極240a、240b，以分別與半導體層220以及半導體元件層230其中之一者電性連接，以完成發光二極體晶片200的製作。詳言之，分別於半導體層220上以及電流分散層260上形成第一電極240a以及第二電極240b，其中第一電極240a與半導體層220電性連接，第二電極240b與第二型摻雜半導體層236電性連接。

一般來說，在習知的發光二極體晶片的製程中，是於基板上先依序堆疊第一型摻雜半導體材料層、發光材料層以及第二型摻雜半 導體材料層，再以諸如乾蝕刻製程等方式移除部份的第一型摻雜半導體材料層、部份的發光材料層以及部份的第二型摻雜半導體材料層，以形成半導體元件層，且暴露出欲與電極電性連接的第一型摻雜半導體層。然而，在本發明中，藉由於開口所暴露的基板上進行磊晶製程，即完成半導體元件層的製作，且使得半導體元件層具有特殊構型，能夠有效地將發光層所發出之光引導出發光二極體晶片。換言之，在本實施例中，發光二極體晶片的製作方法具有簡化製程步驟的特點。

【第二實施例】

圖5為本發明第二實施例的發光二極體晶片的剖面示意圖。請參照圖5，在本實施例中，發光二極體晶片200a的結構與製造方法與第一實施例的發光二極體晶片200的結構與製造方法相似，以下僅針對第二實施例與第一實施例的主要差異處進行說明。

在本實施例中，半導體元件層230的第二部分230b的最大截面積Wmax₂大於第一部分230a的最大截面積Wmax₁。也就是說，半導體元件層230具有兩個轉折處C₁、C₂。詳言之，在半導體元件層230的製作過程中，調整磊晶製程的參數或者是圖案化罩幕層(未繪示)的厚度，例如是使圖案化罩幕層(未繪示)的厚度小於圖4A所繪示的圖案化罩幕層220的厚度，即可控制半導體元件層230的輪廓(profile)。

值得注意的是，半導體元件層230中第二部分230b的頂表面可以是一平面，如圖5所繪示。然而，在本發明其他可行之實施例中，半導體元件層230中第二部分230b的頂表面亦可以是一曲面，如圖5’所示。由圖5’可知，第二部分230b的頂表面為一下凹之曲面，且此下凹之曲面在中心位置與邊緣之高度落差例如是介於1微米至5微米之間，而較佳的高度落差為2.5微米。

【第三實施例】

圖6為本發明第三實施例的發光二極體晶片的剖面示意圖。請參照圖6，在本實施例中，發光二極體晶片200b的結構與製造方法與第一實施例的發光二極體晶片200的結構與製造方法相似，以下僅針對第三實施例與第一實施例的主要差異處進行說明。

在本實施例中，第一部分230a的側壁S與半導體層220的表面夾有一角度θ。且，第二部分230b的最大截面積Wmax₂實質上等於第一部分230a的最大截面積Wmax₁。也就是說，在遠離基板210的方向上，半導體元件層230的截面積先是遞增，而後遞減，半導體元件層230具有轉折處C。詳言之，在發光二極體晶片200b的製程中，所使用的圖案化罩幕層(未繪示)的側壁例如是與半導體層的表面夾有一角度，使得開口內的第一部分230a的截面積隨著所在高度的增加而遞增。

值得注意的是，半導體元件層230中第二部分230b的頂表面可以是一平面，如圖6所繪示。然而，在本發明其他可行之實施例中，半導體元件層230中第二部分230b的頂表面亦可以是一曲面，如圖6’所示。由圖6’可知，第二部分230b的頂表面為一下凹之曲面，且此下凹之曲面在中心位置與邊緣之高度落差例如是介於1微米至5微米之間，而較佳的高度落差為2.5微米。

【第四實施例】

圖7為本發明第四實施例的發光二極體晶片的剖面示意圖。請參照圖7，在本實施例中，發光二極體晶片200c的結構與製造方法與第三實施例的發光二極體晶片200b的結構與製造方法相似，以下僅針對第四實施例與第三實施例的主要差異處進行說明。

在本實施例中，第一部分230a的側壁S與半導體層220的表面夾有一角度θ，且第一部分230a的截面積隨著所在高度的增加而遞增。此外，第二部分230b的最大截面積Wmax₂大於第一部分230a的最大截面積Wmax₁。也就是說，半導體元件層230具有兩個轉折處C₁、C₂。詳言之，在發光二極體晶片200c的製程中，所使用的圖案化罩幕層(未繪示)的側壁與半導體層的表面夾有一角度，且圖案化罩幕層的厚度例如是小於用以製作第三實施例的發光二極體晶片200b之圖案化罩幕層的厚度。

值得注意的是，半導體元件層230中第二部分230b的頂表面可以是一平面，如圖7所繪示。然而，在本發明其他可行之實施例中，半導體元件層230中第二部分230b的頂表面亦可以是一曲面，如圖7’所示。由圖7’可知，第二部分230b的頂表面為一下凹之曲面，且此下凹之曲面在中心位置與邊緣之高度落差例如是介於1微米至5微米之間，而較佳的高度落差為2.5微米。

【第五實施例】

圖8為本發明第五實施例的發光二極體晶片的剖面示意圖。請參照圖8，在本實施例中，發光二極體晶片200d的結構與製造方法與第一實施例的發光二極體晶片200的結構與製造方法相似，以下僅針對第五實施例與第一實施例的主要差異處進行說明。

在本實施例中，發光二極體晶片200d更包括多個突起228。突起228配置於半導體層220與第一部分230a之間，其材料例如是氧化矽、氮化矽、氧化鈦、氧化鎵或氮化鎂。突起228使得發光二極體晶片200d的發光層234所發出之光線較易散射，以進一步提升發光二極體晶片200d的發光效率。詳言之，在發光二極體晶片200d的製程 中，所使用的圖案化罩幕層(未繪示)更包括多個位於開口內的突起，且突起位於開口所暴露出的半導體層上。圖案化罩幕層的形成方法例如是依序在半導體層上形成罩幕材料層以及光阻層，其中光阻層具有開口圖案以及突起圖案，且突起圖案位於開口圖案中，而後以光阻層為罩幕，移除部份罩幕材料層，以形成具有開口以及突起的圖案化罩幕層。值得注意的是，在其他實施例中，發光二極體晶片也可以配置有突起，以進一步提升發光二極體晶片的發光效率。

在上述的實施例中，都是以發光二極體晶片200、200a、200b、200c、200d包括基板210以及半導體層220，且第一電極240a配置於半導體層220上為例，然而，本發明不限於此。在接下來所敘述的第六實施例至第十實施例中，發光二極體晶片300、300a、300b、300c、300d不包括基板以及半導體層，且發光二極體晶片300、300a、300b、300c、300d的電極240a、240b為直立式的分布。

值得注意的是，半導體元件層230中第二部分230b的頂表面可以是一平面，如圖8所繪示。然而，在本發明其他可行之實施例中，半導體元件層230中第二部分230b的頂表面亦可以是一曲面，如圖8’所示。由圖8’可知，第二部分230b的頂表面為一下凹之曲面，且此下凹之曲面在中心位置與邊緣之高度落差例如是介於1微米至5微米之間，而較佳的高度落差為2.5微米。

【第六實施例】

圖9為本發明第六實施例的發光二極體晶片的剖面示意圖。請參照圖9，在本實施例中，發光二極體晶片300包括半導體元件層230、第一電極240a以及第二電極240b。半導體元件層230的結構與圖2中的半導體元件層230的結構相似，可以參照第一實施例所述者。 簡言之，半導體元件層230包括第一部份230a以及第二部份230b，且半導體元件層230包含依序堆疊的第一型摻雜半導體層232、發光層234以及第二型摻雜半導體層236。值得注意的是，在本實施例中，第一電極240a以及第二電極240b為直立式的分布，第一電極240a配置於第一部分230a上，並與第一型摻雜半導體層232電性連接，第二電極240b配置於第二部分230b上，並與第二型摻雜半導體層234電性連接。此外，發光二極體晶片300更包括電流分散層260，其配置於第二型摻雜半導體層236與第二電極240b之間。

值得注意的是，半導體元件層230中第二部分230b的頂表面可以是一平面，如圖9所繪示。然而，在本發明其他可行之實施例中，半導體元件層230中第二部分230b的頂表面亦可以是一曲面，如圖9’所示。由圖9’可知，第二部分230b的頂表面為一下凹之曲面，且此下凹之曲面在中心位置與邊緣之高度落差例如是介於1微米至5微米之間，而較佳的高度落差為2.5微米。

接下來將配合圖10以及圖11A至圖11E對發光二極體晶片300的製造方法進行說明。

圖10為本發明第六實施例的發光二極體晶片的製造方法的流程圖。圖11A至圖11E為本發明第六實施例的發光二極體晶片的製造方法的流程剖面示意圖。

請同時參照圖10與圖11A，首先，進行步驟S400，於基板210上形成圖案化罩幕層222，其中圖案化罩幕層222具有開口224，以暴露部分的基板210。圖案化罩幕層222的形成方法例如是依序在基板210上形成罩幕材料層(未繪示)以及具有開口圖案的光阻層(未繪示)，而後以光阻層為罩幕，移除部份的罩幕材料層，以形成具有開口 224的圖案化罩幕層222。圖案化罩幕層222的材料例如是氧化矽、氮化矽、氧化鈦、氧化鎵或氮化鎂。

請同時參照圖10與圖11B，然後，進行步驟S410，於未被圖案化罩幕層222所覆蓋的基板210上形成半導體元件層230。詳言之，以圖案化罩幕層222為罩幕，於基板210上進行磊晶製程，以形成位於開口224內的第一部分230a以及位於開口224以外的第二部分230b。其中，半導體元件層230於基板210上的磊晶速率大於其於圖案化罩幕層222上的磊晶速率。在本實施例中，圖案化罩幕層222的側壁226實質上與基板210的表面垂直，因此，開口224內的半導體元件層的截面積會隨著所在高度的增加而維持一定，以形成第一部分230a。開口224以外的半導體元件層的截面積會隨著所在高度的增加而遞減，以形成第二部分230b。其中，包括第一部分230a與第二部分230b的半導體元件層230包含依序堆疊的第一型摻雜半導體層232、發光層234以及第二型摻雜半導體層236。

請同時參照圖10與圖11C，而後，進行步驟S420，移除圖案化罩幕層222。移除圖案化罩幕層222的方法例如是濕式蝕刻法。

請同時參照圖10與圖11D，接著，進行步驟S430，移除基板210，以暴露出半導體元件層230，也就是暴露出第一型摻雜半導體層232。移除基板210的方法例如是進行雷射剝離製程(laser lift-off process)。此外，為了提升發光二極體的發光效率，可以在形成與第二型摻雜半導體層236電性連接的第二電極以前，先於第二型摻雜半導體層236上形成電流分散層260。

請同時參照圖10與圖11E，繼之，進行步驟S440，形成多個與半導體元件層230電性連接的電極240a、240b，以完成發光二極 體晶片300的製作。詳言之，分別於第一型摻雜半導體層232上以及電流分散層260上形成第一電極240a以及第二電極240b。其中，第一電極240a與第一型摻雜半導體層232電性連接，第二電極240b與第二型摻雜半導體層236電性連接。

在本實施例中，發光層234所發出的光線能夠有效地被半導體元件層230的側壁引導出發光二極體晶片300。換言之，半導體元件層230的構型可以降低發光層234所發出的光線在發光二極體晶片300中產生全反射的機會，使得發光二極體晶片300的光取出效率(light extraction efficiency)大幅增加。因此，發光二極體晶片300具有良好的發光效率。

【第七實施例】

圖12為本發明第七實施例的發光二極體晶片的剖面示意圖。請參照圖12，在本實施例中，發光二極體晶片300a的結構與製造方法與第六實施例的發光二極體晶片300的結構與製造方法相似，以下僅針對第七實施例與第六實施例的主要差異處進行說明。

在本實施例中，在半導體元件層230的製作過程中，調整磊晶製程的參數或者是圖案化罩幕層(未繪示)的厚度，例如是使圖案化罩幕層(未繪示)的厚度小於圖11A所繪示的圖案化罩幕層220的厚度，以形成如圖12所繪示的半導體元件層230。半導體元件層230的結構與第二實施例中所述的發光二極體晶片200a的半導體元件層230的結構相似，可參照第二實施例所述者，於此不贅述。

值得注意的是，半導體元件層230中第二部分230b的頂表面可以是一平面，如圖12所繪示。然而，在本發明其他可行之實施例中，半導體元件層230中第二部分230b的頂表面亦可以是一曲面，如 圖12’所示。由圖12’可知，第二部分230b的頂表面為一下凹之曲面，且此下凹之曲面在中心位置與邊緣之高度落差例如是介於1微米至5微米之間，而較佳的高度落差為2.5微米。

【第八實施例】

圖13為本發明第八實施例的發光二極體晶片的剖面示意圖。請參照圖13，在本實施例中，發光二極體晶片300b的結構與製造方法與第六實施例的發光二極體晶片300的結構與製造方法相似，以下僅針對第八實施例與第六實施例的主要差異處進行說明。

在發光二極體晶片300b的製程中，所使用的圖案化罩幕層(未繪示)的側壁例如是與基板(未繪示)的表面夾有一角度，使得開口內的第一部分230a的截面積隨著所在高度的增加而遞增，以形成如圖13所繪示的半導體元件層230。半導體元件層230的結構與第三實施例中所述的發光二極體晶片200b的半導體元件層230的結構相似，可參照第三實施例所述者，於此不贅述。

值得注意的是，半導體元件層230中第二部分230b的頂表面可以是一平面，如圖13所繪示。然而，在本發明其他可行之實施例中，半導體元件層230中第二部分230b的頂表面亦可以是一曲面，如圖13’所示。由圖13’可知，第二部分230b的頂表面為一下凹之曲面，且此下凹之曲面在中心位置與邊緣之高度落差例如是介於1微米至5微米之間，而較佳的高度落差為2.5微米。

【第九實施例】

圖14為本發明第九實施例的發光二極體晶片的剖面示意圖。請參照圖14，在本實施例中，發光二極體晶片300c的結構與製造方法與第六實施例的發光二極體晶片300的結構與製造方法相似，以 下僅針對第九實施例與第六實施例的主要差異處進行說明。

在發光二極體晶片300c的製程中，所使用的圖案化罩幕層(未繪示)的側壁與基板(未繪示)的表面夾有一角度，且圖案化罩幕層的厚度例如是小於用以製作第六實施例的發光二極體晶片300之圖案化罩幕層220的厚度，以形成如圖14所繪示的半導體元件層230。半導體元件層230的結構與第四實施例中所述的發光二極體晶片200c的半導體元件層230的結構相似，可參照第四實施例所述者，於此不贅述。

值得注意的是，半導體元件層230中第二部分230b的頂表面可以是一平面，如圖14所繪示。然而，在本發明其他可行之實施例中，半導體元件層230中第二部分230b的頂表面亦可以是一曲面，如圖14’所示。由圖14’可知，第二部分230b的頂表面為一下凹之曲面，且此下凹之曲面在中心位置與邊緣之高度落差例如是介於1微米至5微米之間，而較佳的高度落差為2.5微米。

【第十實施例】

圖15為本發明第十實施例的發光二極體晶片的剖面示意圖。請參照圖15，在本實施例中，發光二極體晶片300d的結構與製造方法與第六實施例的發光二極體晶片300的結構與製造方法相似，以下僅針對第十實施例與第六實施例的主要差異處進行說明。

在本實施例中，發光二極體晶片300d更包括多個突起228。突起228配置於第一電極240a與第一部分230a之間。也就是說，在發光二極體晶片300d的製程中，所使用的圖案化罩幕層(未繪示)更包括多個位於開口內的突起，且突起位於開口所暴露出的基板(未繪示)上。突起228使得發光二極體晶片300d的發光層234所發出之光線較易散射，以進一步提升發光二極體晶片300d的發光效率。值得注意的 是，在其他實施例中，發光二極體晶片也可以配置有突起，以進一步提升發光二極體晶片的發光效率。

值得注意的是，半導體元件層230中第二部分230b的頂表面可以是一平面，如圖15所繪示。然而，在本發明其他可行之實施例中，半導體元件層230中第二部分230b的頂表面亦可以是一曲面，如圖15’所示。由圖15’可知，第二部分230b的頂表面為一下凹之曲面，且此下凹之曲面在中心位置與邊緣之高度落差例如是介於1微米至5微米之間，而較佳的高度落差為2.5微米。

【第十一實施例】

圖16A與圖16B分別為本發明第十一實施例的高功率發光二極體晶片(high power LED chip)的上視圖與剖面示意圖。請參照圖16A與圖16B，在本實施例中，高功率發光二極體晶片400中的半導體元件層230具有指狀圖案(finger-shaped pattern)，而配置於半導體元件層230上之電極240b亦具有指狀圖案，且配置於半導體層220上的電極240a同樣具有指狀圖案。此外，半導體元件層230之剖面輪廓可以與圖2、圖2’、圖5、圖5’、圖6、圖6’、圖7、圖7’、圖8、圖8’、圖9、圖9’、圖12、圖12’、圖13、圖13’、圖14、圖14’、圖15或圖15’相同。

同樣地，如前述之第一至第十實施例，本實施例之半導體元件層230中第二部分230b的頂表面可以是一平面或是一曲面。

綜上所述，在本發明之發光二極體晶片的製造方法中，於圖案化罩幕層的開口中形成半導體元件層，使得位於開口以外的半導體元件層的截面積隨著所在高度的增加而遞減。如此一來，半導體元件層具有特殊的構型，能有效地將發光層所發出的光線引出發光二極體 晶片，以降低發光層所發出的光線在發光二極體晶片中產生全反射的機會。因此，能大幅提升發光二極體晶片的光取出效率(light extraction efficiency)，使得發光二極體晶片具有良好的發光效率。此外，在發光二極體晶片的製造方法中，於開口中所形成的半導體元件層無須再進行圖案化步驟並以諸如乾蝕刻製程等方式移除部份的摻雜半導體材料層、部份的發光材料層，以暴露出欲與電極電性連接的摻雜半導體層，故具有製程步驟簡單的優點。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

200‧‧‧發光二極體晶片

210‧‧‧基板

220‧‧‧半導體層

230‧‧‧半導體元件層

230a‧‧‧第一部分

230b‧‧‧第二部分

232‧‧‧第一型摻雜半導體層

234‧‧‧發光層

236‧‧‧第二型摻雜半導體層

240a‧‧‧電極

240b‧‧‧電極

260‧‧‧電流分散層

C‧‧‧轉折處

S‧‧‧側壁

Wmax₁‧‧‧第一部分的最大截面積

Wmax₂‧‧‧第二部分的最大截面積

Claims (42)

1. 一種半導體元件層的製造方法，包括：於一基板上形成一圖案化罩幕層，其中該圖案化罩幕層具有一開口，以暴露部分的該基板；於未被該圖案化罩幕層所覆蓋的該基板上形成一半導體元件層，其中位於該開口以外的該半導體元件層在不同高度具有不同的截面積，且位於該開口以外的該半導體元件層的截面積隨著所在高度的增加而遞減，位於該開口內的該半導體元件層在不同高度具有不同的截面積，且位於該開口內的該半導體元件層的截面積隨著所在高度的增加而遞增；以及移除該圖案化罩幕層。
2. 如申請專利範圍第1項所述之半導體元件層的製造方法，其中位於該開口以外的該半導體元件層具有一第一最大截面積，而位於該開口內的該半導體元件層具有一第二最大截面積，且該第一最大截面積實質上等於該第二最大截面積。
3. 如申請專利範圍第1項所述之半導體元件層的製造方法，其中位於該開口以外的該半導體元件層具有一第一最大截面積，而位於該開口內的該半導體元件層具有一第二最大截面積，且該第一最大截面積大於該第二最大截面積。
4. 如申請專利範圍第1項所述之半導體元件層的製造方法，其中該發光層形成於開口內。
5. 如申請專利範圍第1項所述之半導體元件層的製造方法，其中該發光層形成於開口外。
6. 如申請專利範圍第1項所述之半導體元件層的製造方法，其 中該圖案化罩幕層更包括多個位於該開口內的突起，該些突起位於該開口所暴露出的該基板上，且該些突起被該半導體元件層所覆蓋。
7. 一種半導體元件層的製造方法，包括：於一基板上形成一圖案化罩幕層，其中該圖案化罩幕層具有一開口，以暴露部分的該基板；於未被該圖案化罩幕層所覆蓋的該基板上形成一半導體元件層，其中位於該開口以外的該半導體元件層在不同高度具有不同的截面積，且位於該開口以外的該半導體元件層的截面積隨著所在高度的增加而遞減，位於該開口內的該半導體元件層的截面積隨著所在高度的增加而維持一定，以使位於該開口內的該半導體元件層的側壁實質上與該基板的表面垂直；以及移除該圖案化罩幕層。
8. 如申請專利範圍第7項所述之半導體元件層的製造方法，其中位於該開口以外的該半導體元件層具有一第一最大截面積，而位於該開口內的該半導體元件層具有一第二最大截面積，且該第一最大截面積實質上等於該第二最大截面積。
9. 如申請專利範圍第7項所述之半導體元件層的製造方法，其中位於該開口以外的該半導體元件層具有一第一最大截面積，而位於該開口內的該半導體元件層具有一第二最大截面積，且該第一最大截面積大於該第二最大截面積。
10. 如申請專利範圍第7項所述之半導體元件層的製造方法，其中該發光層形成於該開口內。
11. 如申請專利範圍第7項所述之半導體元件層的製造方法，其中該發光層形成於該開口以外。
12. 如申請專利範圍第7項所述之半導體元件層的製造方法，其中該圖案化罩幕層更包括多個位於該開口內的突起，該些突起位於該開口所暴露出的該基板上，且該些突起被該半導體元件層所覆蓋。
13. 一種半導體元件層的製造方法，包括：於一基板上形成一半導體層；於該半導體層上形成一圖案化罩幕層，其中該圖案化罩幕層具有一開口，以暴露部分的該半導體層；於未被該圖案化罩幕層所覆蓋的該半導體層上形成一半導體元件層，其中位於該開口以外的該半導體元件層在不同高度具有不同的截面積，且位於該開口以外的該半導體元件層的截面積隨著所在高度的增加而遞減；以及移除該圖案化罩幕層。
14. 如申請專利範圍第13項所述之半導體元件層的製造方法，其中位於該開口內的該半導體元件層在不同高度具有不同的截面積，且位於該開口內的該半導體元件層的截面積隨著所在高度的增加而遞增。
15. 如申請專利範圍第14項所述之半導體元件層的製造方法，其中位於該開口以外的該半導體元件層具有一第一最大截面積，而位於該開口內的該半導體元件層具有一第二最大截面積，且該第一最大截面積實質上等於該第二最大截面積。
16. 如申請專利範圍第14項所述之半導體元件層的製造方法，其中位於該開口以外的該半導體元件層具有一第一最大截面積，而位於該開口內的該半導體元件層具有一第二最大截面積，且該第一最大截面積大於該第二最大截面積。
17. 如申請專利範圍第13項所述之半導體元件層的製造方法，其中位於該開口內的該半導體元件層在不同高度具有相同的截面積，而位於該開口內的該半導體元件層的截面積隨著所在高度的增加而維持一定，以使位於該開口內的該半導體元件層的側壁實質上與該半導體層的表面垂直。
18. 如申請專利範圍第17項所述之半導體元件層的製造方法，其中位於該開口以外的該半導體元件層具有一第一最大截面積，而位於該開口內的該半導體元件層具有一第二最大截面積，且該第一最大截面積實質上等於該第二最大截面積。
19. 如申請專利範圍第17項所述之半導體元件層的製造方法，其中位於該開口以外的該半導體元件層具有一第一最大截面積，而位於該開口內的該半導體元件層具有一第二最大截面積，且該第一最大截面積大於該第二最大截面積。
20. 如申請專利範圍第13項所述之半導體元件層的製造方法，其中該半導體元件層包括依序堆疊的一第一型摻雜半導體層、一發光層以及一第二型摻雜半導體層。
21. 如申請專利範圍第20項所述之半導體元件層的製造方法，其中該發光層形成於該開口內。
22. 如申請專利範圍第20項所述之半導體元件層的製造方法，其中該發光層形成於該開口以外。
23. 如申請專利範圍第20項所述之半導體元件層的製造方法，其中該半導體層與該第一型摻雜半導體層具有相同的導電型態。
24. 如申請專利範圍第13項所述之半導體元件層的製造方法，其中該半導體元件層於該半導體層上的磊晶速率大於其於該圖案化罩 幕層上的磊晶速率。
25. 如申請專利範圍第13項所述之半導體元件層的製造方法，其中該圖案化罩幕層的材料包括氧化矽、氮化矽、氧化鈦、氧化鎵或氮化鎂。
26. 如申請專利範圍第13項所述之半導體元件層的製造方法，其中該圖案化罩幕層更包括多個位於該開口內的突起，該些突起位於該開口所暴露出的該半導體層上，且該些突起被該半導體元件層所覆蓋。
27. 一種半導體元件層，其包括一第一部分與一第二部分，該第二部分位於該第一部分上，該第一部分在不同高度具有不同的截面積，且該第一部分的截面積隨著所在高度的增加而遞增，而該第二部分在不同高度具有不同的截面積，且該第二部分的截面積隨著所在高度的增加而遞減。
28. 如申請專利範圍第27項所述之半導體元件層，其中該第二部分具有一第一最大截面積，而該第一部分具有一第二最大截面積，且該第一最大截面積實質上等於該第二最大截面積。
29. 如申請專利範圍第27項所述之半導體元件層，其中該第二部分具有一第一最大截面積，而該第一部分具有一第二最大截面積，且該第一最大截面積大於該第二最大截面積。
30. 如申請專利範圍第27項所述之半導體元件層，其中該第二部分之一頂表面為一曲面。
31. 如申請專利範圍第27項所述之半導體元件層，其中該發光層位於該第一部分。
32. 如申請專利範圍第27項所述之半導體元件層，其中該發光 層形位於該第二部分。
33. 如申請專利範圍第27項所述之半導體元件層，更包括多個突起，其中該些突起嵌入於第一部分。
34. 如申請專利範圍第33項所述之半導體元件層，其中該些突起的材料包括氧化矽、氮化矽、氧化鈦、氧化鎵或氮化鎂。
35. 一種半導體元件層，其包括一第一部分與一第二部分，該第二部分位於該第一部分上，該第一部分的截面積隨著所在高度的增加而維持一定，該第二部分在不同高度具有不同的截面積，且該第二部分的截面積隨著所在高度的增加而遞減。
36. 如申請專利範圍第35項所述之半導體元件層，其中該第二部分具有一第一最大截面積，而該第一部分具有一第二最大截面積，且該第一最大截面積實質上等於該第二最大截面積。
37. 如申請專利範圍第35項所述之半導體元件層，其中該第二部分具有一第一最大截面積，而該第一部分具有一第二最大截面積，且該第一最大截面積大於該第二最大截面積。
38. 如申請專利範圍第35項所述之半導體元件層，其中該第二部分之一頂表面為一曲面。
39. 如申請專利範圍第35項所述之半導體元件層，其中該發光層位於該第一部分。
40. 如申請專利範圍第35項所述之半導體元件層，其中該發光層位於該第二部分。
41. 如申請專利範圍第35項所述之半導體元件層，更包括多個突起，其中該些突起嵌入於第一部分。
42. 如申請專利範圍第41項所述之半導體元件層，其中該些突 起的材料包括氧化矽、氮化矽、氧化鈦、氧化鎵或氮化鎂。