JP3761168B2 - Thin film transistor and manufacturing method thereof - Google Patents

Thin film transistor and manufacturing method thereof Download PDF

Info

Publication number
JP3761168B2
JP3761168B2 JP2002285035A JP2002285035A JP3761168B2 JP 3761168 B2 JP3761168 B2 JP 3761168B2 JP 2002285035 A JP2002285035 A JP 2002285035A JP 2002285035 A JP2002285035 A JP 2002285035A JP 3761168 B2 JP3761168 B2 JP 3761168B2
Authority
JP
Japan
Prior art keywords
region
substrate
layer
channel region
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002285035A
Other languages
Japanese (ja)
Other versions
JP2004119936A (en
Inventor
毅 日置
政彦 秋山
充雄 中島
雄二郎 原
豊 小野塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002285035A priority Critical patent/JP3761168B2/en
Publication of JP2004119936A publication Critical patent/JP2004119936A/en
Application granted granted Critical
Publication of JP3761168B2 publication Critical patent/JP3761168B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ及びその製造方法に関し、特に、ポリシリコン（多結晶シリコン）や非晶質シリコンなどを用いた薄膜トランジスタ及びその製造方法に関する。
【０００２】
【従来の技術】
現在広く普及しつつあるアクティブマトリックス型の液晶表示装置は、素子形成プロセスの基板として用いる無アルカリガラス基板などの支持基板を、そのまま液晶表示装置の一部として用いている。
【０００３】
例えば、薄膜トランジスタのシリコン層の下側に金属からなる遮光層を設け、そのバイアス電圧を制御することによりトランジスタの電流能力を一定に保とうとする液晶表示装置が提案されている（例えば、特許文献１参照）。
【０００４】
また、薄膜トランジスタのシリコン層の下側にバックゲイト電極を設け、トランジスタのしきい値を制御可能とした半導体装置も提案されている（例えば、特許文献２参照）。
【０００５】
【特許文献１】
特開２０００−１６４８７３公報
【０００６】
【特許文献２】
特開２００１−５１２９２公報
【０００７】
チャネルを形成する半導体層にポリシリコンを用いた薄膜トランジスタを形成する場合には、各機能膜の形成時の処理温度などを考慮して、以下の順序で形成されることになる。
【０００８】
まず、支持基板上にガラスの微量成分が溶出しないようにバリア層を形成し、その上に非晶質シリコン膜を形成する。その後、非晶質シリコン層を多結晶化するために、エキシマレーザを用いた局所短時間加熱を行い、固相または液相成長により結晶化させた後、多結晶シリコン層の形状加工を行っている。
【０００９】
そして、その上にゲート絶縁膜となる薄膜を堆積させた後、ゲート電極及びゲート配線を形成する金属膜を成膜し形状加工する。さらに、半導体層に接合面を形成するために、イオンドーピング法によりゲート電極をマスクとしてイオンの注入を行った後、活性化のための熱処理等を行っている。その後、信号線等とゲート線との層間をとるための層間絶縁膜の成膜を行った後、半導体層へのコンタクトホールを形成し、金属膜を成膜後にソース及びドレイン電極となる形状加工を行って、薄膜トランジスタや配線等が形成されている。
【００１０】
以上説明したように、現在用いられている薄膜トランジスタは、機能性膜の成膜と加工等を、基板に近い側の部分から順次繰り返すことにより形成されている。
【００１１】
【発明が解決しようとする課題】
このように薄膜トランジスタを無アルカリガラス基板等の上に形成する場合、基板近傍側から積み上げていくことになるので、下層側に位置する機能膜の材質や構造が、それより上層の要素に対して影響を及ぼすこととなる。
【００１２】
例えば、ポリシリコンを用いた薄膜トランジスタの場合、無アルカリガラスなどの上に形成されたポリシリコン層は、膜質が必ずしも十分に良好ではなく、特に、ガラス基板とのヘテロ界面近傍においては、欠陥が多い領域が形成される。
【００１３】
またこれを防ぐために、いわゆる「バッファ層」のようなものを設けたとしても、バッファ層と半導体層との間にはやはりヘテロ界面が形成される場合が多いために、その界面近傍の半導体層中には、欠陥の多い領域が形成されてしまう。
【００１４】
すなわち、従来は、基板の上に半導体層をはじめとする各種の要素を積み上げることにより薄膜トランジスタを形成するという思想に基づいていた。この点は、前述した特許文献１及び２に関しても同様である。
【００１５】
本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、従来とは異なる発想に基づくプロセスを採用することにより、半導体層の形成の過程で不可避的に生ずる欠陥領域を処理した薄膜トランジスタ及びその製造方法を提供することにある。
【００１６】
【課題を解決するための手段】
本発明においては、薄膜トランジスタあるいは液晶表示装置の形成方法として、支持基板上に素子構造の一部または全部を形成した後、その支持基板を除去して異なる支持基板に接着するという転写プロセスを用いた場合、その支持基板を除去した直後に薄膜トランジスタ形成時の裏面が露出することを利用し、半導体層の裏面側から高抵抗化や改質処理を行うことにより、半導体層の遷移領域を選択的に処理する。
【００１７】
すなわち、転写プロセスにおいて、支持基板を除去し素子構造の裏面が露出したときに、露出した面から酸化処理やドーピングなどを行うことによって、支持基板からの積層順位に関わらず、半導体層の裏面側のみを選択的に処理することが可能になる。このとき、半導体層の裏面側の遷移領域は、欠陥が多く含むために、不純物元素との反応性が高く、選択的な処理が容易である。
【００１８】
具体的には、本発明の一態様によれば、
基板と、
前記基板の上に設けられ、樹脂類、接着剤、ゴム類、水ガラス及びセメント類のいずれかからなる接着層と、
前記接着層の上に設けられた分離層と、
前記分離層の上に設けられ、結晶性のシリコンからなるチャネル領域と、前記チャネル領域の両側に設けられたシリコンからなるソース領域及びドレイン領域と、前記チャネル領域と前記分離層との間において前記結晶性のシリコンの結晶粒の下に設けられ結晶性の劣る遷移領域と、を有する半導体層と、
前記半導体層の上に設けられたゲート絶縁膜と、
前記チャネル領域に対向し前記ゲート絶縁膜の上に設けられた第１のゲート電極と、
前記ソース領域に接続された第１の電極と、
前記ドレイン領域に接続された第２の電極と、
を備え、
前記半導体層は、前記チャネル領域の下に、前記分離層の側から第１の不純物が前記遷移領域にイオンドーピングにより導入されてなる下地領域を含み、
前記下地領域は、前記チャネル領域、前記ソース領域及び前記ドレイン領域のいずれよりも高い電気抵抗率を有し、
前記第１の不純物は酸素（Ｏ）、窒素（Ｎ）、フッ素（Ｆ）及び炭素（Ｃ）よりなる群から選択された少なくとも１つの元素であることを特徴とする薄膜トランジスタが提供される。
【００１９】
また、本発明の他の一態様によれば、
基板と、
前記基板の上に設けられ、樹脂類、接着剤、ゴム類、水ガラス及びセメント類のいずれかからなる接着層と、
前記接着層の上に設けられた分離層と、
前記分離層の上に設けられ、結晶性のシリコンからなるチャネル領域と、前記チャネル領域の両側に設けられたシリコンからなるソース領域及びドレイン領域と、前記チャネル領域と前記分離層との間において前記結晶性のシリコンの結晶粒の下に設けられ結晶性の劣る遷移領域と、を有する半導体層と、
前記半導体層の上に設けられたゲート絶縁膜と、
前記チャネル領域に対向し前記ゲート絶縁膜の上に設けられた第１のゲート電極と、
前記ソース領域に接続された第１の電極と、
前記ドレイン領域に接続された第２の電極と、
を備え、
前記半導体層は、前記チャネル領域の下に、前記分離層の側から第１の不純物が前記遷移領域にイオンドーピングにより導入されてなる下地領域を含み、
前記下地領域は、前記チャネル領域、前記ソース領域及び前記ドレイン領域のいずれよりも高い電気抵抗率を有し、
前記第１の不純物は、亜鉛（Ｚｎ）、鉄（Ｆｅ）またはマンガン（Ｍｎ）の少なくともいずれかであることを特徴とする薄膜トランジスタが提供される。
【００２０】
また、本発明のさらに他の一態様によれば、
基板と、
前記基板の上に設けられ、樹脂類、接着剤、ゴム類、水ガラス及びセメント類のいずれかからなる接着層と、
前記接着層の上に設けられた分離層と、
前記分離層の上に設けられ、結晶性のシリコンからなるチャネル領域と、前記チャネル領域の両側に設けられたシリコンからなるソース領域及びドレイン領域と、前記チャネル領域と前記分離層との間において前記結晶性のシリコンの結晶粒の下に設けられ結晶性の劣る遷移領域と、を有する半導体層と、
前記半導体層の上に設けられたゲート絶縁膜と、
前記チャネル領域に対向し前記ゲート絶縁膜の上に設けられた第１のゲート電極と、
前記ソース領域に接続された第１の電極と、
前記ドレイン領域に接続された第２の電極と、
を備え、
前記半導体層は、前記チャネル領域の下に、前記分離層の側から第１の不純物が前記遷移領域にイオンドーピングにより導入されてなる下地領域を含み、
前記下地領域は、前記ソース領域及び前記ドレイン領域とは逆の導電型を有し、
前記第１の不純物は、ｐ型あるいはｎ型の不純物であることを特徴とする薄膜トランジスタが提供される。
【００２１】
また、本発明のさらに他の一態様によれば、
第１の基板の上に、分離層を形成する工程と、
前記分離層の上に、非晶質状のシリコンを堆積しアニールすることにより多結晶化させた結晶性のシリコンからなるチャネル領域と、前記チャネル領域の両側に設けられたシリコンからなるソース領域及びドレイン領域と、前記チャネル領域と前記分離層との間において前記結晶性のシリコンの結晶粒の下に設けられ結晶性の劣る遷移領域と、を有する半導体層を形成する工程と、
前記半導体層の上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上に、前記チャネル領域に対向するように第１のゲート電極を形成する工程と、
前記ゲート絶縁膜の上に仮着層を介して第２の基板を接着する第１の接着工程と、
前記第１の接着工程の後に、前記第１の基板を除去して前記分離層を露出させる工程と、
前記分離層の露出面から前記半導体層の前記遷移領域に第１の不純物をイオンドーピングにより導入して前記チャネル領域、前記ソース領域及び前記ドレイン領域のいずれよりも高い電気抵抗率を有する下地領域を前記チャネル領域の下に形成する工程と、
この不純物を導入した前記露出面に、樹脂類、接着剤、ゴム類、水ガラス及びセメント類のいずれかからなる接着層を介して第３の基板を接着する第２の接着工程と、
前記第２の接着工程の後に、前記第２の基板を剥離する工程と、
を備え、
前記第１の不純物は、酸素（Ｏ）、窒素（Ｎ）、フッ素（Ｆ）及び炭素（Ｃ）よりなる群から選択された少なくとも１つの元素であることを特徴とする薄膜トランジスタの製造方法が提供される。
【００２２】
また、本発明のさらに他の一態様によれば、
第１の基板の上に、分離層を形成する工程と、
前記分離層の上に、非晶質状のシリコンを堆積しアニールすることにより多結晶化させた結晶性のシリコンからなるチャネル領域と、前記チャネル領域の両側に設けられたシリコンからなるソース領域及びドレイン領域と、前記チャネル領域と前記分離層との間において前記結晶性のシリコンの結晶粒の下に設けられ結晶性の劣る遷移領域と、を有する半導体層を形成する工程と、
前記半導体層の上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上に、前記チャネル領域に対向するように第１のゲート電極を形成する工程と、
前記ゲート絶縁膜の上に仮着層を介して第２の基板を接着する第１の接着工程と、
前記第１の接着工程の後に、前記第１の基板を除去して前記分離層を露出させる工程と、
前記分離層の露出面から前記半導体層の前記遷移領域に第１の不純物をイオンドーピングにより導入して前記チャネル領域、前記ソース領域及び前記ドレイン領域のいずれよりも高い電気抵抗率を有する下地領域を前記チャネル領域の下に形成する工程と、
この不純物を導入した前記露出面に、樹脂類、接着剤、ゴム類、水ガラス及びセメント類のいずれかからなる接着層を介して第３の基板を接着する第２の接着工程と、
前記第２の接着工程の後に、前記第２の基板を剥離する工程と、
を備え、
前記第１の不純物は、亜鉛（Ｚｎ）、鉄（Ｆｅ）またはマンガン（Ｍｎ）の少なくともいずれかであることを特徴とする薄膜トランジスタの製造方法が提供される。
【００３３】
なお、本願明細書において「非結晶性」とは、いわゆる完全な非晶質状態を含み、さらにその他に、例えば、微結晶あるいはマイクロクリスタルなどの微細な結晶粒や短範囲規則構造（short range order）などを含むものも包含する。
【００３４】
なお、本願明細書において「結晶性」とは、多結晶状態と、単一の結晶粒で構成されている状態と、の両方を包含するものとする。
【００３５】
【発明の実施の形態】
以下、図面を参照しつつ、本発明の実施の形態について詳細に説明する。
【００３６】
（第１の実施形態）
【００３７】
まず、本発明の第１の実施の形態として、基板の上に設けられた薄膜トランジスタであって、その半導体層の裏面側すなわち基板側から高抵抗化処理された下地領域が設けられた薄膜トランジスタについて説明する。
【００３８】
図１は、本発明の第１の実施の形態にかかる薄膜トランジスタの要部断面構造を表す模式図である。すなわち、本実施形態の薄膜トランジスタは、基板１１の上に接着層１２、分離層１４、半導体層１５、ゲート絶縁膜１６、ゲート電極１７、層間絶縁膜１８、ソース電極１９、ドレイン電極２０などから構成されている。ここで、半導体層１５は、シリコンやその他各種の半導体からなり、例えば、ポリシリコン（多結晶シリコン）により形成できる。
【００３９】
図２は、本実施形態の薄膜トランジスタを用いた液晶表示装置の要部平面構造を例示する透視図である。すなわち、同図は、液晶表示装置のひとつの画素の部分を例示したものであり、横方向に配線されたゲート線３２と縦方向に配線された信号線３４の交差箇所の付近に薄膜トランジスタが配置されている。薄膜トランジスタのゲート電極１７はゲート線３２に接続され、ソース電極１９は信号線３４に接続されている。そして、薄膜トランジスタのドレイン電極２０は、画素の大部分を占める画素電極２２に接続されている。画素電極２２の下には、これと略対向して蓄積容量電極（図示せず）が配置され、蓄積容量線３６に接続されている。
【００４０】
図３は、本実施形態の薄膜トランジスタのもうひとつの具体例の要部断面構造を表す模式図である。同図については、図１及び図２に関して前述したものと同様の要素については同一の符号を付して詳細な説明は省略する。
【００４１】
本具体例の薄膜トランジスタは、いわゆる「ダブルゲート構造」を有するものである。すなわち、ゲート絶縁膜１６の上に設けられたトップゲート電極１７と対向して、分離層１４の下には、ボトムゲート電極１３が設けられている。これらボトムゲート電極１３及びトップゲート電極１７の作用については、後に実施例を参照しつつ詳述する。
【００４２】
図４は、図１乃至図３に例示した本実施形態の薄膜トランジスタの半導体層１５の近傍を拡大した模式断面図である。
【００４３】
本具体例の場合、半導体層１５は、その表面側（すなわち基板１１とは反対側）に、ｐ型のチャネル領域１５Ｃが設けられ、その両側に、ｎ型のソース領域１５Ｓとドレイン領域１５Ｄが形成されている。チャネル領域１５Ｃを構成する半導体は、キャリアを円滑に走行させるために結晶性であることが望ましい。すなわち、チャネル領域は多結晶または単一の結晶粒からなるものとすることが望ましい。一方、ソース領域１５Ｓ及びドレイン領域１５Ｄは、結晶性でもよく、非結晶性でもよい。
【００４４】
そして、半導体層１５の裏面側（すなわち基板１１の側）には、下地領域１５Ｉが形成されている。この下地領域１５Ｉは、半導体層１５に対してその裏面側から、イオン注入やプラズマ照射、電子線照射、あるいは所定のガス雰囲気下における熱処理を施すことにより不純物を導入して高抵抗化された領域である。
【００４５】
図５は、このような裏面側からの処理が施されていない薄膜トランジスタを比較例として表した断面図である。同図については、図１乃至図４に関して前述したものに対応する要素には同一の符号を付して詳細な説明は省略する。
【００４６】
すなわち、図５に例示した薄膜トランジスタの場合、半導体層１５に対して、仮に、イオン注入やプラズマ照射などの処理プロセスにより改質処理を施すとしても、それらの処理は、通常は半導体層１５の表面側（基板１１とは反対側）から実施される。例えば、イオンドーピングなどを施す際に、半導体層１５の表面側からドーピングして表面近傍に急峻な組成分布を形成するが如くであった。
【００４７】
これに対して、本実施形態の薄膜トランジスタは、半導体層１５の裏面側（基板１１の側）からイオン注入などの処理を施して高抵抗化された下地領域１５Ｉが形成されている。このようにすると、薄膜トランジスタの性能を大幅に改善することが可能となる。
【００４８】
すなわち、一般に、異種材料からなる基板の上にポリシリコンなどの半導体層１５を形成する場合、ヘテロ面上での堆積となるため、成長初期の基板側の界面の近傍では、半導体層１５の膜質あるいは結晶状態は良好でない場合が多い。つまり、薄膜堆積または結晶成長の初期段階においては、欠陥を多量に含む遷移領域が形成されやすい。そして、このような欠陥を多く含む遷移領域は、一般に耐圧が低く、電流リークも多いなどの問題が生ずる場合が多い。
【００４９】
例えば、ポリシリコンからなる半導体層を通常の方法により形成する場合、その膜厚は、薄膜トランジスタが必要とする特性と結晶成長方式とを考慮して設定される。すなわち、ポリシリコンの結晶状態は一般的に、支持基板近傍では非晶質状態も含めた結晶性の良好でない部分（遷移領域）があり、支持基板から離れるに従って次第に良好な結晶状態の部分が大きくなっていく。
【００５０】
図６は、本発明者が観察したポリシリコン層の断面構造を表す模式図である。このサンプルは、基板上にアモルファス（非晶質）シリコン層を堆積し、エキシマレーザを照射してアニールすることにより多結晶化したものである。また、観察方法としては、ＴＥＭ（trasmission electron microscopy：透過型電子顕微鏡）による断面観察法を採用した。
【００５１】
図６から、ポリシリコン層は、基板との界面近傍に、欠陥を多量に含む遷移領域１５Ａ（ハッチを付した）を有することが分かる。遷移領域１５Ａの上には、結晶化して多結晶状態とされた結晶領域１５Ｐが形成されている。
【００５２】
このような遷移領域１５Ａは、基板とのヘテロ界面において薄膜堆積または、結晶の成長メカニズムにより生ずるものである。
【００５３】
すなわち、アモルファスシリコンをアニールしてポリシリコンを形成する場合、結晶核（seed）を起点として基板とのヘテロ界面の近傍から結晶化が進行することが多いと考えられる。
【００５４】
また、例えば、気相成長法により基板上にポリシリコンを形成する場合にも、まず、結晶成長の核となる部分が基板近傍に発生する。そして、結晶はこの基板近傍に発生した核を起点として、膜厚方向に大きくなりながら成長する。
【００５５】
このため、これらの方法により得られたポリシリコン層は、一般に、「コラムナー（columnar）構造」と呼ばれる成長構造を有する。
【００５６】
図７（ａ）は、コラムナー構造を概念的に表す断面図である。すなわち、基板Ｓの上に形成されたポリシリコン層１５は、遷移領域１５Ａと結晶領域１５Ｐとを有する。結晶領域１５Ｐは、基板Ｓの側から結晶成長が進行することにより粒径が拡大する結晶粒からなる。そして、遷移領域１５Ａは、これら結晶粒の下に、「歯ぐき状」に形成されている。
【００５７】
このように、コラムナー構造においては、基板近傍の核が成長を開始する部分に、非晶質状態を含めた結晶性の劣る遷移領域１５Ａが形成されること場合が多い。特に、薄膜トランジスタに用いるポリシリコンの場合、無アルカリガラス基板などのシリコンと格子整合性が悪い支持基板上では、基板近傍から良好な膜質のポリシリコン膜は形成しにくい。
【００５８】
一方、薄膜トランジスタを形成する場合、トランジスタのオフ時のソースとドレイン間のリーク電流を抑えるためには、ポリシリコン層の膜厚は薄い方が望ましい。
【００５９】
つまり、良好な結晶性を得るためにはある程度の「厚み」が必要であるが、トランジスタの特性面からは半導体層の薄膜化が望ましいことになる。
【００６０】
これに対して、本実施形態においては、ポリシリコン成膜時には適度な膜厚まで成長させた後に、裏面側の結晶性の劣る部分を高抵抗化することにより特性の向上を実現する。
【００６１】
すなわち、図７（ｂ）に例示したように、半導体層１５の裏面側から酸素イオンなどを注入することにより、図７（ｃ）に表した如く、欠陥の多い遷移領域１５Ａを選択的に酸化させ高抵抗化する。欠陥の少ない結晶領域１５Ｐと比較して、欠陥が多い遷移領域１５Ａの部分は、イオン透過性が高く、また酸素などとの反応性も高いために、このような選択的な酸化処理ができる。その結果として、高抵抗化された下地領域１５Ｉが形成される。
【００６２】
半導体層１５がコラムナー構造を有する場合、下地領域１５Ｉは、前記結晶性の半導体の結晶粒界に沿って上方に延出した部分を有し、いわゆる「歯ぐき状」に形成されるという特徴を有する。
【００６３】
一方、本実施形態においては、高抵抗化するための手段として、酸素イオンの導入以外にも、酸素ラジカルの照射や酸素プラズマ雰囲気への暴露も用いることが可能である。
【００６４】
さらに、高抵抗化するためには、酸素以外にも、例えば、プロトンなどのイオンを注入したり、あいるは、窒素、フッ素、炭素などの各種の元素を導入して窒化物、フッ化物、炭化物を形成してもよい。
【００６５】
また、半導体層の禁制帯に深い準位（deep level）を形成するような不純物を導入することによっても、半導体層を高抵抗化することが可能である。例えば、シリコン（Ｓｉ）の場合、III族あるいはＶ属以外の元素には、深い準位を形成するものが多い。例えば、亜鉛（Ｚｎ）、鉄（Ｆｅ）、マンガン（Ｍｎ）などは、シリコンの禁止帯の中央付近に深い準位を形成するため、これら元素を導入することにより、シリコンを高抵抗化することが可能である。
【００６６】
そして、これらいずれの場合も、本発明においては、半導体層の裏面側すなわち支持基板の側からこれら元素の導入処理を施すことにより、遷移領域のみを選択的に高抵抗化することが確実且つ容易となる。
【００６７】
以下、本実施形態の薄膜トランジスタの製造方法の具体例として、図３の薄膜トランジスタの製造方法について説明する。
【００６８】
図８及び図９は、本実施形態の液晶表示装置の製造方法の要部を例示する工程断面図である。
【００６９】
まず、図８（ａ）に表したように、第１の支持基板１１０の上に分離層１４から層間絶縁膜１８に至る積層構造を形成する。
【００７０】
具体的には、十分に洗浄した無アルカリガラスからなる支持基板１１０の上に、例えばトリメチルアルミニウムなどを原料として用いたプラズマ励起有機金属化学気相堆積法（ＰＥＭＯＣＶＤ法）などを用いて、耐フッ酸性に優れたアルミナ膜からなる分離層１４を堆積する。このとき、アルミナ膜の堆積のためには、基板温度を５００℃以上にする必要がある。これは、有機金属錯体の熱分解を促進する必要があること、耐フッ酸性に優れた諸構造をもつアルミナ膜を形成するためには、基板近傍での反応やマイグネーション促進のための熱エネルギーが必要であるからである。
【００７１】
なお、このアルミナからなる分離層１４は、液晶表示装置の製造時における無アルカリガラス支持基板１１０からの微量成分等の溶出を抑えること、及び後に無アルカリガラス支持基板１１０を除去する際に、無アルカリガラス支持基板１１０と薄膜トランジスタ等の素子や配線部を確実に分離する役割を有する。
【００７２】
また、本実施例においては、分離層１４としてアルミナを用いたが、分離層１４の材料はこれに限定されるものではない。例えば、分離層１４を、アクティブマトリクス素子支持層と、ガラス基板支持層の２層構造としてもよい。すなわち、分離層１４を、異なる機能を有する複数の層からなる積層構造としてもよい。
【００７３】
次に、例えばプラズマ励起化学気相堆積法（ＰＥＣＶＤ法）などを用いてアモルファス状のシリコン膜を成長させ、ＫｒＦなどを用いたエキシマレーザーを照射して瞬間的に溶融後結晶化させて多結晶化することによりポリシリコンからなる半導体層１５を形成する。
【００７４】
そして、例えば、フッ素系ガスによる反応性イオンエッチング法（ＲＩＥ法）を用いた異方性エッチング法により、多結晶シリコン層１５の素子分離を行い、島状構造を形成する。
【００７５】
次に、ゲート絶縁膜１６となるシリコン酸化膜やシリコン窒化膜を成膜する。そして、例えばスパッタリング法などを用いて、ゲート絶縁膜１６の上にモリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、またはこれらの合金などの金属膜を堆積させる。そして、この金属膜上に図示しないフォトレジストを塗布し、フォトリソグラフィー法を用いてレジストパターンを形成し、例えば、溶剤に含侵させて選択的にレジストパターンのない部分の金属膜を除去することにより、ゲート電極１７及びゲート線群の形状を加工する。
【００７６】
次に、半導体層１５に接合面を形成するために、薄膜トランジスタの不純物導入を行う。この不純物としては、例えばリン（Ｐ）を用いることができる。このとき、ゲート電極１７をマスクとして、イオンドーピング法によりイオン濃度が例えば１０２２ｃｍ−３程度になるように導入することができる。
【００７７】
そして、例えば常圧化学気相堆積法（ＡＰＣＶＤ法）により層間絶縁膜１８となるシリコン酸化膜やシリコン窒化膜を成膜する。なお、この層間絶縁膜１８は、次に説明する転写プロセスにおいては、素子や配線部の保護層としても作用する。
【００７８】
次に、図８（ｂ）に表したように、第２の支持基板１３０を接着する。具体的には、層間絶縁膜１８の表面に、例えば紫外線光を照射すると接着力が弱まるような耐フッ酸性に優れた接着剤を隙間なく塗布して仮着層１２０を形成する。そして、この仮着層１２０の表面に、第２の支持基板１３０を接着する。第２の支持基板１３０としては、耐フッ酸性に優れたフッ素系樹脂シートなどを用いることができる。またこの場合、フッ素系樹脂シートの接着面側を、仮着層１２０の有機材料との接着性を良好にするために適宜コートしてもよい。
【００７９】
そして、第１の支持基板１１０を除去する。具体的には、無アルカリガラスからなる第１の支持基板１１０を、その裏面側から研磨剤を用いて、０．１ｍｍ程度の厚みとなるまで、研磨剤の荒さを調整しながら研磨する。さらに、フッ酸系の溶剤に含侵させて、第１の支持基板１１０の残部の無アルカリガラスを溶解させる。このとき、ガラス支持基板１１０が薄くなった後には、例えばアンモニウムなどを加えたフッ酸系溶液とし、エッチングレートを調整することが望ましい。
【００８０】
この基板エッチングの工程においては、アルミナからなる分離層１４は耐フッ酸性が高いため、分離層１４が露出した面でエッチングを停止することができる。
【００８１】
次に、図８（ｃ）に表したように、基板１１０を除去して露出したアルミナ分離層１４の裏面側から半導体層１５に対して、高抵抗化のための処理を施す。
【００８２】
具体的には、例えば、前述した如く酸素（Ｏ）をイオンドーピングすることができる。この時に、酸素イオンが分離層１４を通過して半導体層の遷移領域１５Ａに到達よう程度のエネルギーでドーピングするとよい。すると、半導体層１５の遷移領域が選択的に酸化され、図８（ｄ）に表したように、高抵抗化された下地領域１５Ｉが形成される。遷移領域１５Ａの酸化を促進するために加熱してもよく、また、電子線やラジカルなどの照射を用いても良い。
【００８３】
次に、図９（ａ）に表したように、ボトムゲート電極１３を形成する。具体的には、分離層１４の裏面側に、モリブデン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）などの金属、またはそれらの合金あるいは積層膜などを、例えばスパッタリング法などを用いて堆積させた後、ゲート電極１７の形成時と同様にフォトエッチングプロセスを用いてパターニングすることにより、ボトムゲート電極１３を形成する。
【００８４】
ここで、アルミナなどからなる分離層１４とゲート用の絶縁膜１６からなる積層膜は、蓄積容量部を形成する絶縁膜として、そのまま利用することができる。さらに、従来のプロセスによる場合、基板により近い配線の材料が、化学的に安定な高融点金属に限定されるが、本実施形態においては、蓄積容量電極及びその配線として、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）などの低い融点の金属も用いることが可能である。
【００８５】
次に、図９（ｂ）に表したように、基板１１を貼り付ける。具体的には、ボトムゲート電極１３を形成した裏面側に、密着性に優れた接着剤などを用いて接着層１２を全面に形成する。そして、この接着層１２の表面に、真空ラミネート技術などを用いて、例えば０．３ｍｍｔ程度の無アルカリガラス基板を基板１１として接着する。
【００８６】
ここで、本発明において接着層１２として用いることができるものとしては、例えば、紫外線硬化型の樹脂を始めとした各種の樹脂類、溶剤を用いた接着剤、２液混合型の接着剤、ゴム類、水ガラスやセメント類などの塗布して、経時硬化または加熱硬化可能な無機材料などの各種の材料を挙げることができる。すなわち、ある程度の接着性があり、物理的あるいは化学的に所定の安定性を有するものであればよい。
【００８７】
また、基板１１としては、無アルカリガラス基板の他にも、例えばプラスチックや樹脂などからなる基板なども用いることが可能である。例えば、本発明者は、０．２５ｍｍｔのポリエチレンテレフタレート樹脂フィルムでも形成可能なことを確認している。
【００８８】
その後、図９（ｂ）に表したように、第２の支持基板１３０の側から紫外線光１４０を照射し、仮着層１２０の接着力を弱める処理を施す。そして、樹脂シートからなる支持基板１３０をゆっくりと剥していき、図９（ｃ）に表したように、層間絶縁膜１８を露出させる。
【００８９】
このとき、層間絶縁膜１８の上には、仮着層１２０の成分残りが発生するため、これを、例えば、イソプノパノールなどの洗浄剤による有機洗浄法を用いて除去して、層間絶縁膜１８の洗浄面を露出させる。このとき、接着層１２については、この有機洗浄に耐えられることが必要となる。
【００９０】
しかる後に、図９（ｄ）に表したように、ソース電極１９とドレイン電極２０を形成する。具体的には、層間絶縁膜１８及びゲート用の絶縁膜１６を介して半導体層１５とのコンタクトを行うためのスルーホールを形成する。スルーホールの形成は、フォトエッチングプロセスを用いて行うことができる。そして、モリブデン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）などの金属、またはそれらの合金や積層膜などを、例えばスパッタリング法などを用いて堆積させた後、ゲート電極１７の形成時と同様にフォトエッチングプロセスを用いて、ソース電極１９と信号線群３４及びドレイン電極２０の形成を行う。
【００９１】
なお、以上の製造方法の説明は、液晶表示装置の薄膜トランジスタの部分のみに限定したが、画素電極２２などの製造方法については、当業者が公知技術を参酌しつつ適宜実施することができる。
【００９２】
図１０は、本具体例の薄膜トランジスタと比較例の薄膜トランジスタの電流・電圧特性を例示したグラフ図である。すなわち、同図の横軸はゲート・ソース間の電圧、縦軸はソース・ドレイン間の電流をそれぞれ表す。
【００９３】
また、比較例の薄膜トランジスタは、以上説明した本実施形態の具体例とほぼ同様の方法で作成したが、半導体層１５の裏面からの酸素イオン注入を行わなかったものである。
【００９４】
酸素イオン注入により高抵抗化された下地領域１５Ｉを設けた本発明の薄膜トランジスタは、比較例と比べて、オン（on）電流とオフ（off）電流ともに低下しているが、特にオフ電流の低減効果が顕著である。これは、半導体層の裏面からの酸素イオン注入により、基板近傍の遷移領域が酸化されて高抵抗化したためであり、電流リーク成分を顕著に低減できたことを意味すると考えられる。
【００９５】
また、オン（on）領域についても、従来例と同等以上の電流値が得られている。さらに、閾値についても、従来例と比較して印加電圧に対して急峻な電流値変化をもつ特性が得られている。
【００９６】
これらは、本発明の構造を採用することにより、チャネル部を構成するポリシリコン層良好な結晶状態を有しているためである。すなわち、ポリシリコン層を従来例よりも厚膜で形成することができるため、結晶粒径を大きくすることができ、かつ、各結晶粒内も転位や格子欠陥が比較的少ない表面近傍部分のみを使用できるためである。
【００９７】
以上説明したように、本実施形態によれば、支持基板１１０の上に半導体層１５を形成した後に、支持基板１１０を除去して半導体層１５の裏面側からイオンドーピングなどの処理により、遷移領域を選択的に高抵抗化できる。このようにすると、半導体層の堆積または成長の初期段階の遷移領域を効果的に不活性化させ、その上に形成されている欠陥の少ない結晶領域のみを薄膜トランジスタの活性領域として用いることができる。その結果として、薄膜トランジスタの高耐圧化、低リーク化などを実現でき、また同時に、薄膜トランジスタの活性層の膜厚を薄くすることによる性能の向上も実現できる。
【００９８】
なお、以上説明した具体例においては、ＴＦＴを構成する半導体層１５の全体を多結晶化してポリシリコンを形成した。しかし、本発明はこれには限定されず、半導体層１５のうちのチャネル領域１５Ｃのみが結晶質であってもよい。すなわち、ソース領域１５Ｓ及びドレイン領域１５Ｄは、結晶質でもよいが、結晶質と非結晶質とを有すものでもよく、非結晶質からなるものでもよい。
【００９９】
（第２の実施の形態）
【０１００】
次に、本発明の第２の実施の形態として、基板の上に形成された薄膜トランジスタであって、その半導体層に対して基板側からイオンドーピングなどの改質処理がなされている薄膜トランジスタ及び液晶表示装置について説明する。
【０１０１】
図１１は、本発明の第２の実施の形態にかかる薄膜トランジスタの要部断面構造を表す模式図である。同図については、図１乃至図１０に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【０１０２】
すなわち、本実施形態の薄膜トランジスタも、基板１１の上に接着層１２、分離層１４を介して形成された半導体層１５を有する。この半導体層１５も、シリコンやその他各種の半導体からなり、例えば、ポリシリコンまたはポリシリコンとアモルファスシリコンとの組み合わせにより形成できる。
【０１０３】
図１２は、本実施形態にかかる薄膜トランジスタのもうひとつの具体例の要部断面構造を表す模式図である。同図についても、図１乃至図１０に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。本具体例の薄膜トランジスタは、図３に表したものと同様に、いわゆる「ダブルゲート構造」を有するものである。すなわち、ゲート絶縁膜１６の上に設けられたトップゲート電極１７と対向して、分離層１４の下には、ボトムゲート電極１３が設けられている。これらボトムゲート電極１３及びトップゲート電極１７の作用については、後に実施例を参照しつつ詳述する。
【０１０４】
図１３は、図１１及び図１２に表したトランジスタの半導体層１５の近傍を拡大した模式断面図である。
【０１０５】
本実施形態においても、半導体層１５は、その表面側（すなわち基板１１とは反対側）に、ｐ型のチャネル領域１５Ｃが設けられ、その両側に、ｎ型のソース領域１５Ｓとドレイン領域１５Ｄが形成されている。一方、半導体層１５の裏面側（すなわち基板１１の側）には、不純物が導入された下地領域１５Ｔが形成されている。
【０１０６】
この下地領域１５Ｔは、半導体層１５に対してその裏面側から、イオン注入などの本発明により、ｐ型あるいはｎ型の不純物が選択的に導入された領域である。このように、半導体層１５の裏面側（基板１１の側）からイオンドーピングなどの改質処理が施すことにより、薄膜トランジスタの性能を大幅に改善することが可能となる。
【０１０７】
例えば、図１３に表した具体例の場合、半導体層１５の裏面側からｐ型不純物を導入することによりｐ型の下地領域１５Ｔが形成されている。このようにすると、ｎ型のソース・ドレイン領域１５Ｓ、１５Ｄとｐ型の下地領域１５Ｔとの間でｐｎ接合が形成されるため、ソース・ドレイン間のリークを抑制できる。
【０１０８】
すなわち、図６及び図７に関して前述したように、異種材料からなる基板の上にポリシリコンなどの半導体層１５を形成する場合、ヘテロ面上での堆積となるため、基板側の界面の近傍では半導体層１５の膜質あるいは結晶状態は良好でない場合が多い。つまり、薄膜堆積または結晶成長の初期段階においては、欠陥を多量に含む遷移領域１５Ａが形成されやすい。そして、このような欠陥を多く含む遷移領域は、一般に耐圧が低く、電流リークも多いなどの問題が生ずる場合が多い。
これに対して、本実施例では遷移領域をｐ型化してチャネル形成領域として用いないため、第１実施例と同様にオフ（off）リークを抑えることができる。
【０１０９】
さらに、ボロンドープの際、ボロンは粒界や結晶の粒界との界面から優先的に拡散していく。このため、粒界及び粒界近傍から高濃度にボロンドープされた状態にすることができる。通常、粒界や粒界近傍部は結晶粒内と比較して移動度が下がることになるが、本実施例では、これら移動度が下がる部分が選択的に高濃度にボロンドープされてキャリア数を増やすことができる。その結果として、オン（on）電流を大きくとることができるようになる。
【０１１０】
次に、本実施形態の薄膜トランジスタの製造方法として、図１２に表した「ダブルゲート構造」のトランジスタの製造方法を例に挙げて説明する。
【０１１１】
図１４及び図１５は、本実施形態の液晶表示装置の製造方法の要部を表す工程断面図である。これらの図面については、図８及び図９に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【０１１２】
その概要を説明すると、まず、図１４（ａ）に表したように、第１の支持基板１１０の上に分離層１４から層間絶縁膜１８に至る積層構造を形成する。
【０１１３】
次に、図１４（ｂ）に表したように、第２の支持基板１３０を接着し、さらに支持基板１１０を除去する。
【０１１４】
しかる後に、図１４（ｃ）に表したように、基板１１０を除去して露出したアルミナ分離層１４の裏面側から半導体層１５に対して、イオンドーピングなどの改質処理を施す。具体的には、例えば、ボロン（Ｂ）をイオンドーピングすることができる。すると、図１４（ｄ）に表したように、ｐ型の下地領域１５Ｔが形成される。
【０１１５】
次に、図１５（ａ）に表したように、ボトムゲート電極１３を形成する。
【０１１６】
次に、図１５（ｂ）に表したように、基板１１を貼り付け、第２の支持基板１３０の側から紫外線光１４０を照射して、仮着層１２０の接着力を弱める処理を施す。そして、樹脂シートからなる支持基板１３０をゆっくりと剥していき、図１５（ｃ）に表したように、層間絶縁膜１８を露出させる。
【０１１７】
しかる後に、図１５（ｄ）に表したように、ソース電極１９とドレイン電極２０を形成する。
【０１１８】
以上説明したように、本実施形態によれば、支持基板１１０の上に半導体層１５を形成した後に、支持基板１１０を除去して半導体層１５の裏面側からイオンドーピングなどの改質処理を施すことができる。このようにすると、半導体層の堆積または成長の初期段階の遷移領域を効果的に改質することができる。その結果として、薄膜トランジスタの高耐圧化、低リーク化などを実現でき、性能を顕著に改善することが可能となる。
【０１１９】
（第３の実施の形態）
【０１２０】
次に、本発明の第３の実施の形態として、前述した第１乃至第２の薄膜トランジスタを用いた液晶表示装置について説明する。
【０１２１】
図１６は、本実施形態にかかる液晶表示装置の画素部の回路図である。
【０１２２】
すなわち、ここでは、図３及び図１２に表した「ダブルゲート構造」の薄膜トランジスタを用いた場合の液晶表示装置について説明する。
【０１２３】
本具体例の場合、第１乃至第２実施形態の薄膜トランジスタのトップゲート電極１７が接続されているトップゲート線群３２と、ボトムゲート電極１３が接続されているボトムゲート線群３３とが、マトリクス状に配線されている。このように、トップゲート線群３２とボトムゲート線群３３とをマトリクス状に配線した場合、これらゲート線のそれぞれを選択することにより、マトリクス状に配置された画素のうちの任意のものを指定することができる。すなわち、トップゲート線群３２のうちのいずれかと、ボトムゲート線群３３のうちのいずれかに、それぞれ所定のバイアス電圧を印加することにより、これら選択されたゲート線３２、３３に接続されている薄膜トランジスタのみをオンさせることができる。このためには、これらゲート線のいずれか一方のみでは、トランジスタがオンせず、トップゲートとボトムゲートとに同時にバイアスが印加された時のみにトランジスタがオンとなるように、トップゲートとボトムゲートのバイアスを決定すればよい。
【０１２４】
図１７は、本実施形態にかかる液晶表示装置の全体構成を表す概念図である。本実施形態においては、任意画素駆動に対応するために、トップゲート線群３２とバックゲート線群３３とがマトリックス状に配線されている。すなわち、選択されたトップゲート線３２と選択されたバックゲート線３３との交差部の画素のみがオンされて、信号線からの電位供給ができることになる。
【０１２５】
この動作においては、トップゲート線３２とバックゲート線３３、または信号線３４とバックゲート線３３とが容量結合し、それぞれの配線電位に影響を与えることが懸念される。さらに、層間短絡による問題も懸念される。特に、両ゲート線３２、３３には、信号線３４と比較して高い電位を印加する必要があるため、層間絶縁膜が重要になる。
【０１２６】
本発明の構造及び製造方法を採用すれば、半導体層の基板側の遷移層を高抵抗化あるいは改質することにより、薄膜トランジスタのリーク電流を抑制し、耐圧を上げることができる。また、薄膜トランジスタの活性層となる半導体層の膜厚を実質的に薄くすることにより性能を向上させることもできる。
【０１２７】
またさらに、図１あるいは図１２に表した具体例の場合、トップゲート線３２とバックゲート線３３との間の層間絶縁は、トップゲートのゲート絶縁膜１６とバックゲートのゲート絶縁膜（分離層）１４の２重層とすることができるので、リークや絶縁不良を効果的に抑止でき、同時に寄生容量も低減できる。
【０１２８】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明は、上述した各具体例に限定されるものではない。
【０１２９】
例えば、本発明の薄膜トランジスタは、前述した具体例には限定されず、その各要素の形状、材料、寸法、導電型などに関しては、当業者が適宜設計変更したものも、本発明の特徴を有する限り本発明の範囲に包含される。
【０１３０】
例えば、本発明の薄膜トランジスタにおいて用いる半導体層１５は、ポリシリコンには限定されず、チャネル領域が単一粒で形成されたシリコンでもよい。チャネル領域を単一粒により形成する方法としては、例えば、アモルファスあるいは多結晶状のシリコン膜を堆積して、それをレーザなどにより再結晶化させる手法を用いることが可能である。このようにして得られた単一結晶粒を有するチャネル領域の場合でも、支持基板との界面近傍には、欠陥の多い遷移領域が形成されている場合が多い。従って、本発明の実施の形態に従って、半導体層の裏面側から高抵抗化あるいは改質の処理を施すことにより、薄膜トランジスタの性能を改善することができる。
【０１３１】
また一方、本発明において用いる半導体層は、アモルファスシリコンすなわち非結晶性のシリコンにより形成することも可能である。すなわち、アモルファスシリコン層の場合も、支持基板との界面近傍には、欠陥の多い遷移領域が形成されている場合が多い。従って、本発明の実施の形態に従って、半導体層の裏面側から高抵抗化あるいは改質の処理を施すことにより、薄膜トランジスタの性能を改善することができる。
【０１３２】
また、本発明の薄膜トランジスタを適用しうる対象としては、前述の如く液晶表示装置以外にも各種の自発光タイプの表示装置やマトリックス駆動が必要なデバイス全般、その他の各種のスイッチング動作が必要な装置を挙げることができる。
【０１３３】
また、表示装置の画素の配置関係や画素数、あるいは色要素の種類や数についても、当業者が適宜選択することができる。
【０１３４】
すなわち、本発明は各具体例に限定されるものではなく、その要旨を逸脱しない範囲で、種々変形して実施することが可能であり、これらすべては本発明の範囲に包含される。
【０１３５】
【発明の効果】
以上詳述したように、本発明によれば、従来とは異なる発想に基づくプロセスを採用することにより、半導体層の形成の過程で不可避的に生ずる欠陥領域を処理した薄膜トランジスタ、液晶表示装置及びこれらの製造方法を提供することができ産業上のメリットは多大である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態にかかる薄膜トランジスタの要部断面構造を表す模式図である。
【図２】第１実施形態の薄膜トランジスタを用いた液晶表示装置の要部平面構造を例示する透視図である。
【図３】本発明の第１の実施の形態にかかる薄膜トランジスタのもうひとつの具体例の要部断面構造を表す模式図である。
【図４】本発明の具体例の薄膜トランジスタの半導体層１５の近傍を拡大した模式断面図である。
【図５】裏面側からの処理が施されていない薄膜トランジスタを比較例として表した断面図である。
【図６】本発明者が観察したポリシリコン層の断面構造を表す模式図である。
【図７】（ａ）は、コラムナー構造を概念的に表す断面図であり、（ｂ）は、半導体層１５の裏面側から酸素イオンなどを注入する様子を表した模式図であり、（ｃ）は、欠陥の多い遷移領域１５Ａを選択的に酸化させ高抵抗化した状態を表す模式図である。
【図８】本発明の第１実施形態の液晶表示装置の製造方法の要部を例示する工程断面図である。
【図９】本発明の第１実施形態の液晶表示装置の製造方法の要部を例示する工程断面図である。
【図１０】本発明の具体例の薄膜トランジスタと比較例の薄膜トランジスタの電流・電圧特性を例示したグラフ図である。
【図１１】本発明の第２の実施の形態にかかる薄膜トランジスタの要部断面構造を表す模式図である。
【図１２】本発明の第２の実施の形態にかかる薄膜トランジスタのもうひとつの具体例の要部断面構造を表す模式図である。
【図１３】図１１及び図１２の薄膜トランジスタの半導体層１５の近傍を拡大した模式断面図である。
【図１４】第２実施形態の液晶表示装置の製造方法の要部を表す工程断面図である。
【図１５】第２実施形態の液晶表示装置の製造方法の要部を表す工程断面図である。
【図１６】本発明の第３実施形態にかかる液晶表示装置の画素部の回路図である。
【図１７】本発明の第３実施形態にかかる液晶表示装置の全体構成を表す概念図である。
【符号の説明】
１１ 基板
１２ 接着層
１３ ボトムゲート電極
１４ 分離層
１５ 半導体層
１５Ａ 遷移領域
１５Ｔ 下地領域
１５Ｃ チャネル領域
１５Ｄ ドレイン領域
１５Ｉ 下地領域
１５Ｐ 結晶領域
１５Ｓ ソース領域
１５Ｔ 下地領域
１６ ゲート絶縁膜
１７ ゲート電極
１８ 層間絶縁膜
１９ ソース電極
２０ ドレイン電極
２２ 画素電極
３２ ゲート線
３２ トップゲート線
３３ バックゲート線
３３ ボトムゲート線群
３４ 信号線
３６ 蓄積容量線
１１０ 支持基板
１２０ 仮着層
１３０ 支持基板
１４０ 紫外線光[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a thin film transistor and a method for manufacturing the same, and more particularly to a thin film transistor using polysilicon (polycrystalline silicon), amorphous silicon, and the like, and a method for manufacturing the same.
[0002]
[Prior art]
An active matrix type liquid crystal display device that is now widely used uses a support substrate such as an alkali-free glass substrate used as a substrate for an element formation process as it is as a part of the liquid crystal display device.
[0003]
For example, a liquid crystal display device has been proposed in which a light-shielding layer made of metal is provided below the silicon layer of a thin film transistor and the current capability of the transistor is kept constant by controlling the bias voltage (for example, Patent Document 1). reference).
[0004]
There has also been proposed a semiconductor device in which a back gate electrode is provided below the silicon layer of the thin film transistor so that the threshold value of the transistor can be controlled (see, for example, Patent Document 2).
[0005]
[Patent Document 1]
JP 2000-164873 A
[0006]
[Patent Document 2]
JP 2001-51292 A
[0007]
When a thin film transistor using polysilicon is formed in a semiconductor layer for forming a channel, the thin film transistor is formed in the following order in consideration of a processing temperature at the time of forming each functional film.
[0008]
First, a barrier layer is formed on a supporting substrate so that a trace component of glass does not elute, and an amorphous silicon film is formed thereon. Then, in order to polycrystallize the amorphous silicon layer, local short-time heating using an excimer laser is performed, and after crystallizing by solid phase or liquid phase growth, shape processing of the polycrystalline silicon layer is performed. Yes.
[0009]
Then, after depositing a thin film to be a gate insulating film thereon, a metal film for forming a gate electrode and a gate wiring is formed and processed. Further, in order to form a bonding surface in the semiconductor layer, ion implantation is performed by an ion doping method using the gate electrode as a mask, and then heat treatment for activation is performed. After that, after forming an interlayer insulating film for taking the interlayer between the signal line and the gate line, a contact hole to the semiconductor layer is formed, and shape processing to be a source and drain electrode after forming the metal film As a result, thin film transistors and wirings are formed.
[0010]
As described above, the currently used thin film transistor is formed by sequentially repeating the functional film formation and processing from the portion closer to the substrate.
[0011]
[Problems to be solved by the invention]
When thin film transistors are formed on a non-alkali glass substrate or the like in this way, the materials and structures of the functional film located on the lower layer side can be Will be affected.
[0012]
For example, in the case of a thin film transistor using polysilicon, the polysilicon layer formed on non-alkali glass or the like does not necessarily have a sufficient film quality, and there are many defects particularly in the vicinity of the hetero interface with the glass substrate. A region is formed.
[0013]
In order to prevent this, even if a so-called “buffer layer” is provided, a hetero interface is often formed between the buffer layer and the semiconductor layer. A region with many defects is formed inside.
[0014]
That is, conventionally, it was based on the idea that a thin film transistor is formed by stacking various elements including a semiconductor layer on a substrate. This also applies to Patent Documents 1 and 2 described above.
[0015]
  The present invention has been made on the basis of recognition of such a problem, and its purpose is to process a defect region inevitably generated in the process of forming a semiconductor layer by adopting a process based on an idea different from the conventional one. Another object of the present invention is to provide a thin film transistor and a method for manufacturing the same.
[0016]
[Means for Solving the Problems]
In the present invention, as a method of forming a thin film transistor or a liquid crystal display device, a transfer process is used in which part or all of the element structure is formed on a supporting substrate, and then the supporting substrate is removed and bonded to a different supporting substrate. In this case, by utilizing the fact that the back surface at the time of forming the thin film transistor is exposed immediately after the support substrate is removed, the transition region of the semiconductor layer is selectively selected by increasing the resistance or modifying the back surface side of the semiconductor layer. To process.
[0017]
That is, in the transfer process, when the support substrate is removed and the back surface of the element structure is exposed, by performing oxidation treatment or doping from the exposed surface, the back surface side of the semiconductor layer regardless of the stacking order from the support substrate It becomes possible to selectively process only. At this time, since the transition region on the back surface side of the semiconductor layer includes many defects, the reactivity with the impurity element is high and selective treatment is easy.
[0018]
  Specifically, according to one aspect of the invention,
  A substrate,
  Provided on the substrate, resin, adhesive, rubber, waterGlassAnd an adhesive layer made of any of cement and
  A separation layer provided on the adhesive layer;
  A channel region made of crystalline silicon provided on the isolation layer, and a source region and a drain region made of silicon provided on both sides of the channel regionA transition region having a poor crystallinity provided under the crystalline silicon crystal grains between the channel region and the separation layer;A semiconductor layer having
  A gate insulating film provided on the semiconductor layer;
  A first gate electrode provided on the gate insulating film so as to face the channel region;
  A first electrode connected to the source region;
  A second electrode connected to the drain region;
  With
  The semiconductor layer has a first impurity below the channel region from the side of the isolation layer.In the transition regionThe underlying region introduced by ion dopingIncluding
  The base region has a higher electrical resistivity than any of the channel region, the source region, and the drain region,
  The first impurity is at least one element selected from the group consisting of oxygen (O), nitrogen (N), fluorine (F), and carbon (C).A thin film transistor is provided.
[0019]
  According to another aspect of the present invention,
  A substrate,
  Provided on the substrate, resin, adhesive, rubber, waterGlassAnd an adhesive layer made of any of cement and
  A separation layer provided on the adhesive layer;
  A channel region made of crystalline silicon provided on the isolation layer, and a source region and a drain region made of silicon provided on both sides of the channel regionA transition region having a poor crystallinity provided under the crystalline silicon crystal grains between the channel region and the separation layer;A semiconductor layer having
  A gate insulating film provided on the semiconductor layer;
  A first gate electrode provided on the gate insulating film so as to face the channel region;
  A first electrode connected to the source region;
  A second electrode connected to the drain region;
  With
  The semiconductor layer has a first impurity below the channel region from the side of the isolation layer.In the transition regionThe underlying region introduced by ion dopingIncluding
  The base region has a higher electrical resistivity than any of the channel region, the source region, and the drain region,
  The first impurity is at least one of zinc (Zn), iron (Fe), and manganese (Mn).A thin film transistor is provided.
[0020]
  According to yet another aspect of the present invention,
  A substrate,
  Provided on the substrate, resin, adhesive, rubber, waterGlassAnd an adhesive layer made of any of cement and
  A separation layer provided on the adhesive layer;
  A channel region made of crystalline silicon provided on the isolation layer, and a source region and a drain region made of silicon provided on both sides of the channel regionA transition region having a poor crystallinity provided under the crystalline silicon crystal grains between the channel region and the separation layer;A semiconductor layer having
  A gate insulating film provided on the semiconductor layer;
  A first gate electrode provided on the gate insulating film so as to face the channel region;
  A first electrode connected to the source region;
  A second electrode connected to the drain region;
  With
  The semiconductor layer has a first impurity from the side of the isolation layer under the channel region.In the transition regionThe underlying region introduced by ion dopingIncluding
  The base region has a conductivity type opposite to that of the source region and the drain region,
  The first impurity is a p-type or n-type impurity.A thin film transistor is provided.
[0021]
  According to yet another aspect of the present invention,
  Forming a separation layer on the first substrate;
  On the separation layer,Polycrystalline by depositing amorphous silicon and annealingA channel region made of crystalline silicon, and a source region and a drain region made of silicon provided on both sides of the channel region,A transition region having poor crystallinity provided below the crystalline silicon crystal grains between the channel region and the separation layer;Forming a semiconductor layer having:
  Forming a gate insulating film on the semiconductor layer;When,
On the gate insulating film,Forming a first gate electrode so as to face the channel region;
  A first bonding step of bonding a second substrate on the gate insulating film via a temporary bonding layer;
  After the first adhesion step, removing the first substrate to expose the separation layer;
  The semiconductor layer from the exposed surface of the separation layerThe transition region ofIntroduced the first impurity by ion dopingAnd forming a base region under the channel region having a higher electrical resistivity than any of the channel region, the source region, and the drain region.And a process of
  Resins, adhesives, rubbers, water on the exposed surface where the impurities are introducedGlassAnd a second bonding step of bonding the third substrate through an adhesive layer made of any one of cement and cement,
  After the second bonding step, peeling the second substrate;
  With,
The first impurity is at least one element selected from the group consisting of oxygen (O), nitrogen (N), fluorine (F), and carbon (C).A method for manufacturing a thin film transistor is provided.
[0022]
  According to yet another aspect of the present invention,
  Forming a separation layer on the first substrate;
  On the separation layer,Polycrystalline by depositing amorphous silicon and annealingA channel region made of crystalline silicon, and a source region and a drain region made of silicon provided on both sides of the channel region,A transition region having poor crystallinity provided below the crystalline silicon crystal grains between the channel region and the separation layer;Forming a semiconductor layer having:
  Forming a gate insulating film on the semiconductor layer;When,
On the gate insulating film,Forming a first gate electrode so as to face the channel region;
  A first bonding step of bonding a second substrate on the gate insulating film via a temporary bonding layer;
  After the first adhesion step, removing the first substrate to expose the separation layer;
  The semiconductor layer from the exposed surface of the separation layerThe transition region ofIntroduced the first impurity by ion dopingAnd forming a base region under the channel region having a higher electrical resistivity than any of the channel region, the source region, and the drain region.And a process of
  Resins, adhesives, rubbers, water on the exposed surface where the impurities are introducedGlassAnd a second bonding step of bonding the third substrate through an adhesive layer made of any one of cement and cement,
  After the second bonding step, peeling off the second substrate;
  With,
The first impurity is at least one of zinc (Zn), iron (Fe), and manganese (Mn).A method for manufacturing a thin film transistor is provided.
[0033]
In the present specification, “non-crystalline” includes a so-called completely amorphous state, and in addition, for example, fine crystal grains such as microcrystals or microcrystals, and short range order structures (short range order structures). ) Etc. are also included.
[0034]
In the present specification, “crystallinity” includes both a polycrystalline state and a state composed of a single crystal grain.
[0035]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0036]
(First embodiment)
[0037]
First, as a first embodiment of the present invention, a thin film transistor provided on a substrate, in which a thin film transistor provided with a base region subjected to high resistance treatment from the back side of the semiconductor layer, that is, the substrate side, is described. To do.
[0038]
FIG. 1 is a schematic diagram showing a cross-sectional structure of a main part of a thin film transistor according to the first embodiment of the present invention. That is, the thin film transistor according to this embodiment includes an adhesive layer 12, a separation layer 14, a semiconductor layer 15, a gate insulating film 16, a gate electrode 17, an interlayer insulating film 18, a source electrode 19, a drain electrode 20 and the like on a substrate 11. Has been. Here, the semiconductor layer 15 is made of silicon or other various semiconductors, and can be formed of, for example, polysilicon (polycrystalline silicon).
[0039]
FIG. 2 is a perspective view illustrating a planar structure of a main part of a liquid crystal display device using the thin film transistor of this embodiment. That is, this figure illustrates one pixel portion of the liquid crystal display device, and a thin film transistor is arranged in the vicinity of the intersection of the gate line 32 wired in the horizontal direction and the signal line 34 wired in the vertical direction. Has been. The gate electrode 17 of the thin film transistor is connected to the gate line 32, and the source electrode 19 is connected to the signal line 34. The drain electrode 20 of the thin film transistor is connected to the pixel electrode 22 that occupies most of the pixel. Under the pixel electrode 22, a storage capacitor electrode (not shown) is disposed substantially opposite thereto and is connected to the storage capacitor line 36.
[0040]
FIG. 3 is a schematic view showing a cross-sectional structure of the main part of another specific example of the thin film transistor of this embodiment. In this figure, the same elements as those described above with reference to FIGS. 1 and 2 are denoted by the same reference numerals, and detailed description thereof is omitted.
[0041]
The thin film transistor of this example has a so-called “double gate structure”. That is, the bottom gate electrode 13 is provided below the isolation layer 14 so as to face the top gate electrode 17 provided on the gate insulating film 16. The operation of the bottom gate electrode 13 and the top gate electrode 17 will be described in detail later with reference to examples.
[0042]
FIG. 4 is an enlarged schematic cross-sectional view of the vicinity of the semiconductor layer 15 of the thin film transistor of the present embodiment illustrated in FIGS. 1 to 3.
[0043]
In the case of this specific example, the semiconductor layer 15 is provided with a p-type channel region 15C on the surface side (that is, the side opposite to the substrate 11), and on both sides thereof an n-type source region 15S and a drain region 15D. Is formed. The semiconductor composing the channel region 15C is desirably crystalline in order to make carriers travel smoothly. That is, the channel region is preferably made of polycrystal or single crystal grains. On the other hand, the source region 15S and the drain region 15D may be crystalline or non-crystalline.
[0044]
A base region 15I is formed on the back surface side of the semiconductor layer 15 (that is, the substrate 11 side). The base region 15I is a region in which impurities are introduced and increased in resistance by performing ion implantation, plasma irradiation, electron beam irradiation, or heat treatment in a predetermined gas atmosphere from the back side of the semiconductor layer 15. It is.
[0045]
FIG. 5 is a cross-sectional view showing a thin film transistor that has not been subjected to the treatment from the back side as a comparative example. In this figure, elements corresponding to those described above with reference to FIGS. 1 to 4 are denoted by the same reference numerals, and detailed description thereof is omitted.
[0046]
That is, in the case of the thin film transistor illustrated in FIG. 5, even if a modification process is performed on the semiconductor layer 15 by a process such as ion implantation or plasma irradiation, these processes are usually performed on the surface of the semiconductor layer 15. It is carried out from the side (the side opposite to the substrate 11). For example, when ion doping or the like is performed, doping from the surface side of the semiconductor layer 15 forms a steep composition distribution near the surface.
[0047]
On the other hand, in the thin film transistor of this embodiment, a base region 15I having a high resistance is formed by performing a process such as ion implantation from the back surface side (substrate 11 side) of the semiconductor layer 15. In this way, the performance of the thin film transistor can be greatly improved.
[0048]
That is, in general, when the semiconductor layer 15 such as polysilicon is formed on a substrate made of a different material, it is deposited on the hetero surface, so that the film quality of the semiconductor layer 15 is in the vicinity of the interface on the substrate side at the initial growth stage. Alternatively, the crystal state is often not good. That is, in the initial stage of thin film deposition or crystal growth, a transition region containing a large amount of defects is likely to be formed. Such a transition region containing many defects generally has problems such as a low breakdown voltage and a large current leakage.
[0049]
For example, when a semiconductor layer made of polysilicon is formed by a normal method, the film thickness is set in consideration of characteristics required for the thin film transistor and a crystal growth method. That is, the crystalline state of polysilicon generally has a portion with poor crystallinity (transition region) including an amorphous state in the vicinity of the supporting substrate, and the portion with a favorable crystalline state gradually increases as the distance from the supporting substrate increases. It will become.
[0050]
FIG. 6 is a schematic diagram showing the cross-sectional structure of the polysilicon layer observed by the present inventors. This sample is polycrystallized by depositing an amorphous (amorphous) silicon layer on a substrate and irradiating it with excimer laser. As an observation method, a cross-sectional observation method using TEM (trasmission electron microscopy) was adopted.
[0051]
6 that the polysilicon layer has a transition region 15A (hatched) containing a large amount of defects in the vicinity of the interface with the substrate. On the transition region 15A, a crystal region 15P that is crystallized into a polycrystalline state is formed.
[0052]
Such a transition region 15A is generated by thin film deposition or crystal growth mechanism at the heterointerface with the substrate.
[0053]
That is, when amorphous silicon is annealed to form polysilicon, it is considered that crystallization often proceeds from the vicinity of the hetero interface with the substrate starting from the crystal nucleus.
[0054]
Also, for example, when polysilicon is formed on a substrate by a vapor deposition method, first, a portion that becomes a nucleus of crystal growth occurs in the vicinity of the substrate. The crystal grows while increasing in the film thickness direction, starting from the nucleus generated in the vicinity of the substrate.
[0055]
For this reason, the polysilicon layer obtained by these methods generally has a growth structure called a “columnar structure”.
[0056]
FIG. 7A is a sectional view conceptually showing the columnar structure. That is, the polysilicon layer 15 formed on the substrate S has a transition region 15A and a crystal region 15P. The crystal region 15 </ b> P is made of crystal grains whose grain size is expanded as crystal growth proceeds from the substrate S side. The transition region 15A is formed in a “gum shape” under these crystal grains.
[0057]
As described above, in the columner structure, the transition region 15A having poor crystallinity including the amorphous state is often formed in the portion where the nucleus in the vicinity of the substrate starts to grow. In particular, in the case of polysilicon used for a thin film transistor, it is difficult to form a polysilicon film having a good film quality from the vicinity of the substrate on a supporting substrate having poor lattice matching with silicon such as an alkali-free glass substrate.
[0058]
On the other hand, when a thin film transistor is formed, it is desirable that the polysilicon layer be thin in order to suppress a leakage current between the source and drain when the transistor is off.
[0059]
That is, in order to obtain good crystallinity, a certain amount of “thickness” is required, but it is desirable to reduce the thickness of the semiconductor layer in terms of transistor characteristics.
[0060]
On the other hand, in the present embodiment, after the polysilicon film is grown to an appropriate film thickness, the portion having poor crystallinity on the back side is increased in resistance, thereby improving the characteristics.
[0061]
That is, as illustrated in FIG. 7B, by implanting oxygen ions or the like from the back side of the semiconductor layer 15, the transition region 15A with many defects is selectively oxidized as shown in FIG. 7C. To increase resistance. Compared with the crystal region 15P with few defects, the portion of the transition region 15A with many defects has high ion permeability and high reactivity with oxygen, and thus such selective oxidation treatment can be performed. As a result, a base region 15I having a high resistance is formed.
[0062]
When the semiconductor layer 15 has a columnar structure, the base region 15I has a feature that it has a portion extending upward along the crystal grain boundary of the crystalline semiconductor and is formed in a so-called “gum shape”. .
[0063]
On the other hand, in the present embodiment, as means for increasing the resistance, in addition to the introduction of oxygen ions, irradiation with oxygen radicals or exposure to an oxygen plasma atmosphere can be used.
[0064]
Furthermore, in order to increase resistance, in addition to oxygen, for example, ions such as protons are implanted, or various elements such as nitrogen, fluorine and carbon are introduced to introduce nitrides, fluorides, Carbides may be formed.
[0065]
In addition, it is possible to increase the resistance of the semiconductor layer by introducing an impurity that forms a deep level in the forbidden band of the semiconductor layer. For example, in the case of silicon (Si), many elements other than Group III or Group V form deep levels. For example, zinc (Zn), iron (Fe), manganese (Mn), etc. form a deep level near the center of the forbidden band of silicon, so that silicon can be made highly resistive by introducing these elements. Is possible.
[0066]
In any of these cases, in the present invention, by introducing these elements from the back side of the semiconductor layer, that is, the support substrate side, it is surely and easy to selectively increase only the transition region. It becomes.
[0067]
Hereinafter, as a specific example of the method for manufacturing the thin film transistor of the present embodiment, the method for manufacturing the thin film transistor of FIG. 3 will be described.
[0068]
8 and 9 are process cross-sectional views illustrating the main part of the method for manufacturing the liquid crystal display device of this embodiment.
[0069]
First, as illustrated in FIG. 8A, a stacked structure from the isolation layer 14 to the interlayer insulating film 18 is formed on the first support substrate 110.
[0070]
Specifically, on a support substrate 110 made of alkali-free glass that has been sufficiently cleaned, for example, plasma-excited metal organic chemical vapor deposition (PEMOCVD) using trimethylaluminum or the like as a raw material is used. A separation layer 14 made of an alumina membrane excellent in acidity is deposited. At this time, in order to deposit the alumina film, the substrate temperature needs to be 500 ° C. or higher. This is because it is necessary to promote the thermal decomposition of the organometallic complex, and in order to form an alumina film having various structures excellent in hydrofluoric acid resistance, thermal energy for promoting reaction and migration in the vicinity of the substrate. This is because it is necessary.
[0071]
The separation layer 14 made of alumina is used for suppressing the elution of trace components from the alkali-free glass support substrate 110 during the manufacture of the liquid crystal display device, and for removing the alkali-free glass support substrate 110 later. It has a role of reliably separating the alkali glass supporting substrate 110 and elements such as thin film transistors and wiring portions.
[0072]
In the present embodiment, alumina is used as the separation layer 14, but the material of the separation layer 14 is not limited to this. For example, the separation layer 14 may have a two-layer structure of an active matrix element support layer and a glass substrate support layer. That is, the separation layer 14 may have a laminated structure including a plurality of layers having different functions.
[0073]
Next, an amorphous silicon film is grown using, for example, a plasma enhanced chemical vapor deposition method (PECVD method), etc., irradiated with an excimer laser using KrF or the like, and instantaneously melted and crystallized to be polycrystalline. Thus, the semiconductor layer 15 made of polysilicon is formed.
[0074]
Then, for example, the polycrystalline silicon layer 15 is separated by an anisotropic etching method using a reactive ion etching method (RIE method) using a fluorine-based gas to form an island structure.
[0075]
Next, a silicon oxide film or a silicon nitride film to be the gate insulating film 16 is formed. Then, a metal film such as molybdenum (Mo), tungsten (W), tantalum (Ta), or an alloy thereof is deposited on the gate insulating film 16 by using, for example, a sputtering method. Then, a photoresist (not shown) is applied on the metal film, and a resist pattern is formed using a photolithography method. For example, the metal film is selectively removed by impregnation with a solvent. Thus, the shapes of the gate electrode 17 and the gate line group are processed.
[0076]
Next, in order to form a bonding surface in the semiconductor layer 15, impurities are introduced into the thin film transistor. As this impurity, for example, phosphorus (P) can be used. At this time, the ion concentration is, for example, 10 by ion doping using the gate electrode 17 as a mask.22cm-3It can be introduced to the extent.
[0077]
Then, a silicon oxide film or a silicon nitride film to be the interlayer insulating film 18 is formed by, for example, an atmospheric pressure chemical vapor deposition method (APCVD method). The interlayer insulating film 18 also functions as a protective layer for elements and wiring portions in the transfer process described below.
[0078]
Next, as shown in FIG. 8B, the second support substrate 130 is bonded. Specifically, the temporary adhesion layer 120 is formed by applying an adhesive having excellent hydrofluoric acid resistance that weakens the adhesive strength when irradiated with, for example, ultraviolet light to the surface of the interlayer insulating film 18 without any gap. Then, the second support substrate 130 is bonded to the surface of the temporary attachment layer 120. As the second support substrate 130, a fluorine resin sheet having excellent hydrofluoric acid resistance can be used. In this case, the adhesive surface side of the fluororesin sheet may be appropriately coated in order to improve the adhesion with the organic material of the temporary attachment layer 120.
[0079]
Then, the first support substrate 110 is removed. Specifically, the first support substrate 110 made of non-alkali glass is polished from the back surface side using an abrasive while adjusting the roughness of the abrasive until the thickness becomes about 0.1 mm. Further, the remaining alkali-free glass of the first support substrate 110 is dissolved by impregnation with a hydrofluoric acid solvent. At this time, after the glass supporting substrate 110 is thinned, it is desirable to adjust the etching rate by using, for example, a hydrofluoric acid solution to which ammonium or the like is added.
[0080]
In this substrate etching step, the separation layer 14 made of alumina has high hydrofluoric acid resistance, so that the etching can be stopped on the surface where the separation layer 14 is exposed.
[0081]
Next, as shown in FIG. 8C, the semiconductor layer 15 is subjected to a treatment for increasing resistance from the back surface side of the alumina separation layer 14 exposed by removing the substrate 110.
[0082]
Specifically, for example, oxygen (O) can be ion-doped as described above. At this time, it is preferable that doping be performed with an energy that allows oxygen ions to pass through the separation layer 14 and reach the transition region 15A of the semiconductor layer. Then, the transition region of the semiconductor layer 15 is selectively oxidized, and as shown in FIG. 8D, a base region 15I having a high resistance is formed. Heating may be performed to promote the oxidation of the transition region 15A, or irradiation with an electron beam or a radical may be used.
[0083]
Next, as shown in FIG. 9A, the bottom gate electrode 13 is formed. Specifically, a metal such as molybdenum (Mo), tantalum (Ta), tungsten (W), aluminum (Al), copper (Cu), silver (Ag), or nickel (Ni) is formed on the back side of the separation layer 14. Alternatively, the bottom gate electrode 13 is formed by depositing an alloy or a laminated film thereof using, for example, a sputtering method and then patterning it using a photoetching process in the same manner as when forming the gate electrode 17. .
[0084]
Here, the laminated film made of the separation layer 14 made of alumina or the like and the insulating film 16 for the gate can be used as it is as an insulating film forming the storage capacitor portion. Furthermore, in the case of the conventional process, the wiring material closer to the substrate is limited to a chemically stable refractory metal, but in this embodiment, as the storage capacitor electrode and its wiring, aluminum (Al), copper A metal having a low melting point such as (Cu), silver (Ag), or nickel (Ni) can also be used.
[0085]
Next, as shown in FIG. 9B, the substrate 11 is attached. Specifically, the adhesive layer 12 is formed on the entire surface of the back surface on which the bottom gate electrode 13 is formed using an adhesive having excellent adhesion. Then, a non-alkali glass substrate of about 0.3 mmt, for example, is bonded to the surface of the adhesive layer 12 as a substrate 11 using a vacuum laminating technique or the like.
[0086]
Here, as the adhesive layer 12 in the present invention, for example, various resins including an ultraviolet curable resin, an adhesive using a solvent, a two-component mixed adhesive, a rubber Examples thereof include various materials such as inorganic materials that can be cured over time or heat-cured by application of water, glass or cement. In other words, any material having a certain degree of adhesiveness and having a predetermined physical or chemical stability may be used.
[0087]
In addition to the alkali-free glass substrate, for example, a substrate made of plastic or resin can be used as the substrate 11. For example, the present inventor has confirmed that a 0.25 mmt polyethylene terephthalate resin film can be formed.
[0088]
Thereafter, as illustrated in FIG. 9B, the ultraviolet light 140 is irradiated from the second support substrate 130 side to perform a process of weakening the adhesive strength of the temporary bonding layer 120. Then, the support substrate 130 made of a resin sheet is slowly peeled off to expose the interlayer insulating film 18 as shown in FIG.
[0089]
At this time, since the remaining component of the temporary bonding layer 120 is generated on the interlayer insulating film 18, this is removed by using an organic cleaning method using a cleaning agent such as isopnopanol, and the interlayer insulating film 18. Expose the cleaning surface. At this time, the adhesive layer 12 must be able to withstand this organic cleaning.
[0090]
Thereafter, as shown in FIG. 9D, the source electrode 19 and the drain electrode 20 are formed. Specifically, a through hole for making contact with the semiconductor layer 15 is formed through the interlayer insulating film 18 and the gate insulating film 16. The through hole can be formed using a photoetching process. Then, a metal such as molybdenum (Mo), tantalum (Ta), tungsten (W), aluminum (Al), nickel (Ni), or an alloy or laminated film thereof was deposited by using, for example, a sputtering method. Thereafter, the source electrode 19, the signal line group 34, and the drain electrode 20 are formed using a photoetching process in the same manner as when the gate electrode 17 is formed.
[0091]
Although the above description of the manufacturing method is limited to only the thin film transistor portion of the liquid crystal display device, the manufacturing method of the pixel electrode 22 and the like can be appropriately implemented by those skilled in the art with reference to known techniques.
[0092]
FIG. 10 is a graph illustrating the current / voltage characteristics of the thin film transistor of this example and the thin film transistor of the comparative example. That is, the horizontal axis in the figure represents the gate-source voltage, and the vertical axis represents the source-drain current.
[0093]
Further, the thin film transistor of the comparative example was formed by a method almost similar to the specific example of the present embodiment described above, but oxygen ion implantation from the back surface of the semiconductor layer 15 was not performed.
[0094]
In the thin film transistor of the present invention provided with the base region 15I having a high resistance by oxygen ion implantation, both the on-current and the off-current are reduced as compared with the comparative example. The effect is remarkable. This is because the transition region in the vicinity of the substrate is oxidized and increased in resistance due to oxygen ion implantation from the back surface of the semiconductor layer, which means that the current leakage component can be remarkably reduced.
[0095]
Also, a current value equal to or higher than that in the conventional example is obtained for the on region. Further, with respect to the threshold value, a characteristic having a sharp change in current value with respect to the applied voltage is obtained as compared with the conventional example.
[0096]
These are because the polysilicon layer constituting the channel portion has a good crystal state by adopting the structure of the present invention. That is, since the polysilicon layer can be formed with a thicker film than the conventional example, the crystal grain size can be increased, and only the portion near the surface where there are relatively few dislocations and lattice defects in each crystal grain. This is because it can be used.
[0097]
As described above, according to the present embodiment, after forming the semiconductor layer 15 on the support substrate 110, the support substrate 110 is removed, and the transition region is processed from the back side of the semiconductor layer 15 by ion doping or the like. Can be selectively increased in resistance. Thus, the transition region in the initial stage of deposition or growth of the semiconductor layer can be effectively inactivated, and only the crystal region with few defects formed thereon can be used as the active region of the thin film transistor. As a result, high breakdown voltage and low leakage of the thin film transistor can be realized, and at the same time, performance can be improved by reducing the thickness of the active layer of the thin film transistor.
[0098]
In the specific example described above, the entire semiconductor layer 15 constituting the TFT is polycrystallized to form polysilicon. However, the present invention is not limited to this, and only the channel region 15C of the semiconductor layer 15 may be crystalline. That is, the source region 15S and the drain region 15D may be crystalline, but may be crystalline and non-crystalline, or may be non-crystalline.
[0099]
(Second Embodiment)
[0100]
Next, as a second embodiment of the present invention, a thin film transistor formed on a substrate, in which a modification process such as ion doping is performed on the semiconductor layer from the substrate side, and a liquid crystal display The apparatus will be described.
[0101]
FIG. 11 is a schematic diagram showing a cross-sectional structure of a main part of a thin film transistor according to the second embodiment of the present invention. In this figure, the same elements as those described above with reference to FIGS. 1 to 10 are denoted by the same reference numerals, and detailed description thereof is omitted.
[0102]
That is, the thin film transistor of this embodiment also has the semiconductor layer 15 formed on the substrate 11 with the adhesive layer 12 and the separation layer 14 interposed therebetween. The semiconductor layer 15 is also made of silicon or other various semiconductors, and can be formed by, for example, polysilicon or a combination of polysilicon and amorphous silicon.
[0103]
FIG. 12 is a schematic diagram showing a cross-sectional structure of a main part of another specific example of the thin film transistor according to the present embodiment. Also in this figure, the same elements as those described above with reference to FIGS. 1 to 10 are denoted by the same reference numerals, and detailed description thereof is omitted. The thin film transistor of this specific example has a so-called “double gate structure” similar to that shown in FIG. That is, the bottom gate electrode 13 is provided below the isolation layer 14 so as to face the top gate electrode 17 provided on the gate insulating film 16. The operation of the bottom gate electrode 13 and the top gate electrode 17 will be described in detail later with reference to examples.
[0104]
FIG. 13 is a schematic cross-sectional view in which the vicinity of the semiconductor layer 15 of the transistor shown in FIGS. 11 and 12 is enlarged.
[0105]
Also in the present embodiment, the semiconductor layer 15 is provided with a p-type channel region 15C on the surface side (that is, the side opposite to the substrate 11), and on both sides thereof, an n-type source region 15S and a drain region 15D. Is formed. On the other hand, a base region 15T into which impurities are introduced is formed on the back surface side of the semiconductor layer 15 (that is, the substrate 11 side).
[0106]
The base region 15T is a region into which a p-type or n-type impurity is selectively introduced from the back surface side of the semiconductor layer 15 according to the present invention such as ion implantation. In this manner, by performing a modification treatment such as ion doping from the back surface side (substrate 11 side) of the semiconductor layer 15, the performance of the thin film transistor can be greatly improved.
[0107]
For example, in the specific example shown in FIG. 13, the p-type base region 15 </ b> T is formed by introducing p-type impurities from the back surface side of the semiconductor layer 15. In this way, since a pn junction is formed between the n-type source / drain regions 15S, 15D and the p-type base region 15T, the source-drain leakage can be suppressed.
[0108]
That is, as described above with reference to FIGS. 6 and 7, in the case where the semiconductor layer 15 such as polysilicon is formed on the substrate made of a different material, the deposition is performed on the hetero surface, and therefore, in the vicinity of the interface on the substrate side. The film quality or crystal state of the semiconductor layer 15 is often not good. That is, in the initial stage of thin film deposition or crystal growth, the transition region 15A containing a large amount of defects is likely to be formed. Such a transition region containing many defects generally has problems such as a low breakdown voltage and a large current leakage.
In contrast, in this embodiment, since the transition region is made p-type and is not used as a channel formation region, off leakage can be suppressed as in the first embodiment.
[0109]
Further, when boron is doped, boron diffuses preferentially from the grain boundary or the interface with the crystal grain boundary. For this reason, it can be set as the boron-doped state from the grain boundary and the grain boundary vicinity to high concentration. Normally, the mobility in the grain boundary and the vicinity of the grain boundary is lower than that in the crystal grain. However, in this embodiment, the portion where the mobility is lowered is selectively boron-doped to a high concentration to reduce the number of carriers. Can be increased. As a result, a large on-current can be obtained.
[0110]
Next, as a method for manufacturing the thin film transistor of this embodiment, a method for manufacturing a transistor having a “double gate structure” illustrated in FIG. 12 will be described as an example.
[0111]
14 and 15 are process cross-sectional views illustrating the main part of the manufacturing method of the liquid crystal display device of the present embodiment. In these drawings, elements similar to those described above with reference to FIGS. 8 and 9 are denoted by the same reference numerals, and detailed description thereof is omitted.
[0112]
The outline will be described. First, as shown in FIG. 14A, a stacked structure from the isolation layer 14 to the interlayer insulating film 18 is formed on the first support substrate 110.
[0113]
Next, as shown in FIG. 14B, the second support substrate 130 is bonded, and the support substrate 110 is further removed.
[0114]
Thereafter, as shown in FIG. 14C, the semiconductor layer 15 is subjected to a modification treatment such as ion doping from the back surface side of the alumina separation layer 14 exposed by removing the substrate 110. Specifically, for example, boron (B) can be ion-doped. Then, as shown in FIG. 14D, the p-type base region 15T is formed.
[0115]
Next, as shown in FIG. 15A, the bottom gate electrode 13 is formed.
[0116]
Next, as illustrated in FIG. 15B, the substrate 11 is attached, and ultraviolet light 140 is irradiated from the second support substrate 130 side to perform a process of weakening the adhesive strength of the temporary bonding layer 120. Then, the support substrate 130 made of a resin sheet is slowly peeled off to expose the interlayer insulating film 18 as shown in FIG.
[0117]
Thereafter, as shown in FIG. 15D, the source electrode 19 and the drain electrode 20 are formed.
[0118]
As described above, according to the present embodiment, after forming the semiconductor layer 15 on the support substrate 110, the support substrate 110 is removed and a modification process such as ion doping is performed from the back side of the semiconductor layer 15. be able to. In this way, the transition region in the initial stage of deposition or growth of the semiconductor layer can be effectively modified. As a result, high breakdown voltage and low leakage of the thin film transistor can be realized, and the performance can be remarkably improved.
[0119]
(Third embodiment)
[0120]
Next, as a third embodiment of the present invention, a liquid crystal display device using the above-described first to second thin film transistors will be described.
[0121]
FIG. 16 is a circuit diagram of a pixel portion of the liquid crystal display device according to the present embodiment.
[0122]
That is, here, a liquid crystal display device using the “double gate structure” thin film transistor shown in FIGS. 3 and 12 will be described.
[0123]
In the case of this example, the top gate line group 32 to which the top gate electrode 17 of the thin film transistor of the first or second embodiment is connected and the bottom gate line group 33 to which the bottom gate electrode 13 is connected include a matrix. It is wired in the shape. As described above, when the top gate line group 32 and the bottom gate line group 33 are wired in a matrix, an arbitrary one of the pixels arranged in the matrix is designated by selecting each of these gate lines. can do. That is, by applying a predetermined bias voltage to any one of the top gate line group 32 and any one of the bottom gate line group 33, the selected gate lines 32 and 33 are connected to each other. Only the thin film transistor can be turned on. For this purpose, only one of these gate lines does not turn on the transistor, and the top gate and the bottom gate are turned on only when a bias is applied to the top gate and the bottom gate at the same time. Can be determined.
[0124]
FIG. 17 is a conceptual diagram showing the overall configuration of the liquid crystal display device according to the present embodiment. In the present embodiment, the top gate line group 32 and the back gate line group 33 are wired in a matrix in order to support arbitrary pixel driving. That is, only the pixel at the intersection of the selected top gate line 32 and the selected back gate line 33 is turned on, and the potential can be supplied from the signal line.
[0125]
In this operation, there is a concern that the top gate line 32 and the back gate line 33, or the signal line 34 and the back gate line 33 are capacitively coupled to affect the wiring potential. Furthermore, there are concerns about problems due to interlayer shorts. In particular, since it is necessary to apply a higher potential to both the gate lines 32 and 33 than the signal line 34, an interlayer insulating film is important.
[0126]
By employing the structure and the manufacturing method of the present invention, the leakage current of the thin film transistor can be suppressed and the breakdown voltage can be increased by increasing or modifying the transition layer on the substrate side of the semiconductor layer. In addition, the performance can be improved by substantially reducing the thickness of the semiconductor layer serving as the active layer of the thin film transistor.
[0127]
Furthermore, in the specific example shown in FIG. 1 or FIG. 12, the interlayer insulation between the top gate line 32 and the back gate line 33 is the gate insulating film 16 of the top gate and the gate insulating film (separating layer) of the back gate. ) 14 double layers, leakage and insulation failure can be effectively suppressed, and parasitic capacitance can be reduced at the same time.
[0128]
The embodiments of the present invention have been described above with reference to specific examples. However, the present invention is not limited to the specific examples described above.
[0129]
For example, the thin film transistor of the present invention is not limited to the above-described specific examples, and the shape, material, dimension, conductivity type, etc. of each element are appropriately designed and changed by those skilled in the art, and have the characteristics of the present invention. As long as it is included in the scope of the present invention.
[0130]
For example, the semiconductor layer 15 used in the thin film transistor of the present invention is not limited to polysilicon, and may be silicon having a channel region formed of a single grain. As a method for forming the channel region with a single grain, for example, a method of depositing an amorphous or polycrystalline silicon film and recrystallizing it with a laser or the like can be used. Even in the case of a channel region having a single crystal grain thus obtained, a transition region having many defects is often formed in the vicinity of the interface with the support substrate. Therefore, according to the embodiment of the present invention, the performance of the thin film transistor can be improved by performing a treatment for increasing resistance or modifying from the back side of the semiconductor layer.
[0131]
On the other hand, the semiconductor layer used in the present invention can be formed of amorphous silicon, that is, amorphous silicon. That is, even in the case of an amorphous silicon layer, a transition region with many defects is often formed near the interface with the support substrate. Therefore, according to the embodiment of the present invention, the performance of the thin film transistor can be improved by performing a treatment for increasing resistance or modifying from the back side of the semiconductor layer.
[0132]
In addition to the liquid crystal display device as described above, the thin film transistor of the present invention can be applied to various self-luminous display devices, devices that require matrix driving, and other devices that require various switching operations. Can be mentioned.
[0133]
Further, those skilled in the art can appropriately select the pixel arrangement relationship, the number of pixels, or the type and number of color elements of the display device.
[0134]
That is, the present invention is not limited to the specific examples, and various modifications can be made without departing from the spirit of the present invention, and all of these are included in the scope of the present invention.
[0135]
【The invention's effect】
As described above in detail, according to the present invention, a thin film transistor, a liquid crystal display device, and the like that have processed a defect region inevitably generated in the process of forming a semiconductor layer by adopting a process based on a concept different from the conventional one, and these The manufacturing method can be provided and the industrial merit is great.
[Brief description of the drawings]
FIG. 1 is a schematic diagram showing a cross-sectional structure of a main part of a thin film transistor according to a first embodiment of the invention.
FIG. 2 is a perspective view illustrating a planar structure of a main part of a liquid crystal display device using the thin film transistor of the first embodiment.
FIG. 3 is a schematic diagram showing a cross-sectional structure of a main part of another specific example of the thin film transistor according to the first embodiment of the invention.
FIG. 4 is an enlarged schematic cross-sectional view of the vicinity of a semiconductor layer 15 of a thin film transistor according to a specific example of the invention.
FIG. 5 is a cross-sectional view of a thin film transistor that has not been subjected to processing from the back side as a comparative example.
FIG. 6 is a schematic diagram showing a cross-sectional structure of a polysilicon layer observed by the inventor.
7A is a cross-sectional view conceptually showing a columnar structure, and FIG. 7B is a schematic view showing a state in which oxygen ions and the like are implanted from the back surface side of the semiconductor layer 15; ) Is a schematic diagram showing a state in which the transition region 15A with many defects is selectively oxidized to increase the resistance.
FIG. 8 is a process cross-sectional view illustrating the main part of the method for manufacturing the liquid crystal display device according to the first embodiment of the invention;
FIG. 9 is a process cross-sectional view illustrating the main part of the method for manufacturing the liquid crystal display device according to the first embodiment of the invention;
FIG. 10 is a graph illustrating current / voltage characteristics of a thin film transistor of a specific example of the present invention and a thin film transistor of a comparative example.
FIG. 11 is a schematic diagram showing a cross-sectional structure of a main part of a thin film transistor according to a second embodiment of the invention.
FIG. 12 is a schematic diagram showing a cross-sectional structure of a main part of another specific example of the thin film transistor according to the second embodiment of the invention.
13 is an enlarged schematic cross-sectional view of the vicinity of the semiconductor layer 15 of the thin film transistor of FIGS. 11 and 12. FIG.
FIG. 14 is a process cross-sectional view illustrating a main part of a method for manufacturing a liquid crystal display device of a second embodiment.
FIG. 15 is a process cross-sectional view illustrating a main part of a method for manufacturing a liquid crystal display device of a second embodiment.
FIG. 16 is a circuit diagram of a pixel portion of a liquid crystal display device according to a third embodiment of the present invention.
FIG. 17 is a conceptual diagram illustrating an overall configuration of a liquid crystal display device according to a third embodiment of the present invention.
[Explanation of symbols]
11 Substrate
12 Adhesive layer
13 Bottom gate electrode
14 Separation layer
15 Semiconductor layer
15A transition region
15T ground area
15C channel region
15D drain region
15I Base area
15P crystal region
15S source area
15T ground area
16 Gate insulation film
17 Gate electrode
18 Interlayer insulation film
19 Source electrode
20 Drain electrode
22 Pixel electrode
32 gate lines
32 Top gate line
33 Back gate line
33 Bottom gate line group
34 Signal line
36 Storage capacity line
110 Support substrate
120 Temporary layer
130 Support substrate
140 UV light

Claims (9)

基板と、
前記基板の上に設けられ、樹脂類、接着剤、ゴム類、水ガラス及びセメント類のいずれかからなる接着層と、
前記接着層の上に設けられた分離層と、
前記分離層の上に設けられ、結晶性のシリコンからなるチャネル領域と、前記チャネル領域の両側に設けられたシリコンからなるソース領域及びドレイン領域と、前記チャネル領域と前記分離層との間において前記結晶性のシリコンの結晶粒の下に設けられ結晶性の劣る遷移領域と、を有する半導体層と、
前記半導体層の上に設けられたゲート絶縁膜と、
前記チャネル領域に対向し前記ゲート絶縁膜の上に設けられた第１のゲート電極と、
前記ソース領域に接続された第１の電極と、
前記ドレイン領域に接続された第２の電極と、
を備え、
前記半導体層は、前記チャネル領域の下に、前記分離層の側から第１の不純物が前記遷移領域にイオンドーピングにより導入されてなる下地領域を含み、
前記下地領域は、前記チャネル領域、前記ソース領域及び前記ドレイン領域のいずれよりも高い電気抵抗率を有し、
前記第１の不純物は酸素（Ｏ）、窒素（Ｎ）、フッ素（Ｆ）及び炭素（Ｃ）よりなる群から選択された少なくとも１つの元素であることを特徴とする薄膜トランジスタ。A substrate,
An adhesive layer provided on the substrate and made of any of resins, adhesives, rubbers, water glass and cement;
A separation layer provided on the adhesive layer;
A channel region made of crystalline silicon provided on the isolation layer, a source region and a drain region made of silicon provided on both sides of the channel region, and between the channel region and the isolation layer, A transition region having a poor crystallinity provided below the crystalline silicon crystal grains, and a semiconductor layer,
A gate insulating film provided on the semiconductor layer;
A first gate electrode provided on the gate insulating film so as to face the channel region;
A first electrode connected to the source region;
A second electrode connected to the drain region;
With
The semiconductor layer includes, under the channel region, a base region in which a first impurity is introduced into the transition region from the separation layer side by ion doping ,
The base region has a higher electrical resistivity than any of the channel region, the source region, and the drain region,
The thin film transistor, wherein the first impurity is at least one element selected from the group consisting of oxygen (O), nitrogen (N), fluorine (F), and carbon (C) . 基板と、
前記基板の上に設けられ、樹脂類、接着剤、ゴム類、水ガラス及びセメント類のいずれかからなる接着層と、
前記接着層の上に設けられた分離層と、
前記分離層の上に設けられ、結晶性のシリコンからなるチャネル領域と、前記チャネル領域の両側に設けられたシリコンからなるソース領域及びドレイン領域と、前記チャネル領域と前記分離層との間において前記結晶性のシリコンの結晶粒の下に設けられ結晶性の劣る遷移領域と、を有する半導体層と、
前記半導体層の上に設けられたゲート絶縁膜と、
前記チャネル領域に対向し前記ゲート絶縁膜の上に設けられた第１のゲート電極と、
前記ソース領域に接続された第１の電極と、
前記ドレイン領域に接続された第２の電極と、
を備え、
前記半導体層は、前記チャネル領域の下に、前記分離層の側から第１の不純物が前記遷移領域にイオンドーピングにより導入されてなる下地領域を含み、
前記下地領域は、前記チャネル領域、前記ソース領域及び前記ドレイン領域のいずれよりも高い電気抵抗率を有し、
前記第１の不純物は、亜鉛（Ｚｎ）、鉄（Ｆｅ）またはマンガン（Ｍｎ）の少なくともいずれかであることを特徴とする薄膜トランジスタ。A substrate,
An adhesive layer provided on the substrate and made of any of resins, adhesives, rubbers, water glass and cement;
A separation layer provided on the adhesive layer;
A channel region made of crystalline silicon provided on the isolation layer, a source region and a drain region made of silicon provided on both sides of the channel region, and between the channel region and the isolation layer, A transition region having a poor crystallinity provided below the crystalline silicon crystal grains, and a semiconductor layer,
A gate insulating film provided on the semiconductor layer;
A first gate electrode provided on the gate insulating film so as to face the channel region;
A first electrode connected to the source region;
A second electrode connected to the drain region;
With
The semiconductor layer includes, under the channel region, a base region in which a first impurity is introduced into the transition region from the separation layer side by ion doping ,
The base region has a higher electrical resistivity than any of the channel region, the source region, and the drain region,
The thin film transistor according to claim 1, wherein the first impurity is at least one of zinc (Zn), iron (Fe), and manganese (Mn) . 基板と、
前記基板の上に設けられ、樹脂類、接着剤、ゴム類、水ガラス及びセメント類のいずれかからなる接着層と、
前記接着層の上に設けられた分離層と、
前記分離層の上に設けられ、結晶性のシリコンからなるチャネル領域と、前記チャネル領域の両側に設けられたシリコンからなるソース領域及びドレイン領域と、前記チャネル領域と前記分離層との間において前記結晶性のシリコンの結晶粒の下に設けられ結晶性の劣る遷移領域と、を有する半導体層と、
前記半導体層の上に設けられたゲート絶縁膜と、
前記チャネル領域に対向し前記ゲート絶縁膜の上に設けられた第１のゲート電極と、
前記ソース領域に接続された第１の電極と、
前記ドレイン領域に接続された第２の電極と、
を備え、
前記半導体層は、前記チャネル領域の下に、前記分離層の側から第１の不純物が前記遷移領域にイオンドーピングにより導入されてなる下地領域を含み、
前記下地領域は、前記ソース領域及び前記ドレイン領域とは逆の導電型を有し、
前記第１の不純物は、ｐ型あるいはｎ型の不純物であることを特徴とする薄膜トランジスタ。A substrate,
An adhesive layer provided on the substrate and made of any of resins, adhesives, rubbers, water glass and cement;
A separation layer provided on the adhesive layer;
A channel region made of crystalline silicon provided on the isolation layer, a source region and a drain region made of silicon provided on both sides of the channel region, and between the channel region and the isolation layer, A transition region having a poor crystallinity provided below the crystalline silicon crystal grains, and a semiconductor layer,
A gate insulating film provided on the semiconductor layer;
A first gate electrode provided on the gate insulating film so as to face the channel region;
A first electrode connected to the source region;
A second electrode connected to the drain region;
With
The semiconductor layer includes, under the channel region, a base region in which a first impurity is introduced into the transition region from the separation layer side by ion doping ,
The base region has a conductivity type opposite to that of the source region and the drain region,
The thin film transistor , wherein the first impurity is a p-type or n-type impurity . 前記基板は、ガラス、プラスチック及び樹脂のいずれかからなることを特徴とする請求項１〜３のいずれか１つに記載の薄膜トランジスタ。The substrate includes a thin film transistor according to any one of claims 1-3, characterized in that it consists of any of glass, plastic and resin. 前記分離層は、アルミナからなることを特徴とする請求項１〜４のいずれか１つに記載の薄膜トランジスタ。The thin film transistor according to the separation layer, any one of claims 1-4, characterized in that it consists of alumina. 前記チャネル領域に対向し前記分離層と前記接着層との間に設けられた第２のゲート電極をさらに備えたことを特徴とする請求項１〜５のいずれか１つに記載の薄膜トランジスタ。The thin film transistor according to any one of claims 1-5, characterized in that further comprising a second gate electrode provided between said opposed to the channel region and the isolation layer and the adhesive layer. 第１の基板の上に、分離層を形成する工程と、
前記分離層の上に、非晶質状のシリコンを堆積しアニールすることにより多結晶化させた結晶性のシリコンからなるチャネル領域と、前記チャネル領域の両側に設けられたシリコンからなるソース領域及びドレイン領域と、前記チャネル領域と前記分離層との間において前記結晶性のシリコンの結晶粒の下に設けられ結晶性の劣る遷移領域と、を有する半導体層を形成する工程と、
前記半導体層の上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上に、前記チャネル領域に対向するように第１のゲート電極を形成する工程と、
前記ゲート絶縁膜の上に仮着層を介して第２の基板を接着する第１の接着工程と、
前記第１の接着工程の後に、前記第１の基板を除去して前記分離層を露出させる工程と、
前記分離層の露出面から前記半導体層の前記遷移領域に第１の不純物をイオンドーピングにより導入して前記チャネル領域、前記ソース領域及び前記ドレイン領域のいずれよりも高い電気抵抗率を有する下地領域を前記チャネル領域の下に形成する工程と、
この不純物を導入した前記露出面に、樹脂類、接着剤、ゴム類、水ガラス及びセメント類のいずれかからなる接着層を介して第３の基板を接着する第２の接着工程と、
前記第２の接着工程の後に、前記第２の基板を剥離する工程と、
を備え、
前記第１の不純物は、酸素（Ｏ）、窒素（Ｎ）、フッ素（Ｆ）及び炭素（Ｃ）よりなる群から選択された少なくとも１つの元素であることを特徴とする薄膜トランジスタの製造方法。Forming a separation layer on the first substrate;
A channel region made of crystalline silicon obtained by depositing amorphous silicon on the separation layer and annealing the amorphous silicon, and a source region made of silicon provided on both sides of the channel region, and Forming a semiconductor layer having a drain region and a transition region having a poor crystallinity provided under the crystalline silicon crystal grains between the channel region and the isolation layer ;
Forming a gate insulating film on the semiconductor layer ;
Forming a first gate electrode on the gate insulating film so as to face the channel region;
A first bonding step of bonding a second substrate on the gate insulating film via a temporary bonding layer;
After the first adhesion step, removing the first substrate to expose the separation layer;
A base region having an electrical resistivity higher than any of the channel region, the source region, and the drain region by introducing a first impurity from the exposed surface of the isolation layer into the transition region of the semiconductor layer by ion doping. Forming under the channel region ;
A second bonding step of bonding a third substrate to the exposed surface into which the impurities have been introduced via an adhesive layer made of any of resins, adhesives, rubbers, water glass, and cements;
After the second bonding step, peeling off the second substrate;
Equipped with a,
The method of manufacturing a thin film transistor, wherein the first impurity is at least one element selected from the group consisting of oxygen (O), nitrogen (N), fluorine (F), and carbon (C) . 第１の基板の上に、分離層を形成する工程と、
前記分離層の上に、非晶質状のシリコンを堆積しアニールすることにより多結晶化させた結晶性のシリコンからなるチャネル領域と、前記チャネル領域の両側に設けられたシリコンからなるソース領域及びドレイン領域と、前記チャネル領域と前記分離層との間において前記結晶性のシリコンの結晶粒の下に設けられ結晶性の劣る遷移領域と、を有する半導体層を形成する工程と、
前記半導体層の上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上に、前記チャネル領域に対向するように第１のゲート電極を形成する工程と、
前記ゲート絶縁膜の上に仮着層を介して第２の基板を接着する第１の接着工程と、
前記第１の接着工程の後に、前記第１の基板を除去して前記分離層を露出させる工程と、
前記分離層の露出面から前記半導体層の前記遷移領域に第１の不純物をイオンドーピングにより導入して前記チャネル領域、前記ソース領域及び前記ドレイン領域のいずれよりも高い電気抵抗率を有する下地領域を前記チャネル領域の下に形成する工程と、
この不純物を導入した前記露出面に、樹脂類、接着剤、ゴム類、水ガラス及びセメント類のいずれかからなる接着層を介して第３の基板を接着する第２の接着工程と、
前記第２の接着工程の後に、前記第２の基板を剥離する工程と、
を備え、
前記第１の不純物は、亜鉛（Ｚｎ）、鉄（Ｆｅ）またはマンガン（Ｍｎ）の少なくともいずれかであることを特徴とする薄膜トランジスタの製造方法。Forming a separation layer on the first substrate;
A channel region made of crystalline silicon obtained by depositing amorphous silicon on the separation layer and annealing the amorphous silicon, and a source region made of silicon provided on both sides of the channel region, and Forming a semiconductor layer having a drain region and a transition region having a poor crystallinity provided under the crystalline silicon crystal grains between the channel region and the isolation layer ;
Forming a gate insulating film on the semiconductor layer ;
Forming a first gate electrode on the gate insulating film so as to face the channel region;
A first bonding step of bonding a second substrate on the gate insulating film via a temporary bonding layer;
After the first adhesion step, removing the first substrate to expose the separation layer;
A base region having an electrical resistivity higher than any of the channel region, the source region, and the drain region by introducing a first impurity from the exposed surface of the isolation layer into the transition region of the semiconductor layer by ion doping. Forming under the channel region ;
A second bonding step of bonding a third substrate to the exposed surface into which the impurities have been introduced via an adhesive layer made of any of resins, adhesives, rubbers, water glass, and cements;
After the second bonding step, peeling off the second substrate;
Equipped with a,
The method of manufacturing a thin film transistor, wherein the first impurity is at least one of zinc (Zn), iron (Fe), and manganese (Mn) . 前記第２の基板を剥離する工程において、紫外線を照射して前記仮着層の接着力を弱めることにより、前記第２の基板を剥離することを特徴とする請求項７または８に記載の薄膜トランジスタの製造方法。9. The thin film transistor according to claim 7 , wherein in the step of peeling off the second substrate, the second substrate is peeled off by irradiating ultraviolet rays to weaken the adhesive force of the temporary adhesive layer. Manufacturing method.
JP2002285035A 2002-09-30 2002-09-30 Thin film transistor and manufacturing method thereof Expired - Fee Related JP3761168B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002285035A JP3761168B2 (en) 2002-09-30 2002-09-30 Thin film transistor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002285035A JP3761168B2 (en) 2002-09-30 2002-09-30 Thin film transistor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2004119936A JP2004119936A (en) 2004-04-15
JP3761168B2 true JP3761168B2 (en) 2006-03-29

Family

ID=32278433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002285035A Expired - Fee Related JP3761168B2 (en) 2002-09-30 2002-09-30 Thin film transistor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3761168B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110032938A (en) * 2009-09-24 2011-03-30 삼성전자주식회사 Flat panel display and method thereof

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4693439B2 (en) * 2005-02-28 2011-06-01 株式会社東芝 Method for manufacturing active matrix substrate
JP5322408B2 (en) 2007-07-17 2013-10-23 株式会社半導体エネルギー研究所 Semiconductor device and manufacturing method thereof
JP5074129B2 (en) * 2007-08-21 2012-11-14 株式会社ジャパンディスプレイイースト Display device
JP2011238812A (en) * 2010-05-12 2011-11-24 Japan Steel Works Ltd:The Manufacturing method of crystallized semiconductor thin film, and crystallized semiconductor thin film
JP5832399B2 (en) 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 Light emitting device
JP2023019611A (en) * 2021-07-29 2023-02-09 信越半導体株式会社 Substrate for semiconductor device and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110032938A (en) * 2009-09-24 2011-03-30 삼성전자주식회사 Flat panel display and method thereof

Also Published As

Publication number Publication date
JP2004119936A (en) 2004-04-15

Similar Documents

Publication Publication Date Title
EP0598410B1 (en) A method of manufacturing a semiconductor device
JP5820402B2 (en) THIN FILM TRANSISTOR DEVICE AND METHOD FOR MANUFACTURING THIN FILM TRANSISTOR DEVICE
JP2004288780A (en) Semiconductor device and its manufacturing method
JP4082459B2 (en) Manufacturing method of display device
US20050116305A1 (en) Thin film transistor
JP2009239252A (en) Thin film transistor, method of fabricating the same, and organic electroluminescent display device including the same
WO2006117900A1 (en) Process for producing semiconductor device and semiconductor device
JP2010113253A (en) Display device and method of manufacturing the same
JP4919546B2 (en) Method for forming polycrystalline silicon film
JP3761168B2 (en) Thin film transistor and manufacturing method thereof
WO2013001579A1 (en) Thin film transistor device and method for producing thin film transistor device
JP2005057056A (en) Thin film transistor and its manufacturing method
US20090075436A1 (en) Method of manufacturing a thin-film transistor
US7259103B2 (en) Fabrication method of polycrystalline silicon TFT
US20100207120A1 (en) Production method of semiconductor device and semiconductor device
JP5998397B2 (en) Thin film semiconductor device and manufacturing method thereof
KR100317638B1 (en) Polysilicon-thin film transister device and A method of fabricating the same
JPH08340122A (en) Thin film semiconductor device
KR100333269B1 (en) Thin film transistor, liquid crystal display and the method for fabricating the same
WO2019171590A1 (en) Thin film transistor and production method therefor
JP2004119636A (en) Semiconductor device and method of manufacturing the same
US6124602A (en) Semiconductor circuit having a crystal growth in an active layer where a specific distance is established between a selected portion and where the growth starts to the active layer of the circuit
JPH06291316A (en) Thin film insulated gate semiconductor device and manufacture thereof
JP2002110542A (en) Method for manufacturing silicon semiconductor thin film and thin film transistor
JP4091025B2 (en) Polysilicon layer forming method and thin film transistor manufacturing method using the same

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050411

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051007

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060106

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100120

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110120

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120120

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130120

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130120

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140120

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees