JP3744709B2 - 磁気記録再生装置及びそのドライブ用半導体集積回路装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、フロッピーディスクドライバ（ＦＤＤ）、ハードディスクドライバ（ＨＤＤ）といった磁気メディアの読み出し及び書き込みを行う磁気記録再生装置及びそのドライブ用半導体集積回路装置に関する。
【０００２】
【従来の技術】
従来使用されている磁気記録再生装置ドライブ用半導体集積回路装置（以下、ＬＳＩとする。）について、図８を参照にして説明する。図８に示すＬＳＩ７０は、磁気メディアより読み出したデータ及び磁気メディアに書き込むデータを処理するための信号処理回路７１と、外部に接続されるスピンドルモータ及びステッピングモータを制御する制御信号を送出するコントロール回路７２と、コントロール回路７２から送出された制御信号によりステッピングモータを制御するための電流を出力する大電流ドライバ７３と、スピンドルモータを制御するためのクロックをコントロール回路７２より出力するためのクロック出力端子７４と、スピンドルモータＯＮ／ＯＦＦ制御信号をコントロール回路７２より出力するための制御端子７５と、ＬＳＩ７０内の各ブロックを独立して行うテストモードを設定するテスト信号が入力されるテスト信号端子７６と、大電流ドライバ７３から送出される電流を出力する出力端子７７，７８，７９，８０と、テスト信号端子７６からコントロール回路７２へ信号を送出するバッファ８３と、コントロール回路７２からクロック出力端子７４、制御端子７５へそれぞれクロック及びＯＮ／ＯＦＦ制御信号を送出するバッファ８１，８２とを有する。又、信号処理回路７１は、コントロール回路７２によって制御される。
【０００３】
このようなＬＳＩ７０の良否をテストする場合は、一般的に、各ブロックの機能毎にそれぞれテストを行う。よって、各ブロックのテストモードに応じたテスト信号がテスト信号端子７６を介してコントロール回路７２に入力され、そのテストモードをコントロール回路７２が認識することによって、各ブロックのテストを行う。
【０００４】
【発明が解決しようとする課題】
近年、ＬＳＩチップにおいて、機器の小型化に対応するために、その少数ピン化が進んでいる。しかしながら、ＬＳＩチップの各機能をテストするには、上記従来例のように、該ＬＳＩチップをテストモードにするためのテスト信号が入力されるテスト用ピンを１本〜数本設ける必要がある。そのため、ＦＤＤなどの磁気記録再生装置に用いられるＬＳＩのピン数は５２本以上となり、少数ピン化の妨げとなっている。更に、このようなテスト用ピンを設けることが、ＬＳＩチップのコストアップの要因にもなっている。
【０００５】
このような問題を鑑みて、本発明は、半導体集積回路装置の各機能のテストモードにするためのテスト信号を通常動作時に使用される端子に入力することによって、半導体集積回路装置をテストモードにすることのできる磁気記録再生装置ドライブ用半導体集積回路装置及び磁気記録再生装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
請求項１に記載の磁気記録再生装置ドライブ用半導体集積回路装置は、スピンドルモータを駆動させるための駆動用クロックを発生するコントロール回路と、該コントロール回路から送出される前記駆動用クロックを出力するクロック出力端子と、前記コントロール回路より送出されるスピンドルモータＯＮ／ＯＦＦ制御信号を出力する制御端子とを有する磁気記録再生装置ドライブ用半導体集積回路装置において、前記半導体集積回路装置内の各回路のテストを行うためのテスト信号が前記クロック出力端子に入力されたとき、該テスト信号を一時保持するためのテスト信号保持回路を有するとともに、前記半導体集積回路装置に電源を供給した後、前記スピンドルモータＯＮ／ＯＦＦ制御信号が前記制御端子からスピンドルモータを駆動させる信号として出力されるまでの間に、前記クロック出力端子から入力されたテスト信号を前記テスト信号保持回路で一時保持した後に、前記テスト信号を前記コントロール回路内に送出して認識し、前記半導体集積回路装置内の各回路のテストを行い、そのテスト結果を出力することを特徴とする。
【０００７】
このような半導体集積回路装置は、この半導体集積回路装置が制御動作を行う前に、クロック出力端子より入力されるテスト信号をラッチ回路やフリップフロップより成るテスト信号保持回路で一時保持し、外部に信号を出力する前にテスト信号をテスト信号保持回路から読み取ることで、テスト信号専用の入力端子を削除することができる。
【０００８】
請求項２に記載の磁気記録再生装置ドライブ用半導体集積回路装置は、請求項１に記載の磁気記録再生装置ドライブ用半導体集積回路装置において、前記テスト信号保持回路がラッチ回路であり、該ラッチ回路が前記半導体集積回路装置に電源を供給してから前記スピンドルモータＯＮ／ＯＦＦ制御信号がスピンドルモータを駆動させるための信号として前記制御端子から出力されるまで、前記クロック出力端子から入力される前記テスト信号を前記コントロール回路に送出することによって、前記コントロール回路が前記テスト信号を認識し、前記スピンドルモータＯＮ／ＯＦＦ制御信号がスピンドルモータを駆動させるための信号として出力されるとともに、前記ラッチ回路から前記コントロール回路への前記テスト信号の送出を停止することを特徴とする。
【０００９】
請求項３に記載の磁気記録再生装置ドライブ用半導体集積回路装置は、ステッピングモータを駆動させるための信号を発生するコントロール回路と、ステッピングモータを駆動させるために電流が出力される複数の出力端子と、前記コントロール回路から送出される前記信号に応じて前記出力端子から流す電流を調整する大電流ドライバとを有する磁気記録再生装置ドライブ用半導体集積回路装置において、前記半導体集積回路装置内の各回路のテストを行うためのテスト信号が前記出力端子より入力されたとき、そのテスト信号を一時保持するためのテスト信号保持回路を有するとともに、前記半導体集積回路装置に電源を供給した後、前記コントロール回路がＯＮになってからステッピングモータを駆動させるための電流が前記出力端子から出力されるまでの間に、前記出力端子から入力されたテスト信号を前記テスト信号保持回路で一時保持した後に、前記テスト信号を前記コントロール回路に送出して、半導体集積回路装置内の各回路のテストを行い、そのテスト結果を出力することを特徴とする。
【００１０】
このような半導体集積回路装置は、この半導体集積回路装置が制御動作を行う前に、大電流ドライバと接続された出力端子より入力されるテスト信号をラッチ回路やフリップフロップより成るテスト信号保持回路で一時保持し、外部に信号を出力する前にテスト信号をテスト信号保持回路回路から読み取ることで、テスト信号専用の入力端子を削除することができる。
【００１１】
請求項４に記載の磁気記録再生装置ドライブ用半導体集積回路装置は、請求項３に記載の磁気記録再生装置ドライブ用半導体集積回路装置において、前記テスト信号保持回路がラッチ回路であり、該ラッチ回路が前記半導体集積回路装置に電源を供給してから前記ステッピングモータを駆動させるための電流が前記出力端子から出力されるまで、前記出力端子から入力される前記テスト信号を前記コントロール回路に送出することによって、前記コントロール回路が前記テスト信号を認識し、前記ステッピングモータを駆動させるための電流が前記出力端子から出力されるとともに、前記ラッチ回路から前記コントロール回路への前記テスト信号の送出を停止することを特徴とする。
【００１２】
請求項５に記載の磁気記録再生装置ドライブ用半導体集積回路装置は、請求項１〜４のいずれかに記載の磁気記録再生装置ドライブ用半導体集積回路装置において、前記テスト信号がクロックであり、前記半導体集積回路装置に時系列的に入力される該テスト信号のクロック数に応じて、テストするべき機能及び回路を決定することを特徴とする。
このような半導体集積回路装置は、その内部に設けられるテスト信号保持回路を、フリップフロップを組み合わせて構成し、時系列的に入力されるテスト信号をそのクロック数によって、複数種類の信号を送出するような回路とし、この信号をコントロール回路が識別することで、前記半導体集積回路装置が各回路のテストモードになるように制御される。
【００１３】
請求項６に記載の磁気記録再生装置は、請求項１〜５に記載の磁気記録再生装置ドライブ用半導体集積回路装置を有することを特徴とする。
【００１４】
【発明の実施の形態】
本発明の第１の実施形態について、図面を参照して説明する。図１は、本実施形態で使用する磁気記録再生装置ドライブ用半導体集積回路装置（以下、ＬＳＩとする。）の内部構造を示すブロック図である。図２は、図１のＬＳＩ内に設けられたコントロール回路の内部構造を示す論理回路図である。図３は、図１に示すＬＳＩのテストモード入力時のタイミングを示したタイムチャートである。
【００１５】
図１に示すＬＳＩ１は、外部に接続されるスピンドルモータ及びステッピングモータを制御する制御信号を送出するコントロール回路２と、コントロール回路２から送出された制御信号によりステッピングモータを制御するための電流を出力する大電流ドライバ３と、磁気メディアより読み出したデータ及び磁気メディアに書き込むデータを処理するための信号処理回路４と、スピンドルモータを制御するためのクロックをコントロール回路２より出力するためのクロック出力端子６と、スピンドルモータＯＮ／ＯＦＦ制御信号をコントロール回路２より出力するための制御端子５と、大電流ドライバ３から送出される電流を出力する出力端子１０，１１，１２，１３と、クロック出力端子６からコントロール回路２へ信号を送出するバッファ９と、コントロール回路２から制御端子５、クロック出力端子６へそれぞれＯＮ／ＯＦＦ制御信号及びクロックを送出するバッファ７，８とを有する。又、信号処理回路４は、コントロール回路２によって制御される。尚、ＯＮ／ＯＦＦ制御信号がＨｉとなったとき、スピンドルモータをＯＮの状態にする。
【００１６】
このようなＬＳＩ１において、コントロール回路２は、図２のように、スピンドルモータやステッピングモータを制御するための信号を処理するとともにＬＳＩ１全体を制御する制御部１４と、クロック出力端子６より入力されるテスト信号を一時保持するためのラッチ回路１５と、制御部１４から送出されるＯＮ／ＯＦＦ制御信号及びクロックが入力されるとともにバッファ８に信号を送出するＡＮＤ回路１６と、ＯＮ／ＯＦＦ制御信号を制御部１４からラッチ回路１５のゲート端子Ｇに送出するバッファ１７とを有する。
【００１７】
このような構成のコントロール回路２を有するＬＳＩ１の動作について、図３を使用して説明する。まず、図３（ａ）のように、ＬＳＩ１に電源が供給されると、ＬＳＩ１のイニシャライズなどを行うためにタイマ回路（不図示）などで、所定の時間が経った後、図３（ｂ）のように、コントロール回路２をＯＮとする。この後、通常動作の場合には、所定時間後にＯＮ／ＯＦＦ制御信号がＨｉになり動作を開始する。即ち、通常の動作ではＯＮ／ＯＦＦ制御信号がＬｏｗのときには、クロック出力端子６よりクロックが出力されない。
【００１８】
一方、テストを行う場合には、図３（ｂ）のように、コントロール回路２がＯＮとなると、クロック出力端子６にテスト信号を入力する。このとき、バッファ９を介してラッチ回路１５の入力端子Ｄに該テスト信号が入力される。又、コントロール回路２がＯＮとなってからしばらくの間、図３（ｃ）のように、ＯＮ／ＯＦＦ制御信号がＬｏｗの状態であるので、ラッチ回路１５のゲート端子ＧにＬｏｗの信号が入力され、ラッチ回路１５の入力端子Ｄに入力されるテスト信号がそのままラッチ回路１５の出力端子Ｑに現れ、制御部１４に送出される。
【００１９】
このようにして、制御部１４にテスト信号が送出されると、どの機能のテストを行うのかをコントロール回路２で認識する。その後、スピンドルモータを通常動作させる場合、図３（ｃ）のように、制御部１４から送出されるＯＮ／ＯＦＦ制御信号をＨｉとして制御端子５より出力するとともに、ラッチ回路１５のゲート端子Ｇに送出して、ラッチ回路１５の入力端子Ｄに入力される信号を出力端子Ｑより送出できないようにする。
【００２０】
このようにしてラッチ回路１５の動作を停止させるとともに、前記ＯＮ／ＯＦＦ制御信号がＡＮＤ回路１６の端子ａに送出されるため、ＡＮＤ回路１６の端子ｂに送出されるスピンドルモータを制御するためのクロックを、図３（ｃ）のように、クロック出力端子６より出力する。
【００２１】
本発明の第２の実施形態について、図面を参照して説明する。図４は、本実施形態で使用するＬＳＩ内に設けられたコントロール回路の内部構造を示す論理回路図である。尚、本実施形態において使用するＬＳＩ内のブロックの関係は、図１と同様であるので、ＬＳＩの内部構造を示すブロック図として、図１を使用する。尚、図１内のコントロール回路２に、本実施形態では、図４に示すコントロール回路２ａを使用する。
【００２２】
図４に示すコントロール回路２ａは、スピンドルモータやステッピングモータを制御するための信号を処理するとともにＬＳＩ１全体を制御する制御部１４ａと、クロック出力端子６より入力されるテスト信号と制御部１４ａからバッファ１７を介してＯＮ／ＯＦＦ制御信号が入力されるＮＯＲ回路２０と、ＮＯＲ回路２０より送出される信号がクロック端子ＣＫ１，ＣＫ２に入力されるフリップフロップ１５ａ，１５ｂと、フリップフロップ１５ａ，１５ｂの出力端子Ｑ１ａ，Ｑ２ａからの信号が入力されるとともにフリップフロップ１５ａの入力端子Ｄ１に信号を送出するＮＯＲ回路１８と、フリップフロップ１５ａ，１５ｂの出力端子Ｑ１ａ，Ｑ２ａからの信号が入力されるとともに信号を制御部１４ａに送出するＮＯＲ回路１９ａと、フリップフロップ１５ａ，１５ｂの出力端子Ｑ１ａ，Ｑ２ｂからの信号が入力されるとともに信号を制御部１４ａに送出するＮＯＲ回路１９ｂと、制御部１４ａから送出されるＯＮ／ＯＦＦ制御信号及びクロックが入力されるとともにバッファ８に信号を送出するＡＮＤ回路１６と、バッファ１７とを有する。
【００２３】
このような構成のコントロール回路２ａを有するＬＳＩ１（図１）に、電源が供給されるとともに、まず、フリップフロップ１５ａ，１５ｂのリセット端子Ｒ１，Ｒ２にリセット信号が入力され、その後、テスト信号となるクロックがクロック出力端子６に入力される。このとき、ＯＮ／ＯＦＦ制御信号がＬｏｗであるので、クロック出力端子６からの信号がＮＯＲ回路２０を介して、フリップフロップ１５ａ，１５ｂのクロック端子ＣＫ１，ＣＫ２に入力され、フリップフロップ１５ａ，１５ｂが入力端子Ｄ１，Ｄ２のデータを出力端子Ｑ１ａ，Ｑ２ａに送出する。このとき、フリップフロップ１５ｂの出力端子Ｑ２ｂに送出されるデータは、出力端子Ｑ２ａのデータを反転したデータである。
【００２４】
このようにして、フリップフロップ１５ａ，１５ｂが動作を行うと、ＮＯＲ回路１９ａ，１９ｂより送出される信号より、制御部１４ａがどの機能のテストを行うのか認識する。このとき、ＮＯＲ回路１９ａ，１９ｂから送出される信号の組み合わせは、図５のように、クロック出力端子６に入力されるクロックの回数によって決定される。このテスト信号が入力された段階で、どのテストを行うか又は通常動作を行うかを認識した後、通常動作を行うとき、フリップフロップ１５ａ，１５ｂのリセット端子Ｒ１，Ｒ２にリセット信号が入力されたままの状態となる。今、制御部１４ａがスピンドルモータの制御機能のテストであると認識すると、スピンドルモータをＯＮにするために、ＯＮ／ＯＦＦ制御信号をＨｉにする。
【００２５】
ＯＮ／ＯＦＦ制御信号がＨｉとなると、ＮＯＲ回路２０よりフリップフロップ１５ａ，１５ｂのクロック端子ＣＫ１，ＣＫ２には、Ｌｏｗの信号が入力されたままとなるので、クロックに同期して動作するフリップフロップ１５ａ，１５ｂの動作が停止する。このようにして、スピンドルモータが通常動作を行うと、スピンドルモータを制御するためのクロックがＡＮＤ回路１６を介して、クロック出力端子６より出力される。
【００２６】
本発明の第３の実施形態について、図面を参照して説明する。図６は、本実施形態で使用するＬＳＩの内部構造を示すブロック図である。図７は、図６のＬＳＩ内に設けられたコントロール回路の内部構造を示す論理回路図である。尚、図６に示すＬＳＩ１ａにおいて、図１のＬＳＩ１と同様の目的で使用する部分は、図１と同様の記号を付して、その詳細な説明は省略する。
【００２７】
図６に示すＬＳＩ１ａは、図１におけるコントロール回路２とほぼ同様の動作を行うコントロール回路２ｂと、大電流ドライバ３と、信号処理回路４と、制御端子５と、クロック出力端子６と、バッファ７，８と、出力端子１０，１１，１２，１３と、出力端子１０よりテスト信号をコントロール回路２ｂに送出するバッファ２３とを有する。
【００２８】
このようなＬＳＩ１ａにおいて、コントロール回路２ｂは、図７のように、スピンドルモータやステッピングモータを制御するための信号を処理するとともにＬＳＩ１ａ全体を制御する制御部１４ｂと、出力端子１０より入力されるテスト信号を一時保持するためのラッチ回路１５ｃと、制御部１４ｂから送出される大電流ドライバ３への信号及びこの信号を無効にするためのイネーブル信号がそれぞれ端子ａ，ｂに入力されるＡＮＤ回路２１と、ＯＮ／ＯＦＦ制御信号を制御部１４ｂからラッチ回路１５ｃのゲート端子Ｇ１に送出するバッファ２２とを有する。
【００２９】
このような構成のコントロール回路２ｂを有するＬＳＩ１ａの動作について説明する。まず、ＬＳＩ１ａに電源が供給されると、ＬＳＩ１ａのイニシャライズなどを行うためにタイマ回路（不図示）などで、所定の時間が経った後、コントロール回路２ｂをＯＮとする。この後、通常動作の場合には、所定時間後にイネーブル信号がＨｉになり動作を開始する。即ち、通常の動作では、イネーブル信号がＬｏｗのときには、大電流ドライバ３に信号が送出されない。よって、大電流ドライバ３から電流が出力されない。
【００３０】
一方、テストを行う場合には、コントロール回路２ｂがＯＮとなったところで、出力端子１０にテスト信号を入力する。このとき、バッファ２３を介してラッチ回路１５ｃの入力端子Ｄ３に該テスト信号が入力される。又、コントロール回路２ｂがＯＮとなってからイネーブル信号がＬｏｗの状態である間、ラッチ回路１５ｃのゲート端子Ｇ１にＬｏｗの信号が入力され、ラッチ回路１５ｃの入力端子Ｄ３に入力されるテスト信号がそのままラッチ回路１５ｃの出力端子Ｑ３に現れ、制御部１４ｂに送出される。
【００３１】
このように、制御部１４ｂにテスト信号が送出されると、どの機能のテストを行うのかをコントロール回路２ｂで認識する。その後、ステッピングモータの制御機能のテストを行う場合、制御部１４ｂから送出されるイネーブル信号をＨｉとして、ラッチ回路１５ｃのゲート端子Ｇ１に送出して、ラッチ回路１５ｃの入力端子Ｄ３に入力される信号を出力端子Ｑ５より送出できないようにする。
【００３２】
このようにしてラッチ回路１５ｃの動作を停止させるとともに、前記イネーブル信号がＡＮＤ回路２１の端子ａに送出されるため、ＡＮＤ回路２１の端子ｂに送出されるステッピングモータを制御するための信号が、電流ドライバ３に送出されて、端子１０より電流が出力される。
【００３３】
尚、本実施形態において、図７のようにラッチ回路を用いたが、このようなラッチ回路の代わりに、第２の実施形態と同様の構成をしたフリップフロップを用いても良い。
【００３４】
又、第１〜第３の実施形態において、テスト信号をラッチするための回路は、上述したようなフリップフロップ又はラッチ回路による構成のもの以外の回路構成をしたものでも良い。
【００３５】
【発明の効果】
請求項１に記載の磁気記録再生装置ドライブ用半導体集積回路装置によると、該半導体集積回廊装置に電源が供給されてからスピンドルモータを制御させるためのクロックが出力されるまでの間に、クロック出力端子にテスト信号を入力することによって、テストモードであることを認識させることができるので、テスト信号の入力専用の端子を新たに設ける必要がなくなり、半導体集積回路装置の少数ピン化を図ることができる。
【００３６】
請求項２に記載の磁気記録再生装置ドライブ用半導体集積回路装置によると、テスト信号保持回路にラッチ回路を用いることによって、コントロール回路がＯＮとなってからスピンドルモータを制御させるためのクロックが出力されるまでの間に、クロック出力端子を介して入力されたテスト信号をラッチ回路を通して認識することができるので、時系列的に入力されるテスト信号を識別し、半導体集積回路装置のテストモードをそのテスト信号に応じたテストモードとすることができる。
【００３７】
請求項３に記載の磁気記録再生装置ドライブ用半導体集積回路装置によると、該半導体集積回廊装置に電源が供給されてからステッピングモータを制御させるための電流が出力されるまでの間に、出力端子にテスト信号を入力することによって、テストモードであることを認識させることができるので、テスト信号の入力専用の端子を新たに設ける必要がなくなり、半導体集積回路装置の少数ピン化を図ることができる。
【００３８】
請求項４に記載の磁気記録再生装置ドライブ用半導体集積回路装置によると、テスト信号保持回路にラッチ回路を用いることによって、コントロール回路がＯＮとなってからステッピングモータを制御させるための電流が出力されるまでの間に、出力端子を介して入力されたテスト信号をラッチ回路を通して認識することができるので、時系列的に入力されるテスト信号を識別し、半導体集積回路装置のテストモードをそのテスト信号に応じたテストモードとすることができる。
【００３９】
請求項５に記載の磁気記録再生装置ドライブ用半導体集積回路装置によると、時系列的に入力されるテスト信号のクロック数によって、テストするべき機能及び回路を決定することができるので、クロック数に応じたテストモードを複数設定することができるとともに、該テストモードを簡単に認識することができる。
【図面の簡単な説明】
【図１】本発明の第１及び第２の実施形態で使用する磁気記録再生装置ドライブ用半導体集積回路装置の内部構造を示すブロック図。
【図２】本発明の第１の実施形態で使用するコントロール回路の内部構造を示す論理回路図。
【図３】本発明の第１の実施形態で使用する磁気記録再生装置ドライブ用半導体集積回路装置のテストモード入力時のタイミングを示したタイムチャート。
【図４】本発明の第２の実施形態で使用するコントロール回路の内部構造を示す論理回路図。
【図５】図４に示すコントロール回路内のフリップフロップ及びＮＯＲ回路の動作を示すタイムチャート。
【図６】本発明の第３の実施形態で使用する磁気記録再生装置ドライブ用半導体集積回路装置の内部構造を示すブロック図。
【図７】本発明の第３の実施形態で使用するコントロール回路の内部構造を示す論理回路図。
【図８】従来の磁気記録再生装置ドライブ用半導体集積回路装置の内部構造を示すブロック図。
【符号の説明】
１，１ａ 磁気記録再生装置ドライブ用半導体集積回路装置
２，２ａ，２ｂ コントロール回路
３ 大電流ドライバ
４ 信号処理回路
５ ＯＮ／ＯＦＦ制御端子
６ クロック出力端子
７，８，９ バッファ
１０，１１，１２，１３ 出力端子
１４，１４ａ，１４ｂ 制御部
１５，１５ｃ ラッチ回路
１５ａ，１５ｂ フリップフロップ
１６ ＡＮＤ回路
１７ バッファ
１８，１９ａ，１９ｂ，２０ ＮＯＲ回路
２１ ＡＮＤ回路
２２，２３ バッファ
７０ 磁気記録再生装置ドライブ用半導体集積回路装置
７１ 信号処理回路
７２ コントロール回路
７３ 大電流ドライバ
７４ クロック出力端子
７５ 制御端子
７６ テスト信号端子
７７，７８，７９，８０ 出力端子
８１，８２，８３ バッファ

Claims (6)

1. スピンドルモータを駆動させるための駆動用クロックを発生するコントロール回路と、該コントロール回路から送出される前記駆動用クロックを出力するクロック出力端子と、前記コントロール回路より送出されるスピンドルモータＯＮ／ＯＦＦ制御信号を出力する制御端子とを有する磁気記録再生装置ドライブ用半導体集積回路装置において、
   前記半導体集積回路装置内の各回路のテストを行うためのテスト信号が前記クロック出力端子に入力されたとき、該テスト信号を一時保持するためのテスト信号保持回路を有するとともに、
   前記半導体集積回路装置に電源を供給した後、前記スピンドルモータＯＮ／ＯＦＦ制御信号が前記制御端子からスピンドルモータを駆動させる信号として出力されるまでの間に、前記クロック出力端子から入力されたテスト信号を前記テスト信号保持回路で一時保持した後に、前記テスト信号を前記コントロール回路内に送出して認識し、前記半導体集積回路装置内の各回路のテストを行い、そのテスト結果を出力することを特徴とする磁気記録再生装置ドライブ用半導体集積回路装置。
2. 前記テスト信号保持回路がラッチ回路であり、該ラッチ回路が前記半導体集積回路装置に電源を供給してから前記スピンドルモータＯＮ／ＯＦＦ制御信号がスピンドルモータを駆動させるための信号として前記制御端子から出力されるまで、前記クロック出力端子から入力される前記テスト信号を前記コントロール回路に送出することによって、前記コントロール回路が前記テスト信号を認識し、
   前記スピンドルモータＯＮ／ＯＦＦ制御信号がスピンドルモータを駆動させるための信号として出力されるとともに、前記ラッチ回路から前記コントロール回路への前記テスト信号の送出を停止することを特徴とする請求項１に記載の磁気記録再生装置ドライブ用半導体集積回路装置。
3. ステッピングモータを駆動させるための信号を発生するコントロール回路と、ステッピングモータを駆動させるために電流が出力される複数の出力端子と、前記コントロール回路から送出される前記信号に応じて前記出力端子から流す電流を調整する大電流ドライバとを有する磁気記録再生装置ドライブ用半導体集積回路装置において、
   前記半導体集積回路装置内の各回路のテストを行うためのテスト信号が前記出力端子より入力されたとき、そのテスト信号を一時保持するためのテスト信号保持回路を有するとともに、
   前記半導体集積回路装置に電源を供給した後、前記コントロール回路がＯＮになってからステッピングモータを駆動させるための電流が前記出力端子から出力されるまでの間に、前記出力端子から入力されたテスト信号を前記テスト信号保持回路で一時保持した後に、前記テスト信号を前記コントロール回路に送出して、半導体集積回路装置内の各回路のテストを行い、そのテスト結果を出力することを特徴とする磁気記録再生装置ドライブ用半導体集積回路装置。
4. 前記テスト信号保持回路がラッチ回路であり、
   該ラッチ回路が、前記半導体集積回路装置に電源を供給してから前記ステッピングモータを駆動させるための電流が前記出力端子から出力されるまで、前記出力端子から入力される前記テスト信号を前記コントロール回路に送出することによって、前記コントロール回路が前記テスト信号を認識し、
   前記ステッピングモータを駆動させるための電流が前記出力端子から出力されるとともに、前記ラッチ回路から前記コントロール回路への前記テスト信号の送出を停止することを特徴とする請求項３に記載の磁気記録再生装置ドライブ用半導体集積回路装置。
5. 前記テスト信号がクロックであり、前記半導体集積回路装置に時系列的に入力される該テスト信号のクロック数に応じて、テストするべき機能及び回路を決定することを特徴とする請求項１〜４のいずれかに記載の磁気記録再生装置ドライブ用半導体集積回路装置。
6. 請求項１〜５のいずれかに記載の磁気記録再生装置ドライブ用半導体集積回路装置を有することを特徴とする磁気記録再生装置。

Images