JP3784979B2 - バス駆動回路 - Google Patents
バス駆動回路 Download PDFInfo
- Publication number
- JP3784979B2 JP3784979B2 JP03181199A JP3181199A JP3784979B2 JP 3784979 B2 JP3784979 B2 JP 3784979B2 JP 03181199 A JP03181199 A JP 03181199A JP 3181199 A JP3181199 A JP 3181199A JP 3784979 B2 JP3784979 B2 JP 3784979B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- gate control
- gate
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000007704 transition Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/106—Data output latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1069—I/O lines read out arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1096—Write circuits, e.g. I/O line write drivers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は大規模集積回路に設けられたバス配線を駆動するバス駆動回路に関するものであって、特にプリチャージ型回路からの出力データをバス配線を介して転送するのに使用される。
【０００２】
【従来の技術】
近年、大規模集積回路（ＬＳＩ）は微細加工技術の進歩とシステム性能向上の要求により、更に大規模化かつ高速化している。
【０００３】
マイクロプロセッサのように、内部に複数の回路ブロックをもつようなＬＳＩには、これらの回路ブロックを接続するバス配線が存在する。
【０００４】
例えば、図３に示すようにマイクロプロセッサに内蔵される大容量のメモリ装置３０は、アドレスによって複数のメモリブロック３０1 ，３０2 ，３０3 ，３０4 に切り分けられ、これらのメモリブロックのデータ出力は読出し回路３２およびバス駆動回路４０を介してバス配線１０によって接続される。このようなバス配線１０は、活性化されたメモリブロックのバス駆動回路４０によって駆動され、次段の回路にデータを転送する。
【０００５】
図４に、従来のバス駆動回路の構成を示す。この従来のバス駆動回路４０ＡはＰチャネルＭＯＳＦＥＴ４４ａおよびＮチャネルＭＯＳＦＥＴ４４ｂからなるトライステートバッファ４４と、イネーブル信号と入力データに基づいて上記トライステートバッファの各ＭＯＳＦＥＴのゲートを制御するゲート制御回路４２とを備えている。
【０００６】
ゲート制御回路４２はＡＮＤゲート４２ａと、インバータ４２ｂと、ＯＲゲート４２ｃとを備えている。ＡＮＤゲート４２ａは入力データとイネーブル信号に基づいてＡＮＤ演算を行い演算結果をＮチャネルＭＯＳＦＥＴ４４ｂのゲートに送出する。ＯＲゲート４２ｃは入力データと、イネーブル信号をインバータ４２ｂによって反転した信号とに基づいてＯＲ演算を行い、演算結果をＰチャネルＭＯＳＦＥＴ４４ａのゲートに送出する。なお上記入力データはクロック信号に同期して生成される。トライステートバッファ４４の出力はバス配線１０に接続されている。
【０００７】
このバス駆動回路４０Ａの動作は以下の通りとなる。イネーブル信号が非活性であるときは、トライステートバッファ４４の出力はハイインピーダンスとなり、バス配線１０を駆動しない。このとき、上記バス駆動回路４０Ａが図３に示すメモリ装置３０の１つのメモリブロックに接続されているとすれば、他のメモリブロックが活性化されており、この活性化されたメモリブロックに接続された他のバス駆動回路が上記バス配線１０を駆動することによりデータ転送を行っている。
【０００８】
一方上記バス駆動回路４０Ａに入力されるイネーブル信号が活性化されると、図５に示すように入力データに応じてバス配線１０が駆動され、データ転送が行われる。なお、データが転送される次段の回路側には図４に示すようにインバータ５０と、クロック信号ＣＫによって制御されるラッチ回路６０が設けられている。そして、上記バス配線１０の電位は上記ラッチ回路６０によって次のメモリアクセスが開始されるとき（クロック信号ＣＫが次に立上がるとき）までデータが保持される（図５参照）。
【０００９】
次に従来のバス駆動回路の他の例の構成を図６に示す。この図６に示すバス駆動回路４０Ｂは図４に示すバス駆動回路４０Ａのゲート制御回路４２をゲート制御回路４３に置換えた構成となっている。ゲート制御回路４３はＡＮＤゲート４３ａから構成されており、このＡＮＤゲート４３ａは入力データとイネーブル信号とに基づいてＡＮＤ演算を行い、演算結果をトライステートバッファ４４のＮチャネルＭＯＳＦＥＴ４４ｂのゲートに送出する。なお、トライステートバッファ４４のＰチャネルＭＯＳＦＥＴ４４ａのゲートには、クロック信号に同期したプリチャージ信号ＰＣの反転信号ＰＣバーが入力される。
【００１０】
この図６に示す従来のバス駆動回路４０Ｂは、プリチャージ型回路、すなわち出力が予め低電位に設定され、高電位を出力するときのみ、出力のデータ遷移が生じる回路の出力をデータ入力として受けるように構成されている。なお、図３に示すメモリ装置３０からデータを読出す読出し回路３２はプリチャージ型回路となっている。
【００１１】
この図６に示すバス駆動回路４０Ｂが図３に示すメモリ装置３０に用いられている場合を例にとってバス駆動回路４０Ｂの動作を図７を参照して説明する。
【００１２】
バス駆動回路４０Ｂは、メモリアクセス中にプリチャージ信号ＰＣバーによってＰチャネルＭＯＳＦＥＴ４４ａをオンし、予めバス配線１０を高電位にする。その後ＭＯＳＦＥＴ４４ａはオフするがバス配線はラッチ回路７０によって高電位に保持される。なおラッチ回路７０はデータが転送される回路側に設けられている。このような状態のときイネーブル信号が活性化され、かつメモリ装置３０の読出し回路３２から高電位のデータが出力されると、ＮチャネルＭＯＳＦＥＴ４４ｂがオンすることによりバス配線１０が低電位に駆動されデータ転送が行われる（図７参照）。このバス配線１０の電位は、メモリアクセスが終了して読出し回路３２の出力が再び低電位に設定された後も、次のメモリアクセスが開始されてプリチャージ信号ＰＣバーによってバス配線１０がプリチャージされるまでラッチ回路７０によって保持される（図７参照）。
【００１３】
【発明が解決しようとする課題】
上述のように図６に示す従来のバス駆動回路４０Ｂに接続されたバス配線１０の電位はメモリアクセスが終了して読出し回路３２の出力が再び低電位に設定された後も、プリチャージ信号ＰＣバーによってバス配線１０がプリチャージされるまでラッチ回路７０によって保持される。このため、バス配線１０の次段に設けられる図４に示すようなクロック信号に基づいて動作するラッチ回路６０が不要となるため、図４に示すバス駆動回路４０Ａに比べてゲート段数が少なくて済み、データの転送を高速に行うことができる。
【００１４】
しかしながら、この図６に示すバス駆動回路は、読出し回路３２の出力が低電位のときは、バス配線１０は駆動力の弱いラッチ回路７０によって高電位に保持されたままであるために、ノイズに対して弱い構成になっている。特に、バス配線１０は長距離に平行に配線され、かつデータ遷移は同時に起こる為に、隣の配線とのカップリング容量によるノイズが大きい。
【００１５】
このため、隣のバス配線が低電位に駆動されると、そのカップリング容量の影響により、高電位を保持すべきバス配線がノイズによって低電位に遷移してしまい、誤動作を引き起こす可能性がある。
【００１６】
本発明は上記事情を考慮してなされたものであって、バス配線間のカップリングノイズによる影響を可及的に抑制し、かつデータを高速に転送することができるバス駆動装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】
本発明によるバス駆動回路は、クロック信号に同期して発生されるプリチャージ信号に基づいてバス配線をプリチャージするバスプリチャージ手段と、ゲート制御信号に基づいて前記バス配線を駆動するトライステートバッファと、イネーブル信号が非活性化状態のときには、前記バス配線を駆動しないように前記ゲート制御信号を前記トライステートバッファに送り、前記イネーブル信号が活性化状態のときには、前記バス配線の電位とプリチャージ型回路からの入力データとに基づいて前記バス配線を駆動するように前記ゲート制御信号を前記トライステートバッファに送るゲート制御回路と、を備えたことを特徴とする。
【００１８】
なお、前記ゲート制御回路は第１および第２のゲート制御信号を出力し、前記トライステートバッファは、ソースが第１の電源に接続され、ゲートに前記第１のゲート制御信号を受け、ドレインが前記バス配線に接続される第１導電型の第１のＭＯＳＦＥＴと、ソースが前記第１の電源より低い第２の電源に接続され、ゲートに前記第２のゲート制御信号を受け、ドレインが前記第１のＭＯＳＦＥＴのドレインに接続された前記第１導電型と異なる第２導電型のＭＯＳＦＥＴとを備え、前記第１のＭＯＳＦＥＴは前記バス配線の電位が論理値「Ｈ」のときのみＯＮするように構成されていることが好ましい。
【００１９】
なお、前記バスプリチャージ手段は前記プリチャージ型回路のアクセス動作中にのみ、前記バス配線をプリチャージすることにより、前記バス配線上で前記入力データを保持することが好ましい。
【００２０】
なお、前記ゲート制御回路は、前記イネーブル信号および前記入力データに基づいてＡＮＤ演算を行い前記第２のゲート制御信号を出力するＡＮＤゲートと、前記イネーブル信号および前記バス配線の電位に基づいてＮＡＮＤ演算を行うＮＡＮＤゲートと、前記入力データおよび前記ＮＡＮＤゲートの出力に基づいてＯＲ演算を行い前記第１のゲート制御信号を出力するＯＲゲートと、を備えているように構成しても良い。
【００２１】
【発明の実施の形態】
本発明によるバス駆動回路の一実施の形態の構成を図１に示す。この実施の形態のバス駆動回路１はプリチャージ型回路（例えば図３に示すメモリ装置３０の読出し回路３２）から出力されるデータを、バス配線１０を駆動することにより転送するものであって、ゲート制御回路２と、トライステートバッファ４と、バスプリチャージ手段６とを備えている。
【００２２】
トライステートバッファ４はＰチャネルＭＯＳＦＥＴ４ａとＮチャネルＭＯＳＦＥＴ４ｂとから構成されている。ＭＯＳＦＥＴ４ａのソースは第１の電源に接続され、ドレインはＭＯＳＦＥＴ４ｂのドレインとバス配線１０に接続されている。ＭＯＳＦＥＴ４ｂはソースが上記第１の電源の電源電位より低い電源電位の第２の電源に接続されている。
【００２３】
ゲート制御回路２は、上記プリチャージ型回路から送出される入力データと、イネーブル信号と、バス配線１０の電位とに基づいてトライステートバッファ４を構成するＭＯＳＦＥＴ４ａ，４ｂのゲートを制御することによってバス配線１０を駆動する。そしてこのゲート制御回路２はＡＮＤゲート２ａと、ＮＡＮＤゲート２ｂと、ＯＲゲート２ｃとを備えている。ＡＮＤゲート２ａは上記入力データとイネーブル信号とに基づいてＡＮＤ演算を行い、演算結果をトライステートバッファ４のＮチャネルＭＯＳＦＥＴ４ｂのゲートに送出する。ＮＡＮＤゲート２ｂはイネーブル信号とバス配線１０の電位とに基づいてＮＡＮＤ演算を行う。ＯＲゲート２ｃは上記入力データと、上記ＮＡＮＤゲートの出力とに基づいてＯＲ演算を行い、演算結果をトライステートバッファ４のＰチャネルＭＯＳＦＥＴ４ａのゲートに送出する。
【００２４】
バスプリチャージ手段６はＰチャネルＭＯＳＦＥＴ６ａから構成され、このＭＯＳＦＥＴ６ａはソースが上記第１の電源に接続され、ドレインが上記バス配線に接続され、ゲートにプリチャージ信号ＰＣの反転信号を受ける。なおプリチャージ信号ＰＣはクロック信号ＣＫに同期して活性化され、上記入力データがバス駆動回路１に送られる前に非活性となる。
【００２５】
またバス配線１０にはラッチ７０が接続されており、このラッチ回路７０は上記バス配線１０を介してデータが転送される回路（図示せず）側に設けられている。
【００２６】
次に本実施の形態のバス駆動回路１の動作を、クロック信号に同期してデータ読出しが行われるメモリ装置の出力を入力データとして受ける場合を例にとって図２を参照して説明する。
【００２７】
メモリ装置はクロックの立ち上がりエッジをトリガーにしてメモリアクセスを行い、かつデータ出力（すなわちバス駆動回路１の入力データ）は予め“Ｌ”レベルに設定され、リードデータに応じてデータ遷移を行う。また、データ読み出しが終了すると、再び“Ｌ”レベルに設定される。これは一般的にメモリ装置の読みだし回路はプリチャージ型回路であり、また、クロックから生成されるパルス信号を用いて回路動作を行っているためである。よって図２に示すような波形がメモリ装置からバス駆動回路１の入力に与えられる。
【００２８】
バス配線１０は、メモリアクセスが行われるクロックＣＫの立ち上がりエッジからデータ出力の間（アクセス期間）、バスプリチャージ手段６によって“Ｈ”レベルに設定される（図２参照）。ここで、イネーブル信号は“Ｌ”レベルの場合には、トライステートバッファ４のＭＯＳＦＥＴ４ａ，４ｂのゲートには“Ｈ”レベル、“Ｌ”レベルの電位が与えられ、トライステートバッファ４はバス配線１０を駆動しない。またイネーブル信号が“Ｈ”レベルでバス駆動回路１が活性化されている場合には、入力データが“Ｌ”レベルであるため、ＮチャネルＭＯＳＦＥＴ４ｂのゲート端子には“Ｌ”レベルの信号が入力され、またバス配線１０の電位が“Ｈ”レベルで入力データが“Ｌ”レベルであるため、ＰチャネルＭＯＳＦＥＴ４ａのゲート端子には“Ｌ”レベルの信号が入力される。これにより、バス駆動回路１はバス配線１０を“Ｈ”レベルに駆動する（図２参照）。
【００２９】
次にバスプリチャージ手段６が非活性化され、メモリアクセスがおこなわれてバス駆動回路１の入力信号（入力データ）に“Ｈ”レベルが与えられると、トライステートバッファ４のＰチャネルＭＯＳＦＥＴ４ａ、ＮチャネルＭＯＳＦＥＴ４ｂのゲート端子はともに“Ｈ”レベルになり、バス配線１０を“Ｌ”レベルに駆動する。このとき、トライステートバッファ４のＰチャネルＭＯＳＦＥＴ４ａはデータバス配線１０が“Ｌ”レベルであるために、他の信号の状態に関わらずゲート端子には“Ｈ”レベルが与えられる。よって、メモリアクセスが終了し、データ入力が再び“Ｌ”レベルに遷移したときには、トライステートバッファ４のＮチャネルＭＯＳＦＥＴ４ｂ、ＰチャネルＭＯＳＦＥＴ４ａは共にオフした状態で、バス配線１０はラッチ回路７０によって“Ｌ”レベルが保持される。次のメモリアクセスが開始されてバス配線１０のプリチャージが行われるまでデータが保持されることにより、図４に示すようなクロックによるラッチ回路６０が必要なくなり、ゲート段数を削減することが可能になり、データを高速に転送することができる。
【００３０】
また、メモリ回路の出力が“Ｌ”レベルの場合には、バス駆動回路１のＰチャネルＭＯＳＦＥＴ４ａはオン状態で、データバスを“Ｈ”レベルに駆動し続けるため、隣接するデータバスのカップリングノイズによる誤動作を防止することもできる。
【００３１】
なお、上記実施の形態においては、バス配線１０をプリチャージしたが、ディスチャージするように構成することも可能である。この場合、ＰチャネルＭＯＳＦＥＴ４ａ，６ａはＮチャネルＭＯＳＦＥＴに、ＮチャネルＭＯＳＦＥＴ４ｂはＰチャネルＭＯＳＦＥＴに、ＡＮＤゲート２ａはＮＯＲゲートに、ＮＡＮＤゲート２ｂはＮＯＲゲートに、ＯＲゲートはＡＮＤゲートに各々置換えた構成となる。
【００３２】
【発明の効果】
以上述べたように、本発明によれば、バス配線間のカップリングノイズによる影響を可及的に抑制し、かつデータを高速に転送することができる。
【図面の簡単な説明】
【図１】本発明によるバス駆動回路の一実施の形態の構成を示すブロック図。
【図２】図１に示す実施の形態の動作を説明するタイムチャート。
【図３】メモリ装置の構成を示すブロック図。
【図４】従来のバス駆動回路の構成を示す回路図。
【図５】図４に示すバス駆動回路の動作を説明するタイムチャート。
【図６】従来のバス駆動回路の他の例の構成を示す回路図。
【図７】図６に示すバス駆動回路の動作を説明するタイムチャート。
【符号の説明】
１ バス駆動回路
２ ゲート制御回路
２ａ ＡＮＤゲート
２ｂ ＮＡＮＤゲート
２ｃ ＯＲゲート
４ トライステートバッファ
４ａ ＰチャネルＭＯＳＦＥＴ
４ｂ ＮチャネルＭＯＳＦＥＴ
６ バスプリチャージ手段
６ａ ＰチャネルＭＯＳＦＥＴ
１０ バス配線
３０ メモリ装置
３０i （ｉ＝１，…４） メモリブロック
３２ 読出し回路
４０ バス駆動回路
６０ ラッチ回路
７０ ラッチ回路
【発明の属する技術分野】
本発明は大規模集積回路に設けられたバス配線を駆動するバス駆動回路に関するものであって、特にプリチャージ型回路からの出力データをバス配線を介して転送するのに使用される。
【０００２】
【従来の技術】
近年、大規模集積回路（ＬＳＩ）は微細加工技術の進歩とシステム性能向上の要求により、更に大規模化かつ高速化している。
【０００３】
マイクロプロセッサのように、内部に複数の回路ブロックをもつようなＬＳＩには、これらの回路ブロックを接続するバス配線が存在する。
【０００４】
例えば、図３に示すようにマイクロプロセッサに内蔵される大容量のメモリ装置３０は、アドレスによって複数のメモリブロック３０1 ，３０2 ，３０3 ，３０4 に切り分けられ、これらのメモリブロックのデータ出力は読出し回路３２およびバス駆動回路４０を介してバス配線１０によって接続される。このようなバス配線１０は、活性化されたメモリブロックのバス駆動回路４０によって駆動され、次段の回路にデータを転送する。
【０００５】
図４に、従来のバス駆動回路の構成を示す。この従来のバス駆動回路４０ＡはＰチャネルＭＯＳＦＥＴ４４ａおよびＮチャネルＭＯＳＦＥＴ４４ｂからなるトライステートバッファ４４と、イネーブル信号と入力データに基づいて上記トライステートバッファの各ＭＯＳＦＥＴのゲートを制御するゲート制御回路４２とを備えている。
【０００６】
ゲート制御回路４２はＡＮＤゲート４２ａと、インバータ４２ｂと、ＯＲゲート４２ｃとを備えている。ＡＮＤゲート４２ａは入力データとイネーブル信号に基づいてＡＮＤ演算を行い演算結果をＮチャネルＭＯＳＦＥＴ４４ｂのゲートに送出する。ＯＲゲート４２ｃは入力データと、イネーブル信号をインバータ４２ｂによって反転した信号とに基づいてＯＲ演算を行い、演算結果をＰチャネルＭＯＳＦＥＴ４４ａのゲートに送出する。なお上記入力データはクロック信号に同期して生成される。トライステートバッファ４４の出力はバス配線１０に接続されている。
【０００７】
このバス駆動回路４０Ａの動作は以下の通りとなる。イネーブル信号が非活性であるときは、トライステートバッファ４４の出力はハイインピーダンスとなり、バス配線１０を駆動しない。このとき、上記バス駆動回路４０Ａが図３に示すメモリ装置３０の１つのメモリブロックに接続されているとすれば、他のメモリブロックが活性化されており、この活性化されたメモリブロックに接続された他のバス駆動回路が上記バス配線１０を駆動することによりデータ転送を行っている。
【０００８】
一方上記バス駆動回路４０Ａに入力されるイネーブル信号が活性化されると、図５に示すように入力データに応じてバス配線１０が駆動され、データ転送が行われる。なお、データが転送される次段の回路側には図４に示すようにインバータ５０と、クロック信号ＣＫによって制御されるラッチ回路６０が設けられている。そして、上記バス配線１０の電位は上記ラッチ回路６０によって次のメモリアクセスが開始されるとき（クロック信号ＣＫが次に立上がるとき）までデータが保持される（図５参照）。
【０００９】
次に従来のバス駆動回路の他の例の構成を図６に示す。この図６に示すバス駆動回路４０Ｂは図４に示すバス駆動回路４０Ａのゲート制御回路４２をゲート制御回路４３に置換えた構成となっている。ゲート制御回路４３はＡＮＤゲート４３ａから構成されており、このＡＮＤゲート４３ａは入力データとイネーブル信号とに基づいてＡＮＤ演算を行い、演算結果をトライステートバッファ４４のＮチャネルＭＯＳＦＥＴ４４ｂのゲートに送出する。なお、トライステートバッファ４４のＰチャネルＭＯＳＦＥＴ４４ａのゲートには、クロック信号に同期したプリチャージ信号ＰＣの反転信号ＰＣバーが入力される。
【００１０】
この図６に示す従来のバス駆動回路４０Ｂは、プリチャージ型回路、すなわち出力が予め低電位に設定され、高電位を出力するときのみ、出力のデータ遷移が生じる回路の出力をデータ入力として受けるように構成されている。なお、図３に示すメモリ装置３０からデータを読出す読出し回路３２はプリチャージ型回路となっている。
【００１１】
この図６に示すバス駆動回路４０Ｂが図３に示すメモリ装置３０に用いられている場合を例にとってバス駆動回路４０Ｂの動作を図７を参照して説明する。
【００１２】
バス駆動回路４０Ｂは、メモリアクセス中にプリチャージ信号ＰＣバーによってＰチャネルＭＯＳＦＥＴ４４ａをオンし、予めバス配線１０を高電位にする。その後ＭＯＳＦＥＴ４４ａはオフするがバス配線はラッチ回路７０によって高電位に保持される。なおラッチ回路７０はデータが転送される回路側に設けられている。このような状態のときイネーブル信号が活性化され、かつメモリ装置３０の読出し回路３２から高電位のデータが出力されると、ＮチャネルＭＯＳＦＥＴ４４ｂがオンすることによりバス配線１０が低電位に駆動されデータ転送が行われる（図７参照）。このバス配線１０の電位は、メモリアクセスが終了して読出し回路３２の出力が再び低電位に設定された後も、次のメモリアクセスが開始されてプリチャージ信号ＰＣバーによってバス配線１０がプリチャージされるまでラッチ回路７０によって保持される（図７参照）。
【００１３】
【発明が解決しようとする課題】
上述のように図６に示す従来のバス駆動回路４０Ｂに接続されたバス配線１０の電位はメモリアクセスが終了して読出し回路３２の出力が再び低電位に設定された後も、プリチャージ信号ＰＣバーによってバス配線１０がプリチャージされるまでラッチ回路７０によって保持される。このため、バス配線１０の次段に設けられる図４に示すようなクロック信号に基づいて動作するラッチ回路６０が不要となるため、図４に示すバス駆動回路４０Ａに比べてゲート段数が少なくて済み、データの転送を高速に行うことができる。
【００１４】
しかしながら、この図６に示すバス駆動回路は、読出し回路３２の出力が低電位のときは、バス配線１０は駆動力の弱いラッチ回路７０によって高電位に保持されたままであるために、ノイズに対して弱い構成になっている。特に、バス配線１０は長距離に平行に配線され、かつデータ遷移は同時に起こる為に、隣の配線とのカップリング容量によるノイズが大きい。
【００１５】
このため、隣のバス配線が低電位に駆動されると、そのカップリング容量の影響により、高電位を保持すべきバス配線がノイズによって低電位に遷移してしまい、誤動作を引き起こす可能性がある。
【００１６】
本発明は上記事情を考慮してなされたものであって、バス配線間のカップリングノイズによる影響を可及的に抑制し、かつデータを高速に転送することができるバス駆動装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】
本発明によるバス駆動回路は、クロック信号に同期して発生されるプリチャージ信号に基づいてバス配線をプリチャージするバスプリチャージ手段と、ゲート制御信号に基づいて前記バス配線を駆動するトライステートバッファと、イネーブル信号が非活性化状態のときには、前記バス配線を駆動しないように前記ゲート制御信号を前記トライステートバッファに送り、前記イネーブル信号が活性化状態のときには、前記バス配線の電位とプリチャージ型回路からの入力データとに基づいて前記バス配線を駆動するように前記ゲート制御信号を前記トライステートバッファに送るゲート制御回路と、を備えたことを特徴とする。
【００１８】
なお、前記ゲート制御回路は第１および第２のゲート制御信号を出力し、前記トライステートバッファは、ソースが第１の電源に接続され、ゲートに前記第１のゲート制御信号を受け、ドレインが前記バス配線に接続される第１導電型の第１のＭＯＳＦＥＴと、ソースが前記第１の電源より低い第２の電源に接続され、ゲートに前記第２のゲート制御信号を受け、ドレインが前記第１のＭＯＳＦＥＴのドレインに接続された前記第１導電型と異なる第２導電型のＭＯＳＦＥＴとを備え、前記第１のＭＯＳＦＥＴは前記バス配線の電位が論理値「Ｈ」のときのみＯＮするように構成されていることが好ましい。
【００１９】
なお、前記バスプリチャージ手段は前記プリチャージ型回路のアクセス動作中にのみ、前記バス配線をプリチャージすることにより、前記バス配線上で前記入力データを保持することが好ましい。
【００２０】
なお、前記ゲート制御回路は、前記イネーブル信号および前記入力データに基づいてＡＮＤ演算を行い前記第２のゲート制御信号を出力するＡＮＤゲートと、前記イネーブル信号および前記バス配線の電位に基づいてＮＡＮＤ演算を行うＮＡＮＤゲートと、前記入力データおよび前記ＮＡＮＤゲートの出力に基づいてＯＲ演算を行い前記第１のゲート制御信号を出力するＯＲゲートと、を備えているように構成しても良い。
【００２１】
【発明の実施の形態】
本発明によるバス駆動回路の一実施の形態の構成を図１に示す。この実施の形態のバス駆動回路１はプリチャージ型回路（例えば図３に示すメモリ装置３０の読出し回路３２）から出力されるデータを、バス配線１０を駆動することにより転送するものであって、ゲート制御回路２と、トライステートバッファ４と、バスプリチャージ手段６とを備えている。
【００２２】
トライステートバッファ４はＰチャネルＭＯＳＦＥＴ４ａとＮチャネルＭＯＳＦＥＴ４ｂとから構成されている。ＭＯＳＦＥＴ４ａのソースは第１の電源に接続され、ドレインはＭＯＳＦＥＴ４ｂのドレインとバス配線１０に接続されている。ＭＯＳＦＥＴ４ｂはソースが上記第１の電源の電源電位より低い電源電位の第２の電源に接続されている。
【００２３】
ゲート制御回路２は、上記プリチャージ型回路から送出される入力データと、イネーブル信号と、バス配線１０の電位とに基づいてトライステートバッファ４を構成するＭＯＳＦＥＴ４ａ，４ｂのゲートを制御することによってバス配線１０を駆動する。そしてこのゲート制御回路２はＡＮＤゲート２ａと、ＮＡＮＤゲート２ｂと、ＯＲゲート２ｃとを備えている。ＡＮＤゲート２ａは上記入力データとイネーブル信号とに基づいてＡＮＤ演算を行い、演算結果をトライステートバッファ４のＮチャネルＭＯＳＦＥＴ４ｂのゲートに送出する。ＮＡＮＤゲート２ｂはイネーブル信号とバス配線１０の電位とに基づいてＮＡＮＤ演算を行う。ＯＲゲート２ｃは上記入力データと、上記ＮＡＮＤゲートの出力とに基づいてＯＲ演算を行い、演算結果をトライステートバッファ４のＰチャネルＭＯＳＦＥＴ４ａのゲートに送出する。
【００２４】
バスプリチャージ手段６はＰチャネルＭＯＳＦＥＴ６ａから構成され、このＭＯＳＦＥＴ６ａはソースが上記第１の電源に接続され、ドレインが上記バス配線に接続され、ゲートにプリチャージ信号ＰＣの反転信号を受ける。なおプリチャージ信号ＰＣはクロック信号ＣＫに同期して活性化され、上記入力データがバス駆動回路１に送られる前に非活性となる。
【００２５】
またバス配線１０にはラッチ７０が接続されており、このラッチ回路７０は上記バス配線１０を介してデータが転送される回路（図示せず）側に設けられている。
【００２６】
次に本実施の形態のバス駆動回路１の動作を、クロック信号に同期してデータ読出しが行われるメモリ装置の出力を入力データとして受ける場合を例にとって図２を参照して説明する。
【００２７】
メモリ装置はクロックの立ち上がりエッジをトリガーにしてメモリアクセスを行い、かつデータ出力（すなわちバス駆動回路１の入力データ）は予め“Ｌ”レベルに設定され、リードデータに応じてデータ遷移を行う。また、データ読み出しが終了すると、再び“Ｌ”レベルに設定される。これは一般的にメモリ装置の読みだし回路はプリチャージ型回路であり、また、クロックから生成されるパルス信号を用いて回路動作を行っているためである。よって図２に示すような波形がメモリ装置からバス駆動回路１の入力に与えられる。
【００２８】
バス配線１０は、メモリアクセスが行われるクロックＣＫの立ち上がりエッジからデータ出力の間（アクセス期間）、バスプリチャージ手段６によって“Ｈ”レベルに設定される（図２参照）。ここで、イネーブル信号は“Ｌ”レベルの場合には、トライステートバッファ４のＭＯＳＦＥＴ４ａ，４ｂのゲートには“Ｈ”レベル、“Ｌ”レベルの電位が与えられ、トライステートバッファ４はバス配線１０を駆動しない。またイネーブル信号が“Ｈ”レベルでバス駆動回路１が活性化されている場合には、入力データが“Ｌ”レベルであるため、ＮチャネルＭＯＳＦＥＴ４ｂのゲート端子には“Ｌ”レベルの信号が入力され、またバス配線１０の電位が“Ｈ”レベルで入力データが“Ｌ”レベルであるため、ＰチャネルＭＯＳＦＥＴ４ａのゲート端子には“Ｌ”レベルの信号が入力される。これにより、バス駆動回路１はバス配線１０を“Ｈ”レベルに駆動する（図２参照）。
【００２９】
次にバスプリチャージ手段６が非活性化され、メモリアクセスがおこなわれてバス駆動回路１の入力信号（入力データ）に“Ｈ”レベルが与えられると、トライステートバッファ４のＰチャネルＭＯＳＦＥＴ４ａ、ＮチャネルＭＯＳＦＥＴ４ｂのゲート端子はともに“Ｈ”レベルになり、バス配線１０を“Ｌ”レベルに駆動する。このとき、トライステートバッファ４のＰチャネルＭＯＳＦＥＴ４ａはデータバス配線１０が“Ｌ”レベルであるために、他の信号の状態に関わらずゲート端子には“Ｈ”レベルが与えられる。よって、メモリアクセスが終了し、データ入力が再び“Ｌ”レベルに遷移したときには、トライステートバッファ４のＮチャネルＭＯＳＦＥＴ４ｂ、ＰチャネルＭＯＳＦＥＴ４ａは共にオフした状態で、バス配線１０はラッチ回路７０によって“Ｌ”レベルが保持される。次のメモリアクセスが開始されてバス配線１０のプリチャージが行われるまでデータが保持されることにより、図４に示すようなクロックによるラッチ回路６０が必要なくなり、ゲート段数を削減することが可能になり、データを高速に転送することができる。
【００３０】
また、メモリ回路の出力が“Ｌ”レベルの場合には、バス駆動回路１のＰチャネルＭＯＳＦＥＴ４ａはオン状態で、データバスを“Ｈ”レベルに駆動し続けるため、隣接するデータバスのカップリングノイズによる誤動作を防止することもできる。
【００３１】
なお、上記実施の形態においては、バス配線１０をプリチャージしたが、ディスチャージするように構成することも可能である。この場合、ＰチャネルＭＯＳＦＥＴ４ａ，６ａはＮチャネルＭＯＳＦＥＴに、ＮチャネルＭＯＳＦＥＴ４ｂはＰチャネルＭＯＳＦＥＴに、ＡＮＤゲート２ａはＮＯＲゲートに、ＮＡＮＤゲート２ｂはＮＯＲゲートに、ＯＲゲートはＡＮＤゲートに各々置換えた構成となる。
【００３２】
【発明の効果】
以上述べたように、本発明によれば、バス配線間のカップリングノイズによる影響を可及的に抑制し、かつデータを高速に転送することができる。
【図面の簡単な説明】
【図１】本発明によるバス駆動回路の一実施の形態の構成を示すブロック図。
【図２】図１に示す実施の形態の動作を説明するタイムチャート。
【図３】メモリ装置の構成を示すブロック図。
【図４】従来のバス駆動回路の構成を示す回路図。
【図５】図４に示すバス駆動回路の動作を説明するタイムチャート。
【図６】従来のバス駆動回路の他の例の構成を示す回路図。
【図７】図６に示すバス駆動回路の動作を説明するタイムチャート。
【符号の説明】
１ バス駆動回路
２ ゲート制御回路
２ａ ＡＮＤゲート
２ｂ ＮＡＮＤゲート
２ｃ ＯＲゲート
４ トライステートバッファ
４ａ ＰチャネルＭＯＳＦＥＴ
４ｂ ＮチャネルＭＯＳＦＥＴ
６ バスプリチャージ手段
６ａ ＰチャネルＭＯＳＦＥＴ
１０ バス配線
３０ メモリ装置
３０i （ｉ＝１，…４） メモリブロック
３２ 読出し回路
４０ バス駆動回路
６０ ラッチ回路
７０ ラッチ回路
Claims (4)
- クロック信号に同期して発生されるプリチャージ信号に基づいてバス配線をプリチャージするバスプリチャージ手段と、
ゲート制御信号に基づいて前記バス配線を駆動するトライステートバッファと、
イネーブル信号が非活性化状態のときには、前記バス配線を駆動しないように前記ゲート制御信号を前記トライステートバッファに送り、前記イネーブル信号が活性化状態のときには、前記バス配線の電位とプリチャージ型回路からの入力データとに基づいて前記バス配線を駆動するように前記ゲート制御信号を前記トライステートバッファに送るゲート制御回路と、
を備え、
前記ゲート制御回路は第１および第２のゲート制御信号を出力し、
前記トライステートバッファは、ソースが第１の電源に接続され、ゲートに前記第１のゲート制御信号を受け、ドレインが前記バス配線に接続される第１導電型の第１のＭＯＳＦＥＴと、ソースが前記第１の電源の電源電位より低い電源電位の第２の電源に接続され、ゲートに前記第２のゲート制御信号を受け、ドレインが前記第１のＭＯＳＦＥＴのドレインに接続された前記第１導電型と異なる第２導電型のＭＯＳＦＥＴとを備え、
前記ゲート制御回路は、前記バス配線の電位が論理値「Ｈ」のときのみ前記第１のＭＯＳＦＥＴがＯＮするように前記第１のゲート制御信号を出力することを特徴とするバス駆動回路。 - 前記バスプリチャージ手段は前記プリチャージ型回路のアクセス動作中にのみ、前記バス配線をプリチャージすることにより、前記バス配線上で前記入力データを保持することを特徴とする請求項１記載のバス駆動回路。
- クロック信号に同期して発生されるプリチャージ信号に基づいてバス配線をプリチャージするバスプリチャージ手段と、
ゲート制御信号に基づいて前記バス配線を駆動するトライステートバッファと、
イネーブル信号が非活性化状態のときには、前記バス配線を駆動しないように前記ゲート制御信号を前記トライステートバッファに送り、前記イネーブル信号が活性化状態のときには、前記バス配線の電位とプリチャージ型回路からの入力データとに基づいて前記バス配線を駆動するように前記ゲート制御信号を前記トライステートバッファに送るゲート制御回路と、
を備え、
前記ゲート制御回路は、前記イネーブル信号および前記入力データに基づいてＡＮＤ演算を行い第２のゲート制御信号を出力するＡＮＤゲートと、前記イネーブル信号および前記バス配線の電位に基づいてＮＡＮＤ演算を行うＮＡＮＤゲートと、前記入力データおよび前記ＮＡＮＤゲートの出力に基づいてＯＲ演算を行い第１のゲート制御信号を出力するＯＲゲートと、を備えていることを特徴とするバス駆動回路。 - 前記ゲート制御回路は、前記イネーブル信号および前記入力データに基づいてＡＮＤ演算を行い前記第２のゲート制御信号を出力するＡＮＤゲートと、前記イネーブル信号および前記バス配線の電位に基づいてＮＡＮＤ演算を行うＮＡＮＤゲートと、前記入力データおよび前記ＮＡＮＤゲートの出力に基づいてＯＲ演算を行い前記第１のゲート制御信号を出力するＯＲゲートと、を備えていることを特徴とする請求項１記載のバス駆動回路。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03181199A JP3784979B2 (ja) | 1999-02-09 | 1999-02-09 | バス駆動回路 |
| US09/498,168 US6301160B1 (en) | 1999-02-09 | 2000-02-04 | Bus driving circuit and memory device having same |
| KR1020000005774A KR100328322B1 (ko) | 1999-02-09 | 2000-02-08 | 버스 구동 회로 및 이 버스 구동 회로를 갖는 메모리 장치 |
| US09/910,602 US6449196B2 (en) | 1999-02-09 | 2001-07-20 | Bus driving circuit and memory device having same |
| US10/177,934 US20020154549A1 (en) | 1999-02-09 | 2002-06-18 | Bus driving circuit and memory device having same |
| US10/176,457 US6570792B2 (en) | 1999-02-09 | 2002-06-18 | Bus driving circuit and memory device having same |
| US10/176,421 US20020149970A1 (en) | 1999-02-09 | 2002-06-18 | Bus driving circuit and memory device having same |
| US10/175,767 US20020149969A1 (en) | 1999-02-09 | 2002-06-18 | Bus driving circuit and memory device having same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03181199A JP3784979B2 (ja) | 1999-02-09 | 1999-02-09 | バス駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000231426A JP2000231426A (ja) | 2000-08-22 |
| JP3784979B2 true JP3784979B2 (ja) | 2006-06-14 |
Family
ID=12341488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03181199A Expired - Fee Related JP3784979B2 (ja) | 1999-02-09 | 1999-02-09 | バス駆動回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (6) | US6301160B1 (ja) |
| JP (1) | JP3784979B2 (ja) |
| KR (1) | KR100328322B1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3784979B2 (ja) * | 1999-02-09 | 2006-06-14 | 株式会社東芝 | バス駆動回路 |
| US7196942B2 (en) * | 2004-10-20 | 2007-03-27 | Stmicroelectronics Pvt. Ltd. | Configuration memory structure |
| US7505342B2 (en) * | 2006-10-30 | 2009-03-17 | Qualcomm Incorporated | Memory bus output driver of a multi-bank memory device and method therefor |
| JP5424486B2 (ja) * | 2010-02-18 | 2014-02-26 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
| US8767493B2 (en) * | 2011-06-27 | 2014-07-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | SRAM differential voltage sensing apparatus |
| US9876501B2 (en) | 2013-05-21 | 2018-01-23 | Mediatek Inc. | Switching power amplifier and method for controlling the switching power amplifier |
| TW201503156A (zh) * | 2013-07-15 | 2015-01-16 | Zhi-Cheng Xiao | 不需要感測放大器的半導體記憶體 |
| CN112712834A (zh) * | 2019-10-25 | 2021-04-27 | 长鑫存储技术(上海)有限公司 | 写操作电路、半导体存储器和写操作方法 |
| CN112712832A (zh) * | 2019-10-25 | 2021-04-27 | 长鑫存储技术(上海)有限公司 | 写操作电路、半导体存储器和写操作方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4500988A (en) * | 1982-03-08 | 1985-02-19 | Sperry Corporation | VLSI Wired-OR driver/receiver circuit |
| JPH0713878B2 (ja) * | 1985-06-20 | 1995-02-15 | 三菱電機株式会社 | Ｃｍｏｓトランジスタ回路 |
| JPS6342216A (ja) * | 1986-08-08 | 1988-02-23 | Hitachi Ltd | バイポ−ラトランジスタと電界効果トランジスタとを含む複合回路 |
| US5295104A (en) * | 1991-12-17 | 1994-03-15 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit with precharged internal data bus |
| EP0547889B1 (en) * | 1991-12-17 | 1999-04-14 | STMicroelectronics, Inc. | A tristatable driver for internal data bus lines |
| US5511170A (en) * | 1993-08-02 | 1996-04-23 | Motorola, Inc. | Digital bus data retention |
| US5611045A (en) * | 1993-10-29 | 1997-03-11 | Compaq Computer Corporation | Detecting the presence of a device on a computer system bus by measuring the response time of data signals on the bus, and maximizing system performance based on that response time |
| JP2906957B2 (ja) * | 1993-12-15 | 1999-06-21 | 日本電気株式会社 | 半導体メモリ装置 |
| US5402388A (en) * | 1993-12-16 | 1995-03-28 | Mosaid Technologies Incorporated | Variable latency scheme for synchronous memory |
| US5572687A (en) * | 1994-04-22 | 1996-11-05 | The University Of British Columbia | Method and apparatus for priority arbitration among devices in a computer system |
| JP3625881B2 (ja) | 1994-12-20 | 2005-03-02 | 株式会社ルネサステクノロジ | バスシステム及びバスセンスアンプ |
| GB9502646D0 (en) | 1995-02-10 | 1995-03-29 | Texas Instruments Ltd | Bus maintenance circuit |
| KR0172345B1 (ko) * | 1995-11-27 | 1999-03-30 | 김광호 | 반도체 메모리 장치의 하이퍼 페이지 모드의 데이터 출력신호 제어회로 |
| JPH10177439A (ja) * | 1996-12-17 | 1998-06-30 | Toshiba Corp | データ配線用誤動作防止回路、及び半導体集積回路 |
| JPH1139877A (ja) * | 1997-07-15 | 1999-02-12 | Mitsubishi Electric Corp | 半導体記憶装置 |
| CA2217375C (en) * | 1997-09-30 | 2001-09-11 | Valerie Lines | Bi-directional data bus scheme with optimized read and write characteristics |
| JP3784979B2 (ja) * | 1999-02-09 | 2006-06-14 | 株式会社東芝 | バス駆動回路 |
-
1999
- 1999-02-09 JP JP03181199A patent/JP3784979B2/ja not_active Expired - Fee Related
-
2000
- 2000-02-04 US US09/498,168 patent/US6301160B1/en not_active Expired - Fee Related
- 2000-02-08 KR KR1020000005774A patent/KR100328322B1/ko not_active IP Right Cessation
-
2001
- 2001-07-20 US US09/910,602 patent/US6449196B2/en not_active Expired - Fee Related
-
2002
- 2002-06-18 US US10/176,421 patent/US20020149970A1/en not_active Abandoned
- 2002-06-18 US US10/177,934 patent/US20020154549A1/en not_active Abandoned
- 2002-06-18 US US10/175,767 patent/US20020149969A1/en not_active Abandoned
- 2002-06-18 US US10/176,457 patent/US6570792B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000057957A (ko) | 2000-09-25 |
| US20020154549A1 (en) | 2002-10-24 |
| US20020149970A1 (en) | 2002-10-17 |
| US6570792B2 (en) | 2003-05-27 |
| KR100328322B1 (ko) | 2002-03-13 |
| US20020159300A1 (en) | 2002-10-31 |
| US20020149969A1 (en) | 2002-10-17 |
| US20010038556A1 (en) | 2001-11-08 |
| US6449196B2 (en) | 2002-09-10 |
| US6301160B1 (en) | 2001-10-09 |
| JP2000231426A (ja) | 2000-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1800288B1 (en) | Latch-based serial port output buffer | |
| JPH11143821A (ja) | コンピュータ・バス | |
| JP3784979B2 (ja) | バス駆動回路 | |
| JP2004502268A (ja) | 高速メモリにおける同時差動データ感知および捕捉のための方法ならびに装置 | |
| JP3144374B2 (ja) | 信号変化加速バス駆動回路 | |
| US5522048A (en) | Low-power area-efficient and robust asynchronous-to-synchronous interface | |
| JPS6250916A (ja) | 最小遅延高速バスドライバ | |
| US5263173A (en) | High speed clocked output driver for switching logic levels of an output pad at integer and integer and a half clock cycles | |
| JP3859943B2 (ja) | データ送信装置、データ転送システムおよび方法 | |
| US6198650B1 (en) | Semiconductor memory device and data output buffer thereof | |
| KR0179930B1 (ko) | 출력 버퍼 제어 회로 | |
| JP4386523B2 (ja) | ダイナミック論理回路 | |
| US7286424B2 (en) | Semiconductor integrated circuit device | |
| EP1473638A2 (en) | Terminal management bus | |
| US5970014A (en) | Semiconductor memory device having two or more memory blocks | |
| JP2845251B2 (ja) | 集積回路装置 | |
| JPH0771079B2 (ja) | シリアルデ−タ転送装置 | |
| KR100607172B1 (ko) | 에프이티 버스 스위치를 이용하는 메모리 시스템 | |
| JP4175136B2 (ja) | マイコン周辺回路の内部データバス及び外部データバスの駆動回路 | |
| JPH09265782A (ja) | 半導体集積回路 | |
| JPH11134872A (ja) | Ｒａｍの出力回路 | |
| JPH1027050A (ja) | シリアル伝送方式 | |
| JP2000339968A (ja) | データ転送回路 | |
| JPS58199490A (ja) | 半導体集積回路 | |
| JP2000165247A (ja) | データ一時記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050502 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050713 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050805 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051003 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060310 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060316 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |