JP3743808B2 - 駆動回路 - Google Patents
駆動回路 Download PDFInfo
- Publication number
- JP3743808B2 JP3743808B2 JP2003330189A JP2003330189A JP3743808B2 JP 3743808 B2 JP3743808 B2 JP 3743808B2 JP 2003330189 A JP2003330189 A JP 2003330189A JP 2003330189 A JP2003330189 A JP 2003330189A JP 3743808 B2 JP3743808 B2 JP 3743808B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- power supply
- circuit
- drain
- supply terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
図1は本発明の実施形態1の駆動回路の構成を示す回路図である。
(1)t1区間:入力信号VIN=”LO”時
第1の電源VCC1で動作するインバータ回路21の入力信号VINが”LO”の場合、前記インバータ回路21の出力N1は、”HI=VCC1”である。
(2)t2区間:入力信号VIN=”HI”時
第1の電源VCC1で動作するインバータ回路21の入力信号VINが”HI”の場合、インバータ回路21の出力N1は”LO=GND”である。
(3)t3区間:入力信号VIN=”LO”時
前記(1)のt1区間の動作となる。このようにして、パワーMOSトランジスタ8のオン・オフ動作を繰り返す。
図3は本発明の実施形態2の駆動回路の構成を示す回路図である。
2 第2のNchMOSトランジスタ
3 第3のPchMOSトランジスタ
4 第4のPchMOSトランジスタ
5 第5のPchMOSトランジスタ
6 第6のPchMOSトランジスタ
7 第7のPchMOSトランジスタ
8 パワーMOSトランジスタ
11 バッファ回路
21 インバータ回路
31 定電圧回路
VCC1 第1の電源端子
VCC2 第2の電源端子
GND 接地端子
VIN インバータ入力端子
Claims (5)
- 第1の電源端子と、前記第1の電源端子に印加される電圧より大きな電圧が印加される第2の電源端子と、前記第1の電源端子の電源供給で動作するインバータ回路と、前記インバータ回路の出力信号がゲートに入力される第1導電型の第1のMOSトランジスタと、前記インバータ回路の入力信号がゲートに入力される第1導電型の第2のMOSトランジスタと、前記第2の電源端子にソースを接続し、ドレインおよびゲートを交差接続した第2導電型の第3のMOSトランジスタおよび第4のMOSトランジスタと、前記第1のMOSトランジスタのドレインにドレインを接続し、ソースを前記第3のMOSトランジスタのドレインに接続し、ゲートを所定電位にバイアスしている第2導電型の第5のMOSトランジスタと、前記第2のMOSトランジスタのドレインにドレインを接続し、ソースを前記第4のMOSトランジスタのドレインに接続し、ゲートを前記所定電位にバイアスしている第2導電型の第6のMOSトランジスタと、ゲートを前記所定電位にバイアスしている第2導電型の第7のMOSトランジスタと、前記第7のMOSトランジスタのソースと前記第2の電源端子からの電源供給によって動作し前記第3のMOSトランジスタのドレイン電圧が入力されるバッファ回路と、前記第2の電源端子にソースを接続し、前記バッファ回路の出力信号が入力されるパワーMOSトランジスタとを備えたことを特徴とする駆動回路。
- 前記バッファ回路が、インバータ回路を多段接続して構成されていることを特徴とする請求項1記載の駆動回路。
- 前記第7のMOSトランジスタが、ソースフォロワ回路を構成していることを特徴とする請求項1記載の駆動回路。
- 前記所定電位が、前記第2の電源端子の電位と接地電位との間の電位であることを特徴とする請求項1記載の駆動回路。
- 前記所定電位が、前記第2の電源端子に接続された電源回路からの電源供給によって与えられることを特徴とする請求項4記載の駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003330189A JP3743808B2 (ja) | 2003-09-22 | 2003-09-22 | 駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003330189A JP3743808B2 (ja) | 2003-09-22 | 2003-09-22 | 駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005101747A JP2005101747A (ja) | 2005-04-14 |
JP3743808B2 true JP3743808B2 (ja) | 2006-02-08 |
Family
ID=34459233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003330189A Expired - Fee Related JP3743808B2 (ja) | 2003-09-22 | 2003-09-22 | 駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3743808B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4779403B2 (ja) | 2005-03-30 | 2011-09-28 | 富士電機株式会社 | 表示パネル駆動装置 |
JP4099184B2 (ja) | 2005-08-25 | 2008-06-11 | 富士通株式会社 | レベルシフト回路及び半導体装置 |
JP2009267758A (ja) * | 2008-04-25 | 2009-11-12 | Hitachi Ltd | 半導体集積回路装置 |
JP5254678B2 (ja) * | 2008-06-19 | 2013-08-07 | ルネサスエレクトロニクス株式会社 | レベルシフト回路及びパワー半導体装置 |
KR101322738B1 (ko) * | 2012-11-08 | 2013-11-04 | 숭실대학교산학협력단 | 스위치 제어를 위한 레벨 컨버터 |
-
2003
- 2003-09-22 JP JP2003330189A patent/JP3743808B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005101747A (ja) | 2005-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008258939A (ja) | 多チャンネル半導体集積回路 | |
JP2008533824A (ja) | 電源電圧を超える入力のサンプリングを可能にするブートストラップ回路 | |
JP2007306042A (ja) | レベル変換回路及びこれを用いた入出力装置 | |
JP2006014263A (ja) | Esd防止用レベルシフター | |
JP3657243B2 (ja) | レベルシフタ、半導体集積回路及び情報処理システム | |
JP3743808B2 (ja) | 駆動回路 | |
JP4021395B2 (ja) | レベルシフト回路及びそのレベルシフト回路を有する半導体集積回路 | |
KR100715415B1 (ko) | 구동 회로 | |
US9948302B2 (en) | Level shift circuit | |
JP6802497B2 (ja) | 入力回路 | |
JP4386918B2 (ja) | レベルシフト回路及びこれを備えた半導体集積回路 | |
JP4114751B2 (ja) | 半導体装置 | |
JP2007235815A (ja) | レベル変換回路 | |
JP2008072197A (ja) | 半導体集積回路装置 | |
JP2010021818A (ja) | 多機能ドライバ回路 | |
JP5130896B2 (ja) | 半導体素子の駆動回路 | |
JP2007036235A (ja) | マルチステージ発光ダイオードドライバ回路 | |
JP6398285B2 (ja) | 出力回路 | |
KR100705292B1 (ko) | 레벨 쉬프팅 회로와 연결된 저전력 인버터 회로 | |
JP2008011242A (ja) | 駆動回路 | |
US6731156B1 (en) | High voltage transistor protection technique and switching circuit for integrated circuit devices utilizing multiple power supply voltages | |
JP6834135B2 (ja) | チャージポンプ | |
JP2011155607A (ja) | 出力回路、入力回路及び入出力回路 | |
JP2010263100A (ja) | 半導体装置 | |
JP4456464B2 (ja) | レベルシフト回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051018 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051025 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051028 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |