JP3743401B2 - 画像読取装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、モノクロイメージセンサを用いて、画像を読み取る画像読取装置に関する。
【０００２】
【従来の技術】
従来より、画像読取装置としては、モノクロイメージセンサを用いて、原稿から画像を読み取りモノクロ画像データを生成する画像読取装置や、カラーイメージセンサを用いて、原稿から画像を読み取りカラー画像データを生成する画像読取装置、などが知られている。これらの画像読取装置は、例えば、コピー機、ファクシミリ装置、スキャナ装置などに組み込まれている。
【０００３】
また、上記画像読取装置としては、ユーザの操作により操作部から入力された指令信号に従って、低解像度の画像データを出力するための低解像度モード、高解像度の画像データを出力するための高解像度モード、のいずれか一方を切り替え、動作させるものが知られている。
【０００４】
複数モードを有する従来装置としては、例えば、イメージセンサから高解像度の画像データを得て、その高解像度の画像データを構成する各画素データを間引きし、低解像度の画像データを生成する装置が知られている。
この他、主走査方向に複数の受光素子を備えるセンサと、そのセンサを構成する受光素子の内、偶数番目に配置された受光素子から得た受光信号の夫々を出力するシフトレジスタと、奇数番目に配置された受光素子から得た受光信号の夫々を出力するシフトレジスタと、からなるイメージセンサを備え、高解像度モードの場合には、両シフトレジスタからの出力信号を用いて高解像度の画像データを生成し、低解像度モードの場合には、一方のシフトレジスタからの出力信号を用いて低解像度（具体的には、高解像度モードの半分の解像度）の画像データを生成する画像読取装置が知られている。
【０００５】
【発明が解決しようとする課題】
ところで、画素データの間引きにより低解像度化する前者の上記従来装置においては、低解像度モードであってもイメージセンサによる画像の読み取り速度が向上しないため、低解像度化によるメリットを十分に享受できないといった問題があった。また二つのシフトレジスタを備える後者の画像読取装置では、低解像度モードで処理速度を効果的に向上させることができる一方で、二つの解像度しか選択できないため、解像度について多くの設定自由度を求めるユーザのニーズに十分応えられないといった問題があった。
【０００６】
本発明者らは、こうした問題に鑑み、後者の画像読取装置に対し、上記センサとは副走査方向に所定間隔離れた位置であって上記センサの各受光素子の間に受光位置が設定された複数の受光素子を備えるセンサと、そのセンサを構成する各受光素子から得た信号の夫々を出力するシフトレジスタと、を新たに設けることを考案した。
【０００７】
このような画像読取装置においては、二つのセンサと三つのシフトレジスタとを組み合わせることにより、解像度を三段階に切り替えることができ、更には、解像度に応じて画像の処理速度が向上するので便利である。
例えば、上記画像読取装置においては、各センサが主走査方向に６００ｄｐｉの解像度で読み取り可能にされている場合に、三つのシフトレジスタから得られる信号を全て用いることで１２００ｄｐｉの画像データを生成することができ、追加した後者のシフトレジスタから得られる信号を用いることにより、６００ｄｐｉの画像データを生成することができ、上記偶数番目（若しくは奇数番目）に配置された各受光素子の受光信号を出力するシフトレジスタから得られる信号を用いることにより、３００ｄｐｉの画像データを生成することができる。
【０００８】
しかしながら、上記構成の画像読取装置では、シフトレジスタから得たアナログの受光信号をデジタル信号としての画素データに変換するまでに必要な回路が増加し、回路の設置場所等に制限を受けることから、結果的に、回路内の配線の長さが増加して、外来ノイズによる影響を受けやすくなってしまうといった欠点があった。
【０００９】
本発明は、こうした問題に鑑みなされたものであり、三つのシフトレジスタを備えるモノクロイメージセンサを用いて画像を読み取る画像読取装置において、装置の製造コストを抑えると共に、外来ノイズによる装置への影響を抑えることを目的とする。
【００１０】
【課題を解決するための手段】
かかる目的を達成するためになされた請求項１に記載の画像読取装置は、主走査方向に配列された複数の受光素子を備える第一のセンサと、主走査方向に配列され、第一のセンサから副走査方向に所定間隔離れた位置であって、第一のセンサを構成する各受光素子の間に受光位置が設定された複数の受光素子を備える第二のセンサと、第一のセンサを構成する各受光素子から得た受光信号の夫々を、受光素子の配列順に出力する第一のシフトレジスタと、第二のセンサを構成する受光素子の内、偶数番目に配置された各受光素子から得た受光信号の夫々を、受光素子の配列順に出力する第二のシフトレジスタと、第二のセンサを構成する受光素子の内、奇数番目に配置された各受光素子から得た受光信号の夫々を、受光素子の配列順に出力する第三のシフトレジスタと、を備えるモノクロイメージセンサを用いて、画像を読み取る。
【００１１】
この画像読取装置は、アナログ入力信号に対して利得調整可能なチャネル毎のアナログアンプと、アナログ入力信号をデジタル信号に変換して出力するアナログデジタル変換器と、各アナログアンプにより増幅されたアナログ入力信号を、順次アナログデジタル変換器に入力するマルチプレクサと、が内蔵された三以上のチャネルを備えるアナログフロントエンドＩＣ、を備え、上記第一及び第二及び第三のシフトレジスタの夫々から出力される各受光信号を、上記アナログ入力信号として、各シフトレジスタに対応するチャネルのアナログアンプに入力する。
【００１２】
一般的な画像読取装置ではシフトレジスタから出力されるアナログの受光信号を、画像処理のためにデジタル信号に変換しなけばならないため、シフトレジスタが増加すると、それに対応してアナログデジタル変換器が増加し、回路が複雑化し、製品のコストアップを招くことになる。
【００１３】
これに対し、請求項１に記載の画像読取装置においては、上記構成のアナログフロントエンドＩＣにより、モノクロイメージセンサから出力される各受光信号を画素データに変換することができるので、アナログの受光信号をデジタル信号に変換するまでの回路構成を簡略化することができる。従って、請求項１に記載の画像読取装置によれば、製品のコストアップを抑制することができる。また、回路の設置場所等の自由度が向上するので、製品を小型化することができる。
【００１４】
この他、請求項１に記載の画像読取装置によれば、アナログフロントエンドＩＣを用いることにより、回路の配線長さを抑制することができるので、外来ノイズに対する装置の耐性を向上させることができる。この結果、外来ノイズによって装置に及ぶ影響を抑制することができる。
【００１５】
尚、上記アナログフロントエンドＩＣは、アナログ入力信号に対してオフセット電圧を付加するオフセット付加回路をチャネル毎に内蔵するものであってもよい。
オフセット付加回路を内蔵するアナログフロントエンドＩＣを設けて、第一及び第二及び第三のシフトレジスタの夫々から出力される各受光信号を、上記アナログ入力信号として、各シフトレジスタに対応するチャネルのオフセット付加回路に入力すると共に、該オフセット付加回路から出力されるオフセット電圧付加後のアナログ入力信号を、アナログアンプに入力するように画像読取装置を構成すれば、一層画像読取装置内の回路構成を簡素化することができて、製品のコストアップを抑制することができる。また、外来ノイズによる装置への悪影響を抑制することができる。
【００１６】
この他、モノクロイメージセンサに加えて、赤及び緑及び青色の受光信号を出力するカラー画像読取可能なカラーイメージセンサ、を画像読取装置に設ける場合には、カラーイメージセンサに対応するアナログフロントエンドＩＣを上記アナログフロントエンドＩＣとは別個に設けずに、請求項２に記載のように画像読取装置を構成すると良い。
【００１７】
請求項２に記載の画像読取装置は、カラーイメージセンサ動作時に、モノクロイメージセンサから出力される各受光信号に替えて、カラーイメージセンサから出力される各色の受光信号を、上記アナログ入力信号として、上記アナログフロントエンドＩＣ内の各色に対応するチャネルのアナログアンプに入力する構成にされている。
【００１８】
請求項２に記載の画像読取装置では、アナログフロントエンドＩＣを、カラーイメージセンサ及びモノクロイメージセンサに対し、共通して一つ設けているので、装置内の回路構成を簡単にすることができるし、配線長さを短くすることができる。したがって、外来ノイズに対する装置の耐性を向上させることができる。この他、請求項２に記載の画像読取装置では、部品点数の増加を抑制することができるので、製品を安価に製造することができる。
【００１９】
尚、アナログフロントエンドＩＣをカラーイメージセンサ及びモノクロイメージセンサに対して共有化すると、カラーイメージセンサ及びモノクロイメージセンサの夫々から出力される受光信号に対し、それらをアナログアンプで最適に増幅することができなくなる可能性がある。
【００２０】
したがって、上記画像読取装置には、請求項３に記載のように、モノクロイメージセンサ及びカラーイメージセンサの夫々の動作時において、アナログアンプの利得調整を行う利得変更手段、を設けるのが良い。
利得変更手段を備える請求項３に記載の画像読取装置によれば、各イメージセンサの動作時に、そのイメージセンサの出力に適した利得をアナログアンプに設定することができる。この結果、各イメージセンサからの受光信号をアナログアンプで適切に増幅することができ、画像読取の精度を高めることができる。
【００２１】
尚、上記オフセット付加回路を内蔵するアナログフロントエンドＩＣを用いて、画像読取装置を構成する場合には、モノクロイメージセンサ及びカラーイメージセンサの夫々の動作時において、オフセット付加回路にて付加するオフセット電圧を調整するオフセット変更手段を設けると便利である。このようにオフセット変更手段を設けると、各イメージセンサからの受光信号をアナログアンプで適切に増幅することができ、結果、画像読取の精度を高めることができる。
【００２２】
また、モノクロイメージセンサ動作時には、各チャネルのアナログアンプに対して夫々の利得を調整するメリットが少ないことから、請求項３に記載の画像読取装置においては、請求項４に記載のように利得変更手段を構成すると良い。
請求項４に記載の画像読取装置においては、利得変更手段が、モノクロイメージセンサの動作時に、上記アナログアンプの一つに対して利得調整を行った後、そのアナログアンプと同一の利得を、他のアナログアンプに対して設定する構成にされているから、モノクロイメージセンサ動作時の利得調整を高速に行うことができる。
【００２３】
この他、請求項２に記載の画像読取装置には、請求項５に記載の利得変更手段を設けてもよい。請求項５に記載の画像読取装置は、モノクロイメージセンサの動作時には、各アナログアンプの利得を、予め定められたモノクロ用の利得に設定すると共に、カラーイメージセンサの動作時には、各アナログアンプの利得を、予め定められたカラー用の利得に設定する利得変更手段、を備えている。
【００２４】
このように構成された請求項５に記載の画像読取装置によれば、予めモノクロ用の利得とカラー用の利得が定められているから、モノクロイメージセンサ及びカラーイメージセンサの夫々に対して適切な利得を設定することができる。更には、画像読取の度に利得調整するよりも高速に利得を変更することができる。
【００２５】
尚、モノクロイメージセンサ動作時には、各チャネルのアナログアンプに対して夫々の利得を調整するメリットが少ないことから、請求項５に記載の画像読取装置においては、請求項６に記載のように、利得変更手段を構成するのが良い。
請求項６に記載の画像読取装置における利得変更手段は、モノクロイメージセンサの動作時に、上記モノクロ用の利得として、全てのアナログアンプの利得を、予め定められた共通の利得に設定する。このように構成された請求項６に記載の画像読取装置によれば、モノクロ用の利得設定を高速に行うことができる。
【００２６】
尚、アナログフロントエンドＩＣが、上記オフセット付加回路をチャネル毎に内蔵するものである場合には、モノクロイメージセンサの動作時に、各オフセット付加回路により付加するオフセット電圧を、予め定められたモノクロ用のオフセット電圧に設定すると共に、カラーイメージセンサの動作時に、各オフセット付加回路により付加するオフセット電圧を、予め定められたカラー用のオフセット電圧に設定するオフセット変更手段を設けると良い。このようにすれば、画像読取の精度を高めることができる。
【００２７】
【発明の実施の形態】
以下に本発明の実施例について、図面とともに説明する。図１は、本発明が適用された画像読取装置１の内部構成を表すブロック図である。
本実施例の画像読取装置１は、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）イメージセンサ３と、アナログフロントエンド（ＡＦＥ）ＩＣ５と、を備えており、ＣＣＤイメージセンサ３を用いて原稿から画像を読み取り、その画像読取の際にＣＣＤイメージセンサ３の各チャネル（ＣＨ１，ＣＨ２，ＣＨ３）から出力される画素信号を、アナログフロントエンドＩＣ５に入力する。
【００２８】
この画像読取装置１は、アナログフロントエンドＩＣ５内のマルチプレクサ（ＭＵＸ）７を用いて、ＣＣＤイメージセンサ３から得た各チャネルの画素信号を順次アナログデジタル変換器（ＡＤＣ）９に入力することにより、各チャネルの画素信号を順次デジタル信号としての画素データに変換し、その画素データをアナログフロントエンドＩＣ５からシリアルデータ列でＡＳＩＣ１０内のデータサンプリング制御部１１に入力する。
【００２９】
ＡＳＩＣ１０には、上記データサンプリング制御部１１の他、当該画像読取装置１を統括制御するためのＣＰＵ１３や、メモリ制御部１５、クロック生成部１７、ＣＣＤ制御部１９、ＡＦＥ制御部２１、などが内蔵されている。また、ＡＳＩＣ１０外部には、画素データを記憶させておくためのメモリ２３（具体的には、ＲＡＭ）と、当該画像読取装置１の各種設定情報を記憶させておくためのＥＥＰＲＯＭ２４と、が設けられている。
【００３０】
データサンプリング制御部１１は、アナログフロントエンドＩＣ５から出力された画素データの内、メモリ２３に記憶させる必要のない画素データを除去しつつ、残りの画素データをメモリ制御部１５に入力する構成にされている。
メモリ制御部１５は、画素データの書込制御と、画素データの読取制御を行う構成にされており、データサンプリング制御部１１から入力される画素データを順次メモリ２３の所定領域に書き込むと共に、ＣＰＵ１３からの指令に従って、メモリ２３に記憶されている画素データを読み出し、その画素データを外部の画像形成装置２５に向けて出力する。この他、クロック生成部１７は、ＣＣＤイメージセンサ３やアナログフロントエンドＩＣ５、ＡＳＩＣ１０内の各部を、同期して動作させるためのクロック信号を生成する。
【００３１】
ＣＣＤ制御部１９は、ＣＣＤイメージセンサ３の動作モードを切り替えたり、クロック生成部１７から得たクロック信号に従って、ＣＣＤイメージセンサ３を駆動制御する構成にされている。
図２は、ＣＣＤイメージセンサ３の内部構成を表す説明図である。本実施例のＣＣＤイメージセンサ３は、カラーＣＣＤイメージセンサ２７及びモノクロＣＣＤイメージセンサ３０を内蔵している。このＣＣＤイメージセンサ３は、ＦＥＴ及びノット回路からなる切替回路２９を備えており、ＣＣＤ制御部１９からの切替信号に従って、切替回路２９を構成するＦＥＴのオン／オフを切り替え、モノクロＣＣＤイメージセンサ３０又はカラーＣＣＤイメージセンサ２７の各チャネル（ＣＨ１，ＣＨ２，ＣＨ３）から出力される画素信号をアナログフロントエンドＩＣ５に入力する。
【００３２】
カラーＣＣＤイメージセンサ２７は、周知のカラーＣＣＤイメージセンサと同様にカラー画像読取可能な構成にされており、赤（Ｒ）及び緑（Ｇ）及び青（Ｂ）の各色の画素信号を、対応するチャネル（ＣＨ１，ＣＨ２，ＣＨ３）から出力して、アナログフロントエンドＩＣ５に入力する。例えば、赤色の画素信号は第一チャネル（ＣＨ１）から出力され、緑色の画素信号は第二チャネル（ＣＨ２）から出力され、青色の画素信号は第三チャネル（ＣＨ３）から出力され、アナログフロントエンドＩＣ５の対応するチャネルに入力される。
【００３３】
一方モノクロＣＣＤイメージセンサ３０は、図３に示す構成となっている。尚、図３は、モノクロＣＣＤイメージセンサ３０の概略構成を表す説明図である。
モノクロＣＣＤイメージセンサ３０は、第一センサ３１及び第二センサ３３と、第一シフトレジスタ３５及び第二シフトレジスタ３６及び第三シフトレジスタ３７と、を備えている。第一センサ３１は、主走査方向に配列された複数の受光素子３２（具体的には、フォトダイオード）を備えている。一方、第二センサ３３は、主走査方向に配列された複数の受光素子３４ａ，３４ｂ（具体的には、フォトダイオード）を備え、第一センサ３１から副走査方向に所定間隔離れて平行配置されている。
【００３４】
尚、第二センサ３３を構成する各受光素子３４ａ，３４ｂは、第一センサ３１から副走査方向に所定間隔（例えば６ライン分）離れた位置であって、第一センサ３１を構成する各受光素子３２に対し半画素だけずれた位置に、受光位置が設定されている。つまり、第一センサ３１及び第二センサ３３の上記配置により、モノクロＣＣＤイメージセンサ３０内の受光素子３２，３４ａ，３４ｂは互いに半画素だけずれて配置され、所謂千鳥配列とされている。この配置により、図３に示す各画素番号の順に画素信号をメモリ２３に書き込むことにより、擬似的に主走査方向の解像度を向上させることができる。
【００３５】
一方、第一シフトレジスタ３５は、図示しないシフトゲートを介して、第一センサ３１を構成する各受光素子３２が受光結果として出力する画素信号の夫々を取得し、その画素信号の夫々を、受光素子３２の配列順に出力する構成にされている。また、第二シフトレジスタ３６は、図示しないシフトゲートを介して、第二センサ３３を構成する受光素子３４ａ，３４ｂの内、偶数番目に配置された各受光素子３４ａから画素信号を取得し、その画素信号の夫々を、受光素子３４ａの配列順に出力する構成にされている。この他、第三シフトレジスタ３７は、図示しないシフトゲートを介して、第二センサ３３を構成する受光素子３４ａ，３４ｂの内、奇数番目に配置された各受光素子３４ｂから画素信号を取得し、その画素信号の夫々を、受光素子３４ｂの配列順に出力する構成にされている。
【００３６】
即ち、モノクロＣＣＤイメージセンサ３０においては、第一シフトレジスタ３５に接続された第一チャネル（ＣＨ１）から、主走査方向における偶数番目の画素に対応する画素信号が出力され、第二シフトレジスタ３６に接続された第二チャネル（ＣＨ２）から、主走査方向における（４ｍ−１）番目の画素（ただし、ｍは１以上の自然数）に対応する画素信号が出力され、第三シフトレジスタ３７に接続された第三チャネル（ＣＨ３）から、主走査方向における（４ｍ−３）番目の画素（ただし、ｍは１以上の自然数）に対応する画素信号が出力される。尚、図示しないが、上記各シフトレジスタ３５，３６，３７の出力端には、シフトレジスタ３５，３６，３７が画素信号として出力する信号電荷をアナログ電圧に変換する周知の変換回路が備えられている。
【００３７】
図４は、上記ＣＣＤイメージセンサ３の駆動制御を行うＣＣＤ制御部１９を介してＣＰＵ１３が実行する読取制御処理を表すフローチャートである。ＣＣＤ制御部１９は、ＣＰＵ１３から読取制御信号が入力されると、その制御信号に従って読取制御処理を実行し、以下に説明するようにＣＣＤイメージセンサ３を操作し、原稿から画像を読み取る。
【００３８】
ＣＰＵ１３は、図示しない操作パネルあるいは外部装置などから読取指令信号が入力されると、まず読取指令信号と共に送信されてきたモード選択情報に従い、今回の画像読取モードが、モノクロ読取モードであるか、それともカラー読取モードであるか、を判別する（Ｓ１１０）。そして、モノクロ読取モードであると判断すると、ＣＰＵ１３は、ＣＣＤ制御部１９を介して切替信号をＣＣＤイメージセンサ３に入力し、モノクロＣＣＤイメージセンサ３０から出力される各チャネルの画素信号が、アナログフロントエンドＩＣ５の各チャネルに入力されるようにする（Ｓ１２０）。そして、モノクロ読取処理を実行する（Ｓ１２５）ことにより、モノクロＣＣＤイメージセンサ３０を制御して動作させる。
【００３９】
具体的に、ＣＣＤ制御部１９は、シフトレジスタ３５〜３７を動作させるための転送信号を、モノクロＣＣＤイメージセンサ３０に入力することにより上記シフトレジスタ３５〜３７の転送動作を制御して、主走査方向に画像を読み取る。また更に、ＣＰＵ１３は、図示しない原稿送り機構あるいは読取ユニットを動作させるためのモータ制御部を介して、原稿あるいは、ＣＣＤイメージセンサ３を副走査方向に相対的に移動させて、二次元的に画像を読み取る。
【００４０】
一方Ｓ１１０において、今回の画像読取モードがカラー読取モードであると判断すると、ＣＰＵ１３は、ＣＣＤ制御部１９を介して、切替信号をＣＣＤイメージセンサ３に入力し、カラーＣＣＤイメージセンサ２７から出力される各チャネルの画素信号（換言すると各色の画素信号）が、アナログフロントエンドＩＣ５の各チャネルに入力されるようにする（Ｓ１３０）。その後、ＣＣＤ制御部１９を介して、カラー読取処理を実行する（Ｓ１３５）ことにより、カラーＣＣＤイメージセンサ２７を動作させ、原稿からカラー画像を読み取る。尚、ＣＣＤイメージセンサ３の走査方法ついては、周知であるので、ここでは詳しい説明を省略することにする。
【００４１】
上記ＣＣＤ制御部１９の制御により、画像が読み取られＣＣＤイメージセンサ３の各チャネルから画素信号が出力されると、アナログフロントエンドＩＣ５は、具体的にそれら画素信号を、自身内部で以下のように処理する。尚、図５は、アナログフロントエンドＩＣ５の内部構成を概略的に表す説明図である。
【００４２】
アナログフロントエンドＩＣ５は、主に、相関二重サンプリング回路（ＣＤＳ）４１〜４３と、オフセット調整回路４４〜４６と、プログラマブルゲインアンプ（ＰＧＡ）４７〜４９と、上記マルチプレクサ（ＭＵＸ）７と、上記アナログデジタル変換器（ＡＤＣ）９と、ＡＤＣ動作判定部５１と、インタフェース５３と、レジスタ部５５と、を備えている。このアナログフロントエンドＩＣ５は３つのチャネルを備えており、上記相関二重サンプリング回路４１〜４３、オフセット調整回路４４〜４６、及びプログラマブルゲインアンプ４７〜４９は、各チャネル毎に備えられている。
【００４３】
相関二重サンプリング回路４１〜４３は、ＣＣＤイメージセンサ３から取得した画素信号からノイズや誤差の発生源となる成分等を除去するために設けられており、各チャネル（ＣＨ１，ＣＨ２，ＣＨ３）の入力端に接続されている。この相関二重サンプリング回路４１〜４３は、周知のように、ＣＣＤイメージセンサ３から出力される画素信号を時間をずらして二度サンプリングすることによって、シフトレジスタのクロックがＬ（ロウ）信号からＨ（ハイ）信号に切り替わる時に電荷のチャージが原因で発生する誤差電圧を除去する。この除去後の画素信号は、オフセット調整回路４４〜４６に入力される。
【００４４】
オフセット調整回路４４〜４６は、デジタルアナログ変換器（ＤＡＣ）４４ａ，４５ａ，４６ａと、加算器４４ｂ，４５ｂ，４６ｂと、を備えており、各チャネル（ＣＨ１，ＣＨ２，ＣＨ３）の入力信号に対してオフセット電圧を加える構成にされている。レジスタ部５５が備えるオフセットレジスタ５７には、オフセット調整回路４４〜４６により付加されるオフセット電圧を表すオフセット設定値が、チャネル毎に記憶されており、各チャネルのオフセット調整回路４４〜４６は、オフセットレジスタ５７に記憶された各自のオフセット設定値に対応するオフセット電圧を、相関二重サンプリング回路４１〜４３から伝送されてきた画素信号に加えて、そのオフセット電圧付加後の画素信号を、対応するチャネルのプログラマブルゲインアンプ４７〜４９に入力する。
【００４５】
プログラマブルゲインアンプ４７〜４９は、入力信号に対しての利得を調整可能な周知のアナログアンプであり、各オフセット調整回路４４〜４６の下流側に設けられている。レジスタ部５５が備えるゲインレジスタ５８には、プログラマブルゲインアンプ４７〜４９に設定される利得を表す利得設定値がチャネル毎に記憶されており、各チャネルのプログラマブルゲインアンプ４７〜４９は、ゲインレジスタ５８に記憶された各自の利得設定値に従った利得で、オフセット調整回路４４〜４６を介してＣＣＤイメージセンサ３から入力された対応チャネルの画素信号を増幅し、増幅後の画素信号をマルチプレクサ７に入力する。尚、以下では、プログラマブルゲインアンプを、単に「アンプ」と表現することにする。
【００４６】
マルチプレクサ７は、３つの入力チャネルと、一つの出力チャネルと、を備えており、各入力チャネルは、対応するアンプ４７〜４９の出力端に接続され、出力チャネルはアナログデジタル変換器９に接続されている。このマルチプレクサ７は、レジスタ５９の設定値に従うパターンで、３つのアンプ４７〜４９からの入力信号のいずれかを選択して出力する構成にされており、各アンプ４７〜４９により増幅された画素信号を、順次アナログデジタル変換器９に入力する。
【００４７】
アナログデジタル変換器９は、マルチプレクサ７から出力されたアナログの画素信号を、デジタル信号（画素データ）に変換して出力する。尚、アナログデジタル変換器９の出力端は、データサンプリング制御部１１に接続されている。
また、ＡＤＣ動作判定部５１は、アナログデジタル変換器９の出力信号が適正であるか否かをＡＦＥ制御部２１で監視するためのものである。このＡＤＣ動作判定部５１は、アナログデジタル変換器９の出力状態を表す信号をＡＦＥ制御部２１に入力する構成にされている。この他、インタフェース５３は、ＡＦＥ制御部２１などの外部装置からレジスタ部５５に各種データを書き込むためのものである。
【００４８】
続いて、ＡＦＥ制御部２１を介して実行される処理について図６を用いて説明する。尚、図６は、ＣＰＵ１３の制御の下に、ＡＦＥ制御部２１を介して実行される変更処理を表すフローチャートである。
ＡＦＥ制御部２１は、アナログフロントエンドＩＣ５に対して各種設定を施しオフセット調整や利得調整を行うためのものである。ＣＰＵ１３は、読取指令信号を受けると、このＡＦＥ制御部２１を介して図６に示す変更処理を実行する。
【００４９】
処理を実行すると、ＣＰＵ１３は、まずＳ２００にて、読取指令信号と共に送信されてきたモード選択情報に従い、今回の画像読取モードが、モノクロ読取モードか、カラー読取モードか、を判別し、モノクロ読取モードであると判断すると、Ｓ２１０にて、モノクロ読取モード用の基本設定を行う。この際、ＣＰＵ１３は、ＡＦＥ制御部２１を介して、マルチプレクサ７の動作パターンなど、モノクロＣＣＤイメージセンサ３０から出力される画素信号のパターンに応じて、適切にアナログフロントエンドＩＣ５内の各部を動作させるために必要な初期設定をアナログフロントエンドＩＣ５に対して施す。
【００５０】
この後、ＣＰＵ１３は、第一チャネル（ＣＨ１）を調整対象チャネルとして選択して（Ｓ２２０）、調整処理を実行し（Ｓ２３０）、第一チャネル（ＣＨ１）に関するオフセット及び利得調整を行う。
図７は、ＣＰＵ１３の制御の下にＡＦＥ制御部２１を介して実行される調整処理を表すフローチャートである。調整処理を実行すると、ＣＰＵ１３は、ＡＦＥ制御部２１を介し、モノクロＣＣＤイメージセンサ３０から伝送されてくるテスト信号を用いて、第一チャネル（ＣＨ１）のオフセット調整回路４４に設定されたオフセット電圧が適正値であるか否か判断する（Ｓ４１１）。
【００５１】
具体的に説明すると、ＣＰＵ１３は、ＡＦＥ制御部２１を介し、ＡＤＣ動作判定部５１からの出力信号に基づいて、テスト信号に基づくアナログデジタル変換器９の出力が負値であるかどうか判断する。そして、負値であると、ＣＰＵ１３は、オフセット電圧が適正値でないと判断して（Ｓ４１１でＮｏ）、オフセットレジスタ５７に記憶された第一チャネル（ＣＨ１）のオフセット設定値をＡＦＥ制御部２１を介して変更し（Ｓ４１３）、この後に再び、Ｓ４１１でアナログデジタル変換器９の出力が負値かどうか判断する。そして、負値でなければ（即ち正値であれば）、オフセット電圧が適正値であるとして、Ｓ４１１でＹｅｓ判断する。
【００５２】
Ｓ４１１でＹｅｓと判断すると、ＣＰＵ１３は、Ｓ４１５に処理を移し、モノクロＣＣＤイメージセンサ３０から送信されてくるテスト信号を用いて、第一チャネル（ＣＨ１）のアンプ４７に設定された利得が適正値であるか否か判断する。
【００５３】
この際、ＣＰＵ１３は、ＡＦＥ制御部２１を介し、ＡＤＣ動作判定部５１からの出力信号に基づいて、テスト信号に基づくアナログデジタル変換器９の出力が、アナログデジタル変換器９の最大出力より一定度下回っているか否か判断し、下回っていなければ、利得が不適切であると判断して（Ｓ４１５でＮｏ）、Ｓ４１７でゲインレジスタ５８に記憶された第一チャネル（ＣＨ１）の利得設定値を変更する。
【００５４】
また、ＣＰＵ１３は、処理をＳ４１５に戻して上記判断を行い、アナログデジタル変換器９の出力が、最大出力より一定度下回っていれば、第一チャネル（ＣＨ１）に対して設定された利得が適正値であると判断して（Ｓ４１５でＹｅｓ）、当該調整処理を終了する。
【００５５】
その後、ＣＰＵ１３は、ＡＦＥ制御部２１を介して、オフセットレジスタ５７及びゲインレジスタ５８における第二チャネル（ＣＨ２）及び第三チャネル（ＣＨ３）のオフセット設定値及び利得設定値を、第一チャネル（ＣＨ１）のオフセット設定値及び利得設定値と同一の値に変更することにより（Ｓ２４０）、第一チャネル（ＣＨ１）のオフセット調整回路４４及びアンプ４７に対して設定した上記オフセット電圧及び利得と同一のオフセット電圧及び利得を、第二チャネル（ＣＨ２）及び第三チャネル（ＣＨ３）のオフセット調整回路４５，４６及びアンプ４８，４９に対して設定し、当該変更処理を終了する。
【００５６】
一方、ＣＰＵ１３は、Ｓ２００にてカラー読取モードであると判断すると、Ｓ３１０にて、カラー読取モード用の基本設定を行う。この際、ＣＰＵ１３は、ＡＦＥ制御部２１を介し、マルチプレクサ７の動作パターンなど、カラーＣＣＤイメージセンサ２７から出力される画素信号のパターンに応じて、適切にアナログフロントエンドＩＣ５内の各部を動作させるために必要な初期設定をアナログフロントエンドＩＣ５に対して施す。
【００５７】
この後、ＣＰＵ１３は、第一チャネル（ＣＨ１）を調整対象チャネルに選択して（Ｓ３２０）、上記調整処理を実行し（Ｓ３３０）、上記Ｓ４１１からＳ４１７までの処理を実行することにより、カラーＣＣＤイメージセンサ２７からのテスト信号を用いて、第一チャネル（ＣＨ１）のオフセット電圧及び利得をＡＦＥ制御部２１を介して適正値に調整する。
【００５８】
この調整処理によって第一チャネル（ＣＨ１）に対するオフセット電圧及び利得の調整が終了すると、ＣＰＵ１３は、処理をＳ３４０に移して、第二チャネル（ＣＨ２）を調整対象チャネルとして選択し、続くＳ３５０にて調整処理を実行する。
【００５９】
調整処理を実行すると、ＣＰＵ１３は、上記テスト信号を用いて、第二チャネル（ＣＨ２）のオフセット調整回路４５に設定されたオフセット電圧が適正値であるか否かを、ＡＦＥ制御部２１を介して判断する（Ｓ４１１）。そして、オフセット電圧が適正値でないと判断すると（Ｓ４１１でＮｏ）、オフセットレジスタ５７に設定されている第二チャネル（ＣＨ２）のオフセット設定値を変更し、この後に、再び、Ｓ４１１でオフセット電圧が適正値であるか否か判断する。
【００６０】
そして、オフセット電圧が適正値であると判断すると（Ｓ４１１でＹｅｓ）、ＣＰＵ１３は、Ｓ４１５に処理を移し、上記テスト信号を用いて、第二チャネル（ＣＨ２）のアンプ４８に対して設定された利得が適正値であるか否かをＡＦＥ制御部２１を介して判断する。ここで、利得が適正値でないと判断すると（Ｓ４１５でＮｏ）、ＡＦＥ制御部２１は、ゲインレジスタ５８に記憶されている第二チャネル（ＣＨ２）の利得設定値を変更し（Ｓ４１７）、この後に、再び利得が適正値であるか否か判断する。そして、適正値であると判断すると（Ｓ４１５でＹｅｓ）、当該調整処理を終了する。
【００６１】
この調整処理によって第二チャネル（ＣＨ２）に対するオフセット電圧及び利得の調整が終了すると、ＣＰＵ１３は、処理をＳ３６０に移し、第三チャネル（ＣＨ３）を調整対象チャネルとして選択し、続くＳ３７０にて調整処理を実行する。
【００６２】
調整処理を実行すると、ＣＰＵ１３は、Ｓ４１１で、第三チャネル（ＣＨ３）のオフセット調整回路４６に設定されているオフセット電圧が適正値であるか否かをＡＦＥ制御部２１を介して判断する。そして、オフセット電圧が適正値でないと判断すると（Ｓ４１１でＮｏ）、オフセットレジスタ５７に記憶されている第三チャネル（ＣＨ３）のオフセット設定値を変更し、再び、Ｓ４１１でオフセット電圧が適正値であるか否か判断する。
【００６３】
そして、適正値であると判断すると（Ｓ４１１でＹｅｓ）、ＣＰＵ１３は、第三チャネル（ＣＨ３）のアンプ４９に対して設定されている利得が適正値であるか否かをＡＦＥ制御部２１を介して判断する（Ｓ４１５）。ここで、利得が適正値でないと判断すると（Ｓ４１５でＮｏ）、ＣＰＵ１３はＡＦＥ制御部２１を介して、ゲインレジスタ５８に記憶されている第三チャネル（ＣＨ３）の利得設定値を変更し（Ｓ４１７）、再び、Ｓ４１５で利得が適正値であるか否か判断する。そして、適正値であると判断すると（Ｓ４１５でＹｅｓ）、当該調整処理を終了し、同時に変更処理を終了する。
【００６４】
尚、上記調整処理に際しては、ＡＤＣ動作判定部５１からの出力信号に基づいて判断処理を行うようにしているが、ＡＦＥ制御部２１を介して、アナログデジタル変換器９の出力をＣＰＵ１３で直接判断することにより、オフセット電圧及び利得を適切な値に設定するようにしてもよいことは勿論である。
【００６５】
以上、本実施例の画像読取装置１について説明したが、画像読取装置１によれば、アナログ入力信号に対して利得調整可能なチャネル毎のアンプ４７〜４９と、アナログ入力信号をデジタル信号に変換して出力するアナログデジタル変換器９と、各アンプ４７〜４９により増幅された信号を、順次アナログデジタル変換器９に入力するマルチプレクサ７と、が内蔵された三つのチャネルを備えるアナログフロントエンドＩＣ５、を設けて、ＣＣＤイメージセンサ３から出力される各チャネルの画素信号を、アナログフロントエンドＩＣ５に入力し、画素データに変換するようにしたので、ＣＣＤイメージセンサ３が出力する画素信号を画素データに変換するまでの回路をコンパクトにすることができ、回路の設置場所に関する自由度を向上させることができる。
【００６６】
また、回路の配線長さを抑制することができるので、外来ノイズに耐性の有る画像読取装置１を製造することができる。特に、ＣＣＤイメージセンサ３の基板上に、アナログフロントエンドＩＣ５を実装すれば、上記効果が一層発揮される。この他、本実施例によれば、既存のアナログフロントエンドＩＣを用いることができるので、製品を安価に製造することができる。
【００６７】
また、本実施例の画像読取装置１では、カラーＣＣＤイメージセンサ２７及びモノクロＣＣＤイメージセンサ３０に対して、共通のアナログフロントエンドＩＣ５を設け、カラーＣＣＤイメージセンサ２７の動作時には、モノクロＣＣＤイメージセンサ３０から出力される画素信号に替えて、カラーＣＣＤイメージセンサ２７から出力される各色の画素信号を、アナログフロントエンドＩＣ５内の各色に対応するチャネルのアンプ４７〜４９に入力する構成としたから、部品点数や回路構成を簡素化することができ、結果的に製品を安価に製造することができる。
【００６８】
この他、本実施例の画像読取装置１では、モノクロＣＣＤイメージセンサ３０及びカラーＣＣＤイメージセンサ２７の夫々の動作時に、ＡＦＥ制御部２１を介して、変更処理を実行し、アナログフロントエンドＩＣ５内の各アンプ４７〜４９のオフセット調整及び利得調整を行うようにしたから、モノクロＣＣＤイメージセンサ３０及びカラーＣＣＤイメージセンサ２７の夫々からの画素信号を適切に増幅することができる。つまり、ＣＣＤイメージセンサ３からの出力信号を、アナログフロントエンドＩＣ５の性能をフル活用して増幅することができる。この結果、本実施例の画像読取装置１によれば、画像読取の精度を高めることができる。
【００６９】
尚、モノクロＣＣＤイメージセンサ３０動作時には、各チャネルのアンプ４７〜４９に対して夫々の利得を調整するメリットが少ないことから、本実施例の画像読取装置１においては、モノクロＣＣＤイメージセンサ３０の動作時に、ＡＦＥ制御部２１を介する変更処理にて、第一チャネルのアンプ４７の利得を調整した後、その利得を、第二チャネル及び第三チャネルのアンプ４８，４９に設定するようにしている。従って、本実施例の画像読取装置１によれば、モノクロＣＣＤイメージセンサ３０の動作時に利得調整を高速に行うことができる。このような装置構成によって得られる効果は、オフセット調整に対しても同様のことが言える。
【００７０】
また、上記実施例では詳細に説明しなかったが、上記利得調整及びオフセット調整の際に用いられるテスト信号としては、ＣＣＤイメージセンサ３からの受光信号の内、最初に送られてくる有効画素成分ではない受光信号を用いることが考えられる。
【００７１】
さて、上記実施例では、画像の読取指令信号が入力される度に、ＡＦＥ制御部２１を介してオフセット調整及び利得調整を行うようにしたが、モノクロＣＣＤイメージセンサ３０動作時及びカラーＣＣＤイメージセンサ２７動作時に設定すべきオフセット電圧及び利得に関する初期設定値を、ＥＥＰＲＯＭ２４に予め登録しておき、これを動作モードにしたがって選択的に読み出させることによって、アナログフロントエンドＩＣ５のオフセット電圧及び利得を、モノクロ用及びカラー用のいずれかに切り替えるようにすることも可能である。
【００７２】
以下では、この変形例の変更処理について図８及び図９を用いて説明することにする。尚、図８は、読取指令信号が入力されるとＡＦＥ制御部２１を介してＣＰＵ１３が実行する変形例の変更処理を表すフローチャートである。また図９は、変形例の画像読取装置において、ＥＥＰＲＯＭ２４に記憶されている初期設定値のデータ構成を表す説明図である。以下では、上記実施例と共通する構成についての説明を省略し、変形例で特徴的な構成のみを採り上げて説明することにする。
【００７３】
変形例の画像読取装置１におけるＥＥＰＲＯＭ２４には、モノクロＣＣＤイメージセンサ３０動作時に設定すべきオフセット電圧及び利得に関する初期設定値として、予め定められたモノクロ用の設定値（以下、「モノクロ設定値」と表現する。）が記憶されている。また更に、ＥＥＰＲＯＭ２４には、カラーＣＣＤイメージセンサ２７動作時に設定すべきオフセット電圧及び利得に関する初期設定値として、予め定められたカラー用の設定値（以下、「カラー設定値」と表現する。）が記憶されている。尚、ＥＥＰＲＯＭ２４は、各チャネルのオフセット調整回路４４〜４６及びアンプ４７〜４９に対して共通の設定値を、上記モノクロ設定値として記憶している。またカラー設定値は、各チャネルに対応する設定値を備えている。
【００７４】
ＣＰＵ１３は、読取指令信号が入力されて図８に示す変更処理を実行すると、まずＳ５００にて、読取指令信号と共に送信されてくるモード選択情報に従いモード判別する。そして、今回の読取指令がモノクロ読取モードでの読取指令であると判断すると、処理をＳ５１０に移行し、モノクロ読取モード基本設定を行い、更に、Ｓ５２０にて、ＥＥＰＲＯＭ２４に記憶されているモノクロ設定値を読み出して取得する。
【００７５】
この読出後、ＣＰＵ１３は、ＡＦＥ制御部２１を介して、オフセットレジスタ５７の第一チャネル（ＣＨ１）に関するオフセット設定値、及び、ゲインレジスタ５８の第一チャネル（ＣＨ１）に関する利得設定値を、読み出したモノクロ設定値に書き換えて変更することにより、オフセット調整回路４４のオフセット電圧及び、アンプ４７の利得を読み出したモノクロ設定値に変更する（Ｓ５３０）。
【００７６】
その後、ＣＰＵ１３は、ＡＦＥ制御部２１を介して、オフセットレジスタ５７の第二及び第三チャネル（ＣＨ２，ＣＨ３）に関するオフセット設定値、及び、ゲインレジスタ５８の第二及び第三チャネルに関する利得設定値を、読み出したモノクロ設定値に変更する（Ｓ５４０）ことにより、全チャネルのオフセット電圧及び利得を共通にし、当該変更処理を終了する。
【００７７】
一方、ＣＰＵ１３は、Ｓ５００にて今回の読取指令がカラー読取モードでの読取指令であると判断すると、処理をＳ６１０に移し、カラー読取モード基本設定を行い、更に、Ｓ６２０にて、ＥＥＰＲＯＭ２４内に記憶されているカラー設定値を読み出して取得する。
【００７８】
この読出後、ＣＰＵ１３は、ＡＦＥ制御部２１を介して、オフセットレジスタ５７の第一チャネル（ＣＨ１）に関するオフセット設定値、及び、ゲインレジスタ５８の第一チャネル（ＣＨ１）に関する利得設定値を、読み出したカラー設定値に含まれる第一チャネルの設定値に書き換えて変更することにより、オフセット調整回路４４のオフセット電圧及び、アンプ４７の利得を読み出したカラー設定値に変更する（Ｓ６３０）。
【００７９】
同様に、ＣＰＵ１３は、ＡＦＥ制御部２１を介して、オフセットレジスタ５７の第二チャネル（ＣＨ２）に関するオフセット設定値、及び、ゲインレジスタ５８の第二チャネル（ＣＨ２）に関する利得設定値を、読み出したカラー設定値に含まれる第二チャネルの設定値に書き換えて変更（Ｓ６４０）する。更に、ＣＰＵ１３は、ＡＦＥ制御部２１を介して、オフセットレジスタ５７の第三チャネル（ＣＨ３）に関するオフセット設定値、及び、ゲインレジスタ５８の第三チャネル（ＣＨ３）に関する利得設定値を、読み出したカラー設定値に含まれる第三チャネルの設定値に書き換えて変更する（Ｓ６５０）。
【００８０】
以上、変形例の変更処理について説明したが、変形例の画像読取装置１によれば、ＣＰＵ１３が、ＡＦＥ制御部２１を介し、変更処理にて、モノクロＣＣＤイメージセンサ３０の動作時に、各アンプ４７〜４９の利得を、予め定められたモノクロ用の利得に設定し、カラーＣＣＤイメージセンサ２７の動作時に、各アンプ４７〜４９の利得を、予め定められたカラー用の利得に設定するから、各ＣＣＤイメージセンサ２７，３０からの画素信号を、アナログフロントエンドＩＣ５内で適切に増幅することができる。また、画像読取の度に利得調整する上記実施例よりも高速にオフセット電圧及び利得を変更することができる。
【００８１】
尚、本発明における受光信号は、本実施例において画素信号に相当する。また、本発明の利得変更手段は、ＣＰＵ１３がＡＦＥ制御部２１を介して実行する変更処理（図６，図８）にて実現されている。
以上、本発明の実施例について説明したが、本発明の画像読取装置は、上記実施例に限定されるものではなく、種々の態様を採ることができる。
【００８２】
上記実施例では、図５に示した構成のアナログフロントエンドＩＣ５を用いて画像読取装置１を構成したが、アナログフロントエンドＩＣとしては様々な類似する構成が考えられるから、最低限アナログアンプとアナログデジタル変換器とマルチプレクサを内蔵し三以上のチャネルを備えるアナログフロントエンドＩＣであれば、その他の構成のアナログフロントエンドＩＣを用いても構わない。
【図面の簡単な説明】
【図１】 本実施例の画像読取装置１の構成を表す概略ブロック図である。
【図２】 ＣＣＤイメージセンサ３の概略構成を表す説明図である。
【図３】 モノクロＣＣＤイメージセンサ３０の概略構成を表す説明図である。
【図４】 ＣＰＵ１３がＣＣＤ制御部１９を介して実行する読取制御処理を表すフローチャートである。
【図５】 アナログフロントエンドＩＣ５内の構成を表す概略ブロック図である。
【図６】 ＣＰＵ１３がＡＦＥ制御部２１を介して実行する変更処理を表すフローチャートである。
【図７】 ＣＰＵ１３がＡＦＥ制御部２１を介して実行する調整処理を表すフローチャートである。
【図８】 ＣＰＵ１３がＡＦＥ制御部２１を介して実行する変形例の変更処理を表すフローチャートである。
【図９】 ＥＥＰＲＯＭ２４に記憶された設定値のデータ構成を表す説明図である。
【符号の説明】
１…画像読取装置、３…ＣＣＤイメージセンサ、５…アナログフロントエンドＩＣ、７…マルチプレクサ、９…アナログデジタル変換器、１１…データサンプリング制御部、１３…ＣＰＵ、１５…メモリ制御部、１７…クロック生成部、１９…ＣＣＤ制御部、２１…ＡＦＥ制御部、２３…メモリ、２４…ＥＥＰＲＯＭ、２５…画像形成装置、２７…カラーＣＣＤイメージセンサ、２９…切替回路、３０…モノクロＣＣＤイメージセンサ、３１…第一センサ、３２，３４ａ，３４ｂ…受光素子、３３…第二センサ、３５…第一シフトレジスタ、３６…第二シフトレジスタ、３７…第三シフトレジスタ、４１〜４３…相関二重サンプリング回路、４４〜４６…オフセット調整回路、４７〜４９…プログラマブルゲインアンプ、５１…ＡＤＣ動作判定部、５５…レジスタ部、５７…オフセットレジスタ、５８…ゲインレジスタ

Claims (6)

1. 主走査方向に配列された複数の受光素子を備える第一のセンサと、
   主走査方向に配列され、前記第一のセンサから副走査方向に所定間隔離れた位置であって、該第一のセンサを構成する各受光素子の間に受光位置が設定された複数の受光素子を備える第二のセンサと、
   前記第一のセンサを構成する前記各受光素子から得た受光信号の夫々を、該受光素子の配列順に出力する第一のシフトレジスタと、
   前記第二のセンサを構成する前記受光素子の内、偶数番目に配置された各受光素子から得た受光信号の夫々を、該受光素子の配列順に出力する第二のシフトレジスタと、
   前記第二のセンサを構成する前記受光素子の内、奇数番目に配置された各受光素子から得た受光信号の夫々を、該受光素子の配列順に出力する第三のシフトレジスタと、
   を備えるモノクロイメージセンサを用いて、画像を読み取る画像読取装置であって、
   アナログ入力信号に対して利得調整可能なチャネル毎のアナログアンプと、該アナログ入力信号をデジタル信号に変換して出力するアナログデジタル変換器と、前記各アナログアンプにより増幅されたアナログ入力信号を、順次該アナログデジタル変換器に入力するマルチプレクサと、が内蔵された三以上の前記チャネルを備えるアナログフロントエンドＩＣ、を備え、
   前記第一及び第二及び第三のシフトレジスタの夫々から出力される各受光信号を、前記アナログ入力信号として、前記各シフトレジスタに対応するチャネルの前記アナログアンプに入力する構成にされていることを特徴とする画像読取装置。
2. 前記モノクロイメージセンサに加えて、赤及び緑及び青色の受光信号を出力するカラー画像読取可能なカラーイメージセンサ、を備え、該カラーイメージセンサ動作時には、前記モノクロイメージセンサから出力される前記各受光信号に替えて、該カラーイメージセンサから出力される前記各色の受光信号を、前記アナログ入力信号として、前記アナログフロントエンドＩＣ内の各色に対応するチャネルの前記アナログアンプに入力する構成にされていることを特徴とする請求項１に記載の画像読取装置。
3. 前記モノクロイメージセンサ及び前記カラーイメージセンサの夫々の動作時において、前記アナログアンプの利得調整を行う利得変更手段、を備えていることを特徴とする請求項２に記載の画像読取装置。
4. 前記利得変更手段は、前記モノクロイメージセンサの動作時に、前記アナログアンプの一つに対して利得調整を行った後、該アナログアンプと同一の利得を、他の前記アナログアンプに対して設定することを特徴とする請求項３に記載の画像読取装置。
5. 前記モノクロイメージセンサの動作時には、前記各アナログアンプの利得を、予め定められたモノクロ用の利得に設定すると共に、前記カラーイメージセンサの動作時には、前記各アナログアンプの利得を、予め定められたカラー用の利得に設定する利得変更手段、を備えていることを特徴とする請求項２に記載の画像読取装置。
6. 前記利得変更手段は、前記モノクロイメージセンサの動作時に、前記モノクロ用の利得として、全ての前記アナログアンプの利得を、予め定められた共通の利得に設定することを特徴とする請求項５に記載の画像読取装置。

Images