JP3743094B2 - 信号処理装置と集積回路およびその自己診断方法 - Google Patents
信号処理装置と集積回路およびその自己診断方法 Download PDFInfo
- Publication number
- JP3743094B2 JP3743094B2 JP02930097A JP2930097A JP3743094B2 JP 3743094 B2 JP3743094 B2 JP 3743094B2 JP 02930097 A JP02930097 A JP 02930097A JP 2930097 A JP2930097 A JP 2930097A JP 3743094 B2 JP3743094 B2 JP 3743094B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- processing circuit
- test pattern
- pattern data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N17/00—Diagnosis, testing or measuring for television systems or their details
- H04N17/002—Diagnosis, testing or measuring for television systems or their details for television cameras
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2825—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere in household appliances or professional audio/video equipment
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- General Health & Medical Sciences (AREA)
- Signal Processing (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は信号処理装置と集積回路およびその自己診断方法に関する。詳しくは、パラレルの伝送データの送信側に伝送データと同じデータレートでパラレルの所定のテストパターンデータを出力するテストパターン生成部を設け、データの受信側に送信側から供給されるテストパターンデータに同期してパラレルの判別パターンデータを生成する判別パターン生成部と、テストパターンデータと判別パターンデータを比較するパターン比較部を設け、このパターン比較部の比較結果に基づき送信側と受信側とのデータ伝送路の故障箇所を検出するものである。
【０００２】
【従来の技術】
従来、ディジタルの信号処理回路を有した電子機器、例えばディジタルのビデオカメラ装置においては、ＣＣＤイメージセンサなどから得られるアナログ撮像信号を一旦ディジタル化し、ディジタル化された撮像信号に対して、各種非線形信号処理を施して映像信号が生成されている。
【０００３】
ここで、従来のディジタルのビデオカメラ装置について説明する。被写体からの撮像光は、赤色光（Ｒ）成分，緑色光（Ｇ）成分，青色光（Ｂ）成分の三原色光成分に分解されてカラー撮像部、例えばＣＣＤイメージセンサでそれぞれ撮像される。
【０００４】
このＣＣＤイメージセンサで得られた三原色撮像信号は、Ａ／Ｄコンバータでディジタルの撮像データとされてプリプロセス回路に供給される。プリプロセス回路では、画素の欠陥補正やシェーディング補正等が行われて三原色撮像データが生成されてプロセス回路に供給される。
【０００５】
プロセス回路では三原色撮像データを用いてリニアマトリクス処理やガンマ補正、ニー補正およびアパーチャ補償等が行われる。さらにプロセス回路では、補正等が行われた三原色撮像データから輝度データおよび色差データが生成される。
【０００６】
このプロセス回路で生成された輝度データおよび色差データは、Ｄ／Ａコンバータでアナログの輝度信号および色差信号とされて、さらにエンコーダで輝度信号および色差信号に基づき複合映像信号信号が生成されて出力される。
【０００７】
また、輝度データおよび色差データがレートコンバータ回路に供給されて、クロックレートが、例えばこのビデオカメラ装置に接続されるビデオテープレコーダに対応するクロックレートに変換されてビデオテープレコーダに記録される。
【０００８】
このプリプロセス回路やプロセス回路およびレートコンバータ回路は、各回路のパラメータデータを変更して処理動作を変えることができる。このため、各回路で所望の処理動作を行うためにパラメータデータが動作開始前に各回路に供給されて保持される。
【０００９】
【発明が解決しようとする課題】
ところで、上述のようなビデオカメラ装置では、プリプロセス回路やプロセス回路およびレートコンバータ回路等がそれぞれ回路毎に集積回路化されている。これらの集積回路を例えば半田付けで印刷配線基板に実装したときには、集積回路が実装された印刷配線基板が正しく動作することが確認される。また、集積回路が異なる印刷配線基板に実装されている場合には、印刷配線基板間の接続を含めて正しく動作することが確認される。
【００１０】
ここで、故障が検出されたときには故障箇所を逐一調べなければならないが、信号がディジタル化されていると共に部品が高密度で実装されているので、故障箇所の発見が困難となるという問題が生ずる。また、ビデオカメラ装置に故障を生じたときにも、故障箇所の発見が困難であるので、修理に要する時間が長時間とされてしまう。
【００１１】
そこで、この発明では故障箇所を容易に発見できる信号処理装置と集積回路おおびその自己診断方法を提供するものである。
【００１２】
【課題を解決するための手段】
この発明に係る信号処理装置は、第１の処理回路と、この第１の処理回路に接続される第２の処理回路からなる信号処理装置において、第１の処理回路には、第１の処理回路と第２の処理回路間で伝送されるパラレルの伝送データと同じデータレートでパラレルの所定のテストパターンデータを出力するテストパターン生成部を備え、第２の処理回路には、第１の処理回路から供給されるテストパターンデータに同期するパラレルの判別パターンデータを生成する判別パターン生成部と、テストパターンデータと判別パターンデータを比較するパターン比較部と、パターン比較部の比較結果に基づいて第１の処理回路と第２の処理回路間のデータ伝送路の故障箇所を検出する自己診断部とを備え、第１の処理回路と第２の処理回路間のデータ伝送路は、第１の処理回路と第２の処理回路とを信号遅延素子を介して接続する信号線を有し、第２の処理回路の判別パターン生成部では、第１の処理回路から供給されるテストパターンデータの信号遅延素子での遅延量を予め考慮して判別パターンデータを生成するものである。
【００１３】
この発明に係る集積回路は、パラレルの伝送データと、該伝送データと同じデータレートでパラレルのテストパターンデータ、および信号遅延素子を介して伝送データとテストパターンデータが入力されるデータ入力部と、データ入力部に入力されるパラレルのテストパターンデータと同期したパラレルの判別パターンデータの生成を行い、該判別パターンデータは、テストパターンデータの信号遅延素子での遅延量を予め考慮して生成する判別パターン生成部と、データ入力部に入力されるテストパターンデータと判別パターン生成部で生成される判別パターンデータを比較するパターン比較部と、パターン比較部の比較結果に基づいて伝送データのデータ伝送路の故障箇所を検出する自己診断部とを備えるものである。
【００１４】
さらに、この発明に係る自己診断方法は、第１の処理回路と第２の処理回路間のデータ伝送路が、第１の処理回路と第２の処理回路とを信号遅延素子を介して接続する信号線を有するとき、第１の処理回路からパラレルの伝送データと同じデータレートでパラレルの所定のテストパターンデータを信号線を介して第２の処理回路に供給し、第２の処理回路でテストパターンデータに同期するパラレルの判別パターンデータの生成を行い、該判別パターンデータは、第１の処理回路から供給されるテストパターンデータの信号遅延素子での遅延量を予め考慮して生成し、テストパターンと判別パターンデータを比較して、比較結果に基づき第１の処理回路と第２の処理回路間のデータ伝送路の故障箇所を検出するものである。
【００１５】
この発明においては、データの送信側に設けたテストパターン生成部から伝送データと同じデータレートでパラレルの所定のテストパターンデータが出力される。データの受信側の判別パターン生成部では、データの送信側から供給されるテストパターンデータに同期して、例えばテストパターンデータと同じパターンのパラレルの判別パターンデータが生成されて、このテストパターンデータと判別パターンデータがパターン比較部で比較されて、比較結果に基づき伝送路の故障箇所が検出される。
【００１６】
【発明の実施の形態】
続いてこの発明に係る信号処理装置と集積回路およびその自己診断方法の実施の一形態について、例えばディジタルのビデオカメラ装置を用いて詳細に説明する。
【００１７】
図１はビデオカメラ装置の斜視図、図２は側面図を示している。ビデオカメラ装置はカメラブロック２１とカメラブロック２１に連結される連結部材、例えばＶＴＲブロック２２を備えている。
【００１８】
カメラブロック２１の下部には、ショルダーパット２４が取付けられており、カメラブロック２１の後面２３側から突出しているショルダーパット２４の上面にＶＴＲブロック２２が載置される。さらに、カメラブロック２１の後面２３側に設けられた雌コネクタ２５のコンタクト部（図示せず）には、ＶＴＲブロック２２の前面２６側に設けられた雄コネクタ２７のコンタクトピン２８が押し込まれて雌コネクタ２５と雄コネクタ２７が機械的に嵌合されると共にカメラブロック２１とＶＴＲブロック２２が電気的に接続されて一体化される。
【００１９】
このカメラブロック２１の構成を図３に示す。図３において、被写体を撮影してカラー撮像部、例えばＣＣＤイメージセンサ部１０Ｒ，１０Ｇ，１０Ｂから得られた三原色撮像信号ＳR，ＳG，ＳBは、Ａ／Ｄコンバータ１３でディジタルの撮像データＤＡR，ＤＡG，ＤＡBとされて信号選択部１５に供給される。
【００２０】
また、信号選択部１５には、例えばビデオカメラ装置のメンテナンス時に後述する動作チェック用の治具２００が接続されてテストパターンデータＥＡR，ＥＡG，ＥＡBが供給される。信号選択部１５では、撮像データＤＡR，ＤＡG，ＤＡBあるいはテストパターンデータＥＡR，ＥＡG，ＥＡBが選択されて、選択データＰＩR，ＰＩG，ＰＩBとしてプリプロセス回路２０に供給される。
【００２１】
ここで、プリプロセス回路２０の構成を図４に示す。信号選択部１５から供給された選択データＰＩR，ＰＩG，ＰＩBは、レジスタ２１Ｒ，２１Ｇ，２１Ｂを介してプリプロセス信号処理部２２とパターン比較部２３およびパルス検出部２４に供給される。
【００２２】
プリプロセス信号処理部２２では、選択データＰＩR，ＰＩG，ＰＩBが撮像データＤＡR，ＤＡG，ＤＡBであるときに、選択データＰＩR，ＰＩG，ＰＩBに対して画素の欠陥補正やシーディング補正等が行われる。この補正が行われた選択データＰＩR，ＰＩG，ＰＩBは、三原色撮像データＤＢR，ＤＢG，ＤＢBとして信号選択部２５Ｒ，２５Ｇ，２５Ｂに供給される。なお欠陥補正やシーディング補正は、図３に示すようにプリプロセス回路２０に接続されたＲＡＭ１７を利用して行われる。
【００２３】
選択データＰＩR，ＰＩG，ＰＩBがテストパターンデータＥＡR，ＥＡG，ＥＡBであるときには、後述するマイクロコンピュータ（以下「マイコン」という）７６からの制御信号ＣＡに基づき、テストパターンデータＥＡR，ＥＡG，ＥＡBに同期して、判別パターン生成部２６で判別パターンデータＦＡR，ＦＡG，ＦＡBが生成されてパターン比較部２３に供給される。パターン比較部２３では、判別パターンデータＦＡR，ＦＡG，ＦＡBと選択データＰＩR，ＰＩG，ＰＩBが比較されて、比較結果ＲＰＡがマイコン７６に供給される。
【００２４】
パルス検出部２４では、選択データＰＩR，ＰＩG，ＰＩBが撮像データＤＡR，ＤＡG，ＤＡBであるときに、選択データＰＩR，ＰＩG，ＰＩBのパルスの有無が判別される。このパルス検出部２４の判別結果ＲＣＡはマイコン７６に供給される。
【００２５】
また、マイコン７６からの制御信号ＣＡに基づき、テストパターン生成部２７ではテストパターンデータＥＢR，ＥＢG，ＥＢBが生成されて信号選択部２５Ｒ，２５Ｇ，２５Ｂに供給される。さらに、テストパターン生成部２７では、制御信号ＣＡに基づいて選択信号ＳＥＡが生成されて信号選択部２５Ｒ，２５Ｇ，２５Ｂに供給される。
【００２６】
信号選択部２５Ｒ，２５Ｇ，２５Ｂでは、選択信号ＳＥＡに基づいて三原色撮像データＤＢR，ＤＢG，ＤＢBあるいはテストパターンデータＥＢR，ＥＢG，ＥＢBのいずれかのデータが選択されて、レジスタ２８Ｒ，２８Ｇ，２８Ｂを介して選択データＰＯR，ＰＯG，ＰＯBとしてプロセス回路３０に供給される。
【００２７】
選択データＰＯRは、図３に示すように遅延部５１ＡRで１水平走査期間だけ遅延されてプロセス回路３０に供給されると共に、遅延部５１ＢRで更に１水平走査期間だけ遅延されてプロセス回路３０に供給される。同様に、選択データＰＯGが遅延部５１ＡG，５１ＢGで遅延されてプロセス回路３０に供給される。
【００２８】
図５はプロセス回路３０の構成を示している。図５に示すように、プリプロセス回路２０からの選択データＰＯR，ＰＯG，ＰＯBは、レジスタ３１，３４，３７を介してプロセス信号処理部３８とパターン比較部３９に供給される。
【００２９】
遅延部５１ＡRで遅延された選択データＰＯRは、選択データＰＯＡRとしてレジスタ３２を介しプロセス信号処理部３８とパターン比較部３９に供給される。さらに、遅延部５１ＢRで遅延された選択データＰＯＡRは選択データＰＯＢRとしてレジスタ３３を介しプロセス信号処理部３８とパターン比較部３９に供給される。
【００３０】
同様に、遅延部５１ＡGで遅延された選択データＰＯGは、選択データＰＯＡGとしてレジスタ３５を介しプロセス信号処理部３８とパターン比較部３９に供給される。さらに遅延部５１ＢGで遅延された選択データＰＯＡGは、選択データＰＯＢGとしてレジスタ３６を介しプロセス信号処理部３８とパターン比較部３９に供給される。
【００３１】
プロセス信号処理部３８では選択データＰＯR，ＰＯＡR，ＰＯＢR，ＰＯG，ＰＯＡG，ＰＯＢG，ＰＯBを用いてリニアマトリクス処理やガンマ補正、ニー補正およびアパーチャ補正等が行われると共に、ＹＣマトリクス処理によって輝度データＤＹと色差データＤＣｒ，ＤＣｂが生成されて、信号選択部４０Ｙ，４０ｒ，４０ｂに供給される。
【００３２】
判別パターン生成部４１では、マイコン７６からの制御信号ＣＢに基づき、選択データＰＯR，ＰＯＡR，ＰＯＢR，ＰＯG，ＰＯＡG，ＰＯＢG，ＰＯBに同期して判別パターンデータＦＢR，ＦＢＡR，ＦＢＢR，ＦＢG，ＦＢＡG，ＦＢＢG，ＦＢBが生成されてパターン比較部３９に供給される。パターン比較部３９では、判別パターンデータＦＢR，ＦＢＡR，ＦＢＢR，ＦＢG，ＦＢＡG，ＦＢＢG，ＦＢB，ＦＡR，ＦＡG，ＦＡBと選択データＰＯR，ＰＯＡR，ＰＯＢR，ＰＯG，ＰＯＡG，ＰＯＢG，ＰＯBが比較されて、比較結果ＲＰＢがマイコン７６に供給される。
【００３３】
テストパターン生成部４２では、マイコン７６からの制御信号ＣＢに基づきテストパターンデータＥＹ，ＥＣr，ＥＣbが生成されて、信号選択部４０Ｙ，４０ｒ，４０ｂに供給される。またテストパターン生成部４２では、制御信号ＣＢに基づいて選択信号ＳＥＢが生成されて信号選択部４０Ｙ，４０ｒ，４０ｂに供給される。
【００３４】
信号選択部４０Ｙ，４０ｒ，４０ｂでは、選択信号ＳＥＢに基づいて輝度データＤＹと色差データＤＣｒ，ＤＣｂ、あるいはテストパターンデータＥＹ，ＥＣr，ＥＣbのいずれかのデータが選択されて、レジスタ４３Ｙ，４３ｒ，４３ｂを介して選択データＲＯY，ＲＯCr，ＲＯCbとして図３に示すＦＩＦＯ部５２に供給される。また、プロセス信号処理部３８ではビューファインダデータＶＦＤが生成されてＦＩＦＯ部５２に供給される。
【００３５】
図３に示すＦＩＦＯ部５２では、選択データＲＯY，ＲＯCr，ＲＯCbおよびビューファインダデータＶＦＤの切り出し制御が行われる。例えば、画像のアスペクト比が「１６：９」となる選択データＲＯY，ＲＯCr，ＲＯCbから、画像のアスペクト比が「４：３」となるように選択データＲＯY，ＲＯCr，ＲＯCbが切り出されてＤ／Ａコンバータ５３とレートコンバータ回路６０に供給される。またビューファインダデータＶＦＤの切り出しが制御されて、Ｄ／Ａコンバータ５４に供給される。
【００３６】
Ｄ／Ａコンバータ５３では、切り出された選択データＲＯY，ＲＯCr，ＲＯCbがアナログの輝度信号ＳYおよび色差信号ＳCr，ＳCbとされてエンコーダ部６２に供給される。エンコーダ部６２では、輝度信号ＳYおよび色差信号ＳCr，ＳCbに基づき映像信号ＳVが生成されて出力される。Ｄ／Ａコンバータ５４では、ビューファインダデータＶＦＤがアナログのビューファインダ信号ＳFとされる。このビューファインダ信号ＳFがビューファインダ６４に供給されて撮影画像等がビューファインダ６４に表示される。
【００３７】
レートコンバータ回路６０では、選択データＲＯY，ＲＯCr，ＲＯCbのクロックレートが、例えばこのカメラブロック２１に接続されるＶＴＲブロック２２に対応するクロックレートに変換されて出力される。またレートコンバータ回路６０では、プリプロセス回路２０およびプロセス回路３０と同様に判別パターン生成部とパターン比較部を有しており、判別パターン生成部からのデータとプロセス回路３０からＦＩＦＯ部５２を介して供給されたテストパターンデータが比較される。このパターン比較部の比較結果ＲＰＣは、バスを介して後述するマイコン７６に供給される。さらに、レートコンバータ回路６０はテストパターン生成部を有しており、このテストパターン生成部で発生されたデータは、クロックレートの変換された画像データＤＯY，ＤＯCr，ＤＯCbと共にＶＴＲブロック２２に供給される。なお、レートコンバータ回路６０は、マイコン７６からの制御信号ＣＣによって動作が制御される。
【００３８】
このＶＴＲブロック２２も判別パターン生成部とパターン比較部を有しており、判別パターン生成部からのデータとレートコンバータ回路６０のテストパターン生成部からのテストパターンデータが比較されて、故障の発生が判別される。このパターン比較部の比較結果ＲＰＤはマイコン７６に供給される。
【００３９】
マイコン７６では、制御信号ＣＡ，ＣＢ，ＣＣによってプリプロセス回路２０、プロセス回路３０、レートコンバータ回路６０の制御が行われると共に、プリプロセス回路２０やプロセス回路３０、レートコンバータ回路６０及びＶＴＲブロック２２からの比較結果ＲＰＡ，ＲＰＢ，ＲＰＣ，ＲＰＤや判別結果ＲＣＡに基づき各回路およびＶＴＲブロック２２が正しく接続されているか否かを判別することができる。
【００４０】
なお、基準信号発生部７０では、水平同期信号ＨＤや垂直同期信号ＶＤ等が生成される。この水平同期信号ＨＤや垂直同期信号ＶＤ等がプロセス回路３０やレートコンバータ回路６０に供給されて信号処理が所定のタイミングで行われる。また基準信号発生部７０では、駆動制御部７２の動作の基準タイミングとなる基準信号ＨＦが生成される。
【００４１】
また、駆動制御部７２にはＤ／Ａコンバータ７４が接続されており、プリプロセス回路２０で算出されたシェーディング補正データがアナログのシェーディング補正信号ＳＨとされて駆動制御部７２に供給される。この駆動制御部７２では、基準信号発生部７０からの基準信号ＨＦやプリプロセス回路２０からのシェーディング補正信号ＳＨに基づき駆動信号ＲＶが生成される。この駆動信号ＲＶによってシェーディング補正回路を備えるＣＣＤイメージセンサ部１０Ｒ，１０Ｇ，１０Ｂが駆動されるため、シェーディングの少ない撮像信号ＳR，ＳG，ＳBを得ることができる。さらに、基準信号ＨＦに同期するクロック信号ＣＫが生成されると共に、このクロック信号ＣＫがプリプロセス回路２０、プロセス回路３０、レートコンバータ回路６０等に供給されることにより、各回路での信号処理が同期して行われる。
【００４２】
次に、動作チェック用の治具２００の構成を図６に示す。図６において、トリガ発生部２０１には、基準信号発生部７０から水平同期信号ＨＤおよび垂直同期信号ＶＤが供給されると共に、駆動制御部７２からクロック信号ＣＫが供給される。なお、駆動制御部７２からクロック信号ＣＫは、テストパターン生成部２０２にも供給される。トリガ発生部２０１では、水平同期信号ＨＤと垂直同期信号ＶＤおよびクロック信号ＣＫに基づき、所定のタイミングでトリガ信号ＴＧが生成されてテストパターン生成部２０２に供給される。テストパターン生成部２０２では、トリガ信号ＴＧに基づきテストパターンデータＥＡR，ＥＡG，ＥＡBが生成されて出力される。なお、テストパターンデータＥＡR，ＥＡG，ＥＡBの出力は、クロック信号ＣＫに基づいて行われる。
【００４３】
次に、自己診断動作について説明する。図７はテストパターンデータの出力タイミングを示している。図７Ａは垂直同期パルスＶＤを示しており、図７Ｂは水平同期パルスＨＤを示している。また、図７Ｃは赤色撮像データＤＡRを示している。図７Ｄは緑色撮像データＤＡGを示しており、図７Ｅは青色撮像データＤＡBを示している。図７Ｆ〜Ｊは次のフィールドの水平同期パルスＨＤおよび撮像データＤＡR，ＤＡG，ＤＡBを示している。なお、水平同期パルスＨＤで示す番号は水平走査ライン番号を示しており、三原色撮像データＤＡR，ＤＡG，ＤＡBは、ＣＣＤイメージセンサ部１０Ｒ，１０Ｇ，１０Ｂの画素の水平ライン番号を示している。
【００４４】
図４に示す信号選択部２５Ｒ，２５Ｇ，２５Ｂや図５に示す信号選択部４０Ｙ，４０ｒ，４０ｂでは、撮像データＤＡR，ＤＡG，ＤＡBが光学的黒レベル（ＶＯＰＢ）である例えば第１５番目および第２７７番目の水平走査ラインの期間中にテストパターンデータＥＢR，ＥＢG，ＥＢBやテストパターンデータＥＹ，ＥＣr，ＥＣbが選択されて次段の回路に供給される。このように、故障判別のためのテストパターンデータは、撮像データＤＡR，ＤＡG，ＤＡBが光学的黒レベルである期間中に出力されるので、表示される画像に影響を与えることなくデータを伝送することができる。なお、信号選択部１５では、治具２００が接続されたときにも同様に、第１５番目および第２７７番目の水平走査ラインの期間中に治具２００のテストパターン生成部２０２から供給されたテストパターンデータＥＡR，ＥＡG，ＥＡBが選択される。
【００４５】
次に、テストパターン生成部の一例について図８〜図１２を用いて説明する。なお、判別パターン生成部もテストパターン生成部と同様に構成される。
【００４６】
図８に示すトリガ信号入力端子１００には、Ｊ−Ｋフリップフロップ１０１のＪ入力端子とＯＲゲート１０２，１０４の入力端子が接続される。ＪーＫフリップフロップ１０１のＫ入力端子はＡＮＤゲート１１１の出力端子が接続される。
【００４７】
ここで、撮像データＤＡR，ＤＡG，ＤＡBが光学的黒レベル（ＶＯＰＢ）である期間中、図９および図１２に示すように時点ｔ1でマイコン７６から正パルスのトリガ信号ＴＲがトリガ信号入力端子１００に供給されると、ＯＲゲート１０２の出力ＬＢはハイレベル「Ｈ」とされると共にＯＲゲート１０４の出力ＬＣはハイレベル「Ｈ」とされる。なお、ラッチ１０７-1〜１０７-12，１１０Ｒ，１１０Ｇ，１１０Ｂのラッチデータは、初期状態でローレベル「Ｌ」とされており、ＡＮＤゲート１１１の出力ＬＨはローレベル「Ｌ」とされる。
【００４８】
また、ＡＮＤゲート１１１の出力ＬＨはローレベル「Ｌ」であることからＮＡＮＤゲート１０５の出力ＬＥはハイレベル「Ｈ」とされるので、ＡＮＤゲート１０６-1の出力はハイレベル「Ｈ」とされる。
【００４９】
セレクタ１０８Ｂでは、ＯＲゲート１０２の出力ＬＢがハイレベル「Ｈ」とされたことにより、ハイレベル「Ｈ」とされたＯＲゲート１０４の出力ＬＣが選択されてＡＮＤゲート１０９Ｂに供給される。またＮＡＮＤゲート１０５の出力ＬＥはハイレベル「Ｈ」であるので、ＡＮＤゲート１０９Ｂの出力はハイレベル「Ｈ」とされる。なお、セレクタ１０８Ｒではローレベル「Ｌ」とされているラッチ１１０Ｂの出力ＬＧBが選択されると共に、セレクタ１０８Ｇではローレベル「Ｌ」とされているラッチ１１０Ｒの出力ＬＧRが選択される。
【００５０】
このため、図９に次の示すように、次のクロック信号ＣＫの立ち上がりである時点ｔ2ではラッチ１０７-1の出力ＬＦとラッチ１１０Ｂの出力ＬＧBだけがハイレベル「Ｈ」とされる。また、Ｊ−Ｋフリップフロップ１０１のＱ出力端子の出力ＬＡはハイレベル「Ｈ」とされる。なお、ラッチ１０７-1〜１０７-12，１１０Ｒ，１１０Ｇ，１１０Ｂの各出力とＪ−Ｋフリップフロップ１０１の出力ＬＡは、パルス生成部１２０に供給される。また、ＯＲゲート１０２の出力はローレベル「Ｌ」とされるので、セレクタ１０８Ｂではラッチ１１０Ｂの出力ＬＧBが選択される。またセレクタ１０８Ｒではラッチ１１０Ｒの出力ＬＧRが選択されると共に、セレクタ１０８Ｇではラッチ１１０Ｇの出力ＬＧGが選択される。
【００５１】
図１１はパルス生成部１２０の構成を示している。図８のラッチ１０７-1の出力ＬＦ1は、図１１に示すようにＡＮＤゲート１２１Ｂ-1，１２１Ｒ-1，１２１Ｇ-1に供給される。ラッチ１０７-2の出力ＬＦ2はＡＮＤゲート１２１Ｂ-2，１２１Ｒ-2，１２１Ｇ-2に供給される。以下同様にラッチ１０７-3〜１０７-12の出力ＬＦ3〜ＬＦ12がＡＮＤゲート１２１Ｂ-3〜１２１Ｂ-12，１２１Ｒ-3〜１２１Ｒ-12，１２１Ｇ-3〜１２１Ｇ-12に供給される。
【００５２】
また、図８のラッチ１１０Ｂの出力ＬＧBは、図１１に示すようにＡＮＤゲート１２１Ｂ-1〜１２１Ｂ-12に供給される。またラッチ１１０Ｒの出力ＬＧRは、ＡＮＤゲート１２１Ｒ-1〜１２１Ｒ-12に供給されると共に、ラッチ１１０Ｇの出力ＬＧGは、ＡＮＤゲート１２１Ｇ-1〜１２１Ｇ-12に供給される。
【００５３】
ここで、ラッチ１０７-1の出力ＬＦ1とラッチ１１０Bの出力ＬＧBがハイレベル「Ｈ」とされているので、ＡＮＤゲート１２１B-1の出力がハイレベル「Ｈ」とされると共に、Ｊ−Ｋフリップフロップ１０１の出力ＬＡがハイレベル「Ｈ」とされていることから、図１２に示すように時点ｔ2でＥＯＲゲート１２２Ｂ-1の出力Ｂ1はローレベル「Ｌ」とされる。なお、ＡＮＤゲート１２１Ｂ-2〜１２１Ｂ-12，１２１Ｒ-1〜１２１Ｒ-12，１２１Ｇ-1〜１２１Ｇ-12の出力はローレベル「Ｌ」であるので、ＥＯＲゲート１２２Ｂ-2〜１２２Ｂ-12，１２２Ｒ-1〜１２２Ｒ-12，１２２Ｇ-1〜１２２Ｇ-12の出力Ｂ2〜Ｂ12，Ｒ1〜Ｒ12，Ｇ1〜Ｇ12は、図１２に示すようにハイレベル「Ｈ」とされる。
【００５４】
次に、図８に示すラッチ１０７-1の出力ＬＦ1がハイレベル「Ｈ」とされてＡＮＤゲート１０６-2の出力がハイレベル「Ｈ」とされていると共に、ＯＲゲート１０２の出力ＬＢがローレベル「Ｌ」とされてＡＮＤゲート１０６-1の出力がローレベル「Ｌ」とされていることから、図９に示すように次のクロックＣＫの立ち上がりである時点ｔ3でラッチ１０７-2の出力ＬＦ2がハイレベル「Ｈ」とされると共に、ラッチ１０７-1の出力ＬＦ1はローレベル「Ｌ」とされる。
【００５５】
このため、図１１に示すＡＮＤゲート１２１Ｂ-2の出力だけがハイレベル「Ｈ」とされて、ＥＯＲゲート１２２Ｂ-2の出力Ｂ2だけが図１２に示すようにローレベル「Ｌ」とされる。
【００５６】
以下同様に処理されて、図９の時点ｔ4でラッチ１０７-12の出力ＬＦ12がハイレベル「Ｈ」とされると、ＯＲゲート１０２の出力ＬＢがハイレベル「Ｈ」とされるので、セレクタ１０８Ｂではローレベル「Ｌ」とされているＯＲゲート１０４の出力ＬＣが選択されてＡＮＤゲート１０９Ｂの出力がローレベル「Ｌ」とされる。また、セレクタ１０８Ｒではハイレベル「Ｈ」とされているラッチ１１０Ｂの出力ＬＧBが選択されてＡＮＤゲート１０９Ｒの出力がハイレベル「Ｈ」とされる。さらに、ＯＲゲート１０２の出力ＬＢがハイレベル「Ｈ」とされるので、ＡＮＤゲート１０６-1の出力がハイレベル「Ｈ」とされる。このため、クロック信号ＣＫの次の立ち上がりである時点ｔ5でラッチ１０７-1の出力ＬＦ1とラッチ１１０Ｒの出力ＬＧRだけがハイレベル「Ｈ」とされて、図１１に示すＥＯＲゲート１２２Ｒ1の出力Ｒ1だけがローレベル「Ｌ」とされる。
【００５７】
その後同様に処理されて、ＥＯＲゲート１２２Ｇ-12の出力Ｇ12だけがローレベル「Ｌ」とされる図９および図１２の時点ｔ6では、ラッチ１０７-12の出力ＬＦ12とラッチ１１０Ｇの出力ＬＧGがハイレベル「Ｈ」とされるので、ＡＮＤゲート１１１の出力ＬＨがハイレベル「Ｈ」とされる。またＯＲゲート１０２の出力ＬＢがハイレベル「Ｈ」とされるので、セレクタ１０８ＢではＯＲゲート１０４の出力ＬＣが選択される。このＯＲゲート１０４の出力ＬＣは、Ｊ−Ｋフリップフロップ１０１の出力ＬＡがハイレベル「Ｈ」であると共にＡＮＤゲート１１１の出力ＬＨがハイレベル「Ｈ」であり、ＡＮＤゲート１０３の出力がハイレベル「Ｈ」とされるので、ハイレベル「Ｈ」とされる。またＮＡＮＤゲート１０５の出力ＬＥは、Ｊ−Ｋフリップフロップ１０１の出力ＬＤがローレベル「Ｌ」とされているので、ＡＮＤゲート１１１の出力ＬＨに係らずハイレベル「Ｈ」とされて、ＡＮＤゲート１０６-1の出力はハイレベル「Ｈ」とされる。
【００５８】
このため、クロック信号ＣＫの次の立ち上がりである時点ｔ7で、Ｊ−Ｋフリップフロップ１０１の出力ＬＡはローレベル「Ｌ」とされると共に、ラッチ１０７-1の出力ＬＦ1とラッチ１１０Ｂの出力ＬＧBだけがハイレベル「Ｈ」とされる。なお、ＮＡＮＤゲート１０５の出力ＬＥは、Ｊ−Ｋフリップフロップ１０１の出力ＬＤがハイレベル「Ｈ」とされても、ＡＮＤゲート１１１の出力ＬＨがローレベル「Ｌ」とされるので、ハイレベル「Ｈ」の状態が保持される。
【００５９】
ラッチ１０７-1の出力ＬＦ1とラッチ１１０Ｂの出力ＬＧBだけがハイレベル「Ｈ」とされると、図１１に示すＡＮＤゲート１２１Ｂ-1だけがハイレベル「Ｈ」とされる。ここで、ＥＯＲゲート１２２Ｂ-1〜１２２Ｂ-12，１２２Ｒ-1〜１２２Ｒ-12，１２２Ｇ-1〜１２２Ｇ-12に供給されるＪ−Ｋフリップフロップ１０１の出力ＬＡはローレベル「Ｌ」とされているので、図１２の時点ｔ7でＥＯＲゲート１２２Ｂ-1の出力Ｂ1だけがハイレベル「Ｈ」とされて、他の出力Ｂ2〜Ｂ12，Ｒ1〜Ｒ12，Ｂ1〜Ｂ12はローレベル「Ｌ」とされる。
【００６０】
その後、上述したように処理が繰り返されて、出力がハイレベル「Ｈ」とされるＥＯＲゲートが順次切り換えられる。ここで、図１０に示す時点ｔ8でラッチ１０７-12の出力ＬＦ12がハイレベル「Ｈ」とされると共にラッチ１１０Ｇの出力ＬＧGがハイレベル「Ｈ」であるので、ＡＮＤゲート１１１の出力ＬＨがハイレベル「Ｈ」とされる。このとき、ＮＡＮＤゲート１０５の出力ＬＥは、Ｊ−Ｋフリップフロップ１０１の出力ＬＤがハイレベル「Ｈ」であると共にＡＮＤゲート１１１の出力ＬＨがハイレベル「Ｈ」であることから、ローレベル「Ｌ」とされる。このため、ＡＮＤゲート１０６-1の出力はローレベル「Ｌ」とされるので、クロック信号ＣＫの次の立ち上がり、すなわち図１０の時点ｔ9で、ラッチ１０７-1〜１０７-12の出力ＬＦ1〜ＬＦ12とラッチ１１０Ｂ，１１０Ｒ，１１０Ｇの出力ＬＧB，ＬＧR，ＬＧGは全てローレベル「Ｌ」とされて、図１２に示すＥＯＲゲートの出力Ｂ1〜Ｂ12，Ｒ1〜Ｒ12，Ｇ1〜Ｇ12も時点ｔ9で全てローレベル「Ｌ」とされて、テストパターン生成動作が終了される。
【００６１】
ここで、プリプロセス回路２０に供給される治具２００のテストパターン生成部２０２からのテストパターンデータＥＡR，ＥＡG，ＥＡBがそれぞれ１２ビットのパラレルデータであるときには、上述のＥＯＲゲートの出力Ｂ1〜Ｂ12がテストパターンデータＥＡB、出力Ｒ1〜Ｒ12がテストパターンデータＥＡR、出力Ｇ1〜Ｇ12がテストパターンデータＥＡGとされて、図４に示すプリプロセス回路２０のパターン比較部２３に供給される。
【００６２】
また、プリプロセス回路２０の判別パターン生成部２６は、図８および図１１で示すパターン生成部と同様に構成されており、上述のＥＯＲゲートの出力Ｂ1〜Ｂ12が判別パターンデータＦＡB、出力Ｒ1〜Ｒ12が判別パターンデータＦＡR、出力Ｇ1〜Ｇ12が判別パターンデータＦＡGとされて、パターン比較部２３に供給される。
【００６３】
パターン比較部２３は図１３に示す構成とされており、テストパターンデータＥＡB，ＥＡR，ＥＡGがＥＯＲゲート１３０Ｂ-1〜１３０Ｂ-12，１３０Ｒ-1〜１３０Ｒ-12，１３０Ｇ-1〜１３０Ｇ-12に供給される。例えば、テストパターンデータＥＡB-1はＥＯＲゲート１３０Ｂ-1に供給され、テストパターンデータＥＡR-1はＥＯＲゲート１３０Ｒ-1に供給される。また判別パターンデータＦＡB，ＦＡR，ＦＡGもＥＯＲゲート１３０Ｂ-1〜１３０Ｂ-12，１３０Ｒ-1〜１３０Ｒ-12，１３０Ｇ-1〜１３０Ｇ-12に供給される。例えば、判別パターンデータＦＡB-1はＥＯＲゲート１３０Ｂ-1に供給され、判別パターンデータＦＡR-1はＥＯＲゲート１３０Ｒ-1に供給される。
【００６４】
このため、テストパターンデータＥＡB，ＥＡR，ＥＡGと判別パターンデータＦＡB，ＦＡR，ＦＡGのタイミングを合わせたときに、テストパターンデータＥＡB，ＥＡR，ＥＡGが正しくパターン比較部２３に伝送されたときには、ＥＯＲゲート１３０Ｂ-1〜１３０Ｂ-12，１３０Ｒ-1〜１３０Ｒ-12，１３０Ｇ-1〜１３０Ｇ-12の出力ＲＰＡB-1〜ＲＰＡB-12，ＲＰＡR-1〜ＲＰＡR-12，ＲＰＡG-1〜ＲＰＡG-12は全てローレベル「Ｌ」とされる。また、例えば信号線路の断線や短絡等を生じている場合には、故障箇所に相当するＥＯＲゲートの出力がハイレベル「Ｈ」とされるので容易に故障箇所を検出することができる。また、テストパターンデータは図１２に示すように負パルスデータに続いて正パルスデータとされているので、信号線路の断線や短絡等だけでなく、パルスデータが正しく伝送されているか否かも判別することができる。
【００６５】
ところで、図３に示すプロセス回路３０にはプリプロセス回路２０から出力される選択データＰＯR，ＰＯGと、選択データＰＯR，ＰＯGが遅延部５１ＡR，５１ＡGによって１水平走査期間だけ遅延されて選択データＰＯＡR，ＰＯＡGとして供給される。さらに、選択データＰＯR，ＰＯGが遅延部５１ＡR，５１ＢR，５１ＡG，５１ＢGによって２水平走査期間だけ遅延されて選択データＰＯＢR，ＰＯＢGとして供給される。このため、図４に示すプリプロセス回路２０のテストパターン生成部２７では、撮像データＤＡR，ＤＡG，ＤＡBが光学的黒レベル（ＶＯＰＢ）である水平走査期間中に、水平同期信号ＨＤのパルスを基準としたタイミングで図１４に示すようにテストパターンデータＥＢB1，ＥＢR1，ＥＢG1が出力される。
【００６６】
テストパターンデータＥＢB1は時点ｔ11で出力が開始されて時点ｔ12で終了される。次に、時点ｔ13でテストパターンデータＥＢR1の出力が開始されると共に、テストパターンデータＥＢR1に続いてテストパターンデータＥＢG1が出力されて時点ｔ14で終了される。なお、時点ｔ11〜時点ｔ12の期間を「ＴB」としたときに、時点ｔ12〜時点ｔ13の期間は「４ＴB」に設定される。
【００６７】
ここで、時点ｔ14まではテストパターンデータは負パルスデータとされていたが、パルスデータの伝送動作を正しく判別するため、テストパターンデータのパルスの極性が反転されて、時点ｔ14から正パルスデータとされたテストパターンデータＥＢB1の出力が開始される。時点ｔ15でテストパターンデータＥＢB1の出力が終了されると、期間「４ＴB」経過後の時点ｔ16からテストパターンデータＥＢR1の出力が開始されると共に、テストパターンデータＥＢR1に続いてテストパターンデータＥＢG1が出力されて時点ｔ17で終了される。なお、時点ｔ11〜時点ｔ12の期間を「ＴB」としたときに、時点ｔ12〜時点ｔ13の期間は「４ＴB」に設定される。
【００６８】
このテストパターンデータＥＢB1，ＥＢR1，ＥＢG1が信号選択部２５Ｂ，２５Ｒ，２５Ｇで選択されて選択データＰＯB，ＰＯR，ＰＯGとされると、プロセス回路３０に供給される選択データＰＯB，ＰＯR，ＰＯG，ＰＯＡR，ＰＯＡG，ＰＯＢR，ＰＯＢGは図１７に示すものとされる。
【００６９】
図１７において、水平同期信号ＨＳを基準とした時間「ＴA」経過後の時点ｔ11よりテストパターンデータＥＢB1，ＥＢR1，ＥＢG1が選択データＰＯB，ＰＯR，ＰＯGとして供給される。なお、時間「ＴA」は、１水平走査期間内で選択データＰＯBから選択データＰＯＢGまでのデータが順次負パルスおよび正パルスとされるように設定される。
【００７０】
次の水平走査期間では、水平同期信号から「ＴA」経過後のタイミングで図１５に示すようにテストパターンデータＥＢB2，ＥＢR2，ＥＢG2が出力される。
【００７１】
テストパターンデータＥＢB2は時点ｔ21で出力が開始されて時点ｔ22で終了される。次に、時点ｔ23でテストパターンデータＥＢR2の出力が開始されると共に、テストパターンデータＥＢR2に続いてテストパターンデータＥＢG2が出力されて時点ｔ24で終了される。なお、時点ｔ22〜時点ｔ23の期間は「２ＴB」に設定される。
【００７２】
次に、テストパターンデータのパルスの極性が反転されて、時点ｔ24から期間「２ＴB」経過の時点ｔ25からテストパターンデータＥＢB2の出力が開始される。時点ｔ26でテストパターンデータＥＢB2の出力が終了されると、期間「２ＴB」経過後の時点ｔ27からテストパターンデータＥＢR2の出力が開始されると共に、テストパターンデータＥＢR2に続いてテストパターンデータＥＢG2が出力されて時点ｔ28で終了される。
【００７３】
このテストパターンデータＥＢB2，ＥＢR2，ＥＢG2が信号選択部２５Ｂ，２５Ｒ，２５Ｇで選択されて選択データＰＯB，ＰＯR，ＰＯGとされると、図１７に示すように時点ｔ21よりテストパターンデータＥＢB2，ＥＢR2，ＥＢG2が選択データＰＯB，ＰＯR，ＰＯGとして供給される。また、テストパターンデータＥＢR1，ＥＢG1が選択データＰＯＡR，ＰＯＡGとして供給されるので、テストパターンデータＥＢG2の終了する時点ｔ24からテストパターンデータＥＢR1，ＥＢG1が順に供給される。
【００７４】
さらに、次の水平走査期間では、水平同期信号から「ＴA」経過後のタイミングで図１６に示すようにテストパターンデータＥＢB3，ＥＢR3，ＥＢG3が時点ｔ31より順に出力されて時点ｔ32で終了される。時点ｔ32から期間「４ＴB」経過後の時点ｔ34でテストパターンデータのパルスの極性が反転されて、時点ｔ34からテストパターンデータＥＢB3，ＥＢR3，ＥＢG3が順に出力されて時点ｔ35で終了される。
【００７５】
このテストパターンデータＥＢB3，ＥＢR3，ＥＢG3が信号選択部２５Ｂ，２５Ｒ，２５Ｇで選択されて選択データＰＯB，ＰＯR，ＰＯGとされると、図１７に示すように時点ｔ31よりテストパターンデータＥＢB3，ＥＢR3，ＥＢG3が選択データＰＯB，ＰＯR，ＰＯGとして供給される。また、テストパターンデータＥＢR2，ＥＢG2が選択データＰＯＡR，ＰＯＡGとして供給されるので、テストパターンデータＥＢG1の終了する時点ｔ32からテストパターンデータＥＢR2，ＥＢG2が順に供給される。さらに、テストパターンデータＥＢR1，ＥＢG1が選択データＰＯＢR，ＰＯＢGとして供給されるので、テストパターンデータＥＢG2の終了する時点ｔ33からテストパターンデータＥＢR1，ＥＢG1が順に供給される。
【００７６】
このため、プロセス回路３０のパターン比較部３９には、連続したパルスを形成する選択データＰＯB，ＰＯR，ＰＯG，ＰＯＡR，ＰＯＡG，ＰＯＢR，ＰＯＢGが供給される。また、判別パターン生成部４１で連続したパルスを形成する選択データＰＯB，ＰＯR，ＰＯG，ＰＯＡR，ＰＯＡG，ＰＯＢR，ＰＯＢGと等しい判別テストパターンデータＦＢを生成して、パターン比較部３９で判別パターンデータＦＢと選択データＰＯB，ＰＯR，ＰＯG，ＰＯＡR，ＰＯＡG，ＰＯＢR，ＰＯＢGの例えば排他的論理和を算出することにより、故障箇所がハイレベル「Ｈ」とされて容易に故障箇所を判別することができる。
【００７７】
なお、プロセス回路３０とレートコンバータ回路６０あるいはレートコンバータ回路６０とＶＴＲブロック２２の接続も同様にして故障箇所の判別が行われる。すなわち、送信側ではテストパターンデータが生成されると共に、受信側ではテストパターンデータとパターンの一致する判別パターンデータが生成される。この生成された判別パターンデータと受信されたテストパターンデータとをタイミングを合わせて比較することにより故障箇所の判別が行われ、例えばビューファインダ６４の画面上に故障個所が表示される。
【００７８】
このように、上述の実施の形態によれば、送信側ではパルスのタイミングが順次シフトされたパラレルのテストパターンデータが生成されて、複数の信号線路を介して出力される。また受信側ではテストパターンデータとパターンの一致するパラレルの判別パターンデータが生成されて、受信したテストパターンデータと判別パターンデータを比較して故障箇所の判別が行われて故障個所が表示される。また、テストパターンデータは撮像データＤＡR，ＤＡG，ＤＡBが光学的黒レベル（ＶＯＰＢ）である水平走査期間中に出力されるので、撮影前のビデオカメラの動作チェックでの故障箇所の判別だけでなく、撮影中に生じた故障箇所も速やかに検出することができる。
【００７９】
さらに、テストパターンデータはパルスデータを用いて行われるので、信号線路の導通状態だけでなく画像等のデータが正しく伝送されているか否かも判別することができる。
【００８０】
なお、上述の実施の形態では、ビデオカメラの信号処理回路やビデオカメラとビデオテープレコーダの接続の故障箇所を検出する場合について述べたが、ディジタルの信号を処理する信号処理回路であれば、ビデオカメラやビデオテープレコーダに限らず、例えば情報処理装置等にも容易に適用することができる。
【００８１】
【発明の効果】
この発明によれば、データの送信側に設けたテストパターン生成部から伝送するデータと同じデータレートでパラレルの所定のテストパターンデータが出力される。データの受信側の判別パターン生成部では、データの送信側から供給されるテストパターンデータに同期してテストパターンデータとパターンの等しいパラレルの判別パターンデータが生成されて、このテストパターンデータと判別パターンデータがパターン比較部で比較されて、比較結果に基づき伝送路の故障箇所が検出される。
【００８２】
このため、例えば集積回路が正しく実装されているか否か、あるいは集積回路が搭載された印刷配線基板間の接続状態が正しく接続されているか否かを容易に判別することができると共に、異常箇所の検出も容易とすることができる。さらに、信号処理装置間の接続状態を動作中に判別することができるので、常に信号処理装置の動作を正常な状態で行うことができる。
【図面の簡単な説明】
【図１】ビデオカメラ装置の斜視図である。
【図２】ビデオカメラ装置の側面図である。
【図３】カメラブロック２１の構成を示す図である。
【図４】プリプロセス回路２０の構成を示す図である。
【図５】プロセス回路３０の構成を示す図である。
【図６】治具２００の構成を示す図である。
【図７】テストパターンデータの出力タイミングを示す図である。
【図８】テストパターン生成部の構成を示す図である。
【図９】テストパターン生成部の動作（１／２）を示す図である。
【図１０】テストパターン生成部の動作（２／２）を示す図である。
【図１１】パルス生成部１２０の構成を示す図である。
【図１２】テストパターン生成部の出力を示す図である。
【図１３】パターン比較部２３の構成を示す図である。
【図１４】テストパターンデータＥＢB1，ＥＢR1，ＥＢG1を示す図である。
【図１５】テストパターンデータＥＢB2，ＥＢR2，ＥＢG2を示す図である。
【図１６】テストパターンデータＥＢB3，ＥＢR3，ＥＢG3を示す図である。
【図１７】選択データＰＯB〜ＰＯＢGのタイミングを示す図である。
【符号の説明】
１０Ｒ，１０Ｇ，１０Ｂ・・・ＣＣＤイメージセンサ部、１５・・・信号選択部、２０・・・プリプロセス回路、３０・・・プロセス回路、６０・・・レートコンバータ、２３，３９・・・パターン比較部、２６，４１・・・判別パターン生成部、２７，４２・・・テストパターン生成部、１２０・・・パルス生成部
【発明の属する技術分野】
この発明は信号処理装置と集積回路およびその自己診断方法に関する。詳しくは、パラレルの伝送データの送信側に伝送データと同じデータレートでパラレルの所定のテストパターンデータを出力するテストパターン生成部を設け、データの受信側に送信側から供給されるテストパターンデータに同期してパラレルの判別パターンデータを生成する判別パターン生成部と、テストパターンデータと判別パターンデータを比較するパターン比較部を設け、このパターン比較部の比較結果に基づき送信側と受信側とのデータ伝送路の故障箇所を検出するものである。
【０００２】
【従来の技術】
従来、ディジタルの信号処理回路を有した電子機器、例えばディジタルのビデオカメラ装置においては、ＣＣＤイメージセンサなどから得られるアナログ撮像信号を一旦ディジタル化し、ディジタル化された撮像信号に対して、各種非線形信号処理を施して映像信号が生成されている。
【０００３】
ここで、従来のディジタルのビデオカメラ装置について説明する。被写体からの撮像光は、赤色光（Ｒ）成分，緑色光（Ｇ）成分，青色光（Ｂ）成分の三原色光成分に分解されてカラー撮像部、例えばＣＣＤイメージセンサでそれぞれ撮像される。
【０００４】
このＣＣＤイメージセンサで得られた三原色撮像信号は、Ａ／Ｄコンバータでディジタルの撮像データとされてプリプロセス回路に供給される。プリプロセス回路では、画素の欠陥補正やシェーディング補正等が行われて三原色撮像データが生成されてプロセス回路に供給される。
【０００５】
プロセス回路では三原色撮像データを用いてリニアマトリクス処理やガンマ補正、ニー補正およびアパーチャ補償等が行われる。さらにプロセス回路では、補正等が行われた三原色撮像データから輝度データおよび色差データが生成される。
【０００６】
このプロセス回路で生成された輝度データおよび色差データは、Ｄ／Ａコンバータでアナログの輝度信号および色差信号とされて、さらにエンコーダで輝度信号および色差信号に基づき複合映像信号信号が生成されて出力される。
【０００７】
また、輝度データおよび色差データがレートコンバータ回路に供給されて、クロックレートが、例えばこのビデオカメラ装置に接続されるビデオテープレコーダに対応するクロックレートに変換されてビデオテープレコーダに記録される。
【０００８】
このプリプロセス回路やプロセス回路およびレートコンバータ回路は、各回路のパラメータデータを変更して処理動作を変えることができる。このため、各回路で所望の処理動作を行うためにパラメータデータが動作開始前に各回路に供給されて保持される。
【０００９】
【発明が解決しようとする課題】
ところで、上述のようなビデオカメラ装置では、プリプロセス回路やプロセス回路およびレートコンバータ回路等がそれぞれ回路毎に集積回路化されている。これらの集積回路を例えば半田付けで印刷配線基板に実装したときには、集積回路が実装された印刷配線基板が正しく動作することが確認される。また、集積回路が異なる印刷配線基板に実装されている場合には、印刷配線基板間の接続を含めて正しく動作することが確認される。
【００１０】
ここで、故障が検出されたときには故障箇所を逐一調べなければならないが、信号がディジタル化されていると共に部品が高密度で実装されているので、故障箇所の発見が困難となるという問題が生ずる。また、ビデオカメラ装置に故障を生じたときにも、故障箇所の発見が困難であるので、修理に要する時間が長時間とされてしまう。
【００１１】
そこで、この発明では故障箇所を容易に発見できる信号処理装置と集積回路おおびその自己診断方法を提供するものである。
【００１２】
【課題を解決するための手段】
この発明に係る信号処理装置は、第１の処理回路と、この第１の処理回路に接続される第２の処理回路からなる信号処理装置において、第１の処理回路には、第１の処理回路と第２の処理回路間で伝送されるパラレルの伝送データと同じデータレートでパラレルの所定のテストパターンデータを出力するテストパターン生成部を備え、第２の処理回路には、第１の処理回路から供給されるテストパターンデータに同期するパラレルの判別パターンデータを生成する判別パターン生成部と、テストパターンデータと判別パターンデータを比較するパターン比較部と、パターン比較部の比較結果に基づいて第１の処理回路と第２の処理回路間のデータ伝送路の故障箇所を検出する自己診断部とを備え、第１の処理回路と第２の処理回路間のデータ伝送路は、第１の処理回路と第２の処理回路とを信号遅延素子を介して接続する信号線を有し、第２の処理回路の判別パターン生成部では、第１の処理回路から供給されるテストパターンデータの信号遅延素子での遅延量を予め考慮して判別パターンデータを生成するものである。
【００１３】
この発明に係る集積回路は、パラレルの伝送データと、該伝送データと同じデータレートでパラレルのテストパターンデータ、および信号遅延素子を介して伝送データとテストパターンデータが入力されるデータ入力部と、データ入力部に入力されるパラレルのテストパターンデータと同期したパラレルの判別パターンデータの生成を行い、該判別パターンデータは、テストパターンデータの信号遅延素子での遅延量を予め考慮して生成する判別パターン生成部と、データ入力部に入力されるテストパターンデータと判別パターン生成部で生成される判別パターンデータを比較するパターン比較部と、パターン比較部の比較結果に基づいて伝送データのデータ伝送路の故障箇所を検出する自己診断部とを備えるものである。
【００１４】
さらに、この発明に係る自己診断方法は、第１の処理回路と第２の処理回路間のデータ伝送路が、第１の処理回路と第２の処理回路とを信号遅延素子を介して接続する信号線を有するとき、第１の処理回路からパラレルの伝送データと同じデータレートでパラレルの所定のテストパターンデータを信号線を介して第２の処理回路に供給し、第２の処理回路でテストパターンデータに同期するパラレルの判別パターンデータの生成を行い、該判別パターンデータは、第１の処理回路から供給されるテストパターンデータの信号遅延素子での遅延量を予め考慮して生成し、テストパターンと判別パターンデータを比較して、比較結果に基づき第１の処理回路と第２の処理回路間のデータ伝送路の故障箇所を検出するものである。
【００１５】
この発明においては、データの送信側に設けたテストパターン生成部から伝送データと同じデータレートでパラレルの所定のテストパターンデータが出力される。データの受信側の判別パターン生成部では、データの送信側から供給されるテストパターンデータに同期して、例えばテストパターンデータと同じパターンのパラレルの判別パターンデータが生成されて、このテストパターンデータと判別パターンデータがパターン比較部で比較されて、比較結果に基づき伝送路の故障箇所が検出される。
【００１６】
【発明の実施の形態】
続いてこの発明に係る信号処理装置と集積回路およびその自己診断方法の実施の一形態について、例えばディジタルのビデオカメラ装置を用いて詳細に説明する。
【００１７】
図１はビデオカメラ装置の斜視図、図２は側面図を示している。ビデオカメラ装置はカメラブロック２１とカメラブロック２１に連結される連結部材、例えばＶＴＲブロック２２を備えている。
【００１８】
カメラブロック２１の下部には、ショルダーパット２４が取付けられており、カメラブロック２１の後面２３側から突出しているショルダーパット２４の上面にＶＴＲブロック２２が載置される。さらに、カメラブロック２１の後面２３側に設けられた雌コネクタ２５のコンタクト部（図示せず）には、ＶＴＲブロック２２の前面２６側に設けられた雄コネクタ２７のコンタクトピン２８が押し込まれて雌コネクタ２５と雄コネクタ２７が機械的に嵌合されると共にカメラブロック２１とＶＴＲブロック２２が電気的に接続されて一体化される。
【００１９】
このカメラブロック２１の構成を図３に示す。図３において、被写体を撮影してカラー撮像部、例えばＣＣＤイメージセンサ部１０Ｒ，１０Ｇ，１０Ｂから得られた三原色撮像信号ＳR，ＳG，ＳBは、Ａ／Ｄコンバータ１３でディジタルの撮像データＤＡR，ＤＡG，ＤＡBとされて信号選択部１５に供給される。
【００２０】
また、信号選択部１５には、例えばビデオカメラ装置のメンテナンス時に後述する動作チェック用の治具２００が接続されてテストパターンデータＥＡR，ＥＡG，ＥＡBが供給される。信号選択部１５では、撮像データＤＡR，ＤＡG，ＤＡBあるいはテストパターンデータＥＡR，ＥＡG，ＥＡBが選択されて、選択データＰＩR，ＰＩG，ＰＩBとしてプリプロセス回路２０に供給される。
【００２１】
ここで、プリプロセス回路２０の構成を図４に示す。信号選択部１５から供給された選択データＰＩR，ＰＩG，ＰＩBは、レジスタ２１Ｒ，２１Ｇ，２１Ｂを介してプリプロセス信号処理部２２とパターン比較部２３およびパルス検出部２４に供給される。
【００２２】
プリプロセス信号処理部２２では、選択データＰＩR，ＰＩG，ＰＩBが撮像データＤＡR，ＤＡG，ＤＡBであるときに、選択データＰＩR，ＰＩG，ＰＩBに対して画素の欠陥補正やシーディング補正等が行われる。この補正が行われた選択データＰＩR，ＰＩG，ＰＩBは、三原色撮像データＤＢR，ＤＢG，ＤＢBとして信号選択部２５Ｒ，２５Ｇ，２５Ｂに供給される。なお欠陥補正やシーディング補正は、図３に示すようにプリプロセス回路２０に接続されたＲＡＭ１７を利用して行われる。
【００２３】
選択データＰＩR，ＰＩG，ＰＩBがテストパターンデータＥＡR，ＥＡG，ＥＡBであるときには、後述するマイクロコンピュータ（以下「マイコン」という）７６からの制御信号ＣＡに基づき、テストパターンデータＥＡR，ＥＡG，ＥＡBに同期して、判別パターン生成部２６で判別パターンデータＦＡR，ＦＡG，ＦＡBが生成されてパターン比較部２３に供給される。パターン比較部２３では、判別パターンデータＦＡR，ＦＡG，ＦＡBと選択データＰＩR，ＰＩG，ＰＩBが比較されて、比較結果ＲＰＡがマイコン７６に供給される。
【００２４】
パルス検出部２４では、選択データＰＩR，ＰＩG，ＰＩBが撮像データＤＡR，ＤＡG，ＤＡBであるときに、選択データＰＩR，ＰＩG，ＰＩBのパルスの有無が判別される。このパルス検出部２４の判別結果ＲＣＡはマイコン７６に供給される。
【００２５】
また、マイコン７６からの制御信号ＣＡに基づき、テストパターン生成部２７ではテストパターンデータＥＢR，ＥＢG，ＥＢBが生成されて信号選択部２５Ｒ，２５Ｇ，２５Ｂに供給される。さらに、テストパターン生成部２７では、制御信号ＣＡに基づいて選択信号ＳＥＡが生成されて信号選択部２５Ｒ，２５Ｇ，２５Ｂに供給される。
【００２６】
信号選択部２５Ｒ，２５Ｇ，２５Ｂでは、選択信号ＳＥＡに基づいて三原色撮像データＤＢR，ＤＢG，ＤＢBあるいはテストパターンデータＥＢR，ＥＢG，ＥＢBのいずれかのデータが選択されて、レジスタ２８Ｒ，２８Ｇ，２８Ｂを介して選択データＰＯR，ＰＯG，ＰＯBとしてプロセス回路３０に供給される。
【００２７】
選択データＰＯRは、図３に示すように遅延部５１ＡRで１水平走査期間だけ遅延されてプロセス回路３０に供給されると共に、遅延部５１ＢRで更に１水平走査期間だけ遅延されてプロセス回路３０に供給される。同様に、選択データＰＯGが遅延部５１ＡG，５１ＢGで遅延されてプロセス回路３０に供給される。
【００２８】
図５はプロセス回路３０の構成を示している。図５に示すように、プリプロセス回路２０からの選択データＰＯR，ＰＯG，ＰＯBは、レジスタ３１，３４，３７を介してプロセス信号処理部３８とパターン比較部３９に供給される。
【００２９】
遅延部５１ＡRで遅延された選択データＰＯRは、選択データＰＯＡRとしてレジスタ３２を介しプロセス信号処理部３８とパターン比較部３９に供給される。さらに、遅延部５１ＢRで遅延された選択データＰＯＡRは選択データＰＯＢRとしてレジスタ３３を介しプロセス信号処理部３８とパターン比較部３９に供給される。
【００３０】
同様に、遅延部５１ＡGで遅延された選択データＰＯGは、選択データＰＯＡGとしてレジスタ３５を介しプロセス信号処理部３８とパターン比較部３９に供給される。さらに遅延部５１ＢGで遅延された選択データＰＯＡGは、選択データＰＯＢGとしてレジスタ３６を介しプロセス信号処理部３８とパターン比較部３９に供給される。
【００３１】
プロセス信号処理部３８では選択データＰＯR，ＰＯＡR，ＰＯＢR，ＰＯG，ＰＯＡG，ＰＯＢG，ＰＯBを用いてリニアマトリクス処理やガンマ補正、ニー補正およびアパーチャ補正等が行われると共に、ＹＣマトリクス処理によって輝度データＤＹと色差データＤＣｒ，ＤＣｂが生成されて、信号選択部４０Ｙ，４０ｒ，４０ｂに供給される。
【００３２】
判別パターン生成部４１では、マイコン７６からの制御信号ＣＢに基づき、選択データＰＯR，ＰＯＡR，ＰＯＢR，ＰＯG，ＰＯＡG，ＰＯＢG，ＰＯBに同期して判別パターンデータＦＢR，ＦＢＡR，ＦＢＢR，ＦＢG，ＦＢＡG，ＦＢＢG，ＦＢBが生成されてパターン比較部３９に供給される。パターン比較部３９では、判別パターンデータＦＢR，ＦＢＡR，ＦＢＢR，ＦＢG，ＦＢＡG，ＦＢＢG，ＦＢB，ＦＡR，ＦＡG，ＦＡBと選択データＰＯR，ＰＯＡR，ＰＯＢR，ＰＯG，ＰＯＡG，ＰＯＢG，ＰＯBが比較されて、比較結果ＲＰＢがマイコン７６に供給される。
【００３３】
テストパターン生成部４２では、マイコン７６からの制御信号ＣＢに基づきテストパターンデータＥＹ，ＥＣr，ＥＣbが生成されて、信号選択部４０Ｙ，４０ｒ，４０ｂに供給される。またテストパターン生成部４２では、制御信号ＣＢに基づいて選択信号ＳＥＢが生成されて信号選択部４０Ｙ，４０ｒ，４０ｂに供給される。
【００３４】
信号選択部４０Ｙ，４０ｒ，４０ｂでは、選択信号ＳＥＢに基づいて輝度データＤＹと色差データＤＣｒ，ＤＣｂ、あるいはテストパターンデータＥＹ，ＥＣr，ＥＣbのいずれかのデータが選択されて、レジスタ４３Ｙ，４３ｒ，４３ｂを介して選択データＲＯY，ＲＯCr，ＲＯCbとして図３に示すＦＩＦＯ部５２に供給される。また、プロセス信号処理部３８ではビューファインダデータＶＦＤが生成されてＦＩＦＯ部５２に供給される。
【００３５】
図３に示すＦＩＦＯ部５２では、選択データＲＯY，ＲＯCr，ＲＯCbおよびビューファインダデータＶＦＤの切り出し制御が行われる。例えば、画像のアスペクト比が「１６：９」となる選択データＲＯY，ＲＯCr，ＲＯCbから、画像のアスペクト比が「４：３」となるように選択データＲＯY，ＲＯCr，ＲＯCbが切り出されてＤ／Ａコンバータ５３とレートコンバータ回路６０に供給される。またビューファインダデータＶＦＤの切り出しが制御されて、Ｄ／Ａコンバータ５４に供給される。
【００３６】
Ｄ／Ａコンバータ５３では、切り出された選択データＲＯY，ＲＯCr，ＲＯCbがアナログの輝度信号ＳYおよび色差信号ＳCr，ＳCbとされてエンコーダ部６２に供給される。エンコーダ部６２では、輝度信号ＳYおよび色差信号ＳCr，ＳCbに基づき映像信号ＳVが生成されて出力される。Ｄ／Ａコンバータ５４では、ビューファインダデータＶＦＤがアナログのビューファインダ信号ＳFとされる。このビューファインダ信号ＳFがビューファインダ６４に供給されて撮影画像等がビューファインダ６４に表示される。
【００３７】
レートコンバータ回路６０では、選択データＲＯY，ＲＯCr，ＲＯCbのクロックレートが、例えばこのカメラブロック２１に接続されるＶＴＲブロック２２に対応するクロックレートに変換されて出力される。またレートコンバータ回路６０では、プリプロセス回路２０およびプロセス回路３０と同様に判別パターン生成部とパターン比較部を有しており、判別パターン生成部からのデータとプロセス回路３０からＦＩＦＯ部５２を介して供給されたテストパターンデータが比較される。このパターン比較部の比較結果ＲＰＣは、バスを介して後述するマイコン７６に供給される。さらに、レートコンバータ回路６０はテストパターン生成部を有しており、このテストパターン生成部で発生されたデータは、クロックレートの変換された画像データＤＯY，ＤＯCr，ＤＯCbと共にＶＴＲブロック２２に供給される。なお、レートコンバータ回路６０は、マイコン７６からの制御信号ＣＣによって動作が制御される。
【００３８】
このＶＴＲブロック２２も判別パターン生成部とパターン比較部を有しており、判別パターン生成部からのデータとレートコンバータ回路６０のテストパターン生成部からのテストパターンデータが比較されて、故障の発生が判別される。このパターン比較部の比較結果ＲＰＤはマイコン７６に供給される。
【００３９】
マイコン７６では、制御信号ＣＡ，ＣＢ，ＣＣによってプリプロセス回路２０、プロセス回路３０、レートコンバータ回路６０の制御が行われると共に、プリプロセス回路２０やプロセス回路３０、レートコンバータ回路６０及びＶＴＲブロック２２からの比較結果ＲＰＡ，ＲＰＢ，ＲＰＣ，ＲＰＤや判別結果ＲＣＡに基づき各回路およびＶＴＲブロック２２が正しく接続されているか否かを判別することができる。
【００４０】
なお、基準信号発生部７０では、水平同期信号ＨＤや垂直同期信号ＶＤ等が生成される。この水平同期信号ＨＤや垂直同期信号ＶＤ等がプロセス回路３０やレートコンバータ回路６０に供給されて信号処理が所定のタイミングで行われる。また基準信号発生部７０では、駆動制御部７２の動作の基準タイミングとなる基準信号ＨＦが生成される。
【００４１】
また、駆動制御部７２にはＤ／Ａコンバータ７４が接続されており、プリプロセス回路２０で算出されたシェーディング補正データがアナログのシェーディング補正信号ＳＨとされて駆動制御部７２に供給される。この駆動制御部７２では、基準信号発生部７０からの基準信号ＨＦやプリプロセス回路２０からのシェーディング補正信号ＳＨに基づき駆動信号ＲＶが生成される。この駆動信号ＲＶによってシェーディング補正回路を備えるＣＣＤイメージセンサ部１０Ｒ，１０Ｇ，１０Ｂが駆動されるため、シェーディングの少ない撮像信号ＳR，ＳG，ＳBを得ることができる。さらに、基準信号ＨＦに同期するクロック信号ＣＫが生成されると共に、このクロック信号ＣＫがプリプロセス回路２０、プロセス回路３０、レートコンバータ回路６０等に供給されることにより、各回路での信号処理が同期して行われる。
【００４２】
次に、動作チェック用の治具２００の構成を図６に示す。図６において、トリガ発生部２０１には、基準信号発生部７０から水平同期信号ＨＤおよび垂直同期信号ＶＤが供給されると共に、駆動制御部７２からクロック信号ＣＫが供給される。なお、駆動制御部７２からクロック信号ＣＫは、テストパターン生成部２０２にも供給される。トリガ発生部２０１では、水平同期信号ＨＤと垂直同期信号ＶＤおよびクロック信号ＣＫに基づき、所定のタイミングでトリガ信号ＴＧが生成されてテストパターン生成部２０２に供給される。テストパターン生成部２０２では、トリガ信号ＴＧに基づきテストパターンデータＥＡR，ＥＡG，ＥＡBが生成されて出力される。なお、テストパターンデータＥＡR，ＥＡG，ＥＡBの出力は、クロック信号ＣＫに基づいて行われる。
【００４３】
次に、自己診断動作について説明する。図７はテストパターンデータの出力タイミングを示している。図７Ａは垂直同期パルスＶＤを示しており、図７Ｂは水平同期パルスＨＤを示している。また、図７Ｃは赤色撮像データＤＡRを示している。図７Ｄは緑色撮像データＤＡGを示しており、図７Ｅは青色撮像データＤＡBを示している。図７Ｆ〜Ｊは次のフィールドの水平同期パルスＨＤおよび撮像データＤＡR，ＤＡG，ＤＡBを示している。なお、水平同期パルスＨＤで示す番号は水平走査ライン番号を示しており、三原色撮像データＤＡR，ＤＡG，ＤＡBは、ＣＣＤイメージセンサ部１０Ｒ，１０Ｇ，１０Ｂの画素の水平ライン番号を示している。
【００４４】
図４に示す信号選択部２５Ｒ，２５Ｇ，２５Ｂや図５に示す信号選択部４０Ｙ，４０ｒ，４０ｂでは、撮像データＤＡR，ＤＡG，ＤＡBが光学的黒レベル（ＶＯＰＢ）である例えば第１５番目および第２７７番目の水平走査ラインの期間中にテストパターンデータＥＢR，ＥＢG，ＥＢBやテストパターンデータＥＹ，ＥＣr，ＥＣbが選択されて次段の回路に供給される。このように、故障判別のためのテストパターンデータは、撮像データＤＡR，ＤＡG，ＤＡBが光学的黒レベルである期間中に出力されるので、表示される画像に影響を与えることなくデータを伝送することができる。なお、信号選択部１５では、治具２００が接続されたときにも同様に、第１５番目および第２７７番目の水平走査ラインの期間中に治具２００のテストパターン生成部２０２から供給されたテストパターンデータＥＡR，ＥＡG，ＥＡBが選択される。
【００４５】
次に、テストパターン生成部の一例について図８〜図１２を用いて説明する。なお、判別パターン生成部もテストパターン生成部と同様に構成される。
【００４６】
図８に示すトリガ信号入力端子１００には、Ｊ−Ｋフリップフロップ１０１のＪ入力端子とＯＲゲート１０２，１０４の入力端子が接続される。ＪーＫフリップフロップ１０１のＫ入力端子はＡＮＤゲート１１１の出力端子が接続される。
【００４７】
ここで、撮像データＤＡR，ＤＡG，ＤＡBが光学的黒レベル（ＶＯＰＢ）である期間中、図９および図１２に示すように時点ｔ1でマイコン７６から正パルスのトリガ信号ＴＲがトリガ信号入力端子１００に供給されると、ＯＲゲート１０２の出力ＬＢはハイレベル「Ｈ」とされると共にＯＲゲート１０４の出力ＬＣはハイレベル「Ｈ」とされる。なお、ラッチ１０７-1〜１０７-12，１１０Ｒ，１１０Ｇ，１１０Ｂのラッチデータは、初期状態でローレベル「Ｌ」とされており、ＡＮＤゲート１１１の出力ＬＨはローレベル「Ｌ」とされる。
【００４８】
また、ＡＮＤゲート１１１の出力ＬＨはローレベル「Ｌ」であることからＮＡＮＤゲート１０５の出力ＬＥはハイレベル「Ｈ」とされるので、ＡＮＤゲート１０６-1の出力はハイレベル「Ｈ」とされる。
【００４９】
セレクタ１０８Ｂでは、ＯＲゲート１０２の出力ＬＢがハイレベル「Ｈ」とされたことにより、ハイレベル「Ｈ」とされたＯＲゲート１０４の出力ＬＣが選択されてＡＮＤゲート１０９Ｂに供給される。またＮＡＮＤゲート１０５の出力ＬＥはハイレベル「Ｈ」であるので、ＡＮＤゲート１０９Ｂの出力はハイレベル「Ｈ」とされる。なお、セレクタ１０８Ｒではローレベル「Ｌ」とされているラッチ１１０Ｂの出力ＬＧBが選択されると共に、セレクタ１０８Ｇではローレベル「Ｌ」とされているラッチ１１０Ｒの出力ＬＧRが選択される。
【００５０】
このため、図９に次の示すように、次のクロック信号ＣＫの立ち上がりである時点ｔ2ではラッチ１０７-1の出力ＬＦとラッチ１１０Ｂの出力ＬＧBだけがハイレベル「Ｈ」とされる。また、Ｊ−Ｋフリップフロップ１０１のＱ出力端子の出力ＬＡはハイレベル「Ｈ」とされる。なお、ラッチ１０７-1〜１０７-12，１１０Ｒ，１１０Ｇ，１１０Ｂの各出力とＪ−Ｋフリップフロップ１０１の出力ＬＡは、パルス生成部１２０に供給される。また、ＯＲゲート１０２の出力はローレベル「Ｌ」とされるので、セレクタ１０８Ｂではラッチ１１０Ｂの出力ＬＧBが選択される。またセレクタ１０８Ｒではラッチ１１０Ｒの出力ＬＧRが選択されると共に、セレクタ１０８Ｇではラッチ１１０Ｇの出力ＬＧGが選択される。
【００５１】
図１１はパルス生成部１２０の構成を示している。図８のラッチ１０７-1の出力ＬＦ1は、図１１に示すようにＡＮＤゲート１２１Ｂ-1，１２１Ｒ-1，１２１Ｇ-1に供給される。ラッチ１０７-2の出力ＬＦ2はＡＮＤゲート１２１Ｂ-2，１２１Ｒ-2，１２１Ｇ-2に供給される。以下同様にラッチ１０７-3〜１０７-12の出力ＬＦ3〜ＬＦ12がＡＮＤゲート１２１Ｂ-3〜１２１Ｂ-12，１２１Ｒ-3〜１２１Ｒ-12，１２１Ｇ-3〜１２１Ｇ-12に供給される。
【００５２】
また、図８のラッチ１１０Ｂの出力ＬＧBは、図１１に示すようにＡＮＤゲート１２１Ｂ-1〜１２１Ｂ-12に供給される。またラッチ１１０Ｒの出力ＬＧRは、ＡＮＤゲート１２１Ｒ-1〜１２１Ｒ-12に供給されると共に、ラッチ１１０Ｇの出力ＬＧGは、ＡＮＤゲート１２１Ｇ-1〜１２１Ｇ-12に供給される。
【００５３】
ここで、ラッチ１０７-1の出力ＬＦ1とラッチ１１０Bの出力ＬＧBがハイレベル「Ｈ」とされているので、ＡＮＤゲート１２１B-1の出力がハイレベル「Ｈ」とされると共に、Ｊ−Ｋフリップフロップ１０１の出力ＬＡがハイレベル「Ｈ」とされていることから、図１２に示すように時点ｔ2でＥＯＲゲート１２２Ｂ-1の出力Ｂ1はローレベル「Ｌ」とされる。なお、ＡＮＤゲート１２１Ｂ-2〜１２１Ｂ-12，１２１Ｒ-1〜１２１Ｒ-12，１２１Ｇ-1〜１２１Ｇ-12の出力はローレベル「Ｌ」であるので、ＥＯＲゲート１２２Ｂ-2〜１２２Ｂ-12，１２２Ｒ-1〜１２２Ｒ-12，１２２Ｇ-1〜１２２Ｇ-12の出力Ｂ2〜Ｂ12，Ｒ1〜Ｒ12，Ｇ1〜Ｇ12は、図１２に示すようにハイレベル「Ｈ」とされる。
【００５４】
次に、図８に示すラッチ１０７-1の出力ＬＦ1がハイレベル「Ｈ」とされてＡＮＤゲート１０６-2の出力がハイレベル「Ｈ」とされていると共に、ＯＲゲート１０２の出力ＬＢがローレベル「Ｌ」とされてＡＮＤゲート１０６-1の出力がローレベル「Ｌ」とされていることから、図９に示すように次のクロックＣＫの立ち上がりである時点ｔ3でラッチ１０７-2の出力ＬＦ2がハイレベル「Ｈ」とされると共に、ラッチ１０７-1の出力ＬＦ1はローレベル「Ｌ」とされる。
【００５５】
このため、図１１に示すＡＮＤゲート１２１Ｂ-2の出力だけがハイレベル「Ｈ」とされて、ＥＯＲゲート１２２Ｂ-2の出力Ｂ2だけが図１２に示すようにローレベル「Ｌ」とされる。
【００５６】
以下同様に処理されて、図９の時点ｔ4でラッチ１０７-12の出力ＬＦ12がハイレベル「Ｈ」とされると、ＯＲゲート１０２の出力ＬＢがハイレベル「Ｈ」とされるので、セレクタ１０８Ｂではローレベル「Ｌ」とされているＯＲゲート１０４の出力ＬＣが選択されてＡＮＤゲート１０９Ｂの出力がローレベル「Ｌ」とされる。また、セレクタ１０８Ｒではハイレベル「Ｈ」とされているラッチ１１０Ｂの出力ＬＧBが選択されてＡＮＤゲート１０９Ｒの出力がハイレベル「Ｈ」とされる。さらに、ＯＲゲート１０２の出力ＬＢがハイレベル「Ｈ」とされるので、ＡＮＤゲート１０６-1の出力がハイレベル「Ｈ」とされる。このため、クロック信号ＣＫの次の立ち上がりである時点ｔ5でラッチ１０７-1の出力ＬＦ1とラッチ１１０Ｒの出力ＬＧRだけがハイレベル「Ｈ」とされて、図１１に示すＥＯＲゲート１２２Ｒ1の出力Ｒ1だけがローレベル「Ｌ」とされる。
【００５７】
その後同様に処理されて、ＥＯＲゲート１２２Ｇ-12の出力Ｇ12だけがローレベル「Ｌ」とされる図９および図１２の時点ｔ6では、ラッチ１０７-12の出力ＬＦ12とラッチ１１０Ｇの出力ＬＧGがハイレベル「Ｈ」とされるので、ＡＮＤゲート１１１の出力ＬＨがハイレベル「Ｈ」とされる。またＯＲゲート１０２の出力ＬＢがハイレベル「Ｈ」とされるので、セレクタ１０８ＢではＯＲゲート１０４の出力ＬＣが選択される。このＯＲゲート１０４の出力ＬＣは、Ｊ−Ｋフリップフロップ１０１の出力ＬＡがハイレベル「Ｈ」であると共にＡＮＤゲート１１１の出力ＬＨがハイレベル「Ｈ」であり、ＡＮＤゲート１０３の出力がハイレベル「Ｈ」とされるので、ハイレベル「Ｈ」とされる。またＮＡＮＤゲート１０５の出力ＬＥは、Ｊ−Ｋフリップフロップ１０１の出力ＬＤがローレベル「Ｌ」とされているので、ＡＮＤゲート１１１の出力ＬＨに係らずハイレベル「Ｈ」とされて、ＡＮＤゲート１０６-1の出力はハイレベル「Ｈ」とされる。
【００５８】
このため、クロック信号ＣＫの次の立ち上がりである時点ｔ7で、Ｊ−Ｋフリップフロップ１０１の出力ＬＡはローレベル「Ｌ」とされると共に、ラッチ１０７-1の出力ＬＦ1とラッチ１１０Ｂの出力ＬＧBだけがハイレベル「Ｈ」とされる。なお、ＮＡＮＤゲート１０５の出力ＬＥは、Ｊ−Ｋフリップフロップ１０１の出力ＬＤがハイレベル「Ｈ」とされても、ＡＮＤゲート１１１の出力ＬＨがローレベル「Ｌ」とされるので、ハイレベル「Ｈ」の状態が保持される。
【００５９】
ラッチ１０７-1の出力ＬＦ1とラッチ１１０Ｂの出力ＬＧBだけがハイレベル「Ｈ」とされると、図１１に示すＡＮＤゲート１２１Ｂ-1だけがハイレベル「Ｈ」とされる。ここで、ＥＯＲゲート１２２Ｂ-1〜１２２Ｂ-12，１２２Ｒ-1〜１２２Ｒ-12，１２２Ｇ-1〜１２２Ｇ-12に供給されるＪ−Ｋフリップフロップ１０１の出力ＬＡはローレベル「Ｌ」とされているので、図１２の時点ｔ7でＥＯＲゲート１２２Ｂ-1の出力Ｂ1だけがハイレベル「Ｈ」とされて、他の出力Ｂ2〜Ｂ12，Ｒ1〜Ｒ12，Ｂ1〜Ｂ12はローレベル「Ｌ」とされる。
【００６０】
その後、上述したように処理が繰り返されて、出力がハイレベル「Ｈ」とされるＥＯＲゲートが順次切り換えられる。ここで、図１０に示す時点ｔ8でラッチ１０７-12の出力ＬＦ12がハイレベル「Ｈ」とされると共にラッチ１１０Ｇの出力ＬＧGがハイレベル「Ｈ」であるので、ＡＮＤゲート１１１の出力ＬＨがハイレベル「Ｈ」とされる。このとき、ＮＡＮＤゲート１０５の出力ＬＥは、Ｊ−Ｋフリップフロップ１０１の出力ＬＤがハイレベル「Ｈ」であると共にＡＮＤゲート１１１の出力ＬＨがハイレベル「Ｈ」であることから、ローレベル「Ｌ」とされる。このため、ＡＮＤゲート１０６-1の出力はローレベル「Ｌ」とされるので、クロック信号ＣＫの次の立ち上がり、すなわち図１０の時点ｔ9で、ラッチ１０７-1〜１０７-12の出力ＬＦ1〜ＬＦ12とラッチ１１０Ｂ，１１０Ｒ，１１０Ｇの出力ＬＧB，ＬＧR，ＬＧGは全てローレベル「Ｌ」とされて、図１２に示すＥＯＲゲートの出力Ｂ1〜Ｂ12，Ｒ1〜Ｒ12，Ｇ1〜Ｇ12も時点ｔ9で全てローレベル「Ｌ」とされて、テストパターン生成動作が終了される。
【００６１】
ここで、プリプロセス回路２０に供給される治具２００のテストパターン生成部２０２からのテストパターンデータＥＡR，ＥＡG，ＥＡBがそれぞれ１２ビットのパラレルデータであるときには、上述のＥＯＲゲートの出力Ｂ1〜Ｂ12がテストパターンデータＥＡB、出力Ｒ1〜Ｒ12がテストパターンデータＥＡR、出力Ｇ1〜Ｇ12がテストパターンデータＥＡGとされて、図４に示すプリプロセス回路２０のパターン比較部２３に供給される。
【００６２】
また、プリプロセス回路２０の判別パターン生成部２６は、図８および図１１で示すパターン生成部と同様に構成されており、上述のＥＯＲゲートの出力Ｂ1〜Ｂ12が判別パターンデータＦＡB、出力Ｒ1〜Ｒ12が判別パターンデータＦＡR、出力Ｇ1〜Ｇ12が判別パターンデータＦＡGとされて、パターン比較部２３に供給される。
【００６３】
パターン比較部２３は図１３に示す構成とされており、テストパターンデータＥＡB，ＥＡR，ＥＡGがＥＯＲゲート１３０Ｂ-1〜１３０Ｂ-12，１３０Ｒ-1〜１３０Ｒ-12，１３０Ｇ-1〜１３０Ｇ-12に供給される。例えば、テストパターンデータＥＡB-1はＥＯＲゲート１３０Ｂ-1に供給され、テストパターンデータＥＡR-1はＥＯＲゲート１３０Ｒ-1に供給される。また判別パターンデータＦＡB，ＦＡR，ＦＡGもＥＯＲゲート１３０Ｂ-1〜１３０Ｂ-12，１３０Ｒ-1〜１３０Ｒ-12，１３０Ｇ-1〜１３０Ｇ-12に供給される。例えば、判別パターンデータＦＡB-1はＥＯＲゲート１３０Ｂ-1に供給され、判別パターンデータＦＡR-1はＥＯＲゲート１３０Ｒ-1に供給される。
【００６４】
このため、テストパターンデータＥＡB，ＥＡR，ＥＡGと判別パターンデータＦＡB，ＦＡR，ＦＡGのタイミングを合わせたときに、テストパターンデータＥＡB，ＥＡR，ＥＡGが正しくパターン比較部２３に伝送されたときには、ＥＯＲゲート１３０Ｂ-1〜１３０Ｂ-12，１３０Ｒ-1〜１３０Ｒ-12，１３０Ｇ-1〜１３０Ｇ-12の出力ＲＰＡB-1〜ＲＰＡB-12，ＲＰＡR-1〜ＲＰＡR-12，ＲＰＡG-1〜ＲＰＡG-12は全てローレベル「Ｌ」とされる。また、例えば信号線路の断線や短絡等を生じている場合には、故障箇所に相当するＥＯＲゲートの出力がハイレベル「Ｈ」とされるので容易に故障箇所を検出することができる。また、テストパターンデータは図１２に示すように負パルスデータに続いて正パルスデータとされているので、信号線路の断線や短絡等だけでなく、パルスデータが正しく伝送されているか否かも判別することができる。
【００６５】
ところで、図３に示すプロセス回路３０にはプリプロセス回路２０から出力される選択データＰＯR，ＰＯGと、選択データＰＯR，ＰＯGが遅延部５１ＡR，５１ＡGによって１水平走査期間だけ遅延されて選択データＰＯＡR，ＰＯＡGとして供給される。さらに、選択データＰＯR，ＰＯGが遅延部５１ＡR，５１ＢR，５１ＡG，５１ＢGによって２水平走査期間だけ遅延されて選択データＰＯＢR，ＰＯＢGとして供給される。このため、図４に示すプリプロセス回路２０のテストパターン生成部２７では、撮像データＤＡR，ＤＡG，ＤＡBが光学的黒レベル（ＶＯＰＢ）である水平走査期間中に、水平同期信号ＨＤのパルスを基準としたタイミングで図１４に示すようにテストパターンデータＥＢB1，ＥＢR1，ＥＢG1が出力される。
【００６６】
テストパターンデータＥＢB1は時点ｔ11で出力が開始されて時点ｔ12で終了される。次に、時点ｔ13でテストパターンデータＥＢR1の出力が開始されると共に、テストパターンデータＥＢR1に続いてテストパターンデータＥＢG1が出力されて時点ｔ14で終了される。なお、時点ｔ11〜時点ｔ12の期間を「ＴB」としたときに、時点ｔ12〜時点ｔ13の期間は「４ＴB」に設定される。
【００６７】
ここで、時点ｔ14まではテストパターンデータは負パルスデータとされていたが、パルスデータの伝送動作を正しく判別するため、テストパターンデータのパルスの極性が反転されて、時点ｔ14から正パルスデータとされたテストパターンデータＥＢB1の出力が開始される。時点ｔ15でテストパターンデータＥＢB1の出力が終了されると、期間「４ＴB」経過後の時点ｔ16からテストパターンデータＥＢR1の出力が開始されると共に、テストパターンデータＥＢR1に続いてテストパターンデータＥＢG1が出力されて時点ｔ17で終了される。なお、時点ｔ11〜時点ｔ12の期間を「ＴB」としたときに、時点ｔ12〜時点ｔ13の期間は「４ＴB」に設定される。
【００６８】
このテストパターンデータＥＢB1，ＥＢR1，ＥＢG1が信号選択部２５Ｂ，２５Ｒ，２５Ｇで選択されて選択データＰＯB，ＰＯR，ＰＯGとされると、プロセス回路３０に供給される選択データＰＯB，ＰＯR，ＰＯG，ＰＯＡR，ＰＯＡG，ＰＯＢR，ＰＯＢGは図１７に示すものとされる。
【００６９】
図１７において、水平同期信号ＨＳを基準とした時間「ＴA」経過後の時点ｔ11よりテストパターンデータＥＢB1，ＥＢR1，ＥＢG1が選択データＰＯB，ＰＯR，ＰＯGとして供給される。なお、時間「ＴA」は、１水平走査期間内で選択データＰＯBから選択データＰＯＢGまでのデータが順次負パルスおよび正パルスとされるように設定される。
【００７０】
次の水平走査期間では、水平同期信号から「ＴA」経過後のタイミングで図１５に示すようにテストパターンデータＥＢB2，ＥＢR2，ＥＢG2が出力される。
【００７１】
テストパターンデータＥＢB2は時点ｔ21で出力が開始されて時点ｔ22で終了される。次に、時点ｔ23でテストパターンデータＥＢR2の出力が開始されると共に、テストパターンデータＥＢR2に続いてテストパターンデータＥＢG2が出力されて時点ｔ24で終了される。なお、時点ｔ22〜時点ｔ23の期間は「２ＴB」に設定される。
【００７２】
次に、テストパターンデータのパルスの極性が反転されて、時点ｔ24から期間「２ＴB」経過の時点ｔ25からテストパターンデータＥＢB2の出力が開始される。時点ｔ26でテストパターンデータＥＢB2の出力が終了されると、期間「２ＴB」経過後の時点ｔ27からテストパターンデータＥＢR2の出力が開始されると共に、テストパターンデータＥＢR2に続いてテストパターンデータＥＢG2が出力されて時点ｔ28で終了される。
【００７３】
このテストパターンデータＥＢB2，ＥＢR2，ＥＢG2が信号選択部２５Ｂ，２５Ｒ，２５Ｇで選択されて選択データＰＯB，ＰＯR，ＰＯGとされると、図１７に示すように時点ｔ21よりテストパターンデータＥＢB2，ＥＢR2，ＥＢG2が選択データＰＯB，ＰＯR，ＰＯGとして供給される。また、テストパターンデータＥＢR1，ＥＢG1が選択データＰＯＡR，ＰＯＡGとして供給されるので、テストパターンデータＥＢG2の終了する時点ｔ24からテストパターンデータＥＢR1，ＥＢG1が順に供給される。
【００７４】
さらに、次の水平走査期間では、水平同期信号から「ＴA」経過後のタイミングで図１６に示すようにテストパターンデータＥＢB3，ＥＢR3，ＥＢG3が時点ｔ31より順に出力されて時点ｔ32で終了される。時点ｔ32から期間「４ＴB」経過後の時点ｔ34でテストパターンデータのパルスの極性が反転されて、時点ｔ34からテストパターンデータＥＢB3，ＥＢR3，ＥＢG3が順に出力されて時点ｔ35で終了される。
【００７５】
このテストパターンデータＥＢB3，ＥＢR3，ＥＢG3が信号選択部２５Ｂ，２５Ｒ，２５Ｇで選択されて選択データＰＯB，ＰＯR，ＰＯGとされると、図１７に示すように時点ｔ31よりテストパターンデータＥＢB3，ＥＢR3，ＥＢG3が選択データＰＯB，ＰＯR，ＰＯGとして供給される。また、テストパターンデータＥＢR2，ＥＢG2が選択データＰＯＡR，ＰＯＡGとして供給されるので、テストパターンデータＥＢG1の終了する時点ｔ32からテストパターンデータＥＢR2，ＥＢG2が順に供給される。さらに、テストパターンデータＥＢR1，ＥＢG1が選択データＰＯＢR，ＰＯＢGとして供給されるので、テストパターンデータＥＢG2の終了する時点ｔ33からテストパターンデータＥＢR1，ＥＢG1が順に供給される。
【００７６】
このため、プロセス回路３０のパターン比較部３９には、連続したパルスを形成する選択データＰＯB，ＰＯR，ＰＯG，ＰＯＡR，ＰＯＡG，ＰＯＢR，ＰＯＢGが供給される。また、判別パターン生成部４１で連続したパルスを形成する選択データＰＯB，ＰＯR，ＰＯG，ＰＯＡR，ＰＯＡG，ＰＯＢR，ＰＯＢGと等しい判別テストパターンデータＦＢを生成して、パターン比較部３９で判別パターンデータＦＢと選択データＰＯB，ＰＯR，ＰＯG，ＰＯＡR，ＰＯＡG，ＰＯＢR，ＰＯＢGの例えば排他的論理和を算出することにより、故障箇所がハイレベル「Ｈ」とされて容易に故障箇所を判別することができる。
【００７７】
なお、プロセス回路３０とレートコンバータ回路６０あるいはレートコンバータ回路６０とＶＴＲブロック２２の接続も同様にして故障箇所の判別が行われる。すなわち、送信側ではテストパターンデータが生成されると共に、受信側ではテストパターンデータとパターンの一致する判別パターンデータが生成される。この生成された判別パターンデータと受信されたテストパターンデータとをタイミングを合わせて比較することにより故障箇所の判別が行われ、例えばビューファインダ６４の画面上に故障個所が表示される。
【００７８】
このように、上述の実施の形態によれば、送信側ではパルスのタイミングが順次シフトされたパラレルのテストパターンデータが生成されて、複数の信号線路を介して出力される。また受信側ではテストパターンデータとパターンの一致するパラレルの判別パターンデータが生成されて、受信したテストパターンデータと判別パターンデータを比較して故障箇所の判別が行われて故障個所が表示される。また、テストパターンデータは撮像データＤＡR，ＤＡG，ＤＡBが光学的黒レベル（ＶＯＰＢ）である水平走査期間中に出力されるので、撮影前のビデオカメラの動作チェックでの故障箇所の判別だけでなく、撮影中に生じた故障箇所も速やかに検出することができる。
【００７９】
さらに、テストパターンデータはパルスデータを用いて行われるので、信号線路の導通状態だけでなく画像等のデータが正しく伝送されているか否かも判別することができる。
【００８０】
なお、上述の実施の形態では、ビデオカメラの信号処理回路やビデオカメラとビデオテープレコーダの接続の故障箇所を検出する場合について述べたが、ディジタルの信号を処理する信号処理回路であれば、ビデオカメラやビデオテープレコーダに限らず、例えば情報処理装置等にも容易に適用することができる。
【００８１】
【発明の効果】
この発明によれば、データの送信側に設けたテストパターン生成部から伝送するデータと同じデータレートでパラレルの所定のテストパターンデータが出力される。データの受信側の判別パターン生成部では、データの送信側から供給されるテストパターンデータに同期してテストパターンデータとパターンの等しいパラレルの判別パターンデータが生成されて、このテストパターンデータと判別パターンデータがパターン比較部で比較されて、比較結果に基づき伝送路の故障箇所が検出される。
【００８２】
このため、例えば集積回路が正しく実装されているか否か、あるいは集積回路が搭載された印刷配線基板間の接続状態が正しく接続されているか否かを容易に判別することができると共に、異常箇所の検出も容易とすることができる。さらに、信号処理装置間の接続状態を動作中に判別することができるので、常に信号処理装置の動作を正常な状態で行うことができる。
【図面の簡単な説明】
【図１】ビデオカメラ装置の斜視図である。
【図２】ビデオカメラ装置の側面図である。
【図３】カメラブロック２１の構成を示す図である。
【図４】プリプロセス回路２０の構成を示す図である。
【図５】プロセス回路３０の構成を示す図である。
【図６】治具２００の構成を示す図である。
【図７】テストパターンデータの出力タイミングを示す図である。
【図８】テストパターン生成部の構成を示す図である。
【図９】テストパターン生成部の動作（１／２）を示す図である。
【図１０】テストパターン生成部の動作（２／２）を示す図である。
【図１１】パルス生成部１２０の構成を示す図である。
【図１２】テストパターン生成部の出力を示す図である。
【図１３】パターン比較部２３の構成を示す図である。
【図１４】テストパターンデータＥＢB1，ＥＢR1，ＥＢG1を示す図である。
【図１５】テストパターンデータＥＢB2，ＥＢR2，ＥＢG2を示す図である。
【図１６】テストパターンデータＥＢB3，ＥＢR3，ＥＢG3を示す図である。
【図１７】選択データＰＯB〜ＰＯＢGのタイミングを示す図である。
【符号の説明】
１０Ｒ，１０Ｇ，１０Ｂ・・・ＣＣＤイメージセンサ部、１５・・・信号選択部、２０・・・プリプロセス回路、３０・・・プロセス回路、６０・・・レートコンバータ、２３，３９・・・パターン比較部、２６，４１・・・判別パターン生成部、２７，４２・・・テストパターン生成部、１２０・・・パルス生成部
Claims (5)
- 第１の処理回路と、この第１の処理回路に接続される第２の処理回路からなる信号処理装置において、
上記第１の処理回路には、
上記第１の処理回路と上記第２の処理回路間で伝送されるパラレルの伝送データと同じデータレートで、パラレルの所定のテストパターンデータを出力するテストパターン生成部を備え、
上記第２の処理回路には、
上記第１の処理回路から供給される上記テストパターンデータに同期するパラレルの判別パターンデータを生成する判別パターン生成部と、
上記テストパターンデータと上記判別パターンデータを比較するパターン比較部と、
上記パターン比較部の比較結果に基づいて上記第１の処理回路と上記第２の処理回路間のデータ伝送路の故障箇所を検出する自己診断部とを備え、
上記第１の処理回路と上記第２の処理回路間のデータ伝送路は、上記第１の処理回路と上記第２の処理回路とを信号遅延素子を介して接続する信号線を有し、
上記第２の処理回路の上記判別パターン生成部では、上記第１の処理回路から供給される上記テストパターンデータの上記信号遅延素子での遅延量を予め考慮して上記判別パターンデータを生成する
ことを特徴とする信号処理装置。 - 上記第１の処理回路と上記第２の処理回路間で伝送される伝送データは、信号処理される処理データと信号処理されない非処理データで構成されており、
上記第１の処理回路には、
上記伝送データの非処理データが伝送される期間中に上記テストパターン生成部で生成された上記テストパターンを重畳する信号重畳手段を有する
ことを特徴とする請求項１記載の信号処理装置。 - パラレルの伝送データと、該伝送データと同じデータレートでパラレルのテストパターンデータ、および信号遅延素子を介して上記伝送データとテストパターンデータが入力されるデータ入力部と、
上記データ入力部に入力される上記パラレルのテストパターンデータと同期したパラレルの判別パターンデータの生成を行い、該判別パターンデータは、上記テストパターンデータの上記信号遅延素子での遅延量を予め考慮して生成する判別パターン生成部と、
上記データ入力部に入力されるテストパターンデータと上記判別パターン生成部で生成される判別パターンデータを比較するパターン比較部と、
上記パターン比較部の比較結果に基づいて上記伝送データのデータ伝送路の故障箇所を検出する自己診断部とを備える
ことを特徴とする集積回路。 - 第１の処理回路と第２の処理回路間のデータ伝送路が、上記第１の処理回路と上記第２の処理回路とを信号遅延素子を介して接続する信号線を有するとき、
上記第１の処理回路からパラレルの伝送データと同じデータレートでパラレルの所定のテストパターンデータを、上記信号線を介して上記第２の処理回路に供給し、
上記第２の処理回路で上記テストパターンデータに同期するパラレルの判別パターンデータの生成を行い、該判別パターンデータは、上記第１の処理回路から供給される上記テストパターンデータの上記信号遅延素子での遅延量を予め考慮して生成し、
上記テストパターンと上記判別パターンデータを比較して、比較結果に基づき上記第１の処理回路と上記第２の処理回路間のデータ伝送路の故障箇所を検出する
ことを特徴とする自己診断方法。 - 上記所定のテストパターンデータと上記判別パターンデータは、正パルスを用いたパターンデータと負パルスを用いたパターンデータで構成される
ことを特徴とする請求項４記載の自己診断方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02930097A JP3743094B2 (ja) | 1996-04-11 | 1997-02-13 | 信号処理装置と集積回路およびその自己診断方法 |
| US08/841,948 US5923677A (en) | 1996-04-11 | 1997-04-08 | Method and apparatus for detecting failures between circuits |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8982196 | 1996-04-11 | ||
| JP8-89821 | 1996-04-11 | ||
| JP02930097A JP3743094B2 (ja) | 1996-04-11 | 1997-02-13 | 信号処理装置と集積回路およびその自己診断方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09331553A JPH09331553A (ja) | 1997-12-22 |
| JP3743094B2 true JP3743094B2 (ja) | 2006-02-08 |
Family
ID=26367475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02930097A Expired - Fee Related JP3743094B2 (ja) | 1996-04-11 | 1997-02-13 | 信号処理装置と集積回路およびその自己診断方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5923677A (ja) |
| JP (1) | JP3743094B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6232759B1 (en) * | 1999-10-21 | 2001-05-15 | Credence Systems Corporation | Linear ramping digital-to-analog converter for integrated circuit tester |
| US6657455B2 (en) * | 2000-01-18 | 2003-12-02 | Formfactor, Inc. | Predictive, adaptive power supply for an integrated circuit under test |
| TW538250B (en) | 2000-04-21 | 2003-06-21 | Ind Tech Res Inst | Built-in self-verification circuit applied in system chip design |
| US7085993B2 (en) * | 2002-07-29 | 2006-08-01 | International Business Machine Corporation | System and method for correcting timing signals in integrated circuits |
| US7020814B2 (en) * | 2003-03-18 | 2006-03-28 | Cisco Technology, Inc. | Method and system for emulating a Fiber Channel link over a SONET/SDH path |
| US20050135167A1 (en) * | 2003-10-16 | 2005-06-23 | Nec Plasma Display Corporation | Memory access circuit for adjusting delay of internal clock signal used for memory control |
| US20060145721A1 (en) * | 2004-12-31 | 2006-07-06 | Riospring, Inc. | Testing printed circuit boards of disk drives and servo track writers |
| JP5208872B2 (ja) * | 2009-07-15 | 2013-06-12 | 日立オートモティブシステムズ株式会社 | 車両搭載機器の制御装置のメモリ診断装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5163051A (en) * | 1990-02-02 | 1992-11-10 | Telecom Analysis Systems Inc. | Paired bit error rate tester |
| JPH03267775A (ja) * | 1990-03-19 | 1991-11-28 | Fujitsu Ltd | 集積回路におけるループ試験方式 |
| US5228042A (en) * | 1991-02-07 | 1993-07-13 | Northern Telecom Limited | Method and circuit for testing transmission paths |
| US5614944A (en) * | 1994-03-30 | 1997-03-25 | Nec Corporation | Test method and apparatus of sequentially executing synchronous signal test, dot level test, and gradation test of a video signal generator |
| US5535164A (en) * | 1995-03-03 | 1996-07-09 | International Business Machines Corporation | BIST tester for multiple memories |
| US5553082A (en) * | 1995-05-01 | 1996-09-03 | International Business Machines Corporation | Built-in self-test for logic circuitry at memory array output |
| US5668817A (en) * | 1996-07-11 | 1997-09-16 | Northern Telecom Limited | Self-testable digital signal processor and method for self-testing of integrating circuits including DSP data paths |
-
1997
- 1997-02-13 JP JP02930097A patent/JP3743094B2/ja not_active Expired - Fee Related
- 1997-04-08 US US08/841,948 patent/US5923677A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5923677A (en) | 1999-07-13 |
| JPH09331553A (ja) | 1997-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7969473B2 (en) | Image-pickup apparatus | |
| JP3743094B2 (ja) | 信号処理装置と集積回路およびその自己診断方法 | |
| US6493034B1 (en) | Method and apparatus for remote adjustment of a time delay circuit of externally synchronized video transmitters | |
| EP0582546B1 (en) | Apparatus for monitoring image processing operations | |
| EP1381227A1 (en) | Solid-state image pickup device and pixel defect testing method thereof | |
| US5815211A (en) | Image processing system and method for outputting a superposed video signal including video and information | |
| CN111626094A (zh) | 一种车载娱乐***的倒车自动化测试***及方法 | |
| US11516526B2 (en) | Method and apparatus for synchronizing camera image based on GM clock time information | |
| KR100470250B1 (ko) | 회로사이의고장을검출하기위한방법및장치 | |
| JP2918213B2 (ja) | デジタル信号用スイッチング装置 | |
| JP2001268601A (ja) | 画質検査装置及び画質検査方法 | |
| JP3766999B2 (ja) | 撮像装置 | |
| US5778008A (en) | Fault diagnosis method of television camera apparatus | |
| JPH09284810A (ja) | 信号処理回路と集積回路およびその自己診断方法 | |
| CN112135007B (zh) | 一种流媒体视角切换方法及*** | |
| JP3510640B2 (ja) | テレビジョンカメラ装置 | |
| JPH08317432A (ja) | 画像撮像装置 | |
| JPH0737418Y2 (ja) | 映像切換器 | |
| JP3611912B2 (ja) | テレビカメラ装置 | |
| JP2904103B2 (ja) | 液晶プロジェクタの映像信号切り換え装置 | |
| JP4484281B2 (ja) | 外部同期信号の伝搬時間を遅延させる方法または装置 | |
| JPH05284418A (ja) | 撮像装置 | |
| JP3647494B2 (ja) | 電子スチルカメラを用いた検査システム | |
| JPH04281691A (ja) | デジタル信号処理回路の自己診断装置 | |
| CN116634074A (zh) | 对多路图像进行同步的方法、装置及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050930 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051025 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051107 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091125 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |