JP3741885B2 - 半導体素子の金属配線パッケージレベルテストパターン及びテスト方法 - Google Patents
半導体素子の金属配線パッケージレベルテストパターン及びテスト方法 Download PDFInfo
- Publication number
- JP3741885B2 JP3741885B2 JP36447498A JP36447498A JP3741885B2 JP 3741885 B2 JP3741885 B2 JP 3741885B2 JP 36447498 A JP36447498 A JP 36447498A JP 36447498 A JP36447498 A JP 36447498A JP 3741885 B2 JP3741885 B2 JP 3741885B2
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- current supply
- supply pad
- test pattern
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012360 testing method Methods 0.000 title claims description 111
- 239000002184 metal Substances 0.000 title claims description 104
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 238000010998 test method Methods 0.000 title claims description 9
- 230000005855 radiation Effects 0.000 claims description 4
- 230000017525 heat dissipation Effects 0.000 description 13
- 238000011156 evaluation Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 238000009529 body temperature measurement Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 3
- 238000012512 characterization method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000011982 device technology Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002076 thermal analysis method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体素子に関し、特に金属配線の特性評価を正確に行うための半導体素子の金属配線パッケージレベルテストパターン及びそのテスト方法に関する。
【０００２】
【従来の技術】
半導体素子の金属配線において、エレクトロマイグレーション(electromigration; EM)を起こす主要因子には電流、温度、温度勾配、電流勾配等がある。しかし、現在、半導体素子の金属配線の特性（寿命）評価時には電流、温度等の発生因子のみを考慮して評価している。
【０００３】
以下、添付図面に基づいて従来の半導体素子の金属配線パッケージレベルテストパターンについて説明する。
図１（ａ）及び図１（ｂ）は従来の半導体素子の金属配線パッケージレベルテストパターンのレイアウト図である。
【０００４】
図１（ａ）は電子素子技術連合評議会（ＪＥＤＥＣ）のテストパターンを示す図であり、電流供給パッド１とテストライン２との間の接続領域３の幅が変化するように（テストライン方向に向かうほど幅が狭くなるように）構成することにより、テスト時に発生する温度及び電流の勾配成分を最大限に減少させるようにしている。テストライン２の両端には電圧センシング領域４が設けられている。
【０００５】
このような構造のＪＥＤＥＣテストパターンを用いた金属配線のエレクトロマイグレーション評価は、電流供給パッド１に電流を供給した後、テストライン２の両端の電圧センシング領域４の電圧を測定する。このようなＪＥＤＥＣテストパターンでは、テスト時の温度勾配を防止するために接続領域３を傾斜して構成しているが、ジュール熱による温度勾配まで完全に防止することはできない。
【０００６】
更に、かかるＪＥＤＥＣテストパターンでは、電流供給パッド１とテストライン２とを接続する接続領域３の温度勾配を防ぐべく傾斜して（テストライン方向に向かうほど幅が狭くなるよう）構成しているが、相対的にテストライン２に比べて接続領域３の線幅が広いため、エレクトロマイグレーションが発生する可能性がある。
【０００７】
図１（ｂ）はＬｉｏｙｄテストパターンを示す図であり、電流供給パッド１とテストライン２との間の接続領域３の全体幅が変化するように（テストライン方向に向かうほど幅が狭くなるよう）構成することにより、テスト時に発生する温度及び電流の勾配成分を最大限に減少させるようにしている。テストライン２の両端には電圧センシング領域４が設けられている。ここで、前記接続領域３は、多数本の細い配線が接続される形態に構成されている。
【０００８】
このような構造を有するＬｉｏｙｄテストパターンを用いた金属配線のエレクトロマイグレーション評価は、電流供給パッド１に電流を供給した後、テストライン２の両端の電圧センシング領域４の電圧を測定する。
【０００９】
このようなＬｉｏｙｄテストパターンは、電流供給パッド１とテストライン２との間の接続領域３を、その全体幅が変化するよう且つ多数本の細い配線が接続されるように構成することにより、テスト時の温度勾配、電流勾配等を最大限に減少させるようにしている。これにより、ＪＥＤＥＣテストパターンの短所を補うことができるようにしたものである。
【００１０】
【発明が解決しようとする課題】
従来のテストパターンでは、金属配線のテスト時に温度及び電流の勾配を適切に防ぐことができないし、特にジュール熱による温度勾配を抑制することができない。このため、金属配線の正確なテストがなされないという問題点がある。
【００１１】
本発明は上記したような従来技術の金属配線パッケージレベルテストパターンの問題点を解決するためになされたものであり、その目的は、金属配線の特性評価を正確に行うことの可能な半導体素子の金属配線パッケージレベルテストパターン及び方法を提供することにある。
【００１２】
【課題を解決するための手段】
金属配線の特性評価を正確に行うための本発明の請求項１に記載の半導体素子の金属配線パッケージレベルテストパターンは、テストのための金属配線と、前記金属配線の両端に接続されており、前記金属配線に電流を供給する電流供給パッドと、前記金属配線の両端に位置し、前記金属配線の電圧を感知する電圧センサパターンと、前記電流供給パッドと前記金属配線との間の温度傾斜が補償されるように前記電流供給パッドの温度を可変させるためのヒータとを備えることを特徴とする。
【００１３】
本発明の請求項２に記載の半導体素子の金属配線パッケージレベルテスト方法は、テストのための金属配線と、前記金属配線の両端に接続され、前記金属配線に電流を供給する電流供給パッドと、そして前記金属配線の両端に位置し、前記金属配線の電圧を感知する電圧センサとを備える金属配線パッケージレベルテストパターンを用いて前記金属配線をテストする方法であって、前記電流供給パッドの両端にテストのための電流を供給する段階と、前記電流供給パッドの温度を前記金属配線よりも相対的に上昇させる段階と、前記電圧センサを用いて前記金属配線の電圧を感知する段階とを備えることを特徴とする。
【００１４】
請求項３に記載の発明は、テストのための金属配線と、前記金属配線の両端に接続されており、前記金属配線に電流を供給する電流供給パッドと、前記金属配線の両端に位置し、前記金属配線の電圧を感知する電圧センサパターンと、前記金属配線の上面及び下面の何れか一方に形成され、第１厚みを有する第１放熱膜と、前記第１放熱膜と同一の面において、前記電流供給パッドの上面及び下面の何れか一方に形成され、前記第１厚みよりも厚い第２厚みを有する第２放熱膜とを備えることを特徴とする。
【００１５】
請求項４に記載の発明は、前記第１及び第２放熱膜は、それぞれ前記金属配線、電流供給パッドの上面に形成されることを特徴とする。
【００１６】
【発明の実施の形態】
以下、添付図面を参照して本発明の半導体素子の金属配線パッケージレベルテストパターン及びそのテスト方法について詳細に説明する。
【００１７】
図２は本発明の第１実施形態に従う半導体素子の金属配線パッケージレベルテストパターンを示すレイアウト図であり、図３は本発明の第１実施形態に従う金属配線パッケージレベルテスト方法を示す流れ図である。
【００１８】
本発明の第１実施形態に従う半導体素子の金属配線パッケージレベルテストパターンは、ジュール熱による温度勾配を適切に抑制可能としたものである。その構成は、金属配線のテスト時に電流を供給する電流供給パッド２１と、金属配線のテスト時にヒーティングによる温度を測定する温度測定用のメタルライン２２とからなるとともに、テストライン２４の両端に構成されるポリヒーティング領域２３と、その全体幅が変化するよう且つ多数本の細い配線状に構成され、かつテストライン２４と前記ポリヒーティング領域２３とを接続する接続領域２５と、前記テストライン２４の両端に設けられる電圧センシング領域２６とから構成されている。
【００１９】
ここで、前記接続領域２５の幅は電流供給パッド２１からテストラインに向かうほど狭く形成されている。そして、前記ポリヒーティング領域２３は、テスト時にジュール熱による温度上昇分だけ電流供給パッド２１の温度を高める。このようなポリヒーティング領域２３による電流供給パッド２１の温度補償は、テスト時の温度勾配の要因を完全に取り除く。そして、前記温度測定用のメタルライン２２は抵抗変化分の測定端子として用いられ、電流供給パッド２１の温度上昇が正確になされるようにする。
【００２０】
上記構造の本発明の金属配線パッケージレベルテストパターンを用いた金属配線のエレクトロマイグレーション評価の進行は図３に示す通りである。
まず、テスト時のテストライン２４の温度上昇値を測定し（ステップ１００）、前もって知っている電流供給の条件による温度上昇値を利用し、電流供給パッド２１を介してテストライン２４に電流を供給する（ステップ１０２）。そして、ポリヒーティング領域２３を用いて電流供給パッド２１の温度を前記温度上昇分だけ高めてテストライン２４の温度勾配を補償した後（ステップ１０４）、この状態でＥＭ測定を行う（ステップ１０６）。
【００２１】
このような本発明の第１実施形態に従う金属配線パッケージレベルテストパターンは、テスト時のジュール熱による温度変化勾配を完全に防止する。次に、本発明の第２実施形態による金属配線テストパターンについて説明する。
【００２２】
図４は本発明の第２実施形態に従う半導体素子の金属配線テストパターンのレイアウト図であり、図５は本発明の第２実施形態による半導体素子の金属配線テストパターンの構造断面図である。
【００２３】
本発明の第２実施形態による金属配線テストパターンは、テストパターンに隣接する酸化膜の厚さによる熱損失特性を用いて、金属配線テスト時に発生するジュール熱による温度上昇が評価に影響を与えないようにしたものである。酸化膜の厚さと熱損失は反比例するという熱損失特性に関しては、ハリー エイ．シャフト（ＨＡＲＲＹ Ａ．ＳＣＨＡＦＦＴ（ＭＥＭＢＥＲ，ＩＥＥＥ））の「エレクトロマイグレーションテスト構造の熱解析（Ｔｈｅｒｍａｌ Ａｎａｌｙｓｉｓ ｏｆ Ｅｌｅｃｔｒｏｍｉｇｒａｔｉｏｎ Ｔｅｓｔ Ｓｔｒｕｃｔｕｒｅｓ）」の論文の内容から分かる（電子デバイスに関するＩＥＥＥのトランザクション，ＥＤ−３４巻，３番，１９９７年３月（ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ，ＶＯＬ．ＥＤ−３４，ＮＯ．３，ＭＡＲＣＨ １９８７）を参照されたい）。
【００２４】
本発明の第２実施形態に従う半導体素子の金属配線テストパターンの構成は、まず、金属配線のテストに使用されるテストライン４２と、前記テストラインの両端に接続され、金属配線のテスト時に電流を供給する電流供給パッド４１と、その全体幅が変化するよう且つ多数本の細い配線の形態に構成され、かつテストライン４２と前記電流供給パッド４１とを接続する接続領域４３と、前記テストライン４２の両端に設けられる電圧センシング領域４４とから構成される。
【００２５】
ここで、上記したようなＥＭ評価用のテストパターンは半導体基板４５上の酸化膜層４６上に形成されるが、本発明の第２実施形態では該酸化膜層４６の厚さが部分的に異なるようにしている。すなわち、ジュール熱による温度上昇に応じた補償を必要とする部分の酸化膜を他の部分よりも厚くなるようにテストパターンを形成する。
【００２６】
このように、テストライン４２の温度上昇による補償を必要とする部分は電流供給パッド４１部分である。前記酸化膜層４６は、テストライン４２の下面に設けられた薄い第１酸化膜層４６ａと、電流供給パッド４１の下面に設けられ、第１酸化膜層４６ａよりも厚く形成される第２酸化膜層４６ｂとを含む。また、酸化膜層４６は、前記接続領域４３で、電流供給パッド４１部分からテストライン４２の方向に緩やかに傾斜して厚みが変化する第３酸化膜層４６ｃを含む。そして、前記接続領域４３の厚み電流供給パッド４１からテストライン４２に向かうほど狭く形成され、一定の線幅を有する多数本の配線の形態に構成されている。
尚、前記厚い酸化膜層４６による温度補償が正確になされたかどうかを確かめるために、電流供給パッド４１領域に温度測定用のメタルライン（図示せず）を更に構成してもよい。このように、温度測定用のメタルラインを更に構成する場合には、温度補償時に温度測定用のメタルラインの抵抗変化分を測定することにより、電流供給パッド４１の温度補償状態が正確に分かる。
【００２７】
次に、本発明の第３実施形態に従う金属配線テストパターンについて以下に説明する。
図６は本発明の半導体素子の別の金属配線テストパターンの構造を示し、その構成は以下の通りである。
【００２８】
本発明の半導体素子の他の金属配線テストパターンの構成は、まず、金属配線のテストに使用されるテストライン４２と、前記テストラインの両端に接続され、金属配線のテスト時に電流を供給する電流供給パッド４１と、その全体幅が変化するよう且つ多数本の細い配線の形態を有するように構成され、テストライン４２と前記電流供給パッド４１とを接続する接続領域４３と、前記テストライン４２の両端に設けられる電圧センシング領域（図示しない）と、前記テストライン４２上に形成され、テスト時に発生するジュール熱による熱を放出する放熱酸化膜４７とから構成される。
【００２９】
ここで、前記ＥＭ評価用のテストパターンは半導体基板４５上の酸化膜層４６上に形成され、そのテストパターン上に再びジュール熱による熱を放出するための放熱酸化膜４７が設けられているため、ジュール熱による温度上昇に応じた補償をする。この時の温度補償は、熱発生しない部分の温度を高めることなく、温度上昇する部分の熱を放出させることにより、金属配線のテスト時に温度勾配による不正確性を取り除く。
【００３０】
このように、テスト時に、温度上昇による放熱が必要な部分はテストライン４２であるため、テストライン４２上に放熱酸化膜４７が形成されている。前記放熱酸化膜４７は、第１厚さを有する第１放熱酸化膜と、前記第１厚さより厚い第２厚さを有する第２放熱酸化膜と、前記第１及び第２厚さの間で変化する厚さを有する第３放熱酸化膜とからなる。第１放熱酸化膜４７ａは、前記テストライン４２の上面に位置し、第２放熱酸化膜４７ｂは前記電流供給パッド４１の上面に位置し、第３放熱酸化膜４７ｃは接続領域４３の上面に位置する。ここで、酸化膜の厚さと熱損失は反比例するため、第１放熱酸化膜４７ａが最も薄い場合、第２放熱酸化膜４７ｂの放熱効率は第１放熱酸化膜４７ａの放熱効率よりも劣る。
【００３１】
このような本発明の金属パッケージレベルテストパターンは、テスト時のジュール熱による温度勾配を完全に防止することにより、金属配線のＥＭ評価を正確に行うことができる。
【００３２】
【発明の効果】
本発明の半導体素子の金属配線パッケージレベルテストパターン及び方法では、ヒータによる電流供給パッドの加熱によって、テスト時に発生する温度勾配を適切に補償している。従って、その状態でＥＭ測定をするため、配線評価を正確に行うことができる。
【００３３】
請求項１、２の発明によれば、過大なストレスが加えられる評価状況においてもジュール熱等による温度勾配を補償しているため、配線評価の正確性を向上させることができる。
【００３４】
請求項３、４の発明によれば、テストパターンに隣接する酸化膜の熱損失特性を適切に用いて、部分的な温度補償または放熱により温度勾配による金属評価の不正確性を防止しているため、実際に量産中の金属配線の評価を正確に行うことができる。
【図面の簡単な説明】
【図１】 （ａ）、（ｂ）は、従来の半導体素子の金属配線パッケージレベルテストパターンを示すレイアウト図。
【図２】 本発明の第１実施形態に従う半導体素子の金属配線パッケージレベルテストパターンを示すレイアウト図。
【図３】 本発明の第１実施形態に従う金属配線パッケージレベルテスト方法を示す流れ図。
【図４】 本発明の第２実施形態に従う半導体素子の金属配線パッケージレベルテストパターンを示すレイアウト図。
【図５】 本発明の第２実施形態に従う半導体素子の金属配線パッケージレベルテストパターンを示す構造断面図。
【図６】 本発明の第３実施形態に従う半導体素子の金属配線パッケージレベルテストパターンを示す構造断面図。
【符号の説明】
２１ 電流供給パッド
２２ 温度測定用のメタルライン
２３ ヒータとしてのポリヒーティング領域
２４ テストライン
２５ 接続領域
２６ 電圧センサパターンとしての電圧センシング領域
【発明の属する技術分野】
本発明は半導体素子に関し、特に金属配線の特性評価を正確に行うための半導体素子の金属配線パッケージレベルテストパターン及びそのテスト方法に関する。
【０００２】
【従来の技術】
半導体素子の金属配線において、エレクトロマイグレーション(electromigration; EM)を起こす主要因子には電流、温度、温度勾配、電流勾配等がある。しかし、現在、半導体素子の金属配線の特性（寿命）評価時には電流、温度等の発生因子のみを考慮して評価している。
【０００３】
以下、添付図面に基づいて従来の半導体素子の金属配線パッケージレベルテストパターンについて説明する。
図１（ａ）及び図１（ｂ）は従来の半導体素子の金属配線パッケージレベルテストパターンのレイアウト図である。
【０００４】
図１（ａ）は電子素子技術連合評議会（ＪＥＤＥＣ）のテストパターンを示す図であり、電流供給パッド１とテストライン２との間の接続領域３の幅が変化するように（テストライン方向に向かうほど幅が狭くなるように）構成することにより、テスト時に発生する温度及び電流の勾配成分を最大限に減少させるようにしている。テストライン２の両端には電圧センシング領域４が設けられている。
【０００５】
このような構造のＪＥＤＥＣテストパターンを用いた金属配線のエレクトロマイグレーション評価は、電流供給パッド１に電流を供給した後、テストライン２の両端の電圧センシング領域４の電圧を測定する。このようなＪＥＤＥＣテストパターンでは、テスト時の温度勾配を防止するために接続領域３を傾斜して構成しているが、ジュール熱による温度勾配まで完全に防止することはできない。
【０００６】
更に、かかるＪＥＤＥＣテストパターンでは、電流供給パッド１とテストライン２とを接続する接続領域３の温度勾配を防ぐべく傾斜して（テストライン方向に向かうほど幅が狭くなるよう）構成しているが、相対的にテストライン２に比べて接続領域３の線幅が広いため、エレクトロマイグレーションが発生する可能性がある。
【０００７】
図１（ｂ）はＬｉｏｙｄテストパターンを示す図であり、電流供給パッド１とテストライン２との間の接続領域３の全体幅が変化するように（テストライン方向に向かうほど幅が狭くなるよう）構成することにより、テスト時に発生する温度及び電流の勾配成分を最大限に減少させるようにしている。テストライン２の両端には電圧センシング領域４が設けられている。ここで、前記接続領域３は、多数本の細い配線が接続される形態に構成されている。
【０００８】
このような構造を有するＬｉｏｙｄテストパターンを用いた金属配線のエレクトロマイグレーション評価は、電流供給パッド１に電流を供給した後、テストライン２の両端の電圧センシング領域４の電圧を測定する。
【０００９】
このようなＬｉｏｙｄテストパターンは、電流供給パッド１とテストライン２との間の接続領域３を、その全体幅が変化するよう且つ多数本の細い配線が接続されるように構成することにより、テスト時の温度勾配、電流勾配等を最大限に減少させるようにしている。これにより、ＪＥＤＥＣテストパターンの短所を補うことができるようにしたものである。
【００１０】
【発明が解決しようとする課題】
従来のテストパターンでは、金属配線のテスト時に温度及び電流の勾配を適切に防ぐことができないし、特にジュール熱による温度勾配を抑制することができない。このため、金属配線の正確なテストがなされないという問題点がある。
【００１１】
本発明は上記したような従来技術の金属配線パッケージレベルテストパターンの問題点を解決するためになされたものであり、その目的は、金属配線の特性評価を正確に行うことの可能な半導体素子の金属配線パッケージレベルテストパターン及び方法を提供することにある。
【００１２】
【課題を解決するための手段】
金属配線の特性評価を正確に行うための本発明の請求項１に記載の半導体素子の金属配線パッケージレベルテストパターンは、テストのための金属配線と、前記金属配線の両端に接続されており、前記金属配線に電流を供給する電流供給パッドと、前記金属配線の両端に位置し、前記金属配線の電圧を感知する電圧センサパターンと、前記電流供給パッドと前記金属配線との間の温度傾斜が補償されるように前記電流供給パッドの温度を可変させるためのヒータとを備えることを特徴とする。
【００１３】
本発明の請求項２に記載の半導体素子の金属配線パッケージレベルテスト方法は、テストのための金属配線と、前記金属配線の両端に接続され、前記金属配線に電流を供給する電流供給パッドと、そして前記金属配線の両端に位置し、前記金属配線の電圧を感知する電圧センサとを備える金属配線パッケージレベルテストパターンを用いて前記金属配線をテストする方法であって、前記電流供給パッドの両端にテストのための電流を供給する段階と、前記電流供給パッドの温度を前記金属配線よりも相対的に上昇させる段階と、前記電圧センサを用いて前記金属配線の電圧を感知する段階とを備えることを特徴とする。
【００１４】
請求項３に記載の発明は、テストのための金属配線と、前記金属配線の両端に接続されており、前記金属配線に電流を供給する電流供給パッドと、前記金属配線の両端に位置し、前記金属配線の電圧を感知する電圧センサパターンと、前記金属配線の上面及び下面の何れか一方に形成され、第１厚みを有する第１放熱膜と、前記第１放熱膜と同一の面において、前記電流供給パッドの上面及び下面の何れか一方に形成され、前記第１厚みよりも厚い第２厚みを有する第２放熱膜とを備えることを特徴とする。
【００１５】
請求項４に記載の発明は、前記第１及び第２放熱膜は、それぞれ前記金属配線、電流供給パッドの上面に形成されることを特徴とする。
【００１６】
【発明の実施の形態】
以下、添付図面を参照して本発明の半導体素子の金属配線パッケージレベルテストパターン及びそのテスト方法について詳細に説明する。
【００１７】
図２は本発明の第１実施形態に従う半導体素子の金属配線パッケージレベルテストパターンを示すレイアウト図であり、図３は本発明の第１実施形態に従う金属配線パッケージレベルテスト方法を示す流れ図である。
【００１８】
本発明の第１実施形態に従う半導体素子の金属配線パッケージレベルテストパターンは、ジュール熱による温度勾配を適切に抑制可能としたものである。その構成は、金属配線のテスト時に電流を供給する電流供給パッド２１と、金属配線のテスト時にヒーティングによる温度を測定する温度測定用のメタルライン２２とからなるとともに、テストライン２４の両端に構成されるポリヒーティング領域２３と、その全体幅が変化するよう且つ多数本の細い配線状に構成され、かつテストライン２４と前記ポリヒーティング領域２３とを接続する接続領域２５と、前記テストライン２４の両端に設けられる電圧センシング領域２６とから構成されている。
【００１９】
ここで、前記接続領域２５の幅は電流供給パッド２１からテストラインに向かうほど狭く形成されている。そして、前記ポリヒーティング領域２３は、テスト時にジュール熱による温度上昇分だけ電流供給パッド２１の温度を高める。このようなポリヒーティング領域２３による電流供給パッド２１の温度補償は、テスト時の温度勾配の要因を完全に取り除く。そして、前記温度測定用のメタルライン２２は抵抗変化分の測定端子として用いられ、電流供給パッド２１の温度上昇が正確になされるようにする。
【００２０】
上記構造の本発明の金属配線パッケージレベルテストパターンを用いた金属配線のエレクトロマイグレーション評価の進行は図３に示す通りである。
まず、テスト時のテストライン２４の温度上昇値を測定し（ステップ１００）、前もって知っている電流供給の条件による温度上昇値を利用し、電流供給パッド２１を介してテストライン２４に電流を供給する（ステップ１０２）。そして、ポリヒーティング領域２３を用いて電流供給パッド２１の温度を前記温度上昇分だけ高めてテストライン２４の温度勾配を補償した後（ステップ１０４）、この状態でＥＭ測定を行う（ステップ１０６）。
【００２１】
このような本発明の第１実施形態に従う金属配線パッケージレベルテストパターンは、テスト時のジュール熱による温度変化勾配を完全に防止する。次に、本発明の第２実施形態による金属配線テストパターンについて説明する。
【００２２】
図４は本発明の第２実施形態に従う半導体素子の金属配線テストパターンのレイアウト図であり、図５は本発明の第２実施形態による半導体素子の金属配線テストパターンの構造断面図である。
【００２３】
本発明の第２実施形態による金属配線テストパターンは、テストパターンに隣接する酸化膜の厚さによる熱損失特性を用いて、金属配線テスト時に発生するジュール熱による温度上昇が評価に影響を与えないようにしたものである。酸化膜の厚さと熱損失は反比例するという熱損失特性に関しては、ハリー エイ．シャフト（ＨＡＲＲＹ Ａ．ＳＣＨＡＦＦＴ（ＭＥＭＢＥＲ，ＩＥＥＥ））の「エレクトロマイグレーションテスト構造の熱解析（Ｔｈｅｒｍａｌ Ａｎａｌｙｓｉｓ ｏｆ Ｅｌｅｃｔｒｏｍｉｇｒａｔｉｏｎ Ｔｅｓｔ Ｓｔｒｕｃｔｕｒｅｓ）」の論文の内容から分かる（電子デバイスに関するＩＥＥＥのトランザクション，ＥＤ−３４巻，３番，１９９７年３月（ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ，ＶＯＬ．ＥＤ−３４，ＮＯ．３，ＭＡＲＣＨ １９８７）を参照されたい）。
【００２４】
本発明の第２実施形態に従う半導体素子の金属配線テストパターンの構成は、まず、金属配線のテストに使用されるテストライン４２と、前記テストラインの両端に接続され、金属配線のテスト時に電流を供給する電流供給パッド４１と、その全体幅が変化するよう且つ多数本の細い配線の形態に構成され、かつテストライン４２と前記電流供給パッド４１とを接続する接続領域４３と、前記テストライン４２の両端に設けられる電圧センシング領域４４とから構成される。
【００２５】
ここで、上記したようなＥＭ評価用のテストパターンは半導体基板４５上の酸化膜層４６上に形成されるが、本発明の第２実施形態では該酸化膜層４６の厚さが部分的に異なるようにしている。すなわち、ジュール熱による温度上昇に応じた補償を必要とする部分の酸化膜を他の部分よりも厚くなるようにテストパターンを形成する。
【００２６】
このように、テストライン４２の温度上昇による補償を必要とする部分は電流供給パッド４１部分である。前記酸化膜層４６は、テストライン４２の下面に設けられた薄い第１酸化膜層４６ａと、電流供給パッド４１の下面に設けられ、第１酸化膜層４６ａよりも厚く形成される第２酸化膜層４６ｂとを含む。また、酸化膜層４６は、前記接続領域４３で、電流供給パッド４１部分からテストライン４２の方向に緩やかに傾斜して厚みが変化する第３酸化膜層４６ｃを含む。そして、前記接続領域４３の厚み電流供給パッド４１からテストライン４２に向かうほど狭く形成され、一定の線幅を有する多数本の配線の形態に構成されている。
尚、前記厚い酸化膜層４６による温度補償が正確になされたかどうかを確かめるために、電流供給パッド４１領域に温度測定用のメタルライン（図示せず）を更に構成してもよい。このように、温度測定用のメタルラインを更に構成する場合には、温度補償時に温度測定用のメタルラインの抵抗変化分を測定することにより、電流供給パッド４１の温度補償状態が正確に分かる。
【００２７】
次に、本発明の第３実施形態に従う金属配線テストパターンについて以下に説明する。
図６は本発明の半導体素子の別の金属配線テストパターンの構造を示し、その構成は以下の通りである。
【００２８】
本発明の半導体素子の他の金属配線テストパターンの構成は、まず、金属配線のテストに使用されるテストライン４２と、前記テストラインの両端に接続され、金属配線のテスト時に電流を供給する電流供給パッド４１と、その全体幅が変化するよう且つ多数本の細い配線の形態を有するように構成され、テストライン４２と前記電流供給パッド４１とを接続する接続領域４３と、前記テストライン４２の両端に設けられる電圧センシング領域（図示しない）と、前記テストライン４２上に形成され、テスト時に発生するジュール熱による熱を放出する放熱酸化膜４７とから構成される。
【００２９】
ここで、前記ＥＭ評価用のテストパターンは半導体基板４５上の酸化膜層４６上に形成され、そのテストパターン上に再びジュール熱による熱を放出するための放熱酸化膜４７が設けられているため、ジュール熱による温度上昇に応じた補償をする。この時の温度補償は、熱発生しない部分の温度を高めることなく、温度上昇する部分の熱を放出させることにより、金属配線のテスト時に温度勾配による不正確性を取り除く。
【００３０】
このように、テスト時に、温度上昇による放熱が必要な部分はテストライン４２であるため、テストライン４２上に放熱酸化膜４７が形成されている。前記放熱酸化膜４７は、第１厚さを有する第１放熱酸化膜と、前記第１厚さより厚い第２厚さを有する第２放熱酸化膜と、前記第１及び第２厚さの間で変化する厚さを有する第３放熱酸化膜とからなる。第１放熱酸化膜４７ａは、前記テストライン４２の上面に位置し、第２放熱酸化膜４７ｂは前記電流供給パッド４１の上面に位置し、第３放熱酸化膜４７ｃは接続領域４３の上面に位置する。ここで、酸化膜の厚さと熱損失は反比例するため、第１放熱酸化膜４７ａが最も薄い場合、第２放熱酸化膜４７ｂの放熱効率は第１放熱酸化膜４７ａの放熱効率よりも劣る。
【００３１】
このような本発明の金属パッケージレベルテストパターンは、テスト時のジュール熱による温度勾配を完全に防止することにより、金属配線のＥＭ評価を正確に行うことができる。
【００３２】
【発明の効果】
本発明の半導体素子の金属配線パッケージレベルテストパターン及び方法では、ヒータによる電流供給パッドの加熱によって、テスト時に発生する温度勾配を適切に補償している。従って、その状態でＥＭ測定をするため、配線評価を正確に行うことができる。
【００３３】
請求項１、２の発明によれば、過大なストレスが加えられる評価状況においてもジュール熱等による温度勾配を補償しているため、配線評価の正確性を向上させることができる。
【００３４】
請求項３、４の発明によれば、テストパターンに隣接する酸化膜の熱損失特性を適切に用いて、部分的な温度補償または放熱により温度勾配による金属評価の不正確性を防止しているため、実際に量産中の金属配線の評価を正確に行うことができる。
【図面の簡単な説明】
【図１】 （ａ）、（ｂ）は、従来の半導体素子の金属配線パッケージレベルテストパターンを示すレイアウト図。
【図２】 本発明の第１実施形態に従う半導体素子の金属配線パッケージレベルテストパターンを示すレイアウト図。
【図３】 本発明の第１実施形態に従う金属配線パッケージレベルテスト方法を示す流れ図。
【図４】 本発明の第２実施形態に従う半導体素子の金属配線パッケージレベルテストパターンを示すレイアウト図。
【図５】 本発明の第２実施形態に従う半導体素子の金属配線パッケージレベルテストパターンを示す構造断面図。
【図６】 本発明の第３実施形態に従う半導体素子の金属配線パッケージレベルテストパターンを示す構造断面図。
【符号の説明】
２１ 電流供給パッド
２２ 温度測定用のメタルライン
２３ ヒータとしてのポリヒーティング領域
２４ テストライン
２５ 接続領域
２６ 電圧センサパターンとしての電圧センシング領域
Claims (4)
- テストのための金属配線と、
前記金属配線の両端に接続されており、前記金属配線に電流を供給する電流供給パッドと、
前記金属配線の両端に位置し、前記金属配線の電圧を感知する電圧センサパターンと、
前記電流供給パッドと前記金属配線との間の温度傾斜が補償されるように前記電流供給パッドの温度を可変させるためのヒータと、
を備えることを特徴とする半導体素子の金属配線パッケージレベルテストパターン。 - テストのための金属配線と、前記金属配線の両端に接続され、前記金属配線に電流を供給する電流供給パッドと、そして前記金属配線の両端に位置し、前記金属配線の電圧を感知する電圧センサとを備える金属配線パッケージレベルテストパターンを用いて前記金属配線をテストする方法であって、
前記電流供給パッドの両端にテストのための電流を供給する段階と、
前記電流供給パッドの温度を前記金属配線より相対的に上昇させる段階と、
前記電圧センサを用いて前記金属配線の電圧を感知する段階と、
を備えることを特徴とする半導体素子の金属配線パッケージレベルテスト方法。 - テストのための金属配線と、
前記金属配線の両端に接続されており、前記金属配線に電流を供給する電流供給パッドと、
前記金属配線の両端に位置し、前記金属配線の電圧を感知する電圧センサパターンと、
前記金属配線の上面及び下面の何れか一方に形成され、第１厚みを有する第１放熱膜と、
前記第１放熱膜と同一の面において、前記電流供給パッドの上面及び下面の何れか一方に形成され、前記第１厚みよりも厚い第２厚みを有する第２放熱膜と、
を備えることを特徴とする半導体素子の金属配線パッケージレベルテストパターン。 - 前記第１及び第２放熱膜は、それぞれ前記金属配線、電流供給パッドの上面に形成されることを特徴とする請求項３記載の半導体素子の金属配線パッケージレベルテストパターン。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970079125A KR100282430B1 (ko) | 1997-12-30 | 1997-12-30 | 반도체 소자의 금속라인 패캐지레벨 테스트 패턴 및 방법(metalline packagelevel test pattern and method for semic onductor device) |
| KR1019980003064A KR100331843B1 (ko) | 1998-02-04 | 1998-02-04 | 반도체 소자의 금속 배선 테스트 패턴 |
| KR79125/1997 | 1998-02-04 | ||
| KR3064/1998 | 1998-02-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11287774A JPH11287774A (ja) | 1999-10-19 |
| JP3741885B2 true JP3741885B2 (ja) | 2006-02-01 |
Family
ID=26633324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36447498A Expired - Fee Related JP3741885B2 (ja) | 1997-12-30 | 1998-12-22 | 半導体素子の金属配線パッケージレベルテストパターン及びテスト方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6282679B1 (ja) |
| JP (1) | JP3741885B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6603321B2 (en) * | 2001-10-26 | 2003-08-05 | International Business Machines Corporation | Method and apparatus for accelerated determination of electromigration characteristics of semiconductor wiring |
| KR100825013B1 (ko) * | 2006-09-28 | 2008-04-24 | 주식회사 하이닉스반도체 | 패키지 레벨의 명령 테스트를 위한 반도체 장치 |
| DE102006049791A1 (de) * | 2006-10-21 | 2008-04-30 | X-Fab Semiconductor Foundries Ag | Teststruktur für hochbeschleunigte Elektromigrationstests für dicke Metallisierungssysteme von Festkörperschaltkreisen |
| US7851237B2 (en) | 2007-02-23 | 2010-12-14 | Infineon Technologies Ag | Semiconductor device test structures and methods |
| KR100825015B1 (ko) * | 2007-03-29 | 2008-04-24 | 주식회사 하이닉스반도체 | 반도체 플래시 메모리 장치 및 그 구동방법 |
| US7759957B2 (en) * | 2007-07-27 | 2010-07-20 | United Microelectronics Corp. | Method for fabricating a test structure |
| CN106053534B (zh) * | 2016-04-28 | 2018-12-07 | 西安交通大学 | 基于传输线结构的宽带非接触式镀层无源互调测试装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5264377A (en) * | 1990-03-21 | 1993-11-23 | At&T Bell Laboratories | Integrated circuit electromigration monitor |
| JP2570155B2 (ja) * | 1993-11-11 | 1997-01-08 | 日本電気株式会社 | 半導体装置 |
| US5627101A (en) * | 1995-12-04 | 1997-05-06 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of fabricating polysilicon electromigration sensor which can detect and monitor electromigration in composite metal lines on integrated circuit structures |
-
1998
- 1998-11-09 US US09/188,235 patent/US6282679B1/en not_active Expired - Fee Related
- 1998-12-22 JP JP36447498A patent/JP3741885B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11287774A (ja) | 1999-10-19 |
| US6282679B1 (en) | 2001-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5736226B2 (ja) | パワー半導体の温度を決定するための方法 | |
| US8400178B2 (en) | Method and system of testing a semiconductor device | |
| US7388395B2 (en) | Test semiconductor device and method for determining Joule heating effects in such a device | |
| US7765673B2 (en) | Method for improving power distribution current measurement on printed circuit boards | |
| US7934430B2 (en) | Die scale strain gauge | |
| US8323991B2 (en) | Method for detecting stress migration properties | |
| JP3741885B2 (ja) | 半導体素子の金属配線パッケージレベルテストパターン及びテスト方法 | |
| US5640137A (en) | Polysilicon resistor cooling | |
| JPH07135242A (ja) | 半導体装置 | |
| JPH1116969A (ja) | 半導体装置、配線評価方法および配線評価装置 | |
| US20020021239A1 (en) | Apparatus and method for managing an integrated circuit | |
| US6770847B2 (en) | Method and system for Joule heating characterization | |
| KR100331843B1 (ko) | 반도체 소자의 금속 배선 테스트 패턴 | |
| JP3202669B2 (ja) | 電気的特性測定方法 | |
| TWI446492B (zh) | 具有熱電偶之電路蓋件 | |
| JP3284731B2 (ja) | 配線評価装置およびその使用方法 | |
| JPH0349409Y2 (ja) | ||
| JPH06232478A (ja) | 半導体装置 | |
| JPH0883880A (ja) | 温度センサ付き半導体パッケージ | |
| JPS618939A (ja) | 半導体装置 | |
| JPH05326658A (ja) | 半導体装置および半導体装置の検査方法 | |
| KR100282430B1 (ko) | 반도체 소자의 금속라인 패캐지레벨 테스트 패턴 및 방법(metalline packagelevel test pattern and method for semic onductor device) | |
| JP2639342B2 (ja) | 電子部品搭載用パッド並びにパッド及び電子部品の検査方法 | |
| JP4040572B2 (ja) | 半導体試験装置及び半導体試験方法 | |
| JP2006112967A (ja) | 接合抵抗値測定用半導体チップおよび半導体チップの接合抵抗値測定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050907 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051011 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051109 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |