JP3738669B2

JP3738669B2 - Inverter device

Info

Publication number: JP3738669B2
Application number: JP2000154840A
Authority: JP
Inventors: 芳文黒木
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 2000-05-25
Filing date: 2000-05-25
Publication date: 2006-01-25
Anticipated expiration: 2020-05-25
Also published as: JP2001339958A

Description

【０００１】
【発明の属する技術分野】
本発明は直列インバータにより直流電源を高周波に変換して負荷に供給するインバータ装置に関するものであり、例えば放電灯を高周波点灯させる電子バラストなどに用いられるものである。
【０００２】
【従来の技術】
従来例を図８に示す。直流電源Ｅの両端にはＭＯＳＦＥＴよりなるスイッチング素子Ｑ１、Ｑ２の直列回路が接続されている。スイッチング素子Ｑ２の両端にはスナバコンデンサＣ４が並列接続されると共に、直流カット用のコンデンサＣ２を介してインダクタＬ１と放電灯Ｌａの直列回路が接続されている。放電灯Ｌａのフィラメントの非電源側端子間には共振用および予熱電流通電用のコンデンサＣ１が並列接続されている。放電灯Ｌａの電源側フィラメントの一端は直流電源Ｅの負極に接続されて接地されており、他端はインダクタＬ１に接続されると共に、抵抗ｒ１、ｒ２の直列回路を介して直流電源Ｅの高圧側端子に接続されている。抵抗ｒ１、ｒ２が接続されたフィラメントの非電源側端子は抵抗ｒ３、ｒ４の直列回路を介して直流電源Ｅの負極に接続されている。したがって、放電灯Ｌａが接続されているときには、直流電源Ｅの正極から抵抗ｒ１、ｒ２、放電灯Ｌａのフィラメント、抵抗ｒ３、ｒ４を介して直流電源Ｅの負極に至る経路で直流電流が流れ、抵抗ｒ４の両端には所定の直流電圧が発生する。また、放電灯Ｌａが接続されていないときには、前記直流電流が流れないので、抵抗ｒ４の両端には電圧が発生しない。
【０００３】
抵抗ｒ３、ｒ４の接続点の電圧はコンパレータｃｏｍｐ１のマイナス側入力端子に印加されている。コンパレータｃｏｍｐ１のプラス側入力端子には、制御電源電圧Ｖｃｃを抵抗ｒ５、ｒ６により分圧した基準電圧が印加されている。コンパレータｃｏｍｐ１の出力は抵抗ｒ８によりプルアップされており、マイナス側入力端子の電圧がプラス側入力端子の電圧よりも低いときにはＨｉｇｈレベル、高いときにはＬｏｗレベルとなる。このコンパレータｃｏｍｐ１の出力はスイッチング素子Ｑ１、Ｑ２にゲート信号を供給する制御回路ＩＣ１の発振停止制御端子に入力されている。制御回路ＩＣ１は抵抗ｒ７とコンデンサＣ４の時定数により所定の周波数で発振し、スイッチング素子Ｑ１、Ｑ２を交互にオン・オフさせる信号を発生させる。また、スイッチング素子Ｑ２がオンしたときに、制御電源電圧ＶｃｃからダイオードＤ１を介してコンデンサＣ３を充電し、このコンデンサＣ３を高圧側のスイッチング素子Ｑ１の駆動電源としている。
【０００４】
制御回路ＩＣ１からのゲート信号にてスイッチング素子Ｑ１、Ｑ２が交互にオン・オフすることにより、直流電源Ｅの直流電圧Ｖｄｃを高周波に変換し、コンデンサＣ２、インダクタＬ１、放電灯Ｌａ、コンデンサＣ１からなる負荷回路に高周波の電力を供給し、ランプＬａを点灯させるものである。抵抗ｒ１、ｒ２、ｒ３、ｒ４は、フィラメントの検出を行っており、放電灯Ｌａが装着されていない無負荷状態の場合には、コンパレータｃｏｍｐ１の出力を反転させ、制御回路ＩＣ１の発振停止制御端子に無負荷検出信号を送り、スイッチング素子Ｑ１、Ｑ２のスイッチングを停止させるものである。
【０００５】
ここで、図８のような回路において、無負荷時に発振を継続させた場合の動作について、図９により説明する。図９のモードは上側ＦＥＴであるスイッチング素子Ｑ１がＯＮした状態を示し、図１２の波形図の区間▲１▼に対応している。スイッチング素子Ｑ１がＯＮした場合は、スイッチング素子Ｑ１，Ｑ２の接続点の電圧（中点電圧）は直流電源Ｅの直流電圧Ｖｄｃまで上昇する。そのときスイッチング素子Ｑ２のドレイン・ソース間の寄生コンデンサおよびスナバコンデンサＣ４もＶｄｃまで充電される。
【０００６】
次に、スイッチング素子Ｑ１、Ｑ２が共にＯＦＦしている場合（図１０及び図１２の区間２）には、無負荷状態であるため共振電流が流れず、中点電圧は放電路がないためＶｄｃの電圧を維持している。スイッチング素子Ｑ２がＯＮした場合（図１１）、中点電圧はコンデンサＣ４とスイッチング素子Ｑ２のドレイン−ソース間の容量でＶｄｃを持っており、その電荷はスイッチング素子Ｑ２のドレイン・ソース間を介して放電される。よって、スイッチング素子Ｑ２のＯＮ時には図１２に示すようにスパイク状の電流が流れる。特に、ノイズ対策や温度対策でスナバとしてコンデンサをＦＥＴのドレイン・ソース間に付加した回路構成で負荷が全く無くなった場合（中点からの電流経路が無い場合）は、このスパイク状の電流が大きなロスとなり、無視できない問題になる。
【０００７】
しかし、この現象を防止するためにはランプのフィラメント抵抗を検出したり、無負荷時においてもある程度の電流の流れる別経路を負荷部に設置しなければならない等のロス防止手段をとらなければならない。
【０００８】
【発明が解決しようとする課題】
本発明は上述のような点に鑑みてなされたものであり、交互にオン・オフされるスイッチング素子の直列回路を有するインバータ装置において、無負荷状態におけるスイッチングロスを簡単な回路構成にて防止することを課題とするものである。
【０００９】
【課題を解決するための手段】
本発明によれば、上記の課題を解決するために、直流電源に接続されたスイッチング素子の直列回路と、前記スイッチング素子をデッドオフタイムを経て交互にオン・オフさせる制御部とを備え、前記スイッチング素子の接続点に負荷回路を接続したインバータ装置において、高圧側スイッチング素子の駆動信号の立ち下がりを検出してから前記スイッチング素子の接続点の電圧の立ち下がりが検出されるまでの時間により前記負荷回路が接続されているかを判別する手段を有することを特徴とするものである。
【００１０】
【発明の実施の形態】
（実施例１）
図１に本発明の一実施例を示す。インバータの動作については従来例で説明したものと同様であるので、重複する説明は省略する。本実施例では、高圧側のスイッチング素子Ｑ１のゲート信号をコンパレータｃｏｍｐ１のマイナス側入力端子に印加し、コンパレータｃｏｍｐ１のプラス側入力端子にはスイッチング素子Ｑ１、Ｑ２の接続点の電圧（中点電圧）を抵抗ｒ５、ｒ６により分圧した電圧が印加される。コンパレータｃｏｍｐ１の出力端子はオープンコレクタあるいはオープンドレインとなっており、プラス側入力端子の電圧がマイナス側入力端子の電圧よりも高いときには高インピーダンス状態、プラス側入力端子の電圧がマイナス側入力端子の電圧よりも低いときには低インピーダンス状態（グランドと短絡）となる。このコンパレータｃｏｍｐ１の出力は抵抗ｒ９、ｒ１０を介してトランジスタＱ３のベースに接続されている。抵抗ｒ９、ｒ１０の接続点は抵抗ｒ８を介して制御電源電圧Ｖｃｃのラインに接続されると共に、コンデンサＣ５と抵抗ｒ１１の並列回路を介してグランドラインに接続されている。トランジスタＱ３のエミッタは接地されており、コレクタは制御回路ＩＣ１の発振停止制御端子に接続されている。
【００１１】
本例はスイッチング素子Ｑ１のゲート信号とスイッチング素子Ｑ１，Ｑ２の中点電圧とを比較して負荷状態を検出するものである。すなわち、制御回路ＩＣ１から出力されるスイッチング素子Ｑ１のゲート信号と同位相の信号は、コンパレータｃｏｍｐ１のマイナス側入力端子に入力されている。スイッチング素子Ｑ１，Ｑ２の中点から抵抗ｒ５、ｒ６にて分圧された信号は、コンパレータｃｏｍｐ１のプラス側入力端子に入力され、中点電圧とスイッチング素子Ｑ１のゲート信号の時間について比較を行っている。
【００１２】
通常負荷がある場合、中点電圧信号とスイッチング素子Ｑ１のゲート信号の差はわずかであるため、コンパレータｃｏｍｐ１の出力がＨｉｇｈレベルを出力している時間は短く、コンデンサＣ５の電圧は低く維持されているため、トランジスタＱ３のベース電圧は低く、ＯＮすることはない。しかし、負荷Ｌａが外された状態では、中点電圧はスイッチング素子Ｑ１のゲート電圧とともに立ち下がらず、（デッドオフタイムの時間）＋（スイッチング素子Ｑ２のゲート電圧がスレショルド電圧Ｖｔｈまで立ち上がる時間）までは、Ｖｄｃを維持したままなので、コンパレータｃｏｍｐ１の出力は、負荷がある状態と比較すると長い時間にわたりＨｉｇｈレベルの出力を維持することになる。この動作を図２に示す。
【００１３】
その結果として、コンデンサＣ５の電圧は上昇し、トランジスタＱ３のベース電圧がトランジスタＱ３をＯＮさせるレベルになると、制御回路ＩＣ１に信号を送ってスイッチング素子Ｑ１，Ｑ２への信号を止めて発振を停止させるものである。その後、発振が停止して中点電圧が低下すると、コンパレータｃｏｍｐ１の出力とトランジスタＱ３の出力は再び反転して制御回路ＩＣ１からゲート信号が送られ、インバータの発振が開始される。このように本実施例では、無負荷時に間欠発振を行うように制御しているが、ラッチ回路にて発振停止を行ってもよい。
【００１４】
また、スイッチング素子Ｑ２のゲート信号を使って制御する場合においては、スイッチング素子Ｑ２のゲート信号がＬｏｗレベルの状態になっても中点電圧がＶｄｃまで立ち上がらない場合を無負荷状態として検出すればよい。要するに、共振電流が流れていない場合の中点電圧の立ち下がり、または、立ち上がりがスイッチング素子Ｑ１，Ｑ２のゲート信号に対して遅れることを検出して保護を行うものである。
【００１５】
（実施例２）
図３に本発明の実施例２を示す。本実施例では、スイッチング素子Ｑ１、Ｑ２の接続点の電圧（中点電圧）を抵抗ｒ６、ｒ７により分圧してコンパレータｃｏｍｐ２のマイナス側入力端子に印加している。コンパレータｃｏｍｐ２のプラス側入力端子には抵抗ｒ４、ｒ５により制御電源電圧Ｖｃｃを分圧した基準電圧が印加されている。コンパレータｃｏｍｐ２の出力は、コンパレータｃｏｍｐ１のプラス側入力端子に接続され、抵抗ｒ３を介して制御電源電圧Ｖｃｃのラインに接続されると共に、コンデンサＣ７を介してグランドラインに接続されている。コンデンサＣ７の両端には、トランジスタＱ４が並列接続されている。トランジスタＱ４のベースにはスイッチング素子Ｑ２のゲート信号が入力されている。コンパレータｃｏｍｐ１のマイナス側入力端子には抵抗ｒ１、ｒ２により制御電源電圧Ｖｃｃを分圧した基準電圧が印加されている。コンパレータｃｏｍｐ１、ｃｏｍｐ２の出力はオープンコレクタあるいはオープンドレインとなっており、プラス側入力端子の電圧がマイナス側入力端子の電圧よりも高いときは出力は高インピーダンス状態となり、低いときはグランドラインと短絡状態となる。コンパレータｃｏｍｐ１の出力は抵抗ｒ８により制御電源電圧Ｖｃｃのラインに接続されると共に、トランジスタＱ３のベースに接続されている。トランジスタＱ３のエミッタはグランドラインに接続されており、コレクタは制御回路ＩＣ１の発振停止制御端子に接続されている。
【００１６】
本例は、スイッチング素子Ｑ２のゲート信号がＨｉｇｈレベルからＬｏｗレベルに切り替わった場合において、所定の時間内に中点電圧信号が立ち上がらなかった場合、無負荷であると判断し、保護動作を行うものである。インバータの動作に関しては前述しているために省略する。
【００１７】
図３において、２つのコンパレータｃｏｍｐ１、ｃｏｍｐ２の動作について説明する。抵抗ｒ６，ｒ７にて分圧された中点電圧はコンパレータｃｏｍｐ２のマイナス側入力端子に入力され、抵抗ｒ４、ｒ５で分圧された基準電圧によって中点電圧信号に同期してコンデンサＣ７の電荷を引き抜いている。トランジスタＱ４のベースにはスイッチング素子Ｑ２のゲート信号と同期した電圧が印加され、スイッチング素子Ｑ２がＯＮしたタイミングによってコンデンサＣ７の電荷を引き抜く。
【００１８】
ここで図４のタイミングチャートに示すように、負荷のある場合においては、スイッチング素子Ｑ２のゲート信号の立ち下がりに対して小さな遅れ時間で中点電圧信号が立ち上がるため、コンデンサＣ７の電荷が抵抗ｒ１、ｒ２で決定される基準電圧よりも高くなることはない。
【００１９】
しかし、無負荷時においては中点電圧信号が立ち上がるのが遅いためにコンデンサＣ７の電圧は上昇し、コンパレータｃｏｍｐ１の出力を反転させてトランジスタＱ３をＯＮし、制御回路ＩＣ１へ信号を送って発振停止の制御を行うものである。
【００２０】
本例は、スイッチング素子Ｑ２のゲート信号と中点電圧を比較したが、実施例１で示したようにスイッチング素子Ｑ１のゲート信号と中点電圧を比較しても同様の効果が得られる。また、スイッチング素子Ｑ１、Ｑ２両方のゲート信号と中点電圧とを比較して制御を行っても同様の効果が得られることは言うまでもない。
【００２１】
（実施例３）
図５および図６に本発明の具体的実施例を示す。図６は制御回路ＩＣ１の内部機能のブロック図を示すものである。主回路部の図５は既に説明したので、省略する。制御回路ＩＣ１の内部は大きく分けて、発振部１、中点電圧検出部２、ハイサイド出力部３、ローサイド出力部４に分けることができる。発振部１は、設定された周波数で発振を行う発振器１１と中点電圧の立ち上がりを検出する中点電圧検出部２や外部発振停止の信号を受け付けるリセット部１２、デッドオフタイムを設定し発振器１１と中点電圧検出部２に出力するデッドオフタイム制御部１３より構成されている。リセット部１２の入力に対してデッドオフタイム制御部１３からのデッドオフタイムの期間内はスイッチング素子Ｑ１，Ｑ２にゲート信号を出力しないようにマスク回路５によりマスクをかける。デッドオフタイムの期間が終了するとマスクが外れ、中点電圧がＬｏｗレベルのままであれば、リセット部１２へ中点電圧検出部２から信号が送られ、ハイサイド側の出力を停止させ、発振停止の制御を行う。また、中点電圧検出部２の出力がＨｉｇｈレベルであれば、ハイサイド出力部３に信号が送られ、スイッチング素子Ｑ１はＯＮする。このように、中点電圧の立ち上がりを検出してからハイサイド側のスイッチング素子Ｑ１を動作させるものであり、中点電圧が立ち上がらない、つまり、無負荷状態であれば発振を継続しないような制御となっており、無負荷時におけるスイッチング素子Ｑ１、Ｑ２のロスを低減し、２次電圧を抑えることが可能である。
【００２２】
本例と同様の効果を得ることができる制御を実現させる制御回路ＩＣ１の構成要素はバイポーラトランジスタ、ＭＯＳトランジスタ、マイコン等を用いるものでもよく、その手段は問わない。
【００２３】
（実施例４）
図７に本発明の実施例４を示す。インバータ部の動作および検出方法については、実施例２に記載の回路と同一であるため説明は省略する。実施例２と異なる箇所は、昇圧チョッパーを有する点灯回路とした点であり、その制御はチョッパー制御回路ＩＣ２によって行われている。
【００２４】
本例では図３に示した実施例２において、トランジスタＱ３のコレクタをインバータ制御回路ＩＣ１の発振停止制御端子に接続するのではなく、チョッパー制御回路ＩＣ２の電源制御用のトランジスタＱ６のベースに接続したものである。トランジスタＱ６のベースは抵抗ｒ１０を介して制御電源電圧Ｖｃｃのラインに接続されており、コレクタはトランジスタＱ５のベースに接続されており、エミッタはグランドラインに接続されている。トランジスタＱ５のエミッタは制御電源電圧Ｖｃｃのラインに接続されており、コレクタはチョッパー制御回路ＩＣ２の電源入力端子に接続されている。チョッパー制御回路ＩＣ２の電源入力端子とグランドラインの間には、動作電源安定化のための電解コンデンサＣ８が接続されている。トランジスタＱ３がオフしているときには、抵抗ｒ１０を介してトランジスタＱ６にベース電流が流れるので、トランジスタＱ６がオン、トランジスタＱ５もオンとなり、チョッパー制御回路ＩＣ２に動作電源電圧が供給される。トランジスタＱ３がオンすると、抵抗ｒ１０からトランジスタＱ６にベース電流が流れなくなるので、トランジスタＱ６がオフ、トランジスタＱ５もオフとなり、チョッパー制御回路ＩＣ２への電源供給が遮断されるので、チョッパー制御回路ＩＣ２の動作は停止する。
【００２５】
チョッパー回路の構成は良く知られた昇圧チョッパー回路であり、商用交流電源ＡＣを全波整流するダイオードブリッジＤＢの直流出力端子間に、インダクタＬ２とスイッチング素子Ｑ７の直列回路を接続し、スイッチング素子Ｑ７の両端に逆流阻止用のダイオードＤ７を介して平滑用のコンデンサＣ９を接続したものである。平滑用のコンデンサＣ９の両端電圧Ｖｄｃは分圧用の抵抗により分圧されて、チョッパー出力電圧の検出値としてチョッパー制御回路ＩＣ２に入力されている。また、スイッチング素子Ｑ７に流れる電流は、スイッチング素子Ｑ７に直列に挿入された小抵抗により電圧に変換されて、チョッパー電流の検出値としてチョッパー制御回路ＩＣ２に入力されている。チョッパー制御回路ＩＣ２では、これらの検出値を元にチョッパー回路のスイッチング素子Ｑ７の駆動信号を作成している。チョッパー回路が動作しているときは、平滑コンデンサＣ９の両端電圧Ｖｄｃは商用交流電源ＡＣの全波整流出力のピーク値よりも高くなり、入力力率は改善されている。また、チョッパー回路が動作していないときは、平滑コンデンサＣ９の両端電圧Ｖｄｃは商用交流電源ＡＣの全波整流出力のピーク値と略等しい電圧に低下する。
【００２６】
中点電圧の立ち上がりとスイッチング素子Ｑ２のゲート信号の時間差にて無負荷状態であると判断された場合、トランジスタＱ３はＯＦＦからＯＮに反転し、トランジスタＱ６のベース電流を引き抜き、トランジスタＱ５をＯＦＦさせる。よって、動作電源が無くなることによってチョッパー制御回路ＩＣ２は停止し、昇圧チョッパー回路の動作が停止するので、Ｖｄｃの値は低下する。これにより、スイッチング素子Ｑ１、Ｑ２の両端電圧は低下し、結果的にパルス状の電流のピークを抑えることができるものである。
【００２７】
本例は、無負荷信号の出力をもって昇圧チョッパー回路の動作を停止させ、Ｖｄｃを低下させることによって直列インバータ回路のスイッチング素子のストレスを低減する方法を提示したが、Ｖｄｃを下げる方法であれば、入力を切り離すとか、昇降圧チョッパーのライン側のスイッチング素子を停止させる等、その方法は問わない。
【００２８】
【発明の効果】
本発明によれば、直流電源に接続されたスイッチング素子の直列回路と、前記スイッチング素子をデッドオフタイムを経て交互にオン・オフさせる制御部とを備え、前記スイッチング素子の接続点に負荷回路を接続したインバータ装置において、負荷回路が接続されていない状態を簡単な構成で検出して発振停止または間欠発振あるいは直流電源の電圧を低下させることにより、スイッチング素子のストレスを緩和し、発熱を防止することができる。
【図面の簡単な説明】
【図１】本発明の実施例１の回路図である。
【図２】本発明の実施例１の動作波形図である。
【図３】本発明の実施例２の回路図である。
【図４】本発明の実施例２の動作波形図である。
【図５】本発明の実施例３の回路図である。
【図６】本発明の実施例３の制御回路の内部構成を示すブロック回路図である。
【図７】本発明の実施例４の回路図である。
【図８】従来例の回路図である。
【図９】従来例の動作説明のための第１の等価回路図である。
【図１０】従来例の動作説明のための第２の等価回路図である。
【図１１】従来例の動作説明のための第３の等価回路図である。
【図１２】従来例の動作波形図である。
【符号の説明】
Ｅ直流電源
Ｌ１共振用インダクタ
Ｃ１共振用コンデンサ
Ｌａ放電灯
Ｑ１高圧側スイッチング素子
Ｑ２低圧側スイッチング素子
ＩＣ１制御回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an inverter device that converts a DC power source into a high frequency by a series inverter and supplies it to a load. For example, the present invention is used for an electronic ballast for lighting a discharge lamp at a high frequency.
[0002]
[Prior art]
A conventional example is shown in FIG. A series circuit of switching elements Q1 and Q2 made of MOSFETs is connected to both ends of the DC power supply E. A snubber capacitor C4 is connected in parallel to both ends of the switching element Q2, and a series circuit of an inductor L1 and a discharge lamp La is connected via a DC cut capacitor C2. A capacitor C1 for resonance and preheating current conduction is connected in parallel between the non-power supply side terminals of the filament of the discharge lamp La. One end of the power supply side filament of the discharge lamp La is connected to the negative electrode of the DC power supply E and grounded, the other end is connected to the inductor L1, and the high voltage of the DC power supply E is connected through a series circuit of resistors r1 and r2. Connected to the side terminal. The non-power supply side terminal of the filament to which the resistors r1 and r2 are connected is connected to the negative electrode of the DC power supply E through a series circuit of resistors r3 and r4. Therefore, when the discharge lamp La is connected, a DC current flows in a path from the positive electrode of the DC power supply E to the negative electrode of the DC power supply E through the resistors r1 and r2, the filament of the discharge lamp La, and the resistors r3 and r4. A predetermined DC voltage is generated across the resistor r4. Further, when the discharge lamp La is not connected, the direct current does not flow, so that no voltage is generated across the resistor r4.
[0003]
The voltage at the connection point of the resistors r3 and r4 is applied to the negative input terminal of the comparator comp1. A reference voltage obtained by dividing the control power supply voltage Vcc by the resistors r5 and r6 is applied to the plus side input terminal of the comparator comp1. The output of the comparator comp1 is pulled up by the resistor r8. When the voltage at the negative input terminal is lower than the voltage at the positive input terminal, the output is high level, and when the voltage is high, the output is low level. The output of the comparator comp1 is input to the oscillation stop control terminal of the control circuit IC1 that supplies a gate signal to the switching elements Q1 and Q2. The control circuit IC1 oscillates at a predetermined frequency according to the time constant of the resistor r7 and the capacitor C4, and generates a signal for alternately turning on and off the switching elements Q1 and Q2. Further, when the switching element Q2 is turned on, the capacitor C3 is charged from the control power supply voltage Vcc via the diode D1, and this capacitor C3 is used as a driving power source for the high-voltage side switching element Q1.
[0004]
The switching elements Q1 and Q2 are alternately turned on and off by the gate signal from the control circuit IC1, thereby converting the DC voltage Vdc of the DC power source E into a high frequency, and from the capacitor C2, the inductor L1, the discharge lamp La, and the capacitor C1. A high-frequency electric power is supplied to the load circuit to turn on the lamp La. The resistors r1, r2, r3, r4 detect the filament, and in the no-load state where the discharge lamp La is not mounted, the output of the comparator comp1 is inverted and the oscillation stop control terminal of the control circuit IC1 No-load detection signal is sent to, and switching of the switching elements Q1 and Q2 is stopped.
[0005]
Here, in the circuit as shown in FIG. 8, the operation when oscillation is continued at no load will be described with reference to FIG. The mode of FIG. 9 shows a state in which the switching element Q1 which is the upper FET is turned on, and corresponds to the section (1) in the waveform diagram of FIG. When the switching element Q1 is turned ON, the voltage (middle point voltage) at the connection point of the switching elements Q1 and Q2 rises to the DC voltage Vdc of the DC power supply E. At that time, the drain-source parasitic capacitor of the switching element Q2 and the snubber capacitor C4 are also charged to Vdc.
[0006]
Next, when both the switching elements Q1 and Q2 are OFF (section 2 in FIGS. 10 and 12 ), the resonance current does not flow because there is no load, and the midpoint voltage has no discharge path. The voltage is maintained. When the switching element Q2 is turned on (FIG. 11), the midpoint voltage is Vdc as a capacitance between the capacitor C4 and the drain-source of the switching element Q2, and the electric charge passes through between the drain and source of the switching element Q2. Discharged. Therefore, when the switching element Q2 is turned on, a spike-like current flows as shown in FIG. Especially when there is no load at all in the circuit configuration in which a capacitor is added between the drain and source of the FET as a snubber for noise countermeasures and temperature countermeasures (when there is no current path from the middle point), this spike-like current is large. It becomes a loss and becomes a problem that cannot be ignored.
[0007]
However, in order to prevent this phenomenon, it is necessary to take measures to prevent the loss such as detecting the filament resistance of the lamp or installing another path in the load section through which a certain amount of current flows even when there is no load. .
[0008]
[Problems to be solved by the invention]
The present invention has been made in view of the above points, and in an inverter device having a series circuit of switching elements that are alternately turned on and off, switching loss in a no-load state is prevented with a simple circuit configuration. This is a problem.
[0009]
[Means for Solving the Problems]
According to the present invention, in order to solve the above-described problem, a series circuit of switching elements connected to a DC power source, and a control unit that alternately turns on and off the switching elements through a dead-off time, In the inverter device in which the load circuit is connected to the connection point of the switching element, the time period from when the falling of the drive signal of the high-voltage side switching element is detected to when the falling of the voltage at the connection point of the switching element is detected It has a means to discriminate | determine whether the load circuit is connected, It is characterized by the above- mentioned.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Example 1
FIG. 1 shows an embodiment of the present invention. Since the operation of the inverter is the same as that described in the conventional example, a duplicate description is omitted. In this embodiment, the gate signal of the switching element Q1 on the high voltage side is applied to the negative input terminal of the comparator comp1, and the voltage at the connection point of the switching elements Q1 and Q2 (middle point voltage) is applied to the positive input terminal of the comparator comp1. Is divided by resistors r5 and r6. The output terminal of the comparator comp1 is an open collector or an open drain. When the voltage at the plus side input terminal is higher than the voltage at the minus side input terminal, it is in a high impedance state, and the voltage at the plus side input terminal is the voltage at the minus side input terminal. If it is lower than that, it becomes a low impedance state (short circuit with the ground). The output of the comparator comp1 is connected to the base of the transistor Q3 via resistors r9 and r10. The connection point of the resistors r9 and r10 is connected to the control power supply voltage Vcc line through the resistor r8, and is connected to the ground line through a parallel circuit of the capacitor C5 and the resistor r11. The emitter of the transistor Q3 is grounded, and the collector is connected to the oscillation stop control terminal of the control circuit IC1.
[0011]
In this example, the load state is detected by comparing the gate signal of the switching element Q1 with the midpoint voltage of the switching elements Q1 and Q2. That is, a signal having the same phase as the gate signal of the switching element Q1 output from the control circuit IC1 is input to the negative side input terminal of the comparator comp1. The signal divided by the resistors r5 and r6 from the midpoint of the switching elements Q1 and Q2 is input to the plus side input terminal of the comparator comp1, and the time between the midpoint voltage and the gate signal of the switching element Q1 is compared. Yes.
[0012]
When there is a normal load, since the difference between the midpoint voltage signal and the gate signal of the switching element Q1 is small, the time during which the output of the comparator comp1 outputs a high level is short, and the voltage of the capacitor C5 is kept low. Therefore, the base voltage of the transistor Q3 is low and does not turn on. However, in the state where the load La is removed, the midpoint voltage does not fall with the gate voltage of the switching element Q1, but until (dead-off time) + (time when the gate voltage of the switching element Q2 rises to the threshold voltage Vth). Since Vdc is maintained, the output of the comparator comp1 maintains a high level output for a long time compared to a state where there is a load. This operation is shown in FIG.
[0013]
As a result, the voltage of the capacitor C5 rises, and when the base voltage of the transistor Q3 reaches a level for turning on the transistor Q3, a signal is sent to the control circuit IC1 to stop the signals to the switching elements Q1 and Q2 and stop the oscillation. Is. Thereafter, when the oscillation stops and the midpoint voltage decreases, the output of the comparator comp1 and the output of the transistor Q3 are inverted again and a gate signal is sent from the control circuit IC1 to start oscillation of the inverter. As described above, in this embodiment, control is performed so that intermittent oscillation is performed when there is no load, but oscillation may be stopped by a latch circuit.
[0014]
In the case of controlling using the gate signal of the switching element Q2, a case where the midpoint voltage does not rise up to Vdc even when the gate signal of the switching element Q2 is in a low level may be detected as a no-load state. . In short, the protection is performed by detecting that the midpoint voltage falls or rises later than the gate signals of the switching elements Q1 and Q2 when no resonance current flows.
[0015]
(Example 2)
FIG. 3 shows a second embodiment of the present invention. In this embodiment, the voltage (middle point voltage) at the connection point of the switching elements Q1 and Q2 is divided by the resistors r6 and r7 and applied to the negative input terminal of the comparator comp2. A reference voltage obtained by dividing the control power supply voltage Vcc by resistors r4 and r5 is applied to the positive side input terminal of the comparator comp2. The output of the comparator comp2 is connected to the plus side input terminal of the comparator comp1, connected to the control power supply voltage Vcc line via the resistor r3, and connected to the ground line via the capacitor C7. A transistor Q4 is connected in parallel across the capacitor C7. The gate signal of the switching element Q2 is input to the base of the transistor Q4. A reference voltage obtained by dividing the control power supply voltage Vcc by resistors r1 and r2 is applied to the negative input terminal of the comparator comp1. The outputs of the comparators comp1 and comp2 are open collectors or open drains. When the voltage at the plus side input terminal is higher than the voltage at the minus side input terminal, the output is in a high impedance state, and when the voltage is low, the output is shorted to the ground line. It becomes. The output of the comparator comp1 is connected to the control power supply voltage Vcc line by a resistor r8 and is also connected to the base of the transistor Q3. The emitter of the transistor Q3 is connected to the ground line, and the collector is connected to the oscillation stop control terminal of the control circuit IC1.
[0016]
This example, when the gate signal of the switching element Q 2 is switched from High level to Low level, if the midpoint voltage signal has not rise within a predetermined time, determines that the no-load, performs the protection operation Is. Since the operation of the inverter has been described above, it will be omitted.
[0017]
In FIG. 3, the operation of the two comparators comp1 and comp2 will be described. The midpoint voltage divided by the resistors r6 and r7 is input to the negative input terminal of the comparator comp2, and the electric charge of the capacitor C7 is synchronized with the midpoint voltage signal by the reference voltage divided by the resistors r4 and r5. Pulled out. A voltage synchronized with the gate signal of the switching element Q2 is applied to the base of the transistor Q4, and the charge of the capacitor C7 is pulled out at the timing when the switching element Q2 is turned on.
[0018]
Here, as shown in the timing chart of FIG. 4, when a load, since the midpoint voltage signal rises with a small delay time relative to the falling of a gate signal of the switching element Q2, the electric charge of the capacitor C7 is resistance It will never be higher than the reference voltage determined by r1 and r2.
[0019]
However, since the midpoint voltage signal rises slowly when there is no load, the voltage of the capacitor C7 rises, the output of the comparator comp1 is inverted, the transistor Q3 is turned on, and a signal is sent to the control circuit IC1 to stop oscillation. The control is performed.
[0020]
In this example, the gate signal of the switching element Q2 and the midpoint voltage are compared. However, the same effect can be obtained by comparing the gate signal of the switching element Q1 and the midpoint voltage as shown in the first embodiment. It goes without saying that the same effect can be obtained even if control is performed by comparing the gate signals of both switching elements Q1 and Q2 with the midpoint voltage.
[0021]
Example 3
5 and 6 show specific embodiments of the present invention. FIG. 6 shows a block diagram of the internal functions of the control circuit IC1. Since FIG. 5 of the main circuit part has already been described, a description thereof will be omitted. The inside of the control circuit IC1 can be broadly divided into an oscillation unit 1, a midpoint voltage detection unit 2, a high side output unit 3, and a low side output unit 4. The oscillation unit 1 includes an oscillator 11 that oscillates at a set frequency, a midpoint voltage detection unit 2 that detects rising of the midpoint voltage, a reset unit 12 that receives an external oscillation stop signal, and a dead-off time. And a dead-off time control unit 13 that outputs to the midpoint voltage detection unit 2. The mask circuit 5 masks the input of the reset unit 12 so that the gate signal is not output to the switching elements Q1 and Q2 during the dead-off time period from the dead-off time control unit 13. When the dead-off time period ends, the mask is removed, and if the midpoint voltage remains at the low level, a signal is sent from the midpoint voltage detection unit 2 to the reset unit 12 to stop the output on the high side and oscillate. Control the stop. If the output of the midpoint voltage detector 2 is at a high level, a signal is sent to the high side output unit 3 and the switching element Q1 is turned on. In this way, the high-side switching element Q1 is operated after the rising of the midpoint voltage is detected, and control is performed so that the midpoint voltage does not rise, that is, oscillation does not continue if there is no load. Thus, it is possible to reduce the loss of the switching elements Q1 and Q2 at the time of no load and suppress the secondary voltage.
[0022]
The constituent elements of the control circuit IC1 that realizes the control capable of obtaining the same effect as in this example may use bipolar transistors, MOS transistors, microcomputers, etc., and the means thereof is not limited.
[0023]
(Example 4)
FIG. 7 shows a fourth embodiment of the present invention. The operation of the inverter unit and the detection method are the same as those of the circuit described in the second embodiment, and thus description thereof is omitted. The difference from the second embodiment is that a lighting circuit having a boost chopper is used, and the control is performed by the chopper control circuit IC2.
[0024]
In this example, in the second embodiment shown in FIG. 3, the collector of the transistor Q3 is connected not to the oscillation stop control terminal of the inverter control circuit IC1, but to the base of the power control transistor Q6 of the chopper control circuit IC2. Is. The base of the transistor Q6 is connected to the control power supply voltage Vcc line via the resistor r10, the collector is connected to the base of the transistor Q5, and the emitter is connected to the ground line. The emitter of the transistor Q5 is connected to the line of the control power supply voltage Vcc, and the collector is connected to the power input terminal of the chopper control circuit IC2. An electrolytic capacitor C8 for stabilizing the operation power supply is connected between the power input terminal of the chopper control circuit IC2 and the ground line. When the transistor Q3 is off, the base current flows to the transistor Q6 via the resistor r10, so that the transistor Q6 is on and the transistor Q5 is also on, and the operating power supply voltage is supplied to the chopper control circuit IC2. When the transistor Q3 is turned on, the base current does not flow from the resistor r10 to the transistor Q6, so that the transistor Q6 is turned off and the transistor Q5 is also turned off, and the power supply to the chopper control circuit IC2 is cut off. Stops.
[0025]
The configuration of the chopper circuit is a well-known step-up chopper circuit, and a series circuit of an inductor L2 and a switching element Q7 is connected between the DC output terminals of the diode bridge DB for full-wave rectification of the commercial AC power supply AC. Is connected to a smoothing capacitor C9 via a backflow prevention diode D7. The voltage Vdc across the smoothing capacitor C9 is divided by a voltage dividing resistor and input to the chopper control circuit IC2 as a detected value of the chopper output voltage. The current flowing through the switching element Q7 is converted into a voltage by a small resistance inserted in series with the switching element Q7, and input to the chopper control circuit IC2 as a detected value of the chopper current. The chopper control circuit IC2 creates a drive signal for the switching element Q7 of the chopper circuit based on these detected values. When the chopper circuit is operating, the voltage Vdc across the smoothing capacitor C9 is higher than the peak value of the full-wave rectified output of the commercial AC power supply AC, and the input power factor is improved. Further, when the chopper circuit is not operating, the voltage Vdc across the smoothing capacitor C9 drops to a voltage substantially equal to the peak value of the full-wave rectified output of the commercial AC power supply AC.
[0026]
When it is determined that there is no load due to the time difference between the rise of the midpoint voltage and the gate signal of the switching element Q2, the transistor Q3 is inverted from OFF to ON, the base current of the transistor Q6 is drawn, and the transistor Q5 is turned OFF. . Therefore, the chopper control circuit IC2 stops due to the absence of the operating power supply, and the operation of the boost chopper circuit stops, so the value of Vdc decreases. Thereby, the both-ends voltage of switching element Q1 and Q2 falls, As a result, the peak of a pulse-like electric current can be suppressed.
[0027]
In this example, the method of reducing the stress of the switching element of the series inverter circuit by stopping the operation of the boost chopper circuit with the output of the no-load signal and lowering Vdc is presented. Any method may be used such as disconnecting the input or stopping the switching element on the line side of the step-up / down chopper.
[0028]
【The invention's effect】
According to the present invention, a series circuit of switching elements connected to a DC power source, the switching element via the dead-off time and a control unit that turns on and off alternately, the load circuit to a connection point of the switching element In a connected inverter device, the state where the load circuit is not connected is detected with a simple configuration to stop oscillation, intermittent oscillation, or reduce the voltage of the DC power supply, thereby reducing the stress on the switching element and preventing heat generation. be able to.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of Embodiment 1 of the present invention.
FIG. 2 is an operation waveform diagram according to the first embodiment of the present invention.
FIG. 3 is a circuit diagram of Embodiment 2 of the present invention.
FIG. 4 is an operation waveform diagram according to the second embodiment of the present invention.
FIG. 5 is a circuit diagram of Embodiment 3 of the present invention.
FIG. 6 is a block circuit diagram showing an internal configuration of a control circuit according to a third embodiment of the present invention.
FIG. 7 is a circuit diagram of Embodiment 4 of the present invention.
FIG. 8 is a circuit diagram of a conventional example.
FIG. 9 is a first equivalent circuit diagram for explaining the operation of the conventional example.
FIG. 10 is a second equivalent circuit diagram for explaining the operation of the conventional example.
FIG. 11 is a third equivalent circuit diagram for explaining the operation of the conventional example.
FIG. 12 is an operation waveform diagram of a conventional example.
[Explanation of symbols]
E DC power supply L1 Resonance inductor C1 Resonance capacitor La Discharge lamp Q1 High voltage side switching element Q2 Low voltage side switching element IC1 Control circuit

Claims

直流電源に接続されたスイッチング素子の直列回路と、前記スイッチング素子をデッドオフタイムを経て交互にオン・オフさせる制御部とを備え、前記スイッチング素子の接続点に負荷回路を接続したインバータ装置において、高圧側スイッチング素子の駆動信号の立ち下がりを検出してから前記スイッチング素子の接続点の電圧の立ち下がりが検出されるまでの時間により前記負荷回路が接続されているかを判別する手段を有することを特徴とするインバータ装置。In an inverter device comprising a series circuit of switching elements connected to a DC power source and a control unit for alternately turning on and off the switching elements through a dead-off time, and connecting a load circuit to a connection point of the switching elements, Means for determining whether the load circuit is connected according to the time from when the falling of the drive signal of the high-voltage side switching element is detected until the falling of the voltage at the connection point of the switching element is detected ; A featured inverter device.

直流電源に接続されたスイッチング素子の直列回路と、前記スイッチング素子をデッドオフタイムを経て交互にオン・オフさせる制御部とを備え、前記スイッチング素子の接続点に負荷回路を接続したインバータ装置において、低圧側スイッチング素子の駆動信号の立ち下がりを検出してから前記スイッチング素子の接続点の電圧の立ち上がりが検出されるまでの時間により前記負荷回路が接続されているかを判別する手段を有することを特徴とするインバータ装置。In an inverter device comprising a series circuit of switching elements connected to a DC power source and a control unit for alternately turning on and off the switching elements through a dead-off time, and connecting a load circuit to a connection point of the switching elements, It has means for determining whether the load circuit is connected by the time from the detection of the fall of the drive signal of the low-voltage side switching element to the detection of the rise of the voltage at the connection point of the switching element. Inverter device.

直流電源に接続されたスイッチング素子の直列回路と、前記スイッチング素子をデッドオフタイムを経て交互にオン・オフさせる制御部とを備え、前記スイッチング素子の接続点に負荷回路を接続したインバータ装置において、スイッチング素子の接続点の電圧の立ち上がりを検出する手段を備え、スイッチング素子の接続点の電圧の立ち上がりを検出したときに前記制御部が高圧側のスイッチング素子をオンさせることを特徴とするインバータ装置。In an inverter device comprising a series circuit of switching elements connected to a DC power source and a control unit for alternately turning on and off the switching elements through a dead-off time, and connecting a load circuit to a connection point of the switching elements, comprising means for detecting the rise of the voltage at the connection point of the switching element, an inverter and wherein the control unit that turns on the switching elements of the high pressure side when it detects the rising of the voltage at the connection point of the switching elements.

直流電源に接続されたスイッチング素子の直列回路と、前記スイッチング素子をデッドオフタイムを経て交互にオン・オフさせる制御部とを備え、前記スイッチング素子の接続点に負荷回路を接続したインバータ装置において、低圧側スイッチング素子の駆動信号の立ち下がりを検出して一定時間内にスイッチング素子の接続点の電圧の立ち上がりを検出できなかった場合に無負荷状態であると判別する手段を有することを特徴とするインバータ装置。In an inverter device comprising a series circuit of switching elements connected to a DC power source and a control unit for alternately turning on and off the switching elements through a dead-off time, and connecting a load circuit to a connection point of the switching elements, It has means for detecting a falling of the drive signal of the low-voltage side switching element and determining that there is no load when the rising of the voltage at the connection point of the switching element cannot be detected within a certain time. Inverter device.

直流電源に接続されたスイッチング素子の直列回路と、前記スイッチング素子をデッドオフタイムを経て交互にオン・オフさせる制御部とを備え、前記スイッチング素子の接続点に負荷回路を接続したインバータ装置において、高圧側スイッチング素子の駆動信号の立ち下がりを検出して一定時間内にスイッチング素子の接続点の電圧の立ち下がりを検出できなかった場合に無負荷状態であると判別する手段を有することを特徴とするインバータ装置。In an inverter device comprising a series circuit of switching elements connected to a DC power source and a control unit for alternately turning on and off the switching elements through a dead-off time, and connecting a load circuit to a connection point of the switching elements, It has means for detecting a falling of the drive signal of the high-voltage side switching element and determining that it is in a no-load state when the falling of the voltage at the connection point of the switching element cannot be detected within a certain time. Inverter device.

前記負荷回路が接続されていないと判別されたときに直流電源の電圧を低下させる手段を有することを特徴とする請求項１ないし５のいずれかに記載のインバータ装置。 6. The inverter device according to claim 1, further comprising means for reducing the voltage of the DC power supply when it is determined that the load circuit is not connected.

前記負荷回路が接続されていないと判別されたときに前記スイッチング素子のスイッチング動作を停止させる手段を有することを特徴とする請求項１ないし５のいずれかに記載のインバータ装置。 6. The inverter device according to claim 1, further comprising means for stopping a switching operation of the switching element when it is determined that the load circuit is not connected.

前記負荷回路が接続されていないと判別されたときに前記スイッチング素子を間欠発振動作させる手段を有することを特徴とする請求項１ないし５のいずれかに記載のインバータ装置。 6. The inverter apparatus according to claim 1, further comprising means for intermittently operating the switching element when it is determined that the load circuit is not connected.