JP2001339958A - Inverter set - Google Patents

Abstract

PROBLEM TO BE SOLVED: To prevent switching loss under a no-load condition of an inverter set having a serial circuit of switching elements alternately turned on and off, with a simple circuit structure. SOLUTION: The inverter set has a serial circuit with switching elements Q1, Q2 connected to a DC power source E and a controller IC1 which alternately makes the switching elements Q1, Q2 on and off and connects its load circuit to the terminal points of the switching elements Q1, Q2. A means to judge whether the load circuit is connected or not by detecting the fall in the drive signal of the switching element Q1 on the high voltage side is provided. Or a means to detect whether the load circuit is connected or not by detecting the rise of both terminal voltages of the switching element Q2 on the low voltage side is provided.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は直列インバータによ
り直流電源を高周波に変換して負荷に供給するインバー
タ装置に関するものであり、例えば放電灯を高周波点灯
させる電子バラストなどに用いられるものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inverter device for converting a DC power supply to a high frequency by a series inverter and supplying it to a load, and is used, for example, for an electronic ballast for lighting a discharge lamp at a high frequency.

【０００２】[0002]

【従来の技術】従来例を図８に示す。直流電源Ｅの両端
にはＭＯＳＦＥＴよりなるスイッチング素子Ｑ１、Ｑ２
の直列回路が接続されている。スイッチング素子Ｑ２の
両端にはスナバコンデンサＣ４が並列接続されると共
に、直流カット用のコンデンサＣ２を介してインダクタ
Ｌ１と放電灯Ｌａの直列回路が接続されている。放電灯
Ｌａのフィラメントの非電源側端子間には共振用および
予熱電流通電用のコンデンサＣ１が並列接続されてい
る。放電灯Ｌａの電源側フィラメントの一端は直流電源
Ｅの負極に接続されて接地されており、他端はインダク
タＬ１に接続されると共に、抵抗ｒ１、ｒ２の直列回路
を介して直流電源Ｅの高圧側端子に接続されている。抵
抗ｒ１、ｒ２が接続されたフィラメントの非電源側端子
は抵抗ｒ３、ｒ４の直列回路を介して直流電源Ｅの負極
に接続されている。したがって、放電灯Ｌａが接続され
ているときには、直流電源Ｅの正極から抵抗ｒ１、ｒ
２、放電灯Ｌａのフィラメント、抵抗ｒ３、ｒ４を介し
て直流電源Ｅの負極に至る経路で直流電流が流れ、抵抗
ｒ４の両端には所定の直流電圧が発生する。また、放電
灯Ｌａが接続されていないときには、前記直流電流が流
れないので、抵抗ｒ４の両端には電圧が発生しない。2. Description of the Related Art FIG. 8 shows a conventional example. Switching elements Q1 and Q2 each composed of a MOSFET are provided at both ends of the DC power supply E.
Are connected in series. A snubber capacitor C4 is connected in parallel to both ends of the switching element Q2, and a series circuit of the inductor L1 and the discharge lamp La is connected via a DC cut capacitor C2. A capacitor C1 for resonance and for supplying a preheating current is connected in parallel between the non-power supply terminals of the filament of the discharge lamp La. One end of the power supply side filament of the discharge lamp La is connected to the negative electrode of the DC power supply E and grounded, and the other end is connected to the inductor L1 and the high voltage of the DC power supply E via a series circuit of resistors r1 and r2. Connected to the side terminal. The non-power supply side terminal of the filament to which the resistors r1 and r2 are connected is connected to the negative electrode of the DC power supply E via a series circuit of the resistors r3 and r4. Therefore, when the discharge lamp La is connected, the resistances r1, r
2. A DC current flows in a path leading to the negative electrode of the DC power supply E via the filament of the discharge lamp La and the resistors r3 and r4, and a predetermined DC voltage is generated at both ends of the resistor r4. When the discharge lamp La is not connected, the DC current does not flow, so that no voltage is generated across the resistor r4.

【０００３】抵抗ｒ３、ｒ４の接続点の電圧はコンパレ
ータｃｏｍｐ１のマイナス側入力端子に印加されてい
る。コンパレータｃｏｍｐ１のプラス側入力端子には、
制御電源電圧Ｖｃｃを抵抗ｒ５、ｒ６により分圧した基
準電圧が印加されている。コンパレータｃｏｍｐ１の出
力は抵抗ｒ８によりプルアップされており、マイナス側
入力端子の電圧がプラス側入力端子の電圧よりも低いと
きにはＨｉｇｈレベル、高いときにはＬｏｗレベルとな
る。このコンパレータｃｏｍｐ１の出力はスイッチング
素子Ｑ１、Ｑ２にゲート信号を供給する制御回路ＩＣ１
の発振停止制御端子に入力されている。制御回路ＩＣ１
は抵抗ｒ７とコンデンサＣ４の時定数により所定の周波
数で発振し、スイッチング素子Ｑ１、Ｑ２を交互にオン
・オフさせる信号を発生させる。また、スイッチング素
子Ｑ２がオンしたときに、制御電源電圧Ｖｃｃからダイ
オードＤ１を介してコンデンサＣ３を充電し、このコン
デンサＣ３を高圧側のスイッチング素子Ｑ１の駆動電源
としている。The voltage at the connection point of the resistors r3 and r4 is applied to the negative input terminal of the comparator comp1. The plus input terminal of the comparator comp1 has
A reference voltage obtained by dividing the control power supply voltage Vcc by resistors r5 and r6 is applied. The output of the comparator comp1 is pulled up by the resistor r8. When the voltage of the negative input terminal is lower than the voltage of the positive input terminal, the output of the comparator comp1 is at a high level. The output of the comparator comp1 is a control circuit IC1 that supplies a gate signal to the switching elements Q1 and Q2.
Is input to the oscillation stop control terminal. Control circuit IC1
Oscillates at a predetermined frequency according to the time constant of the resistor r7 and the capacitor C4, and generates a signal for turning on and off the switching elements Q1 and Q2 alternately. When the switching element Q2 is turned on, the capacitor C3 is charged from the control power supply voltage Vcc via the diode D1, and this capacitor C3 is used as a drive power supply for the high-voltage side switching element Q1.

【０００４】制御回路ＩＣ１からのゲート信号にてスイ
ッチング素子Ｑ１、Ｑ２が交互にオン・オフすることに
より、直流電源Ｅの直流電圧Ｖｄｃを高周波に変換し、
コンデンサＣ２、インダクタＬ１、放電灯Ｌａ、コンデ
ンサＣ１からなる負荷回路に高周波の電力を供給し、ラ
ンプＬａを点灯させるものである。抵抗ｒ１、ｒ２、ｒ
３、ｒ４は、フィラメントの検出を行っており、放電灯
Ｌａが装着されていない無負荷状態の場合には、コンパ
レータｃｏｍｐ１の出力を反転させ、制御回路ＩＣ１の
発振停止制御端子に無負荷検出信号を送り、スイッチン
グ素子Ｑ１、Ｑ２のスイッチングを停止させるものであ
る。When the switching elements Q1 and Q2 are turned on and off alternately by a gate signal from the control circuit IC1, the DC voltage Vdc of the DC power supply E is converted to a high frequency,
High-frequency power is supplied to a load circuit including the capacitor C2, the inductor L1, the discharge lamp La, and the capacitor C1, and the lamp La is turned on. Resistance r1, r2, r
Reference numerals 3 and r4 detect the filament, and in a no-load state where the discharge lamp La is not mounted, the output of the comparator comp1 is inverted and the no-load detection signal is sent to the oscillation stop control terminal of the control circuit IC1. To stop the switching of the switching elements Q1 and Q2.

【０００５】ここで、図８のような回路において、無負
荷時に発振を継続させた場合の動作について、図９によ
り説明する。図９のモードは上側ＦＥＴであるスイッチ
ング素子Ｑ１がＯＮした状態を示し、図１２の波形図の
区間に対応している。スイッチング素子Ｑ１がＯＮし
た場合は、スイッチング素子Ｑ１，Ｑ２の接続点の電圧
（中点電圧）は直流電源Ｅの直流電圧Ｖｄｃまで上昇す
る。そのときスイッチング素子Ｑ２のドレイン・ソース
間の寄生コンデンサおよびスナバコンデンサＣ４もＶｄ
ｃまで充電される。Here, the operation of the circuit as shown in FIG. 8 when the oscillation is continued when there is no load will be described with reference to FIG. The mode in FIG. 9 shows a state in which the switching element Q1 as the upper FET is turned on, and corresponds to the section of the waveform diagram in FIG. When switching element Q1 is turned on, the voltage at the connection point of switching elements Q1 and Q2 (midpoint voltage) rises to DC voltage Vdc of DC power supply E. At that time, the parasitic capacitor between the drain and the source of the switching element Q2 and the snubber capacitor C4 are also Vd.
c.

【０００６】次に、スイッチング素子Ｑ１、Ｑ２が共に
ＯＦＦしている場合（図１０及び図３の区間）には、
無負荷状態であるため共振電流が流れず、中点電圧は放
電路がないためＶｄｃの電圧を維持している。スイッチ
ング素子Ｑ２がＯＮした場合（図１１）、中点電圧はコ
ンデンサＣ４とスイッチング素子Ｑ２のドレイン−ソー
ス間の容量でＶｄｃを持っており、その電荷はスイッチ
ング素子Ｑ２のドレイン・ソース間を介して放電され
る。よって、スイッチング素子Ｑ２のＯＮ時には図１２
に示すようにスパイク状の電流が流れる。特に、ノイズ
対策や温度対策でスナバとしてコンデンサをＦＥＴのド
レイン・ソース間に付加した回路構成で負荷が全く無く
なった場合（中点からの電流経路が無い場合）は、この
スパイク状の電流が大きなロスとなり、無視できない問
題になる。Next, when the switching elements Q1 and Q2 are both OFF (sections in FIGS. 10 and 3),
Since there is no load, no resonance current flows, and the midpoint voltage is maintained at Vdc since there is no discharge path. When the switching element Q2 is turned on (FIG. 11), the midpoint voltage has Vdc as the capacitance between the capacitor C4 and the drain-source of the switching element Q2, and the electric charge passes through the drain-source of the switching element Q2. Discharged. Therefore, when the switching element Q2 is turned on, FIG.
A spike-like current flows as shown in FIG. In particular, when the load is completely eliminated (when there is no current path from the middle point) in a circuit configuration in which a capacitor is added between the drain and source of the FET as a snubber for noise measures and temperature measures, this spike-shaped current is large. It becomes a loss and becomes a problem that cannot be ignored.

【０００７】しかし、この現象を防止するためにはラン
プのフィラメント抵抗を検出したり、無負荷時において
もある程度の電流の流れる別経路を負荷部に設置しなけ
ればならない等のロス防止手段をとらなければならな
い。However, in order to prevent this phenomenon, it is necessary to detect the filament resistance of the lamp, and to provide a loss prevention means such as installing another path through which a certain amount of current flows even when no load is applied. There must be.

【０００８】[0008]

【発明が解決しようとする課題】本発明は上述のような
点に鑑みてなされたものであり、交互にオン・オフされ
るスイッチング素子の直列回路を有するインバータ装置
において、無負荷状態におけるスイッチングロスを簡単
な回路構成にて防止することを課題とするものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and has been developed in an inverter device having a series circuit of switching elements that are alternately turned on and off. Is to be prevented with a simple circuit configuration.

【０００９】[0009]

【課題を解決するための手段】本発明によれば、負荷部
に電流の流れない無負荷状態において、スイッチング素
子のゲート信号がＬｏｗレベルであるにも関わらずスイ
ッチング素子の接続点の電圧が立ち下がらないことを検
出するために、ゲート信号とスイッチング素子の接続点
の信号を比較して有負荷であるか無負荷であるかを判断
し、発振制御部へフィードバックし、発振停止もしくは
間欠発振させる、あるいは電源電圧を低下させる等のス
イッチングロス低減対策を実施するものである。According to the present invention, in a no-load state in which no current flows through the load, the voltage at the connection point of the switching element rises even though the gate signal of the switching element is at the low level. In order to detect that the load does not drop, the gate signal and the signal at the connection point of the switching element are compared to determine whether the circuit is loaded or unloaded, and feedback is made to the oscillation control unit to stop oscillation or intermittent oscillation. Alternatively, a switching loss reduction measure such as lowering the power supply voltage is implemented.

【００１０】[0010]

【発明の実施の形態】（実施例１）図１に本発明の一実
施例を示す。インバータの動作については従来例で説明
したものと同様であるので、重複する説明は省略する。
本実施例では、高圧側のスイッチング素子Ｑ１のゲート
信号をコンパレータｃｏｍｐ１のマイナス側入力端子に
印加し、コンパレータｃｏｍｐ１のプラス側入力端子に
はスイッチング素子Ｑ１、Ｑ２の接続点の電圧（中点電
圧）を抵抗ｒ５、ｒ６により分圧した電圧が印加され
る。コンパレータｃｏｍｐ１の出力端子はオープンコレ
クタあるいはオープンドレインとなっており、プラス側
入力端子の電圧がマイナス側入力端子の電圧よりも高い
ときには高インピーダンス状態、プラス側入力端子の電
圧がマイナス側入力端子の電圧よりも低いときには低イ
ンピーダンス状態（グランドと短絡）となる。このコン
パレータｃｏｍｐ１の出力は抵抗ｒ９、ｒ１０を介して
トランジスタＱ３のベースに接続されている。抵抗ｒ
９、ｒ１０の接続点は抵抗ｒ８を介して制御電源電圧Ｖ
ｃｃのラインに接続されると共に、コンデンサＣ５と抵
抗ｒ１１の並列回路を介してグランドラインに接続され
ている。トランジスタＱ３のエミッタは接地されてお
り、コレクタは制御回路ＩＣ１の発振停止制御端子に接
続されている。(Embodiment 1) FIG. 1 shows an embodiment of the present invention. The operation of the inverter is the same as that described in the conventional example, and a duplicate description will be omitted.
In this embodiment, the gate signal of the switching element Q1 on the high voltage side is applied to the negative input terminal of the comparator comp1, and the voltage at the connection point of the switching elements Q1 and Q2 (the midpoint voltage) is applied to the positive input terminal of the comparator comp1. Is divided by resistors r5 and r6. The output terminal of the comparator comp1 is open collector or open drain. When the voltage of the positive input terminal is higher than the voltage of the negative input terminal, the output is in a high impedance state, and the voltage of the positive input terminal is the voltage of the negative input terminal. When it is lower than the above, a low impedance state (short circuit with the ground) is established. The output of the comparator comp1 is connected to the base of the transistor Q3 via the resistors r9 and r10. Resistance r
9 and r10 are connected to the control power supply voltage V via a resistor r8.
It is connected to the ground line via a parallel circuit of a capacitor C5 and a resistor r11. The emitter of the transistor Q3 is grounded, and the collector is connected to the oscillation stop control terminal of the control circuit IC1.

【００１１】本例はスイッチング素子Ｑ１のゲート信号
とスイッチング素子Ｑ１，Ｑ２の中点電圧とを比較して
負荷状態を検出するものである。すなわち、制御回路Ｉ
Ｃ１から出力されるスイッチング素子Ｑ１のゲート信号
と同位相の信号は、コンパレータｃｏｍｐ１のマイナス
側入力端子に入力されている。スイッチング素子Ｑ１，
Ｑ２の中点から抵抗ｒ５、ｒ６にて分圧された信号は、
コンパレータｃｏｍｐ１のプラス側入力端子に入力さ
れ、中点電圧とスイッチング素子Ｑ１のゲート信号の時
間について比較を行っている。In this embodiment, the load state is detected by comparing the gate signal of the switching element Q1 with the midpoint voltage of the switching elements Q1 and Q2. That is, the control circuit I
The signal output from C1 and having the same phase as the gate signal of the switching element Q1 is input to the negative input terminal of the comparator comp1. Switching element Q1,
The signal divided by the resistors r5 and r6 from the middle point of Q2 is
The signal is input to the plus side input terminal of the comparator comp1, and a comparison is made between the midpoint voltage and the time of the gate signal of the switching element Q1.

【００１２】通常負荷がある場合、中点電圧信号とスイ
ッチング素子Ｑ１のゲート信号の差はわずかであるた
め、コンパレータｃｏｍｐ１の出力がＨｉｇｈレベルを
出力している時間は短く、コンデンサＣ５の電圧は低く
維持されているため、トランジスタＱ３のベース電圧は
低く、ＯＮすることはない。しかし、負荷Ｌａが外され
た状態では、中点電圧はスイッチング素子Ｑ１のゲート
電圧とともに立ち下がらず、（デッドオフタイムの時
間）＋（スイッチング素子Ｑ２のゲート電圧がスレショ
ルド電圧Ｖｔｈまで立ち上がる時間）までは、Ｖｄｃを
維持したままなので、コンパレータｃｏｍｐ１の出力
は、負荷がある状態と比較すると長い時間にわたりＨｉ
ｇｈレベルの出力を維持することになる。この動作を図
２に示す。Normally, when there is a load, since the difference between the midpoint voltage signal and the gate signal of the switching element Q1 is small, the time during which the output of the comparator comp1 outputs the High level is short, and the voltage of the capacitor C5 is low. Since the voltage is maintained, the base voltage of the transistor Q3 is low and does not turn on. However, in the state where the load La is removed, the midpoint voltage does not fall together with the gate voltage of the switching element Q1, but (dead time) + (time when the gate voltage of the switching element Q2 rises to the threshold voltage Vth). Keeps Vdc, the output of the comparator comp1 is Hi for a long time compared to the state with a load.
gh level output will be maintained. This operation is shown in FIG.

【００１３】その結果として、コンデンサＣ５の電圧は
上昇し、トランジスタＱ３のベース電圧がトランジスタ
Ｑ３をＯＮさせるレベルになると、制御回路ＩＣ１に信
号を送ってスイッチング素子Ｑ１，Ｑ２への信号を止め
て発振を停止させるものである。その後、発振が停止し
て中点電圧が低下すると、コンパレータｃｏｍｐ１の出
力とトランジスタＱ３の出力は再び反転して制御回路Ｉ
Ｃ１からゲート信号が送られ、インバータの発振が開始
される。このように本実施例では、無負荷時に間欠発振
を行うように制御しているが、ラッチ回路にて発振停止
を行ってもよい。As a result, when the voltage of the capacitor C5 rises and the base voltage of the transistor Q3 becomes a level for turning on the transistor Q3, a signal is sent to the control circuit IC1 to stop the signal to the switching elements Q1 and Q2 and oscillate. Is to stop. Thereafter, when the oscillation stops and the midpoint voltage decreases, the output of the comparator comp1 and the output of the transistor Q3 are again inverted, and the control circuit I
A gate signal is sent from C1, and the oscillation of the inverter starts. As described above, in the present embodiment, the intermittent oscillation is controlled when there is no load, but the oscillation may be stopped by the latch circuit.

【００１４】また、スイッチング素子Ｑ２のゲート信号
を使って制御する場合においては、スイッチング素子Ｑ
２のゲート信号がＬｏｗレベルの状態になっても中点電
圧がＶｄｃまで立ち上がらない場合を無負荷状態として
検出すればよい。要するに、共振電流が流れていない場
合の中点電圧の立ち下がり、または、立ち上がりがスイ
ッチング素子Ｑ１，Ｑ２のゲート信号に対して遅れるこ
とを検出して保護を行うものである。When control is performed using the gate signal of the switching element Q2, the switching element Q2
The case where the midpoint voltage does not rise up to Vdc even when the gate signal of No. 2 becomes Low level may be detected as a no-load state. In short, the protection is performed by detecting that the fall or rise of the midpoint voltage when the resonance current is not flowing is delayed with respect to the gate signals of the switching elements Q1 and Q2.

【００１５】（実施例２）図３に本発明の実施例２を示
す。本実施例では、スイッチング素子Ｑ１、Ｑ２の接続
点の電圧（中点電圧）を抵抗ｒ６、ｒ７により分圧して
コンパレータｃｏｍｐ２のマイナス側入力端子に印加し
ている。コンパレータｃｏｍｐ２のプラス側入力端子に
は抵抗ｒ４、ｒ５により制御電源電圧Ｖｃｃを分圧した
基準電圧が印加されている。コンパレータｃｏｍｐ２の
出力は、コンパレータｃｏｍｐ１のプラス側入力端子に
接続され、抵抗ｒ３を介して制御電源電圧Ｖｃｃのライ
ンに接続されると共に、コンデンサＣ７を介してグラン
ドラインに接続されている。コンデンサＣ７の両端に
は、トランジスタＱ４が並列接続されている。トランジ
スタＱ４のベースにはスイッチング素子Ｑ２のゲート信
号が入力されている。コンパレータｃｏｍｐ１のマイナ
ス側入力端子には抵抗ｒ１、ｒ２により制御電源電圧Ｖ
ｃｃを分圧した基準電圧が印加されている。コンパレー
タｃｏｍｐ１、ｃｏｍｐ２の出力はオープンコレクタあ
るいはオープンドレインとなっており、プラス側入力端
子の電圧がマイナス側入力端子の電圧よりも高いときは
出力は高インピーダンス状態となり、低いときはグラン
ドラインと短絡状態となる。コンパレータｃｏｍｐ１の
出力は抵抗ｒ８により制御電源電圧Ｖｃｃのラインに接
続されると共に、トランジスタＱ３のベースに接続され
ている。トランジスタＱ３のエミッタはグランドライン
に接続されており、コレクタは制御回路ＩＣ１の発振停
止制御端子に接続されている。(Embodiment 2) FIG. 3 shows Embodiment 2 of the present invention. In this embodiment, the voltage at the connection point of the switching elements Q1 and Q2 (midpoint voltage) is divided by the resistors r6 and r7 and applied to the negative input terminal of the comparator comp2. A reference voltage obtained by dividing the control power supply voltage Vcc by resistors r4 and r5 is applied to a positive input terminal of the comparator comp2. The output of the comparator comp2 is connected to the positive input terminal of the comparator comp1, connected to the line of the control power supply voltage Vcc via the resistor r3, and to the ground line via the capacitor C7. A transistor Q4 is connected in parallel to both ends of the capacitor C7. The gate signal of the switching element Q2 is input to the base of the transistor Q4. The control power supply voltage V is applied to the negative input terminal of the comparator comp1 by resistors r1 and r2.
A reference voltage obtained by dividing cc is applied. The outputs of the comparators comp1 and comp2 are open collectors or open drains. When the voltage of the positive input terminal is higher than the voltage of the negative input terminal, the output is in a high impedance state. Becomes The output of the comparator comp1 is connected to the line of the control power supply voltage Vcc by the resistor r8 and to the base of the transistor Q3. The emitter of the transistor Q3 is connected to the ground line, and the collector is connected to the oscillation stop control terminal of the control circuit IC1.

【００１６】本例は、スイッチング素子Ｑ１のゲート信
号がＨｉｇｈレベルからＬｏｗレベルに切り替わった場
合において、所定の時間内に中点電圧信号が立ち上がら
なかった場合、無負荷であると判断し、保護動作を行う
ものである。インバータの動作に関しては前述している
ために省略する。In this embodiment, when the gate signal of the switching element Q1 is switched from the high level to the low level, if the midpoint voltage signal does not rise within a predetermined time, it is determined that there is no load, and the protection operation is performed. Is what you do. The operation of the inverter is omitted because it has been described above.

【００１７】図３において、２つのコンパレータｃｏｍ
ｐ１、ｃｏｍｐ２の動作について説明する。抵抗ｒ６，
ｒ７にて分圧された中点電圧はコンパレータｃｏｍｐ２
のマイナス側入力端子に入力され、抵抗ｒ４、ｒ５で分
圧された基準電圧によって中点電圧信号に同期してコン
デンサＣ７の電荷を引き抜いている。トランジスタＱ４
のベースにはスイッチング素子Ｑ２のゲート信号と同期
した電圧が印加され、スイッチング素子Ｑ２がＯＮした
タイミングによってコンデンサＣ７の電荷を引き抜く。In FIG. 3, two comparators com
The operation of p1 and comp2 will be described. Resistance r6
The midpoint voltage divided by r7 is the comparator comp2
Of the capacitor C7 is extracted in synchronization with the midpoint voltage signal by a reference voltage divided by the resistors r4 and r5. Transistor Q4
A voltage synchronized with the gate signal of the switching element Q2 is applied to the base of the switching element Q2, and the charge of the capacitor C7 is extracted at the timing when the switching element Q2 is turned on.

【００１８】ここで図４のタイミングチャートに示すよ
うに、負荷のある場合においては、スイッチング素子Ｑ
２のゲート信号の立ち上がりに対して小さな遅れ時間で
中点電圧信号が立ち上がるため、コンデンサＣ７の電荷
が抵抗ｒ１、ｒ２で決定される基準電圧よりも高くなる
ことはない。As shown in the timing chart of FIG. 4, when there is a load, the switching element Q
Since the midpoint voltage signal rises with a small delay time relative to the rise of the gate signal of No. 2, the charge of the capacitor C7 does not become higher than the reference voltage determined by the resistors r1 and r2.

【００１９】しかし、無負荷時においては中点電圧信号
が立ち上がるのが遅いためにコンデンサＣ７の電圧は上
昇し、コンパレータｃｏｍｐ１の出力を反転させてトラ
ンジスタＱ３をＯＮし、制御回路ＩＣ１へ信号を送って
発振停止の制御を行うものである。However, when no load is applied, the voltage of the capacitor C7 rises because the midpoint voltage signal rises slowly, inverting the output of the comparator comp1, turning on the transistor Q3, and sending a signal to the control circuit IC1. To control the oscillation stop.

【００２０】本例は、スイッチング素子Ｑ２のゲート信
号と中点電圧を比較したが、実施例１で示したようにス
イッチング素子Ｑ１のゲート信号と中点電圧を比較して
も同様の効果が得られる。また、スイッチング素子Ｑ
１、Ｑ２両方のゲート信号と中点電圧とを比較して制御
を行っても同様の効果が得られることは言うまでもな
い。In this embodiment, the gate signal of the switching element Q2 is compared with the midpoint voltage, but the same effect can be obtained by comparing the gate signal of the switching element Q1 with the midpoint voltage as shown in the first embodiment. Can be Also, the switching element Q
It is needless to say that the same effect can be obtained even if the control is performed by comparing the gate signal of both Q1 and Q2 with the midpoint voltage.

【００２１】（実施例３）図５および図６に本発明の具
体的実施例を示す。図６は制御回路ＩＣ１の内部機能の
ブロック図を示すものである。主回路部の図５は既に説
明したので、省略する。制御回路ＩＣ１の内部は大きく
分けて、発振部１、中点電圧検出部２、ハイサイド出力
部３、ローサイド出力部４に分けることができる。発振
部１は、設定された周波数で発振を行う発振器１１と中
点電圧の立ち上がりを検出する中点電圧検出部２や外部
発振停止の信号を受け付けるリセット部１２、デッドオ
フタイムを設定し発振器１１と中点電圧検出部２に出力
するデッドオフタイム制御部１３より構成されている。
リセット部１２の入力に対してデッドオフタイム制御部
１３からのデッドオフタイムの期間内はスイッチング素
子Ｑ１，Ｑ２にゲート信号を出力しないようにマスク回
路５によりマスクをかける。デッドオフタイムの期間が
終了するとマスクが外れ、中点電圧がＬｏｗレベルのま
まであれば、リセット部１２へ中点電圧検出部２から信
号が送られ、ハイサイド側の出力を停止させ、発振停止
の制御を行う。また、中点電圧検出部２の出力がＨｉｇ
ｈレベルであれば、ハイサイド出力部３に信号が送ら
れ、スイッチング素子Ｑ１はＯＮする。このように、中
点電圧の立ち上がりを検出してからハイサイド側のスイ
ッチング素子Ｑ１を動作させるものであり、中点電圧が
立ち上がらない、つまり、無負荷状態であれば発振を継
続しないような制御となっており、無負荷時におけるス
イッチング素子Ｑ１、Ｑ２のロスを低減し、２次電圧を
抑えることが可能である。(Embodiment 3) FIGS. 5 and 6 show a specific embodiment of the present invention. FIG. 6 is a block diagram showing the internal functions of the control circuit IC1. FIG. 5 of the main circuit has already been described, and thus will not be described. The inside of the control circuit IC1 can be roughly divided into an oscillation unit 1, a midpoint voltage detection unit 2, a high side output unit 3, and a low side output unit 4. The oscillating unit 1 includes an oscillator 11 that oscillates at a set frequency, a midpoint voltage detecting unit 2 that detects a rise of a midpoint voltage, a reset unit 12 that receives a signal for stopping external oscillation, and an oscillator 11 that sets a dead-off time. And a dead-off time control unit 13 for outputting to the midpoint voltage detection unit 2.
The mask circuit 5 masks the input of the reset unit 12 so that the gate signal is not output to the switching elements Q1 and Q2 during the dead-off time from the dead-off time control unit 13. When the dead-off time period ends, the mask is removed, and if the midpoint voltage remains at the Low level, a signal is sent from the midpoint voltage detection unit 2 to the reset unit 12 to stop the output on the high side and oscillate. Controls stopping. Also, the output of the midpoint voltage detection unit 2 is Hig
If the signal is at the h level, a signal is sent to the high-side output unit 3, and the switching element Q1 is turned on. As described above, the switching element Q1 on the high side is operated after detecting the rise of the midpoint voltage, and the control is performed so that the midpoint voltage does not rise, that is, the oscillation is not continued in the no-load state. Therefore, it is possible to reduce the loss of the switching elements Q1 and Q2 at the time of no load and suppress the secondary voltage.

【００２２】本例と同様の効果を得ることができる制御
を実現させる制御回路ＩＣ１の構成要素はバイポーラト
ランジスタ、ＭＯＳトランジスタ、マイコン等を用いる
ものでもよく、その手段は問わない。The components of the control circuit IC1 for realizing control capable of obtaining the same effects as those of the present embodiment may be those using bipolar transistors, MOS transistors, microcomputers, etc., and any means may be used.

【００２３】（実施例４）図７に本発明の実施例４を示
す。インバータ部の動作および検出方法については、実
施例２に記載の回路と同一であるため説明は省略する。
実施例２と異なる箇所は、昇圧チョッパーを有する点灯
回路とした点であり、その制御はチョッパー制御回路Ｉ
Ｃ２によって行われている。(Embodiment 4) FIG. 7 shows Embodiment 4 of the present invention. Since the operation and the detection method of the inverter unit are the same as those of the circuit described in the second embodiment, the description is omitted.
The difference from the second embodiment is that a lighting circuit having a step-up chopper is provided.
This is done by C2.

【００２４】本例では図３に示した実施例２において、
トランジスタＱ３のコレクタをインバータ制御回路ＩＣ
１の発振停止制御端子に接続するのではなく、チョッパ
ー制御回路ＩＣ２の電源制御用のトランジスタＱ６のベ
ースに接続したものである。トランジスタＱ６のベース
は抵抗ｒ１０を介して制御電源電圧Ｖｃｃのラインに接
続されており、コレクタはトランジスタＱ５のベースに
接続されており、エミッタはグランドラインに接続され
ている。トランジスタＱ５のエミッタは制御電源電圧Ｖ
ｃｃのラインに接続されており、コレクタはチョッパー
制御回路ＩＣ２の電源入力端子に接続されている。チョ
ッパー制御回路ＩＣ２の電源入力端子とグランドライン
の間には、動作電源安定化のための電解コンデンサＣ８
が接続されている。トランジスタＱ３がオフしていると
きには、抵抗ｒ１０を介してトランジスタＱ６にベース
電流が流れるので、トランジスタＱ６がオン、トランジ
スタＱ５もオンとなり、チョッパー制御回路ＩＣ２に動
作電源電圧が供給される。トランジスタＱ３がオンする
と、抵抗ｒ１０からトランジスタＱ６にベース電流が流
れなくなるので、トランジスタＱ６がオフ、トランジス
タＱ５もオフとなり、チョッパー制御回路ＩＣ２への電
源供給が遮断されるので、チョッパー制御回路ＩＣ２の
動作は停止する。In this embodiment, in the second embodiment shown in FIG.
Inverter control circuit IC for the collector of transistor Q3
1 is not connected to the oscillation stop control terminal 1 but is connected to the base of the power control transistor Q6 of the chopper control circuit IC2. The base of the transistor Q6 is connected to the line of the control power supply voltage Vcc via the resistor r10, the collector is connected to the base of the transistor Q5, and the emitter is connected to the ground line. The emitter of the transistor Q5 has the control power supply voltage V
The collector is connected to the power supply input terminal of the chopper control circuit IC2. An electrolytic capacitor C8 for stabilizing the operation power supply is provided between the power supply input terminal of the chopper control circuit IC2 and the ground line.
Is connected. When the transistor Q3 is off, a base current flows through the transistor Q6 via the resistor r10, so that the transistor Q6 is turned on and the transistor Q5 is also turned on, so that the operating power supply voltage is supplied to the chopper control circuit IC2. When the transistor Q3 is turned on, the base current stops flowing from the resistor r10 to the transistor Q6, so that the transistor Q6 is turned off and the transistor Q5 is also turned off, so that the power supply to the chopper control circuit IC2 is cut off. Stops.

【００２５】チョッパー回路の構成は良く知られた昇圧
チョッパー回路であり、商用交流電源ＡＣを全波整流す
るダイオードブリッジＤＢの直流出力端子間に、インダ
クタＬ２とスイッチング素子Ｑ７の直列回路を接続し、
スイッチング素子Ｑ７の両端に逆流阻止用のダイオード
Ｄ７を介して平滑用のコンデンサＣ９を接続したもので
ある。平滑用のコンデンサＣ９の両端電圧Ｖｄｃは分圧
用の抵抗により分圧されて、チョッパー出力電圧の検出
値としてチョッパー制御回路ＩＣ２に入力されている。
また、スイッチング素子Ｑ７に流れる電流は、スイッチ
ング素子Ｑ７に直列に挿入された小抵抗により電圧に変
換されて、チョッパー電流の検出値としてチョッパー制
御回路ＩＣ２に入力されている。チョッパー制御回路Ｉ
Ｃ２では、これらの検出値を元にチョッパー回路のスイ
ッチング素子Ｑ７の駆動信号を作成している。チョッパ
ー回路が動作しているときは、平滑コンデンサＣ９の両
端電圧Ｖｄｃは商用交流電源ＡＣの全波整流出力のピー
ク値よりも高くなり、入力力率は改善されている。ま
た、チョッパー回路が動作していないときは、平滑コン
デンサＣ９の両端電圧Ｖｄｃは商用交流電源ＡＣの全波
整流出力のピーク値と略等しい電圧に低下する。The configuration of the chopper circuit is a well-known boost chopper circuit. A series circuit of an inductor L2 and a switching element Q7 is connected between the DC output terminals of a diode bridge DB for full-wave rectification of a commercial AC power supply AC.
A smoothing capacitor C9 is connected to both ends of the switching element Q7 via a backflow preventing diode D7. The voltage Vdc across the smoothing capacitor C9 is divided by a resistor for voltage division and input to the chopper control circuit IC2 as a detected value of a chopper output voltage.
The current flowing through the switching element Q7 is converted into a voltage by a small resistor inserted in series with the switching element Q7, and is input to the chopper control circuit IC2 as a chopper current detection value. Chopper control circuit I
In C2, a drive signal for the switching element Q7 of the chopper circuit is created based on these detected values. When the chopper circuit is operating, the voltage Vdc across the smoothing capacitor C9 is higher than the peak value of the full-wave rectified output of the commercial AC power supply AC, and the input power factor is improved. When the chopper circuit is not operating, the voltage Vdc across the smoothing capacitor C9 drops to a voltage substantially equal to the peak value of the full-wave rectified output of the commercial AC power supply AC.

【００２６】中点電圧の立ち上がりとスイッチング素子
Ｑ２のゲート信号の時間差にて無負荷状態であると判断
された場合、トランジスタＱ３はＯＦＦからＯＮに反転
し、トランジスタＱ６のベース電流を引き抜き、トラン
ジスタＱ５をＯＦＦさせる。よって、動作電源が無くな
ることによってチョッパー制御回路ＩＣ２は停止し、昇
圧チョッパー回路の動作が停止するので、Ｖｄｃの値は
低下する。これにより、スイッチング素子Ｑ１、Ｑ２の
両端電圧は低下し、結果的にパルス状の電流のピークを
抑えることができるものである。If it is determined that there is no load due to the time difference between the rise of the midpoint voltage and the gate signal of the switching element Q2, the transistor Q3 is inverted from OFF to ON, the base current of the transistor Q6 is drawn, and the transistor Q5 Is turned off. Therefore, the chopper control circuit IC2 stops when the operation power supply is lost, and the operation of the boost chopper circuit stops, so that the value of Vdc decreases. As a result, the voltage between both ends of the switching elements Q1 and Q2 decreases, and as a result, the peak of the pulse-shaped current can be suppressed.

【００２７】本例は、無負荷信号の出力をもって昇圧チ
ョッパー回路の動作を停止させ、Ｖｄｃを低下させるこ
とによって直列インバータ回路のスイッチング素子のス
トレスを低減する方法を提示したが、Ｖｄｃを下げる方
法であれば、入力を切り離すとか、昇降圧チョッパーの
ライン側のスイッチング素子を停止させる等、その方法
は問わない。In this example, the method of reducing the stress of the switching element of the series inverter circuit by stopping the operation of the boost chopper circuit with the output of the no-load signal and lowering Vdc is presented. If so, any method may be used, such as disconnecting the input or stopping the switching element on the line side of the step-up / step-down chopper.

【００２８】[0028]

【発明の効果】本発明によれば、直流電源に接続された
スイッチング素子の直列回路と、前記スイッチング素子
を交互にオン・オフさせる制御部とを備え、前記スイッ
チング素子の接続点に負荷回路を接続したインバータ装
置において、負荷回路が接続されていない状態を簡単な
構成で検出して発振停止または間欠発振あるいは直流電
源の電圧を低下させることにより、スイッチング素子の
ストレスを緩和し、発熱を防止することができる。According to the present invention, there is provided a series circuit of switching elements connected to a DC power supply, and a control unit for alternately turning on and off the switching elements, and a load circuit is provided at a connection point of the switching elements. In the connected inverter device, the state where the load circuit is not connected is detected with a simple configuration to stop oscillation, intermittent oscillation, or reduce the voltage of the DC power supply, thereby alleviating stress on the switching element and preventing heat generation. be able to.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の実施例１の回路図である。FIG. 1 is a circuit diagram of a first embodiment of the present invention.

【図２】本発明の実施例１の動作波形図である。FIG. 2 is an operation waveform diagram according to the first embodiment of the present invention.

【図３】本発明の実施例２の回路図である。FIG. 3 is a circuit diagram according to a second embodiment of the present invention.

【図４】本発明の実施例２の動作波形図である。FIG. 4 is an operation waveform diagram according to a second embodiment of the present invention.

【図５】本発明の実施例３の回路図である。FIG. 5 is a circuit diagram of a third embodiment of the present invention.

【図６】本発明の実施例３の制御回路の内部構成を示す
ブロック回路図である。FIG. 6 is a block circuit diagram illustrating an internal configuration of a control circuit according to a third embodiment of the present invention.

【図７】本発明の実施例４の回路図である。FIG. 7 is a circuit diagram of a fourth embodiment of the present invention.

【図８】従来例の回路図である。FIG. 8 is a circuit diagram of a conventional example.

【図９】従来例の動作説明のための第１の等価回路図で
ある。FIG. 9 is a first equivalent circuit diagram for explaining the operation of the conventional example.

【図１０】従来例の動作説明のための第２の等価回路図
である。FIG. 10 is a second equivalent circuit diagram for explaining the operation of the conventional example.

【図１１】従来例の動作説明のための第３の等価回路図
である。FIG. 11 is a third equivalent circuit diagram for explaining the operation of the conventional example.

【図１２】従来例の動作波形図である。FIG. 12 is an operation waveform diagram of a conventional example.

【符号の説明】[Explanation of symbols]

Ｅ 直流電源 Ｌ１ 共振用インダクタ Ｃ１ 共振用コンデンサ Ｌａ 放電灯 Ｑ１ 高圧側スイッチング素子 Ｑ２ 低圧側スイッチング素子 ＩＣ１ 制御回路 E DC power supply L1 Resonance inductor C1 Resonance capacitor La Discharge lamp Q1 High-side switching element Q2 Low-side switching element IC1 Control circuit

Claims (8)

【特許請求の範囲】[Claims] 【請求項１】 直流電源に接続されたスイッチング素
子の直列回路と、前記スイッチング素子を交互にオン・
オフさせる制御部とを備え、前記スイッチング素子の接
続点に負荷回路を接続したインバータ装置において、高
圧側スイッチング素子の駆動信号の立ち下がりを検出し
て前記負荷回路が接続されているかを判別する手段を有
することを特徴とするインバータ装置。1. A series circuit of switching elements connected to a DC power supply, and said switching elements are alternately turned on and off.
A control unit for turning off, a means for determining whether the load circuit is connected by detecting a fall of a drive signal of a high-voltage side switching element in an inverter device having a load circuit connected to a connection point of the switching element. An inverter device comprising: 【請求項２】 直流電源に接続されたスイッチング素
子の直列回路と、前記スイッチング素子を交互にオン・
オフさせる制御部とを備え、前記スイッチング素子の接
続点に負荷回路を接続したインバータ装置において、低
圧側スイッチング素子の両端電圧の立ち上がりを検出し
て前記負荷回路が接続されているかを判別する手段を有
することを特徴とするインバータ装置。2. A switching circuit comprising: a series circuit of switching elements connected to a DC power supply;
A control unit for turning off, a means for determining whether the load circuit is connected by detecting a rise of the voltage across the low-voltage side switching element in an inverter device having a load circuit connected to a connection point of the switching element. An inverter device comprising: 【請求項３】 直流電源に接続されたスイッチング素
子の直列回路と、前記スイッチング素子を交互にオン・
オフさせる制御部とを備え、前記スイッチング素子の接
続点に負荷回路を接続したインバータ装置において、ス
イッチング素子の接続点の電圧の立ち上がりを検出する
手段を備え、スイッチング素子の接続点の電圧の立ち上
がりを検出したときに前記制御部が低圧側のスイッチン
グ素子の駆動または停止を行うことを特徴とするインバ
ータ装置。3. A series circuit of switching elements connected to a DC power supply, and said switching elements are alternately turned on and off.
And a control unit for turning off the switching element, wherein the inverter device having a load circuit connected to the connection point of the switching element, comprising means for detecting a rise of the voltage at the connection point of the switching element, An inverter device, wherein the control unit drives or stops the low-voltage side switching element upon detection. 【請求項４】 直流電源に接続されたスイッチング素
子の直列回路と、前記スイッチング素子を交互にオン・
オフさせる制御部とを備え、前記スイッチング素子の接
続点に負荷回路を接続したインバータ装置において、ス
イッチング素子の接続点の電圧の立ち下がりを検出する
手段を備え、スイッチング素子の接続点の電圧の立ち下
がりを検出したときに前記制御部が高圧側のスイッチン
グ素子の駆動または停止を行うことを特徴とするインバ
ータ装置。4. A series circuit of switching elements connected to a DC power supply and said switching elements are alternately turned on and off.
A control unit for turning off the switching element, wherein the inverter device has a load circuit connected to the connection point of the switching element, and further includes means for detecting a fall of the voltage at the connection point of the switching element; An inverter device, wherein the control unit drives or stops the high-voltage side switching element when detecting a fall. 【請求項５】 直流電源に接続されたスイッチング素
子の直列回路と、前記スイッチング素子を交互にオン・
オフさせる制御部とを備え、前記スイッチング素子の接
続点に負荷回路を接続したインバータ装置において、高
圧側スイッチング素子の駆動信号の立ち下がり、また
は、低圧側スイッチング素子の両端電圧の立ち上がり、
または、スイッチング素子の接続点の電圧の立ち下がり
を検出して一定時間内に前記電圧を検出できなかった場
合に無負荷状態であると判別する手段を有することを特
徴とするインバータ装置。5. A series circuit of switching elements connected to a DC power supply, and said switching elements are turned on and off alternately.
A control unit to turn off, in the inverter device connected a load circuit to the connection point of the switching element, in the fall of the drive signal of the high-side switching element, or rise of the voltage across the low-side switching element,
Alternatively, the inverter device includes means for detecting a fall of the voltage at the connection point of the switching element and determining that the load is not present when the voltage cannot be detected within a predetermined time. 【請求項６】 前記負荷回路が接続されていないと判
別されたときに直流電源の電圧を低下させる手段を有す
ることを特徴とする請求項１ないし５のいずれかに記載
のインバータ装置。6. The inverter device according to claim 1, further comprising means for reducing a voltage of a DC power supply when it is determined that the load circuit is not connected. 【請求項７】 前記負荷回路が接続されていないと判
別されたときに前記スイッチング素子のスイッチング動
作を停止させる手段を有することを特徴とする請求項１
ないし５のいずれかに記載のインバータ装置。7. The apparatus according to claim 1, further comprising means for stopping a switching operation of said switching element when it is determined that said load circuit is not connected.
6. The inverter device according to any one of claims 5 to 5. 【請求項８】 前記負荷回路が接続されていないと判
別されたときに前記スイッチング素子を間欠発振動作さ
せる手段を有することを特徴とする請求項１ないし５の
いずれかに記載のインバータ装置。8. The inverter device according to claim 1, further comprising means for causing the switching element to perform an intermittent oscillation operation when it is determined that the load circuit is not connected.