JP3738144B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3738144B2 JP3738144B2 JP33783898A JP33783898A JP3738144B2 JP 3738144 B2 JP3738144 B2 JP 3738144B2 JP 33783898 A JP33783898 A JP 33783898A JP 33783898 A JP33783898 A JP 33783898A JP 3738144 B2 JP3738144 B2 JP 3738144B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- dicing
- semiconductor chip
- reference mark
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特にパッケージ外形を縮小し、実装面積を低減しコストダウンが可能な半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の製造においては、ウェハからダイシングして分離した半導体チップをリードフレームに固着し、金型と樹脂注入によるトランスファーモールドによってリードフレーム上に固着された半導体チップを封止し、封止された半導体チップを個々の半導体装置毎に分離するという工程が行われている。このリードフレームには短冊状あるいはフープ状のフレームが用いられており、いずれにしろ１回の封止工程で複数個の半導体装置が同時に封止されている。
【０００３】
図７は、トランスファーモールド工程の状況を示す図である。トランスファーモールド工程では、ダイボンド、ワイヤボンドにより半導体チップ１が固着されたリードフレーム２を、上下金型３Ａ、３Ｂで形成したキャビティ４の内部に設置し、キャビティ４内にエポキシ樹脂を注入することにより、半導体チップ１の封止が行われる。このようなトランスファーモールド工程の後、リードフレーム２を各半導体チップ１毎に切断して、個別の半導体装置が製造される（例えば特開平０５−１２９４７３号）。
【０００４】
この時、図８に示すように、金型３Ｂの表面には多数個のキャビティ４ａ〜４ｆと、樹脂を注入するための樹脂源５と、ランナー６、及びランナー６から各キャビティ４ａ〜４ｆに樹脂を流し込むためのゲート７とが設けられている。これらは全て金型３Ｂ表面に設けた溝である。短冊状のリードフレームであれば、１本のリードフレームに例えば１０個の半導体チップ１が搭載されており、１本のリードフレームに対応して、１０個のキャビティ４と１０本のゲート７、及び１本のランナー６が設けられる。そして、金型３表面には例えばリードフレーム２０本分のキャビティ４が設けられる。
【０００５】
図９は、上記のトランスファーモールドによって製造した半導体装置を示す図である。トランジスタ等の素子が形成された半導体チップ１がリードフレームのアイランド８上に半田等のろう材９によって固着実装され、半導体チップ１の電極パッドとリード１０とがワイヤ１１で接続され、半導体チップ１の周辺部分が上記キャビティの形状に合致した樹脂１２で被覆され、樹脂１２の外部にリード端子１０の先端部分が導出されたものである。
【０００６】
【発明が解決しようとする課題】
従来のパッケージでは、外部接続用のリード端子１０を樹脂１２から突出させるので、リード端子１０の先端部までの距離を実装面積として考慮しなくてはならず、樹脂１２の外形寸法より実装面積の方が遥かに大きくなるという欠点がある。
【０００７】
また、従来のトランスファーモールド技術では、圧力をかけ続けた状態で硬化させることから、ランナー６とゲート７においても樹脂が硬化し、このランナー６等に残った樹脂は廃棄処分となる。そのため、上記のリードフレームを用いた手法では、製造すべき半導体装置個々にゲート７を設けるので、樹脂の利用効率が悪く、樹脂の量に対して製造できる半導体装置の個数が少ないという欠点があった。
【０００８】
【課題を解決するための手段】
本発明は、上述した各事情に鑑みて成されたものであり、複数の搭載部を有する基板を準備し、前記搭載部の各々に半導体チップを固着し、前記基板の上を樹脂層で被覆し、前記搭載部毎に分離して個々の半導体装置を製造する半導体装置の製造方法であって、
前記半導体チップを搭載するアイランド部を形成した第１の絶縁基板と、前記アイランド部に開口部を持つ第２の絶縁基板とを重ね合わせて前記基板とし、
前記搭載部毎に分離する為の分割位置を示す基準マークを前記第１の絶縁基板上に形成し、
前記基準マーク上の前記第２の絶縁基板は開口されて認識可能な状態とし、
前記基準マークを位置あわせの基準として認識して、前記基板を分割することを特徴とするものである。
【０００９】
【発明の実施の形態】
以下に本発明の実施の形態を詳細に説明する。
【００１０】
第１工程：
まず、図１に示したような、１個の半導体装置に対応する搭載部２０を複数個分、例えば１００個分を縦横に配置した、大判の基板２１を準備する。それら搭載部２０を取り囲む基板２１の周辺部分には、各搭載部２０の位置を認識するための基準マークを形成する領域４１を配置している。
【００１１】
基板２１は、セラミックやガラスエポキシ等からなる絶縁基板であり、それらが少なくとも２枚重ね合わされて、合計の板厚が２００〜３５０μｍと製造工程における機械的強度を維持し得る板厚を有している。以下は、第１の絶縁基板２２（板厚：約１００μｍ）の上に第２の絶縁基板２３（板厚：約１００μｍ）を重ね合わせた例である。
【００１２】
基板２１の各搭載部２０の表面には、タングステン等の金属ペーストの印刷と、金の電解メッキによる導電パターンが形成されている。これらは、各々金属ペーストの印刷を終了した第１と第２の絶縁基板２２、２３を張り合わせ、焼成し、そして電解メッキ法よって金属ペースト上に金メッキ層を形成することによって得られる。
【００１３】
図２（Ａ）は第１の絶縁基板２２の表面に形成した導電パターンを示す平面図である。点線で囲んだ各搭載部２０は、例えば長辺×短辺が１．０ｍｍ×０．８ｍｍの矩形形状を有しており、これらは互いに２０〜５０μｍの間隔を隔てて縦横に配置されている。前記間隔は後の工程でのダイシングライン２４となる。導電パターンは、各搭載部２０内においてアイランド部２５とリード部２６を形成し、これらのパターンは各搭載部２０内において同一形状である。アイランド部２５は半導体チップを搭載する箇所であり、リード部２６は半導体チップの電極パッドとワイヤ接続する箇所である。アイランド部２５からは２本の第１の連結部２７が連続したパターンで延長される。これらの線幅はアイランド部２５よりも狭い線幅で、例えば０．１ｍｍの線幅で延在する。第１の連結部２７はダイシングライン２４を超えて隣の搭載部２０のリード部２６に連結するまで延在する。更に、リード部２６からは各々第２の連結部２８が、第１の連結部２７とは直行する方向に延在し、ダイシングライン２４を越えて隣の搭載部２０のリード部２４に連結するまで延在する。第２の連結部２８は更に、搭載部２０周囲を取り囲む共通連結部２９に連結する。このように第１と第２の連結部２７、２８が延在することによって、各搭載部２０のアイランド部２５とリード部２６とを電気的に共通接続する。
【００１４】
第１の絶縁基板２２には、各搭載部２０毎にスルーホール３０が設けられている。スルーホール３０の内部はタングステンなどの導電材料によって埋設されている。そして、各スルーホール３０に対応して、裏面側に外部電極３１を形成する。これらの外部電極３１は、搭載部２０の端から０．０５〜０．１ｍｍ程度後退されたパターンで形成されている。電気的には、各スルーホール３０を介して共通連結部２９に接続される。
【００１５】
図２（Ｂ）は基準マークを形成する領域４１近傍を示す平面図である。、基板２１の周辺４辺に沿って基準マークを形成する領域４１が設けられ、該領域４１には前記導電パターンによって基準マーク４２が形成されている。ダイシングライン１本につき１個の基準マーク４２が設けられており、各々のパターンの一端がダイシングライン２４の位置を示すように配置されている。
【００１６】
図３（Ａ）（Ｂ）は第１と第２の絶縁基板２２、２３を張り合わせた状態を示す平面図と断面図である。搭載部２０と基準マークを形成する領域４１とを示している。また、図４はその近傍の斜視図である。
第２の絶縁基板２３にはアイランド部２５の上部を開口する開口部４０が設けられている。基準マークを形成する領域４１も同様に第２の絶縁基板２３を開口することで形成されている。開口することによって、第２の絶縁基板２３を張り合わせた後でも基準マーク４２を認識可能にしている。
【００１７】
第２の絶縁基板２３表面の、リード部２６に対応する箇所には同じくリード部３２が設けられる。リード部３２の下にはスルーホール３３が設けられ、各々が第１の絶縁基板２２表面のリード部２６に電気接続する。従って、リード部３２は外部電極３１に電気接続される。これらのリード部３２もまた、各搭載部２０の端からは０．０５〜０．１ｍｍ程度後退されたパターンで形成されている。即ち、ダイシングライン２４を横断するのは線幅が狭い第１と第２の連結部２７、２８だけである。
【００１８】
そして、第１と第２の絶縁基板２２、２３を張り合わせた状態で、導電パターンを一方の電極とする電解メッキにより、露出した導電パターンの上に金メッキ層を形成する。各導電パターンは共通連結部２９によって電気接続されているので、電解メッキ手法を用いることが可能となる。
【００１９】
第２工程：図５（Ａ）参照
斯様に金メッキ層を形成した基板２１の各搭載部２０毎に、半導体チップ３３をダイボンド、ワイヤボンドする。半導体チップ３３はアイランド部２５表面にＡｇペーストなどの接着剤によって固定し、半導体チップ３３の電極パッドとリード部３２とを各々ワイヤ３４で接続する。半導体チップ３３としては、バイポーラトランジスタ、パワーＭＯＳＦＥＴ等の３端子の能動素子を形成している。バイポーラ素子を搭載した場合は、アイランド部２５に接続された外部電極３１がコレクタ端子であり、リード部３２に各々接続された外部電極３１がベース・エミッタ電極となる。
【００２０】
第３工程：図５（Ｂ）参照
基板２１の上方に移送したディスペンサ（図示せず）から所定量のエポキシ系液体樹脂を滴下（ポッティング）し、すべての半導体チップ３３を共通の樹脂層３５で被覆する。例えば一枚の基板２１に１００個の半導体チップ３３を搭載した場合は、１００個全ての半導体チップ３３を一括して被覆する。前記液体樹脂として例えばＣＶ５７６ＡＮ（松下電工製）を用いた。滴下した液体樹脂は比較的粘性が高く、表面張力を有しているので、その表面が湾曲する。また、樹脂層３５は基準マークを形成する領域４１までには拡張させず、露出した状態のままとする。
【００２１】
第４工程：図５（Ｃ）参照
樹脂層３５の湾曲した表面を、平坦面に加工する。加工するには、樹脂が硬化する前に平坦な成形部材を押圧して平坦面に加工する手法と、滴下した樹脂層３５を１００〜２００度、数時間の熱処理（キュア）にて硬化させた後に、湾曲面を研削することによって平坦面に加工する手法とが考えられる。研削にはダイシング装置を用い、ダイシングブレードによって樹脂層３５の表面が基板２１から一定の高さに揃うように、樹脂層３５表面を削る。この工程では、樹脂層３５の膜厚を０．３〜１．０ｍｍに成形する。平坦面は、少なくとも最も外側に位置する半導体チップ３３を個別半導体装置に分離したときに、規格化したパッケージサイズの樹脂外形を構成できるように、その端部まで拡張する。前記ブレードには様々な板厚のものが準備されており、比較的厚めのブレードを用いて、切削を複数回繰り返すことで全体を平坦面に形成する。
【００２２】
第５工程：図５（Ｄ）参照
次に、搭載部２０毎に樹脂層３５を切断して各々の半導体装置に分離する。切断にはダイシング装置を用い、ダイシングブレード３６によってダイシングライン２４に沿って樹脂層３５と基板２１とを同時に切断することにより、搭載部２０毎に分割した半導体装置を形成する。ダイシング工程においては基板２１の裏面側にブルーシート（たとえば、商品名：ＵＶシート、リンテック株式会社製）を貼り付け、前記ダイシングブレード３６がブルーシートの表面に到達するような切削深さで切断する。また、該ダイシング工程においては、領域４１に形成した基準マーク４２をダイシング装置側で自動認識し、ダイシングライン２４上をダイシングブレード３６の中心線が通過するようにしてダイシングする。
これを位置基準とする。
【００２３】
図６は、上述の工程によって形成された各半導体装置を示す図である。（Ａ）が平面図、（Ｂ）が断面図である。
【００２４】
パッケージの周囲４側面は、樹脂層３５と基板２１の切断面で形成され、パッケージの上面は平坦化した樹脂層３５の表面で形成され、パッケージの下面は第１の絶縁基板２２の裏面側で形成される。
【００２５】
第２の絶縁基板２３は、第１の絶縁基板２２のアイランド部２５に対して高さの差を与える。この高さの差が、ワイヤボンド時のボンダビリティを改善する。また、第２の絶縁基板２３の板厚が、製造工程における機械的強度を維持する役割を果たす。但し第２の絶縁基板２３が半導体チップ３３の全周を囲むとパッケージサイズが大型化するので、パッケージの１側辺に沿う様に一部に設けている。これに伴って、アイランド部２５はパッケージの中心ではなく左右どちらか１一方に偏在した位置に形成され、リード部３２はその反対側の偏在した位置に形成されている。
【００２６】
この半導体装置は、縦×横×高さが、例えば、１．０ｍｍ×０．６ｍｍ×０．５ｍｍのごとき大きさを有している。第１の絶縁基板２２の上には０．５ｍｍ程度の樹脂層３５が被覆して半導体チップ３３を封止している。半導体チップ３３は約１５０μｍ程度の厚みを有する。ボンディングワイヤ３４は、最も高い箇所で半導体チップ３３の表面から約１５０μｍの高さまで上昇したループを描く。アイランド部２５とリード部３２ａ、３２ｂはパッケージの端面から後退されており、第１と第２の接続部２７、２８の切断部分だけがパッケージ側面に露出する。
【００２７】
斯かる手法によって形成した半導体装置は、多数個の素子をまとめて樹脂でパッケージングするので、個々にパッケージングする場合に比べて、無駄にする樹脂材料を少なくでき、材料費の低減につながる。また、リードフレームを用いないので、従来のトランスファーモールド手法に比べて、パッケージ外形を大幅に小型化することができる。更に、外部接続用の端子が基板２１の裏面に形成され、パッケージの外形から突出しないので、装置の実装面積を大幅に小型化できるものである。
【００２８】
更に、２枚の絶縁基板の重ね合わせることにより、製造工程での機械的強度を維持することができると同時に、半導体チップ３３を第１の絶縁基板２２表面に設置することにより、装置全体の高さを減じることができるものである。
【００２９】
更に、第１の絶縁基板２２表面に形成した基準マーク４２を用いることにより、第１と第２の絶縁基板２２、２３を重ねたときの位置ずれの影響を受けずに、正確な位置で切断する事ができる。これにより、パッケージの小型化を更に押し進めることができる。
【００３０】
【発明の効果】
以上に説明したように、本発明によれば、リードフレームを用いた半導体装置よりも更に小型化できるパッケージ構造を提供できる利点を有する。このとき、リード端子が突出しない構造であるので、実装したときの占有面積を低減し、高密度実装を実現できる。
【００３１】
さらに、キャビティを構成するための金型３Ａ、３Ｂが不要であるので、大幅なコストダウンが可能である利点を有する。
【００３２】
そして、アイランド２５等と同じく第１の絶縁基板２２表面に形成した基準マーク４２を用いて位置あわせ・ダイシングすることにより、第１と第２の絶縁基板２２、２３の位置ずれの影響を受けずにダイシング工程を行うことができる利点を有する。これによって、パッケージサイズの小型化を更に推し進めることができる利点を有する。
【図面の簡単な説明】
【図１】本発明を説明するための斜視図である
【図２】本発明を説明するための平面図である。
【図３】本発明を説明するための（Ａ）平面図（Ｂ）断面図である。
【図４】本発明を説明するための斜視図である
【図５】本発明を説明するための断面図である。
【図６】本発明を説明するための（Ａ）平面図（Ｂ）断面図である。
【図７】従来例を説明するための断面図である。
【図８】従来例を説明するための平面図である。
【図９】従来例を説明するための断面図である。
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特にパッケージ外形を縮小し、実装面積を低減しコストダウンが可能な半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の製造においては、ウェハからダイシングして分離した半導体チップをリードフレームに固着し、金型と樹脂注入によるトランスファーモールドによってリードフレーム上に固着された半導体チップを封止し、封止された半導体チップを個々の半導体装置毎に分離するという工程が行われている。このリードフレームには短冊状あるいはフープ状のフレームが用いられており、いずれにしろ１回の封止工程で複数個の半導体装置が同時に封止されている。
【０００３】
図７は、トランスファーモールド工程の状況を示す図である。トランスファーモールド工程では、ダイボンド、ワイヤボンドにより半導体チップ１が固着されたリードフレーム２を、上下金型３Ａ、３Ｂで形成したキャビティ４の内部に設置し、キャビティ４内にエポキシ樹脂を注入することにより、半導体チップ１の封止が行われる。このようなトランスファーモールド工程の後、リードフレーム２を各半導体チップ１毎に切断して、個別の半導体装置が製造される（例えば特開平０５−１２９４７３号）。
【０００４】
この時、図８に示すように、金型３Ｂの表面には多数個のキャビティ４ａ〜４ｆと、樹脂を注入するための樹脂源５と、ランナー６、及びランナー６から各キャビティ４ａ〜４ｆに樹脂を流し込むためのゲート７とが設けられている。これらは全て金型３Ｂ表面に設けた溝である。短冊状のリードフレームであれば、１本のリードフレームに例えば１０個の半導体チップ１が搭載されており、１本のリードフレームに対応して、１０個のキャビティ４と１０本のゲート７、及び１本のランナー６が設けられる。そして、金型３表面には例えばリードフレーム２０本分のキャビティ４が設けられる。
【０００５】
図９は、上記のトランスファーモールドによって製造した半導体装置を示す図である。トランジスタ等の素子が形成された半導体チップ１がリードフレームのアイランド８上に半田等のろう材９によって固着実装され、半導体チップ１の電極パッドとリード１０とがワイヤ１１で接続され、半導体チップ１の周辺部分が上記キャビティの形状に合致した樹脂１２で被覆され、樹脂１２の外部にリード端子１０の先端部分が導出されたものである。
【０００６】
【発明が解決しようとする課題】
従来のパッケージでは、外部接続用のリード端子１０を樹脂１２から突出させるので、リード端子１０の先端部までの距離を実装面積として考慮しなくてはならず、樹脂１２の外形寸法より実装面積の方が遥かに大きくなるという欠点がある。
【０００７】
また、従来のトランスファーモールド技術では、圧力をかけ続けた状態で硬化させることから、ランナー６とゲート７においても樹脂が硬化し、このランナー６等に残った樹脂は廃棄処分となる。そのため、上記のリードフレームを用いた手法では、製造すべき半導体装置個々にゲート７を設けるので、樹脂の利用効率が悪く、樹脂の量に対して製造できる半導体装置の個数が少ないという欠点があった。
【０００８】
【課題を解決するための手段】
本発明は、上述した各事情に鑑みて成されたものであり、複数の搭載部を有する基板を準備し、前記搭載部の各々に半導体チップを固着し、前記基板の上を樹脂層で被覆し、前記搭載部毎に分離して個々の半導体装置を製造する半導体装置の製造方法であって、
前記半導体チップを搭載するアイランド部を形成した第１の絶縁基板と、前記アイランド部に開口部を持つ第２の絶縁基板とを重ね合わせて前記基板とし、
前記搭載部毎に分離する為の分割位置を示す基準マークを前記第１の絶縁基板上に形成し、
前記基準マーク上の前記第２の絶縁基板は開口されて認識可能な状態とし、
前記基準マークを位置あわせの基準として認識して、前記基板を分割することを特徴とするものである。
【０００９】
【発明の実施の形態】
以下に本発明の実施の形態を詳細に説明する。
【００１０】
第１工程：
まず、図１に示したような、１個の半導体装置に対応する搭載部２０を複数個分、例えば１００個分を縦横に配置した、大判の基板２１を準備する。それら搭載部２０を取り囲む基板２１の周辺部分には、各搭載部２０の位置を認識するための基準マークを形成する領域４１を配置している。
【００１１】
基板２１は、セラミックやガラスエポキシ等からなる絶縁基板であり、それらが少なくとも２枚重ね合わされて、合計の板厚が２００〜３５０μｍと製造工程における機械的強度を維持し得る板厚を有している。以下は、第１の絶縁基板２２（板厚：約１００μｍ）の上に第２の絶縁基板２３（板厚：約１００μｍ）を重ね合わせた例である。
【００１２】
基板２１の各搭載部２０の表面には、タングステン等の金属ペーストの印刷と、金の電解メッキによる導電パターンが形成されている。これらは、各々金属ペーストの印刷を終了した第１と第２の絶縁基板２２、２３を張り合わせ、焼成し、そして電解メッキ法よって金属ペースト上に金メッキ層を形成することによって得られる。
【００１３】
図２（Ａ）は第１の絶縁基板２２の表面に形成した導電パターンを示す平面図である。点線で囲んだ各搭載部２０は、例えば長辺×短辺が１．０ｍｍ×０．８ｍｍの矩形形状を有しており、これらは互いに２０〜５０μｍの間隔を隔てて縦横に配置されている。前記間隔は後の工程でのダイシングライン２４となる。導電パターンは、各搭載部２０内においてアイランド部２５とリード部２６を形成し、これらのパターンは各搭載部２０内において同一形状である。アイランド部２５は半導体チップを搭載する箇所であり、リード部２６は半導体チップの電極パッドとワイヤ接続する箇所である。アイランド部２５からは２本の第１の連結部２７が連続したパターンで延長される。これらの線幅はアイランド部２５よりも狭い線幅で、例えば０．１ｍｍの線幅で延在する。第１の連結部２７はダイシングライン２４を超えて隣の搭載部２０のリード部２６に連結するまで延在する。更に、リード部２６からは各々第２の連結部２８が、第１の連結部２７とは直行する方向に延在し、ダイシングライン２４を越えて隣の搭載部２０のリード部２４に連結するまで延在する。第２の連結部２８は更に、搭載部２０周囲を取り囲む共通連結部２９に連結する。このように第１と第２の連結部２７、２８が延在することによって、各搭載部２０のアイランド部２５とリード部２６とを電気的に共通接続する。
【００１４】
第１の絶縁基板２２には、各搭載部２０毎にスルーホール３０が設けられている。スルーホール３０の内部はタングステンなどの導電材料によって埋設されている。そして、各スルーホール３０に対応して、裏面側に外部電極３１を形成する。これらの外部電極３１は、搭載部２０の端から０．０５〜０．１ｍｍ程度後退されたパターンで形成されている。電気的には、各スルーホール３０を介して共通連結部２９に接続される。
【００１５】
図２（Ｂ）は基準マークを形成する領域４１近傍を示す平面図である。、基板２１の周辺４辺に沿って基準マークを形成する領域４１が設けられ、該領域４１には前記導電パターンによって基準マーク４２が形成されている。ダイシングライン１本につき１個の基準マーク４２が設けられており、各々のパターンの一端がダイシングライン２４の位置を示すように配置されている。
【００１６】
図３（Ａ）（Ｂ）は第１と第２の絶縁基板２２、２３を張り合わせた状態を示す平面図と断面図である。搭載部２０と基準マークを形成する領域４１とを示している。また、図４はその近傍の斜視図である。
第２の絶縁基板２３にはアイランド部２５の上部を開口する開口部４０が設けられている。基準マークを形成する領域４１も同様に第２の絶縁基板２３を開口することで形成されている。開口することによって、第２の絶縁基板２３を張り合わせた後でも基準マーク４２を認識可能にしている。
【００１７】
第２の絶縁基板２３表面の、リード部２６に対応する箇所には同じくリード部３２が設けられる。リード部３２の下にはスルーホール３３が設けられ、各々が第１の絶縁基板２２表面のリード部２６に電気接続する。従って、リード部３２は外部電極３１に電気接続される。これらのリード部３２もまた、各搭載部２０の端からは０．０５〜０．１ｍｍ程度後退されたパターンで形成されている。即ち、ダイシングライン２４を横断するのは線幅が狭い第１と第２の連結部２７、２８だけである。
【００１８】
そして、第１と第２の絶縁基板２２、２３を張り合わせた状態で、導電パターンを一方の電極とする電解メッキにより、露出した導電パターンの上に金メッキ層を形成する。各導電パターンは共通連結部２９によって電気接続されているので、電解メッキ手法を用いることが可能となる。
【００１９】
第２工程：図５（Ａ）参照
斯様に金メッキ層を形成した基板２１の各搭載部２０毎に、半導体チップ３３をダイボンド、ワイヤボンドする。半導体チップ３３はアイランド部２５表面にＡｇペーストなどの接着剤によって固定し、半導体チップ３３の電極パッドとリード部３２とを各々ワイヤ３４で接続する。半導体チップ３３としては、バイポーラトランジスタ、パワーＭＯＳＦＥＴ等の３端子の能動素子を形成している。バイポーラ素子を搭載した場合は、アイランド部２５に接続された外部電極３１がコレクタ端子であり、リード部３２に各々接続された外部電極３１がベース・エミッタ電極となる。
【００２０】
第３工程：図５（Ｂ）参照
基板２１の上方に移送したディスペンサ（図示せず）から所定量のエポキシ系液体樹脂を滴下（ポッティング）し、すべての半導体チップ３３を共通の樹脂層３５で被覆する。例えば一枚の基板２１に１００個の半導体チップ３３を搭載した場合は、１００個全ての半導体チップ３３を一括して被覆する。前記液体樹脂として例えばＣＶ５７６ＡＮ（松下電工製）を用いた。滴下した液体樹脂は比較的粘性が高く、表面張力を有しているので、その表面が湾曲する。また、樹脂層３５は基準マークを形成する領域４１までには拡張させず、露出した状態のままとする。
【００２１】
第４工程：図５（Ｃ）参照
樹脂層３５の湾曲した表面を、平坦面に加工する。加工するには、樹脂が硬化する前に平坦な成形部材を押圧して平坦面に加工する手法と、滴下した樹脂層３５を１００〜２００度、数時間の熱処理（キュア）にて硬化させた後に、湾曲面を研削することによって平坦面に加工する手法とが考えられる。研削にはダイシング装置を用い、ダイシングブレードによって樹脂層３５の表面が基板２１から一定の高さに揃うように、樹脂層３５表面を削る。この工程では、樹脂層３５の膜厚を０．３〜１．０ｍｍに成形する。平坦面は、少なくとも最も外側に位置する半導体チップ３３を個別半導体装置に分離したときに、規格化したパッケージサイズの樹脂外形を構成できるように、その端部まで拡張する。前記ブレードには様々な板厚のものが準備されており、比較的厚めのブレードを用いて、切削を複数回繰り返すことで全体を平坦面に形成する。
【００２２】
第５工程：図５（Ｄ）参照
次に、搭載部２０毎に樹脂層３５を切断して各々の半導体装置に分離する。切断にはダイシング装置を用い、ダイシングブレード３６によってダイシングライン２４に沿って樹脂層３５と基板２１とを同時に切断することにより、搭載部２０毎に分割した半導体装置を形成する。ダイシング工程においては基板２１の裏面側にブルーシート（たとえば、商品名：ＵＶシート、リンテック株式会社製）を貼り付け、前記ダイシングブレード３６がブルーシートの表面に到達するような切削深さで切断する。また、該ダイシング工程においては、領域４１に形成した基準マーク４２をダイシング装置側で自動認識し、ダイシングライン２４上をダイシングブレード３６の中心線が通過するようにしてダイシングする。
これを位置基準とする。
【００２３】
図６は、上述の工程によって形成された各半導体装置を示す図である。（Ａ）が平面図、（Ｂ）が断面図である。
【００２４】
パッケージの周囲４側面は、樹脂層３５と基板２１の切断面で形成され、パッケージの上面は平坦化した樹脂層３５の表面で形成され、パッケージの下面は第１の絶縁基板２２の裏面側で形成される。
【００２５】
第２の絶縁基板２３は、第１の絶縁基板２２のアイランド部２５に対して高さの差を与える。この高さの差が、ワイヤボンド時のボンダビリティを改善する。また、第２の絶縁基板２３の板厚が、製造工程における機械的強度を維持する役割を果たす。但し第２の絶縁基板２３が半導体チップ３３の全周を囲むとパッケージサイズが大型化するので、パッケージの１側辺に沿う様に一部に設けている。これに伴って、アイランド部２５はパッケージの中心ではなく左右どちらか１一方に偏在した位置に形成され、リード部３２はその反対側の偏在した位置に形成されている。
【００２６】
この半導体装置は、縦×横×高さが、例えば、１．０ｍｍ×０．６ｍｍ×０．５ｍｍのごとき大きさを有している。第１の絶縁基板２２の上には０．５ｍｍ程度の樹脂層３５が被覆して半導体チップ３３を封止している。半導体チップ３３は約１５０μｍ程度の厚みを有する。ボンディングワイヤ３４は、最も高い箇所で半導体チップ３３の表面から約１５０μｍの高さまで上昇したループを描く。アイランド部２５とリード部３２ａ、３２ｂはパッケージの端面から後退されており、第１と第２の接続部２７、２８の切断部分だけがパッケージ側面に露出する。
【００２７】
斯かる手法によって形成した半導体装置は、多数個の素子をまとめて樹脂でパッケージングするので、個々にパッケージングする場合に比べて、無駄にする樹脂材料を少なくでき、材料費の低減につながる。また、リードフレームを用いないので、従来のトランスファーモールド手法に比べて、パッケージ外形を大幅に小型化することができる。更に、外部接続用の端子が基板２１の裏面に形成され、パッケージの外形から突出しないので、装置の実装面積を大幅に小型化できるものである。
【００２８】
更に、２枚の絶縁基板の重ね合わせることにより、製造工程での機械的強度を維持することができると同時に、半導体チップ３３を第１の絶縁基板２２表面に設置することにより、装置全体の高さを減じることができるものである。
【００２９】
更に、第１の絶縁基板２２表面に形成した基準マーク４２を用いることにより、第１と第２の絶縁基板２２、２３を重ねたときの位置ずれの影響を受けずに、正確な位置で切断する事ができる。これにより、パッケージの小型化を更に押し進めることができる。
【００３０】
【発明の効果】
以上に説明したように、本発明によれば、リードフレームを用いた半導体装置よりも更に小型化できるパッケージ構造を提供できる利点を有する。このとき、リード端子が突出しない構造であるので、実装したときの占有面積を低減し、高密度実装を実現できる。
【００３１】
さらに、キャビティを構成するための金型３Ａ、３Ｂが不要であるので、大幅なコストダウンが可能である利点を有する。
【００３２】
そして、アイランド２５等と同じく第１の絶縁基板２２表面に形成した基準マーク４２を用いて位置あわせ・ダイシングすることにより、第１と第２の絶縁基板２２、２３の位置ずれの影響を受けずにダイシング工程を行うことができる利点を有する。これによって、パッケージサイズの小型化を更に推し進めることができる利点を有する。
【図面の簡単な説明】
【図１】本発明を説明するための斜視図である
【図２】本発明を説明するための平面図である。
【図３】本発明を説明するための（Ａ）平面図（Ｂ）断面図である。
【図４】本発明を説明するための斜視図である
【図５】本発明を説明するための断面図である。
【図６】本発明を説明するための（Ａ）平面図（Ｂ）断面図である。
【図７】従来例を説明するための断面図である。
【図８】従来例を説明するための平面図である。
【図９】従来例を説明するための断面図である。
Claims (2)
- 複数の搭載部の周囲にダイシング時の基準マークが形成された第１の絶縁基板を準備し、前記第１の絶縁基板に前記搭載部のアイランド部及び前記基準マークが露出するように第２の絶縁基板を張り合わせる工程と、
前記アイランド部に半導体チップを固着し、前記半導体チップの電極パッドと前記第２の絶縁基板表面に前記搭載部毎に形成されたリード部とをボンディングワイヤにより接続する工程と、
前記基準マークが露出するように、前記第１及び第２の絶縁基板の表面側を樹脂層で被覆した後、前記基準マークをダイシングラインの位置合わせマークとして用いて、前記第１及び第２の絶縁基板をダイシングする工程と、を具備することを特徴とする半導体装置の製造方法。 - 前記ダイシングする工程では、前記ダイシングライン毎に設けられた前記基準マークの一端を基準として、前記第１及び第２の絶縁基板をダイシングすることを特徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33783898A JP3738144B2 (ja) | 1998-11-27 | 1998-11-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33783898A JP3738144B2 (ja) | 1998-11-27 | 1998-11-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000164609A JP2000164609A (ja) | 2000-06-16 |
| JP3738144B2 true JP3738144B2 (ja) | 2006-01-25 |
Family
ID=18312458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33783898A Expired - Fee Related JP3738144B2 (ja) | 1998-11-27 | 1998-11-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3738144B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5715747B2 (ja) | 2008-09-30 | 2015-05-13 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 回路装置およびその製造方法 |
-
1998
- 1998-11-27 JP JP33783898A patent/JP3738144B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000164609A (ja) | 2000-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3819574B2 (ja) | 半導体装置の製造方法 | |
| JP3877454B2 (ja) | 半導体装置の製造方法 | |
| JP3877409B2 (ja) | 半導体装置の製造方法 | |
| JP3877453B2 (ja) | 半導体装置の製造方法 | |
| JP4803855B2 (ja) | 半導体装置の製造方法 | |
| JP4073098B2 (ja) | 半導体装置の製造方法 | |
| JP3877410B2 (ja) | 半導体装置の製造方法 | |
| JP3877405B2 (ja) | 半導体装置の製造方法 | |
| JP3710942B2 (ja) | 半導体装置の製造方法 | |
| JP3738144B2 (ja) | 半導体装置の製造方法 | |
| JP4698658B2 (ja) | 半導体チップ搭載用の絶縁基板 | |
| JP3639509B2 (ja) | 半導体装置の製造方法 | |
| JP2003046053A (ja) | 半導体装置およびその製造方法 | |
| JP5121807B2 (ja) | 半導体装置の製造方法 | |
| JP4215300B2 (ja) | 半導体装置の製造方法 | |
| JP4162303B2 (ja) | 半導体装置の製造方法 | |
| JP2000124167A (ja) | 半導体装置の製造方法 | |
| JP3877448B2 (ja) | 半導体装置の製造方法 | |
| JP2002050590A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040607 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050406 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050708 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050914 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051025 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051031 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131104 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |