JP3738014B2 - スイッチング電源のソフトスタート方法、出力制御回路およびスイッチング電源 - Google Patents
スイッチング電源のソフトスタート方法、出力制御回路およびスイッチング電源 Download PDFInfo
- Publication number
- JP3738014B2 JP3738014B2 JP2003090957A JP2003090957A JP3738014B2 JP 3738014 B2 JP3738014 B2 JP 3738014B2 JP 2003090957 A JP2003090957 A JP 2003090957A JP 2003090957 A JP2003090957 A JP 2003090957A JP 3738014 B2 JP3738014 B2 JP 3738014B2
- Authority
- JP
- Japan
- Prior art keywords
- switching
- pulse
- pulse width
- output voltage
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
この発明は、スイッチング電源のソフトスタートに関する。
【0002】
【従来の技術】
スイッチング電源の起動時に、出力電圧のオーバーシュートや、スイッチング電源または負荷における過電流の発生を防止するため、スイッチング電源のソフトスタートを実行する技術が知られている(例えば、特許文献1)。
【0003】
【特許文献1】
特開2000−171750号公報
【0004】
【発明が解決しようとする課題】
この発明は、スイッチング電源のソフトスタート中における出力電圧のオーバーシュートおよびアンダーシュートを抑えることを課題とする。
【0005】
【課題を解決するための手段】
本発明に係る方法は、スイッチング電源においてソフトスタートを実行する。スイッチング電源は、スイッチングパルスに応答して入力電圧をスイッチングし、出力電圧を生成する。本発明に係る方法は、昇圧ステップおよびパルス幅変調制御ステップを有している。昇圧ステップは、スイッチング電源の起動後、固定のパルス幅を有するスイッチングパルスに応答してスイッチング電源の入力電圧をスイッチングし、スイッチング電源の出力電圧を中間値まで単調増加させる。パルス幅変調制御ステップは、パルス幅変調制御により決定される可変のパルス幅を有するスイッチングパルスに応答してスイッチング電源の入力電圧をスイッチングし、スイッチング電源の出力電圧を上記の中間値から目標値まで増加させる。
【0006】
起動直後からパルス幅変調制御を開始する従来のソフトスタートでは、起動後すぐに出力電圧が発生しないために、オーバーシュートおよびアンダーシュートが起きやすい。これに対し、本発明のソフトスタート方法では、パルス幅変調制御を行うことなく固定のパルス幅を有するスイッチングパルスを用いて入力電圧をスイッチングし、出力電圧を単調増加させてから、パルス幅変調制御を開始する。したがって、出力電圧にオーバーシュートおよびアンダーシュートが生じにくい。
【0007】
本発明の方法は、昇圧ステップの前にパルス幅決定ステップを備えていてもよい。パルス幅決定ステップは、スイッチング電源が起動されると、出力電圧の発生の有無を測定しながらスイッチングパルスの幅を徐々に大きくし、出力電圧が検出されると、スイッチングパルスの幅を固定する。昇圧ステップは、パルス幅決定ステップによって固定されたパルス幅を有するスイッチングパルスに応答して入力電圧をスイッチングする。パルス幅決定ステップによって、出力電圧が発生する最小のスイッチングパルス幅が特定される。昇圧ステップでは、このような最小のパルス幅を有するスイッチングパルスを用いて出力電圧を増加させる。このため、出力電圧の急激な増加、ならびにそれに伴うオーバーシュートおよびアンダーシュートがいっそう確実に防止される。
【0008】
スイッチング電源は、入力電圧をスイッチングするスイッチング素子と、スイッチング素子に接続されたインダクタおよびコンデンサからなる平滑回路と、を備えていてもよい。昇圧ステップは、以下の式で示される時間tp以内の時間にわたって入力電圧をスイッチングしてもよい。
【0009】
【数5】
ここで、Lは前記インダクタのインダクタンス、Cは前記コンデンサの静電容量、Rは内部抵抗である。スイッチング電源内で、インダクタ、コンデンサおよび内部抵抗はLCRフィルタを構成する。LCRフィルタのステップ応答によれば、出力電圧は昇圧ステップの開始から時間tpまでは単調増加し、その後、減少する。したがって、tp以内の時間にわたって入力電圧をスイッチングすれば、出力電圧の下降が防止される。
【0010】
パルス幅変調制御ステップは、基準値と前記出力電圧との差が小さくなるように基準値と出力電圧との差分に応じたパルス幅を有するスイッチングパルスを生成してもよい。パルス幅変調制御ステップは、基準値の初期値として、以下の式で示されるVref0を使用してもよい。
【0011】
【数6】
ここで、Vqは昇圧ステップの終了時におけるスイッチング電源の出力電圧、Vinはスイッチング電源の入力電圧、Gはパルス幅変調制御の制御係数である。昇圧ステップの終了時の出力電圧を用いて初期基準値Vref0が算出されるので、昇圧ステップからパルス幅変調制御ステップの移行時にも出力電圧が連続的に上昇する。これにより、起動中の出力電圧の下降、ならびに出力電圧のオーバーシュートおよびアンダーシュートが防止される。
【0012】
パルス幅変調制御ステップは、基準値を初期値Vref0から所定の傾きで上昇させながら入力電圧をスイッチングしてもよい。傾きを適切に設定すれば、出力電圧のオーバーシュートおよびアンダーシュートを発生させることなく、出力電圧を目標値に到達させることができる。
【0013】
昇圧ステップは、パルス幅変調制御ステップにおけるスイッチングパルスの周期よりも長い周期を有するスイッチングパルスを生成してもよい。昇圧ステップではパルス幅が固定されているので、周期が長ければ、それに応じてスイッチングパルスの時比率が小さくなる。小さな時比率で入力電圧をスイッチングすれば、出力電圧も小さい。この結果、出力電圧の急激な増加、ならびにそれに伴うオーバーシュートおよびアンダーシュートが防止される。
【0014】
この発明の出力制御回路は、スイッチング電源でのソフトスタートを制御する。スイッチング電源は、スイッチングパルスに応答して入力電圧をスイッチングし、出力電圧を生成する。出力制御回路は、固定のパルス幅を有するスイッチングパルスを生成する第1のパルス発生回路と、パルス幅変調制御により決定される可変のパルス幅を有するスイッチングパルスを生成する第2のパルス発生回路とを備えている。出力制御回路は、昇圧ステップおよびパルス幅変調制御ステップとを実行する。昇圧ステップにおいて出力制御回路は、スイッチング電源が起動されると、第1パルス発生回路によって生成されるスイッチングパルスをスイッチング電源に供給して入力電圧をスイッチングし、出力電圧を中間値まで単調増加させる。パルス幅変調制御ステップにおいて出力制御回路は、第2パルス発生回路によって生成されるスイッチングパルスをスイッチング電源に供給して入力電圧をスイッチングし、出力電圧を中間値から目標値まで増加させる。
【0015】
この出力制御回路は、上記のソフトスタート方法を実行する。したがって、ソフトスタート中に出力電圧のオーバーシュートおよびアンダーシュートが生じにくい。
【0016】
出力制御回路は、第1パルス発生回路にスイッチングパルスのパルス幅を指示するパルス幅指示回路をさらに備えていてもよい。第1パルス発生回路は、パルス幅指示回路によって指示されたパルス幅を有するスイッチングパルスを生成する。パルス幅指示回路は、スイッチング電源が起動されると、出力電圧の発生の有無を測定しながらパルス幅を徐々に大きくし、出力電圧が検出されると、パルス幅を固定してもよい。この場合、パルス幅指示回路によって、出力電圧が発生する最小のスイッチングパルス幅が特定される。昇圧ステップでは、このような最小のパルス幅を有するスイッチングパルスを用いて出力電圧を増加させる。このため、出力電圧の急激な増加、ならびにそれに伴うオーバーシュートおよびアンダーシュートがいっそう確実に防止される。
【0017】
第1パルス発生回路は、第2パルス発生回路によって生成されるスイッチングパルスの周期よりも長い周期を有するスイッチングパルスを生成してもよい。この長い周期を有するスイッチングパルスが昇圧ステップで使用される。昇圧ステップではパルス幅が固定されているので、周期が長ければ、それに応じてスイッチングパルスの時比率が小さくなる。小さな時比率で入力電圧をスイッチングすれば、出力電圧も小さい。この結果、出力電圧の急激な増加、ならびにそれに伴うオーバーシュートおよびアンダーシュートが防止される。
【0018】
この発明のスイッチング電源は、入力電圧をスイッチングして目標値の出力電圧を生成する。このスイッチング電源は、スイッチングパルスに応答して入力電圧をスイッチングするスイッチング素子と、スイッチングパルスを生成してスイッチング素子に供給する上記の出力制御回路とを備えている。
【0019】
【発明の実施の形態】
本発明の実施形態を説明する前に、本発明の背景と概要を説明する。DC/DCコンバータなどのスイッチング電源には、その起動直後からパルス幅変調(Pulse Width Modulation:PWM)制御を実行して出力電圧を制御する機能を備えているものがある。このような機能はソフトスタートとして知られている。
【0020】
しかし、本発明者は、起動直後からPWM制御を実行するとスイッチング電源内の回路素子の過渡的な電気特性によって出力電圧に好ましくない変動が生じるという問題点を見いだした。以下では、図7を参照しながら、このような従来のソフトスタートの問題点を説明する。図7は、従来のソフトスタートにおける出力電圧の経時変化を示している。図7には、PWM制御で使用される基準電圧値Vrefの経時変化も示されている。図7の横軸は時間であり、縦軸は電圧である。図中の実線は、出力電圧Voutの変化を示し、波線は、基準値Vrefの変化を示している。
【0021】
従来のソフトスタートでは、基準値Vrefを0Vから一定の傾きで目標値Vtまで単調増加させる。PWM制御では、スイッチングパルスの時比率を基準値Vrefと出力電圧Voutとの差が小さくなるように決定する。したがって、出力電圧Voutは基準値Vrefに追従して徐々に上昇する。
【0022】
しかし、従来のソフトスタートでは、出力電圧Voutが目標値Vtに達する途中、出力電圧Voutにオーバーシュート81およびアンダーシュート82が発生する。この結果、出力電圧Voutは基準値Vrefを中心として大きく振動する。このような出力電圧の振動は、スイッチング電源によって電圧が印可される負荷の動作を不安定にする。また、近年では、出力電圧が目標値に到達するまでの期間中に出力電圧が下降する期間が存在してはならないと規定される負荷が増えている。このような負荷の例としては、CPU、PLDおよびDSPが挙げられる。アンダーシュート82の発生は、このような負荷に関する要求を満たさない。
【0023】
本発明者は、従来のソフトスタートによって出力電圧が振動する原因がスイッチング電源に含まれる回路素子の電気特性にあることを見いだした。以下では、図8を参照しながら、出力電圧の振動の原因を説明する。
【0024】
スイッチング電源内の出力制御回路は、通常、フィルタ(OPアンプ)を通してスイッチング電源の出力電圧を受け取り、PWM制御を実行する。図8は、そのフィルタの入出力特性を示している。図中、実線はフィルタの出力電圧を示し、波線はフィルタの入力電圧を示す。図8に示されるように、フィルタは不感帯を有している。つまり、入力電圧が過度に低いとき、入力電圧が出力電圧に反映されず、出力電圧が入力電圧によらずに0Vとなる期間がフィルタには存在する。このフィルタの入力電圧は、スイッチング電源の出力電圧である。したがって、従来の出力制御回路は、起動直後の出力電圧が低い期間は、スイッチング電源の出力電圧が存在するにもかかわらず、出力電圧が存在しないとしてPWM制御を実行してしまう。
【0025】
不感帯は、フィルタ以外の回路素子にも存在する。図9は、従来のスイッチング電源の一部を示すブロック図である。スイッチング電源は、スイッチングパルスに応答して入力電圧Vinをスイッチングするスイッチング素子2および3を有している。このスイッチング素子としては、通常、電界効果トランジスタ(FET)が使用される。スイッチングパルスは、スイッチングパルス制御器12およびFET駆動回路13によって生成される。FET駆動回路13は、パルス幅Winを有するスイッチングパルスをFET2および3に供給する。このFET2および3は、このスイッチングパルスに応答して直流入力電圧Vinをスイッチングし、パルス状の電圧を生成する。図9では、このパルス電圧の幅が符号Woutによって示されている。
【0026】
FET駆動回路13のDEADTIME CONTROLや、FET2および3のゲート・ドレイン間容量や、FET2および3中の配線に生じるインダクタンスが原因で、FET駆動回路12、ならびにFET2および3に不感帯が生じる。この不感帯が原因で、スイッチング電源の起動時においてパルス幅Winが過度に短いときに、スイッチングにより生成されるパルス電圧にこのパルス幅Winが正しく反映されず、出力電圧が0となる現象が起こる。以下では、この現象について説明する。
【0027】
図10は、スイッチングパルス幅Winと、スイッチングにより生成されたパルス電圧幅Woutとの関係を示している。図中の実線は、実際のパルス電圧幅を示し、波線は、理想的なパルス電圧幅を示している。図10に示されるように、理想的には、スイッチングパルス幅Winに対してパルス電圧幅Woutが線形に上昇するはずである。しかし、実際には、スイッチングパルス幅Winが値W0未満のときはWoutが0であり、したがって、出力電圧Voutも0である。WinがW0に達すると、Woutが急激に上昇する。これに伴い、出力電圧Voutも急激に上昇する。このとき、符号86で示されるように、WoutはWinに対して非線形に上昇する。
【0028】
このように、スイッチング電源の起動直後からPWM制御を実行すると、スイッチング電源内の回路素子の不感帯により、出力電圧Voutが発生しない期間が起動直後に生じる。この未出力期間は、図7において符号84で示されている。図7において波線で示されるように、未出力期間84の間、基準値Vrefは単一の傾きで上昇し続ける。このため、基準値Vrefと出力電圧Voutとの差が徐々に大きくなる。それに応じて、PWM制御により決定されるスイッチングパルス幅も大きくなる。そのため、出力電圧が発生するときには、基準値Vrefと出力電圧Voutとの差が必要以上に大きくなる。この結果、未出力期間84が終了すると、出力電圧は急激に上昇し、オーバーシュート81を起こす。PWM制御は、オーバーシュート81を補正するために出力電圧を急激に下降させる。このため、オーバーシュート81に続いてアンダーシュート82が発生する。こうして、出力電圧Voutは基準値Vrefを中心に振動する。このような起動時の出力電圧の挙動は決して好ましくない。
【0029】
本発明者は、このような問題点を解決するため、回路素子の不感帯の影響を受ける期間中、PWM制御を行わずに出力電圧を単調増加させ、その後、PWM制御を開始する方法を考え出した。これにより、出力電圧のオーバーシュートおよびアンダーシュートを抑えながらソフトスタートを実行できる。
【0030】
以下では、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【0031】
図1は、本実施形態のスイッチング電源100の構成を示す概略図である。スイッチング電源100は、直流の入力電圧Vinを直流の出力電圧Voutに変換するDC/DCコンバータである。DC/DCコンバータ100は、負荷7に出力電圧Voutを印可する。DC/DCコンバータ100は、定常動作中は、PWM(Pulse Width Modulation:パルス幅変調)制御によりスイッチング素子をオンオフして出力電圧Voutを決定する。入力電圧Vinは、予め設定された値(例えば、5V)を有している。出力電圧Voutに関しては、負荷7に応じて所定の目標値が設定される。負荷7は、例えば、CPU、PLDまたはDSPである。
【0032】
DC/DCコンバータ100は、出力制御回路1、スイッチング素子2および3、インダクタ4、ならびにコンデンサ5を有する。出力制御回路1は、DC/DCコンバータ100の出力に接続されるとともに、スイッチング素子2および3に接続されている。出力制御回路1は、一つの集積回路(IC)チップであってもよい。スイッチング素子2および3は、互いに直列に接続されている。スイッチング素子2および3の両端には、入力電圧Vinが印可される。インダクタ4は、スイッチング素子2および3の間に接続されている。インダクタ4およびコンデンサ5は、互いに直列に接続されており、平滑回路6を構成している。
【0033】
出力制御回路1は、出力電圧Voutが目標値に安定化されるようにスイッチングパルス信号を生成し、スイッチング素子2および3のオンオフを制御する。さらに、出力制御回路1は、DC/DCコンバータ100のソフトスタートを実行する。
【0034】
本実施形態では、スイッチング素子2および3は、電界効果トランジスタ(FET)であり、スイッチングパルスは、FET用のゲートパルスである。スイッチング素子2および3は、出力制御回路1からハイのスイッチングパルスを受け取るとオン状態になり、ローのスイッチングパルスを受け取るとオフ状態になる。スイッチングパルスに応答したスイッチング素子2および3のスイッチング動作によって、入力電圧Vinと等しい振幅を有するパルス状の電圧が平滑回路6に印可される。平滑回路6は、そのパルス電圧を平均化する。この平均化された電圧が、DC/DCコンバータ100の出力電圧Voutである。
【0035】
出力電圧Voutの大きさは、スイッチングパルスの時比率に依存する。時比率は、スイッチングパルスがハイ状態にある時間をスイッチングパルスの1周期で除算した値である。スイッチングパルスがハイ状態にある時間は、スイッチング素子2がオン状態にある時間、すなわち入力電圧Vinが平滑回路6に入力される時間に等しい。本明細書では、この時間を「スイッチングパルスのパルス幅」、または単に「スイッチングパルス幅」と呼ぶ。
【0036】
以下では、出力制御回路1の構成を詳細に説明する。出力制御回路1は、A/Dコンバータ10、減算器11、スイッチングパルス制御器12、FET駆動回路13、設定値メモリ14、リファレンス算出回路15、リファレンスメモリ16、3端子スイッチ17、パルス幅制御器18およびパルス発生器19を含んでいる。パルス幅制御器18は、カウンタ20を含んでいる。
【0037】
A/Dコンバータ10の入力は、DC/DCコンバータ100の出力に接続されている。A/Dコンバータ10の出力は、減算器11、リファレンス算出回路15およびパルス幅制御器18の入力に接続されている。減算器11の出力は、スイッチングパルス制御器12の入力に接続されている。スイッチングパルス制御器12の出力は、3端子スイッチ17の入力端子17aに接続されている。3端子スイッチ17の入力端子17bには、パルス発生器19の出力が接続されている。3端子スイッチ17の出力端子17cは、FET駆動回路13の入力に接続されている。パルス幅制御器18の第1の出力は、パルス発生器19の入力に接続されている。パルス幅制御器18の第2の出力は、3端子スイッチ17の制御入力端子17dに接続されている。設定値メモリ14には、DC/DCコンバータ100の外部に配置される外部設定装置8が接続される。設定値メモリ14には、リファレンス算出回路15も接続されている。リファレンス算出回路15の出力は、リファレンスメモリ16に接続されている。リファレンスメモリ16は、減算器11の入力にも接続されている。
【0038】
A/Dコンバータ10には、DC/DCコンバータ100のアナログ出力電圧Voutが入力される。A/Dコンバータ10は、このアナログ出力電圧Voutをデジタル化して、減算器11、リファレンス算出回路15およびパルス幅制御器18へ送出する。リファレンス算出回路15は、出力電圧Voutと種々の設定値とを用いて基準電圧値Vrefを算出する。基準値Vrefは、PWM制御で使用される。
【0039】
設定値メモリ14は、基準値Vrefの算出に使用される種々の設定値を格納する記憶装置である。設定値メモリ14には、入力電圧の設定値Vinmem、出力電圧の目標値Vt、PWM制御の制御係数Gmem、および傾きデータaが記憶される。出力制御回路1は、DC/DCコンバータ100が起動されると、出力電圧Voutをこの目標値Vtに安定化させる。目標値Vtは、外部設定装置8によって指定することができる。外部設定装置8は、たとえば、負荷7そのものでもよいし、負荷7に接続されたスイッチング素子であってもよい。入力電圧設定値Vinmem、制御係数Gmemおよび傾きデータaは、ソフトスタート中における基準値Vrefの算出に使用される規定値である。入力電圧設定値Vinmem、制御係数Gmemおよび傾きデータaも、外部設定装置8によって指定することができる。Vrefの算出方法については後述する。
【0040】
リファレンス算出回路15は、算出した基準値Vrefをリファレンスメモリ16へ送出する。リファレンスメモリ16は、基準値Vrefを格納する記憶装置である。減算器11は、リファレンスメモリ16からVrefを受け取り、Vref−Voutの減算を実行する。この減算により得られた差分値は、スイッチングパルス制御器12に送られる。
【0041】
スイッチングパルス制御器12は、PWM制御によって、基準値Vrefと出力電圧Voutとの差が小さくなるようにスイッチングパルス幅を決定する。具体的には、スイッチングパルス制御器12は、Vref−Voutの減算により得られた差分値に伝達関数G(z)を乗じた値を時比率として有するスイッチングパルスPMを生成する。伝達関数G(z)は、PWM制御の制御係数に当たる。スイッチングパルスPMは、予め設定された一定の周期を有している。したがって、スイッチングパルスPMは、算出された時比率と予め設定された周期とによって定まるパルス幅を有する。このスイッチングパルスPMは、3端子スイッチ17の入力端子17aに送られる。
【0042】
スイッチングパルスPMが3端子スイッチ17を通ってFET駆動回路13に送られると、FET駆動回路13は、スイッチングパルスPMと同じパルス幅および周期を有するスイッチングパルス、すなわちゲートパルスを生成し、FET2および3へ送出する。FET2および3には、相互に反転した二つのゲートパルスがそれぞれ入力される。このため、FET2および3は、交互にオンオフを繰り返す。具体的には、FET2がオン状態のときはFET3がオフ状態となり、FET2がオフ状態のときはFET3がオン状態となる。このようなスイッチング動作により、入力電圧Vinはパルス電圧に変換される。平滑回路6は、このパルス電圧を平均化して直流の出力電圧Voutを生成する。出力制御回路1は、生成された出力電圧Voutに基づいて時比率を算出し、再びスイッチングパルスを生成する。このようなフィードバック制御により、出力電圧Voutが目標値に制御される。
【0043】
3端子スイッチ17は、制御入力端子17dに入力されるスイッチ制御信号TSに応答して、入力端子17aおよび17bのいずれか一方を出力端子17cに選択的に接続する。このスイッチ制御信号TSは、パルス幅制御器18から送られる。
【0044】
パルス幅制御器18は、パルス発生器19で生成されるスイッチングパルスPFの幅を決定し、そのパルス幅を指示するパルス幅指示信号WIを生成する。パルス幅制御器18は、PWM制御を行わずにパルス幅を決定する。
【0045】
パルス発生器19は、パルス幅指示信号WIが指示する幅のスイッチングパルスPFを生成し、3端子スイッチ17の入力端子17bに送出する。スイッチングパルスPFの幅は、パルス幅制御器18により指示されるパルス幅が変更されない限り、固定されている。
【0046】
パルス幅制御器18は、カウンタ20を内蔵している。カウンタ20は、出力制御回路1の外部に配置されたクロック発振器(図示せず)から供給されるマスタークロックMCの1周期ごとにカウント数を1ずつ増分する。パルス幅制御器18は、カウンタ20を用いて時間を計測することができる。
【0047】
以下では、図2を参照しながら、本実施形態におけるソフトスタート方法を説明する。図2は、DC/DCコンバータ100の起動後における出力電圧Voutおよび基準値Vrefの変化を示している。図2の横軸は時間であり、縦軸は電圧値である。図中の実線は出力電圧Voutを示し、波線は基準値Vrefを示している。本実施形態では、出力制御回路1によってソフトスタートが実行される。
【0048】
本実施形態のソフトスタートは、A、BおよびEの期間に分けられる。AおよびB期間では、PWM制御を行わずに出力電圧Voutを0から中間値まで単調増加させる。E期間では、PWM制御を行って出力電圧Voutを中間値から目標値まで単調増加させる。図2に示されるF期間は、ソフトスタート終了後、PWM制御により出力電圧を安定化する期間である。以下では、各期間における出力制御回路1の動作を順次に説明する。
【0049】
A期間は、DC/DCコンバータ100の起動直後に開始する。DC/DCコンバータ100が起動されると、3端子スイッチ17は入力端子17bを出力端子17cに接続する。したがって、A期間では、パルス発生器19がFET駆動回路13に電気的に接続され、スイッチングパルス制御器12とFET駆動回路13とは電気的に絶縁される。
【0050】
A期間では、出力電圧Voutが発生する最小のスイッチングパルス幅が決定される。上述のように、スイッチングパルス幅が過度に小さいと、回路素子の不感帯によって出力電圧Voutが発生しない。そこで、A期間では、出力電圧が検出されるまで、出力電圧Voutの有無を測定しながらスイッチング幅を徐々に大きくする。
【0051】
具体的に述べると、パルス幅制御器18は、最初、マスタークロックMCに基づいて生成できる最小のパルス幅Wminをパルス発生器19に指示する。パルス発生器19は、その指示に応答して、最小パルス幅Wminを有するスイッチングパルスPFを生成する。生成されたスイッチングパルスPFは、3端子スイッチ17を通じてFET駆動回路13に送られる。FET駆動回路13は、スイッチングパルスPFと同じパルス幅および周期を有し、相互に反転した二つのスイッチングパルスをスイッチング素子2および3にそれぞれ送る。この結果、スイッチング素子2および3は、交互にオンオフ動作を行う。これにより、入力電圧Vinがスイッチングされる。
【0052】
パルス幅制御器18は、最小パルス幅Wminのスイッチングパルスに応じた出力電圧Voutの発生の有無を測定する。A/Dコンバータ10を通じてパルス幅制御器18に送られる出力電圧Voutが0Vであれば、パルス幅制御器18は、Wminの2倍のパルス幅をパルス発生器19に指示する。これに応じて、パルス発生器19は2Wminのパルス幅を有するスイッチングパルスPFを生成し、FET駆動回路13に送る。この結果、入力電圧Vinは幅2Wminのスイッチングパルスに応答してスイッチングされる。
【0053】
パルス幅制御器18は、出力電圧Voutの発生の有無を継続的に測定し、出力電圧Voutが検出されるまで、スイッチングパルスPFの幅をWminずつ増加させる。パルス発生器19は、パルス幅制御器18の指示に応じて、Wminの整数倍のパルス幅を有するスイッチングパルスPFを生成する。
【0054】
パルス幅制御器18は、出力電圧Voutを検出すると、スイッチングパルスPFの幅を固定する。以下では、出力電圧Voutが検出されたときのパルス幅をN×Wmin=W0(Nは自然数)と表記する。パルス幅W0は、出力電圧Voutが発生する最小のスイッチングパルス幅を示す。
【0055】
図2に示されるように、時刻Hにおいて出力電圧Voutが検出され、スイッチングパルスPFの幅がW0に固定されると、ソフトスタートはB期間に移行する。B期間は、固定幅W0を有するスイッチングパルスPFを所定の期間にわたって使用し、出力電圧Voutを単調増加させる。このB期間が本実施形態のソフトスタートの重要な特徴である。
【0056】
パルス幅制御器18は、時刻Hに出力電圧Voutを検出すると、パルス発生器19に指示するパルス幅をW0に固定するとともに、カウンタ20によって時間計測を開始する。この時間計測は、B期間の終了タイミングを判別するためである。
【0057】
B期間では、パルス発生器19が、固定幅W0を有するスイッチングパルスPFを継続して生成する。スイッチング素子2および3は、幅W0のスイッチングパルスPFに応答して入力電圧Vinをスイッチングし、パルス電圧を生成する。このパルス電圧の幅は、W0に等しい。
【0058】
図3は、B期間の動作中におけるDC/DCコンバータ100の等価回路を示している。図3中の符号9は、スイッチング素子2および3の内部抵抗を示している。内部抵抗9、インダクタ4およびコンデンサ5は、LCRフィルタを構成する。このLCRフィルタには、入力電圧Vinをスイッチングして得られるパルス電圧Vinpが入力される。
【0059】
図4は、パルス電圧Vinpの波形を示している。LCRフィルタの固有振動周波数に対して十分に速い周波数で入力電圧Vinをスイッチングすると、スイッチングされた入力電圧は、値Vinaを有する直流電圧と等価である。このVinaは、入力電圧Vinにスイッチングパルスの時比率W0/Tswを乗じた値である。ここで、Tswはパルス電圧Vinpの周期であり、これはスイッチングパルスの周期に等しい。この場合、LCRフィルタの出力Voutは、大きさVinaの直流電圧入力に対するLCRフィルタのステップ応答により得られる出力と等価である。
【0060】
図5は、B期間における出力電圧VoutおよびLCRフィルタを流れる電流iの経時変化を示している。出力電圧Voutは、B期間の開始から2分の1周期にわたって増加し、その後、減少する。LCRフィルタのステップ応答において出力電圧Voutが最大となる時刻tpは、
【0061】
【数7】
のように表される。ここで、Lはインダクタ4のインダクタンス、Cはコンデンサ5の静電容量、Rは内部抵抗9の値を表す。したがって、出力電圧Voutは、B期間の開始から上記の時間tpにわたって単調増加する。
【0062】
出力電圧Voutの下降を防止するため、B期間の長さはtpを上限とする。出力電圧Voutの下降をより確実に防止するため、tpの60〜70%の時間をB期間の長さの上限としてもよい。
【0063】
パルス幅制御器18は、カウンタ20を用いた時間計測によりB期間の開始から所定の上限時間が経過したことを確認すると、制御信号TSを3端子スイッチ17の制御入力端子17dに送出する。上述のように、この上限時間は、上記のtp以下の値である。3端子スイッチ17は、制御信号TSを受け取ると、入力端子17bと出力端子17cとを切り離し、入力端子17aと出力端子17cとを電気的に接続する。これにより、B期間が終了し、E期間が開始する。図2に示されるように、B期間は時刻Qに終了する。
【0064】
E期間を説明する前に、AおよびB期間でのリファレンス算出回路15の動作を説明する。リファレンス算出回路15は、AおよびB期間中、出力電圧Voutを用いて基準値Vrefを算出する。算出された基準値Vrefの時間変化は、図2において波線で示されている。
【0065】
基準値Vrefの算出は、次の式
【0066】
【数8】
にしたがって行われる。ここで、Gは、スイッチングパルス制御器12の伝達関数を表し、PWM制御の制御係数とも呼ばれる。リファレンス算出回路15は、(2)式中のVinの値として、入力電圧Vinの計測値ではなく、設定値メモリ14に記憶された設定値Vinmemを使用する。ただし、入力電圧Vinの計測値を使用してもよい。また、リファレンス算出回路15は、(2)式中のGの値として、設定値メモリ14に記憶された設定値Gmemを使用する。これらの設定値と、A/Dコンバータ10を通じてリファレンス算出回路15に送られる出力電圧Voutとを用いて、基準値Vrefが算出される。
【0067】
以下では、(2)式の導出方法を簡単に説明する。DC/DCコンバータ100では、
D=Vout/Vin (3)
という関係が成立する。ここで、Dは、スイッチングパルスの時比率である。スイッチングパルス制御器12は、次の式
D=G(Vref−Vout) (4)
にしたがって、時比率Dを算出する。(3)式を(4)式に代入すると、(2)式が得られる。
【0068】
上述のように、B期間では、出力電圧Voutが単調増加する。したがって、図2に示されるように、基準値Vrefも単調増加する。(2)式に示されるように、起動直後において、基準値Vrefは、出力電圧Voutに比例する値として算出される。このため、図2に示されるように、A/Dコンバータ10からリファレンス算出回路15に送られる出力電圧Voutが0Vの間は、基準値Vrefも0Vである。したがって、起動直後から基準値Vrefを単調増加させる従来技術と比べて、基準値Vretと出力電圧Voutとの差が開きにくい。
【0069】
以下では、E期間について説明する。E期間では、従来のPWM制御によって出力電圧Voutが目標値Vtまで増加させられる。スイッチングパルス制御器12は、PWM制御された時比率およびパルス幅を有するスイッチングパルスPMを生成する。スイッチングパルスPMの時比率Dは、上記(4)式に示されるように、基準値Vrefと出力電圧Voutとの差分値に制御係数Gを乗じて算出される。
【0070】
リファレンス算出回路15は、B期間の終了時の出力電圧Vqを上記(2)式に代入して、E期間の開始時に使用される基準値Vrefの値を算出する。すなわち、PWM制御開始時のVrefの初期値Vref0は、
【0071】
【数9】
のように表される。
【0072】
リファレンス算出回路15は、基準値Vrefを初期値Vref0から目標値Vtまで一定の傾きaで上昇させる。すなわち、
【数10】
である。リファレンス算出回路15は、(6)式にしたがって基準値Vrefを算出する。算出されたVrefは、リファレンスメモリ16に格納される。傾きaの値は、設定値メモリ14に記憶されている。
【0073】
スイッチングパルス制御器12は、基準値Vrefと出力電圧Voutとの差が小さくなるようにスイッチングパルスPMの時比率を決定する。したがって、E期間では、出力電圧Voutが基準値Vrefに徐々に近づきながら、基準値Vrefに追従して増加する。上記の傾きaを適切に設定すれば、出力電圧Voutにオーバーシュートおよびアンダーシュートを発生させることなく、出力電圧Voutを目標値Vtに到達させることができる。
【0074】
出力電圧Voutが目標値Vtに到達すると、E期間およびソフトスタートが終了し、F期間が開始する。F期間では、通常のPWM制御が実行され、出力電圧Voutが目標値Vtに安定化される。また、目標値Vtが変更されると、出力電圧VoutがPWM制御により変更後の目標値Vtに調節される。
【0075】
本実施形態のソフトスタートは、上記のようにして実行される。各期間における出力電圧Vout、スイッチングパルスの時比率D、スイッチングパルス幅Wおよび基準値Vrefの値を図6にまとめておく。
【0076】
以下では、各期間でのスイッチングパルスの周期(以下、スイッチング周期)について検討する。AおよびB期間でのスイッチング周期は、PWM制御下でのスイッチング周期と同じである必要はなく、任意の周期とすることができる。次の表1は、各期間での好適なスイッチングパルス周期の例を示している。
【0077】
【表1】
例1では、EおよびF期間でのスイッチング周期がTswであるのに対し、AおよびB期間でのスイッチング周期は4Tswである。例2では、A、EおよびF期間でのスイッチング周期がTswであるのに対し、B期間でのスイッチング周期は4Tswである。いずれの場合も、B期間でのスイッチング周期がPWM制御中のスイッチング周期よりも長い。これは、B期間での昇圧をゆっくり行うためである。B期間ではパルス幅が固定されているので、周期が長ければ、それに応じてスイッチングパルスPFの時比率が小さくなる。小さな時比率で入力電圧Vinをスイッチングすれば、出力電圧Voutも小さくなる。この結果、出力電圧Voutの急激な増加、ならびにそれに伴うオーバーシュートおよびアンダーシュートを防止することができる。
【0078】
以下では、本実施形態の利点を説明する。起動直後からPWM制御を開始する従来のソフトスタートと異なり、本実施形態では、PWM制御を行うことなく出力電圧Voutを単調増加させてから、PWM制御を開始する。従来のソフトスタートでは、起動直後から基準値Vrefが増加し、その一方で出力電圧Voutは起動後すぐには発生しないため、基準値Vrefと出力電圧Voutの差が大きくなる。これが、出力電圧Voutのオーバーシュートおよびアンダーシュートの原因となっている。これに対し、本実施形態は、AおよびB期間の間、基準値Vrefを出力電圧Voutに比例する値として算出する。このため、出力電圧Voutが0の間は、基準値Vrefも0である。したがって、基準値Vrefと出力電圧Voutの差が大きくなりにくい。これにより、B期間の終了後、PWM制御を開始したときに、出力電圧Voutのオーバーシュートおよびアンダーシュートを抑えることができる。
【0079】
B期間の昇圧では、出力電圧Voutが発生する最小のパルス幅を有するスイッチングパルスを用いて出力電圧Voutを増加させる。出力電圧Voutの大きさは、スイッチングパルスの幅に応じて大きくなる。したがって、最小のパルス幅を用いて出力電圧Voutを増加することにより、出力電圧の急激な増加が防止される。これにより、オーバーシュートおよびアンダーシュートをいっそう確実に防止できる。
【0080】
E期間のPWM制御では、基準値Vrefの初期値Vref0が、B期間の終了時の出力電圧Vqを用いて算出される。したがって、初期値Vref0は、B期間の終了時の基準値Vrefと等しい。つまり、B期間とE期間との間で基準値Vrefは連続している。この結果、B期間からE期間の移行時に出力電圧Voutが連続的に上昇する。これにより、出力電圧の下降、ならびに出力電圧のオーバーシュートおよびアンダーシュートをさらに確実に防止できる。
【0081】
以上、本発明をその実施形態に基づいて詳細に説明した。しかし、本発明は上記実施形態に限定されるものではない。本発明は、その要旨を逸脱しない範囲で様々な変形が可能である。
【0082】
上記実施形態の出力制御回路1は、デジタル回路である。しかし、本発明に係る出力制御回路は、アナログ回路であってもよい。
【0083】
【発明の効果】
本発明は、パルス幅変調制御を開始する前に固定のパルス幅を有するスイッチングパルスを用いて出力電圧を単調増加させるので、スイッチング電源のソフトスタートにおける出力電圧のオーバーシュートおよびアンダーシュートを抑えることができる。
【図面の簡単な説明】
【図1】実施形態のスイッチング電源の構成を示す概略図である。
【図2】起動後の出力電圧および基準値の変化を示す図である。
【図3】昇圧ステップ中のスイッチング電源の等価回路を示す図である。
【図4】昇圧ステップにおいてスイッチングされた入力電圧の波形を示す図である。
【図5】昇圧ステップにおける出力電圧の経時変化を示す図である。
【図6】各期間における出力電圧、時比率、スイッチングパルス幅および基準値を示す図表である。
【図7】従来のソフトスタート時における出力電圧の経時変化を示している。
【図8】スイッチング電源に含まれるフィルタの入出力特性を示す図である。
【図9】従来のスイッチング電源の部分回路図である。
【図10】スイッチングパルス幅と、スイッチングにより生成されたパルス電圧の幅との関係を示す図である。
【符号の説明】
1…出力制御回路、2および3…スイッチング素子、4…インダクタ、5…コンデンサ、6…平滑回路、7…負荷、8…外部設定装置、9…内部抵抗、10…A/Dコンバータ、11…減算器、12…スイッチングパルス制御器、13…FET駆動回路、14…設定値メモリ、15…リファレンス算出回路、16…リファレンスメモリ、17…3端子スイッチ、18…パルス幅制御器、19…パルス発生器、20…カウンタ。
Claims (11)
- スイッチングパルスに応答して入力電圧をスイッチングし、出力電圧を生成するスイッチング電源においてソフトスタートを実行する方法であって、
前記スイッチング電源の起動後、固定のパルス幅を有するスイッチングパルスに応答して前記入力電圧をスイッチングし、前記出力電圧を中間値まで単調増加させる昇圧ステップと、
パルス幅変調制御により決定される可変のパルス幅を有するスイッチングパルスに応答して前記入力電圧をスイッチングし、前記出力電圧を前記中間値から目標値まで増加させるパルス幅変調制御ステップと
を備え、
前記昇圧ステップの前にパルス幅決定ステップをさらに備え、
前記パルス幅決定ステップは、前記スイッチング電源が起動されると、前記出力電圧の発生の有無を測定しながら前記スイッチングパルスのパルス幅を徐々に大きくし、前記出力電圧が検出されると、前記スイッチングパルスのパルス幅を固定し、
前記昇圧ステップは、前記パルス幅決定ステップによって固定されたパルス幅を有する前記スイッチングパルスに応答して前記入力電圧をスイッチングする、スイッチング電源のソフトスタート方法。 - スイッチングパルスに応答して入力電圧をスイッチングし、出力電圧を生成するスイッチング電源においてソフトスタートを実行する方法であって、
前記スイッチング電源の起動後、固定のパルス幅を有するスイッチングパルスに応答して前記入力電圧をスイッチングし、前記出力電圧を中間値まで単調増加させる昇圧ステップと、
パルス幅変調制御により決定される可変のパルス幅を有するスイッチングパルスに応答して前記入力電圧をスイッチングし、前記出力電圧を前記中間値から目標値まで増加させるパルス幅変調制御ステップと
を備え、
前記スイッチング電源は、前記入力電圧をスイッチングするスイッチング素子と、前記スイッチング素子に接続されたインダクタおよびコンデンサからなる平滑回路と、を備えており、
前記昇圧ステップは、以下の式で示されるtp以内の時間にわたって前記入力電圧をスイッチングする、スイッチング電源のソフトスタート方法。
- 前記パルス幅変調制御ステップは、前記基準値を前記初期値から所定の傾きで上昇させながら前記入力電圧をスイッチングする、請求項3に記載のスイッチング電源のソフトスタート方法。
- 前記昇圧ステップは、前記パルス幅変調制御ステップにおける前記スイッチングパルスの周期よりも長い周期を有する前記スイッチングパルスを生成する、請求項1〜4のいずれかに記載のスイッチング電源のソフトスタート方法。
- スイッチングパルスに応答して入力電圧をスイッチングし、出力電圧を生成するスイッチング電源でのソフトスタートを制御する出力制御回路であって、
固定のパルス幅を有するスイッチングパルスを生成する第1のパルス発生回路と、
パルス幅変調制御により決定される可変のパルス幅を有するスイッチングパルスを生成する第2のパルス発生回路と、
を備え、
前記スイッチング電源が起動されると、前記第1パルス発生回路によって生成される前記スイッチングパルスを前記スイッチング電源に供給して前記入力電圧をスイッチングし、前記出力電圧を中間値まで単調増加させる昇圧ステップと、
前記第2パルス発生回路によって生成される前記スイッチングパルスを前記スイッチング電源に供給して前記入力電圧をスイッチングし、前記出力電圧を前記中間値から目標値まで増加させるパルス幅変調制御ステップと
を実行し、
前記第1パルス発生回路に前記スイッチングパルスのパルス幅を指示するパルス幅指示回路をさらに備え、
前記第1パルス発生回路は、前記パルス幅指示回路によって指示されたパルス幅を有する前記スイッチングパルスを生成し、
前記パルス幅指示回路は、前記スイッチング電源が起動されると、前記出力電圧の発生の有無を測定しながら前記パルス幅を徐々に大きくし、前記出力電圧が検出されると、前記パルス幅を固定する、出力制御回路。 - スイッチングパルスに応答して入力電圧をスイッチングし、出力電圧を生成するスイッチング電源でのソフトスタートを制御する出力制御回路であって、
固定のパルス幅を有するスイッチングパルスを生成する第1のパルス発生回路と、
パルス幅変調制御により決定される可変のパルス幅を有するスイッチングパルスを生成する第2のパルス発生回路と、
を備え、
前記スイッチング電源が起動されると、前記第1パルス発生回路によって生成される前記スイッチングパルスを前記スイッチング電源に供給して前記入力電圧をスイッチングし、前記出力電圧を中間値まで単調増加させる昇圧ステップと、
前記第2パルス発生回路によって生成される前記スイッチングパルスを前記スイッチング電源に供給して前記入力電圧をスイッチングし、前記出力電圧を前記中間値から目標値まで増加させるパルス幅変調制御ステップと
を実行し、
前記スイッチング電源は、前記入力電圧をスイッチングするスイッチング素子と、前記スイッチング素子に接続されたインダクタおよびコンデンサからなる平滑回路と、を備えており、
前記昇圧ステップは、以下の式で示されるtp以内の時間にわたって前記入力電圧をスイッチングする、出力制御回路。
- 前記第2パルス発生回路は、前記パルス幅変調制御ステップにおいて、前記基準値を前記初期値から所定の傾きで上昇させながら前記入力電圧をスイッチングする、請求項8に記載の出力制御回路。
- 前記第1パルス発生回路は、前記第2パルス発生回路によって生成される前記スイッチングパルスの周期よりも長い周期を有する前記スイッチングパルスを生成する、請求項6〜9のいずれかに記載の出力制御回路。
- 入力電圧をスイッチングして目標値の出力電圧を生成するスイッチング電源であって、
スイッチングパルスに応答して前記入力電圧をスイッチングするスイッチング素子と、
前記スイッチングパルスを生成して前記スイッチング素子に供給する請求項6〜10のいずれかに記載の出力制御回路と
を備えるスイッチング電源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003090957A JP3738014B2 (ja) | 2003-03-28 | 2003-03-28 | スイッチング電源のソフトスタート方法、出力制御回路およびスイッチング電源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003090957A JP3738014B2 (ja) | 2003-03-28 | 2003-03-28 | スイッチング電源のソフトスタート方法、出力制御回路およびスイッチング電源 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004297985A JP2004297985A (ja) | 2004-10-21 |
JP3738014B2 true JP3738014B2 (ja) | 2006-01-25 |
Family
ID=33404450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003090957A Expired - Fee Related JP3738014B2 (ja) | 2003-03-28 | 2003-03-28 | スイッチング電源のソフトスタート方法、出力制御回路およびスイッチング電源 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3738014B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070086169A (ko) | 2004-12-03 | 2007-08-27 | 로무 가부시키가이샤 | 스위칭 전원 및 그 제어 회로와 그것을 이용한 전자 기기 |
US7427853B2 (en) * | 2005-06-16 | 2008-09-23 | Via Technologies, Inc. | Soft-start circuit for a DC-to-DC converter |
JP2008011585A (ja) | 2006-06-27 | 2008-01-17 | Seiko Instruments Inc | スイッチングレギュレータ |
JP4934403B2 (ja) | 2006-10-31 | 2012-05-16 | ローム株式会社 | 電源制御回路 |
KR100758202B1 (ko) * | 2007-02-21 | 2007-09-12 | (주)유비아이사운드 | 오디오 증폭기의 기동소음 감소장치 및 기동소음 감소방법 |
JP2008206376A (ja) * | 2007-02-22 | 2008-09-04 | Rohm Co Ltd | スイッチングレギュレータおよびその制御回路、方法 |
JP5045143B2 (ja) * | 2007-02-22 | 2012-10-10 | パナソニック株式会社 | 誘導加熱装置 |
JP5550500B2 (ja) * | 2010-09-10 | 2014-07-16 | オムロンオートモーティブエレクトロニクス株式会社 | Dcdcコンバータ |
JP5738627B2 (ja) * | 2011-02-28 | 2015-06-24 | 株式会社東芝 | スイッチング電源装置とその起動方法 |
US8947145B2 (en) | 2011-03-28 | 2015-02-03 | Renesas Electronics Corporation | PWM signal generation circuit and processor system |
JP6357790B2 (ja) * | 2014-02-10 | 2018-07-18 | 三菱電機株式会社 | 点灯装置および照明器具 |
JP6583963B2 (ja) * | 2016-03-11 | 2019-10-02 | 新電元工業株式会社 | スイッチング電源装置 |
JP6512347B2 (ja) * | 2018-06-20 | 2019-05-15 | 三菱電機株式会社 | 点灯装置および照明器具 |
CN109995245B (zh) * | 2019-04-29 | 2020-09-18 | 矽力杰半导体技术(杭州)有限公司 | 控制电路、控制方法和谐振变换器 |
JP7320445B2 (ja) * | 2019-12-25 | 2023-08-03 | 株式会社ダイヘン | 電圧変換装置、高周波電源装置 |
CN117031346B (zh) * | 2023-07-28 | 2024-06-25 | 深圳凌扬微电子有限公司 | 一种电源设备快速测试电路、装置 |
-
2003
- 2003-03-28 JP JP2003090957A patent/JP3738014B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004297985A (ja) | 2004-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3738014B2 (ja) | スイッチング電源のソフトスタート方法、出力制御回路およびスイッチング電源 | |
TWI581547B (zh) | 用於限制轉換器之電流的裝置、調變器和方法 | |
JP3574394B2 (ja) | スイッチング電源装置 | |
US7656142B2 (en) | Switching regulator with variable slope compensation | |
JP5277952B2 (ja) | スイッチング電源回路 | |
US9548658B2 (en) | Control circuit, switching power supply and control method | |
JP3957019B2 (ja) | Dc−dcコンバータ制御回路 | |
US7663356B2 (en) | Current-controlled DC-DC converter control circuit, current-controlled DC-DC converter, and method for controlling current-controlled DC-DC converter | |
WO2021029900A1 (en) | Constant on-time buck converter with calibrated ripple injection having improved light load transient response and reduced output capacitor size | |
JP2011259659A (ja) | スイッチング電源装置 | |
JP5038841B2 (ja) | スイッチング電源装置 | |
KR102560435B1 (ko) | 스위칭 레귤레이터 | |
US11682971B2 (en) | 4-phase buck-boost converter | |
JP2020065402A (ja) | スイッチングレギュレータ | |
JPWO2002086919A1 (ja) | ソレノイド駆動装置及び駆動方法 | |
JP2011024305A (ja) | 並列駆動電源装置 | |
JP4161551B2 (ja) | 高圧電源装置 | |
JPH0583930A (ja) | 電源装置 | |
TWI646766B (zh) | 振盪器及使用該振盪器之關聯的直流轉直流轉換器 | |
TWI327408B (ja) | ||
US7777426B2 (en) | Circuit arrangement and method for controlling a pulsed power supply | |
JP5130664B2 (ja) | スイッチング電源 | |
JP2002101651A (ja) | スイッチング電源装置 | |
JP3828304B2 (ja) | 電源装置 | |
US20240022170A1 (en) | High-frequency switching dc/dc converter with different control loop and switching frequencies |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050812 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051025 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051028 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131104 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |