JP3324522B2 - 可変利得増幅回路及び利得制御方法 - Google Patents
可変利得増幅回路及び利得制御方法Info
- Publication number
- JP3324522B2 JP3324522B2 JP26073498A JP26073498A JP3324522B2 JP 3324522 B2 JP3324522 B2 JP 3324522B2 JP 26073498 A JP26073498 A JP 26073498A JP 26073498 A JP26073498 A JP 26073498A JP 3324522 B2 JP3324522 B2 JP 3324522B2
- Authority
- JP
- Japan
- Prior art keywords
- gain
- variable
- impedance
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/0082—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using bipolar transistor-type devices
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は可変利得増幅回路及
び利得制御方法に関し、特に携帯電話端末の受信部に用
いられる可変利得増幅回路及び利得制御方法に関する。
び利得制御方法に関し、特に携帯電話端末の受信部に用
いられる可変利得増幅回路及び利得制御方法に関する。
【０００２】
【従来の技術】近年、携帯電話市場が急激な発展を遂げ
ている。この携帯電話端末の受信部において、アンテナ
で受信された微弱な高周波信号は、まず低雑音増幅回路
に入力されて所望の電力にまで増幅された後に、フィル
タで所望の周波数帯のみが選択され、ミキサによって中
間周波数に周波数変換される。
ている。この携帯電話端末の受信部において、アンテナ
で受信された微弱な高周波信号は、まず低雑音増幅回路
に入力されて所望の電力にまで増幅された後に、フィル
タで所望の周波数帯のみが選択され、ミキサによって中
間周波数に周波数変換される。
【０００３】現在使用されているディジタル方式の携帯
電話では、所定のビット誤り率を確保するため、さらに
受信部では基地局との距離に応じて様々な強度の信号が
受信される可能性があるため、使用される回路には広い
線形性が求められている。
電話では、所定のビット誤り率を確保するため、さらに
受信部では基地局との距離に応じて様々な強度の信号が
受信される可能性があるため、使用される回路には広い
線形性が求められている。
【０００４】そこで、後段に接続される回路の線形動作
を確保するために、先に述べた低雑音増幅回路には、微
弱信号時は高利得で動作し、強い信号が入力されたとき
には利得を小さくするような利得可変機能が必要とされ
ている。
を確保するために、先に述べた低雑音増幅回路には、微
弱信号時は高利得で動作し、強い信号が入力されたとき
には利得を小さくするような利得可変機能が必要とされ
ている。
【０００５】この利得可変形低雑音増幅回路は、これま
での端末のようにシリコンバイポーラトランジスタを用
いた場合には２段以上のアンプを用いて、その２段目以
降に利得可変機能を持たせるような構成が取られてき
た。
での端末のようにシリコンバイポーラトランジスタを用
いた場合には２段以上のアンプを用いて、その２段目以
降に利得可変機能を持たせるような構成が取られてき
た。
【０００６】ところで、最近になって、ＧａＡｓといっ
た化合物半導体を用いたヘテロ接合バイポーラトランジ
スタ（以下ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂ
ｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒと記す）が携帯電
話においても使用可能となってきた。
た化合物半導体を用いたヘテロ接合バイポーラトランジ
スタ（以下ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂ
ｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒと記す）が携帯電
話においても使用可能となってきた。
【０００７】この化合物ＨＢＴは非常に優れた高周波特
性を有するために、携帯電話用低雑音増幅回路を１段で
構成することが可能である。このため、使用する素子数
の減少が可能で、回路の専有面積や消費電力の低減が期
待されている。
性を有するために、携帯電話用低雑音増幅回路を１段で
構成することが可能である。このため、使用する素子数
の減少が可能で、回路の専有面積や消費電力の低減が期
待されている。
【０００８】この化合物ＨＢＴをはじめとするバイポー
ラトランジスタを用いた１段の可変利得増幅回路には図
１２に示すような回路が考えられる。
ラトランジスタを用いた１段の可変利得増幅回路には図
１２に示すような回路が考えられる。
【０００９】図１２は従来の可変利得増幅回路の一例の
回路図である。この可変利得増幅回路は、ＮＰＮ型トラ
ンジスタ５１と、このトランジスタ５１のコレクタに接
続されたコンデンサ５２及びインダクタ５３と、トラン
ジスタ５１のベースに接続されたコンデンサ５４及びイ
ンダクタ５５と、インダクタ５３，５５の他端に接続さ
れたバイアス印加端子５６，５７と、コンデンサ５２の
他端に接続された出力端子５８と、コンデンサ５４の他
端に接続された入力端子５９とからなる。
回路図である。この可変利得増幅回路は、ＮＰＮ型トラ
ンジスタ５１と、このトランジスタ５１のコレクタに接
続されたコンデンサ５２及びインダクタ５３と、トラン
ジスタ５１のベースに接続されたコンデンサ５４及びイ
ンダクタ５５と、インダクタ５３，５５の他端に接続さ
れたバイアス印加端子５６，５７と、コンデンサ５２の
他端に接続された出力端子５８と、コンデンサ５４の他
端に接続された入力端子５９とからなる。
【００１０】この従来の回路は、トランジスタ５１で構
成されたエミッタ接地増幅回路で、ベースおよびコレク
タにはバイアス印加端子５６，５７及びインダクタ５
３，５５を介して直流バイアスが印加され、入力端子５
９より入力された入力信号は直流阻止のためのコンデン
サ５４を介してトランジスタ５１のベースに入力され、
トランジスタ５１のコレクタより出力された出力信号は
直流阻止のためのコンデンサ５２を介して出力端子５８
より出力される。
成されたエミッタ接地増幅回路で、ベースおよびコレク
タにはバイアス印加端子５６，５７及びインダクタ５
３，５５を介して直流バイアスが印加され、入力端子５
９より入力された入力信号は直流阻止のためのコンデン
サ５４を介してトランジスタ５１のベースに入力され、
トランジスタ５１のコレクタより出力された出力信号は
直流阻止のためのコンデンサ５２を介して出力端子５８
より出力される。
【００１１】なお、ここでは省略してあるが、一般には
インピーダンス整合用のＬＣ回路も入出力部に接続され
ることが多い。
インピーダンス整合用のＬＣ回路も入出力部に接続され
ることが多い。
【００１２】バイポーラトランジスタでは、ベースバイ
アスに応じて素子の相互コンダクタンス（ｇｍ）が変化
し、負荷インピーダンスをＺＬとしたとき、利得はほぼ
ｇｍ・ＺＬとなるので、ベースバイアス印加端子５７を
利得制御端子として用い、印加電圧を変化させることで
可変利得増幅回路として用いることができる。
アスに応じて素子の相互コンダクタンス（ｇｍ）が変化
し、負荷インピーダンスをＺＬとしたとき、利得はほぼ
ｇｍ・ＺＬとなるので、ベースバイアス印加端子５７を
利得制御端子として用い、印加電圧を変化させることで
可変利得増幅回路として用いることができる。
【００１３】なお、この種の可変利得増幅回路の他の例
が、特開平１０−９３３９０号公報、特開昭６２−１８
８４１１号公報、特開昭５７−１４７３０９号公報、特
開昭５７−１３２４１０号公報（以下、夫々文献１〜４
という）に開示されている。
が、特開平１０−９３３９０号公報、特開昭６２−１８
８４１１号公報、特開昭５７−１４７３０９号公報、特
開昭５７−１３２４１０号公報（以下、夫々文献１〜４
という）に開示されている。
【００１４】
【発明が解決しようとする課題】図１２の従来の可変利
得増幅回路の問題点は、図１３の従来の入力３次インタ
ーセプトポイント（以下、ＩＩＰ３という）の利得（Ｇ
ＡＩＮ）依存性を示す図に示したように、ＩＩＰ３が利
得の低下につれて減少してしまうことである。
得増幅回路の問題点は、図１３の従来の入力３次インタ
ーセプトポイント（以下、ＩＩＰ３という）の利得（Ｇ
ＡＩＮ）依存性を示す図に示したように、ＩＩＰ３が利
得の低下につれて減少してしまうことである。
【００１５】その理由は、低利得のためベースバイアス
を小さく設定している場合には、ベースバイアスとベー
スオン電圧との差が小さくなるためにベース・エミッタ
間の電流電圧特性の非線形性が増加して入力波形が歪み
やすくなるためである。
を小さく設定している場合には、ベースバイアスとベー
スオン電圧との差が小さくなるためにベース・エミッタ
間の電流電圧特性の非線形性が増加して入力波形が歪み
やすくなるためである。
【００１６】携帯電話の受信部においては、低利得動作
は大信号入力時の動作であるので、元来ＩＩＰ３には高
利得時より大きな値が必要とされることから携帯電話応
用のためには低利得動作時にＩＩＰ３を増加させる必要
がある。
は大信号入力時の動作であるので、元来ＩＩＰ３には高
利得時より大きな値が必要とされることから携帯電話応
用のためには低利得動作時にＩＩＰ３を増加させる必要
がある。
【００１７】そこで本発明の目的は、低利得動作時にＩ
ＩＰ３を増加させることが可能な可変利得増幅回路及び
利得制御方法を提供することにある。
ＩＰ３を増加させることが可能な可変利得増幅回路及び
利得制御方法を提供することにある。
【００１８】
【課題を解決するための手段】前記課題を解決するため
に第１の発明は、信号増幅手段と、出力インピーダンス
が可変である可変インピーダンス手段と、前記信号増幅
手段の入力部と前記可変インピーダンス手段の出力部と
の間に接続された直流阻止用容量素子とを含むことを特
徴とする。
に第１の発明は、信号増幅手段と、出力インピーダンス
が可変である可変インピーダンス手段と、前記信号増幅
手段の入力部と前記可変インピーダンス手段の出力部と
の間に接続された直流阻止用容量素子とを含むことを特
徴とする。
【００１９】第１の発明によれば、利得制御は可変イン
ピーダンス手段が信号増幅手段の入力インピーダンスを
変えることにより行われる。利得制御が信号増幅手段の
入力側バイアス電圧を変化させないで行われるため、低
利得動作時にＩＩＰ３を増加させることが可能となる。
ピーダンス手段が信号増幅手段の入力インピーダンスを
変えることにより行われる。利得制御が信号増幅手段の
入力側バイアス電圧を変化させないで行われるため、低
利得動作時にＩＩＰ３を増加させることが可能となる。
【００２０】又、第２の発明は、信号増幅手段と、この
信号増幅手段の入力部に接続され、出力インピーダンス
が可変である可変インピーダンス手段とを含む可変利得
増幅回路の利得制御方法であって、その方法は前記信号
増幅手段の入力部に印加されたバイアス電圧を一定とす
る第１処理と、この第１処理の次に前記可変インピーダ
ンス手段の出力インピーダンスを前記信号増幅手段の利
得が低下する方向に変化させる第２処理とを含むことを
特徴とする。
信号増幅手段の入力部に接続され、出力インピーダンス
が可変である可変インピーダンス手段とを含む可変利得
増幅回路の利得制御方法であって、その方法は前記信号
増幅手段の入力部に印加されたバイアス電圧を一定とす
る第１処理と、この第１処理の次に前記可変インピーダ
ンス手段の出力インピーダンスを前記信号増幅手段の利
得が低下する方向に変化させる第２処理とを含むことを
特徴とする。
【００２１】第２の発明も第１の発明と同様の効果を奏
する。
する。
【００２２】なお、本発明では信号増幅手段としてエミ
ッタ接地増幅回路を用い、可変インピーダンス手段とし
て、エミッタフォロアを用いている。
ッタ接地増幅回路を用い、可変インピーダンス手段とし
て、エミッタフォロアを用いている。
【００２３】一方、特開平６−７８２４１号公報（以
下、文献５という）に、エミッタフォロア２０を用いて
可変利得増幅器５の利得を制御する自動利得制御回路が
開示されている。
下、文献５という）に、エミッタフォロア２０を用いて
可変利得増幅器５の利得を制御する自動利得制御回路が
開示されている。
【００２４】しかし、この回路はエミッタフォロア２０
を用いて可変利得増幅器５のベースバイアス電圧を制御
するものであるため、前述の従来例と同様にＩＩＰ３が
減少するという欠点がある。
を用いて可変利得増幅器５のベースバイアス電圧を制御
するものであるため、前述の従来例と同様にＩＩＰ３が
減少するという欠点がある。
【００２５】又、文献５の自動利得制御回路は衛星放送
受信機に用いられる点においても本発明と全く相違す
る。
受信機に用いられる点においても本発明と全く相違す
る。
【００２６】
【発明の実施の形態】まず、本発明の概要を説明する。
エミッタフォロワの出力インピーダンスＺは、このエミ
ッタフォロワを構成するトランジスタのベースに接続さ
れるインピーダンスをＺＳ、このトランジスタの相互コ
ンダクタンスをｇｍ、電流増幅率をβとすると、 Ｚ＝（１／ｇｍ）＋ＺＳ／（１＋β） …（１） で与えられる。そして、ベースが低インピーダンスの電
源制御される場合にはＺＳ＝０と見なすことができ、出
力インピーダンスは１／ｇｍとなる。
エミッタフォロワの出力インピーダンスＺは、このエミ
ッタフォロワを構成するトランジスタのベースに接続さ
れるインピーダンスをＺＳ、このトランジスタの相互コ
ンダクタンスをｇｍ、電流増幅率をβとすると、 Ｚ＝（１／ｇｍ）＋ＺＳ／（１＋β） …（１） で与えられる。そして、ベースが低インピーダンスの電
源制御される場合にはＺＳ＝０と見なすことができ、出
力インピーダンスは１／ｇｍとなる。
【００２７】バイポーラトランジスタのｇｍはベース電
圧に対して指数関数的に変化するので、ベース電圧を変
化させることで、エミッタフォロワの出力インピーダン
スＺを大きく変化させることができる。
圧に対して指数関数的に変化するので、ベース電圧を変
化させることで、エミッタフォロワの出力インピーダン
スＺを大きく変化させることができる。
【００２８】本発明では、このインピーダンス可変のエ
ミッタフォロワがエミッタ接地増幅回路の入力に並列に
接続されるので、増幅作用を行うトランジスタ（以下、
増幅トランジスタと記す）の入力インピーダンスをＺｉ
としたとき、回路の入力端子から見たインピーダンスは
Ｚｉと１／ｇｍの並列接続であり、このトランジスタに
入力される電力は、全入力電力の１／（１＋ｇｍ・Ｚ
ｉ）となる。
ミッタフォロワがエミッタ接地増幅回路の入力に並列に
接続されるので、増幅作用を行うトランジスタ（以下、
増幅トランジスタと記す）の入力インピーダンスをＺｉ
としたとき、回路の入力端子から見たインピーダンスは
Ｚｉと１／ｇｍの並列接続であり、このトランジスタに
入力される電力は、全入力電力の１／（１＋ｇｍ・Ｚ
ｉ）となる。
【００２９】先に述べたようにｇｍは、エミッタフォロ
ワのベース電圧によって変化できることから、増幅トラ
ンジスタへの入力電力を制御できることになり、ひいて
は回路全体の利得を制御できることになる。
ワのベース電圧によって変化できることから、増幅トラ
ンジスタへの入力電力を制御できることになり、ひいて
は回路全体の利得を制御できることになる。
【００３０】一方、歪み特性に着目すると、出力換算３
次インターセプトポイント（以下、ＯＩＰ３という）
は、増幅トランジスタのバイアスが一定である限り一定
の値である。
次インターセプトポイント（以下、ＯＩＰ３という）
は、増幅トランジスタのバイアスが一定である限り一定
の値である。
【００３１】ここで可変利得増幅回路の利得をＧとする
と、増幅トランジスタのバイアスが一定である限り、Ｉ
ＩＰ３＝ＯＩＰ３／Ｇとなるため、本発明のようにエミ
ッタフォロワのベース電圧制御で利得Ｇを小さくした場
合にＩＩＰ３を大きくすることが可能となる。
と、増幅トランジスタのバイアスが一定である限り、Ｉ
ＩＰ３＝ＯＩＰ３／Ｇとなるため、本発明のようにエミ
ッタフォロワのベース電圧制御で利得Ｇを小さくした場
合にＩＩＰ３を大きくすることが可能となる。
【００３２】以上のように、本発明によって利得Ｇを小
さくした場合に、ＩＩＰ３を大きくできる可変利得増幅
回路を提供できる。
さくした場合に、ＩＩＰ３を大きくできる可変利得増幅
回路を提供できる。
【００３３】以下、本発明の実施の形態について添付図
面を参照しながら説明する。図１は本発明に係る可変利
得増幅回路の第１の実施の形態の回路図である。なお、
従来例（図１２）と同様の構成部分には同一番号を付
し、その説明を省略する。
面を参照しながら説明する。図１は本発明に係る可変利
得増幅回路の第１の実施の形態の回路図である。なお、
従来例（図１２）と同様の構成部分には同一番号を付
し、その説明を省略する。
【００３４】図１を参照して、可変利得増幅回路はエミ
ッタフォロア１と、エミッタ接地増幅回路２と、エミッ
タフォロア１の出力とエミッタ接地増幅回路２の入力と
を結合する直流阻止用コンデンサ３とにより構成され
る。
ッタフォロア１と、エミッタ接地増幅回路２と、エミッ
タフォロア１の出力とエミッタ接地増幅回路２の入力と
を結合する直流阻止用コンデンサ３とにより構成され
る。
【００３５】さらに、エミッタフォロア１はＮＰＮ型ト
ランジスタ４と、このトランジスタ４のエミッタと接地
間に接続された抵抗５と、このトランジスタ４のベース
に接続された利得制御端子６とにより構成される。
ランジスタ４と、このトランジスタ４のエミッタと接地
間に接続された抵抗５と、このトランジスタ４のベース
に接続された利得制御端子６とにより構成される。
【００３６】又、このトランジスタ４のコレクタはイン
ダクタ５３の一端及びバイアス印加端子５６と接続され
ている。
ダクタ５３の一端及びバイアス印加端子５６と接続され
ている。
【００３７】又、コンデンサ３の一端はトランジスタ４
のエミッタに、他端はトランジスタ５１のベースに夫々
接続されている。
のエミッタに、他端はトランジスタ５１のベースに夫々
接続されている。
【００３８】エミッタ接地増幅回路２の構成は従来例と
同様であるため、説明を省略する。
同様であるため、説明を省略する。
【００３９】又、バイアス印加端子５７には一定の電圧
が印加されている。即ち、増幅用トランジスタ５１のベ
ースバイアス電圧は一定に保持されている。
が印加されている。即ち、増幅用トランジスタ５１のベ
ースバイアス電圧は一定に保持されている。
【００４０】ここで、エミッタフォロワ１を構成するト
ランジスタ４のベースを利得制御端子６として用いるこ
とで可変利得増幅器として動作させる。
ランジスタ４のベースを利得制御端子６として用いるこ
とで可変利得増幅器として動作させる。
【００４１】次に、第１の実施の形態の動作について説
明する。第１の実施の形態ではエミッタフォロワ１のト
ランジスタ４のベースに接続されるインピーダンスがほ
ぼ０と見なすことができることを想定している。
明する。第１の実施の形態ではエミッタフォロワ１のト
ランジスタ４のベースに接続されるインピーダンスがほ
ぼ０と見なすことができることを想定している。
【００４２】従って、前述したように、エミッタフォロ
ワ１の出力インピーダンスは、ほぼ１／ｇｍであり、ベ
ースバイアス、即ち利得制御端子６の印加電圧で大きく
変化する。
ワ１の出力インピーダンスは、ほぼ１／ｇｍであり、ベ
ースバイアス、即ち利得制御端子６の印加電圧で大きく
変化する。
【００４３】本発明の可変増幅器の入力回路はこのエミ
ッタフォロワ１の出力インピーダンスＺと、エミッタ接
地増幅回路２の入力インピーダンスＺｉの並列接続とな
り、エミッタ接地増幅器２への入力電力も１／（１＋ｇ
ｍ・Ｚｉ）に従って変化する。
ッタフォロワ１の出力インピーダンスＺと、エミッタ接
地増幅回路２の入力インピーダンスＺｉの並列接続とな
り、エミッタ接地増幅器２への入力電力も１／（１＋ｇ
ｍ・Ｚｉ）に従って変化する。
【００４４】一方、出力電力はエミッタ接地増幅器２の
一定利得ＧＥだけ増加するが、入力電力の変化に伴って
変化するので可変利得増幅器として動作する。
一定利得ＧＥだけ増加するが、入力電力の変化に伴って
変化するので可変利得増幅器として動作する。
【００４５】他方、エミッタ接地増幅回路２のトランジ
スタ５１のベースバイアス電圧は一定に保持されてい
る。従って、エミッタ接地増幅回路２のＯＩＰ３は一定
値を保つ。
スタ５１のベースバイアス電圧は一定に保持されてい
る。従って、エミッタ接地増幅回路２のＯＩＰ３は一定
値を保つ。
【００４６】従って、回路全体の利得をＧとしたとき、
ＩＩＰ３＝ＯＩＰ３／Ｇとなり、利得の減少にともなっ
てＩＩＰ３を増加させることができる。
ＩＩＰ３＝ＯＩＰ３／Ｇとなり、利得の減少にともなっ
てＩＩＰ３を増加させることができる。
【００４７】図２は第１の実施の形態の動作を示すフロ
ーチャートである。第１の実施の形態の動作をこのフロ
ーチャートを用いて説明する。
ーチャートである。第１の実施の形態の動作をこのフロ
ーチャートを用いて説明する。
【００４８】まず、増幅用トランジスタ５１のベースバ
イアス電圧を一定に保持する（Ｓ１）。次に、エミッタ
ホロワ用トランジスタ４のベース電圧を上げる（Ｓ
２）。これで、動作は終了となる。
イアス電圧を一定に保持する（Ｓ１）。次に、エミッタ
ホロワ用トランジスタ４のベース電圧を上げる（Ｓ
２）。これで、動作は終了となる。
【００４９】図３は第１の実施の形態のＩＩＰ３の利得
（ＧＡＩＮ）依存性を示す図である。同図は、電源電圧
３Ｖで、制御電圧を１．５Ｖから３Ｖまで変化させたと
きのＩＩＰ３と利得（ＧＡＩＮ）の関係を示したグラフ
であり、制御電圧の上昇にともない利得は減少する。
（ＧＡＩＮ）依存性を示す図である。同図は、電源電圧
３Ｖで、制御電圧を１．５Ｖから３Ｖまで変化させたと
きのＩＩＰ３と利得（ＧＡＩＮ）の関係を示したグラフ
であり、制御電圧の上昇にともない利得は減少する。
【００５０】このとき利得１３ｄＢｍ以下の領域におい
て、利得の減少にともなってＩＩＰ３が増加しているこ
とがわかり、本発明によって、低利得時にもＩＩＰ３を
増加できる可変利得増幅回路が実現できたことを示して
いる。
て、利得の減少にともなってＩＩＰ３が増加しているこ
とがわかり、本発明によって、低利得時にもＩＩＰ３を
増加できる可変利得増幅回路が実現できたことを示して
いる。
【００５１】次に、第２の実施の形態について説明す
る。図４は第２の実施の形態の回路図である。
る。図４は第２の実施の形態の回路図である。
【００５２】第２の実施の形態の構成は、先に説明した
第１の実施の形態と同じである。従って、回路の説明は
省略する。
第１の実施の形態と同じである。従って、回路の説明は
省略する。
【００５３】又、エミッタフォロワ１のトランジスタ４
のベースに接続されるインピーダンスがほぼ０と見なす
ことができるという点で第１の実施の形態と同じである
が、エミッタ接地増幅回路２のベースバイアス端子５７
も利得制御端子として用いる点が第１の実施の形態と異
なっている。
のベースに接続されるインピーダンスがほぼ０と見なす
ことができるという点で第１の実施の形態と同じである
が、エミッタ接地増幅回路２のベースバイアス端子５７
も利得制御端子として用いる点が第１の実施の形態と異
なっている。
【００５４】即ち、エミッタフォロワ１のトランジスタ
４のベースを第１の利得制御端子６、エミッタ接地増幅
回路２のトランジスタ５１のベースにコンデンサ５４を
介して接続された利得制御端子５７を第２の利得制御端
子として用いることで可変利得増幅器として動作させ
る。
４のベースを第１の利得制御端子６、エミッタ接地増幅
回路２のトランジスタ５１のベースにコンデンサ５４を
介して接続された利得制御端子５７を第２の利得制御端
子として用いることで可変利得増幅器として動作させ
る。
【００５５】次に、第２の実施の形態の動作について説
明する。前述したように、エミッタフォロワ１の出力イ
ンピーダンスは、ほぼ１／ｇｍであり、ベースバイアス
すなわち第１の利得制御端子６の印加電圧で大きく変化
する。
明する。前述したように、エミッタフォロワ１の出力イ
ンピーダンスは、ほぼ１／ｇｍであり、ベースバイアス
すなわち第１の利得制御端子６の印加電圧で大きく変化
する。
【００５６】本発明の可変増幅器の入力回路はこのエミ
ッタフォロワ１の出力インピーダンスと、エミッタ接地
増幅回路２の入力インピーダンスＺｉの並列接続とな
り、エミッタ接地増幅器２への入力電力も１／（１＋ｇ
ｍ・Ｚｉ）にしたがって変化する。
ッタフォロワ１の出力インピーダンスと、エミッタ接地
増幅回路２の入力インピーダンスＺｉの並列接続とな
り、エミッタ接地増幅器２への入力電力も１／（１＋ｇ
ｍ・Ｚｉ）にしたがって変化する。
【００５７】出力電力はエミッタ接地増幅器２の利得Ｇ
Ｅだけ増加するが、入力電力の変化に伴って変化するの
で可変利得増幅器として動作する。
Ｅだけ増加するが、入力電力の変化に伴って変化するの
で可変利得増幅器として動作する。
【００５８】さらに第２の実施の形態では、エミッタ接
地増幅器２のベースバイアスも第２の利得制御端子５７
として使用する。
地増幅器２のベースバイアスも第２の利得制御端子５７
として使用する。
【００５９】一方、エミッタ増幅回路２のＯＩＰ３が一
定の場合には、回路全体の利得をＧとしたとき、ＩＩＰ
３＝ＯＩＰ３／Ｇであるため、利得の減少にともなって
ＩＩＰ３を増加させることができる。
定の場合には、回路全体の利得をＧとしたとき、ＩＩＰ
３＝ＯＩＰ３／Ｇであるため、利得の減少にともなって
ＩＩＰ３を増加させることができる。
【００６０】図５は第２の実施の形態の動作を示す利得
対制御電圧特性図である。同図は第２の実施の形態での
制御電圧印加法を示す。この方法では、第１の制御端子
６であるエミッタフォロワ１のベース電圧を高く設定し
ている小利得、高ＩＩＰ３の領域２１でのみ、第２の制
御端子５７であるエミッタ接地増幅回路２のベース電圧
を制御することで、高いＩＩＰ３を保持したままさらに
利得を低下させることを可能としている。
対制御電圧特性図である。同図は第２の実施の形態での
制御電圧印加法を示す。この方法では、第１の制御端子
６であるエミッタフォロワ１のベース電圧を高く設定し
ている小利得、高ＩＩＰ３の領域２１でのみ、第２の制
御端子５７であるエミッタ接地増幅回路２のベース電圧
を制御することで、高いＩＩＰ３を保持したままさらに
利得を低下させることを可能としている。
【００６１】つまり、この第２の実施の形態では、第１
の実施の形態に比較して高いＩＩＰ３を保ったまま利得
制御範囲を低利得側まで拡大できることとなる。
の実施の形態に比較して高いＩＩＰ３を保ったまま利得
制御範囲を低利得側まで拡大できることとなる。
【００６２】図６は第２の実施の形態の動作を示すフロ
ーチャートである。第２の実施の形態の動作をこのフロ
ーチャートを用いて説明する。
ーチャートである。第２の実施の形態の動作をこのフロ
ーチャートを用いて説明する。
【００６３】まず、エミッタホロワ用トランジスタ４の
ベース電圧を高電圧で一定に保持する（Ｓ１１）。次
に、増幅用トランジスタ５１のベースバイアス電圧を下
げる（Ｓ１２）。これで、動作は終了となる。
ベース電圧を高電圧で一定に保持する（Ｓ１１）。次
に、増幅用トランジスタ５１のベースバイアス電圧を下
げる（Ｓ１２）。これで、動作は終了となる。
【００６４】図７は第２の実施の形態のＩＩＰ３の利得
（ＧＡＩＮ）依存性を示す図である。
（ＧＡＩＮ）依存性を示す図である。
【００６５】同図を参照すると、利得１３ｄＢから２ｄ
Ｂの領域２２は、第１の制御端子６の電圧を制御してい
る領域で利得の減少に伴いＩＩＰ３を増加できている。
Ｂの領域２２は、第１の制御端子６の電圧を制御してい
る領域で利得の減少に伴いＩＩＰ３を増加できている。
【００６６】又、利得２ｄＢ以下の領域２３は第２の制
御端子５７の電圧を変化させている領域であり、ＩＩＰ
３を高い値でほぼ一定に保ったままさらに低利得まで変
化させることが実証できている。
御端子５７の電圧を変化させている領域であり、ＩＩＰ
３を高い値でほぼ一定に保ったままさらに低利得まで変
化させることが実証できている。
【００６７】次に、第３の実施の形態について説明す
る。第３の実施の形態の回路は、図４に示した第２の実
施の形態と同一の回路であり、制御電圧印加法が第２の
実施の形態と異なる。
る。第３の実施の形態の回路は、図４に示した第２の実
施の形態と同一の回路であり、制御電圧印加法が第２の
実施の形態と異なる。
【００６８】なお、第１及び第２の実施の形態と同様に
第３の実施の形態でもエミッタフォロワ１のトランジス
タ４のベースに接続されるインピーダンスがほぼ０と見
なすことができることを想定している。
第３の実施の形態でもエミッタフォロワ１のトランジス
タ４のベースに接続されるインピーダンスがほぼ０と見
なすことができることを想定している。
【００６９】図８は第３の実施の形態の動作を示す利得
対制御電圧特性図である。同図は第３の実施の形態にお
ける制御電圧印加法を示している。ここでは、第１の制
御端子６の電圧を上昇させるのと同時に第２の制御端子
５７の電圧を減少させて、利得を減少させている。
対制御電圧特性図である。同図は第３の実施の形態にお
ける制御電圧印加法を示している。ここでは、第１の制
御端子６の電圧を上昇させるのと同時に第２の制御端子
５７の電圧を減少させて、利得を減少させている。
【００７０】第３の実施の形態では、第２の制御端子５
７での利得低下に伴うＩＩＰ３の減少を、第１の制御端
子６の利得低下時のＩＩＰ３の増加で補償することによ
りＩＩＰ３の低下を抑える。
７での利得低下に伴うＩＩＰ３の減少を、第１の制御端
子６の利得低下時のＩＩＰ３の増加で補償することによ
りＩＩＰ３の低下を抑える。
【００７１】これにより、従来例と比較すると大きなＩ
ＩＰ３値を全利得領域で得ることができる。
ＩＰ３値を全利得領域で得ることができる。
【００７２】図９は第３の実施の形態の動作を示すフロ
ーチャートである。第３の実施の形態の動作をこのフロ
ーチャートを用いて説明する。
ーチャートである。第３の実施の形態の動作をこのフロ
ーチャートを用いて説明する。
【００７３】エミッタホロワ用トランジスタ４のベース
電圧を上げる処理（Ｓ２１）と、増幅用トランジスタ５
１のベースバイアス電圧を下げる処理（Ｓ２２）とを同
時に行う。これで、動作は終了となる。
電圧を上げる処理（Ｓ２１）と、増幅用トランジスタ５
１のベースバイアス電圧を下げる処理（Ｓ２２）とを同
時に行う。これで、動作は終了となる。
【００７４】図１０は第３の実施の形態のＩＩＰ３の利
得（ＧＡＩＮ）依存性を示す図である。同図を参照する
と、従来例の図１３と比較すると大きなＩＩＰ３が維持
できており、その差は特に低利得領域で顕著であること
がわかる。
得（ＧＡＩＮ）依存性を示す図である。同図を参照する
と、従来例の図１３と比較すると大きなＩＩＰ３が維持
できており、その差は特に低利得領域で顕著であること
がわかる。
【００７５】次に、第４の実施の形態について説明す
る。図１１は、第４の実施の形態の回路図である。第４
の実施の形態の構成も、先に説明した第２の実施の形態
（図４参照）とほぼ同じであるが、第１の制御端子６と
接地間にコンデンサ１１を付加したをことが異なってお
り、特に第１の制御端子６に接続される回路の出力イン
ピーダンスが高いとき、このコンデンサ１１がその出力
インピーダンスを下げるため、第１〜第３の実施の形態
と同様に低利得領域で大きなＩＩＰ３値を得ることがで
きる。
る。図１１は、第４の実施の形態の回路図である。第４
の実施の形態の構成も、先に説明した第２の実施の形態
（図４参照）とほぼ同じであるが、第１の制御端子６と
接地間にコンデンサ１１を付加したをことが異なってお
り、特に第１の制御端子６に接続される回路の出力イン
ピーダンスが高いとき、このコンデンサ１１がその出力
インピーダンスを下げるため、第１〜第３の実施の形態
と同様に低利得領域で大きなＩＩＰ３値を得ることがで
きる。
【００７６】なお、図１１において、第２の実施の形態
（図４参照）と同様の構成部分には同一番号を付し、そ
の説明を省略する。
（図４参照）と同様の構成部分には同一番号を付し、そ
の説明を省略する。
【００７７】次に、第４の実施の形態の動作について説
明する。前述したように、第１の制御端子６に接続され
る回路の出力インピーダンスが低くない場合には、エミ
ッタフォロワ１の出力インピーダンスは１／ｇｍとはな
らず式（１）で示した値になってしまうが、コンデンサ
１１の付加により高周波のインピーダンスを下げること
で１／ｇｍに戻すことができ、出力インピーダンスの高
い回路で利得制御を行った場合でも、低利得側で大きな
ＩＩＰ３を得ることが可能となる。
明する。前述したように、第１の制御端子６に接続され
る回路の出力インピーダンスが低くない場合には、エミ
ッタフォロワ１の出力インピーダンスは１／ｇｍとはな
らず式（１）で示した値になってしまうが、コンデンサ
１１の付加により高周波のインピーダンスを下げること
で１／ｇｍに戻すことができ、出力インピーダンスの高
い回路で利得制御を行った場合でも、低利得側で大きな
ＩＩＰ３を得ることが可能となる。
【００７８】以上の説明では、第２の実施例の第１の制
御端子６にコンデンサ１１を付加した場合を説明した
が、第１及び第３の実施の形態にこのコンデンサ１１を
付加した場合にも同様な効果を得ることが可能である。
御端子６にコンデンサ１１を付加した場合を説明した
が、第１及び第３の実施の形態にこのコンデンサ１１を
付加した場合にも同様な効果を得ることが可能である。
【００７９】又、上記第１〜第４の実施の形態では、バ
イポーラトランジスタを用いた可変利得増幅器について
説明してきたが、ＭＥＳＦＥＴ、ＨＥＭＴ、ＪＦＥＴ等
のＦＥＴでもｇｍがゲートバイアスによって変化するの
で本発明の適用は可能であることは言うまでもない。
イポーラトランジスタを用いた可変利得増幅器について
説明してきたが、ＭＥＳＦＥＴ、ＨＥＭＴ、ＪＦＥＴ等
のＦＥＴでもｇｍがゲートバイアスによって変化するの
で本発明の適用は可能であることは言うまでもない。
【００８０】
【発明の効果】第１の発明によれば、信号増幅手段と、
この信号増幅手段の入力部に接続され、出力インピーダ
ンスが可変である可変インピーダンス手段とを含んで可
変利得増幅回路を構成したため、低利得動作時にＩＩＰ
３を増加させることが可能となる。換言すれば、低利得
動作時においても線形性が保たれることになる。
この信号増幅手段の入力部に接続され、出力インピーダ
ンスが可変である可変インピーダンス手段とを含んで可
変利得増幅回路を構成したため、低利得動作時にＩＩＰ
３を増加させることが可能となる。換言すれば、低利得
動作時においても線形性が保たれることになる。
【００８１】その理由は、エミッタ接地増幅器の入力と
並列にエミッタフォロワを接続し、そのエミッタフォロ
ワでエミッタ接地増幅回路への入力電力を制御すること
により、エミッタ接地増幅回路の歪み特性を悪化させな
いからである。
並列にエミッタフォロワを接続し、そのエミッタフォロ
ワでエミッタ接地増幅回路への入力電力を制御すること
により、エミッタ接地増幅回路の歪み特性を悪化させな
いからである。
【００８２】又、第２の発明によれば、信号増幅手段
と、この信号増幅手段の入力部に接続され、出力インピ
ーダンスが可変である可変インピーダンス手段とを含む
可変利得増幅回路の利得制御方法であって、その方法を
前記信号増幅手段の入力部に印加されたバイアス電圧を
一定とする第１処理と、この第１処理の次に前記可変イ
ンピーダンス手段の出力インピーダンスを前記信号増幅
手段の利得が低下する方向に変化させる第２処理とを含
んで構成したため、第１の発明と同様の効果を奏する。
と、この信号増幅手段の入力部に接続され、出力インピ
ーダンスが可変である可変インピーダンス手段とを含む
可変利得増幅回路の利得制御方法であって、その方法を
前記信号増幅手段の入力部に印加されたバイアス電圧を
一定とする第１処理と、この第１処理の次に前記可変イ
ンピーダンス手段の出力インピーダンスを前記信号増幅
手段の利得が低下する方向に変化させる第２処理とを含
んで構成したため、第１の発明と同様の効果を奏する。
【図１】本発明に係る可変利得増幅回路の第１の実施の
形態の回路図である。
形態の回路図である。
【図２】第１の実施の形態の動作を示すフローチャート
である。
である。
【図３】第１の実施の形態のＩＩＰ３の利得（ＧＡＩ
Ｎ）依存性を示す図である。
Ｎ）依存性を示す図である。
【図４】第２の実施の形態の回路図である。
【図５】第２の実施の形態の動作を示す利得対制御電圧
特性図である。
特性図である。
【図６】第２の実施の形態の動作を示すフローチャート
である。
である。
【図７】第２の実施の形態のＩＩＰ３の利得（ＧＡＩ
Ｎ）依存性を示す図である。
Ｎ）依存性を示す図である。
【図８】第３の実施の形態の動作を示す利得対制御電圧
特性図である。
特性図である。
【図９】第３の実施の形態の動作を示すフローチャート
である。
である。
【図１０】第３の実施の形態のＩＩＰ３の利得（ＧＡＩ
Ｎ）依存性を示す図である。
Ｎ）依存性を示す図である。
【図１１】第４の実施の形態の回路図である。
【図１２】従来の可変利得増幅回路の一例の回路図であ
る。
る。
【図１３】従来の入力３次インターセプトポイントの利
得（ＧＡＩＮ）依存性を示す図である。
得（ＧＡＩＮ）依存性を示す図である。
１ エミッタフォロア ２ エミッタ接地増幅回路 ３ 直流阻止用コンデンサ ４，５１ ＮＰＮ型トランジスタ １１ コンデンサ
Claims (10)
- 【請求項１】 信号増幅手段と、出力インピーダンスが
可変である可変インピーダンス手段と、前記信号増幅手
段の入力部と前記可変インピーダンス手段の出力部との
間に接続された直流阻止用容量素子とを含むことを特徴
とする可変利得増幅回路。 - 【請求項２】 前記信号増幅手段の入力部にバイアス電
圧設定用の電圧印加手段が接続されることを特徴とする
請求項１記載の可変利得増幅回路。 - 【請求項３】 前記信号増幅手段はエミッタ接地増幅回
路で構成されることを特徴とする請求項１又は２記載の
可変利得増幅回路。 - 【請求項４】 前記可変インピーダンス手段はエミッタ
フォロワで構成されることを特徴とする請求項１〜３い
ずれかに記載の可変利得増幅回路。 - 【請求項５】 前記可変インピーダンス手段の出力イン
ピーダンスは１／ｇｍであることを特徴とする請求項１
〜４いずれかに記載の可変利得増幅回路。 - 【請求項６】 前記可変インピーダンス手段の入力部と
接地間に容量素子が接続されることを特徴とする請求項
１〜５いずれかに記載の可変利得増幅回路。 - 【請求項７】 信号増幅手段と、出力インピーダンスが
可変である可変インピーダンス手段と、前記信号増幅手
段の入力部と前記可変インピーダンス手段の出力部との
間に接続された直流阻止用容量素子とを含む可変利得増
幅回路の利得制御方法であって、 前記信号増幅手段の入力部に印加されたバイアス電圧を
一定とする第１処理と、この第１処理の次に前記可変イ
ンピーダンス手段の出力インピーダンスを前記信号増幅
手段の利得が低下する方向に変化させる第２処理とを含
むことを特徴とする利得制御方法。 - 【請求項８】 前記第１及び第２処理に代えて、前記信
号増幅手段の利得が低利得で一定となるよう前記可変イ
ンピーダンス手段の出力インピーダンスを変化させる第
３処理と、この第３処理の次に前記信号増幅手段の利得
がさらに低下する方向に前記信号増幅手段の入力部に印
加されたバイアス電圧を変化させる第４処理とを含むこ
とを特徴とする請求項７記載の利得制御方法。 - 【請求項９】 前記第１〜第４処理に代えて、前記信号
増幅手段の利得が低 下する方向に前記可変インピーダン
ス手段の出力インピーダンス及び前記信号増幅手段の入
力部に印加されたバイアス電圧を同時に変化させる第５
処理とを含むことを特徴とする請求項７又は８記載の利
得制御方法。 - 【請求項１０】 前記可変インピーダンス手段の出力イ
ンピーダンスは１／ｇｍであることを特徴とする請求項
７〜９いずれかに記載の利得制御方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26073498A JP3324522B2 (ja) | 1998-09-16 | 1998-09-16 | 可変利得増幅回路及び利得制御方法 |
| US09/395,542 US6351188B1 (en) | 1998-09-16 | 1999-09-14 | Variable gain amplifier circuit and gain control method |
| US09/947,170 US6437646B2 (en) | 1998-09-16 | 2001-09-04 | Variable gain amplifier circuit and gain control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26073498A JP3324522B2 (ja) | 1998-09-16 | 1998-09-16 | 可変利得増幅回路及び利得制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000091861A JP2000091861A (ja) | 2000-03-31 |
| JP3324522B2 true JP3324522B2 (ja) | 2002-09-17 |
Family
ID=17352018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26073498A Expired - Fee Related JP3324522B2 (ja) | 1998-09-16 | 1998-09-16 | 可変利得増幅回路及び利得制御方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6351188B1 (ja) |
| JP (1) | JP3324522B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3324522B2 (ja) * | 1998-09-16 | 2002-09-17 | 日本電気株式会社 | 可変利得増幅回路及び利得制御方法 |
| US7190319B2 (en) * | 2001-10-29 | 2007-03-13 | Forster Ian J | Wave antenna wireless communication device and method |
| US6717463B2 (en) * | 2000-11-03 | 2004-04-06 | Qualcomm Incorporated | Circuit for linearizing electronic devices |
| JP2002217659A (ja) | 2001-01-23 | 2002-08-02 | Nec Corp | 利得制御回路 |
| JP2003017959A (ja) * | 2001-07-05 | 2003-01-17 | Nec Corp | 電圧増幅回路 |
| US6630910B2 (en) * | 2001-10-29 | 2003-10-07 | Marconi Communications Inc. | Wave antenna wireless communication device and method |
| KR100441437B1 (ko) * | 2002-05-16 | 2004-07-23 | 인티그런트 테크놀로지즈(주) | 피드백 가변 이득 증폭기 |
| KR100464418B1 (ko) * | 2002-06-20 | 2005-01-03 | 삼성전자주식회사 | 가변이득 제어회로 및 이를 갖는 집적회로 장치 |
| US7259629B2 (en) * | 2002-08-12 | 2007-08-21 | Nxp, B.V. | Variable gain amplifier with improved control characteristics linearity |
| US7444124B1 (en) | 2003-05-14 | 2008-10-28 | Marvell International Ltd. | Adjustable segmented power amplifier |
| WO2006099210A2 (en) * | 2005-03-11 | 2006-09-21 | Ems Technologies, Inc. | Dual polarization wireless repeater including antenna elements with balanced and quasi-balanced feeds |
| JP2006311512A (ja) * | 2005-03-30 | 2006-11-09 | Toshiba Corp | 送受信モジュール及び送受信モジュールを備えたレーダ装置 |
| KR100689407B1 (ko) | 2005-07-05 | 2007-03-08 | 삼성전자주식회사 | 무선 송수신기에서 ｉｉｐ3 조절 장치 및 방법 |
| KR100877504B1 (ko) * | 2005-07-07 | 2009-01-07 | 삼성전자주식회사 | 고출력 트랜지스터의 드레인 모듈레이션 감소를 위한 장치 및 방법 |
| JP2007074121A (ja) | 2005-09-05 | 2007-03-22 | Fujitsu Ltd | 増幅器及び相互コンダクタンス制御方法 |
| JP2007158380A (ja) * | 2005-11-30 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 可変利得増幅器 |
| US8803612B1 (en) | 2012-07-26 | 2014-08-12 | Scientific Components Corporation | Low-noise amplifier with high linearity |
| US9927317B2 (en) | 2015-07-09 | 2018-03-27 | Mks Instruments, Inc. | Ionization pressure gauge with bias voltage and emission current control and measurement |
| JP2019110475A (ja) * | 2017-12-19 | 2019-07-04 | 株式会社村田製作所 | 電力増幅回路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57132410A (en) | 1981-02-09 | 1982-08-16 | Sony Corp | Variable gain amplifying circuit and horizontal convergence circuit |
| JPS57147309A (en) | 1981-03-06 | 1982-09-11 | Fujitsu Ltd | Variable gain amplifier |
| JPH0740652B2 (ja) | 1986-02-14 | 1995-05-01 | 株式会社日立製作所 | 利得制御回路 |
| US5160898A (en) * | 1991-06-03 | 1992-11-03 | Motorola, Inc. | Power amplifier |
| JPH0678241A (ja) | 1992-08-28 | 1994-03-18 | Matsushita Electric Ind Co Ltd | 自動利得制御回路 |
| JP3737549B2 (ja) * | 1995-09-21 | 2006-01-18 | 東芝マイクロエレクトロニクス株式会社 | 利得制御回路および可変利得電力増幅器 |
| US5734299A (en) | 1996-07-25 | 1998-03-31 | Nortel Networks Corp | Microwave VCO having reduced supply voltage |
| JPH10261925A (ja) * | 1997-03-17 | 1998-09-29 | Toshiba Corp | 高周波増幅器 |
| GB2334838B (en) * | 1998-02-26 | 2002-11-27 | Mitel Semiconductor Ltd | Variable attenuator circuit |
| JP3324522B2 (ja) * | 1998-09-16 | 2002-09-17 | 日本電気株式会社 | 可変利得増幅回路及び利得制御方法 |
-
1998
- 1998-09-16 JP JP26073498A patent/JP3324522B2/ja not_active Expired - Fee Related
-
1999
- 1999-09-14 US US09/395,542 patent/US6351188B1/en not_active Expired - Lifetime
-
2001
- 2001-09-04 US US09/947,170 patent/US6437646B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000091861A (ja) | 2000-03-31 |
| US20020005760A1 (en) | 2002-01-17 |
| US6351188B1 (en) | 2002-02-26 |
| US6437646B2 (en) | 2002-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3324522B2 (ja) | 可変利得増幅回路及び利得制御方法 | |
| US6211737B1 (en) | Variable gain amplifier with improved linearity | |
| KR101011829B1 (ko) | 스위칭 이득 증폭기 | |
| US6400227B1 (en) | Stepped gain controlled RF driver amplifier in CMOS | |
| US6744322B1 (en) | High performance BiFET low noise amplifier | |
| US7679452B2 (en) | Amplifier arrangement and method | |
| US6147559A (en) | Noise figure and linearity improvement technique using shunt feedback | |
| US7439805B1 (en) | Enhancement-depletion Darlington device | |
| US20050282510A1 (en) | Linear mixer with current amplifier | |
| US6144254A (en) | Low-noise amplifier with switched gain and method | |
| JP2003516082A (ja) | 増幅器 | |
| US11342891B2 (en) | Amplifier circuit | |
| JPH08162859A (ja) | 多段増幅器 | |
| US6704559B1 (en) | Broadband RF mixer with improved intermodulation suppression | |
| US6801088B2 (en) | Dual gate low noise amplifier | |
| JPH04238407A (ja) | 可変利得増幅器 | |
| US6778019B2 (en) | Method and device for biasing a transistor of a radio frequency amplifier stage | |
| US6052030A (en) | Low voltage variable gain amplifier with feedback | |
| US7345548B2 (en) | Radiofrequency amplifier device, in particular for cellular mobile telephone | |
| US6693492B2 (en) | Variable gain low-noise amplifier and method | |
| US20060099751A1 (en) | Semiconductor integrated circuit and semiconductor integrated circuit manufacturing method | |
| JP2004297277A (ja) | 高周波増幅回路およびそれを用いた送信機、受信機ならびに送受信機 | |
| Kobayashi et al. | A monolithically integrated HEMT-HBT low noise high linearity variable gain amplifier | |
| US6594474B1 (en) | Controlled-gain power amplifier device, in particular for radio-frequency circuits applied to cellular mobile telephony | |
| JPH0611091B2 (ja) | 多段増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070705 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080705 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090705 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100705 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110705 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110705 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120705 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120705 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130705 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |