JP3736387B2 - 複合電子部品及びその製造方法 - Google Patents
複合電子部品及びその製造方法 Download PDFInfo
- Publication number
- JP3736387B2 JP3736387B2 JP2001157852A JP2001157852A JP3736387B2 JP 3736387 B2 JP3736387 B2 JP 3736387B2 JP 2001157852 A JP2001157852 A JP 2001157852A JP 2001157852 A JP2001157852 A JP 2001157852A JP 3736387 B2 JP3736387 B2 JP 3736387B2
- Authority
- JP
- Japan
- Prior art keywords
- laminate
- electronic component
- composite electronic
- ground external
- external electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000002131 composite material Substances 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000002184 metal Substances 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims description 14
- 238000005520 cutting process Methods 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims description 3
- 239000000919 ceramic Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 238000010304 firing Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K5/00—Casings, cabinets or drawers for electric apparatus
- H05K5/0091—Housing specially adapted for small components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10371—Shields or metal cases
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3405—Edge mounted components, e.g. terminals
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Description
【発明の属する技術分野】
本発明は、コンデンサやインダクタ等の回路素子を内蔵した複合電子部品及びその製造方法に関する。
【0002】
【従来の技術】
従来、高周波複合電子部品として、図6に示すように、コンデンサやインダクタ等の回路素子を内蔵した積層型基板1上に電子部品9を搭載し、金属ケース7と一体化したものが知られている。この積層型基板1にあっては側面2,3(対向するいま一方の側面も同じ)にグランド用外部電極4及び入出力用外部電極5がそれぞれ形成されており、グランド用外部電極4には前記金属ケース7の端子部8がはんだ付けされている。
【0003】
前記外部電極4,5は、本出願人が特開平6−96992号公報に開示したように、また、図7に示すように、マザーセラミックグリーンシート10に導電材(導電ペースト)4’,5’が充填されたビアホール11,12を、カット線A,Bに沿って形成し(以下、ビア充填工法と記す)、マザー積層体を該カット線A,Bに沿って切断することで、導電材4’,5’を側面2,3に露出させたものである。
【0004】
【発明が解決しようとする課題】
しかしながら、外部電極4を形成するためのビアホール11は長孔形状であるため、導電ペーストの充填が過小になりやすくて抜け落ちが生じ、焼成後にあっては不完全な外部電極4が形成され、内部の回路素子や金属ケースの端子部8との電気的接続の信頼性が不十分になるおそれを有していた。
【0005】
その対策として、導電ペーストの充填回数を増やすことが検討されたが、かえって充填過大となり、導電ペーストとセラミックシートとの焼成収縮率の相違から外部電極4にクラックが生じる問題点が発生した。
【0006】
一方、長孔形状のビアホール11にあっては、形成された外部電極4とセラミック積層素体との接触面積がどうしても小さくなり、接合強度が弱いという問題点も残されていた。
【0007】
そこで、本発明の目的は、電気的接続の信頼性が良好で積層素体との接合強度も充分な外部電極を備えた複合電子部品及びその製造方法を提供することにある。
【0008】
【課題を解決するための手段及び作用】
以上の目的を達成するため、本発明に係る複合電子部品は、内部回路素子を介在させた状態で複数の絶縁性シートが積層されてなる積層体と、内部回路素子に電気的に接続され、積層体の側面に形成されたグランド用外部電極と、積層体の上面の少なくとも一部を覆うように設けられると共に、前記グランド用外部電極に電気的に接続された端子部を有する金属ケースと、を備えた複合電子部品であって、前記グランド用外部電極は絶縁性シートに形成されたビアホールに付与された導電材によって積層体の少なくとも一つの側面にそれぞれ独立した状態で複数設けられると共に、同一側面の独立した複数のグランド用外部電極は金属ケースの同一端子部に電気的に接続されていること、を特徴とする。
【0009】
本発明に係る前記複合電子部品は、グランド用外部電極が独立した複数のビアホールに付与された導電材によって形成されており、各ビアホールは長孔ではなくてほぼ4角形状、ほぼ円形状、ほぼ楕円形状でよく、導電材が適量付与されることになり、導電材の脱落やクラックの発生が防止され、電気的接続の信頼性が向上する。また、グランド用外部電極と積層素体との接触面積が増加し、グランド用外部電極の接合強度が向上する。
【0010】
本発明に係る複合電子部品の製造方法は、内部回路素子に電気的に接続される導電ペーストが付与されたビアホールをマザーシートを切断するカット線に沿って形成する工程と、内部回路素子を介在させた状態で複数のマザーシートを積層する工程と、前記マザーシートの積層体を前記カット線に沿って切断することで前記ビアホールに付与されたペースト凝固体を切断し、該ペースト凝固体を積層体の少なくとも一つの側面にそれぞれ独立した状態で複数露出させてグランド用外部電極を形成する工程と、同一側面の独立した複数の前記グランド用外部電極を、前記積層体の上面の少なくとも一部を覆う金属ケースの同一端子部に電気的に接続する工程と、を備えたことを特徴とする。
【0011】
本発明に係る前記製造方法は、グランド用外部電極を独立した複数のビアホールに付与された導電ペーストによって形成するため、各ビアホールは長孔ではなくてほぼ4角形状、ほぼ円形状、ほぼ楕円形状でよく、導電ペーストが適量付与されることになり、焼成時におけるペースト凝固体の脱落やクラックの発生が防止され、電気的接続の信頼性が向上する。また、グランド用外部電極と積層体素体との接触面積が増加し、グランド用外部電極の接合強度が向上する。
【0012】
【発明の実施の形態】
以下、本発明に係る複合電子部品及びその製造方法の実施形態について、添付図面を参照して説明する。
【0013】
(第1実施形態、図1〜5参照)
本発明の第1実施形態である高周波複合電子部品20は、図1に示すように、コンデンサやインダクタ等の回路素子を内蔵した積層体21の上面にコンデンサ、インダクタ、ダイオード、あるいはSAWフィルタなどの電子部品29を搭載し、金属ケース27と一体化したものである。
【0014】
積層体21は、複数枚のセラミックグリーンシートを積層し、圧着、切断、焼成したもので、所定のグリーンシートには導電材や抵抗材にて内部回路素子(図示せず)がパターン化されて形成されている。また、積層体21の側面22,23(対向するいま一方の側面も同じ)にはグランド用外部電極24及び入出力用外部電極25がそれぞれ形成されている。
【0015】
3個が側面22に露出しているグランド用外部電極24は内部回路素子と電気的に接続されており、かつ、金属ケース27の端子部28とはんだによって接続されている。端子部28は平坦な矩形状をなし、積層体21の積層方向に延びている。入出力用外部電極25も内部回路素子と電気的に接続されている。これらの外部電極24,25は、図示しない実装基板のランド部と例えばリフローはんだによって接続される。
【0016】
3個のグランド用外部電極24は、例えば、0.3mmの幅で1mmのピッチで形成されている。なお、図1,2では、見やすくするために、外部電極24,25は実際の寸法よりも拡大して描かれている。
【0017】
ここで、外部電極24,25の形成方法(ビア充填工法)について説明する。まず、図3に示すように、必要な枚数のマザーセラミックグリーンシート30に銅等を主成分とする導電材(導電ペースト)24’,25’が付与されたビアホール31,32をカット線A,Bに沿って形成する。内蔵される回路素子もこの段階で形成される。これらのシート30及び他のシートを所定枚数積層し、プレスする。その後、カット線A,Bに沿ってダイシングソー等を用いてカットし、焼成する。なお、カット工程は積層体の焼成後に行う場合もある。
【0018】
以上の工程により、ビアホール31,32に充填された導電材24’,25’が外部電極24,25として側面22,23に露出した積層体21を得ることができる。
【0019】
なお、図4(A)、図5(A)に示すように、ビアホール31,32に対しては導電材24’,25’が完全に充填されるように付与されてもよいし、図4(B)、図5(B)に示すように、導電材24’,25’がビアホール31,32の内壁面に付着して中央部は空洞となる状態で付与されていてもよい。また、ビアホール31、32は円形でも矩形であってもよく、さらには楕円形であってもよく、その形状は任意である。
【0020】
前記積層体21において、グランド用外部電極24は、独立した複数の比較的小さなビアホール31に付与された導電材24’によって形成されるため、導電材24’を適量付与することができ、外部電極24が焼成時に脱落することやクラックが発生することが解消され、電気的接続の信頼性が向上する。また、外部電極24と積層素体とのトータルの接触面積が大きく、外部電極の積層素体に対する接合強度が向上する。
【0021】
(他の実施形態)
なお、本発明に係る複合電子部品及びその製造方法は前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。
【0022】
特に、積層体に内蔵される回路素子はどのような種類であってもよい。
【0023】
前記実施形態において、積層体21の上面は金属ケース27によって全体的に覆われているが、金属ケース27は上面に設けた電子部品29を覆う大きさであればよく、積層体21の上面の一部が金属ケース27から露出していてもよい。
【0024】
また、グランド用外部電極24は積層体21の側面22(長手方向端面)に設けるだけでなく、側面23に設けてもよい。さらに、ビアホール31,32は互いに異形状であってもよい。
【0025】
【発明の効果】
以上の説明で明らかなように、本発明によれば、導電材を適量付与できるビア充填工法によって、金属ケースの同一端子部に接続されるグランド用外部電極を形成するようにしたため、電極の脱落やクラックの発生がなく、電極と積層素体との接合強度が強く、かつ、内部回路素子や金属ケースの端子部との接続の信頼性の良好な複合電子部品を得ることができる。
【図面の簡単な説明】
【図1】 本発明の第1実施形態である複合電子部品を示す斜視図。
【図2】 図1に示した複合電子部品を構成する積層体の要部を示す立面図。
【図3】 図1に示した複合電子部品を構成する積層体の製造に使用されるマザーセラミックグリーンシートを示す平面図。
【図4】 図1に示した複合電子部品を構成する積層体の第1のビアホールを示す斜視図。
【図5】 図1に示した複合電子部品を構成する積層体の第2のビアホールを示す斜視図。
【図6】 従来の複合電子部品を示す斜視図。
【図7】 図6に示した従来の複合電子部品を構成する積層型基板の製造に使用されるマザーセラミックグリーンシートを示す平面図。
【符号の説明】
20…高周波複合電子部品
21…積層体
22…側面
24…グランド用外部電極
27…金属ケース
28…端子部
30…マザーセラミックグリーンシート
31…ビアホール
Claims (4)
- 内部回路素子を介在させた状態で複数の絶縁性シートが積層されてなる積層体と、
内部回路素子に電気的に接続され、積層体の側面に形成されたグランド用外部電極と、
積層体の上面の少なくとも一部を覆うように設けられると共に、前記グランド用外部電極に電気的に接続された端子部を有する金属ケースと、を備えた複合電子部品であって、
前記グランド用外部電極は絶縁性シートに形成されたビアホールに付与された導電材によって積層体の少なくとも一つの側面にそれぞれ独立した状態で複数設けられると共に、同一側面の独立した複数のグランド用外部電極は金属ケースの同一端子部に電気的に接続されていること、
を特徴とする複合電子部品。 - 複数の前記グランド用外部電極は、互いに略平行に積層体の積層方向に延在していることを特徴とする請求項1に記載の複合電子部品。
- 前記積層体の上面に、金属ケースに覆われた電子部品が搭載されていることを特徴とする請求項1又は請求項2に記載の複合電子部品。
- 内部回路素子に電気的に接続される導電ペーストが付与されたビアホールをマザーシートを切断するカット線に沿って形成する工程と、
内部回路素子を介在させた状態で複数のマザーシートを積層する工程と、
前記マザーシートの積層体を前記カット線に沿って切断することで前記ビアホールに付与されたペースト凝固体を切断し、該ペースト凝固体を積層体の少なくとも一つの側面にそれぞれ独立した状態で複数露出させてグランド用外部電極を形成する工程と、
同一側面の独立した複数の前記グランド用外部電極を、前記積層体の上面の少なくとも一部を覆う金属ケースの同一端子部に電気的に接続する工程と、
を備えたことを特徴とする複合電子部品の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001157852A JP3736387B2 (ja) | 2001-05-25 | 2001-05-25 | 複合電子部品及びその製造方法 |
US10/133,361 US6788545B2 (en) | 2001-05-25 | 2002-04-29 | Composite electronic component and method of producing same |
CNB02120442XA CN100419924C (zh) | 2001-05-25 | 2002-05-24 | 复合电子元件和生产该元件的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001157852A JP3736387B2 (ja) | 2001-05-25 | 2001-05-25 | 複合電子部品及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002353071A JP2002353071A (ja) | 2002-12-06 |
JP3736387B2 true JP3736387B2 (ja) | 2006-01-18 |
Family
ID=19001650
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001157852A Expired - Lifetime JP3736387B2 (ja) | 2001-05-25 | 2001-05-25 | 複合電子部品及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6788545B2 (ja) |
JP (1) | JP3736387B2 (ja) |
CN (1) | CN100419924C (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4107160B2 (ja) | 2003-05-23 | 2008-06-25 | 株式会社村田製作所 | 複合電子部品 |
US6949449B2 (en) * | 2003-07-11 | 2005-09-27 | Electro Scientific Industries, Inc. | Method of forming a scribe line on a ceramic substrate |
JP4434754B2 (ja) | 2004-01-14 | 2010-03-17 | 三洋電機株式会社 | 電子デバイス及びその中間製品 |
JP4301071B2 (ja) * | 2004-05-07 | 2009-07-22 | 株式会社村田製作所 | シールドケース付き電子部品およびその製造方法 |
EP2173148B1 (en) * | 2007-08-29 | 2013-01-09 | Murata Manufacturing Co. Ltd. | Ceramic multilayer substrate |
DE202008005708U1 (de) * | 2008-04-24 | 2008-07-10 | Vishay Semiconductor Gmbh | Oberflächenmontierbares elektronisches Bauelement |
JP5549600B2 (ja) | 2009-02-07 | 2014-07-16 | 株式会社村田製作所 | 平板状コイル付きモジュールの製造方法及び平板状コイル付きモジュール |
TWI525782B (zh) * | 2011-01-05 | 2016-03-11 | 矽品精密工業股份有限公司 | 半導體封裝件及其製法 |
JP6047934B2 (ja) | 2011-07-11 | 2016-12-21 | 株式会社村田製作所 | 電子部品及びその製造方法 |
JP6013041B2 (ja) * | 2012-06-27 | 2016-10-25 | ローム株式会社 | 無線モジュール |
CN103811432B (zh) * | 2012-11-12 | 2016-09-14 | 财团法人工业技术研究院 | 环境敏感电子元件封装体 |
JP2014239203A (ja) * | 2014-01-31 | 2014-12-18 | 株式会社村田製作所 | 電子部品及び電子部品の実装構造体 |
JP6195085B2 (ja) * | 2015-08-24 | 2017-09-13 | 株式会社村田製作所 | 積層電子部品 |
JP2020155517A (ja) * | 2019-03-19 | 2020-09-24 | キオクシア株式会社 | 半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2976049B2 (ja) * | 1992-07-27 | 1999-11-10 | 株式会社村田製作所 | 積層電子部品 |
JP3257531B2 (ja) * | 1992-07-27 | 2002-02-18 | 株式会社村田製作所 | 積層電子部品 |
JP2850860B2 (ja) * | 1996-06-24 | 1999-01-27 | 住友金属工業株式会社 | 電子部品の製造方法 |
JP2001156488A (ja) * | 1999-11-26 | 2001-06-08 | Murata Mfg Co Ltd | シールドケース付き電子部品及びその製造方法 |
-
2001
- 2001-05-25 JP JP2001157852A patent/JP3736387B2/ja not_active Expired - Lifetime
-
2002
- 2002-04-29 US US10/133,361 patent/US6788545B2/en not_active Expired - Lifetime
- 2002-05-24 CN CNB02120442XA patent/CN100419924C/zh not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002353071A (ja) | 2002-12-06 |
CN1388538A (zh) | 2003-01-01 |
US6788545B2 (en) | 2004-09-07 |
US20020177360A1 (en) | 2002-11-28 |
CN100419924C (zh) | 2008-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2976049B2 (ja) | 積層電子部品 | |
US5635669A (en) | Multilayer electronic component | |
US6760227B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
US9947466B2 (en) | Electronic component | |
US5635670A (en) | Multilayer electronic component | |
JP3736387B2 (ja) | 複合電子部品及びその製造方法 | |
JP5459445B2 (ja) | 電子部品 | |
US10014111B2 (en) | Substrate terminal mounted electronic element | |
WO2012132952A1 (ja) | 電子部品 | |
US10418183B2 (en) | Composite electronic component and resistor device | |
KR101911310B1 (ko) | 복합 전자부품 및 저항 소자 | |
JP2005072095A (ja) | 電子回路ユニットおよびその製造方法 | |
US7660132B2 (en) | Covered multilayer module | |
JP5532087B2 (ja) | 実装構造 | |
JP3991658B2 (ja) | 電子部品および集合電子部品ならびに電子部品の製造方法 | |
JP5459368B2 (ja) | チップ部品構造体 | |
JPH03181191A (ja) | 配線基板 | |
JP3855798B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
JP2005005298A (ja) | 積層型チップインダクタとその製造方法 | |
JPH113836A (ja) | 積層電子部品 | |
JP3227648B2 (ja) | 多層回路基板及びその製造方法 | |
JP2002246752A (ja) | セラミック多層基板のビアホール構造 | |
JP3257531B2 (ja) | 積層電子部品 | |
JP2002343640A (ja) | 積層セラミック型電子部品 | |
JPH0945830A (ja) | チップ状電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051017 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3736387 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131104 Year of fee payment: 8 |
|
EXPY | Cancellation because of completion of term |