JP3733813B2 - 電気光学装置の製造方法 - Google Patents

電気光学装置の製造方法 Download PDF

Info

Publication number
JP3733813B2
JP3733813B2 JP32392899A JP32392899A JP3733813B2 JP 3733813 B2 JP3733813 B2 JP 3733813B2 JP 32392899 A JP32392899 A JP 32392899A JP 32392899 A JP32392899 A JP 32392899A JP 3733813 B2 JP3733813 B2 JP 3733813B2
Authority
JP
Japan
Prior art keywords
electro
pixel electrode
region
mask
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32392899A
Other languages
English (en)
Other versions
JP2001142414A (ja
JP2001142414A5 (ja
Inventor
良一 米山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP32392899A priority Critical patent/JP3733813B2/ja
Publication of JP2001142414A publication Critical patent/JP2001142414A/ja
Publication of JP2001142414A5 publication Critical patent/JP2001142414A5/ja
Application granted granted Critical
Publication of JP3733813B2 publication Critical patent/JP3733813B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、液晶装置等の電気光学装置の製造方法に関するものである。さらに詳しくは、画素電極がマトリクス状に形成されたアクティブマトリクス駆動型の液晶装置等の電気光学装置の製造技術に関するものである。
【0002】
【従来の技術】
一般に液晶装置等の電気光学装置は、一対の基板間に液晶等の電気光学物質が挟持されており、この電気光学物質の配向状態は、電気光学物質の性質及び基板の電気光学物質側の面上に形成された配向膜により規定されている。従って、配向膜下にある画素電極の表面、或いは画素電極の下地面となる層間絶縁膜の表面に段差があって、この段差に起因して配向膜の表面に段差があると、この段差の度合いに応じて電気光学物質には配向不良(ディスクリネーション)が生じる。このように配向不良が生じると、この部分では、電気光学物質を良好に駆動することが困難となり、電気光学装置の光抜け等によりコントラスト比が低下してしまう。
【0003】
しかるに、TFTアクティブマトリクス駆動型の電気光学装置の場合には、TFTアレイ基板上に、走査線、データ線、容量線等の各種配線や画素電極をスイッチング制御するためのTFTなどが各所に形成されているため、何らかの平坦化処理を施さなければ、これらの配線や素子の存在に応じて配向膜の表面には必然的に段差が生じてしまう。
【0004】
そこで、従来は、このような段差が生じている基板上領域を、相隣接する画素電極間の間隙に対応させると共に、対向基板又はTFTアレイ基板に設けたブラックマスク或いはブラックマトリクスと称される遮光膜により、このような段差が生じている領域、即ち、画素電極間の間隙を覆い隠すことで、この段差により良を生じる電気光学物質部分については見えないように、又は表示光に寄与しないようにしている。
【0005】
また、従来は、このような各種配線やTFTの存在に起因する段差自体を生じさせないように、画素電極下の層間絶縁膜を例えば有機SOG(Spin On Glass)膜等の平坦化膜から構成して、画素電極の下地面を平坦にする技術も開発されている。
【0006】
他方、この種の電気光学装置では、直流電圧印加による電気光学物質の劣化防止、表示画像におけるクロストークやフリッカの防止などのために、各画素電極に印加される電位極性を所定規則で反転させる反転駆動方式が採用されている。この反転駆動方式では、一のフレーム又はフィールドの画像信号に対応する表示を行う間は、奇数行に配列された画素電極を対向電極の電位を基準として正極性の電位で駆動すると共に偶数行に配列された画素電極を対向電極の電位を基準として負極性の電位で駆動し、これに続く次のフレーム又はフィールドの画像信号に対応する表示を行う間は、逆に偶数行に配列された画素電極を正極性の電位で駆動すると共に奇数行に配列された画素電極を負極性の電位で駆動する。この方式において、同一行の画素電極を同一極性の電位により駆動しつつ、このような電位の極性を行毎にフレーム又はフィールド周期で反転させる方式を1H反転駆動方式といい、この方式は、制御が比較的容易であり高品位の画像表示を可能ならしめる反転駆動方式として用いられている。また、同一列の画素電極を同一極性の電位により駆動しつつ、このような電位の極性を列毎にフレーム又はフィールド周期で反転させる方式は1S反転駆動方式といい、この方式も、制御が比較的容易であり高品位の画像表示を可能ならしめる反転駆動方式として用いられている。
【0007】
【発明が解決しようとする課題】
しかしながら、前述した段差を遮光膜により覆い隠す技術によれば、段差のある領域の広さに応じて画素の開口領域が狭くなってしまう。このため、限られた画像表示領域内において、画素の開口率を高めて、より明るい画像表示を行うというこの種の電気光学装置の技術分野における基本的な要請を満たすことは困難である。特に、高精細な画像表示を行うための画素ピッチの微細化に伴って単位面積当たりの配線数やTFT数が増加するが、これらの配線やTFTの微細化に一定の限度があることに起因して、画像表示領域内において段差のある領域が占める割合が相対的に高くなるため、このような問題は電気光学装置の高精細化が進む程、深刻化してしまう。
【0008】
他方、前述した画素電極下の層間絶縁膜を平坦化する技術によれば、TFTアレイ基板上において相隣接する画素電極が同一極性の場合には、大きな問題は生じないが、前述した1H反転駆動方式や1S反転駆動方式のように、これらの電圧(即ち、1H反転駆動方式では列方向に相隣接する画素電極に印加される電圧、1S反転駆動方式では行方向に相隣接する画素電極に印加される電圧)の位相が逆極性である場合には問題がある。即ち、画素電極下の層間絶縁膜を平坦化すると、画素電極と対向電極との間隔は、配線やTFTの上方に位置する画素電極の縁付近において、平坦化しない場合よりも広くなるため、相隣接する画素電極間に生じる横電界(即ち、基板面に平行な電界、或いは基板面に平行な成分を含む斜めの電界)が相対的に増加してしまうという問題点が生じる。相対向する画素電極と対向電極との間の縦電界(即ち、基板面に垂直な方向の電界)の印加が想定されている電気光学物質に対して、このような横電界が印加されると、電気光学物質の配向不良が生じ、この部分における光抜け等が発生してコントラスト比が低下してしまうという。
【0009】
これに対し、横電界が生じる領域を遮光膜により覆い隠すことは可能であるが、これでは横電界が生じる領域の広さに応じて画素の開口領域が狭くなってしまうという問題点が生じる。特に、画素ピッチの微細化により相隣接する画素電極間の距離が縮まるに伴って、このような横電界は大きくなるため、これらの問題は、電気光学装置の高精細化が進む程深刻化してしまう。
【0010】
以上の問題点に鑑みて、本発明の課題は、液晶等の電気光学物質に面する基板上表面の段差に起因する電気光学物質の配向不良や横電界による電気光学物質の配向不良を低減することにより、コントラストが高く、かつ、明るい表示を可能とする液晶装置等の電気光学装置の製造方法を提供することにある。
【0011】
【課題を解決するための手段】
上記課題を解決するため、本発明は、電気光学物質を挟持して互いに対向する第1基板及び第2基板と、前記第1基板上に設けられる複数の画素電極と、前記画素電極に対向し前記第2基板上に設けられる対向電極とを有する電気光学装置の製造方法において、前記画素電極より下層側に位置する下地面に凹凸を形成することによって、前記画素電極同士の境界領域のうち、前記画素電極を挟んで対向する一対の境界領域における前記電気光学物質の層厚を当該画素電極を挟んで対向する他の一対の境界領域における前記電気光学物質の層厚よりも薄くするとともに、前記凹凸を形成するにあたっては、前記下地面の表面にマスクを形成した状態で当該マスクをエッチング除去しながら前記下地面にエッチングを行うことを特徴とする。
【0012】
本発明において、前記複数の画素電極は、第1の周期で反転駆動されるための第1の画素電極群と、前記第1の周期と相補の第2の周期で反転駆動されるための第2の画素電極群とからなることがある。この場合には、前記画素電極同士の境界領域のうち、前記第1の画素電極群に属する画素電極と前記第2の画素電極群に属する画素電極との境界領域における前記電気光学物質の層厚を、同一の画素電極群に属する画素電極同士の境界領域よりも薄くする。
【0013】
本発明では同一基板上に、反転駆動時に各時刻において相互に逆極性の駆動電圧で駆動される相隣接する画素電極と、反転駆動時に各時刻において相互に同一極性の駆動電圧で駆動される相隣接する画素電極との両者が存在している。このような両者は、例えば前述の1H反転駆動方式や1S反転駆動方式などの反転駆動方式を採るマトリクス駆動型の液晶装置等の電気光学装置であれば存在する。
【0014】
ここで本発明では、第1の画素電極群に属する画素電極と第2の画素電極群に属する画素電極とが隣接する周辺領域上の電気光学物質の層厚が、同一の画素電極群に属する画素電極同士が隣接する周辺領域上の電気光学物質の層厚よりも薄くなるよう形成されてなる。例えば、第1基板上における画素電極の下地面は、逆極性の電位で駆動される画素電極間の間隙に対向する領域では、前記凹凸によって土手状に盛り上がっており、この下地面の土手状部分に、画素電極の縁が位置するように画素電極が配置されている。従って、土手状部分に位置する画素電極の縁付近と対向電極との間の距離は、この土手状部分(凹凸)の高さに応じて、他の平坦な部分と比べて相対的に短くなる。従って、このように短くなった距離分に応じて、土手状部分における画素電極と対向電極との間に発生する縦電界を強めることができる。
【0015】
このように、横電界が発生する領域において、電気光学物質の層厚を変化させることで横電界に対して縦電界を相対的に強くできるので、横電界による電気光学物質の配向不良の発生を低減することが可能となる。また、電気光学物質の配向不良個所を隠すための遮光膜も小さくできるので、光抜け等の画像不良を起こさずに各画素の開口率を高めることができる。
【0016】
また、反転駆動時に各時刻において相互に同一極性の駆動電圧で駆動される相隣接する画素電極間の間隙に対向する領域は、横電界の影響が小さいか、或いは影響がないので、画素電極の下地面に凹凸を形成することによって配向膜を平坦化し、画素電極表面の段差による悪影響を低減することもできる。
【0017】
それ故、本発明によれば、横電界による電気光学物質の配向不良と、段差による電気光学物質の配向不良とを総合的に低減することにより、コントラスト比が高く、且つ明るく高品位の画像表示が可能となる。
【0018】
また本発明では、マスクをエッチング除去しながら下地面にエッチングを行うことによりこの下地面に凹凸を形成する。従って、マスクで覆われていない領域が最初にエッチングされるとともに、マスクのエッチングが進行していくうちにマスクの端部で覆われていた領域も浅くエッチングされることになる。このため、本発明によれば、凹凸の縁部分は、テーパー面のようになだらかな形状になるので、このような凹凸の上に配線などが通っていても断線などが発生しない。また、ウエットエッチングによってこの凹凸の縁部分を少量、除去することにより、なだらかな形状にしてもよい。
【0019】
本発明において、前記画素電極内には光透過領域が形成され、前記第1の画素電極群に属する画素電極と前記第2の画素電極群に属する画素電極との境界領域における前記電気光学物質の層厚が、前記光透過領域における前記電気光学物質の層厚よりも300nm以上薄いことを特徴とする。かかる構成によれば、横電界による悪影響が実用上表面化しない程度にまで、この領域における縦電界を横電界に対して大きくできる。
本発明において、前記マスクとして、多段に積み上げられたマスクを用いることが好ましい。このような構成のマスクを用いると、マスクが形成されいない領域、マスクが薄い領域、及びマスクが厚い領域の各々においてエッチング深さを変えることができる。よって、上層側及び下層側における段差の状況に合わせて画素電極表面を平坦化することができるとともに、逆に画素電極表面に所定の高低をつけることもできる。
【0020】
このようなマスクを形成する際には、例えば、下層側マスクを形成した後、該下層側マスクと異なるパターンで当該下層側マスクに上層側マスクを積層すればよい。
【0021】
この場合に、前記下層側マスク及び前記上層側マスクのうち、一方のマスクはポジ型フォトレジストにより形成し、他方のマスクはネガ型フォトレジストより形成することが好ましい。即ち、下層側マスクと上層側マスクとを異なるタイプのフォトレジストから形成することが好ましい。このように構成すると、上層側マスクを形成するときにその溶媒などによって下層側マスクが劣化しない。
【0022】
本発明において、前記マスクとしてレジストマスクを形成するとともに、当該マスクを介して前記下地面をエッチングするにあたっては、例えば、酸素を含有したエッチングガスを用いてドライエッチングを行うことが好ましい。このように構成すると、エッチングガス中の酸素によってレジストマスクをエッチングしながら下地面をエッチングできる。
【0023】
本発明において、前記下地面は、例えば、前記第1の基板の表面である。また、前記下地面は、前記第1の基板の表面側に形成した下地絶縁膜あるいは層間絶縁膜などをいった絶縁膜の表面であってもよい。
本発明において、前記画素電極内には光透過領域が形成され、前記光透過領域における前記電気光学物質の層厚は、前記画素電極同士の境界領域の間隙の寸法の 2 倍を越えないように制御されて製造されることを特徴とする。
【0024】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。以下の各実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
【0025】
[第1実施形態]
(全体構成)
図1は、本実施形態の電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。図2は、本実施形態の電気光学装置において、図1に示す電気データ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図である。図3は、図2に示す画素同士の境界領域のうち、画素電極の下層側に位置する下地面に凹部を形成した領域を右上がりの斜線を付して示す説明図である。図4は、図2に示す画素同士の境界領域のうち、画素電極の下層側に位置する下地面に凸部を形成した領域を右下がりの斜線を付して示す説明図である。図5は、図2のA−A’断面図であり、図6は、図2のB−B’断面図であり、図7は、図2のC−C’断面図である。図8は、1H反転駆動方式を採用した電気光学装置において、各画素電極における電位極性と横電界が生じる領域との関係を示す説明図である。図9(a)〜(c)はそれぞれ、TN液晶を用いた場合の液晶分子の配向の様子を示す説明図である。尚、各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【0026】
図1において、本実施形態に係る電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素は、画素電極9aと当該画素電極9aを制御するためのTFT30がマトリクス状に複数形成されており、画像信号が供給されるデータ線6aが当該TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしても良い。また、TFT30のゲートに走査線3aが電気的に接続されており、所定のタイミングで、走査線3aにパルス的に走査信号G1、G2、…、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、…、Snを所定のタイミングで書き込む。画素電極9aを介して電気光学物質の一例として液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、対向基板(後述する)に形成された対向電極(後述する)との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として電気光学装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極9aと対向電極との間に形成される液晶容量と並列に蓄積容量70を付加する。
【0027】
本実施形態では、前述した従来の各種の反転駆動方式のうち、図8を参照して後述する1H反転駆動方式を用いて駆動が行われる。これにより、直流電圧印加による液晶の劣化を避けつつ、フレーム或いはフィールド周期で発生するフリッカや特に縦クロストークの低減された画像表示を行える。
【0028】
図2において、電気光学装置のTFTアレイ基板上には、マトリクス状に複数の透明な画素電極9a(点線部9a’により輪郭が示されている)が設けられており、画素電極9aの縦横の境界に各々沿ってデータ線6a、走査線3a及び容量線3bが設けられている。データ線6aは、コンタクトホール5を介して例えばポリシリコン膜からなる半導体層1aのうち後述のソース領域に電気接続されている。画素電極9aは、コンタクトホール8を介して半導体層1aのうち後述のドレイン領域に電気接続されている。また、半導体層1aのうち図2中右下がりの斜線領域で示したチャネル領域1a’に対向するように走査線3aが配置されており、走査線3aはゲート電極として機能する。このように、走査線3aとデータ線6aとの交差する個所には夫々、チャネル領域1a’に走査線3aがゲート電極として対向配置された画素スイッチング用TFT30が設けられている。
【0029】
容量線3bは、走査線3aに沿ってほぼ直線状に伸びる本線部と、データ線6aと交差する箇所からデータ線6aに沿って図中上方に突出した突出部とを有する。
【0030】
詳しくは後述するが、本実施形態では、図3に示すように、TFTアレイ基板上において各データ線6aに沿った領域(図3中、右上がりの斜線が付された領域)に、ストライプ状の凹部201が複数設けられている。これにより、データ線6aに対する平坦化処理が施されている。また、本実施形態では、図4に示すように、TFTアレイ基板上において、データ線6aで挟まれた領域のうち、各走査線3a、各容量線3b、及び各TFT30が形成されている領域を含む領域(図4中、右下がりの斜線が付された領域)は、画素電極9aが形成されている領域よりも一段、高い凸部301が複数設けられている。
【0031】
図5において、電気光学装置は、透明なTFTアレイ基板10と、これに対向配置される透明な対向基板20とを備えている。TFTアレイ基板10は、例えば石英基板、ガラス基板、シリコン基板からなり、対向基板20は、例えばガラス基板や石英基板からなる。TFTアレイ基板10には、画素電極9aが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜16が設けられている。画素電極9aは例えば、ITO(Indium Tin Oxide)膜などの透明導電性薄膜からなる。また配向膜16は例えば、ポリイミド薄膜などの有機薄膜からなる。
【0032】
他方、対向基板20には、その全面に渡って対向電極21が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜22が設けられている。対向電極21は例えば、ITO膜などの透明導電性薄膜からなる。また配向膜22は、ポリイミド薄膜などの有機薄膜からなる。
【0033】
TFTアレイ基板10には、各画素電極9aに隣接する位置に、各画素電極9aをスイッチング制御する画素スイッチング用TFT30が設けられている。
【0034】
対向基板20には、更に、各画素の非開口領域に、一般にブラックマスク或いはブラックマトリクスと称される遮光膜23が設けられている。このため、対向基板20の側から入射光が画素スイッチング用TFT30の半導体層1aのチャネル領域1a’や低濃度ソース領域1b及び低濃度ドレイン領域1cに侵入することはない。更に、遮光膜23は、コントラストの向上、カラーフィルタを形成した場合における色材の混色防止などの機能を有する。尚、本実施形態では、アルミニウム等からなる遮光性のデータ線6aで、各画素の非開口領域のうちデータ線6aに沿った部分を遮光することにより、各画素の開口領域のうちデータ線6aに沿った輪郭部分を規定してもよいし、このデータ線6aに沿った非開口領域についても冗長的に又は単独で対向基板20に設けられた遮光膜23で遮光するように構成してもよい。
【0035】
このように構成した電気光学装置において、画素電極9aと対向電極21とが対面するように配置されたTFTアレイ基板10と対向基板20との間には、後述のシール材により囲まれた空間に電気光学物質の一例である液晶が封入され、液晶層50が形成される。液晶層50は、画素電極9aからの電界が印加されていない状態で配向膜16及び22により所定の配向状態をとる。液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材は、TFTアレイ基板10及び対向基板20をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材が混入されている。
【0036】
更に、TFTアレイ基板10と複数の画素スイッチング用TFT30との間には、下地絶縁膜12が設けられている。下地絶縁膜12は、TFTアレイ基板10の全面に形成されることにより、TFTアレイ基板10の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用TFT30の特性の劣化を防止する機能を有する。下地絶縁膜12は、例えば、NSG(ノンドープトシリケートガラス)、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)などの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等からなる。
【0037】
本実施形態では、半導体層1aを高濃度ドレイン領域1eから延設して第1蓄積容量電極1fとし、これに対向する容量線3bの一部を第2蓄積容量電極とし、ゲート絶縁膜を含んだ絶縁薄膜2を走査線3aに対向する位置から延設してこれらの電極間に挟持された誘電体膜とすることにより、蓄積容量70が構成されている。
【0038】
画素スイッチング用TFT30は、LDD(Lightly Doped Drain)構造を有しており、走査線3a、当該走査線3aからの電界によりチャネルが形成される半導体層1aのチャネル領域1a’、走査線3aと半導体層1aとを絶縁するゲート絶縁膜を含む絶縁薄膜2、データ線6a、半導体層1aの低濃度ソース領域1b及び低濃度ドレイン領域1c、半導体層1aの高濃度ソース領域1d並びに高濃度ドレイン領域1eを備えている。高濃度ドレイン領域1eには、複数の画素電極9aのうちの対応する一つがコンタクトホール8を介して接続されている。また、走査線3a及び容量線3bの上には、高濃度ソース領域1dへ通じるコンタクトホール5及び高濃度ドレイン領域1eへ通じるコンタクトホール8が各々形成された第1層間絶縁膜4が形成されている。更に、データ線6a及び第1層間絶縁膜4の上には、高濃度ドレイン領域1eへのコンタクトホール8が形成された第2層間絶縁膜7が形成されている。前述の画素電極9aは、このように構成された第2層間絶縁膜7の上面に設けられている。
【0039】
なお、本実施形態では、画素スイッチング用TFT30がLDD構造を持つが、低濃度ソース領域1b及び低濃度ドレイン領域1cに不純物イオンの打ち込みを行わないオフセット構造を持ってよいし、走査線3aの一部からなるゲート電極をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のTFTであってもよい。また本実施形態では、画素スイッチング用TFT30のゲート電極を高濃度ソース領域1d及び高濃度ドレイン領域1e間に1個のみ配置したシングルゲート構造としたが、これらの間に2個以上のゲート電極を配置してもよい。このようにデュアルゲート或いはトリプルゲート以上でTFTを構成すれば、チャネルとソース及びドレイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。
【0040】
図6に示すように、図2で左右に相隣接する画素電極9aの間隙に位置する各画素の非開口領域には、データ線6aが設けられており、データ線6aにより各画素の開口領域の輪郭のうちデータ線6aに沿った部分が規定され、且つデータ線6aにより当該非開口領域における光抜けが防止されている。また、データ線6aの下には、容量線3bの本線部からデータ線6aの下に沿って突出した部分を利用して、蓄積容量70が形成されており、非開口領域の有効利用が図られている。
【0041】
(段差および横電界対策)
図3及び図6に示すように、本実施形態では特に、TFTアレイ基板10上において各データ線6aや各TFT30を含む各データ線6aに沿った領域に凹部201が複数設けられている。
【0042】
本形態において、凹部201は、画素電極9aの下層側のうち、TFTアレイ基板10の表面(本実施形態における下地面)に形成され、この凹部201が層間絶縁膜7の表面に反映されていることにより、データ線6a及びTFT30に対する平坦化処理が施されている。また、凹部201の側面部202はテーパ面になっており、このテーパ面も層間絶縁膜7の表面にまで反映されている。
【0043】
図7に示すように、図2で上下に相隣接する画素電極9aの間隙に位置する各画素の非開口領域には、走査線3a及び容量線3bが設けられており、対向基板20に設けられた遮光膜23により各画素の開口領域の輪郭のうち走査線3aに沿った部分が規定されており、且つ遮光膜23により当該非開口領域における光抜けが防止されている。
【0044】
本実施形態では、走査線3a及び容量線3bに沿った領域には凹部201が形成されておらず、走査線3aや容量線3bが通っている領域には、画素電極9aの間において土手状に盛り上がる凸部301が形成されている。本実施形態では、画素電極9aの縁は、この凸部301上に形成されている。
【0045】
本実施形態において、凸部301も、画素電極9aの下層側のうち、TFTアレイ基板10の表面(本実施形態における下地面)に形成され、この凸部301が層間絶縁膜7の表面に反映されていることにより、この領域における液晶層50の層厚が薄くなっている。また、凸部301の側面部302はテーパ面になっており、このテーパ面も層間絶縁膜7の表面にまで反映されている。
【0046】
図8を参照して、本実施形態で採用する1H反転駆動方式における、相隣接する画素電極9aの電位極性と横電界の発生領域との関係について説明する。
【0047】
図8(a)に示すように、n(但し、nは自然数)番目のフィールド或いはフレームの画像信号を表示する期間中には、画素電極9a毎に+又は−で示す液晶駆動電位の極性は反転されず、行毎に同一極性で画素電極9aが駆動される。その後図8(b)に示すように、n+1番目のフィールド或いは1フレームの画像信号を表示するに際し、各画素電極9aにおける液晶駆動電位の電位極性は反転され、このn+1番目のフィールド或いは1フレームの画像信号を表示する期間中には、画素電極9a毎に+又は−で示す液晶駆動電位の極性は反転されず、行毎に同一極性で画素電極9aが駆動される。そして、図8(a)及び図8(b)に示した状態が、1フィールド又は1フレームの周期で繰り返されて、本実施形態における1H反転駆動方式による駆動が行われる。この結果、本実施形態によれば、直流電圧印加による液晶の劣化を避けつつ、クロストークやフリッカの低減された画像表示を行える。尚、1H反転駆動方式によれば、1S反転駆動方式と比べて、縦方向のクロストークが殆ど無い点で有利である。
【0048】
図8(a)及び図8(b)から分かるように、1H反転駆動方式では、横電界の発生領域C1は常時、縦方向(Y方向)に相隣接する画素電極9a間の間隙付近となる。
【0049】
そこで、本実施形態では、図3及び図7に示すように、走査線3aに沿った領域に凸部301を形成し、この凸部301上に配置された画素電極9aの縁付近における縦電界を強めるようにする。即ち、図7に示すように、凸部301上に配置された画素電極9aの縁付近と対向電極21との距離d1を凸部301の段差(高さ)の分だけ狭めてある。
【0050】
これに対して、図6に示すように、データ線6aに対しては、凹部201によって平坦化処理が施され、この凹部201によって、画素電極9aの縁付近と対向電極21との間の距離d2は、画素電極9aの大部分を占める中央領域における画素電極9aと対向電極21との間の距離Dとほぼ等しくなっている。
【0051】
ここで、平坦化した部分における画素電極9aの縁付近と対向電極21との距離d2は、画素電極9aの略中心上における液晶層50のセルギャップDとの間に下式
d2+300nm≧D
で示す関係が成り立つようにする。すなわち、横電界が発生しない領域において、液晶のセルギャップDとの間に300nm以上の段差が生じると光抜けが発生する可能性があるためである。
【0052】
このように電気光学装置を構成することにより、図8に示した横電界の発生領域C1において、画素電極9aと対向電極21との間における縦電界を強めることができるのである。そして、図7において、距離d1が狭まっても、相隣接する画素電極9a間の間隙W1は一定であるため、間隙W1が狭まる程に強まる横電界の大きさも一定である。このため、図8に示した横電界の発生領域C1において局所的に、横電界よりも縦電界を強めることができ、この結果として縦電界をより支配的にすることにより、横電界の発生領域C1における液晶の配向不良を防止できるのである。
【0053】
尚、図6に示すように、データ線6aに対しては、平坦化処理が施されているので、この部分においてデータ線6a等による段差に起因した液晶の配向不良の発生を低減可能である。ここでは平坦化処理が施されているため、画素電極9aと対向電極21との間の距離d2が短くなることにより縦電界が強められることはないが、この部分では、図8に示したように相隣接する画素電極9a間に横電界は発生しない。従って、この部分では、横電界に対する対策を講ずることなく、平坦化処理により液晶の配向状態を極めて良好にできるのである。
【0054】
以上のとおり、本実施形態によれば、1H反転駆動方式において発生する横電界の特性に着目して、横電界の発生領域C1では、凸部301に画素電極9aの縁を配置することで、縦電界を強めることにより横電界による悪影響を低減すると同時に、横電界の発生しない領域では、平坦化を行うことで、画素電極9a表面の段差による悪影響を低減する。このように、横電界による液晶の配向不良と段差による液晶の配向不良を総合的に低減することにより、液晶の配向不良個所を隠すための遮光膜23も小さくて済む。従って、光抜け(等の画質不良を起こさずに各画素の開口率を高めることができ、最終的にコントラスト比が高く且つ明るく高品位の画像表示が可能となる。
【0055】
また、本実施形態によれば、横電界による液晶の配向不良と段差による液晶の配向不良を総合的に低減するために形成した凸部301及び凹部201の各々の側面部302、202がテーパ面になっているので、これらの凸部301及び凹部201の上を配線が通っても、配線に断線が起きない。
【0056】
因みに本願発明者の研究によれば、液晶層50の層厚は、耐光性をある程度のレベルに維持し、液晶50の注入プロセスを困難にせず、動作中における電界印加により液晶分子が良好に動くようにするために、ある程度の層厚(例えば、現行の技術によれば3μm程度)が必要である。他方、相隣接する画素電極9a間の間隙W1(図7参照)を、この部分における画素電極9aと対向電極21との間の距離d1より短く(即ち、W1<d1に)してしまうと、横電界による悪影響が顕在化し始めることが判明している。従って、微細ピッチな画素の高開口率化を図るために、単純に液晶層50の層厚D(図6及び図7参照)を全体に薄くしたのでは、液晶の層厚制御の困難化、耐光性の低下、注入プロセスの困難化、液晶分子の動作不良等が発生してしまう。逆に微細ピッチな画素の高開口率化を図るために、液晶層50を薄くすること無く単純に相隣接する画素電極9a間の間隙W1を狭めたのでは、縦電界と比べて横電界が大きくなるため、当該横電界による液晶の配向不良が顕在化してしまう。このような液晶装置における特質を勘案すれば、上述した本実施形態のように、横電界が生じる領域においてのみ液晶層50の層厚d1を(例えば1.5μm程度にまで)狭めると共に、画素電極9aの大部分を占めるその他の領域においては液晶層50の層厚Dを狭めないことにより、液晶層50の光透過領域における層厚Dを十分に(例えば3μm程度に)確保可能とし且つ横電界を相対的に強めないようにしつつ相隣接する画素電極9a間の間隙W1を狭められる構成は、微細ピッチな画素の高開口率化及び表示画像の高精細化を図る上で非常に有効である。
【0057】
本実施形態では特に、図7において好ましくは、下式
0.5D < W1
で示す関係を満足するように画素電極9aを平面配置する。これは、液晶の層厚Dが画素電極9a間の間隔W1の2倍を越えないように制御しないと、横電界による液晶の配向不良が顕在化するからである。
【0058】
更に、下式
d1+300nm(ナノメータ) ≦ D
で示す関係を満足するように凸部301を形成する。即ち、凸部301を段差が300nm以上となるまで盛り上げれば、横電界による悪影響が実用上表面化しない程度にまで、この領域における縦電界を横電界に対して大きくできる。
【0059】
また、微細ピッチな画素の高開口率化及び表示画像の高精細化を図るためには、間隙W1や間隙W2をなるべく小さくするのが有効であるが、横電界の悪影響を顕在化させないためには、むやみにこの間隙W1を小さくすることはできない。ここで、W1≒d1となるまで間隙W1を小さく設定すれば、画質を落とさず微細ピッチな画素の高開口率化を図るためには最も効果的である。
【0060】
更に本実施形態では、凸部301における長手状に伸びる上面の幅方向の縁に、画素電極9aの縁が位置するように構成するのが好ましい。このように構成すれば、当該画素電極9a内の周辺部と対向電極21との間の距離d1を凸部301の高さを最大限に利用して短くすることができる。同時に、凸部301における上面の幅を最大限に生かして横電界が生じる相隣接する画素電極9a間の間隔W1を狭めることができる。これらにより、凸部301の形状を極めて効率的に利用して、横電界の発生領域C1において横電界に対して縦電界を強めることが可能となる。
【0061】
ここで図9(b)に示すように、本実施形態では好ましくは、液晶層50はTN(Twisted Nematic)液晶から構成されており、凸部301の側面にはテーパが付けられている。しかも、このようなTN液晶のTFTアレイ基板10上におけるプレティルト角θの傾き方向とテーパの傾き方向とを合せるようにすると良い。
【0062】
即ち、図9(a)に示すように、TN液晶の液晶分子50aは、電圧無印加状態では各液晶分子50aが基本的に基板面にほぼ平行な状態となるように、且つTFTアレイ基板10から対向基板20に向けて徐々に捻じれるように配向すると共に電圧印加状態では、矢印で夫々示したように各液晶分子50aが基板面から垂直に立ち上がるように配向する。このため、図9(b)に示すように、凸部301の側面にテーパが付けられており、しかもTN液晶のプレティルト角θの傾き方向とテーパの傾き方向とが合わせられていれば、凸部301と対向基板20との間においては、液晶の層厚d1が側面に沿って徐々に小さくなっても、液晶の層厚Dが一定している場合に近い良好な液晶配向状態が得られる。即ち、横電界に起因した液晶配向不良を低減する凸部301の存在により生じる段差に起因した液晶配向不良を極力抑えることができる。仮に、図9(c)に示すようにTN液晶のプレティルト角θの傾き方向とテーパの傾き方向とが合わせられていなければ、凸部301と対向基板20との間においては、他の液晶分子50aとは反対方向に立ち上がる液晶分子50bが凸部301の付近に発生し、これにより配向状態が不連続な液晶配向不良が生じてしまうのである。従って、このような領域は対向基板20やTFTアレイ基板10に遮光膜を形成して隠すようにすると良い。
【0063】
(製造プロセス)
次に、以上のような構成を持つ電気光学装置を構成するTFTアレイ基板側の製造プロセスについて、図10及び図11を参照して説明する。
【0064】
図10(a)〜(e)はそれぞれ、本実施形態に係る電気光学装置に用いたTFTアレイ基板10の製造方法を示す工程断面図であり、図11(a)〜(e)はそれぞれ、本実施形態の電気光学装置を製造する際に図10(a)〜(e)に示す工程に続いて行う各工程を示す工程断面図である。尚、図10及び図11は、図6及び図7と同様、図2のB−B’断面及び図2のC−C’断面に対応させて示してある。
【0065】
先ず図10(a)に示すように、先ず石英基板、ハードガラス基板、シリコン基板等のTFTアレイ基板10を用意し、その表面に、フォトリソグラフィ技術を用いて下層側レジストトマスク501を形成する。この下層側レジストマスク501は、データ線6aに沿って凹部201を形成すべき領域が開口部502になっている。
【0066】
次に図10(b)に示すように、フォトリソグラフィ技術を用いて、下層側レジストマスク501の表面に、この下層側レジストマスク501と異なるパターンの上層側レジストマスク505を形成する。このレジストマスク505は、走査線3a及び容量線3bに沿って凸部301を形成すべき領域に形成される。
【0067】
その結果、TFTアレイ基板10の表面には、下層側レジストマスク501と上層側レジストマスク505とが2段に積み上げられたレジストマスク508が形成される。ここで、下層側レジストマスク501及び上層側レジストマスク505のうち、一方のレジストマスクはポジ型フォトレジストにより形成し、他方のレジストマスクはネガ型フォトレジストより形成する。このように性質が全く異なるフォトレジストからマスクを構成すると、上層側レジストマスク505を形成するときにその溶媒などによって下層側レジストマスク501が劣化することを防止できる。
【0068】
次に図10(c)に示すように、レジストマスク508を介してTFTアレイ基板10に対してドライエッチングを行なう。このとき、エッチングガスには酸素を含有させておく。その結果、TFTアレイ基板10は、レジストマスク508が形成されていない領域からエッチングされる。また、エッチングが進行するに伴なって、レジストマスク508も、エッチングガス中の酸素によってエッチングされる。その結果、マスク58が薄くなっていくとともに、レジストマスク508の端部509が後退していく。従って、レジストマスク508のうち、薄い部分(下層側レジストマスク501のみが形成されている部分)がエッチング除去された以降は、図10(d)に示すように、レジストマスク508の薄い部分で覆われていたTFTアレイ基板10の表面もエッチングされる。また、レジストマスク508の端部509が後退することによって、レジストマスク508の端部509で覆われていた部分は、テーパ面となってエッチングされる。従って、図10(e)に示すように、凹部201の側面部202は3テーパ面となる。
【0069】
これに対して、レジストマスク508の厚い部分(下層側レジストマスク501と上層側レジストマスク505の2層構造になっていた領域)は、エッチング終了時までエッチングされない。但し、マスク58の厚い部分でも、上層側レジストマスク505の端部506(図10(c)を参照)で覆われていた領域では、下層側レジストマスク501がエッチング除去された以降、上層側レジストマスク505の端部506の後退によってエッチングされる。従って、図10(e)に示すように、凸部301の側面部302はテーパ面となる。
【0070】
このようにしてエッチングを行なうと、図10(b)と図11(a)とを対比すればわかるように、TFTアレイ基板10の表面のうち、最初からレジストマスク508で覆われていなかった領域には、側面部202がテーパ面の凹部201が形成される。また、レジストマスク508の厚い部分(下層側レジストマスク501と上層側レジストマスク505の2層構造になっていた領域)で覆われていた領域には、側面部302がテーパ面の凸部301が形成される。これに対して、レジストマスク508の薄い部分(下層側レジストマスク501のみが形成されている部分)で覆われていた領域は、凹部201と凸部301との間の基板厚を有する部分となる。
【0071】
次に図11(b)に示すように、薄膜形成技術を用いて、TFTアレイ基板10上に、走査線3a及び容量線3bを形成する。これと平行して、図3に示したTFT30及び蓄積容量70を形成する。
【0072】
より具体的には、凹部201及び凸部301を形成した後のTFTアレイ基板10上に、例えば、常圧又は減圧CVD法等によりTEOS(テトラ・エチル・オルソ・シリケート)ガス、TEB(テトラ・エチル・ボートレート)ガス、TMOP(テトラ・メチル・オキシ・フォスレート)ガス等を用いて、NSG、PSG、BSG、BPSGなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなり、膜厚が約500〜2000nmの下地絶縁膜12を形成する。次に、下地絶縁膜12の上に、減圧CVD等によりアモルファスシリコン膜を形成しアニール処理を施することにより、ポリシリコン膜を固相成長させる。或いは、アモルファスシリコン膜を経ないで、減圧CVD法等によりポリシリコン膜を直接形成する。次に、このポリシリコン膜に対し、フォトリソグラフィ工程、エッチング工程等を施すことにより、図2に示した如き第1蓄積容量電極1fを含む所定パターンを有する半導体層1aを形成する。次に、熱酸化すること等により、図3に示したTFT30のゲート絶縁膜と共に蓄積容量形成用の誘電体膜を含む絶縁薄膜2を形成する。この結果、半導体層1aの厚さは、約30〜150nmの厚さ、好ましくは約35〜50nmの厚さとなり、絶縁薄膜2の厚さは、約20〜150nmの厚さ、好ましくは約30〜100nmの厚さとなる。次に、減圧CVD法等によりポリシリコン膜を約100〜500nmの厚さに堆積し、更にP(リン)を熱拡散して、このポリシリコン膜を導電化した後、フォトリソグラフィ工程、エッチング工程等により、図2に示した如き所定パターンの走査線3a及び容量線3bを形成する。尚、走査線3a及び容量線3bは、高融点金属や金属シリサイド等の金属合金膜で形成しても良いし、ポリシリコン膜等と組み合わせた多層配線としても良い。次に、低濃度及び高濃度の2段階で不純物イオンをドープすることにより、低濃度ソース領域1b及び低濃度ドレイン領域1c、高濃度ソース領域1d及び高濃度ドレイン領域1eを含む、LDD構造の画素スイッチング用TFT30を形成する。
【0073】
尚、図11(b)に示す工程では、TFTから構成されるデータ線駆動回路、走査線駆動回路等の周辺回路を構成するTFTをTFTアレイ基板10上の周辺部に形成してもよい。
【0074】
次に図11(c)に示すように、走査線3a、容量線3b、絶縁薄膜2及び下地絶縁膜12からなる積層体を覆うように、例えば、常圧又は減圧CVD法やTEOSガス等を用いて、NSG、PSG、BSG、BPSGなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる層間絶縁膜4を形成する。層間絶縁膜4は、例えば1000〜2000nm程度の膜厚とされる。尚、この熱焼成と並行して或いは相前後して、半導体層1aを活性化するために約1000℃のアニール処理を行ってもよい。そして、図3に示したデータ線6aと半導体層1aの高濃度ソース領域1dを電気接続するためのコンタクトホール5を第1層間絶縁膜4及び絶縁薄膜2に開孔し、また、走査線3aや容量線3bを基板周辺領域において図示しない配線と接続するためのコンタクトホールも、コンタクトホール5と同一の工程により開孔することができる。続いて、第1層間絶縁膜4の上に、スパッタリング工程等により、アルミニウム等の低抵抗金属膜や金属シリサイド膜を約100〜500nmの厚さに堆積した後、フォトリソグラフィ工程及びエッチング工程等により、データ線6aを形成する。
【0075】
次に図11(d)に示すように、データ線6a上に第2層間絶縁膜7が形成される。また、図3に示したように、画素電極9aと高濃度ドレイン領域1eとを電気接続するためのコンタクトホール8を、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチング或いはウエットエッチングにより形成する。続いて、第2層間絶縁膜7の上に、スパッタリング等により、ITO膜等の透明導電性薄膜を、約50〜200nmの厚さに堆積し、更にフォトリソグラフィ工程及びエッチング工程等により、画素電極9aを形成する。尚、当該電気光学装置を反射型として用いる場合には、アルミニウム等の反射率の高い不透明な材料から画素電極9aを形成してもよい。
【0076】
以上のように、本実施形態の製造方法によれば、TFTアレイ基板10に凹部201を掘ってデータ線6aを形成して、データ線6aに対する平坦化処理を施すと共に、走査線3a及び容量線3bに対しては平坦化処理を施さず、逆に凸部301によって積極的に盛り上げる。それ故、横電界の発生しない領域では凹部201によって、段差に起因する液晶配向不良を低減し、横電界の発生する領域では凸部301により横電界による液晶配向不良を低減することができる。
【0077】
また、本実施形態では、レジストマスク508については下層側レジストマスク501と上層側レジストマスク505との2段構造にし、かつ、このレジストマスク508を用いてTFTアレイ基板10の表面をエッチングすることによって、側面部202、302がテーパ面になっている凹部201及び凸部301を形成する。それ故、凹部201及び凸部301の上に配線を通しても、これらの配線が断線することがない。
【0078】
[第2実施形態]
本発明の第2実施形態における電気光学装置の構成について、図12から図14を参照して説明する。
【0079】
図12は、本形態の電気光学装置を図2のA−A’線に相当する位置で切断したときに相当する断面図であり、図13は、図2のB−B’線に相当する位置で切断したときに相当する断面図であり、図14は、図2のC−C’線に相当する位置で切断したときに相当する断面図である。尚、第1実施形態に係る電気光学装置では、凹部201及び凸部301をTFTアレイ基板10の表面に形成したが、本実施形態に係る電気光学装置は、TFTアレイ基板10の表面のうち、下地絶縁膜12の表面に凹部201及び凸部301を形成した例である。その他の構成は、第1実施形態に係る電気光学装置と本実施形態に係る電気光学装置との間で同一である。従って、対応する部分は同一の符号を付してそれらの説明を省略する。
【0080】
本実施形態に係る電気光学装置でも、図3、図12及び図13に示すように、TFTアレイ基板10上において各データ線6aや各TFT30を含む各データ線6aに沿った領域に凹部201が複数設けられている。
【0081】
但し、本実施形態において、凹部201は、画素電極9aの下層側のうち、下地絶縁膜12の表面(本実施形態における下地面)に形成され、この凹部201が層間絶縁膜7の表面に反映されていることにより、データ線6aに対する平坦化処理が施されている。また、凹部201の側面部202はテーパ面になっており、このテーパ面も層間絶縁膜7の表面にまで反映されている。
【0082】
また、本実施形態でも、図4、図12及び図14に示すように、走査線3a及び容量線3bに沿った領域には凹部201が形成されておらず、走査線3aや容量線3bが通っている領域には、画素電極9aの間において土手状に盛り上がる凸部301が形成されている。
【0083】
本形態において、凸部301も、画素電極9aの下層側のうち、下地絶縁膜12の表面(本実施形態における下地面)に形成され、この凸部301が層間絶縁膜7の表面に反映されていることにより、この領域における液晶層50の層厚が薄くなっている。また、凸部301の側面部302はテーパ面になっており、このテーパ面も層間絶縁膜7の表面にまで反映されている。
【0084】
このように構成した電気光学装置でも、1H反転駆動方式において発生する横電界の特性に着目して、横電界の発生領域C1では、凸部301に画素電極9aの縁を配置することで、縦電界を強めることにより横電界による悪影響を低減することができる。また、横電界の発生しない領域では、凹部201によって平坦化を行うことで、画素電極9a表面の段差による悪影響を低減することができるなど、第1実施形態と同様な効果を奏する。
【0085】
このような構成の電気光学装置に用いたTFTアレイ基板側の製造プロセスについて、図15を参照して説明する。
【0086】
本実施形態では、まず図15(a)に示すように、先ず石英基板、ハードガラス基板、シリコン基板等のTFTアレイ基板10を用意し、その表面に下地絶縁膜12を形成する。
【0087】
次に、図15(b)に示すように、下地絶縁膜12の表面に下層側レジストマスク501を形成する。この下層側レジストマスク501は、データ線6aに沿って凹部201を形成すべき領域が開口部502になっている。次に、下層側レジストマスク501の表面に上層側レジストマスク505を形成する。このレジストマスク505は、走査線3a及び容量線3bに沿って凸部301を形成すべき領域に形成される。その結果、TFTアレイ基板10の表面には、下層側レジストマスク501と上層側レジストマスク505とが2段に積み上げられたレジストマスク508が形成される。
【0088】
次に、レジストマスク508を介して下地絶縁膜12の表面に対してドライエッチングを行なう。このとき、エッチングガスには酸素を含有させておく。その結果、下地絶縁膜12の表面は、レジストマスク508が形成されていない領域からエッチングされる。また、エッチングが進行するに伴なって、レジストマスク508もエッチングされる。その結果、マスク58が薄くなっていくとともに、レジストマスク508の端部509が後退していく。従って、レジストマスク508のうち、薄い部分(下層側レジストマスク501のみが形成されている部分)がエッチング除去された以降は、レジストマスク508の薄い部分で覆われていた下地絶縁膜12の表面もエッチングされる。また、レジストマスク508の端部509が後退することによって、レジストマスク508の端部509で覆われていた部分は、テーパ面となってエッチングされる。従って、凹部201の側面部202は3テーパ面となる。
【0089】
これに対して、レジストマスク508の厚い部分(下層側レジストマスク501と上層側レジストマスク505の2層構造になっていた領域)は、エッチング終了時までエッチングされない。但し、マスク58の厚い部分でも、上層側レジストマスク505の端部506で覆われていた領域では、下層側レジストマスク501がエッチング除去された以降、上層側レジストマスク505の端部506の後退によってエッチングされる。従って、凸部301の側面部302は3テーパ面となる。
【0090】
このようにしてエッチングを行なうと、図15(b)と図15(c)とを対比すればわかるように、下地絶縁膜12の表面のうち、最初からレジストマスク508で覆われていなかった領域には、側面部202がテーパ面の凹部201が形成される。また、レジストマスク508の厚い部分(下層側レジストマスク501と上層側レジストマスク505の2層構造になっていた領域)で覆われていた領域には、側面部302がテーパ面の凸部301が形成される。さらに、レジストマスク508の薄い部分(下層側レジストマスク501のみが形成されている部分)で覆われていた領域は、下地絶縁膜12が凹部201と凸部301との間の膜厚を有する部分となる。
【0091】
以降は、基本的には図11(b)〜図11(d)を参照して説明した工程と同様な工程を行なうので、それらの説明を省略する。
【0092】
[第3実施形態]
第1及び第2実施形態のいずれも、1H反転駆動方式を採用した電気光学装置の例であったが、本形態のように、1S反転駆動方式を採用した電気光学装置に本発明を適用してもよい。
【0093】
図16は、1S反転駆動方式を採用した電気光学装置において、各画素電極における電位極性と横電界が生じる領域との関係を示す説明図である。
【0094】
1S反転駆動方式を採用した電気光学装置では、図16(a)に示すように、n(但し、nは自然数)番目のフィールド或いはフレームの画像信号を表示する期間中には、画素電極9a毎に+又は−で示す液晶駆動電位の極性は反転されず、列毎に同一極性で画素電極9aが駆動される。その後、図16(b)に示すように、n+1番目のフィールド或いは1フレームの画像信号を表示するに際し、各画素電極9aにおける液晶駆動電位の極性は反転され、このn+1番目のフィールド或いは1フレームの画像信号を表示する期間中には、画素電極9a毎に+又は−で示す液晶駆動電位の極性は反転されず、列毎に同一極性で画素電極9aが駆動される。そして、図16(a)及び図16(b)に示した状態が、1フィールド又は1フレームの周期で繰り返されて、本実施形態における1S反転駆動方式による駆動が行われる。従って、直流電圧印加による液晶の劣化を避けつつ、クロストークやフリッカの低減された画像表示を行える。
【0095】
このような1S反転駆動方式を採用した電気光学装置では、図16(a)及び図16(b)から分かるように、横電界の発生領域C2は常時、横方向(X方向)に相隣接する画素電極9a間の境界領域となる。従って、1S反転駆動方式を採用した電気光学装置では、図示を省略するが、1H反転駆動方式を採用した電気光学装置とは反対に、図2を参照して説明したTFTアレイ基板10上において、各データ線6aに沿った領域に凸部を形成すればよい。また、走査線3a及び容量線3bに沿った領域には凹部を形成してこの領域の平坦化を図ればよい。
【0096】
このような構成の電気光学装置も、それを製造するにあたっては、画素電極9aの下層側に凹凸を形成するが、この方法については、図10を参照して説明した工程、あるいは図15を参照して説明した工程をそのまま応用すればよいので、説明を省略する。
【0097】
[第4実施形態]
図17(a)〜(c)はそれぞれ、本発明の別の課題を示す電気光学装置の断面図、本発明の第4実施形態の電気光学装置の断面図、およびこの電気光学装置の製造方法を示す工程断面図である。
【0098】
上記の実施形態1乃至3において、図17(a)に示すように、容量線3bが形成された領域(蓄積容量70の形成領域)の表面は、走査線3aが形成された領域の表面と比較して、第1蓄積容量電極1fの厚さ分だけ、高くなりやすい。
【0099】
このようなときでも、図17(b)に示すように、TFTアレイ基板10の表面のうち、容量線3bが形成される領域を、走査線3aが形成される凸部301と比較して予め一段、低くしておけば、表面に無用な凹凸が形成されるのを防止することができる。
【0100】
このような凹凸構造を形成するにあたっては、たとえば、図17(c)に示すように、レジストマスク508において下層側レジストマスク501と上層側レジストマスク505との間に中間レジストマスク507を追加し、これらのレジストマスク501、507、505の有無(レジストマスク508の厚さの差)によって、図17(b)に示すように、TFTアレイ基板10の表面に所定の凹凸を形成すればよい。その他の構成は第1実施形態と同様であるため、説明を省略する。
【0101】
[第5実施形態]
図18は、本発明の第5実施形態の電気光学装置の断面図である。
【0102】
また、図18に示すように、TFTアレイ基板10の表面のうち、容量線3bが形成される領域については、走査線3aが形成された凸部301より十分に低い領域にして、容量線3bが走査線3aよりも低い位置に形成された構造としてもよい。このような構造も、TFTアレイ基板10の表面にレジストマスクを形成し、このレジストマスクの有無、あるいは厚さの差を利用してTFTアレイ基板10の表面を選択的にエッチングすることにより容易に実現できる。その他の構成は第1実施形態と同様であるため、説明を省略する。
【0103】
[その他の実施形態]
以上説明した各実施形態では、画素電極の下層側に凹部201及び凸部301の双方を形成するので多段のレジストマスク508を用いたが、凹部201のみを形成するのであれば下層側レジストマスク501のみを形成し、凸部301のみを形成するのであれば上層側レジストマスク505のみを形成すればよい。このような実施形態でも、ドライエッチング時に酸素を含むエッチングガスを用いれば、側面部202、302がテーパ面の凹部201及び凸部301を形成することができる。
【0104】
また、上記の各実施形態では、データ線駆動回路101及び走査線駆動回路104がTFTアレイ基板10の上に形成されていたが、その代わりに、例えばTAB(Tape Automated bonding)基板上に実装された駆動用LSIに、TFTアレイ基板10の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板20の投射光が入射する側及びTFTアレイ基板10の出射光が出射する側には各々、例えば、TNモード、VAモード、PDLC(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード/ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【0105】
なお、以上説明した各実施形態における電気光学装置は、プロジェクタに適用されるため、3枚の電気光学装置がRGB用のライトバルブとして各々用いられ、各ライトバルブには各々RGB色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施形態では、対向基板20に、カラーフィルタは設けられていない。しかしながら、遮光膜23の形成されていない領域のうち、画素電極9aに対向する所定領域にRGBのカラーフィルタをその保護膜と共に、対向基板20上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー電気光学装置に各実施形態における電気光学装置を適用できる。
【0106】
更に、以上の各実施形態において、TFTアレイ基板10上において画素スイッチング用TFT30に対向する位置(即ち、TFTの下側)にも、例えば高融点金属からなる遮光膜を設けてもよい。このようにTFT30の下側にも遮光膜を設ければ、TFTアレイ基板10の側からの裏面反射(戻り光)や複数の液晶装置をプリズム等を介して組み合わせて一つの光学系を構成する場合に、他の液晶装置からプリズム等を突き抜けて来る投射光部分等が当該液晶装置のTFT30に入射するのを未然に防ぐことができる。
【0107】
また、対向基板20上に1画素につき1個対応するようにマイクロレンズを形成してもよい。あるいは、TFTアレイ基板10上のRGBに対向する画素電極9a下にカラーレジスト等でカラーフィルタ層を形成することも可能である。このようにすれば、入射光の集光効率を向上することで、明るい電気光学装置が実現できる。更にまた、対向基板20上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、RGB色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー電気光学装置が実現できる。
【0108】
本発明は、上述した各実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう電気光学装置の製造方法或いは電気光学装置もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図1】本発明の第1実施形態の電気光学装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図2】図1に示す電気光学装置において、データ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図である。
【図3】図2に示す画素同士の境界領域のうち、画素電極の下層側に位置する下地面に凹部を形成した領域を右上がりの斜線を付して示す説明図である。
【図4】図2に示す画素同士の境界領域のうち、画素電極の下層側に位置する下地面に凸部を形成した領域を右下がりの斜線を付して示す説明図である。
【図5】図2のA−A’断面図である。
【図6】図2のB−B’断面図である。
【図7】図2のC−C’断面図である。
【図8】(a)、(b)はいずれも、1H反転駆動方式を採用した電気光学装置において、各画素電極における電位極性と横電界が生じる領域との関係を示す説明図である。
【図9】(a)〜(c)はそれぞれ、TN液晶を用いた場合の液晶分子の配向の様子を示す説明図である。
【図10】(a)〜(e)はそれぞれ、第1実施形態に係る電気光学装置の製造方法を示す工程断面図である。
【図11】(a)〜(e)はそれぞれ、第1実施形態の電気光学装置を製造する際に図10(a)〜(e)に示す工程に続いて行う各工程を示す工程断面図である。
【図12】本発明の第2実施形態の電気光学装置を図2のA−A’線に相当する位置で切断したときの断面図である。
【図13】本発明の第2実施形態の電気光学装置を図2のB−B’線に相当する位置で切断したときの断面図である。
【図14】本発明の第2実施形態の電気光学装置を図2のC−C’線に相当する位置で切断したときの断面図である。
【図15】(a)〜(c)はそれぞれ、本発明の第2実施形態の電気光学装置の製造方法を示す工程断面図である。
【図16】(a)、(b)はいずれも、1S反転駆動方式を採用した電気光学装置において、各画素電極における電位極性と横電界が生じる領域との関係を示す説明図である。
【図17】(a)〜(c)はそれぞれ、本発明の別の課題を示す電気光学装置の断面図、本発明の第4実施形態の電気光学装置の断面図、およびこの電気光学装置の製造方法を示す工程断面図である。
【図18】本発明の第5実施形態の電気光学装置の断面図である。
【符号の説明】
1a 半導体層
1a’ チャネル領域
1b 低濃度ソース領域
1c 低濃度ドレイン領域
1d 高濃度ソース領域
1e 高濃度ドレイン領域
1f 第1蓄積容量電極
2 絶縁薄膜
3a 走査線
3b 容量線
4 第1層間絶縁膜
5 コンタクトホール
6a データ線
7 第2層間絶縁膜
8 コンタクトホール
9a 画素電極
10 TFTアレイ基板
12 下地絶縁膜
16 配向膜
20 対向基板
21 対向電極
22 配向膜
23 遮光膜
30 TFT
50 液晶層
50a 液晶分子
70 蓄積容量
201 凹部
202 凹部の側面部
301 凸部
302 凸部の側面部
501 下層側レジストマスク
502 下層側レジストマスクの開口
505 上層側レジストマスク
506 上層側レジストマスクの端部
507 中間レジストマスク
508 レジストマスク
509 レジストマスクの端部

Claims (10)

  1. 電気光学物質を挟持して互いに対向する第1基板及び第2基板と、前記第1基板上に設けられる複数の画素電極と、前記画素電極に対向し前記第2基板上に設けられる対向電極とを有する電気光学装置の製造方法において、
    前記画素電極より下層側に位置する下地面に対して、前記画素電極同士の間において土手状に盛り上がる凸部を設けて凹凸を形成することにより、前記画素電極同士の境界領域のうち、前記画素電極を挟んで対向する、横電界の発生する方の一対の境界領域における前記電気光学物質の層厚を当該画素電極を挟んで対向する他の一対の境界領域における前記電気光学物質の層厚よりも薄くするとともに、
    前記凹凸を形成するにあたっては、前記下地面の表面にマスクを形成した後、該マスクをエッチング除去しながら前記下地面にエッチングを行うことを特徴とする電気光学装置の製造方法。
  2. 請求項1において、前記複数の画素電極は、前記電気光学物質に印加される電圧の極性が第1の周期で反転駆動されるための第1の画素電極群と、前記第1の周期と相補の第2の周期で反転駆動されるための第2の画素電極群とからなり、
    前記画素電極同士の境界領域のうち、前記第1の画素電極群に属する画素電極と前記第2の画素電極群に属する画素電極との境界領域における前記電気光学物質の層厚が、同一の画素電極群に属する画素電極同士の境界領域よりも薄いことを特徴とする電気光学装置の製造方法。
  3. 請求項2において、前記画素電極領域の略中心には光透過領域が形成され、前記第1の画素電極群に属する画素電極と前記第2の画素電極群に属する画素電極との境界領域における前記電気光学物質の層厚が、前記光透過領域における前記電気光学物質の層厚よりも300nm以上薄いことを特徴とする電気光学装置の製造方法。
  4. 請求項1または2において、前記マスクとして、多段に積み上げられたマスクを用いることを特徴とする電気光学装置の製造方法。
  5. 請求項4において、前記マスクを形成する際には、下層側マスクを形成した後、該下層側マスクと異なるパターンで当該下層側マスクの上に上層側マスクを形成することを特徴とする電気光学装置の製造方法。
  6. 請求項5において、前記下層側マスク及び前記上層側マスクのうち、一方のマスクはポジ型フォトレジストにより形成し、他方のレジストマスクはネガ型フォトレジストから形成することを特徴とする電気光学装置の製造方法。
  7. 請求項1ないし6のいずれかにおいて、前記マスクとしてレジストマスクを形成するとともに、該マスクを介して前記下地面をエッチングするにあたっては、酸素を含有したエッチングガスを用いてドライエッチングを行うことを特徴とする電気光学装置の製造方法。
  8. 請求項1ないし7のいずれかにおいて、前記下地面は、前記第1の基板の表面であることを特徴とする電気光学装置の製造方法。
  9. 請求項1ないし7のいずれかにおいて、前記下地面は、前記第1の基板の表面側に形成した絶縁膜の表面であることを特徴とする電気光学装置の製造方法。
  10. 請求項1ないし7のいずれかにおいて、前記画素電極領域の略中心には光透過領域が形成され、前記光透過領域における前記電気光学物質の層厚は、前記画素電極同士の横電界の発生する方の境界領域の間隙の寸法の2倍を越えないように制御されて製造されることを特徴とする電気光学装置の製造方法。
JP32392899A 1999-11-15 1999-11-15 電気光学装置の製造方法 Expired - Fee Related JP3733813B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32392899A JP3733813B2 (ja) 1999-11-15 1999-11-15 電気光学装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32392899A JP3733813B2 (ja) 1999-11-15 1999-11-15 電気光学装置の製造方法

Publications (3)

Publication Number Publication Date
JP2001142414A JP2001142414A (ja) 2001-05-25
JP2001142414A5 JP2001142414A5 (ja) 2004-12-16
JP3733813B2 true JP3733813B2 (ja) 2006-01-11

Family

ID=18160204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32392899A Expired - Fee Related JP3733813B2 (ja) 1999-11-15 1999-11-15 電気光学装置の製造方法

Country Status (1)

Country Link
JP (1) JP3733813B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068757A (ja) * 2001-08-30 2003-03-07 Sony Corp アクティブマトリクス基板及びその製造方法
JP3938112B2 (ja) 2002-11-29 2007-06-27 セイコーエプソン株式会社 電気光学装置並びに電子機器

Also Published As

Publication number Publication date
JP2001142414A (ja) 2001-05-25

Similar Documents

Publication Publication Date Title
JP3636641B2 (ja) 電気光学装置
JP3864678B2 (ja) 電気光学装置の製造方法及び電気光学装置
KR100469109B1 (ko) 전기 광학 장치 및 그 제조방법 및 전자기기
JP3736461B2 (ja) 電気光学装置、投射型表示装置及び電気光学装置の製造方法
JP3424234B2 (ja) 電気光学装置及びその製造方法
JP3763728B2 (ja) 電気光学装置及びプロジェクタ
TWI247252B (en) RFID tags which are physically activated and/or deactivated
JP3937721B2 (ja) 電気光学装置及びその製造方法並びにプロジェクタ
JP2000275680A (ja) 反射型液晶表示装置及びそれを用いた表示パネル
JP4023522B2 (ja) 電気光学装置及びプロジェクタ
JP4019600B2 (ja) 電気光学装置及びプロジェクタ
JP2001133750A (ja) 電気光学装置
JP4371089B2 (ja) 液晶装置およびそれを用いた表示装置
JP3888011B2 (ja) 電気光学装置及び電子機器
JP3733813B2 (ja) 電気光学装置の製造方法
JP4109413B2 (ja) 基板装置の製造方法
JP4095256B2 (ja) 液晶装置及び電子機器
JP4139530B2 (ja) 電気光学装置及び電子機器
JP3849342B2 (ja) 電気光学装置の製造方法及び電気光学装置並びにプロジェクタ
JP3656648B2 (ja) 電気光学装置及びプロジェクタ
JP3788086B2 (ja) 電気光学装置およびそれを用いた表示装置
JP3932783B2 (ja) 電気光学装置及びプロジェクタ
JP2001166312A (ja) 電気光学装置及びその製造方法、電気光学装置用基板
JP2003295166A (ja) 電気光学装置の製造方法及び電気光学装置並びに電子機器
JP3867026B2 (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051010

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091028

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101028

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101028

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111028

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121028

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121028

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131028

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees