JP3733802B2

JP3733802B2 - 表示装置

Info

Publication number: JP3733802B2
Application number: JP26767899A
Authority: JP
Inventors: 睦木村; 洋二郎松枝; 浩前田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1999-09-21
Filing date: 1999-09-21
Publication date: 2006-01-11
Anticipated expiration: 2019-09-21
Also published as: JP2001092384A

Description

【０００１】
【産業上の利用分野】
本発明は表示装置に関し、特に、表示装置における表示素子の配置技術に関する。
【０００２】
【従来の技術】
平面型の表示装置としては液晶表示装置が知られているが、かかる液晶表示装置は、視野角が狭い、応答特性が悪いといった問題を有しているため、表示素子としてエレクトロルミネッセンス素子（以下、「ＥＬ素子」と呼ぶ。）を用いたＥＬ表示装置が開発されてきた。
【０００３】
かかるＥＬ素子を用いて中間調を表現する方法の一つとして、特開平１１−７３１５８号公報に記載された方法がある。かかる方法は、１つの画素について複数の駆動用トランジスタと複数の発光強度の異なるＥＬ素子を一列に配し、それら複数の駆動用トランジスタと複数のＥＬ素子を各々直列に接続させることで、中間調の表現を実現している。
【０００４】
【発明が解決しようとする課題】
表示素子を組み合わせて中間調を表現しようとした場合、それぞれの表示素子の配置をどうするかは、大変重要な問題である。
【０００５】
例えば、中間調表現時における発光重心の位置は表示素子の配置により定まるが、かかる重心位置に関し中間調ごとに偏りがある場合、意図しないテクスチャが表示されてしまったり、ちらつきが生じてしまうおそれがある。
【０００６】
また、各画素の形状は表示素子の配置に大きく依存するが、本来、各画素の形状はアスペクト比が１となることが望ましい。アスペクト比が１であれば、表示しようとする図形等の縦横比が正しく再現されることになるからである。
【０００７】
また、高精細な表示を実現するためには、各画素の占有面積をできるだけ小さくして単位面積あたりの画素数を増やすことが必要となる。そのためには、デッドスペースが生じないように画素及び表示素子を配置することが重要となる。
【０００８】
しかし、従来は上記の観点で各画素における表示素子の配置に関わる問題についての検討は充分になされていなかった。
【０００９】
そこで、本発明は、各画素に配された表示素子群の配置に関し、画素形状のアスペクト比を考慮しつつ、中間調表現時の発光重心の偏りを少なくし、かつ画素間及び画素内のデッドスペースを減らすことのできるような配置を実現することを目的とする。
【００１０】
【課題を解決するための手段】
本発明は、マトリクス状に形成された画素を備えており、各画素にはｎ個（ｎ≧３）の表示素子が配され、前記ｎ個の表示素子の発光状態を制御することにより階調表示を行う表示装置であって、各画素における前記ｎ個の表示素子には、表示素子の重心を結ぶ図形が三角形となるように配置された３個の表示素子の組み合わせが、少なくとも一組含まれていることを特徴とする。
【００１１】
前記三角形は２等辺三角形であることが好ましい。また、前記三角形となるように配置された３個の表示素子のうち、少なくとも１個の表示素子が、他の２個の表示素子を最小に包囲する領域と重なって配置されることが好ましい。
【００１２】
本発明は、マトリクス状に形成された画素を備えており、各画素にはｎ個（ｎ≧３）の表示素子が配され、前記ｎ個の表示素子の発光状態を制御することにより階調表示を行う表示装置であって、前記ｎ個の表示素子は２列に配置されており、一方の列に（ｎ−１）／２個、他方の列に（ｎ＋１）／２個の表示素子が配置されていることを特徴とする。
【００１３】
本発明は、マトリクス状に形成された画素を備えており、各画素にはｎ個（ｎ≧３）の表示素子が配され、１画素あたり表示可能な階調数が２^ｐ階調であるとき、前記ｎと前記ｐはｎ＋１＝２^ｐの関係にあり、前記ｎ個の表示素子はｐ個のグループに分類されていて、ｉ（１≦ｉ≦ｐ）番目のグループには２^ｉ−１個の表示素子が割り当てられており、前記ｎ個の表示素子の発光状態を前記グループ単位で制御することにより階調表示を行う表示装置であって、前記ｎ個の表示素子は２列に配置されており、１番目からｐ−１番目のグループに割り当てられた表示素子群は一方の列に、ｐ番目に割り当てられた表示素子群は他方の列に配置されていることを特徴とする。
【００１４】
本発明は、マトリクス状に形成された画素を備えており、各画素にはｎ個（ｎ≧３）の表示素子が配され、１画素あたり表示可能な階調数が２^ｐ階調であるとき、前記ｎと前記ｐはｎ＋１＝２^ｐの関係にあり、前記ｎ個の表示素子はｐ個のグループに分類されていて、ｉ（１≦ｉ≦ｐ）番目のグループには２^ｉ−１個の表示素子が割り当てられており、前記ｎ個の表示素子の発光状態を前記グループ単位で制御することにより階調表示を行う表示装置であって、前記ｎ個の表示素子は２列に配置されており、１番目のグループを除く各グループに割り当てられた表示素子群は、半数が一方の列に、残りの半数が他方の列に配置されていることを特徴とする。
【００１５】
本発明は、マトリクス状に形成された画素を備えており、各画素にはｎ個（ｎ≧３）の表示素子が配され、１画素あたり表示可能な階調数が２^ｐ階調であるとき、前記ｎと前記ｐはｎ＋１＝２^ｐの関係にあり、前記ｎ個の表示素子はｐ個のグループに分類されていて、ｉ（１≦ｉ≦ｐ）番目のグループには２^ｉ−１個の表示素子が割り当てられており、前記ｎ個の表示素子の発光状態を前記グループ単位で制御することにより階調表示を行う表示装置であって、前記ｎ個の表示素子は２列に配置されており、１番目のグループに割り当てられた表示素子群は第１の列に、２番目のグループに割り当てられた表示素子群は第２の列に、１番目のグループと２番目のグループを除く各グループに割り当てられた表示素子群は、半数が前記第１の列に、残りの半数が前記第２の列に配置されていることを特徴とする。
【００１６】
本発明は、マトリクス状に形成された画素を備えており、各画素にはｎ個（ｎ≧３）の表示素子が配され、１画素あたり表示可能な階調数が２^ｐ階調であるとき、前記ｎと前記ｐはｎ＋１＝２^ｐの関係にあり、前記ｎ個の表示素子はｐ個のグループに分類されていて、ｉ（１≦ｉ≦ｐ）番目のグループには２^ｉ−１個の表示素子が割り当てられており、前記ｎ個の表示素子の発光状態を前記グループ単位で制御することにより階調表示を行う表示装置であって、各グループごとの表示素子群の重心位置が、全てのグループに関し同一直線上に位置するように、前記ｎ個の表示素子を配置することを特徴とする。
【００１７】
本発明における表示素子はＥＬ素子であることが好ましく、また輪郭が曲面状に形成されていることが好ましい。
【００１８】
本発明は、複数の走査線及び複数の信号線と、各走査線と信号線の交差部に対応してマトリクス状に形成された画素を備えており、各画素には複数のＥＬ素子が配され、前記複数のＥＬ素子の発光状態を制御することにより階調表示を行う表示装置であって、各画素における前記複数のＥＬ素子が、前記走査線及び信号線のいずれの方向にも一列に配置されていないことを特徴とする表示装置。
【００１９】
前記複数のＥＬ素子は少なくとも２列に配列されており、第１の列内の隣接する２つのＥＬ素子の重心から略等距離の位置に、第２の列内の１つのＥＬ素子の重心が存在することが好ましい。
【００２０】
前記１つのＥＬ素子は、前記２つのＥＬ素子を最小に包囲する領域と重なって配置されることが好ましい。
【００２１】
前記ＥＬ素子の輪郭は曲面状に形成されていることが好ましい。
【００２２】
本発明の電子機器装置は本発明の表示装置を備えていることを特徴とする。
【００２３】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を、図面に基づいて説明する。
（第１の実施例）
図１は、本発明の第１の実施例に係る表示装置の、各画素における表示素子の配置を示す模式図である。かかる実施例では、１画素について素子面積の等しい円形状の３つの表示素子１１、１２、１３が配されている。
【００２４】
ここで、表示素子を組み合わせて中間調を表現する方法として、素子面積の異なる表示素子を用いることにより、発光強度の異なる状態を実現することもできる。
【００２５】
しかし、表示素子の表面が長方形であっても、実際に発光する部分は長方形とはならない場合がある。例えば、有機ＥＬ素子の場合、有機ＥＬ材料は必ずしも平らには形成されず、図１３（ａ）に示すように凹状、または（ｂ）に示すように凸状に形成されてしまう。電流は有機ＥＬ材料が薄い部分７０を流れるため、材料が凹状に形成されている場合であれば図１３（ｃ）に示すように発光し、凸状に形成されている場合であれば図１３（ｄ）に示すように発光することになる。ここで、斜線部分が発光している部分（発光面積）を示す。このような場合、素子面積を１対２としても、発光面積は１対２とならないため、発光強度を正確に１対２とすることができない。
【００２６】
そこで、本実施例では、素子面積の等しい表示素子を複数個同時に発光させることで、発光強度の異なる状態を実現している。かかる方法によれば、発光強度は表示素子の数に比例するため、正確な中間調を表現することが可能となる。
【００２７】
本実施例の構成では、1画素について４階調レベルの中間調が表現できる。すなわち、３つの表示素子がともに発光しない場合、１個の表示素子のみ発光する場合、２個の表示素子のみ発光する場合、３つの表示素子がともに発光する場合が、ぞれぞれ階調レベル０、１、２、３に対応することになる。
【００２８】
図１に示すように、１画素における３つの表示素子は、表示素子の重心を結ぶ図形が三角形１４となっており、３つの表示素子が直線状に並ばないように配置されている。すなわち、走査線がＸ方向に配線され、信号線がＹ方向に配線されているとすると、本実施例における各画素における表示素子の配置は、走査線、信号線のいずれの方向においても一列には配置されていない状態となっている。
【００２９】
３つの表示素子を直線状に一列に並べた場合、アスペクト比は３（または１／３）となるが、本実施例のように３つの表示素子の中心が三角形をなすように配置することにより、アスペクト比は１／３以上３以下となり、１に近づけることができる。
【００３０】
本実施例において好適には、図２に示すように、前記三角形が２等辺三角形（辺２１−２２と辺２１−２３が等しい三角形）となるように３つの表示素子を配置し、階調レベル１のときには表示素子１１を、階調レベル２のときには表示素子１２と１３を発光させるように制御する。
【００３１】
かかる配置は、表示素子１２、１３が第１列を形成し、表示素子１１が第２列を形成しているとみると、第２列内の１つの表示素子１１の重心２１は、第１列内の隣接する２つの表示素子１２、１３の重心２２、２３から等距離の位置にある状態となっている。
【００３２】
図２（ａ）は、階調レベル１の中間調を表現した場合を、（ｂ）は階調レベル２の中間調を表現した場合を表わしており、斜線のかかっている表示素子が発光していることを示す。図２において、重心２１は階調レベル１における発光重心、重心２４は階調レベル２における発光重心を示している。図より、重心２１と重心２４はＹ方向の位置が等しくなっており、Ｙ方向に関し発光重心の偏りが発生していないことがわかる。
【００３３】
比較のために、図３に前記三角形が２等辺三角形となっていない場合を示す。階調レベル１における発光重心３１と、階調レベル２における発光重心３２は、Ｘ方向においてもＹ方向においてもずれており、発光重心の偏りが発生していることがわかる。
【００３４】
更に好適には、図４に示すように、前記三角形となる３個の表示素子のうち、１個の表示素子（例えば表示素子１１）が、他の２個の表示素子を最小に包囲する領域４１と重なるように配置する。このように配置することで、画素内のデッドスペースを減らすことができ、１画素をコンパクトに形成することが可能となる。
【００３５】
図５に、本発明の第１の実施例をＴＦＴと有機ＥＬ素子で実現した場合の、各画素の等価回路図を示す。各画素は、有機ＥＬ素子１０８１０〜１９８１２と、ＴＦＴで構成される駆動用トランジスタ１０７１０〜１０７１１と、ＴＦＴで構成される選択用トランジスタ１０５１０〜１０５１１と、保持容量１０６１０〜１０６１１とを含んで構成される。
【００３６】
薄膜トランジスタである駆動用トランジスタ１０７１０と電流素子である有機ＥＬ素子１０８１０、駆動用トランジスタ１０７１１と有機ＥＬ素子１０８１１、１０８１２とは、各々直列に接続されており、有機ＥＬ素子１０８１０と、有機ＥＬ素子１０８１１と１０８１２の組が、独立して発光できるように構成されている。
【００３７】
このときゲート線１０９が選択されることにより、デジタル信号は、それぞれ第０〜１ビットの選択用トランジスタ１０５１０〜１０５１１を通じて、それぞれ第０〜１ビットの保持容量１０６１０〜１０６１１に伝達される。
【００３８】
かかる構成において、シフトレジスタ１０１からパルスが出力され、第０〜１ビットのデジタル信号供給線１０２１０〜１０２１１のデジタル信号は、それぞれ第０〜１ビットの伝送スイッチ１０３１０〜１０３１１を通じて、それぞれ第０〜１ビットのソース線１０４１０〜１０４１１へ伝達される。すなわち、デジタル信号が、各画素まで伝達されることになる。デジタル信号により第０〜１ビットの駆動用トランジスタ１０７１０〜１０７１１のオン・オフが制御され、第０〜１ビットの有機ＥＬ素子１０８１０〜１０８１２はデジタル信号に対応して発光または非発光となる。
【００３９】
図６に、図５に示す各画素の平面図および断面図を示す。表示素子である第０〜１ビットの有機ＥＬ素子１０８１０〜１０８１２は、それぞれ素子面積が等しく、オン状態において面積に応じた発光強度で発光する。ここで、ＤＡコンバータの機能は各画素毎に内蔵している。
【００４０】
本実施例においては、シフトレジスタ１０１、第０〜１ビットの伝送スイッチ１０３１０〜１０３１１、第０〜１ビットの選択用トランジスタ１０５１０〜１０５１１、駆動用トランジスタ１０７１０〜１０７１１等を構成する薄膜トランジスタは、６００℃以下の低温プロセスで形成された多結晶シリコン薄膜トランジスタを用いているが、同等の機能を持つものであれば他の素子でも構わない。
【００４１】
また、第０〜１ビットの有機ＥＬ素子１０８１０〜１０８１２は、インクジェットプロセスで形成されてたものを用いているが、他のプロセスで形成されていたり、有機ＥＬ素子以外の電流表示素子であってもかまわない。
【００４２】
図７に、図５に示す表示装置の駆動方法を説明するタイミングチャートを示す。第０列のシフトレジスタ１０１のパルスＳＲ０により、第０および１ビットのデジタル信号供給線１０２１０〜１０２１１のデジタル信号Ｄ０およびＤ１は、第０列・第０および１ビットのソース線１０４１０〜１０４１１の電位Ｓ００およびＳ０１へと伝達される。また、第１列のシフトレジスタ１０１のパルスＳＲ１により、第０および１ビットのデジタル信号Ｄ０およびＤ１は、第１列・第０および１ビットのソース線１０４１０〜１０４１１の電位Ｓ１０およびＳ１１へと伝達される。
【００４３】
まず、第０行のゲート線１０９のパルスＧ０が印加されているときは、第０列・第０および１ビットのソース線１０４１０〜１０４１１の電位Ｓ００およびＳ０１は、第０行・第０列・第０および１ビットの保持容量１０６１０〜１０６１１の電位Ｃ０００およびＣ００１に伝達され、第１列・第０および１ビットのソース線１０４１０〜１０４１１の電位Ｓ１０およびＳ１１は、第０行・第１列・第０および１ビットの保持容量１０６１０〜１０６１１の電位Ｃ０１０およびＣ０１１に伝達される。
【００４４】
次に、第１行のゲート線のパルスが印加されているときは、第０列・第０および１ビットのソース線１０４１０〜１０４１１の電位Ｓ００およびＳ０１は、第１行・第０列・第０、１ビットの保持容量１０６１０〜１０６１１の電位Ｃ１００およびＣ１０１に伝達され、第１列・第０および１ビットのソース線１０４１０〜１０４１１の電位Ｓ１０およびＳ１１は、第１行・第１列・第０および１ビットの保持容量１０６１０〜１０６１１の電位Ｃ１１０およびＣ１１１に伝達される。
【００４５】
各有機ＥＬ素子は、各保持容量の電位、すなわち対応するデジタル信号に従って発光または非発光となる。
【００４６】
ここで、オン状態の駆動用トランジスタの抵抗は、オン状態の有機ＥＬ素子の抵抗に比べて、無視できるほど小さくなっている。このため、有機ＥＬ素子を流れる電流は、共通電極１１０と上側電極１１１間電圧に対する有機ＥＬ素子の抵抗のみで決定されることになり、駆動用トランジスタの抵抗が多少増減しようと影響を受けずにすむ。そのため、トランジスタのコンダクタンスの不均一性に起因する発光強度の不均一性は抑制されることになる。また、オフ状態の駆動用トランジスタの抵抗は、オフ状態の有機ＥＬ素子の抵抗に比べて極めて大きくなっているため、確実に有機ＥＬ素子をオフ状態にすることができる。
（第２の実施例）
図８は、本発明の第２の実施例に係る表示装置の、各画素における表示素子の配置を示す模式図である。かかる実施例では、１画素について素子面積の等しいｎ個の表示素子が配されている。
【００４７】
本実施例の構成では、1画素について（ｎ＋１）階調レベルの中間調が表現できる。ｎ個の表示素子はｐ個のグループに分類されており、ｉ（１≦ｉ≦ｐ）番目のグループには２^ｉ−１個の表示素子が割り当てられている。図において、各素子に付された番号はグループ番号を表わしている。ここで、表示可能な階調数（ｎ＋１）とｐのあいだには、ｎ＋１＝２^ｐの関係が成立する。
【００４８】
本実施例では、前記ｎ個の表示素子の発光状態を前記グループ単位で制御することにより（ｎ＋１）階調レベルの階調表示を行う。すなわち、各グループは階調レベルを２進数で表現した場合の各ビット（桁）に相当している。
【００４９】
図８に示すように、各画素におけるｎ個の表示素子は２列に配置されており、一方の列に（ｎ−１）／２個、他方の列に（ｎ＋１）／２個の表示素子が配置されている。このように２列に配置することにより、一列に並べた場合に比べ、よりアスペクト比を１に近づけることができる。
【００５０】
各グループの表示素子をそれぞれどの列にどのように配置するかについては、様々な形態が考えられる。
【００５１】
図８（ａ）の例では、ｎ個の表示素子のうち、１番目からｐ−１番目のグループに割り当てられた表示素子群は一方の列に、ｐ番目に割り当てられた表示素子群は他方の列に配置している。
【００５２】
図８（ｂ）の例では、ｎ個の表示素子のうち、１番目のグループに割り当てられた表示素子を、（ｎ＋１）／２個の表示素子が配置される列に、配置している。また、１番目のグループを除く各グループに割り当てられた表示素子群は、半数を一方の列に、残りの半数を他方の列に配置している。
【００５３】
図８（ｃ）の例では、ｎ個の表示素子のうち、１番目のグループに割り当てられた表示素子を、（ｎ−１）／２個の表示素子が配置される列に、２番目のグループに割り当てられた表示素子群を、（ｎ＋１）／２個の表示素子が配置される列に、配置している。また、１番目のグループと２番目のグループを除く各グループに割り当てられた表示素子群は、半数を一方の列に、残りの半数を他方の列に配置している。
【００５４】
更に、各グループごとの表示素子群の重心位置が、全てのグループに関し同一直線上に位置するように、前記ｎ個の表示素子を配置することで、中間調表現時における発光重心の偏りを軽減させることができる。
【００５５】
図９（ａ）の例では、ｎ個の表示素子のうち、１番目からｐ−１番目のグループに割り当てられた表示素子群は一方の列に、ｐ番目に割り当てられた表示素子群は他方の列に配置し、更に各グループごとの表示素子群の重心位置が、全てのグループに関し直線５０上に位置するように配置している。
【００５６】
図９（ｂ）の例では、ｎ個の表示素子のうち、１番目のグループに割り当てられた表示素子を、（ｎ−１）／２個の表示素子が配置される列に、２番目のグループに割り当てられた表示素子群を、（ｎ＋１）／２個の表示素子が配置される列に、配置している。また、１番目と２番目のグループを除く各グループに割り当てられた表示素子群は、半数を一方の列に、残りの半数を他方の列に配置し、更に各グループごとの表示素子群の平均中心位置が、全てのグループに関し直線５０上に位置するように配置している。
【００５７】
ここで、上記の各例において、隣接する各表示素子の重心を結ぶ図形が正三角形となるように、すなわち隣接する表示素子どうしの距離が等しくなるように配置してもよい。このような等間隔に表示素子が配置された形態は、インクジェットプロセスで表示素子を形成する場合に適している。
【００５８】
また、上記各実施例において表示素子は隣接する列において表示素子の位置がずれた状態で配置されているが、図１０（ａ）（ｂ）に示すように、隣接する列において表示素子の位置がずれないように配置することも考えられる。
（画素の配置）
図１１を参照して、本発明における画素の配置方法について説明する。第１の実施例、第２の実施例において、各画素の外形は台形状となる。このような台形状の画素の配置方法としては、図１１（ａ）に示すように横一列ごとに向きを反転させて配置する方法や、図１１（ｂ）に示すように隣接する画素ごとに向きを反転させて配置する方法が考えられる。
【００５９】
なお、図１０に示すように表示素子を配置した場合は、図１１（ｃ）に示すような配置のしかたが考えられる。
【００６０】
このように配することにより、画素について隙間なく配置することが可能となり、デッドスペースを抑制することができる。
【００６１】
ここで、表示素子に関しては、画素の配置にかかわらずに、画素内における表示素子間の距離と隣接画素における表示素子間の距離が等しくなるように、すなわち等間隔に配置することが考えられる。このような等間隔に表示素子が配置された形態は、インクジェットプロセスで表示素子を形成する場合に適している。
【００６２】
上述したような画素配置において、図５、６等で説明したような駆動用トランジスタ及び選択用トランジスタを設けることにより、ＥＬ素子等からなる表示素子を駆動することができる。
（バス配線の配置）
図１２を参照して、各画素に７個の表示素子が配されている場合における、バス配線の配置方法について説明する。
【００６３】
この場合、７個の表示素子は３つのグループに分類され、１番目のグループには１個の表示素子、２番目のグループには２個の表示素子、３番目のグループには４個の表示素子が割り当てられることになる。図において表示素子に付された番号はグループ番号を表わしている。各画素の発光状態は、かかる３つのグループ単位でＯＮ／ＯＦＦが制御されることにより定まる。
【００６４】
図１２（ａ）に示すように、信号線は各グループに対して１本ずつ隣接するように配線される。具体的には、１番目のグループには信号線６１が、２番目のグループには信号線６２が、３番目のグループには信号線６３が隣接して配線されている。また、走査線６４は、各グループに割り当てられた表示素子のうち少なくとも一つに隣接するように配線される。
【００６５】
バス配線をこのように配線した場合、画素間の走査線の接続を考慮すると、画素は図１１（ｂ）のように配置することが望ましい。かかる場合の、画素間における走査線の接続の様子を図１２（ｂ）に示す。
【００６６】
なお、図１１（ｃ）に示すように画素を配置した場合は、走査線を図１２（ｃ）に示すように直線状に配線することが可能となる。
（その他の変形例）
表示装置を有する電子機器装置、例えばビデオカメラ、デジタルカメラ、カーオーディオ、ビデオCDプレーヤー、携帯端末、ノートパソコンなどにおいて、本発明の表示装置を用いることができる。
【００６７】
なお、本発明は上記各実施例に限定されることなく、種々に変形して適用することが可能である。階調レベル、色数、画素形状、表示素子の並び等について種々の変形を行うことが可能である。例えば、上記各実施例では表示素子の形状を円形状としたが、楕円形状等の輪郭が曲面状の形状の表示素子を用いることもできる。また、例えば、上記各実施例では各画素における表示素子の配置例について説明したが、画素が複数の色に対応した副画素より構成されている場合であれば、本発明を各副画素における表示素子の配置に適用することも可能である。
【００６８】
また、上記実施例においては、表示素子として有機エレクトロルミネッセンス素子を用いているが、表示素子として無機エレクトロルミネッセンス素子を用いても良い。また、本発明はアクティブマトリクス方式の表示装置に限られず、パッシブマトリクス方式の表示装置や液晶表示装置に対しても適用することができる。
【００６９】
【発明の効果】
本発明は、各画素に配された表示素子群の配置に関し、画素形状のアスペクト比を考慮しつつ、中間調表現時の発光重心の偏りを少なくし、かつ画素内のデッドスペースを減らすことのできるような配置を実現するができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係る表示装置の、各画素における表示素子の配置を示す模式図である。
【図２】本発明の第１の実施例に係る表示装置の、各画素における表示素子の配置を示す模式図である。
【図３】本発明の第１の実施例に係る表示装置の、各画素における表示素子の配置を示す模式図である。
【図４】本発明の第１の実施例に係る表示装置の、各画素における表示素子の配置を示す模式図である。
【図５】本発明の第１の実施例をＴＦＴと有機ＥＬ素子で実現した場合の、各画素の等価回路図である。
【図６】本発明の第１の実施例をＴＦＴと有機ＥＬ素子で実現した場合の、各画素の平面図および断面図である。
【図７】本発明の第１の実施例をＴＦＴと有機ＥＬ素子で実現した場合の、表示装置の駆動方法を説明するための図である。
【図８】本発明の第２の実施例に係る表示装置の、各画素における表示素子の配置を示す模式図である。
【図９】本発明の第２の実施例に係る表示装置の、各画素における表示素子の配置を示す模式図である。
【図１０】本発明の第２の実施例に係る表示装置の、各画素における表示素子の配置を示す模式図である。
【図１１】本発明の表示装置における、各画素の配置を示す模式図である。
【図１２】本発明のバス配線の配置を説明するための模式図である。
【図１３】素子面積と発光面積の相違を説明するための模式図である。
【符号の説明】
１１、１２、１３表示素子

Claims

マトリクス状に形成された画素を備えており、各画素にはｎ個（ｎ≧３）の表示素子が配され、
１画素あたり表示可能な階調数が２ ^p 階調であるとき、前記ｎと前記ｐはｎ＋１＝２ ^p の関係にあり、
前記ｎ個の表示素子はｐ個のグループに分類されていて、ｉ（１≦ｉ≦ｐ）番目のグループには２ ^i-1 個の表示素子が割り当てられており、
前記ｎ個の表示素子の発光状態を前記グループ単位で制御することにより階調表示を行う表示装置であって、
前記ｎ個の表示素子は２列に配置されており、一方の列に（ｎ−１）／２個、他方の列に（ｎ＋１）／２個の表示素子が配置されていることを特徴とする表示装置。
マトリクス状に形成された画素を備えており、各画素にはｎ個（ｎ≧３）の表示素子が配され、
１画素あたり表示可能な階調数が２^p階調であるとき、前記ｎと前記ｐはｎ＋１＝２^pの関係にあり、
前記ｎ個の表示素子はｐ個のグループに分類されていて、ｉ（１≦ｉ≦ｐ）番目のグループには２^i-1個の表示素子が割り当てられており、
前記ｎ個の表示素子の発光状態を前記グループ単位で制御することにより階調表示を行う表示装置であって、
前記ｎ個の表示素子は２列に配置されており、１番目からｐ−１番目のグループに割り当てられた表示素子群は一方の列に、ｐ番目に割り当てられた表示素子群は他方の列に配置されていることを特徴とする表示装置。
マトリクス状に形成された画素を備えており、各画素にはｎ個（ｎ≧３）の表示素子が配され、
１画素あたり表示可能な階調数が２^p階調であるとき、前記ｎと前記ｐはｎ＋１＝２^pの関係にあり、
前記ｎ個の表示素子はｐ個のグループに分類されていて、ｉ（１≦ｉ≦ｐ）番目のグループには２^i-1個の表示素子が割り当てられており、
前記ｎ個の表示素子の発光状態を前記グループ単位で制御することにより階調表示を行う表示装置であって、
前記ｎ個の表示素子は２列に配置されており、１番目のグループを除く各グループに割り当てられた表示素子群は、半数が一方の列に、残りの半数が他方の列に配置されていることを特徴とする表示装置。
マトリクス状に形成された画素を備えており、各画素にはｎ個（ｎ≧３）の表示素子が配され、
１画素あたり表示可能な階調数が２^p階調であるとき、前記ｎと前記ｐはｎ＋１＝２^pの関係にあり、
前記ｎ個の表示素子はｐ個のグループに分類されていて、ｉ（１≦ｉ≦ｐ）番目のグループには２^i-1個の表示素子が割り当てられており、
前記ｎ個の表示素子の発光状態を前記グループ単位で制御することにより階調表示を行う表示装置であって、
前記ｎ個の表示素子は２列に配置されており、１番目のグループに割り当てられた表示素子は第１の列に、２番目のグループに割り当てられた表示素子群は第２の列に、１番目のグループと２番目のグループを除く各グループに割り当てられた表示素子群は、半数が前記第１の列に、残りの半数が前記第２の列に配置されていることを特徴とする表示装置。
マトリクス状に形成された画素を備えており、各画素にはｎ個（ｎ≧３）の表示素子が配され、
１画素あたり表示可能な階調数が２^p階調であるとき、前記ｎと前記ｐはｎ＋１＝２^pの関係にあり、
前記ｎ個の表示素子はｐ個のグループに分類されていて、ｉ（１≦ｉ≦ｐ）番目のグループには２^i-1個の表示素子が割り当てられており、
前記ｎ個の表示素子の発光状態を前記グループ単位で制御することにより階調表示を行う表示装置であって、
前記ｎ個の表示素子は２列に配置されており、一方の列に（ｎ−１）／２個、他方の列に（ｎ＋１）／２個の表示素子が配置され、各グループごとの表示素子群の重心位置が、全てのグループに関し同一直線上に位置するように、前記ｎ個の表示素子を配置することを特徴とする表示装置。
前記ｎは３であり、
各画素における前記３個の表示素子は、表示素子の重心を結ぶ図形が２等辺三角形となるように配置されていることを特徴とする請求項１乃至５のいずれか１項に記載の表示装置。
前記表示素子がＥＬ素子であることを特徴とする請求項 1 乃至６のいずれか１項に記載の表示装置。
前記表示素子の輪郭が曲面状に形成されていることを特徴とする請求項 1 乃至７のいずれか１項に記載の表示装置。
請求項１乃至８のいずれか一項に記載の表示装置を備えた電子機器装置。