JP3731520B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3731520B2 JP3731520B2 JP2001307314A JP2001307314A JP3731520B2 JP 3731520 B2 JP3731520 B2 JP 3731520B2 JP 2001307314 A JP2001307314 A JP 2001307314A JP 2001307314 A JP2001307314 A JP 2001307314A JP 3731520 B2 JP3731520 B2 JP 3731520B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- region
- vertical
- layer
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 230000015556 catabolic process Effects 0.000 claims description 98
- 239000012535 impurity Substances 0.000 claims description 61
- 239000000758 substrate Substances 0.000 claims description 39
- 238000009792 diffusion process Methods 0.000 claims description 25
- 150000002500 ions Chemical class 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 117
- 238000000034 method Methods 0.000 description 21
- 238000005192 partition Methods 0.000 description 15
- 230000005684 electric field Effects 0.000 description 12
- 229910052698 phosphorus Inorganic materials 0.000 description 12
- -1 phosphorus ions Chemical class 0.000 description 12
- 238000005468 ion implantation Methods 0.000 description 11
- 229910052796 boron Inorganic materials 0.000 description 10
- 239000011574 phosphorus Substances 0.000 description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 230000012010 growth Effects 0.000 description 6
- 230000010354 integration Effects 0.000 description 4
- 125000004437 phosphorous atom Chemical group 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000003601 intercostal effect Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の属する技術分野】
本発明は、MOSFET(絶縁ゲート型電界効果トランジスタ)、IGBT(伝導度変調型MOSFET)、バイポーラトンラジスタ等の能動素子やダイオード等の受動素子に適用可能で高耐圧化と大電流容量化が両立する縦形パワー半導体装置及びその製造方法に関する。
【0002】
基板の両面に電極部を備えてその基板の厚さ方向に電流を流す縦形ドリフト部を持つ縦形半導体装置においては、オン抵抗(電流容量)と耐圧との間にはトレードオフ関係が存在することから、縦形ドリフト部として、不純物濃度を高めたn型の縦形領域とp型の縦形領域とを基板の横方向へ交互に繰り返した並列pn構造を採用することが知られている。しかし、この並列pn構造の縦形ドリフト部では速く空乏化するものの、ドリフト部の周りの耐圧構造部では空乏層が外方向や基板深部へは拡がり難く、電界強度がシリコンの臨界電界強度に速く達し、耐圧構造部で耐圧が低下してしまうので、耐圧構造部にも並列pn構造を採用することが知られている。
【0003】
図9は縦形MOSFETにおけるドリフト部及び素子外周部(耐圧構造部)を示す平面図、図10は図9中のA−A′線に沿って切断した状態を示す縦断面図、図11は図9中のB−B′線に沿って切断した状態を示す縦断面図である。なお、図9ではドリフト部の1/4を斜線部分で示してある。
【0004】
このnチャネル縦形MOSFETは、裏側のドレイン電極18が導電接触した低抵抗のn+ ドレイン層(コンタクト層)11の上に形成された第1の並列pn構造のドレイン・ドリフト部22と、このドリフト部22の表面層に選択的に形成された素子活性領域たる高不純物濃度のpベース領域(pウェル,チャネル領域)13aと、そのpベース領域13a内の表面側に選択的に形成された高不純物濃度のn+ ソース領域14と、基板表面上にゲート絶縁膜15を介して設けられたポリシリコン等のゲート電極層16と、層間絶縁膜19aに開けたコンタクト孔を介してpベース領域13a及びn+ ソース領域14に跨って導電接触するソース電極17とを有している。ウェル状のpベース領域13aの中にn+ ソース領域14が浅く形成されており、2重拡散型MOS部を構成している。なお、26はp+ コンタクト領域で、また、図示しない部分でゲート電極層16の上に金属膜のゲート配線が導電接触している。
【0005】
第1の並列pn構造のドレイン・ドリフト部22は、基板の厚み方向に層状縦形のn型ドリフト電路領域22aと基板の厚み方向に層状縦形のp型仕切領域22bとを交互に繰り返して接合した構造である。n型のドリフト電路領域22aは、その上端がpベース領域13aの挾間領域12eに達し、その下端がn+ ドレイン層11に接している。また、p型の仕切領域22bは、その上端がpベース領域13aのウェル底面に接し、その下端がn+ ドレイン層11に接している。
【0006】
基板表面とn+ ドレイン層11との間で縦形ドリフト部22の周りの耐圧構造部20には、基板の厚さ方向に配向する層状縦形のn型領域20aと、基板の厚さ方向に配向する層状縦形のp型領域20bとを交互に繰り返して接合して成る第2の並列pn構造が形成されている。耐圧構造部20の第2の並列pn構造の表面上には、表面保護及び安定化のために、熱酸化膜又は燐シリカガラス(PSG)から成る酸化膜(絶縁膜)23が成膜されている。
【0007】
耐圧構造部20の表面側にはpベース領域を取り囲むように多重のp型リング20cが巡らされている。このp型リング20cは第2の並列pn構造の多数のp型領域20bと電気的に接続するものである。
【0008】
ゲートをソースにショートし、ドレイン電位を正に高めていくと、ドリフト部22の第1の並列pn構造は、n型ドリフト電路領域22aがn+ ドレイン層(コンタクト層)11に導電接続していると共にp型の仕切領域22bがpベース領域13aに導電接続しているため、早期に空乏化し、ドリフト部22から耐圧構造部20へと空乏層が拡張する。ここで、p型リング20cがない場合、耐圧構造部20の第2の並列pn構造のうち、一端がpベース領域13a又はドリフト部22の仕切領域22bに直接接続しているp型領域20bb(図9のドリフト部22からY方向の領域)ではY方向に空乏層が拡張するものの、一端がpベース領域13a又はドリフト部22の仕切領域22bに直接接続していないp型領域20baは電位浮遊状態でガードリングとしてのみ機能するために、ドリフト部22から空乏層のX方向への拡張が弱く、臨界電界に達し易い。ところが、p型リング20cが存在すると、一端がpベース領域13a又はドリフト部22の仕切領域22bに直接接続していないp型領域20baはp型リング20cを介して一端がpベース領域13a又はドリフト部22の仕切領域22bに直接接続しているp型領域20bbに電気的に接続されているため、p型領域20baの電位浮遊状態が解消し、p型領域20baはソース電位側に固定されるので、p型領域20baでのpn接合も確実に逆バイアスになり、空乏層がドリフト部22からX方向へ拡張する。従って、高耐圧化を図ることができる。
【0009】
【発明が解決しようとする課題】
しかしながら、図9乃至図11に示す縦形MOSFETにあっては、次のような問題点があった。
【0010】
即ち、並列pn構造はエピタキシャル層の成長と選択的イオン打ち込みとを繰り返した後熱拡散で形成するものであるから、耐圧構造部20の並列pn構造はドリフト部22の並列pn構造と同時に形成される。耐圧構造部20の並列pn構造はドリフト部22のオン抵抗の低減のために不純物濃度が高くなっているため、p型領域20bbのp型リング20cまでの距離に応じた電圧降下が少ないので、複数のp型リング20c間に相互電位差が現れ難く、耐圧構造部20の表面電界が緩和され難くなる。耐圧構造部20のp型領域20bの幅がドレイン部22の仕切領域22bの幅よりも狭いと、抵抗断面の縮小によりp型領域20bの距離に応じた電圧降下が現れるため、p型領域20bとp型リング20cとの交差点の電位はある程度ドレイン部22からの距離に応じた電位となるものの、p型リング20cの本数が増える。これでは、リング間隔を拡げざるを得ないため、耐圧構造部20の占有面積の拡大を招き、集積化の障害になる。
【0011】
そこで、上記問題点に鑑み、本発明の課題は、ドリフト部の周りの耐圧構造部が並列pn構造を有する半導体装置において、その耐圧構造部の占有面積の拡大を招かずに、耐圧構造部の表面電界を緩和でき、高耐圧化を図ることができる半導体装置及びその製造方法を提供することにある。
【0012】
【課題を解決するための手段】
上記課題を解決するために、本発明に係る半導体装置の基本構造は、基板の第1主面側に形成された素子活性部に導電接続する第1の電極層と、基板の第2主面側に形成された第1導電型の低抵抗層に導電接続する第2の電極層と、素子活性部と低抵抗層との間に介在し、オン状態ではドリフト電流を縦方向に流すと共にオフ状態では空乏化する縦形ドリフト部と、縦形ドリフト部の周りで第1主面と低抵抗層との間に介在し、オフ状態では空乏化する耐圧構造部とを有し、縦形ドリフト部及び耐圧構造部が基板の厚み方向に配向する縦形第1導電型領域と基板の厚み方向に配向する縦形第2導電型領域とを交互に繰り返して接合して成る並列pn構造を有する。ここで、基板の第1主面側に形成された素子活性部とは、例えば縦型MOSFETの場合は第1主面側で反転層を形成するチャネル拡散層とソース領域を含むスイッチング部、バイポーラトランジスタの場合はエミッタ又はコレクタ領域を含むスイッチング部であり、ドリフト部の第1主面側の能動又は受動部分を指す。
【0013】
そして、本発明においては、耐圧構造部が、並列pn構造の第1主面側に接続する第1導電型の高抵抗層を有し、耐圧構造部の並列pn構造の長さがドリフト部の並列pn構造の長さよりも短いことを特徴する。第1導電型の高抵抗層がない並列pn構造の場合に比して、表面電界を緩和できる。この高抵抗層は第1導電型と第2導電型の不純物の双方をドープして形成することができる。
【0014】
また、本発明は、素子活性部の周りで縦形第2導電型領域に非接続で高抵抗層の主面側に形成された第2導電型のリングとを有することを特徴する。第2導電型のリングが耐圧構造部の縦形第2導電型領域に接続していないため、オフ状態の場合、耐圧構造部における縦形第2導電型領域の幅の広狭に拘わらず、第2導電型のリングには素子活性部又はドリフト部からの距離に応じた電圧降下が現れるので、耐圧構造部の表面電界が緩和される。
【0015】
第2導電型のリングが間隔をおいて複数形成されている構造では、リング間隔を拡げずとも、耐圧構造部の表面電界を緩和できるので、耐圧構造部の占有面積を縮小でき、高集積化を図ることができる。
【0016】
ここで、耐圧構造部の並列pn構造の長さはドリフト部の並列pn構造の長さよりも第1主面側において短いことが望ましい。
【0017】
更に、耐圧構造部の並列pn構造のpn繰り返しピッチを縦形ドリフト部の並列pn構造のpn繰り返しピッチよりも狭くすることが望ましい。遮断瞬時では構造耐圧部での空乏層の拡張がドリフト部よりも早まり、ダイナミック・アバランシェ・ブレイクダウンが構造耐圧部では発生し難くなり、安定した耐圧の確保が可能である。
【0018】
耐圧構造部の周囲には第1導電型のチャネルストッパー領域が形成されていることが望ましい。漏れ電流を低減できる。このチャネルストッパー領域は側縁領域を介して低抵抗層に接続していても良い。耐圧構造部の周囲が第2電極層の電位となるため、耐圧構造部の占有面積を縮小化でき、また素子耐圧の安定化を図ることができる。
【0019】
次に、本発明は、基板の第1主面側に形成された素子活性部に導電接続する第1の電極層と、基板の第2主面側に形成された第1導電型の低抵抗層に導電接続する第2の電極層と、素子活性部と前記低抵抗層との間に介在し、オン状態ではドリフト電流を縦方向に流すと共にオフ状態では空乏化する縦形ドリフト部と、前記縦形ドリフト部の周りで第1主面と低抵抗層との間に介在し、オフ状態では空乏化する耐圧構造部とを有し、縦形ドリフト部及び耐圧構造部が基板の厚み方向に配向する縦形第1導電型領域と前記基板の厚み方向に配向する縦形第2導電型領域とを交互に繰り返して接合して成る並列pn構造を有し、耐圧構造部は並列pn構造の主面側に接続する第1導電型の高抵抗層と素子活性部の周りで縦形第2導電型領域に非接続で前記高抵抗層の主面側に形成された第2導電型のリングとを有する半導体装置の製造方法に関する。
【0020】
この製造方法は、第1導電型の低抵抗基体上の縦形ドリフト部及び耐圧構造部を形成すべき領域において、第1導電型高抵抗のエピタキシャル層を成長させた後、そのエピタキシャル層に離散的に配置した不純物導入窓を介して第2の導電型の不純物イオンを選択的に導入する工程を繰り返す第1の段階と、次いで、新たに第1導電型高抵抗のエピタキシャル層を成長させた後、耐圧構造部を形成すべき領域をマスクした状態で、縦形ドリフト部を形成すべき領域において第2の導電型の不純物イオンを離散的に配置した不純物導入窓を介して選択的に導入する工程を少なくとも1回行う第2の段階と、しかる後、熱処理を施して各エピタキシャル層に選択的に導入した不純物を熱拡散させて層違いの熱拡散領域同士を上下相互に接続し、並列pn構造を形成する第3の段階と、を有することを特徴とする。なお、各エピタキシャル層毎の全面にイオン注入により第1導電型の不純物を導入し、形成される縦形のn型領域の不純物濃度を高め、縦形ドリフト部のオン抵抗の低減を図っても構わない。
【0021】
このように、各エピタキシャル層に仕込んだ不純物を最後に熱拡散させて会合させ、縦形第1導電型領域と縦形第2導電型領域とを一気に形成するものであるから、並列pn構造の形成が容易であるが、第2の段階では耐圧構造部のエピタキシャル層がマスクで覆われているため、不純物イオンの導入が阻止されているので、耐圧構造部の並列pn構造の長さはドリフト部のそれに比して短くすることができ、耐圧構造部の並列pn構造の上に形成される第1導電型高抵抗のエピタキシャル層に第2導電型のリングを形成できる。ドリフト部及び耐圧構造部の並列pn構造が同じ長さの場合に比し、特段のプロセス追加を招かずに済む。
【0022】
この製造方法においては、各エピタキシャル層毎の全面にイオン注入により第1導電型の不純物を導入する場合、上層側のエピタキシャル層での耐圧構造部では第1導電型の不純物導入を阻止するための専用のマスクの成膜及びその除去工程を必要とし、工程数の増加を招く。そこで、第2の段階としては、新たに第1導電型高抵抗のエピタキシャル層を成長させた後、全面に第1の導電型の不純物イオンを導入してから、耐圧構造部を形成すべき領域での不純物導入窓のピッチと窓幅が前記縦形ドリフト部を形成すべき領域でのピッチと窓幅よりも狭いマスクを形成して第2の導電型の不純物イオンを選択的に導入する工程を少なくとも1回行う方法を採用する。上層側のエピタキシャル層の耐圧構造部となるべき領域には、ドリフト部となるべき範囲での不純物導入窓のピッチ及び窓幅よりも狭いピッチ及び窓幅のマスクが覆われているので、熱拡散工程では、導入された分散的な狭限定領域の第2の不純物はその拡散により第1の不純物の拡散と混ざり合うことから、上層側のエピタキシャル層の耐圧構造部に当たる部分には第2導電型の領域が形成されず、略一様な第1導電型の高抵抗層が形成される。従って、第1導電型の不純物導入を阻止するための専用のマスクの成膜及びその除去工程を必要とせず、製造プロセスの簡略化と半導体装置の低コスト化を図ることができる。
【0023】
【発明の実施の形態】
[実施例1]
図1は本発明の実施例1に係る縦形MOSFET素子のチップを示す概略平面図、図2は図1中のA−A′線に沿って切断した状態を示す縦断面図、図3は図1中のB−B′線に沿って切断した状態を示す縦断面図である。なお、図1ではドリフト部の1/4を斜線部分で示してある。
【0024】
本例の縦形MOSFETは、裏側のドレイン電極18が導電接触した低抵抗のn+ ドレイン層(コンタクト層)11の上に形成された第1の並列pn構造のドレイン・ドリフト部22と、このドリフト部22の表面層に選択的に形成された素子活性領域たる高不純物濃度のpベース領域(pウェル)13aと、そのpベース領域13a内の表面側に選択的に形成された高不純物濃度のn+ ソース領域14と、基板表面上にゲート絶縁膜15を介して設けられたポリシリコン等のゲート電極層16と、層間絶縁膜19aに開けたコンタクト孔を介してpベース領域13a及びn+ ソース領域14に跨って導電接触するソース電極17とを有している。ウェル状のpベース領域13aの中にn+ ソース領域14が浅く形成されており、2重拡散型MOS部を構成している。なお、26はp+ コンタクト領域で、また、図示しない部分でゲート電極層16の上に金属膜のゲート配線が導電接触している。
【0025】
第1の並列pn構造のドレイン・ドリフト部22は、基板の厚み方向に層状縦形のn型ドリフト電路領域22aと基板の厚み方向に層状縦形のp型仕切領域22bとを交互に繰り返して接合した構造である。n型のドリフト電路領域22aは、その上端がpベース領域13の挾間領域12eに達し、その下端がn+ ドレイン層11に接している。また、p型の仕切領域22bは、その上端がpベース領域13aのウェル底面に接し、その下端がn+ ドレイン層11に接している。
【0026】
縦形ドリフト部22の周りの耐圧構造部120は、基板の厚さ方向に配向する層状縦形のn型領域120aと、基板の厚さ方向に配向する層状縦形のp型領域120bとを交互に繰り返して接合して成る第2の並列pn構造を有している。この耐圧構造部120の第2の並列pn構造の長さ(基板厚方向の長さ)は縦形ドリフト部22の第1の並列pn構造のそれよりも短くなっている。また本例の場合、耐圧構造部120の第2の並列pn構造の繰り返しピッチは縦形ドリフト部22の第1の並列pn構造の繰り返しピッチと同じである。耐圧構造部120のうち、第2の並列pn構造の主面側にはn型の高抵抗層122が形成されている。そして、pベース領域13aの周りには複数のp型リング124a〜124eが形成されている。各p型リング124a〜124eは第2の並列pn構造のp型領域120bに非接続で高抵抗層122の主面側に形成されており、図1に示すように、平面y方向ではp型領域120bに直交し、平面x方向ではp型領域120bに平行している。
【0027】
耐圧構造部120の周りにはn型側縁領域126が形成されており、n型側縁領域126の主面側にはn+ のチャネルストッパー領域128が形成されている。なお、耐圧構造部120の主面上には、表面保護及び安定化のために、熱酸化膜又は燐シリカガラス(PSG)から成る酸化膜(絶縁膜)23が成膜されている。
【0028】
このように、複数のp型リング124a〜124eが耐圧構造部120の第2の並列pn構造のp型領域120bに直接接続していないため、オフ状態では、p型リング124a〜124eにはpベース領域13a又はドリフト部22からの距離に応じた電圧降下が現れるので、耐圧構造部120の表面電界が緩和される。また、耐圧構造部120の占有面積を縮小でき、高集積化を図ることができる。
【0029】
また、チャネルストッパー領域120が形成されているため、漏れ電流を低減できる。このチャネルストッパー領域120は側縁領域126を介してn+ ドレイン層11に接続されているため、耐圧構造部120の周囲がドレイン電圧となるため、耐圧構造部120の占有面積を縮小化でき、また素子耐圧の安定化を図ることができる。また、遮断瞬時では構造耐圧部120での空乏層の拡張がドリフト部22よりも早まり、ダイナミック・アバランシェ・ブレイクダウンが耐圧構造部120では発生し難くなり、安定した耐圧の確保が可能である。
【0030】
なお、本例ではp型リング124a〜124eの表面が酸化膜23で覆われているが、p型リング124a〜124eに接続してフィールドプレートが形成されていても耐圧を保持することができる。
【0031】
[実施例2]
図4は本発明の実施例2に係る縦形MOSFETを示す部分縦断面図である。本例の実施例1と異なる点は、耐圧構造部220の第2の並列pn構造の繰り返しピッチが縦形ドリフト部22の第1の並列pn構造の繰り返しピッチよりも狭いところにある。第2の並列pn構造のp型領域220bが幅狭になっても、p型リング124a〜124eを幅狭に合わせる必要がなく、それらの間隔を自由に設計できる。また、遮断瞬時では構造耐圧部220での空乏層の拡張がドリフト部22よりも早まり、ダイナミック・アバランシェ・ブレイクダウンが耐圧構造部220では発生し難くなり、安定した耐圧の確保が可能である。
【0032】
[実施例3]
図5は本発明の実施例3に係る縦形MOSFETを示す部分縦断面図である。
【0033】
本例と実施例1との違いは、ドリフト部222の第1の並列pn構造の上端側にも高抵抗層122が形成されており、pベース領域13aにはp型仕切領域22bが接続していないと共に、n型ドリフト電路領域22aもpベース領域13の挾間領域12eに接続していないところにある。従って、ドリフト部222の第1の並列pn構造の上端と耐圧構造部120の第2の並列pn構造の上端とが斉一している。
【0034】
本例の場合、実施例1及び2の場合に比し、並列pn構造を形成する際のエピタキシャル層の成長回数とイオン注入回数を減らすことができ、低コスト化を図ることができる。勿論、従来のMOSFETに比べ、同じ耐圧クラスで十分に低いオン抵抗を得ることができる。なお、本例においても、実施例2と同様に、耐圧構造部120の第2の並列pn構造の繰り返しピッチをドリフト部22の第1の並列pn構造の繰り返しピッチよりも狭くしても、同様の効果を得ることができる。
【0035】
[実施例4]
図6(a)〜(g)は本発明の実施例1の製造方法を示す工程断面図である。
【0036】
まず、図6(a)に示す如く、n+ ドレイン層11となるべきn型の低抵抗半導体基体の上に第1層目のn型高抵抗のエピタキシャル層30aを成長させる。
【0037】
次いで、図6(b)に示す如く、イオン注入法によりn型の不純物となる燐イオン31を注入し、エピタキシャル層30aの表面下に燐原子32を導入する。
【0038】
次いで、図6(c)に示す如く、エピタキシャル層30aの表面に、フォトリソグラフィーによりドリフト部22及びその耐圧構造部120となるべき範囲で同一ピッチの不純物導入窓33aが開けられたレジストマスク33を形成した後、イオン注入法によりp型の不純物となるホウ素イオン34を注入し、エピタキシャル層30aの表面下にホウ素原子35を選択的に導入する。なお、燐イオン31の注入工程とホウ素イオン34の注入工程はどちらを先にしても構わない。また、エピタキシャル層30aが高不純物濃度である場合は、その逆導電型のホウ素イオン34の選択的導入だけで良い。
【0039】
次いで、レジストマスク33を除去した後、図6(d)に示す如く、第1層目のエピタキシャル層30aの上に第2層目のn型高抵抗のエピタキシャル層30bを成長させて、上記と同様な不純物導入工程を施し、更に、第3層目のn型高抵抗のエピタキシャル層30cを成長させる。なお、要求される耐圧クラスに応じて、エピタキシャル層の成長工程と不純物導入工程とを交互に繰り返す。この後、ドリフト部22となるべき範囲を窓開けしたレジストマスク36で覆い、イオン注入法によりn型の不純物となる燐イオン31を注入し、エピタキシャル層30cのドリフト部22となるべき表面下に燐原子32を導入する。
【0040】
次いで、図6(e)に示す如く、レジストマスク36の外、フォトリソグラフィーによりドリフト部22となるべき範囲で同一ピッチの不純物導入窓33aが開けられたレジストマスク33を形成した後、イオン注入法によりp型の不純物となるホウ素イオン34を注入し、エピタキシャル層30cの表面下にホウ素原子35を選択的に導入する。
【0041】
次いで、レジストマスク36及びレジストマスク33を除去した後、図6(f)に示す如く、第4層目のn型高抵抗のエピタキシャル層30dを成長させる。
【0042】
しかる後、図6(g)に示す如く、熱処理によってエピタキシャル層30a〜30dに導入されて仕込まれた燐元素32とホウ素元素35を同時に一斉熱拡散させて、各拡散中心から拡散する拡散単位領域を上下相互に接続させ、ドリフト部22におけるn型のドリフト電路領域22aとp型の仕切領域22b並びに耐圧構造部120のn型領域120aとp型領域120bとを同時に形成する。これらの縦形領域は拡散単位領域の相互連結で形成されたものであるから、熱拡散が十分であればpn接合は略平坦面として観察できるが、拡散中心を最大濃度部として濃度分布を呈している。なお、並列pn構造のpn接合は平坦面である必要もないことから、凹であっても構わない。
【0043】
第3層目のエピタキシャル層30cの耐圧構造部120となるべき領域にはレジストマスク36が覆われていたので、不純物導入がなく、第4層目のエピタキシャル層30dの耐圧構造部120に当たる部分がn型の高抵抗層122として残る。この後、第4層目のエピタキシャル層30c又はその上層の成長させたエピタキシャル層に通常のプロセスによりpベース領域13a及びp型リング124a〜124eを同時に形成し、2重拡散型MOSFETを完成する。
【0044】
このように、各エピタキシャル層30a〜30dに仕込んだ不純物を最後に熱拡散させて会合させて並列pn構造を形成することができるが、耐圧構造部120のエピタキシャル層30cがレジストマスク36で覆われていたため、不純物イオンの導入が阻止されているので、耐圧構造部120の並列pn構造の長さはドリフト部22のそれに比して短くすることができ、エピタキシャル層30cにp型リング124a〜124eをpベース領域13aと同時に形成できる。ドリフト部22及び耐圧構造部120の並列pn構造が同じ長さの場合に比し、特段のプロセス追加を招かずに済み、低コスト化を図ることができる。
【0045】
なお、実施例2のように、耐圧構造部220の第2の並列pn構造の繰り返しピッチが縦形ドリフト部22の第1の並列pn構造の繰り返しピッチよりも狭い構造を得るためには、図6(c)に示すレジストマスク33を、ドリフト部22となるべき範囲での不純物導入窓のピッチ及び窓幅よりも耐圧構造部220となるべき範囲での不純物導入窓33cのピッチ及び窓幅を狭くする。
【0046】
[実施例5]
図7(a)〜(g)は本発明の実施例1に係る別の製造方法を示す工程断面図である。
【0047】
本例においては、(a)〜(c)の工程を繰り返すところまでは実施例4と同じである。次いで、レジストマスク33を除去した後、図7(d)に示す如く、第1層目のエピタキシャル層30aの上に第2層目のn型高抵抗のエピタキシャル層30bを成長させて、上記と同様な不純物導入工程を施し、更に、第3層目のn型高抵抗のエピタキシャル層30cを成長させる。なお、要求される耐圧クラスに応じて、エピタキシャル層の成長工程と不純物導入工程とを交互に繰り返す。この後、イオン注入法によりn型の不純物となる燐イオン31を全面注入し、エピタキシャル層30cの表面下に燐原子32を導入する。
【0048】
次いで、図7(e)に示す如く、ドリフト部22となるべき範囲での不純物導入窓33bのピッチ及び窓幅よりも耐圧構造部120となるべき範囲での不純物導入窓33cのピッチ及び窓幅が狭いレジストマスク33′をフォトリソグラフィーにより形成した後、イオン注入法によりp型の不純物となるホウ素イオン34を注入し、エピタキシャル層30cの表面下にホウ素原子35を選択的に導入する。
【0049】
次いで、レジストマスク33′を除去した後、図7(f)に示す如く、第4層目のn型高抵抗のエピタキシャル層30dを成長させる。
【0050】
しかる後、図7(g)に示す如く、熱処理によってエピタキシャル層30a〜30dに導入されて仕込まれた燐元素32とホウ素元素35を同時に一斉熱拡散させて、各拡散中心から拡散する拡散単位領域を上下相互に接続させ、ドリフト部22におけるn型のドリフト電路領域22aとp型の仕切領域22b並びに耐圧構造部120のn型領域120aとp型領域120bとを同時に形成する。これらの縦形領域は拡散単位領域の相互連結で形成されたものであるから、熱拡散が十分であればpn接合は略平坦面として観察できるが、拡散中心を最大濃度部として濃度分布を呈している。なお、並列pn構造のpn接合は平坦面である必要もないことから、凹であっても構わない。
【0051】
第3層目のエピタキシャル層30cの耐圧構造部120となるべき領域には、ドリフト部22となるべき範囲での不純物導入窓33bのピッチ及び窓幅よりも狭いピッチ及び窓幅のレジストマスク36が覆われていたので、熱拡散工程では、導入された分散的な狭限定領域のホウ素原子35はその拡散により燐元素32の拡散と混ざり合うことから、第4層目のエピタキシャル層30dの耐圧構造部120に当たる部分にはp型領域が形成されず、略一様なn型の高抵抗層122が形成される。従って、実施例5における図6(d)のような、燐イオン31の導入を阻止するための専用のレジストマスク36の成膜及びその除去工程を間挿する必要がなく、製造プロセスの簡略化と半導体装置の低コスト化を図ることができる。
【0052】
なお、この後、第4層目のエピタキシャル層30c又はその上層の成長させたエピタキシャル層に通常のプロセスによりpベース領域13a及びp型リング124a〜124eを同時に形成し、2重拡散型MOSFETを完成する。
【0053】
[実施例6]
図8(a)〜(e)は本発明の実施例3の製造方法を示す工程断面図である。
【0054】
本例においては、(a)〜(c)の工程を繰り返すところまでは実施例4と同じである。なお、要求される耐圧クラスに応じて、エピタキシャル層の成長工程と不純物導入工程とを交互に繰り返す。次いで、レジストマスク33を除去した後、図7(d)に示す如く、第1層目のエピタキシャル層30aの上に第2層目のn型高抵抗のエピタキシャル層30bを成長させる。
【0055】
しかる後、図8(e)に示す如く、熱処理によってエピタキシャル層30a〜30dに導入されて仕込まれた燐元素32とホウ素元素35を同時に一斉熱拡散させて、各拡散中心から拡散する拡散単位領域を上下相互に接続させ、ドリフト部222におけるn型のドリフト電路領域22aとp型の仕切領域22b並びに耐圧構造部120のn型領域120aとp型領域120bとを同時に形成する。これらの縦形領域は拡散単位領域の相互連結で形成されたものであるから、熱拡散が十分であればpn接合は略平坦面として観察できるが、拡散中心を最大濃度部として濃度分布を呈している。なお、並列pn構造のpn接合は平坦面である必要もないことから、凹であっても構わない。この後、通常のプロセスによりpベース領域13a及びp型リング124a〜124eを同時に形成し、2重拡散型MOSFETを完成する。本例の場合、並列pn構造を形成する際のエピタキシャル層の成長回数とイオン注入回数を減らすことができ、低コスト化を図ることができる。
【0056】
以上説明したように、本発明においては、耐圧構造部が、並列pn構造の第1主面側に接続する第1導電型の高抵抗層を有し、耐圧構造部の並列pn構造の長さがドリフト部の並列pn構造の長さよりも短いことを特徴する。第1導電型の高抵抗層がない並列pn構造の場合に比して、表面電界を緩和できる。また、素子活性部の周りで縦形第2導電型領域に非接続で高抵抗層の主面側に形成された第2導電型のリングとを有することを特徴する。第2導電型のリングが耐圧構造部の縦形第2導電型領域に接続していないため、オフ状態の場合、耐圧構造部における縦形第2導電型領域の幅の広狭に拘わらず、第2導電型のリングには素子活性部又はドリフト部からの距離に応じた電圧降下が現れるので、耐圧構造部の表面電界が緩和される。
【0057】
第2導電型のリングが間隔をおいて複数形成されている構造では、リング間隔を拡げずとも、耐圧構造部の表面電界を緩和できるので、耐圧構造部の占有面積を縮小でき、高集積化を図ることができる。
【0058】
また、本発明の製造方法において、第2の段階では耐圧構造部のエピタキシャル層がマスクで覆われているため、不純物イオンの導入が阻止されているので、耐圧構造部の並列pn構造の長さはドリフト部のそれに比して短くすることができ、耐圧構造部の並列pn構造の上に形成される第1導電型高抵抗のエピタキシャル層に第2導電型のリングを形成できる。ドリフト部及び耐圧構造部の並列pn構造が同じ長さの場合に比し、特段のプロセス追加を招かずに済む。
【図面の簡単な説明】
【図1】本発明の実施例1に係る縦形MOSFET素子のチップを示す概略平面図である。
【図2】図1中のA−A′線に沿って切断した状態を示す縦断面図である。
【図3】図1中のB−B′線に沿って切断した状態を示す縦断面図である。
【図4】本発明の実施例2に係る縦形MOSFETを示す部分縦断面図である。
【図5】本発明の実施例3に係る縦形MOSFETを示す部分縦断面図である。
【図6】(a)〜(g)は本発明の実施例1の製造方法を示す工程断面図である。
【図7】(a)〜(g)は本発明の実施例1の別の製造方法を示す工程断面図である。
【図8】(a)〜(e)は本発明の実施例3の製造方法を示す工程断面図である。
【図9】縦形MOSFETにおけるドリフト部及び素子外周部(耐圧構造部)を示す平面図である。
【図10】図9中のA−A′線に沿って切断した状態を示す縦断面図である。
【図11】図9中のB−B′線に沿って切断した状態を示す縦断面図である。
【符号の説明】
11…n+ ドレイン層(コンタクト層)
12e…pベース領域の挾間領域
13a…pベース領域(pウェル)
14…n+ ソース領域
15…ゲート絶縁膜
16…ゲート電極層
17…ソース電極
18…ドレイン電極
19a…層間絶縁膜
22,222…ドレイン・ドリフト部
22a…層状縦形のn型ドリフト電路領域
22b…層状縦形のp型仕切領域
23…酸化膜(絶縁膜)
26…p+ コンタクト領域
30a〜30e…n型高抵抗のエピタキシャル層
31…燐イオン
32…燐原子
33a〜33c…不純物導入窓
33,33′,36…レジストマスク
34…ホウ素イオン
35…ホウ素原子
120,220…耐圧構造部
120a,220a…層状縦形のn型領域
120b,220b…層状縦形のp型領域
122…n型の高抵抗層
124a〜124e…p型リング
126…n型側縁領域
128…n+ のチャネルストッパー領域
Claims (10)
- 基板の第1主面側に形成された素子活性部に導電接続する第1の電極層と、前記基板の第2主面側に形成された第1導電型の低抵抗層に導電接続する第2の電極層と、前記素子活性部と前記低抵抗層との間に介在し、オン状態ではドリフト電流を縦方向に流すと共にオフ状態では空乏化する縦形ドリフト部と、前記縦形ドリフト部の周りで前記第1主面と前記低抵抗層との間に介在し、オフ状態では空乏化する耐圧構造部とを有し、前記縦形ドリフト部及び前記耐圧構造部が前記基板の厚み方向に配向する縦形第1導電型領域と前記基板の厚み方向に配向する縦形第2導電型領域とを交互に繰り返して接合して成る並列pn構造を有する半導体装置において、
前記耐圧構造部は、前記並列pn構造の前記第1主面側に接続する第1導電型の高抵抗層を有し、前記耐圧構造部の並列pn構造の長さが前記ドリフト部の並列pn構造の長さよりも短いことを特徴する半導体装置。 - 請求項1において、前記高抵抗層が第1導電型と第2導電型の不純物の双方をドープして形成されていることを特徴する半導体装置。
- 請求項1において、前記素子活性部の周りで前記縦形第2導電型領域に非接続で前記高抵抗層の主面側に形成された第2導電型のリングとを有することを特徴する半導体装置。
- 請求項3において、前記第2導電型のリングが間隔をおいて複数形成されていることを特徴とする半導体装置。
- 請求項1乃至請求項4のいずれか一項において、前記耐圧構造部の並列pn構造の長さは前記ドリフト部の並列pn構造の長さよりも前記第1主面側において短いことを特徴とする半導体装置。
- 請求項1乃至請求項5のいずれか一項において、前記耐圧構造部の並列pn構造のpn繰り返しピッチは前記縦形ドリフト部の並列pn構造のpn繰り返しピッチよりも狭いことを特徴とする半導体装置。
- 請求項1乃至請求項6のいずれか一項において、前記耐圧構造部の周囲に形成された第1導電型のチャネルストッパー領域を有することを特徴とする半導体装置。
- 請求項7において、前記チャネルストッパー領域は第1導電型の側縁領域を介して前記低抵抗層に接続していることを特徴とする半導体装置。
- 基板の第1主面側に形成された素子活性部に導電接続する第1の電極層と、前記基板の第2主面側に形成された第1導電型の低抵抗層に導電接続する第2の電極層と、前記素子活性部と前記低抵抗層との間に介在し、オン状態ではドリフト電流を縦方向に流すと共にオフ状態では空乏化する縦形ドリフト部と、前記縦形ドリフト部の周りで前記第1主面と前記低抵抗層との間に介在し、オフ状態では空乏化する耐圧構造部とを有し、前記縦形ドリフト部及び前記耐圧構造部が前記基板の厚み方向に配向する縦形第1導電型領域と前記基板の厚み方向に配向する縦形第2導電型領域とを交互に繰り返して接合して成る並列pn構造を有し、前記耐圧構造部は前記並列pn構造の主面側に接続する第1導電型の高抵抗層と前記素子活性部の周りで前記縦形第2導電型領域に非接続で前記高抵抗層の主面側に形成された第2導電型のリングとを有する半導体装置の製造方法であって、
第1導電型の低抵抗基体上の前記縦形ドリフト部及び前記耐圧構造部を形成すべき領域において、第1導電型高抵抗のエピタキシャル層を成長させた後、そのエピタキシャル層に離散的に配置した不純物導入窓を介して第2の導電型の不純物イオンを選択的に導入する工程を繰り返す第1の段階と、次いで、新たに第1導電型高抵抗のエピタキシャル層を成長させた後、前記耐圧構造部を形成すべき領域をマスクした状態で、前記縦形ドリフト部を形成すべき領域において第2の導電型の不純物イオンを離散的に配置した不純物導入窓を介して選択的に導入する工程を少なくとも1回行う第2の段階と、しかる後、熱処理を施して前記各エピタキシャル層に選択的に導入した前記不純物を熱拡散させて層違いの熱拡散領域同士を上下相互に接続し、前記並列pn構造を形成する第3の段階と、を有することを特徴とする半導体装置の製造方法。 - 基板の第1主面側に形成された素子活性部に導電接続する第1の電極層と、前記基板の第2主面側に形成された第1導電型の低抵抗層に導電接続する第2の電極層と、前記素子活性部と前記低抵抗層との間に介在し、オン状態ではドリフト電流を縦方向に流すと共にオフ状態では空乏化する縦形ドリフト部と、前記縦形ドリフト部の周りで前記第1主面と前記低抵抗層との間に介在し、オフ状態では空乏化する耐圧構造部とを有し、前記縦形ドリフト部及び前記耐圧構造部が前記基板の厚み方向に配向する縦形第1導電型領域と前記基板の厚み方向に配向する縦形第2導電型領域とを交互に繰り返して接合して成る並列pn構造を有し、前記耐圧構造部は前記並列pn構造の主面側に接続する第1導電型の高抵抗層と前記素子活性部の周りで前記縦形第2導電型領域に非接続で前記高抵抗層の主面側に形成された第2導電型のリングとを有する半導体装置の製造方法であって、
第1導電型の低抵抗基体上の前記縦形ドリフト部及び前記耐圧構造部を形成すべき領域において、第1導電型高抵抗のエピタキシャル層を成長させた後、そのエピタキシャル層に離散的に配置した不純物導入窓を介して第2の導電型の不純物イオンを選択的に導入する工程を繰り返す第1の段階と、次いで、新たに第1導電型高抵抗のエピタキシャル層を成長させた後、全面に第1の導電型の不純物イオンを導入してから、前記耐圧構造部を形成すべき領域での不純物導入窓のピッチと窓幅が前記縦形ドリフト部を形成すべき領域でのピッチと窓幅よりも狭いマスクを形成して第2の導電型の不純物イオンを選択的に導入する工程を少なくとも1回行う第2の段階と、しかる後、熱処理を施して前記各エピタキシャル層に選択的に導入した前記不純物を熱拡散させて層違いの熱拡散領域同士を上下相互に接続し、前記並列pn構造を形成する第3の段階と、を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001307314A JP3731520B2 (ja) | 2001-10-03 | 2001-10-03 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001307314A JP3731520B2 (ja) | 2001-10-03 | 2001-10-03 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003115589A JP2003115589A (ja) | 2003-04-18 |
JP3731520B2 true JP3731520B2 (ja) | 2006-01-05 |
Family
ID=19126793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001307314A Expired - Lifetime JP3731520B2 (ja) | 2001-10-03 | 2001-10-03 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3731520B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4882212B2 (ja) * | 2003-08-20 | 2012-02-22 | 株式会社デンソー | 縦型半導体装置 |
JP2006005275A (ja) * | 2004-06-21 | 2006-01-05 | Toshiba Corp | 電力用半導体素子 |
JP2007173418A (ja) * | 2005-12-20 | 2007-07-05 | Toshiba Corp | 半導体装置 |
JP5124999B2 (ja) * | 2006-06-15 | 2013-01-23 | 富士電機株式会社 | 半導体装置およびその製造方法 |
US8716792B2 (en) | 2008-09-30 | 2014-05-06 | Infineon Technologies Austria Ag | Semiconductor device with a charge carrier compensation structure and method for the production of a semiconductor device |
JP5491723B2 (ja) * | 2008-11-20 | 2014-05-14 | 株式会社東芝 | 電力用半導体装置 |
CN102473721B (zh) * | 2009-07-31 | 2015-05-06 | 富士电机株式会社 | 半导体装置 |
JP5533067B2 (ja) * | 2010-03-15 | 2014-06-25 | 富士電機株式会社 | 超接合半導体装置の製造方法 |
JP6009731B2 (ja) * | 2010-10-21 | 2016-10-19 | 富士電機株式会社 | 半導体装置 |
JP5664142B2 (ja) | 2010-11-09 | 2015-02-04 | 富士電機株式会社 | 半導体装置 |
JP5719167B2 (ja) * | 2010-12-28 | 2015-05-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5915076B2 (ja) | 2011-10-21 | 2016-05-11 | 富士電機株式会社 | 超接合半導体装置 |
JP6323556B2 (ja) * | 2014-07-04 | 2018-05-16 | 富士電機株式会社 | 半導体装置 |
JP2019054169A (ja) * | 2017-09-15 | 2019-04-04 | 株式会社東芝 | 半導体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69833743T2 (de) * | 1998-12-09 | 2006-11-09 | Stmicroelectronics S.R.L., Agrate Brianza | Herstellungmethode einer integrierte Randstruktur für Hochspannung-Halbleiteranordnungen |
JP4450122B2 (ja) * | 1999-11-17 | 2010-04-14 | 株式会社デンソー | 炭化珪素半導体装置 |
JP4483001B2 (ja) * | 2000-02-17 | 2010-06-16 | 富士電機システムズ株式会社 | 半導体素子 |
-
2001
- 2001-10-03 JP JP2001307314A patent/JP3731520B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003115589A (ja) | 2003-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4765012B2 (ja) | 半導体装置及びその製造方法 | |
US10727318B2 (en) | Semiconductor device VDMOS having a gate insulating film having a high dielectric constant portion contacting the drift region for relaxing an electric field generated in the gate insulating film | |
JP4874516B2 (ja) | トレンチショットキー整流器が組み込まれたトレンチ二重拡散金属酸化膜半導体トランジスタ | |
JP3951522B2 (ja) | 超接合半導体素子 | |
US8035158B2 (en) | Semiconductor device | |
US7462909B2 (en) | Semiconductor device and method of fabricating the same | |
US7649223B2 (en) | Semiconductor device having superjunction structure and method for manufacturing the same | |
US6620667B2 (en) | Method of making a HF LDMOS structure with a trench type sinker | |
JP3731520B2 (ja) | 半導体装置及びその製造方法 | |
US20090085111A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2012074441A (ja) | 電力用半導体装置 | |
US8455958B2 (en) | Insulated gate semiconductor device with well region edge positioned within ring-shaped buffer trench | |
KR20180062379A (ko) | 반도체 장치, rc-igbt 및 반도체 장치의 제조 방법 | |
JP7505217B2 (ja) | 超接合半導体装置および超接合半導体装置の製造方法 | |
TWI741185B (zh) | 半導體裝置及半導體裝置之製造方法 | |
US7538388B2 (en) | Semiconductor device with a super-junction | |
JP6005903B2 (ja) | 半導体装置の製造方法 | |
US10651277B2 (en) | Semiconductor device and method of manufacturing the same | |
WO2022202936A1 (ja) | 炭化珪素半導体装置およびそれを用いたインバータ回路、炭化珪素半導体装置の製造方法 | |
JP5023423B2 (ja) | 縦型絶縁ゲート型電界効果トランジスタおよびその製造方法 | |
CN114388612A (zh) | 半导体装置及半导体装置的制造方法 | |
JP4765104B2 (ja) | 超接合半導体素子の製造方法 | |
JP2002141505A (ja) | 電界効果トランジスタ | |
JP2007109712A (ja) | トランジスタ、ダイオード | |
JP7521553B2 (ja) | 炭化珪素半導体装置およびそれを用いたインバータ回路、炭化珪素半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040210 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050825 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050920 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051003 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3731520 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121021 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131021 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |