JP3725078B2

JP3725078B2 - 半導体力学量センサの製造方法

Info

Publication number: JP3725078B2
Application number: JP2002010210A
Authority: JP
Inventors: 哲夫藤井; 正人今井
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2002-01-18
Filing date: 2002-01-18
Publication date: 2005-12-07
Anticipated expiration: 2020-12-07
Also published as: JP2002303517A

Description

【０００１】
【産業上の利用分野】
この発明は半導体力学量センサの製造方法に関し、特にヨーレイトセンサの製造に好適なものである。
【０００２】
【従来の技術】
本願出願人はすでに、平成４年特許願第２２３０７２号にて半導体ヨーレイトセンサを提案している。これは、図１７に示すように、半導体基板の一部に当該基板と離間した梁構造を形成し、その梁の先端に形成された錘の一面と同錘面と対向する基板壁面に交流電力を加えて静電気により錘を励振させ、当該錘の励振方向に対し直交する軸方向において錘の一面と同錘面と対向する基板壁面に電極を対向配置して当該対向電極間の容量の変化を電気的に検出して同方向に働くヨーレイトを検出するようにしたものである。
【０００３】
【発明が解決しようとする課題】
ところが、この半導体ヨーレイトセンサの如く２方向に可動する半導体力学センサにおいては、その具体的構造という観点からは不十分であるとともにセンサの製造方法については何ら触れられておらず今後の課題となっている。
【０００４】
そこで、この発明の目的は、梁励振タイプの容量検出方式によるヨーレイトセンサ及びそれを容易に製造することができる半導体力学量センサの製造方法を提供することにある。
【０００５】
【課題を解決するための手段】
本願発明は、シリコン基板からなる第１の層と、前記第１の層上に配置された絶縁層からなる第２の層と、前記第２の層上に配置されたシリコン層からなる第３の層と、前記第３の層上に配置された絶縁膜からなる第４の層と、前記第４の層上に配置されたシリコン層からなる第５の層とを備え、半導体力学量センサを構成する固定部、及び該固定部に対向配置されて力学量の印加に応じて変位する可動部が前記第５の層に形成され、前記第４の層に設けられるコンタクト領域を介して前記第５の層の一部と前記題３の層の一部が電気的に接続される半導体力学量センサの製造方法であって、前記第５の層に所定深さの溝を形成するとともに、前記溝に充填材を配設する工程と、前記充填材の表面上に前記絶縁膜よりなる前記第４の層を形成し、当該第４の層の所定位置にコンタクト領域を形成する工程と、前記コンタクト領域を含む前記第４の層上に、シリコン層よりなる前記第３の層を形成する工程と、前記第３の層上に絶縁膜からなる第２の層を形成するとともに、該第２の層の表面を平坦化研磨する工程と、前記第２の層の平坦化研磨された表面と、シリコン基板からなる前記第１の層とを接合する工程と、前記第５の層の前記第４の層側とは反対の表面を選択研磨して、前記充填材を露出させる工程と、エッチングにより前記第５の層の前記充填材の一部を除去して、半導体力学量センサを構成する前記固定部及び前記可動部を画定する工程とを備えることを特徴とする半導体力学量センサの製造方法をその要旨とする。
【０００７】
【実施例】
（第１実施例）
以下、この発明を具体化した一実施例を図面に従って説明する。
【０００８】
図２には、本実施例における半導体ヨーレイトセンサの概略平面図を示す。つまり、本センサは単結晶シリコン基板１０１に片持ち梁１０２が形成され、その先端に錘１３９が形成されている。又、錘１３９の先端部には梁の延設方向に３つの突起１０３，１０４，１０５が離間して延設されている。又、片持ち梁１０２（錘１３９）の先端面に対向する単結晶シリコン基板１側には、突起１０３と１０４との間において２つの突起１０６，１０７が離間して突起１０３，１０４の延設方向に平行状態にて延設されている。同様に、片持ち梁１０２（錘１３９）の先端面に対向するシリコン基板１０１側には、突起１０４と１０５との間において２つの突起１０８，１０９が離間して突起１０４，１０５の延設方向に平行状態にて延設されている。
【０００９】
又、図３には、電極を含めた半導体ヨーレイトセンサの平面図を示す。さらに、図１には、図３のＡ−Ａ断面図を示す。尚、ＳＯＩ回路に形成するＩＣ回路、配線等は省略し、本センサにおける容量を取り出す電極および振動電極等のみに関して外部取り出し用のアルミ電極のみを示してある。つまり、全ての電極取り出し部が単結晶シリコン基板１０１の主表面上に形成されている。
【００１０】
図１に示すように、単結晶シリコン基板１１０上にＳｉＯ₂膜１１１を介して単結晶シリコン基板１０１が接合され、この単結晶シリコン基板１０１に前述した梁構造が形成されている。
【００１１】
図１，３において、片持ち梁１０２の錘１３９の表面には可動電極１１２が形成されている。この可動電極１１２は、錘１３９の３つの突起１０３，１０４，１０５を含むものである。又、錘１３９の下方には、２つの電極１１３，１１４が並設されている。励振用電極１１４は、交流電力を加えて静電気により錘１３９を励振させるためのものである。つまり、可動電極１１２と励振用電極１１４とにより励振用対向電極が形成されている。
【００１２】
一方、センス用電極１１３は錘１３９の励振を検知するためのものであり、錘１３９の励振に伴う出力信号に基づいてフィードバック制御により所定の錘１３９の励振が行われる。つまり、可動電極１１２とセンス用電極１１３とにより励振のフィードバック用対向電極が形成されている。
【００１３】
又、図３に示すように、片持ち梁１０２の突起１０３を挟んで固定電極１３３と１３４（突起１０６）が形成されるとともに、突起１０４を挟んで固定電極１３５（突起１０７）と１３６（突起１０８）が形成されている。さらに、突起１０５を挟んで固定電極１３７（突起１０９）と１３８が形成されている。つまり、突起１０３（可動電極１１２）と固定電極１３３，１３４とにより対向電極が、又、突起１０４（可動電極１１２）と固定電極１３５，１３６とにより対向電極が形成されている。さらに、突起１０５（可動電極１１２）と固定電極１３７，１３８とにより対向電極が形成されている。
【００１４】
図４〜図８にはその製造工程を示す。以下、製造工程を説明する。図４に示すように、１〜２０Ω・ｃｍのｎ型（１００）単結晶シリコン基板１０１を用意し、単結晶シリコン基板１０１の主表面にドライエッチング又はウェットエッチングにより凹部１１５を所定の深さ、例えば、０．１〜５μｍの深さで形成する。そして、単結晶シリコン基板１０１の主表面にＳｉＯ₂膜を形成し、フォトリソグラフィー手法によりパターンを形成する。続いて、凹部１１５の底部を含む単結晶シリコン基板１０１の主表面にドライエッチング等により０．１〜３０μｍ程度のトレンチ１１６を形成する。
【００１５】
本実施例では、この凹部１１５とトレンチ１１６とにより溝が構成されている。そして、トレンチ１１６の内壁を含む単結晶シリコン基板１０１の主表面に、ｎ⁺拡散層１１７を形成するとともに、その表面に熱酸化によりＳｉＯ₂膜１１８を形成する。
【００１６】
その後、図５に示すように、凹部１１５、トレンチ１１６内にＬＰＣＶＤ法によりポリシリコン膜１１９を埋め込む。引き続き、ＳｉＯ₂膜１１８をストッパーとしてポリシリコン膜１１９の表面を研摩し、表面を平滑にする。この時、ポリシリコン膜１１９とＳｉＯ₂膜１１８の表面が平滑になることが望ましい。
【００１７】
続いて、表面に例えばＣＶＤ法等により０．３〜２μｍ程度の厚さのＳｉＯ₂膜１２０を形成し、ｎ⁺拡散層１１７との電気的接続用の下部コンタクト１２１を所定の位置に形成する。
【００１８】
さらに、Ａｓ，Ｐ（リン）を不純物としたｎ⁺ポリシリコン１２２を０．２〜１μｍの厚さで形成して、これを所定の電極パターン及びシールド層とする。次に、表面に、例えば絶縁膜であるＢＧＳＰ膜１２３を０．２〜１μｍの厚さで形成する。そして、このＢＧＳＰ膜１２３の表面を平坦化研摩する。
【００１９】
一方、図６に示すように、シリコン基板１１０を用意し、その表面に熱酸化により０．２〜１μｍのＳｉＯ₂膜１１１を形成する。引き続き、図７に示すように、シリコン基板１０１及び１１０を、ＳｉＯ₂膜１１１を介して、例えば１０００℃、Ｎ₂中で接合する。そして、単結晶シリコン基板１０１の裏面を、ＳｉＯ₂膜１１８をストッパとして選択研摩する。この研摩によりポリシリコン１１９とそれにより分離されたシリコン基板１０１領域を表面に露出させる。
【００２０】
続いて、単結晶シリコン基板１０１領域に公知の方法でＩＣ基板その他のデバイス（図示せず）を作製するとともに、アルミ配線，パッシベーション膜，パッド窓（いずれも図示せず）を形成する。
【００２１】
続いて、図８に示すように、所定領域のＳｉＯ₂膜１１８を除去し、図３に示すエッチング用孔１２４を用いて所定領域のポリシリコン膜１１９を除去する。一例として、ＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）エッチング液を用いる。このエッチングにより、可動電極（梁部）が形成される。
【００２２】
このようにして製造された半導体ヨーレイトセンサにおいては、シリコン基板１１０上にＳｉＯ₂膜１１１を介して薄膜化された単結晶シリコン基板１０１が接合され、単結晶シリコン基板１０１には先端に錘１３９を有する片持ち梁１０２が形成されている。又、錘１３９の一面（図１の下面）にはｎ⁺拡散層１１７が、又、同錘面と対向する単結晶シリコン基板１０１の下面にｎ⁺ポリシリコン１２２（励振用電極１１４）が形成され、ｎ⁺拡散層１１７とｎ⁺ポリシリコン１２２とにより励振用対向電極が形成される。そして、この励振用対向電極に交流電力を加えて静電気により錘１３９が励振する。さらに、錘１３９の励振方向に対し直交する軸方向において、錘１３９の一面にはｎ⁺拡散層１１７が、又、同錘面と対向する単結晶シリコン基板１０１の壁面にｎ⁺拡散層１１７が形成され、錘１３９側のｎ⁺拡散層１１７と単結晶シリコン基板１０１の壁面側のｎ⁺拡散層１１７とによりヨーレイト検出用電極が形成される。このヨーレイト検出用電極により電気容量の変化を検出して同方向に働くヨーレイトが検出される。
【００２３】
つまり、励振用対向電極（ｎ⁺拡散層１１７とｎ⁺ポリシリコン１２２）に交流電力を加えて静電気により錘１３９を励振させる。この状態で、ヨーレイト検出用電極（錘１３９側のｎ⁺拡散層１１７と、単結晶シリコン基板１０１の壁面側のｎ⁺拡散層１１７）により錘１３９の励振方向に対し直交する軸方向において電気容量の変化が検出されて同方向に働くヨーレイトが検出される。
【００２４】
このように本実施例では、単結晶シリコン基板１０１の主表面に、錘１３９を有する片持ち梁１０２を形成するための所定深さの溝としての凹部１１５，トレンチ１１６を形成し（第１工程）、錘１３９となる基板表面領域及びこの錘１３９を囲む凹部１１５，トレンチ１１６の内壁において基板面方向（図４の左右方向）にトレンチ１１６を挟んで一対の対向電極としてのｎ⁺拡散層１１７を形成するとともに、錘１３９となる基板表面領域において基板面方向に直交する方向（図５の上下方向；シリコン基板１０１の厚さ方向）にｎ⁺拡散層１１７（第１電極）を形成する（第２工程）。そして、凹部１１５，トレンチ１１６を充填材としてのポリシリコン膜１１９にて充填するとともにポリシリコン膜１１９を挟んでｎ⁺拡散層１１７（第１電極）に対し対向するｎ⁺ポリシリコン膜１２２（電極）を形成し、さらに、単結晶シリコン基板１０１の主表面を平滑化し（第３工程）、単結晶シリコン基板１０１の主表面とシリコン基板１１０とを接合する（第４工程）。さらに、単結晶シリコン基板１０１の裏面側を所定量研摩して単結晶シリコン基板１０１を薄膜化し（第５工程）、単結晶シリコン基板１０１の裏面側からポリシリコン膜１１９をエッチング除去して錘１３９を有する片持ち梁１０２を形成する（第６工程）。
【００２５】
その結果、シリコン基板１１０上にＳｉＯ₂膜１１１（絶縁膜）を介して接合され、かつ薄膜化された単結晶シリコン基板１０１と、単結晶シリコン基板１０１に形成され、錘１３９を有する梁１０２と、錘１３９の一面および同錘面と対応する壁面に形成された可動電極１１２，励振用電極１１４（第１の対向電極）と、錘１３９の可動電極１１２，励振用電極１１４に対して直交する軸方向において錘１３９の一面および同錘面と対向する壁面に形成された突起１０３〜１０５，固定電極１３３〜１３８（第２の対向電極）とを備えることとなる。
【００２６】
又、対向電極のどちらか１つ、即ち、可動電極１１２，励振用電極１１４は単結晶シリコン基板１０１の主表面に平行に形成されている。さらに、全ての電極取り出し部を薄膜化された単結晶シリコン基板１０１の同一面上に形成した。
【００２７】
このように、シリコン基板１１０上にＳｉＯ₂膜１１１を介して接合され、かつ、薄膜化された単結晶シリコン基板１０１と、単結晶シリコン基板１０１に形成され、先端に錘１３９を有する片持ち梁１０２と、錘１３９の一面および同錘面と対向する単結晶シリコン基板１０１の壁面に形成され、交流電力を加えて静電気により錘１３９を励振させる励振用対向電極と、錘１３９の励振方向に対し直交する軸方向において、錘１３９の一面および同錘面と対向する単結晶シリコン基板１０１の壁面に形成され、電気容量の変化を検出して同方向に働くヨーレイトを検出するためのヨーレイト検出用電極とを備えた半導体ヨーレイトセンサとなる。
【００２８】
このようにして表面マイクロマシーニング技術を用いて、ウェハプロセス途中、特にＩＣ回路作製時、ウェハ凹部、貫通孔等のある状態での熱処理、フォトリソグラフィー処理等は行わず、プロセスの安定化、コンタミネーションを防ぎデバイスの安定化、高精度化を図ることができることとなる。
【００２９】
尚、本実施例の応用としては、上記実施例では励振用電極、センス電極を基板内部に埋め込んだ構造で説明したが、コスト低減化のためセンス電極を省略してもよい。この場合、上記構造の他にシリコン基板を励振用電極としてそのまま利用することもできる。
【００３０】
又、本実施例ではウェハ面と平行に形成した電極をセンス用電極、励振用電極とし、垂直方向の電極をコリオリの力を検出するための固定電極として用いたが、逆に利用することもできる。即ち、シリコン基板１０１に垂直方向に形成した固定電極の一方を励振用電極とし、もう一方の垂直方向の電極をフィードバックをかけるためのセンス用電極として用い、ウェハ面に水平な電極をコリオリの力を検出するための電極としてもよい。
【００３１】
さらに、凹部１１５とトレンチ１１６を充填するためのポリシリコン膜１１９（即ち、多結晶シリコン膜）は、非晶質又は多結晶と非晶質の混在したシリコン膜を用いてもよい。
【００３２】
（第２実施例）
次に、第２実施例を第１実施例との相違点を中心に説明する。
【００３３】
本実施例は、第１実施例に対し出力をさらに増大し、かつ、過剰な衝撃等に対して梁の破壊を防止しようとするものである。図９〜図１５にはセンサの製造工程を示す。以下、製造工程を説明する。
【００３４】
第１実施例の図４において、図９に示すように、ＳｉＯ₂膜１１８の形成後、ＬＰＣＶＤ法により２００〜２０００ÅのＳｉ₃Ｎ₄膜１２５を形成する。本実施例ではＳｉ₃Ｎ₄膜１２５の膜厚を５００Åとしている。
【００３５】
第１実施例と同様なプロセスで第１実施例の図７に示すような表面平坦化研摩を行う。続いて、フォトリソグラフィーにより図９のレジスト１２６で所定のパターンを形成する。そして、図１０に示すように、ドライエッチング等により単結晶シリコン基板１０１のセンサ部になる領域を部分的に除去する。
【００３６】
次に、レジスト１２６をマスクとして、例えばフッ酸を主体とするウェットエッチングによりＳｉＯ₂膜１１８を除去する。続いて、レジスト１２６を除去する。
【００３７】
以後、説明を分かりやすくするため図１０のセンサ部Ｂの拡大図を用いて説明していく。図１１はその拡大部分である。
【００３８】
図１２に示すように、Ｓｉ₃Ｎ₄膜１２５を熱酸化のマスクとしてＳｉＯ₂膜１２７を５００〜１００００Å形成する。本実施例では、ＳｉＯ₂膜１２７の厚さを１０００Åとしている。
【００３９】
続いて、図１３に示すように、熱酸化時のマスクとして用いたＳｉ₃Ｎ₄膜１２５をプラズマエッチングまたは熱リン酸のエッチングにて除去する。続いて、ＬＰＣＶＤ法等によりポリシリコン１２８を表面に形成し、ポリシリコン１２８の表面を選択研摩によりＳｉＯ₂膜１２７をストッパとして除去する。
【００４０】
さらに、ＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）液にて表面の仕上げを行う。ここで、周辺部にＩＣ回路等形成のプロセスを行う（図示せず）。
【００４１】
そして、図１４に示すように、表面にＳｉ₃Ｎ₄膜１２９を５００〜２０００Å形成し、電極層およびセンサの過度の振幅に対するストッパとしてｎ⁺ポリシリコン層１３０を形成する。続いて、表面保護膜としてＢＰＳＧ膜１３１を形する。尚、この膜はＳｉ₃Ｎ₄膜等で形成することも可能である。続いて、窓部１３２を明ける。
【００４２】
続いて、図１５に示すように、ＴＭＡＨ液にてポリシリコン１１９，ポリシリコン１２８をこの窓部１３２よりエッチング除去する。このようにして、全周を電極及びストッパで包囲された可動部（片持ち梁）を持つセンサが形成される。又、この構造においては、基板と垂直方向に錘部分を励振させた場合、図１５に示すように、ａ＞ｂかつａの範囲内にｂがあるので励振によるヨーレイトを検出する場合の容量の変化はほとんどない。又、このようにａとｂの関係は第１実施例に作り込むこともできる。
【００４３】
尚、図１６は全体の様子がより詳しく分かるようにした図である。このように本実施例では、片持ち梁１０２の上方にストッパ部材を配置したので、第１実施例に対し出力をさらに増大、かつ、過剰な衝撃等に対して片持ち梁１０２の破壊が防止できる。
【００４４】
尚、この発明は上記各実施例に限定されるものではなく、例えばセンサユニットを互いに直交する方向に２組配置して２軸方向でのヨーレイトを検出するようにしてもよい。又、片持ち梁に限定されるものでもない。さらに、ヨーレイト検出に限らず、例えば、上述の実施例において励振用電極としたものを、上下方向における変位を容量検出する電極とし、２方向における変位検出を可能とした力学センサに用いることも可能である。
【図面の簡単な説明】
【図１】第１実施例における半導体ヨーレイトセンサの断面図である。
【図２】第１実施例における半導体ヨーレイトセンサの概略平面図である。
【図３】電極を含めた半導体ヨーレイトセンサの平面図である。
【図４】製造工程を示す断面図である。
【図５】製造工程を示す断面図である。
【図６】製造工程を示す断面図である。
【図７】製造工程を示す断面図である。
【図８】製造工程を示す断面図である。
【図９】第２実施例の半導体ヨーレイトセンサの製造工程を示す断面図である。
【図１０】製造工程を示す断面図である。
【図１１】製造工程を示す断面図である。
【図１２】製造工程を示す断面図である。
【図１３】製造工程を示す断面図である。
【図１４】製造工程を示す断面図である。
【図１５】製造工程を示す断面図である。
【図１６】製造工程を示す断面図である。
【図１７】センサの原理を説明するための説明図である。
【符号の説明】
１０１単結晶シリコン基板
１０２片持ち梁
１０３〜１０５突起
１１０シリコン基板
１１１ＳｉＯ₂膜
１１２可動電極
１１４励振用電極
１１５溝を構成する凹部
１１６溝を構成するトレンチ
１１７ｎ⁺拡散層
１１９ポリシコン膜
１２２ｎ⁺ポリシリコン膜
１３３〜１３８固定電極
１３９錘

Claims

シリコン基板からなる第１の層と、前記第１の層上に配置された絶縁層からなる第２の層と、前記第２の層上に配置されたシリコン層からなる第３の層と、前記第３の層上に配置された絶縁膜からなる第４の層と、前記第４の層上に配置されたシリコン層からなる第５の層とを備え、
半導体力学量センサを構成する固定部、及び該固定部に対向配置されて力学量の印加に応じて変位する可動部が前記第５の層に形成され、前記第４の層に設けられるコンタクト領域を介して前記第５の層の一部と前記題３の層の一部が電気的に接続される半導体力学量センサの製造方法であって、
前記第５の層に所定深さの溝を形成するとともに、前記溝に充填材を配設する工程と、
前記充填材の表面上に前記絶縁膜よりなる前記第４の層を形成し、当該第４の層の所定位置にコンタクト領域を形成する工程と、
前記コンタクト領域を含む前記第４の層上に、シリコン層よりなる前記第３の層を形成する工程と、
前記第３の層上に絶縁膜からなる第２の層を形成するとともに、該第２の層の表面を平坦化研磨する工程と、
前記第２の層の平坦化研磨された表面と、シリコン基板からなる前記第１の層とを接合する工程と、
前記第５の層の前記第４の層側とは反対の表面を選択研磨して、前記充填材を露出させる工程と、
エッチングにより前記第５の層の前記充填材の一部を除去して、半導体力学量センサを構成する前記固定部及び前記可動部を画定する工程と
を備えることを特徴とする半導体力学量センサの製造方法。