JP2004245844A - 半導体力学量センサ - Google Patents
半導体力学量センサ Download PDFInfo
- Publication number
- JP2004245844A JP2004245844A JP2004103391A JP2004103391A JP2004245844A JP 2004245844 A JP2004245844 A JP 2004245844A JP 2004103391 A JP2004103391 A JP 2004103391A JP 2004103391 A JP2004103391 A JP 2004103391A JP 2004245844 A JP2004245844 A JP 2004245844A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- silicon substrate
- sensor
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Gyroscopes (AREA)
- Pressure Sensors (AREA)
Abstract
【課題】 梁励振タイプの容量検出方式によるヨーレイトセンサ及びそれを容易に製造することができることは勿論、2方向さらには3方向(2個使用することにより)における可動状態を検出することができる半導体力学センサを提供する。
【解決手段】 互いに直交する方向に配置された二つのセンサユニットを有する。該センサユニットは、単結晶シリコン基板101の主表面に凹部,トレンチが形成し、基板面方向にトレンチを挟んで一対の対向電極としてのn+拡散層117が形成されるとともに、基板面方向に直交する方向にn+拡散層117が形成される。そして、凹部,トレンチをポリシリコン膜にて充填するとともにポリシリコン膜を挟んでn+ポリシリコン膜が形成され、さらに、基板101の主表面が平滑化され、基板101の主表面とシリコン基板110とが接合されている。さらに、基板101の裏面側を所定量研摩して基板101が薄膜化され、基板101の裏面側からポリシリコン膜をエッチング除去して錘139を有する片持ち梁が形成されている。
【選択図】 図1
【解決手段】 互いに直交する方向に配置された二つのセンサユニットを有する。該センサユニットは、単結晶シリコン基板101の主表面に凹部,トレンチが形成し、基板面方向にトレンチを挟んで一対の対向電極としてのn+拡散層117が形成されるとともに、基板面方向に直交する方向にn+拡散層117が形成される。そして、凹部,トレンチをポリシリコン膜にて充填するとともにポリシリコン膜を挟んでn+ポリシリコン膜が形成され、さらに、基板101の主表面が平滑化され、基板101の主表面とシリコン基板110とが接合されている。さらに、基板101の裏面側を所定量研摩して基板101が薄膜化され、基板101の裏面側からポリシリコン膜をエッチング除去して錘139を有する片持ち梁が形成されている。
【選択図】 図1
Description
この発明は半導体力学センサ及びその製造方法に関し、特にヨーレイトセンサ及びその製造に好適なものである。
本願出願人はすでに、平成4年特許願第223072号にて半導体ヨーレイトセンサを提案している。これは、図17に示すように、半導体基板の一部に当該基板と離間した梁構造を形成し、その梁の先端に形成された錘の一面と同錘面と対向する基板壁面に交流電力を加えて静電気により錘を励振させ、当該錘の励振方向に対し直交する軸方向において錘の一面と同錘面と対向する基板壁面に電極を対向配置して当該対向電極間の容量の変化を電気的に検出して同方向に働くヨーレイトを検出するようにしたものである。
ところが、この半導体ヨーレイトセンサの如く2方向に可動する半導体力学センサにおいては、その具体的構造という観点からは不十分であるとともにセンサの製造方法については何ら触れられておらず今後の課題となっている。
そこで、この発明の目的は、梁励振タイプの容量検出方式によるヨーレイトセンサ及びそれを容易に製造することができることは勿論、2方向さらには3方向(2個使用することにより)における可動状態を検出することができる半導体力学センサを提供することにある。
上記課題を解決するために、請求項1に記載の発明においては、
基板上に複数のセンサユニットを有する半導体力学量センサであって、該センサユニットが、
基板上に絶縁膜を介して形成され、前記基板と絶縁分離されたシリコン層と、
前記シリコン層に形成された、互いに直行関係にある第1面および第2面を有する可動部と、
前記基板と絶縁分離されて形成され、前記可動部の第1面に対向する第1の対向電極と、
前記基板と絶縁分離され前記可動部の第2面に対向する第2の対向電極とを有し、少なくとも前記第1及び第2の対向電極の1つは前記基板と絶縁分離された前記シリコン層を用いて形成され、
前記第1の対向電極から該第1の対向電極に電気的に接続される電極取り出し部への前記シリコン層の厚さ方向の電気経路を、絶縁体分離によりその周囲から絶縁分離された前記シリコン層を用いて形成し、更に電極取り出し部の全てを前記シリコン層の表面でかつ略同一平面上に形成したことを特徴とする。
基板上に複数のセンサユニットを有する半導体力学量センサであって、該センサユニットが、
基板上に絶縁膜を介して形成され、前記基板と絶縁分離されたシリコン層と、
前記シリコン層に形成された、互いに直行関係にある第1面および第2面を有する可動部と、
前記基板と絶縁分離されて形成され、前記可動部の第1面に対向する第1の対向電極と、
前記基板と絶縁分離され前記可動部の第2面に対向する第2の対向電極とを有し、少なくとも前記第1及び第2の対向電極の1つは前記基板と絶縁分離された前記シリコン層を用いて形成され、
前記第1の対向電極から該第1の対向電極に電気的に接続される電極取り出し部への前記シリコン層の厚さ方向の電気経路を、絶縁体分離によりその周囲から絶縁分離された前記シリコン層を用いて形成し、更に電極取り出し部の全てを前記シリコン層の表面でかつ略同一平面上に形成したことを特徴とする。
また、請求項2に記載の発明においては、請求項1において、前記絶縁体分離は、トレンチを含む絶縁体分離であることを特徴とする。
また、請求項3に記載の発明においては、請求項1又は2において、前記電気経路は前記可動部から絶縁分離されたことを特徴とする。
また、請求項4に記載の発明においては、請求項1乃至3の何れかにおいて、前記第1、第2の対向電極の何れか1つは前記シリコン層の主表面に平行に形成されていることを特徴とする。
また、請求項5に記載の発明においては、請求項1乃至4の何れかにおいて、前記第1、第2の対向電極の何れか一方を前記可動部を励振させるための励振用電極とし、他方の対向電極を前記可動部の変位を検出するための検出用電極としたことを特徴とする。
また、請求項6に記載の発明においては、請求項5において、更に前記可動部の励振を検知するためのセンス用電極を有し、前記励振用電極に対応する前記可動部の対向面に対し、前記センス用電極および前記励振用電極とが共に平行となっていることを特徴とする。
また、請求項7に記載の発明においては、請求項1又は2において、前記第1、第2の対向電極の何れか1つを前記基板自体とし、当該基板に所望電位を付与してなることを特徴とする。
また、請求項8に記載の発明においては、請求項1乃至4の何れかにおいて、前記第1、第2の対向電極は夫々前記可動部との間で形成される容量を検出するものであり、これら第1、第2の対向電極によって検出された容量値に基づき前記可動電極の2方向における変位検出を可能としたことを特徴とする。
また、請求項9記載の発明において、前記複数のセンサユニットは、互いに直交する方向に配置された二つのセンサユニットであることを特徴とする。
(第1実施例)
以下、この発明を具体化した一実施例を図面に従って説明する。
以下、この発明を具体化した一実施例を図面に従って説明する。
本実施例では、以下に説明する半導体ヨーレイトセンサからなるセンサユニットを互いに直交する方向に2組配置して2軸方向での角速度(ヨーレイト)を検出する。
図2には、本実施例における半導体ヨーレイトセンサの概略平面図を示す。つまり、本センサは単結晶シリコン基板101に片持ち梁102が形成され、その先端に錘139が形成されている。又、錘139の先端部には梁の延設方向に3つの突起103,104,105が離間して延設されている。又、片持ち梁102(錘139)の先端面に対向する単結晶シリコン基板1側には、突起103と104との間において2つの突起106,107が離間して突起103,104の延設方向に平行状態にて延設されている。同様に、片持ち梁102(錘139)の先端面に対向するシリコン基板101側には、突起104と105との間において2つの突起108,109が離間して突起104,105の延設方向に平行状態にて延設されている。
又、図3には、電極を含めた半導体ヨーレイトセンサの平面図を示す。さらに、図1には、図3のA−A断面図を示す。尚、SOI回路に形成するIC回路、配線等は省略し、本センサにおける容量を取り出す電極および振動電極等のみに関して外部取り出し用のアルミ電極のみを示してある。つまり、全ての電極取り出し部が単結晶シリコン基板101の主表面上に形成されている。
図1に示すように、単結晶シリコン基板110上にSiO2膜111を介して単結晶シリコン基板101が接合され、この単結晶シリコン基板101に前述した梁構造が形成されている。
図1,3において、片持ち梁102の錘139の表面には可動電極112が形成されている。この可動電極112は、錘139の3つの突起103,104,105を含むものである。又、錘139の下方には、2つの電極113,114が並設されている。励振用電極114は、交流電力を加えて静電気により錘139を励振させるためのものである。つまり、可動電極112と励振用電極114とにより励振用対向電極が形成されている。
一方、センス用電極113は錘139の励振を検知するためのものであり、錘139の励振に伴う出力信号に基づいてフィードバック制御により所定の錘139の励振が行われる。つまり、可動電極112とセンス用電極113とにより励振のフィードバック用対向電極が形成されている。
又、図3に示すように、片持ち梁102の突起103を挟んで固定電極133と134(突起106)が形成されるとともに、突起104を挟んで固定電極135(突起107)と136(突起108)が形成されている。さらに、突起105を挟んで固定電極137(突起109)と138が形成されている。つまり、突起103(可動電極112)と固定電極133,134とにより対向電極が、又、突起104(可動電極112)と固定電極135,136とにより対向電極が形成されている。さらに、突起105(可動電極112)と固定電極137,138とにより対向電極が形成されている。
図4〜図8にはその製造工程を示す。以下、製造工程を説明する。図4に示すように、1〜20Ω・cmのn型(100)単結晶シリコン基板101を用意し、単結晶シリコン基板101の主表面にドライエッチング又はウェットエッチングにより凹部115を所定の深さ、例えば、0.1〜5μmの深さで形成する。そして、単結晶シリコン基板101の主表面にSiO2膜を形成し、フォトリソグラフィー手法によりパターンを形成する。続いて、凹部115の底部を含む単結晶シリコン基板101の主表面にドライエッチング等により0.1〜30μm程度のトレンチ116を形成する。
本実施例では、この凹部115とトレンチ116とにより溝が構成されている。そして、トレンチ116の内壁を含む単結晶シリコン基板101の主表面に、n+ 拡散層117を形成するとともに、その表面に熱酸化によりSiO2膜118を形成する。
その後、図5に示すように、凹部115、トレンチ116内にLPCVD法によりポリシリコン膜119を埋め込む。引き続き、SiO2膜118をストッパーとしてポリシリコン膜119の表面を研摩し、表面を平滑にする。この時、ポリシリコン膜119とSiO2膜118の表面が平滑になることが望ましい。
続いて、表面に例えばCVD法等により0.3〜2μm程度の厚さのSiO2膜120を形成し、n+拡散層117との電気的接続用の下部コンタクト121を所定の位置に形成する。
さらに、As,P(リン)を不純物としたn+ポリシリコン122を0.2〜1μmの厚さで形成して、これを所定の電極パターン及びシールド層とする。次に、表面に、例えば絶縁膜であるBGSP膜123を0.2〜1μmの厚さで形成する。そして、このBGSP膜123の表面を平坦化研摩する。
一方、図6に示すように、シリコン基板110を用意し、その表面に熱酸化により0.2〜1μmのSiO2膜111を形成する。引き続き、図7に示すように、シリコン基板101及び110を、SiO2膜111を介して、例えば1000℃、N2中で接合する。そして、単結晶シリコン基板101の裏面を、SiO2膜118をストッパとして選択研摩する。この研摩によりポリシリコン119とそれにより分離されたシリコン基板101領域を表面に露出させる。
続いて、単結晶シリコン基板101領域に公知の方法でIC基板その他のデバイス(図示せず)を作製するとともに、アルミ配線,パッシベーション膜,パッド窓(いずれも図示せず)を形成する。
続いて、図8に示すように、所定領域のSiO2膜118を除去し、図3に示すエッチング用孔124を用いて所定領域のポリシリコン膜119を除去する。一例として、TMAH(テトラメチルアンモニウムハイドロオキサイド)エッチング液を用いる。このエッチングにより、可動電極(梁部)が形成される。
このようにして製造された半導体ヨーレイトセンサにおいては、シリコン基板110上にSiO2膜111を介して薄膜化された単結晶シリコン基板101が接合され、単結晶シリコン基板101には先端に錘139を有する片持ち梁102が形成されている。又、錘139の一面(図1の下面)にはn+拡散層117が、又、同錘面と対向する単結晶シリコン基板101の下面にn+ポリシリコン122(励振用電極114)が形成され、n+拡散層117とn+ポリシリコン122とにより励振用対向電極が形成される。そして、この励振用対向電極に交流電力を加えて静電気により錘139が励振する。さらに、錘139の励振方向に対し直交する軸方向において、錘139の一面にはn+拡散層117が、又、同錘面と対向する単結晶シリコン基板101の壁面にn+拡散層117が形成され、錘139側のn+拡散層117と単結晶シリコン基板101の壁面側のn+拡散層117とによりヨーレイト検出用電極が形成される。このヨーレイト検出用電極により電気容量の変化を検出して同方向に働くヨーレイトが検出される。
つまり、励振用対向電極(n+拡散層117とn+ポリシリコン122)に交流電力を加えて静電気により錘139を励振させる。この状態で、ヨーレイト検出用電極(錘139側のn+拡散層117と、単結晶シリコン基板101の壁面側のn+拡散層117)により錘139の励振方向に対し直交する軸方向において電気容量の変化が検出されて同方向に働くヨーレイトが検出される。
このように本実施例では、単結晶シリコン基板101の主表面に、錘139を有する片持ち梁102を形成するための所定深さの溝としての凹部115,トレンチ116を形成し(第1工程)、錘139となる基板表面領域及びこの錘139を囲む凹部115,トレンチ116の内壁において基板面方向(図4の左右方向)にトレンチ116を挟んで一対の対向電極としてのn+拡散層117を形成するとともに、錘139となる基板表面領域において基板面方向に直交する方向(図5の上下方向;シリコン基板101の厚さ方向)にn+拡散層117(第1電極)を形成する(第2工程)。そして、凹部115,トレンチ116を充填材としてのポリシリコン膜119にて充填するとともにポリシリコン膜119を挟んでn+拡散層117(第1電極)に対し対向するn+ポリシリコン膜122(電極)を形成し、さらに、単結晶シリコン基板101の主表面を平滑化し(第3工程)、単結晶シリコン基板101の主表面とシリコン基板110とを接合する(第4工程)。さらに、単結晶シリコン基板101の裏面側を所定量研摩して単結晶シリコン基板101を薄膜化し(第5工程)、単結晶シリコン基板101の裏面側からポリシリコン膜119をエッチング除去して錘139を有する片持ち梁102を形成する(第6工程)。
その結果、シリコン基板110上にSiO2膜111(絶縁膜)を介して接合され、かつ薄膜化された単結晶シリコン基板101と、単結晶シリコン基板101に形成され、錘139を有する梁102と、錘139の一面および同錘面と対応する壁面に形成された可動電極112,励振用電極114(第1の対向電極)と、錘139の可動電極112,励振用電極114に対して直交する軸方向において錘139の一面および同錘面と対向する壁面に形成された突起103〜105,固定電極133〜138(第2の対向電極)とを備えることとなる。
又、対向電極のどちらか1つ、即ち、可動電極112,励振用電極114は単結晶シリコン基板101の主表面に平行に形成されている。さらに、全ての電極取り出し部を薄膜化された単結晶シリコン基板101の同一面上に形成した。
このように、シリコン基板110上にSiO2膜111を介して接合され、かつ、薄膜化された単結晶シリコン基板101と、単結晶シリコン基板101に形成され、先端に錘139を有する片持ち梁102と、錘139の一面および同錘面と対向する単結晶シリコン基板101の壁面に形成され、交流電力を加えて静電気により錘139を励振させる励振用対向電極と、錘139の励振方向に対し直交する軸方向において、錘139の一面および同錘面と対向する単結晶シリコン基板101の壁面に形成され、電気容量の変化を検出して同方向に働くヨーレイトを検出するためのヨーレイト検出用電極とを備えた半導体ヨーレイトセンサとなる。
このように、シリコン基板110上にSiO2膜111を介して接合され、かつ、薄膜化された単結晶シリコン基板101と、単結晶シリコン基板101に形成され、先端に錘139を有する片持ち梁102と、錘139の一面および同錘面と対向する単結晶シリコン基板101の壁面に形成され、交流電力を加えて静電気により錘139を励振させる励振用対向電極と、錘139の励振方向に対し直交する軸方向において、錘139の一面および同錘面と対向する単結晶シリコン基板101の壁面に形成され、電気容量の変化を検出して同方向に働くヨーレイトを検出するためのヨーレイト検出用電極とを備えた半導体ヨーレイトセンサとなる。
このようにして表面マイクロマシーニング技術を用いて、ウェハプロセス途中、特にIC回路作製時、ウェハ凹部、貫通孔等のある状態での熱処理、フォトリソグラフィー処理等は行わず、プロセスの安定化、コンタミネーションを防ぎデバイスの安定化、高精度化を図ることができることとなる。
尚、本実施例の応用としては、上記実施例では励振用電極、センス電極を基板内部に埋め込んだ構造で説明したが、コスト低減化のためセンス電極を省略してもよい。この場合、上記構造の他にシリコン基板を励振用電極としてそのまま利用することもできる。
又、本実施例ではウェハ面と平行に形成した電極をセンス用電極、励振用電極とし、垂直方向の電極をコリオリの力を検出するための固定電極として用いたが、逆に利用することもできる。即ち、シリコン基板101に垂直方向に形成した固定電極の一方を励振用電極とし、もう一方の垂直方向の電極をフィードバックをかけるためのセンス用電極として用い、ウェハ面に水平な電極をコリオリの力を検出するための電極としてもよい。
さらに、凹部115とトレンチ116を充填するためのポリシリコン膜119(即ち、多結晶シリコン膜)は、非晶質又は多結晶と非晶質の混在したシリコン膜を用いてもよい。
(第2実施例)
次に、第2実施例を第1実施例との相違点を中心に説明する。
次に、第2実施例を第1実施例との相違点を中心に説明する。
本実施例は、第1実施例に対し出力をさらに増大し、かつ、過剰な衝撃等に対して梁の破壊を防止しようとするものである。図9〜図15にはセンサの製造工程を示す。以下、製造工程を説明する。
第1実施例の図4において、図9に示すように、SiO2膜118の形成後、LPCVD法により200〜2000ÅのSi3N4膜125を形成する。本実施例ではSi3N4膜125の膜厚を500Åとしている。
第1実施例と同様なプロセスで第1実施例の図7に示すような表面平坦化研摩を行う。続いて、フォトリソグラフィーにより図9のレジスト126で所定のパターンを形成する。そして、図10に示すように、ドライエッチング等により単結晶シリコン基板101のセンサ部になる領域を部分的に除去する。
次に、レジスト126をマスクとして、例えばフッ酸を主体とするウェットエッチングによりSiO2膜118を除去する。続いて、レジスト126を除去する。
以後、説明を分かりやすくするため図10のセンサ部Bの拡大図を用いて説明していく。図11はその拡大部分である。
図12に示すように、Si3N4膜125を熱酸化のマスクとしてSiO2膜127を500〜10000Å形成する。本実施例では、SiO2膜127の厚さを1000Åとしている。
続いて、図13に示すように、熱酸化時のマスクとして用いたSi3N4膜125をプラズマエッチングまたは熱リン酸のエッチングにて除去する。続いて、LPCVD法等によりポリシリコン128を表面に形成し、ポリシリコン128の表面を選択研摩によりSiO2膜127をストッパとして除去する。
さらに、TMAH(テトラメチルアンモニウムハイドロオキサイド)液にて表面の仕上げを行う。ここで、周辺部にIC回路等形成のプロセスを行う(図示せず)。
そして、図14に示すように、表面にSi3N4膜129を500〜2000Å形成し、電極層およびセンサの過度の振幅に対するストッパとしてn+ポリシリコン層130を形成する。続いて、表面保護膜としてBPSG膜131を形する。尚、この膜はSi3N4膜等で形成することも可能である。続いて、窓部132を明ける。
続いて、図15に示すように、TMAH液にてポリシリコン119,ポリシリコン128をこの窓部132よりエッチング除去する。このようにして、全周を電極及びストッパで包囲された可動部(片持ち梁)を持つセンサが形成される。又、この構造においては、基板と垂直方向に錘部分を励振させた場合、図15に示すように、a>bかつaの範囲内にbがあるので励振によるヨーレイトを検出する場合の容量の変化はほとんどない。又、このようにaとbの関係は第1実施例に作り込むこともできる。
尚、図16は全体の様子がより詳しく分かるようにした図である。このように本実施例では、片持ち梁102の上方にストッパ部材を配置したので、第1実施例に対し出力をさらに増大、かつ、過剰な衝撃等に対して片持ち梁102の破壊が防止できる。
尚、この発明は、片持ち梁に限定されるものでもない。さらに、ヨーレイト検出に限らず、例えば、上述の実施例において励振用電極としたものを、上下方向における変位を容量検出する電極とし、2方向における変位検出を可能とした力学センサに用いることも可能である。
以上詳述したようにこの発明によれば、梁励振タイプの容量検出方式によるヨーレイトセンサ及びそれを容易に製造することができることは勿論、2方向さらには3方向における可動状態を検出することができる半導体力学センサ及びそれを製造することができる優れた効果を発揮する。
また、この発明によれば、電極取り出し部の全てをシリコン層の表面でかつ略同一平面上に形成したので、センサに入出力する信号ラインを正確かつ容易に形成することができる。
さらに、第1の対向電極から電極取り出し部のうちの特定の電極取り出し部へのシリコン層の厚さ方向の電気経路を可動部形成のために基板上記絶縁膜を介して形成されているシリコン層を用いて形成し、前記電気経路の側面を絶縁体分離によりその周囲から絶縁分離したので、第1の対向電極から前記特定の電極取り出し部へのシリコン層の厚さ方向の電気経路を別途アルミ等の配線を用いて形成することなく、効率良くシリコン層の厚さ方向の電気経路を形成することができる。
101 単結晶シリコン基板
102 片持ち梁
103〜105 第2の対向電極を構成する突起
110 シリコン基板
111 絶縁膜としてのSiO2膜
112 第1の対向電極を構成する可動電極
114 第1の対向電極を構成する励振用電極
115 溝を構成する凹部
116 溝を構成するトレンチ
117 n+拡散層
119 充填材としてのポリシコン膜
122 n+ポリシリコン膜
133〜138 第2の対向電極を構成する固定電極
139 錘
102 片持ち梁
103〜105 第2の対向電極を構成する突起
110 シリコン基板
111 絶縁膜としてのSiO2膜
112 第1の対向電極を構成する可動電極
114 第1の対向電極を構成する励振用電極
115 溝を構成する凹部
116 溝を構成するトレンチ
117 n+拡散層
119 充填材としてのポリシコン膜
122 n+ポリシリコン膜
133〜138 第2の対向電極を構成する固定電極
139 錘
Claims (9)
- 基板上に複数のセンサユニットを有する半導体力学量センサであって、該センサユニットが、
基板上に絶縁膜を介して形成され、前記基板と絶縁分離されたシリコン層と、
前記シリコン層に形成された、互いに直行関係にある第1面および第2面を有する可動部と、
前記基板と絶縁分離されて形成され、前記可動部の第1面に対向する第1の対向電極と、
前記基板と絶縁分離され前記可動部の第2面に対向する第2の対向電極とを有し、少なくとも前記第1及び第2の対向電極の1つは前記基板と絶縁分離された前記シリコン層を用いて形成され、
前記第1の対向電極から該第1の対向電極に電気的に接続される電極取り出し部への前記シリコン層の厚さ方向の電気経路を、絶縁体分離によりその周囲から絶縁分離された前記シリコン層を用いて形成し、更に電極取り出し部の全てを前記シリコン層の表面でかつ略同一平面上に形成したことを特徴とする半導体力学量センサ。 - 前記絶縁体分離は、トレンチを含む絶縁体分離であることを特徴とする請求項1記載の半導体力学量センサ。
- 前記電気経路は前記可動部から絶縁分離されたことを特徴とする請求項1又は2に記載の半導体力学量センサ。
- 前記第1、第2の対向電極の何れか1つは前記シリコン層の主表面に平行に形成されている請求項1乃至3に記載の半導体力学センサ。
- 前記第1、第2の対向電極の何れか一方を前記可動部を励振させるための励振用電極とし、他方の対向電極を前記可動部の変位を検出するための検出用電極としたことを特徴とする請求項1乃至4の何れかに記載の半導体力学センサ。
- 更に前記可動部の励振を検知するためのセンス用電極を有し、前記励振用電極に対応する前記可動部の対向面に対し、前記センス用電極および前記励振用電極とが共に平行となっていることを特徴とする請求項5に記載の半導体力学センサ。
- 前記第1、第2の対向電極の何れか1つを前記基板自体とし、当該基板に所望電位を付与してなる請求項1又は2に記載の半導体力学センサ。
- 前記第1、第2の対向電極は夫々前記可動部との間で形成される容量を検出するものであり、これら第1、第2の対向電極によって検出された容量値に基づき前記可動電極の2方向における変位検出を可能としたことを特徴とする請求項1乃至4の何れかに記載の半導体力学センサ。
- 前記複数のセンサユニットは、互いに直交する方向に配置された二つのセンサユニットであることを特徴とする請求項1乃至8の何れかに記載の半導体力学センサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004103391A JP2004245844A (ja) | 2004-03-31 | 2004-03-31 | 半導体力学量センサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004103391A JP2004245844A (ja) | 2004-03-31 | 2004-03-31 | 半導体力学量センサ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27320292A Division JP3638290B2 (ja) | 1992-08-21 | 1992-10-12 | 半導体力学センサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004245844A true JP2004245844A (ja) | 2004-09-02 |
Family
ID=33028552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004103391A Pending JP2004245844A (ja) | 2004-03-31 | 2004-03-31 | 半導体力学量センサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004245844A (ja) |
-
2004
- 2004-03-31 JP JP2004103391A patent/JP2004245844A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3367113B2 (ja) | 加速度センサ | |
US9908771B2 (en) | Inertial and pressure sensors on single chip | |
JP5874609B2 (ja) | 半導体装置およびその製造方法 | |
JP2010112930A (ja) | 半導体力学量センサおよびその製造方法 | |
JP3638290B2 (ja) | 半導体力学センサ | |
JP2001119040A (ja) | 半導体力学量センサとその製造方法 | |
JP5837286B2 (ja) | 半導体基板のエッチング方法および静電容量型memsセンサの製造方法 | |
JP3725078B2 (ja) | 半導体力学量センサの製造方法 | |
JP3725059B2 (ja) | 半導体力学量センサ | |
JP3633555B2 (ja) | 半導体力学量センサ | |
JP4530050B2 (ja) | 半導体力学量センサ | |
JP2004245844A (ja) | 半導体力学量センサ | |
JP4752078B2 (ja) | 半導体力学量センサ | |
JP4063272B2 (ja) | 半導体力学量センサ | |
JP4783914B2 (ja) | 半導体力学量センサおよび半導体力学量センサの製造方法 | |
JP2002181551A (ja) | 半導体力学量センサ | |
JP2000065583A (ja) | 半導体力学量センサ | |
JP2000046563A (ja) | 半導体力学量センサ | |
JP2006030209A (ja) | 半導体力学量センサの製造方法 | |
JP2000065582A (ja) | 半導体力学センサ | |
JP4175309B2 (ja) | 半導体力学量センサ | |
JP2002148278A (ja) | 半導体力学量センサとその製造方法 | |
JP3309827B2 (ja) | 可動部を有する基板の製造方法及び力学量センサの製造方法 | |
JP3638469B2 (ja) | 半導体加速度センサ | |
JP4783915B2 (ja) | 半導体力学量センサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040817 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050111 |