JP3722272B2 - Ferroelectric memory device - Google Patents
Ferroelectric memory device Download PDFInfo
- Publication number
- JP3722272B2 JP3722272B2 JP2000083754A JP2000083754A JP3722272B2 JP 3722272 B2 JP3722272 B2 JP 3722272B2 JP 2000083754 A JP2000083754 A JP 2000083754A JP 2000083754 A JP2000083754 A JP 2000083754A JP 3722272 B2 JP3722272 B2 JP 3722272B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- oxide electrode
- ferroelectric memory
- dielectric layer
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は誘電体材料及びそれを用いた強誘電体メモリ素子に関する。
【0002】
【従来の技術及び発明が解決しようとする課題】
従来より、強誘電体メモリ素子〔FeRAM(Ferroelectric Random Access Memory)〕を形成する誘電体材料としては、Pb(Ti、Zr)O3〔別名PZT〕、SrBiTaO系材料(別名Yi又はSBT)等が一般的に用いられている(応用物理第67巻第11号P1256−1262、P1263−1269参照)。
【0003】
しかし、このPZT及びSBTに含まれるPb及びBiは、環境の観点で使用の抑制が要望されている。また、誘電体材料には、その分極特性として、残留分極(Pr)が高いことが要求されるが、前記のSBTのPrは10μc/cm2前後と低く、PZTのPrも20μc/cm2前後以下と低い。
【0004】
そこで、近年、Pb、Bi等の環境に影響を及ぼすおそれがある元素を含まず、Prが高い誘電体材料として、LiNbO3材料の開発がなされてきている。このLiNbO3は、強誘電体材料に要求される自発分極(Ps)の値も0.71c/m−1程度と高いため、その開発が盛んに進められている。
【0005】
しかし、誘電体材料には、前記特性の他に、低電圧で分極反転をさせる必要があるため抗電界(Ec)が低いことも要求され、前記のLiNbO3は、このEcが高いため実用的ではない。また、LiNbO3は、融点(m.p.)が高い材料であるため、プロセス温度が900℃程度と高くなり、生産性が低く、また扱い難いという問題もある。尚、PZTを用いた場合のプロセス温度は約600℃と低く、この程度の低プロセス温度を実現することが要望されている。
【0006】
従って、本発明の目的は、環境に影響がなく、Prが高く、しかも、Ecが低く、生産性を向上させた、扱い易い誘電体材料及びそれを用いた強誘電体メモリ素子を提供することにある。
【0007】
【課題を解決するための手段】
本発明者らは、鋭意研究した結果、環境に影響のないLiNbO3材料において、Nbと特定の割合で特定元素を添加してなる材料が、前記目的を達成し得ることを知見した。
【0008】
本発明は、前記知見に基づきなされたもので、下記の組成式(I)で表される誘電体材料
LiTa1-XNbXO3 ・・・(I)
〔式中、Xは0.05〜0.5を示す。〕
により形成された誘電体層を有する強誘電体メモリ素子であって、
前記誘電体層の膜厚が50〜200nmであり、
前記誘電体層が二つの酸化物電極層で挟まれており、該二つの酸化物電極層は、基板上に設けられた下部電極層の上側でかつ前記誘電体層の下側に形成される第1の酸化物電極層と、前記誘電体層の上側でかつ上部電極層の下側に形成される第2の酸化物電極層とからなり、
前記誘電体層は、駆動電圧を3Vとしたときの残留分極(Pr)が20μC/cm2以上である、強誘電体メモリ素子を提供するものである。
【0009】
また、本発明は、前記第1の酸化物電極層が前記誘電体層から前記下部電極層へのLiの拡散を防止することを特徴とする前記強誘電体メモリ素子を提供するものである。
【0010】
また、本発明は、前記誘電体層が、ゾルゲル法、MOD(Metal Organic Decomposition)法、又はMOCVD(Metal Organic Chemical Vapor Decomposition)法により形成された前記強誘電体メモリ素子を提供するものである。
【0011】
また、本発明は、前記第1の酸化物電極層及び前記第2の酸化物電極層が、IrO2、RuO2、OsO2又はWO2から形成された前記強誘電体メモリ素子を提供するものである。
【0012】
また、本発明は、前記第1の酸化物電極層及び前記第2の酸化物電極層の膜厚がそれぞれ25〜50nmであることを特徴とする前記強誘電体メモリ素子を提供するものである。
【0013】
【発明の実施の形態】
〔強誘電体材料〕
以下、本発明の誘電体材料について詳細に説明する。
本発明の誘電体材料は、下記の組成式(I)で表されるものである。
LiTa1−XNbXO3 …(I)
〔式中、Xは0.05〜0.5を示す。〕
【0014】
即ち、本発明の誘電体材料は、環境に影響のないLiNbO3材料において、Nbと前記範囲の割合でTaを添加することにより、Prを向上させ、Ecを低くし、生産性を向上させ、使い易いものとしたものである。
【0015】
また、前記組成式(I)中のXは、前記元素NbのTaに対する割合(Nb+Ta=1とする)で、0.05〜0.5である。
ここで、前記Xが0.05未満であると、プロセス温度が900℃程度と高くなり、0.5を超えると、Ecが高くなり、LiTaO3のEcを超えることもある。
また、前記Xは、Ecを小さくする点で、0.05〜0.1の範囲内にあることが好ましい。
【0016】
本発明の誘電体材料によれば、そのPr値を20μc/cm2程度以上、特に30μc/cm2程度以上のものとすることができる。このため、本発明の誘電体材料は、強誘電体メモリー素子等に用いた場合、キャパシタ面積を小さくすることができ、誘電体層の特性バラツキが減少する。また、本発明の誘電体材料は、このようにPrが高いため、誘電体層の特性に多少バラツキを持っていても、インプリント、リテンション、ファティーグがあっても使用することができ、扱い易いものである。
【0017】
また、本発明の誘電体材料によれば、その組成を前記組成式(I)とすることにより分極に影響を与えるイオンを動き易くさせ、Ecを100kV/cm以下とすることができる。本発明の誘電体材料は、このようにEcが低いため、低電圧動作が可能となり、その駆動電圧が5V程度以下、特に3V以下のものであり、低電圧駆動を実現できるものである。このように、本発明の誘電体材料は、低電圧駆動化を図り、後述する強誘電体メモリ素子(FeRAM)に適用できるものである。
【0018】
また、本発明の誘電体材料は、生産性が高く、また、扱い易いものである。
【0019】
本発明の誘電体材料は、例えば、下記のようにして製造(合成)することができる。
先ず、ブトキシエタノール、キシレン等を溶媒とし、ジエタノールアミン、モノエタノールアミン等のポリ又はモノアルカノールアミン等をキレート剤とし、リチウムエトキシド、ペンタエトキシニオブ、タンタルエトキシド等を溶質とし、目的とする誘電体材料の組成に応じてこれらを適量混合した原料溶液を調製する。次に、この原料溶液を所望の条件で塗布・乾燥するか、又は該原料溶液を所望の条件で乾燥焼成して、RFスパッタ、レーザーアブレーション用の焼結体ターゲットとして、本発明の誘電体材料を製造(合成)することができる。
【0020】
本発明の誘電体材料の成膜法としては、特にゾルゲル法、MOD法及びMOCVD法が、プロセス温度を下げて生産性を向上させることができる点で好ましい。このゾルゲル法、MOD法及びMOCVD法によれば、プリカーサーの構造を極力強誘電体の構造に近づけることができ、650℃以下、特に600℃以下のプロセス温度とすることが可能である。
【0021】
〔強誘電体メモリ素子〕
次に、本発明の強誘電体メモリ素子について詳細に説明する。
本発明によれば、前述した誘電体材料により形成された誘電体層を有する強誘電体メモリ素子を提供することができる。
【0022】
本発明の強誘電体メモリ素子は、その好ましい実施形態として、図1に示すように、適当な厚みに加工したシリコンウエハ1と、該シリコンウエハ1上に設けられた下部電極層2と、該下部電極層2上に設けられた第1の酸化物電極層3と、該第1の酸化物電極層3上に設けられた誘電体層4と、該誘電体層4上に設けられた第2の酸化物電極層5と、該第2の酸化物電極層5上に設けられた上部電極層6とからなる構造をキャパシタ10とするメモリ素子である。尚、本実施形態の強誘電体メモリ素子における前記キャパシタ10以外の部分は、通常公知の構造からなる。
【0023】
そして、前記誘電体層4を、前述した誘電体材料により形成したものである。ここで、誘電体層4の膜厚は、50〜200nm、特に50〜100nmであることが、誘電体層4のEcを低くすることができる点で好ましい。誘電体層4の膜厚が50nm未満であると、リーク電流が生じ易くなり、200nmを超えると、動作電圧が大きくなるおそれがあるため好ましくない。
【0024】
また、誘電体層4は、第1の酸化物電極層3及び第2の酸化物電極層5の二つの酸化物電極層で挟まれている。この第1の酸化物電極層3及び第2の酸化物電極層5は、誘電体層3を形成する前記組成式(I)で表される誘電体材料に含まれるLi拡散防止のためのバリア層として機能する。Liは比較的拡散し易い元素であるため、導電性の良い電極層によるサンドイッチ構造としてLiの拡散を抑えるようにしたものである。Liの拡散が抑えられることにより、特にCMOS回路その他の半導体回路に好適に適用することができる。
【0025】
第1の酸化物電極層3及び第2の酸化物電極層5としては、IrO2、RuO2、OsO2及びWO2等の金属酸化物からなることが、導電性及びLiに対するバリア性を一層向上させることができる点で好ましい。これらの中でも、比較的還元し難く、低比抵抗、低材料費である点で、IrO2が最も好ましい。
【0026】
両酸化物電極層3,5の厚さは、それぞれ好ましくは25〜50nm、更に好ましくは40〜50nmである。
【0027】
また、下部電極層2及び上部電極層6としては、何れもIr及びPt等の金属からなることが好ましい。下部電極層2の厚さは、好ましくは100〜200nmである。この下部電極層2は、(111)配向の状態となっている。上部電極層6の厚さは、好ましくは100〜200nmである。
【0028】
本実施形態の強誘電体メモリ素子は、例えば、次のようにしてそのキャパシタ構造が製造される。
▲1▼DCスパッタ、RFスパッタ、蒸着等の方法により、シリコンウエハ1上に、下部電極層2を形成する。
▲2▼RFスパッタにより、下部電極2上に、第1の酸化物電極層3を形成する。
▲3▼所望の組成の前記誘電体材料を形成し得る原料溶液を用いて、RFスパッタ、
ゾルゲル法、MOCVD法及びレーザーアブレーション法等の方法により、Pt第1の酸化物電極層3上に、誘電体層4を形成する。この誘電体層4を形成するには、特にゾル・ゲル法によるのが好ましい。例えば、原料溶液をスピンコートにて酸化物電極層3上に塗布し、150〜300℃で1〜5分乾燥した後、600〜700℃で結晶化アニールを行うことにより誘電体層4を形成することができる。
【0029】
特に、本発明の誘電体材料を、CMOS回路に適用する場合には、CMOSにダメージを与えないプロセス温度とすることが必要である。具体的には、プロセス温度は、1μm以上のデザインルールでは800℃以下が好ましく、0.5μmルールでは650℃以下が好ましい。尚、従来のLiNbO3を用いて良好な誘電体層の結晶膜を得るには900℃を超えるプロセス温度が必要であり、CMOSにダメージを与える。これに対し、前記組成式(I)で表される本発明の誘電体材料によれば、上述のように800℃以下のプロセス温度で成膜が可能である。
【0030】
▲4▼RFスパッタにより、誘電体層4上に、第2の酸化物電極層5を形成する。
▲5▼前記▲1▼と同様に、DCスパッタ、RFスパッタ、蒸着等の方法により、酸化物電極層5上に、Pt上部電極層6を形成する。
【0031】
また、本実施形態に係る前記キャパシタ10以外の部分は、通常公知の方法により製造することができる。
【0032】
本発明の強誘電体メモリ素子は、前述したような好ましい実施形態の他、種々の変更形態とすることが可能である。例えば、前述の実施形態における第1の酸化物電極層2及び/又は第2の酸化物電極層4を設けない形態とすることもできる。また、シリコンウエハ1に代えて、単結晶LiNbO3等の基板を用いることもできる。
【0033】
本発明の強誘電体メモリ素子は、前述の誘電体材料から形成された誘電体層を有し、低電圧駆動が可能であるため、例えば、CMOS(Complementary Metal Oxide Semiconductor)回路上に、前述したような本発明に係るキャパシタ構造を設ける強誘電体メモリ素子として用いることができ、また、半導体素子としてMFSFET(Metal Ferro-electric Semiconductor Field Effect Transistor)等の用途に利用することができる。
【0034】
【実施例】
以下、実施例を示して本発明を更に詳細に説明するが、本発明はこれらの実施例により何等制限されるものではない。
【0035】
〔ゾル・ゲル法による誘電体材料(薄膜)の形成〕
先に、シリコンウエハ上に、DCスパッタにより厚さ150nmで(111)配向のPt下部電極層を形成した。このPt下部電極層上に、RFスパッタにより、IrO2からなる第1の酸化物電極層(膜厚;50nm)を形成した。次に、誘電体材料を形成する下記原料溶液を用い、スピンコートにて塗布し、300℃で5分乾燥した後、700℃で結晶化アニールを行うこと(ゾル・ゲル法)により、第1の酸化物電極上に誘電体層(膜厚;100nm)を形成した。
【0036】
(誘電体材料を形成する原料溶液)
ブトキシエタノールを溶媒として用い、ジエタノールアミンをキレート剤として用い、リチウムエトキシド、ペンタエトキシニオブ及びタンタルエトキシドからなる混合溶液を溶質として用い、これらを混合して原料溶液を調製した。
【0037】
次に、この誘電体層上に、RFスパッタにより、IrO2からなる第2の酸化物電極層(膜厚;50nm)を形成した。その後、DCスパッタにより、第2の酸化物電極層上にPt上部電極(膜厚;100nm)を形成して、図1に示す構造のキャパシタを形成した。
【0038】
その後、キャパシタ以外の部分は、強誘電体メモリ素子に用いる通常のもの(駆動素子等)を用いて通常の方法により、強誘電体メモリー素子を作成した。
【0039】
前記誘電体層を形成する誘電体材料としては、上記原料溶液の組成を変化させることにより下記組成式(I)中のXを0〜1近傍まで変化させた、それぞれの誘電体材料を用いた。
LiTa1−XNbXO3 …(I)
【0040】
〔誘電体材料とEcとの関係評価〕
それぞれの誘電体材料から形成された誘電体層を有する強誘電体メモリ素子について、誘電体材料(組成式(I)中のXの変化)とEcとの関係を評価した。このときのXの値(Nbの量)とEcとの関係のグラフを図2に示す。その結果、図2に示すように、Xが0〜0.5までのものはXの増加に応じてEcが減少し、Xが0.5を超えるとXの増加に応じてEcも増加する傾向が観られた。このグラフより明らかなように、本発明に係るXが0.05〜0.5の範囲では、適当なEcが得られることが判る。
【0041】
〔誘電体層の膜厚とPrとの関係〕
駆動電圧を3Vとして、膜厚を変えながら膜厚とPrとの関係を評価した。このときの誘電体層の膜厚とPrとの関係のグラフを図3に示す。その結果、図3に示すように、膜厚が200nm以下、特に200〜50nmでは、Prは、電極界面に発生する酸素ベイカンシーにより若干低下するものの、適当な値が得られることが判った。
【0042】
〔誘電体層の膜厚とリーク電流との関係〕
前記誘電体層の膜厚を200nmから順次薄くしていったところ、膜厚が50nmより小さいものではリーク電流が大きくなる傾向が観られた。
【0043】
【発明の効果】
本発明によれば、環境に影響がなく、Prが高く、しかも、Ecが低く、生産性を向上させた、扱い易い誘電体材料を提供することができる。また、本発明によれば、前記誘電体材料を用いることにより、低電圧駆動が可能な優れた強誘電体メモリー素子を提供することができる。
【図面の簡単な説明】
【図1】本発明の誘電体材料により形成された誘電体層を有するキャパシタ構造を示す概略断面図である。
【図2】Xの値(Nbの量)とEcとの関係を示すグラフである。
【図3】誘電体層の膜厚とPrとの関係を示すグラフである。
【符号の説明】
10 キャパシタ
1 シリコンウエハ
2 下部電極層
3 第1の酸化物電極層
4 誘電体層
5 第2の酸化物電極層
6 上部電極層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a dielectric material and a ferroelectric memory device using the same.
[0002]
[Prior art and problems to be solved by the invention]
Conventionally, as a dielectric material for forming a ferroelectric memory element [FeRAM (Ferroelectric Random Access Memory)], there are Pb (Ti, Zr) O 3 [aka PZT], SrBiTaO-based material (aka Yi or SBT), and the like. Generally used (see Applied Physics Vol. 67, No. 11, P1256-1262, P1263-1269).
[0003]
However, the use of Pb and Bi contained in the PZT and SBT is demanded from the viewpoint of the environment. In addition, the dielectric material is required to have a high remanent polarization (Pr) as its polarization characteristics. However, the Pr of the SBT is as low as about 10 μc / cm 2 and the Pr of the PZT is also about 20 μc / cm 2. Less than or below.
[0004]
Therefore, in recent years, a LiNbO 3 material has been developed as a dielectric material that does not contain elements that may affect the environment, such as Pb and Bi, and that has a high Pr. Since this LiNbO 3 has a high value of spontaneous polarization (Ps) required for a ferroelectric material of about 0.71 c / m −1 , its development has been actively promoted.
[0005]
However, in addition to the above characteristics, the dielectric material is also required to have a low coercive electric field (Ec) because it is necessary to invert the polarization at a low voltage, and the LiNbO 3 is practical because this Ec is high. is not. Further, since LiNbO 3 is a material having a high melting point (mp), there is a problem that the process temperature is as high as about 900 ° C., the productivity is low, and the handling is difficult. In addition, the process temperature at the time of using PZT is as low as about 600 degreeC, and implement | achieving such a low process temperature is requested | required.
[0006]
Accordingly, an object of the present invention is to provide an easy-to-handle dielectric material and a ferroelectric memory device using the same, which have no effect on the environment, have a high Pr, have a low Ec, and have improved productivity. It is in.
[0007]
[Means for Solving the Problems]
As a result of intensive studies, the present inventors have found that in a LiNbO 3 material that does not affect the environment, a material obtained by adding a specific element at a specific ratio with Nb can achieve the object.
[0008]
The present invention has been made based on the above knowledge, and is a dielectric material represented by the following composition formula (I): LiTa 1-X Nb X O 3 (I)
[In formula, X shows 0.05-0.5. ]
A ferroelectric memory device having a dielectric layer formed by:
The dielectric layer has a thickness of 50 to 200 nm,
The dielectric layer is sandwiched between two oxide electrode layers, and the two oxide electrode layers are formed above the lower electrode layer provided on the substrate and below the dielectric layer. A first oxide electrode layer and a second oxide electrode layer formed above the dielectric layer and below the upper electrode layer;
The dielectric layer provides a ferroelectric memory device having a remanent polarization (Pr) of 20 μC / cm 2 or more when the driving voltage is 3V.
[0009]
The present invention also provides the ferroelectric memory element, wherein the first oxide electrode layer prevents diffusion of Li from the dielectric layer to the lower electrode layer.
[0010]
The present invention also provides the ferroelectric memory device in which the dielectric layer is formed by a sol-gel method, a MOD (Metal Organic Chemical Decomposition) method, or a MOCVD (Metal Organic Chemical Vapor Decomposition) method.
[0011]
The present invention also provides the ferroelectric memory element, wherein the first oxide electrode layer and the second oxide electrode layer are made of IrO 2 , RuO 2 , OsO 2 or WO 2. It is.
[0012]
The present invention also provides the ferroelectric memory element, wherein the first oxide electrode layer and the second oxide electrode layer each have a thickness of 25 to 50 nm. .
[0013]
DETAILED DESCRIPTION OF THE INVENTION
[Ferroelectric material]
Hereinafter, the dielectric material of the present invention will be described in detail.
The dielectric material of the present invention is represented by the following composition formula (I).
LiTa 1-X Nb X O 3 ... (I)
[In formula, X shows 0.05-0.5. ]
[0014]
That is, in the LiNbO 3 material that does not affect the environment, the dielectric material of the present invention improves Pr, lowers Ec, and improves productivity by adding Ta at a ratio of Nb and the above range, It should be easy to use.
[0015]
X in the composition formula (I) is a ratio of the element Nb to Ta (Nb + Ta = 1) and is 0.05 to 0.5.
Here, when X is less than 0.05, the process temperature becomes as high as about 900 ° C., and when it exceeds 0.5, Ec increases and sometimes exceeds Ec of LiTaO 3 .
X is preferably in the range of 0.05 to 0.1 in terms of reducing Ec.
[0016]
According to the dielectric material of the present invention, the Pr value can be about 20 μc / cm 2 or more, particularly about 30 μc / cm 2 or more. For this reason, when the dielectric material of the present invention is used for a ferroelectric memory element or the like, the capacitor area can be reduced and the characteristic variation of the dielectric layer is reduced. In addition, since the dielectric material of the present invention has such a high Pr, it can be used even if there is some variation in the characteristics of the dielectric layer, even if there is imprint, retention, or fatigue, and it is easy to handle. Is.
[0017]
In addition, according to the dielectric material of the present invention, by making the composition thereof the composition formula (I), ions that affect polarization can be easily moved, and Ec can be made 100 kV / cm or less. Since the dielectric material of the present invention has such a low Ec, it can be operated at a low voltage, and its driving voltage is about 5 V or less, particularly 3 V or less, and low voltage driving can be realized. Thus, the dielectric material of the present invention can be driven at a low voltage and can be applied to a ferroelectric memory element (FeRAM) described later.
[0018]
In addition, the dielectric material of the present invention has high productivity and is easy to handle.
[0019]
The dielectric material of the present invention can be manufactured (synthesized) as follows, for example.
First, butoxyethanol, xylene or the like as a solvent, diethanolamine, polyethanol such as monoethanolamine or the like as a chelating agent, lithium ethoxide, pentaethoxyniobium, tantalum ethoxide or the like as a solute, and the intended dielectric A raw material solution in which an appropriate amount thereof is mixed according to the composition of the material is prepared. Next, the raw material solution is applied and dried under desired conditions, or the raw material solution is dried and fired under desired conditions, and used as a sintered body target for RF sputtering and laser ablation. Can be manufactured (synthesized).
[0020]
As the film forming method for the dielectric material of the present invention, the sol-gel method, the MOD method, and the MOCVD method are particularly preferable because the productivity can be improved by lowering the process temperature. According to the sol-gel method, the MOD method, and the MOCVD method, the structure of the precursor can be brought as close to the structure of the ferroelectric as possible, and the process temperature can be set to 650 ° C. or less, particularly 600 ° C. or less.
[0021]
[Ferroelectric memory devices]
Next, the ferroelectric memory device of the present invention will be described in detail.
According to the present invention, a ferroelectric memory device having a dielectric layer formed of the above-described dielectric material can be provided.
[0022]
As shown in FIG. 1, the ferroelectric memory element of the present invention has a
[0023]
The dielectric layer 4 is formed of the dielectric material described above. Here, the film thickness of the dielectric layer 4 is preferably 50 to 200 nm, particularly 50 to 100 nm, from the viewpoint that the Ec of the dielectric layer 4 can be lowered. If the thickness of the dielectric layer 4 is less than 50 nm, a leakage current tends to occur, and if it exceeds 200 nm, the operating voltage may increase, which is not preferable.
[0024]
The dielectric layer 4 is sandwiched between two oxide electrode layers, a first
[0025]
The first
[0026]
The thicknesses of both
[0027]
The
[0028]
For example, the capacitor structure of the ferroelectric memory device of this embodiment is manufactured as follows.
(1) A
(2) The first
(3) Using a raw material solution capable of forming the dielectric material having a desired composition, RF sputtering,
The dielectric layer 4 is formed on the Pt first
[0029]
In particular, when the dielectric material of the present invention is applied to a CMOS circuit, it is necessary to set the process temperature so as not to damage the CMOS. Specifically, the process temperature is preferably 800 ° C. or less for a design rule of 1 μm or more, and preferably 650 ° C. or less for a 0.5 μm rule. In addition, in order to obtain a favorable dielectric layer crystal film using conventional LiNbO 3 , a process temperature exceeding 900 ° C. is required, which damages the CMOS. On the other hand, according to the dielectric material of the present invention represented by the composition formula (I), film formation is possible at a process temperature of 800 ° C. or less as described above.
[0030]
(4) A second
{Circle around (5)} Similar to the above {circle around (1)}, a Pt upper electrode layer 6 is formed on the
[0031]
Moreover, parts other than the
[0032]
The ferroelectric memory element of the present invention can be variously modified in addition to the above-described preferred embodiment. For example, the first
[0033]
Since the ferroelectric memory element of the present invention has a dielectric layer formed of the above-described dielectric material and can be driven at a low voltage, for example, it is described above on a complementary metal oxide semiconductor (CMOS) circuit. The present invention can be used as a ferroelectric memory element provided with the capacitor structure according to the present invention, and can be used as a semiconductor element for applications such as MFSFET (Metal Ferro-electric Semiconductor Field Effect Transistor).
[0034]
【Example】
EXAMPLES Hereinafter, although an Example is shown and this invention is demonstrated further in detail, this invention is not restrict | limited at all by these Examples.
[0035]
[Formation of dielectric material (thin film) by sol-gel method]
First, a (111) -oriented Pt lower electrode layer having a thickness of 150 nm was formed on a silicon wafer by DC sputtering. A first oxide electrode layer (film thickness: 50 nm) made of IrO 2 was formed on the Pt lower electrode layer by RF sputtering. Next, the following raw material solution for forming the dielectric material is applied by spin coating, dried at 300 ° C. for 5 minutes, and then subjected to crystallization annealing at 700 ° C. (sol-gel method). A dielectric layer (film thickness: 100 nm) was formed on the oxide electrode.
[0036]
(Raw material solution for forming dielectric material)
Butoxyethanol was used as a solvent, diethanolamine was used as a chelating agent, a mixed solution composed of lithium ethoxide, pentaethoxyniobium and tantalum ethoxide was used as a solute, and these were mixed to prepare a raw material solution.
[0037]
Next, a second oxide electrode layer (film thickness: 50 nm) made of IrO 2 was formed on the dielectric layer by RF sputtering. Thereafter, a Pt upper electrode (film thickness: 100 nm) was formed on the second oxide electrode layer by DC sputtering to form a capacitor having the structure shown in FIG.
[0038]
Thereafter, a ferroelectric memory element was formed by a normal method using a normal part (driving element or the like) used for the ferroelectric memory element except for the capacitor.
[0039]
As the dielectric material for forming the dielectric layer, each dielectric material in which X in the following composition formula (I) was changed from 0 to 1 by changing the composition of the raw material solution was used. .
LiTa 1-X Nb X O 3 ... (I)
[0040]
[Evaluation of relationship between dielectric material and Ec]
For ferroelectric memory elements having dielectric layers formed from the respective dielectric materials, the relationship between the dielectric material (change in X in composition formula (I)) and Ec was evaluated. FIG. 2 shows a graph of the relationship between the value of X (Nb amount) and Ec at this time. As a result, as shown in FIG. 2, when X is from 0 to 0.5, Ec decreases as X increases, and when X exceeds 0.5, Ec increases as X increases. A trend was observed. As is apparent from this graph, it is understood that an appropriate Ec is obtained when X according to the present invention is in the range of 0.05 to 0.5.
[0041]
[Relationship between film thickness of dielectric layer and Pr]
The relationship between the film thickness and Pr was evaluated while changing the film thickness at a driving voltage of 3V. A graph of the relationship between the thickness of the dielectric layer and Pr at this time is shown in FIG. As a result, as shown in FIG. 3, when the film thickness was 200 nm or less, particularly 200 to 50 nm, Pr was found to have an appropriate value although it slightly decreased due to the oxygen vacancy generated at the electrode interface.
[0042]
[Relationship between film thickness of dielectric layer and leakage current]
When the film thickness of the dielectric layer was gradually reduced from 200 nm, a tendency for the leak current to increase was observed when the film thickness was smaller than 50 nm.
[0043]
【The invention's effect】
According to the present invention, it is possible to provide an easy-to-handle dielectric material that does not affect the environment, has high Pr, has low Ec, and has improved productivity. In addition, according to the present invention, an excellent ferroelectric memory element capable of being driven at a low voltage can be provided by using the dielectric material.
[Brief description of the drawings]
FIG. 1 is a schematic sectional view showing a capacitor structure having a dielectric layer formed of a dielectric material of the present invention.
FIG. 2 is a graph showing a relationship between a value of X (amount of Nb) and Ec.
FIG. 3 is a graph showing the relationship between the thickness of a dielectric layer and Pr.
[Explanation of symbols]
10
Claims (5)
LiTa1-XNbXO3 ・・・(I)
〔式中、Xは0.05〜0.5を示す。〕
により形成された誘電体層を有する強誘電体メモリ素子であって、
前記誘電体層の膜厚が50〜200nmであり、
前記誘電体層が二つの酸化物電極層で挟まれており、該二つの酸化物電極層は、基板上に設けられた下部電極層の上側でかつ前記誘電体層の下側に形成される第1の酸化物電極層と、前記誘電体層の上側でかつ上部電極層の下側に形成される第2の酸化物電極層とからなり、
前記誘電体層は、駆動電圧を3Vとしたときの残留分極(Pr)が20μC/cm2以上である、強誘電体メモリ素子。Dielectric material represented by the following composition formula (I) LiTa 1-X Nb X O 3 (I)
[In formula, X shows 0.05-0.5. ]
A ferroelectric memory device having a dielectric layer formed by:
The dielectric layer has a thickness of 50 to 200 nm,
The dielectric layer is sandwiched between two oxide electrode layers, and the two oxide electrode layers are formed above the lower electrode layer provided on the substrate and below the dielectric layer. A first oxide electrode layer and a second oxide electrode layer formed above the dielectric layer and below the upper electrode layer;
The ferroelectric memory element, wherein the dielectric layer has a residual polarization (Pr) of 20 μC / cm 2 or more when a driving voltage is 3V.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000083754A JP3722272B2 (en) | 2000-03-24 | 2000-03-24 | Ferroelectric memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000083754A JP3722272B2 (en) | 2000-03-24 | 2000-03-24 | Ferroelectric memory device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001274347A JP2001274347A (en) | 2001-10-05 |
JP3722272B2 true JP3722272B2 (en) | 2005-11-30 |
Family
ID=18600336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000083754A Expired - Fee Related JP3722272B2 (en) | 2000-03-24 | 2000-03-24 | Ferroelectric memory device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3722272B2 (en) |
-
2000
- 2000-03-24 JP JP2000083754A patent/JP3722272B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001274347A (en) | 2001-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4998461B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3258899B2 (en) | Ferroelectric thin film element, semiconductor device using the same, and method of manufacturing ferroelectric thin film element | |
JP3363301B2 (en) | Ferroelectric thin film-coated substrate, method of manufacturing the same, and nonvolatile memory constituted by ferroelectric thin-film-coated substrate | |
US6674633B2 (en) | Process for producing a strontium ruthenium oxide protective layer on a top electrode | |
US20020117700A1 (en) | Amorphous iridium oxide barrier layer and electrodes in ferroelectric capacitors | |
JP2003258202A (en) | Method for manufacturing semiconductor device | |
JP2006176366A (en) | Ferroelectric material, method of manufacturing the same and ferroelectric memory | |
JPH10247724A (en) | Manufacturing method of semiconductor memory | |
JP2004296929A (en) | Process for fabricating ferroelectric capacitor, ferroelectric capacitor, memory element, electronic element, memory device and electronic apparatus | |
JP2003218325A (en) | Ferroelectric film forming method and semiconductor device manufacturing method | |
JP3641142B2 (en) | Ferroelectric memory | |
JP5561300B2 (en) | Manufacturing method of semiconductor device | |
JP3292795B2 (en) | Method for manufacturing semiconductor memory device | |
JP3722272B2 (en) | Ferroelectric memory device | |
JP4659436B2 (en) | Manufacturing method of semiconductor device | |
JP4650602B2 (en) | Method for manufacturing ferroelectric capacitor | |
JP3363091B2 (en) | Manufacturing method of dielectric memory | |
JP4289843B2 (en) | Capacitor manufacturing method for semiconductor device | |
US7300805B2 (en) | Method of manufacturing a ferroelectric capacitor | |
JP2003243628A (en) | Ferroelectric thin film, ferroelectric capacitor, and method of manufacturing ferroelectric memory device | |
JP2007184442A (en) | Ferroelectric capacitor | |
JP2004022554A (en) | Ferroelectric memory device and its designing method | |
JP3720270B2 (en) | Method for producing oxide crystalline film | |
JP2011129719A (en) | Semiconductor device, and method of manufacturing the same | |
JP2002270785A (en) | Semiconductor device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050328 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050708 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050825 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050907 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |