JP3722223B2 - 半導体装置及びその製造方法、電子モジュール並びに電子機器 - Google Patents
半導体装置及びその製造方法、電子モジュール並びに電子機器 Download PDFInfo
- Publication number
- JP3722223B2 JP3722223B2 JP2003366080A JP2003366080A JP3722223B2 JP 3722223 B2 JP3722223 B2 JP 3722223B2 JP 2003366080 A JP2003366080 A JP 2003366080A JP 2003366080 A JP2003366080 A JP 2003366080A JP 3722223 B2 JP3722223 B2 JP 3722223B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- layer
- semiconductor device
- substrate
- boundary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0277—Bendability or stretchability details
- H05K1/028—Bending or folding regions of flexible printed circuits
- H05K1/0281—Reinforcement details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09909—Special local insulating pattern, e.g. as dam around component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本発明は、半導体装置及びその製造方法、電子モジュール並びに電子機器に関する。
ＣＯＦ（Chip On Film）の実装方式では、フィルムが使用される。フィルムには、配線パターンが形成されており、配線パターン上にはその一部が露出するようにソルダレジストが形成されている。フィルムは、自由に曲げることができるので、半導体装置を小さくすることができる。フィルムを曲げたときに、配線パターンのソルダレジストの縁との境目に応力が集中しやすい。応力の集中によって、配線パターンの破断が生じないようにする必要があった。
特開２００２−２６０８２号公報
本発明の目的は、配線パターンの破断を防止することにある。
（１）本発明に係る半導体装置は、相互に反対を向く第１及び第２の面を有する基板と、
連続する第１及び第２の部分を有して前記基板の前記第１の面に形成されてなる配線パターンと、
前記配線パターンの前記第１の部分を除いて前記第２の部分を覆うように形成された第１の層と、
前記基板の前記第１の面に搭載されて、前記第１の部分で前記配線パターンと電気的に接続されてなる半導体チップと、
前記半導体チップと前記基板との間から、前記半導体チップの外側であって前記配線パターンの前記第１の部分上に至るが前記第１及び第２の部分の境目に達しないように設けられた樹脂部と、
前記基板の前記第２の面に、前記配線パターンの前記境目とオーバーラップするとともに、前記樹脂部とオーバーラップしないように設けられてなる第２の層と、
を有する。本発明によれば、第２の層が、配線パターンの第１及び第２の部分の境目（第１の層の縁との境目すなわち応力が集中しやすい部分）とオーバーラップして補強するので、配線パターンの破断が抑制される。また、樹脂部は、配線パターンの第１及び第２の部分の境目（曲がりやすい部分）に達しないので、配線パターンの曲がりによる樹脂部の破損が抑制される。さらに、第２の層は、樹脂部とオーバーラップしないので、第２の層と樹脂部との間で、基板の曲がりが許容される。
（２）この半導体装置において、
前記第２の層は、前記第１の層とオーバーラップしてもよい。
（３）この半導体装置において、
前記第２の層は、前記境目とオーバーラップする部分が最も厚くなるように形成されていてもよい。
（４）この半導体装置において、
前記第２の層は、樹脂から構成されてもよい。
（５）この半導体装置において、
前記第１及び第２の層のうち少なくとも一方は、ソルダレジスト層であってもよい。
（６）この半導体装置において、
前記第２の層は、前記樹脂部及び前記第１の層よりも柔らかい材料で形成されていてもよい。
（７）この半導体装置において、
前記樹脂部は、前記第１及び第２の層よりも硬い材料で形成されていてもよい。
（８）本発明に係る電子モジュールは、上記半導体装置と、
前記半導体装置が取り付けられてなる電子パネルと、
を有する。
（９）本発明に係る電子機器は、上記半導体装置を有する。
（１０）本発明に係る半導体装置の製造方法は、基板の、連続する第１及び第２の部分を有する配線パターンが形成された第１の面であって、前記配線パターンの前記第１の部分を除いて前記第２の部分を覆うように第１の層が形成されてなる第１の面に、半導体チップを搭載すること、
前記配線パターンの前記第１の部分で、前記半導体チップと前記配線パターンを電気的に接続すること、
前記半導体チップと前記基板との間から、前記半導体チップの外側であって前記配線パターンの前記第１の部分上に至るが前記第１及び第２の部分の境目に達しないように樹脂部を設けること、及び、
前記基板の前記第１の面とは反対の第２の面に、前記配線パターンの前記境目とオーバーラップするとともに、前記樹脂部とオーバーラップしないように第２の層を設けること、
を含む。本発明によれば、第２の層が、配線パターンの第１及び第２の部分の境目（第１の層の縁との境目すなわち応力が集中しやすい部分）とオーバーラップして補強するので、配線パターンの破断が抑制される。また、樹脂部は、配線パターンの第１及び第２の部分の境目（曲がりやすい部分）に達しないので、配線パターンの曲がりによる樹脂部の破損が抑制される。さらに、第２の層は、樹脂部とオーバーラップしないので、第２の層と樹脂部との間で、基板の曲がりが許容される。
（１１）この半導体装置の製造方法において、
前記第２の層を、前記第１の層とオーバーラップするように設けてもよい。
（１２）この半導体装置の製造方法において、
前記第２の層を、前記境目とオーバーラップする部分が最も厚くなるように形成してもよい。
連続する第１及び第２の部分を有して前記基板の前記第１の面に形成されてなる配線パターンと、
前記配線パターンの前記第１の部分を除いて前記第２の部分を覆うように形成された第１の層と、
前記基板の前記第１の面に搭載されて、前記第１の部分で前記配線パターンと電気的に接続されてなる半導体チップと、
前記半導体チップと前記基板との間から、前記半導体チップの外側であって前記配線パターンの前記第１の部分上に至るが前記第１及び第２の部分の境目に達しないように設けられた樹脂部と、
前記基板の前記第２の面に、前記配線パターンの前記境目とオーバーラップするとともに、前記樹脂部とオーバーラップしないように設けられてなる第２の層と、
を有する。本発明によれば、第２の層が、配線パターンの第１及び第２の部分の境目（第１の層の縁との境目すなわち応力が集中しやすい部分）とオーバーラップして補強するので、配線パターンの破断が抑制される。また、樹脂部は、配線パターンの第１及び第２の部分の境目（曲がりやすい部分）に達しないので、配線パターンの曲がりによる樹脂部の破損が抑制される。さらに、第２の層は、樹脂部とオーバーラップしないので、第２の層と樹脂部との間で、基板の曲がりが許容される。
（２）この半導体装置において、
前記第２の層は、前記第１の層とオーバーラップしてもよい。
（３）この半導体装置において、
前記第２の層は、前記境目とオーバーラップする部分が最も厚くなるように形成されていてもよい。
（４）この半導体装置において、
前記第２の層は、樹脂から構成されてもよい。
（５）この半導体装置において、
前記第１及び第２の層のうち少なくとも一方は、ソルダレジスト層であってもよい。
（６）この半導体装置において、
前記第２の層は、前記樹脂部及び前記第１の層よりも柔らかい材料で形成されていてもよい。
（７）この半導体装置において、
前記樹脂部は、前記第１及び第２の層よりも硬い材料で形成されていてもよい。
（８）本発明に係る電子モジュールは、上記半導体装置と、
前記半導体装置が取り付けられてなる電子パネルと、
を有する。
（９）本発明に係る電子機器は、上記半導体装置を有する。
（１０）本発明に係る半導体装置の製造方法は、基板の、連続する第１及び第２の部分を有する配線パターンが形成された第１の面であって、前記配線パターンの前記第１の部分を除いて前記第２の部分を覆うように第１の層が形成されてなる第１の面に、半導体チップを搭載すること、
前記配線パターンの前記第１の部分で、前記半導体チップと前記配線パターンを電気的に接続すること、
前記半導体チップと前記基板との間から、前記半導体チップの外側であって前記配線パターンの前記第１の部分上に至るが前記第１及び第２の部分の境目に達しないように樹脂部を設けること、及び、
前記基板の前記第１の面とは反対の第２の面に、前記配線パターンの前記境目とオーバーラップするとともに、前記樹脂部とオーバーラップしないように第２の層を設けること、
を含む。本発明によれば、第２の層が、配線パターンの第１及び第２の部分の境目（第１の層の縁との境目すなわち応力が集中しやすい部分）とオーバーラップして補強するので、配線パターンの破断が抑制される。また、樹脂部は、配線パターンの第１及び第２の部分の境目（曲がりやすい部分）に達しないので、配線パターンの曲がりによる樹脂部の破損が抑制される。さらに、第２の層は、樹脂部とオーバーラップしないので、第２の層と樹脂部との間で、基板の曲がりが許容される。
（１１）この半導体装置の製造方法において、
前記第２の層を、前記第１の層とオーバーラップするように設けてもよい。
（１２）この半導体装置の製造方法において、
前記第２の層を、前記境目とオーバーラップする部分が最も厚くなるように形成してもよい。
以下、本発明の実施の形態を、図面を参照して説明する。図１は、本発明の実施の形態に係る半導体装置を説明する図である。図２は、図１に示す半導体装置をその基板を屈曲させて示す図である。
半導体装置は、半導体チップ１０を有する。半導体チップ１０は、電極（図１の例では複数の電極）１２を有する。電極１２は、パッド及びその上のバンプを含んでもよい。電極１２は、半導体チップ１０の端部（半導体チップ１０が矩形であれば、相互に反対側の２辺に沿った両端部あるいは４辺に沿った周端部）に配列されている。電極１２は、半導体チップ１０の内部に電気的に接続されている。半導体チップ１０（例えば電極１２が形成された面）には、集積回路１４が作り込まれている。全ての電極１２又は全てではないが複数の電極１２が、集積回路１４に電気的に接続されている。
半導体装置は、基板（例えばフィルム）２０を有する。基板２０は、長尺形状のテープであってもよい。基板２０は、ポリイミドなどの樹脂で構成されていてもよい。基板２０は、撓む性質を有しており、フレキシブル基板ということができる。基板２０は、相互に反対方向を向く第１及び第２の面２２，２４を有する。第１及び第２の面２２，２４の間隔が、基板２０の厚みである。
基板２０（詳しくはその第１の面２２）には、配線パターン３０が形成されている。配線パターン３０は、導電材料（例えば銅などの金属）で形成されている。配線パターン３０の全体が基板２０とオーバーラップしている。配線パターン３０の全体が基板２０に取り付けられ（あるいは貼り付けられ又は密着し）てもよい。配線パターン３０は、接着剤を介して基板２０に接着されていてもよいし、基板２０に直接付着していてもよい。配線パターン３０は、１つの半導体装置で電気的接続に使用されるものである。したがって、１つの基板（例えば長尺形状のテープ）２０を使用して、複数の半導体装置の集合体（アッセンブリ）を製造するときには、１つの基板２０には、複数の配線パターン３０が形成される。配線パターン３０は、複数の配線ライン（複数点を電気的に接続する部分）を有しており、複数のランド（他の部品との電気的な接続に使用される部分（配線ラインよりも幅の広い部分））を有していてもよい。配線パターン３０（例えばその配線ライン）は、第１及び第２の部分３２，３４を有する。第１及び第２の部分３２，３４は連続する部分である。第１及び第２の部分３２，３４は、直線状に延びていてもよいし、屈曲していてもよい。
半導体チップ１０は、基板２０（詳しくはその第１の面２２）に搭載されている。半導体チップ１０は、配線パターン３０の第１の部分３２とオーバーラップしてもよい。半導体チップ１０は、配線パターン３０の第２の部分３４とオーバーラップしないようになっていてもよい。
半導体チップ１０は、配線パターン３０と電気的に接続されている。電気的接続は、配線パターン３０の第１の部分３２で図られている。半導体チップ１０が、電極１２が形成された面が基板２０と対向するように配置される場合（フェースダウンボンディング）、電極１２と配線パターン３０（第１の部分３２）が対向する。電極１２と配線パターン３０（第１の部分３２）とは、金属接合されてもよいし、両者間に導電粒子が介在してもよい。変形例として、半導体チップ１０を、電極１２が形成された面が基板２０と反対を向くように配置し、電極１２と配線パターン３０（第１の部分３２）にワイヤ等をボンディングしてもよい。
半導体チップ１０と基板２０との間には樹脂部４０が形成されている。樹脂部４０は、エポキシ等の樹脂で形成されている。樹脂部４０は、半導体チップ１０と基板２０の間のスペースを埋める。樹脂部４０は、電極１２と配線パターン３０との電気的接続部を封止して、電気的接続部に生じた応力を吸収してもよい。樹脂部４０は、半導体チップ１０の外側に至る。樹脂部４０は、配線パターン３０の第１の部分３２上に至るが、第２の部分３４の上方に至らない。樹脂部４０は、配線パターン３０の第１及び第２の部分３２，３４の境目３６に達しない。樹脂部４０の縁（先端又はエッジ）と、境目３６との間に間隔があいていてもよい。すなわち、第１の部分３２の境目３６から連続する部分上に樹脂部４０が載らないようになっていてもよい。
樹脂部４０は、配線パターンの第１及び第２の部分３２，３４の境目３６（後述するように曲がりやすい部分）に達しないので、基板２０及び配線パターン３０の曲がりによる樹脂部４０の破損が抑制又は防止される。
基板２０（詳しくはその第１の面２２）には、第１の層４２が形成されている。第１の層４２は、絶縁層であり、樹脂で形成されていてもよく、ソルダレジスト層であってもよい。第１の層４２は、配線パターン３０の第２の部分３４を覆うが、第１の部分３２を覆わない。すなわち、配線パターン３０の、第１の層４２に覆われた部分が第２の部分３４で、第１の層４２から露出した部分が第１の部分３２である。樹脂部４０は、第１の層４２に載らないようになっている。
基板２０（詳しくはその第２の面２４）には、第２の層４４が形成されている。第２の層４４は、絶縁層であり、樹脂で形成されていてもよく、ソルダレジスト層であってもよい。または、第２の層４４は、フィルム等の基板であってもよく、接着剤で基板２０に貼り付けられていてもよく、基板２０に直接付着していてもよい。
第２の層４４は、配線パターン３０の第１及び第２の部分３２，３４の境目３６とオーバーラップしている。配線パターン３０の第２の部分３４は、第１の層４２によって補強されており、第１の部分３２は第１の層４２によって補強されていないので、配線パターン３０を屈曲させると、境目３６に応力が集中しやすい。本実施の形態では、第２の層４４が境目３６とオーバーラップするので、応力の集中しやすい部分が補強され、配線パターン３０の破断が抑制又は防止される。
第２の層４４は、配線パターン３０の第２の部分３４（又は第１の層４２）とオーバーラップしている。したがって、境目３６を確実に補強することができる。第２の層４４は、樹脂部４０とオーバーラップしない。したがって、第２の層４４と樹脂部４０との間で、配線パターン３０（あるいは基板２０）の曲がりが許容される。第２の層４４は、樹脂部４０及び第１の層４２よりも柔らかい材料で形成されていてもよい。樹脂部４０は、第１及び第２の層４２，４４よりも硬い材料で形成されていてもよい。
本実施の形態に係る半導体装置の製造方法は、基板２０の第１の面２２に半導体チップ１０を搭載することを含む。その詳細は、上述した内容から導き出すことができる。半導体チップ１０を搭載するときに、基板２０には既に第１の層４２が形成されていてもよい。配線パターン３０の第１の部分３２で、半導体チップ１０と配線パターン３０を電気的に接続する。フェースダウンボンディングが適用される場合、半導体チップ１０の搭載が完了したときに、半導体チップ１０と配線パターン３０の電気的接続も完了してもよい。
本実施の形態に係る半導体装置の製造方法は、樹脂部４０の形成を含む。その詳細は、上述した内容から導き出すことができる。樹脂部４０は、半導体チップ１０を基板２０に搭載した後に、半導体チップ１０と基板２０の間に樹脂を充填することで形成してもよい。この場合、樹脂はアンダーフィル材である。
あるいは、半導体チップ１０と基板２０の間に、接着剤としての樹脂を介在させて、半導体チップ１０を基板２０に搭載してもよい。半導体チップ１０を搭載するときに、半導体チップ１０の下から樹脂を押し出すことで樹脂部４０を形成することができる。この場合、半導体チップ１０の搭載が完了したときに、半導体チップ１０と配線パターン３０の電気的接続も完了してもよいし、樹脂部４０の形成も完了してもよい。接着剤としての樹脂は、絶縁性樹脂であってもよいし、導電粒子を含有していればこれを電気的接続に使用することができる。
本実施の形態に係る半導体装置の製造方法は、基板２０の第２の面２４に第２の層４４を設けることを含む。その詳細は、上述した内容から導き出すことができる。第２の層４４は、半導体チップ１０の基板２０への搭載前に設けてもよいし、半導体チップ１０と配線パターン３０の電気的接続前に設けてもよいし、樹脂部４０の形成前に設けてもよい。あるいは、第２の層４４は、半導体チップ１０の基板２０への搭載後に設けてもよいし、半導体チップ１０と配線パターン３０の電気的接続後に設けてもよいし、樹脂部４０の形成後に設けてもよい。
本実施の形態に係る半導体装置の製造方法のその他の詳細は、上述した半導体装置の構成から導き出すことができる内容を含む。
図３は、本発明の実施の形態に係る半導体装置の変形例を説明する図である。図４は、図３に示す半導体装置をその基板を屈曲させて示す図である。図３に示す例では、第２の層５０が、配線パターン３０の第１及び第２の部分３２，３４の境目３６とオーバーラップする部分が最も厚くなるように形成されている。これによれば、第２の層５０の最も厚い部分（すなわち最も補強性能が高い部分）が、配線パターン３０の最も応力が集中しやすい部分（すなわち境目３６）とオーバーラップするので、配線パターン３０の耐性が向上する。その他の構成は、上記実施の形態で説明した内容が該当する。
図５には、本発明の実施の形態に係る電子モジュール１０００が示されている。電子モジュール１０００は、上述した半導体装置と、これが取り付けられてなる電子パネル（例えば液晶パネル又はエレクトロルミネセンスパネル等の表示パネル）１１００を有する。詳しくは、半導体装置の基板２０が電子パネル１１００に取り付けられ、配線パターン３０が電子パネル１１００に電気的に接続される。本発明の実施の形態に係る半導体装置を有する電子機器として、図６にはノート型パーソナルコンピュータ２０００が示され、図７には携帯電話３０００が示されている。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。さらに、本発明は、実施の形態で説明した技術的事項のいずれかを限定的に除外した内容を含む。あるいは、本発明は、上述した実施の形態から公知技術を限定的に除外した内容を含む。
１０…半導体チップ １２…電極 １４…集積回路 ２０…基板 ２２…第１の面 ２４…第２の面 ３０…配線パターン ３２…第１の部分 ３４…第２の部分 ３６…境目 ４０…樹脂部 ４２…第１の層 ４４…第２の層
Claims (8)
- 相互に反対を向く第１及び第２の面を有する基板と、
連続する第１及び第２の部分を有して前記基板の前記第１の面に形成されてなる配線パターンと、
前記配線パターンの前記第１の部分を除いて前記第２の部分を覆うように形成された第１の層と、
前記基板の前記第１の面に搭載されて、前記第１の部分で前記配線パターンと電気的に接続されてなる半導体チップと、
前記半導体チップと前記基板との間から、前記半導体チップの外側であって前記配線パターンの前記第１の部分上に至るが前記第１及び第２の部分の境目に達しないように設けられた樹脂部と、
前記基板の前記第２の面に、前記配線パターンの前記境目とオーバーラップするとともに、前記樹脂部とオーバーラップしないように設けられてなる第２の層と、
を有し、
前記基板及び前記配線パターンは、前記基板の前記第２の面が内側になるように、前記境目で屈曲し、
前記第２の層は、前記第１の層とオーバーラップして、前記境目とオーバーラップする部分が最も厚くなるように形成されてなる半導体装置。 - 請求項１に記載の半導体装置において、
前記第２の層は、樹脂からなる半導体装置。 - 請求項１に記載の半導体装置において、
前記第１及び第２の層のうち少なくとも一方は、ソルダレジスト層である半導体装置。 - 請求項１から請求項３のいずれかに記載の半導体装置において、
前記第２の層は、前記樹脂部及び前記第１の層よりも柔らかい材料で形成されてなる半導体装置。 - 請求項１から請求項４のいずれかに記載の半導体装置において、
前記樹脂部は、前記第１及び第２の層よりも硬い材料で形成されてなる半導体装置。 - 請求項１から請求項５のいずれかに記載の半導体装置と、
前記半導体装置が取り付けられてなる電子パネルと、
を有する電子モジュール。 - 請求項１から請求項５のいずれかに記載の半導体装置を有する電子機器。
- 基板の、連続する第１及び第２の部分を有する配線パターンが形成された第１の面であって、前記配線パターンの前記第１の部分を除いて前記第２の部分を覆うように第１の層が形成されてなる第１の面に、半導体チップを搭載すること、
前記配線パターンの前記第１の部分で、前記半導体チップと前記配線パターンを電気的に接続すること、
前記半導体チップと前記基板との間から、前記半導体チップの外側であって前記配線パターンの前記第１の部分上に至るが前記第１及び第２の部分の境目に達しないように樹脂部を設けること、
前記基板の前記第１の面とは反対の第２の面に、前記配線パターンの前記境目とオーバーラップするとともに、前記樹脂部とオーバーラップしないように第２の層を設けること、及び、
前記基板及び前記配線パターンを、前記基板の前記第２の面が内側になるように、前記境目で屈曲させること、
を含み、
前記第２の層を、前記第１の層とオーバーラップして、前記境目とオーバーラップする部分が最も厚くなるように形成する半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003366080A JP3722223B2 (ja) | 2003-10-27 | 2003-10-27 | 半導体装置及びその製造方法、電子モジュール並びに電子機器 |
| US10/973,989 US7176568B2 (en) | 2003-10-27 | 2004-10-26 | Semiconductor device and its manufacturing method, electronic module, and electronic unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003366080A JP3722223B2 (ja) | 2003-10-27 | 2003-10-27 | 半導体装置及びその製造方法、電子モジュール並びに電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005129846A JP2005129846A (ja) | 2005-05-19 |
| JP3722223B2 true JP3722223B2 (ja) | 2005-11-30 |
Family
ID=34587188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003366080A Expired - Fee Related JP3722223B2 (ja) | 2003-10-27 | 2003-10-27 | 半導体装置及びその製造方法、電子モジュール並びに電子機器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7176568B2 (ja) |
| JP (1) | JP3722223B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11836006B2 (en) | 2020-02-19 | 2023-12-05 | Samsung Electronics Co., Ltd. | Chip-on-film package, display module including same, and electronic device including same |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7176586B2 (en) * | 2003-08-01 | 2007-02-13 | Ledford Timothy Gerard | Grip actuated vehicle control system |
| US7480690B2 (en) * | 2003-12-29 | 2009-01-20 | Xilinx, Inc. | Arithmetic circuit with multiplexed addend inputs |
| US7767543B2 (en) * | 2005-09-06 | 2010-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a micro-electro-mechanical device with a folded substrate |
| DE102008028300B4 (de) * | 2008-06-13 | 2021-10-07 | Tdk Electronics Ag | Leiterplatte mit flexiblem Bereich und Verfahren zur Herstellung |
| EP2356372B1 (de) * | 2008-12-11 | 2016-08-10 | OSRAM OLED GmbH | Organische leuchtdiode und beleuchtungsmittel |
| JP5452273B2 (ja) * | 2010-02-15 | 2014-03-26 | オリンパス株式会社 | 半導体装置 |
| JP5214753B2 (ja) * | 2011-02-23 | 2013-06-19 | シャープ株式会社 | 半導体装置およびその製造方法 |
| KR101979361B1 (ko) * | 2012-10-25 | 2019-05-17 | 삼성디스플레이 주식회사 | 칩 온 필름 및 이를 포함하는 표시 장치 |
| KR20140123852A (ko) * | 2013-04-15 | 2014-10-23 | 삼성디스플레이 주식회사 | 칩 온 필름 및 이를 포함하는 표시 장치 |
| KR102176719B1 (ko) | 2013-10-14 | 2020-11-10 | 삼성디스플레이 주식회사 | 플렉서블 표시판 및 그 제조 방법 |
| US10545917B2 (en) | 2014-02-19 | 2020-01-28 | Snowflake Inc. | Multi-range and runtime pruning |
| US10777498B2 (en) * | 2017-08-29 | 2020-09-15 | Novatek Microelectronics Corp. | Chip on film package with reinforcing sheet |
| KR102481385B1 (ko) | 2017-09-27 | 2022-12-27 | 삼성디스플레이 주식회사 | 폴딩 가능한 디스플레이 장치 및 그 제조방법 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56169568A (en) | 1980-06-03 | 1981-12-26 | Eiichi Shinkawa | Method of making instant hamburger |
| JPS61117266A (ja) | 1984-11-14 | 1986-06-04 | Mitsubishi Heavy Ind Ltd | 抄紙機用摺動材の製造方法 |
| JPH08116140A (ja) | 1994-10-18 | 1996-05-07 | Sumitomo Electric Ind Ltd | フレキシブルプリント配線板 |
| US6208521B1 (en) * | 1997-05-19 | 2001-03-27 | Nitto Denko Corporation | Film carrier and laminate type mounting structure using same |
| JP3714779B2 (ja) | 1997-11-04 | 2005-11-09 | ティアック株式会社 | ディスクドライブ装置 |
| DE19923467B4 (de) * | 1999-05-21 | 2004-11-11 | Infineon Technologies Ag | Halbleitermodul mit mehreren Halbleiterchips und leitender Verbindung mittels flexibler Bänder zwischen den Halbleiterchips |
| US6683377B1 (en) * | 2000-05-30 | 2004-01-27 | Amkor Technology, Inc. | Multi-stacked memory package |
| JP3565142B2 (ja) | 2000-07-03 | 2004-09-15 | セイコーエプソン株式会社 | 配線基板及びその製造方法、半導体装置、回路基板並びに電子機器 |
| JP2002289984A (ja) | 2001-03-26 | 2002-10-04 | Olympus Optical Co Ltd | 両面フレキシブル基板及びこれを有するカメラ |
| JP2003051648A (ja) | 2001-08-06 | 2003-02-21 | Olympus Optical Co Ltd | フレキシブルプリント基板 |
| JP4667740B2 (ja) | 2002-12-09 | 2011-04-13 | 株式会社フジクラ | プリント配線板 |
| US6841855B2 (en) * | 2003-04-28 | 2005-01-11 | Intel Corporation | Electronic package having a flexible substrate with ends connected to one another |
-
2003
- 2003-10-27 JP JP2003366080A patent/JP3722223B2/ja not_active Expired - Fee Related
-
2004
- 2004-10-26 US US10/973,989 patent/US7176568B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11836006B2 (en) | 2020-02-19 | 2023-12-05 | Samsung Electronics Co., Ltd. | Chip-on-film package, display module including same, and electronic device including same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050110049A1 (en) | 2005-05-26 |
| JP2005129846A (ja) | 2005-05-19 |
| US7176568B2 (en) | 2007-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100793468B1 (ko) | 반도체 장치 및 그 제조 방법과, 상기 반도체 장치를 구비한 액정 모듈 및 반도체 모듈 | |
| US7750457B2 (en) | Semiconductor apparatus, manufacturing method thereof, semiconductor module apparatus using semiconductor apparatus, and wire substrate for semiconductor apparatus | |
| JP3722223B2 (ja) | 半導体装置及びその製造方法、電子モジュール並びに電子機器 | |
| JP2006060128A (ja) | 半導体装置 | |
| JP4740708B2 (ja) | 配線基板、及び半導体装置 | |
| JP2005079581A (ja) | テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたｌｃｄ装置 | |
| JP5567362B2 (ja) | 表示装置及び電子機器 | |
| JP4945682B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JP3687610B2 (ja) | 半導体装置、回路基板及び電子機器 | |
| US6853080B2 (en) | Electronic device and method of manufacturing the same, and electronic instrument | |
| CN111445801B (zh) | 一种显示面板及显示装置 | |
| JP3867796B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP5071035B2 (ja) | 圧電デバイス | |
| JP4513969B2 (ja) | 電子デバイス | |
| WO2011055548A1 (ja) | 基板接続構造 | |
| JP4013070B2 (ja) | 集積回路チップ、電子デバイス及びその製造方法並びに電子機器 | |
| JP3685196B2 (ja) | 配線基板、半導体装置及びその製造方法並びに電子機器 | |
| JP2005159235A (ja) | 半導体装置及びその製造方法、配線基板、電子モジュール並びに電子機器 | |
| JP4438940B2 (ja) | 配線基板、半導体装置、電子デバイス並びに電子機器 | |
| JP3687674B2 (ja) | 半導体装置、半導体チップ、電子モジュール並びに電子機器 | |
| JP2006332415A (ja) | 半導体装置 | |
| JP2005116697A (ja) | 半導体装置およびその製造方法ならびにディスプレイ装置 | |
| JP2011253880A (ja) | 電子部品の実装基板及びその製造方法 | |
| JP2007149863A (ja) | 電子機器の製造方法 | |
| JP2005079355A (ja) | 半導体素子の接続構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20050208 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20050304 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050411 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050704 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050824 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050906 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |