JP3720036B2

JP3720036B2 - Ｃｍｏｓイメージセンサ

Info

Publication number: JP3720036B2
Application number: JP2003344248A
Authority: JP
Inventors: 弘一関根
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2002-10-11
Filing date: 2003-10-02
Publication date: 2005-11-24
Anticipated expiration: 2023-10-02
Also published as: JP2004153253A

Description

本発明は、半導体基板にアクティブピクセルがマトリクス配列され、Ｘ−ＹアドレスされるＣＭＯＳイメージセンサに関する。

ＣＭＯＳイメージセンサのアクティブピクセルは、半導体基板上に形成した受光素子としてのフォトダイオードと、このフォトダイオードに光が照射されて生じる信号電荷を伝送、増幅する複数のＭＯＳトランジスタからなり、これらの素子の組合わせをピクセルユニットセルとしてその複数個を半導体基板上にマトリクス配列して画素部としている。基本的には一つのフォトトランジスタの伝送のために、リセットトランジスタ、増幅トランジスタおよび行アドレスのための選択トランジスタの組合わせを必要とする。

この１つの組合わせを複数のフォトダイオードに共通に用いて信号処理の効率化をはかる構造も知られている。通常、一対のフォトダイオードに共通の増幅部を配置したセンサがディジタルカメラ、モバイル機器、カメラ付き携帯電話などに実用化されている。この構造では、一対のフォトダイオードから信号電荷を交互に取り出すために各ダイオードに読み取りトランジスタを付属させて信号切換えを行う。また画素部の周辺部にタイミング発生回路と、垂直ライン走査回路、ノイズキャンセル回路、さらに水平ライン走査回路、出力増幅器を有する読出し部を配置したものがある（例えば特許文献1参照）。

以下、従来例を図１０ないし図１２を参照して説明する。図１０はマトリクス配列図、図１１は要部の回路図であり、図１２は要部のレイアウトを示す図である。

図において、ＣＭＯＳイメージセンサの画素部１は、複数のユニットセルＣｅを二次元的に略正格子状にマトリクス配置して構成されており、１ユニットセルＣｅの画素が２つの第１および第２のフォトダイオード１２ａ，１２ｂで構成されている。そして、回路構成は、図１１に示すように、２つの第１および第２のフォトダイオード１２ａ，１２ｂは、それぞれに対応して設けられた読出しトランジスタ１３ａ，１３ｂのソースに接続されており、また各読出しトランジスタ１３ａ，１３ｂのゲート１４ａ，１４ｂには、それぞれ読出しパルスを供給する読出し線１５ａ，１５ｂが接続されている。

また、読出しトランジスタ１３ａ，１３ｂのドレインは、共通のフローティング拡散領域１６で形成されており、フローティング拡散領域１６は、金属配線により増幅トランジスタ１７のゲート１８とリセットトランジスタ１９のソース２０に接続されている。また増幅トランジスタ１７のドレイン２１は、選択トランジスタ２２のソースと共通となっており、選択トランジスタ２２のドレイン２３は、電源線２４に接続され、選択トランジスタ２２のゲート２５には、選択パルスを供給する選択線２６が接続されている。さらに増幅トランジスタ１７のソースは、ソース拡散領域２７で形成され、このソース拡散領域２７には、信号線２８が接続されている。

一方、リセットトランジスタ１９のドレインは、隣接するユニットセルＣｅの選択トランジスタ２２のドレイン２３と共通で、リセットドレイン電圧源の電源線２４に接続されており、リセットトランジスタ１９のゲート２９には、リセットパルスを供給するリセット線３０が接続されている。

また、レイアウトは、図１２に示すように、共に方形をなす第１のフォトダイオード１２ａ、または第２のフォトダイオード１２ｂのみを、所定間隔で水平方向に配置し、また垂直方向には、第１のフォトダイオード１２ａと第２のフォトダイオード１２ｂを交互に所定間隔で配置したものとなっている。そして、同一ユニットセルＣｅの垂直方向に隣接する第１のフォトダイオード１２ａと第２のフォトダイオード１２ｂとの間には、フローティング拡散領域１６を間に挟むようにして、読出し線１５ａ，１５ｂがパターンの中間部に水平方向に延在するように設けられている。読出し線は読出しトランジスタ１３ａ，１３ｂのゲート１４ａ，１４ｂを構成して読出しパルスを供給する。

また、第１のフォトダイオード１２ａの垂直方向上方側には、リセットパルスが供給されるリセットトランジスタ１９のゲート２９が形成されたリセット線３０が、所定間隔を設けて水平方向に延在するように設けられている。一方、第２のフォトダイオード１２ｂの垂直方向の下方側には、下方側の隣接ユニットセルの第１のフォトダイオード１２ａとの間に、選択パルスが供給される選択トランジスタ２２のゲート２５が形成された選択線２６が、同じ隣接するユニットセルのリセット線３０との間に所定間隔を設けかつ水平方向に延在するように設けられている。

さらに、リセットトランジスタ１９のゲート２９となるリセット線３０の中間部には、その下側にソース２０、上側に隣接するユニットセルの選択トランジスタ２２のドレイン２３と共通のドレインが形成されている。また、第２のフォトダイオード１２ｂを間に挟む読出し線１５ｂと選択線２６の間には、第２のフォトダイオード１２ｂの近傍に増幅トランジスタ１７のゲート１８が形成されている。ゲート１８の垂直方向上側に増幅トランジスタ１７のソース拡散領域２７が、また下側には選択線２６との間に選択トランジスタ２２のソースでもある増幅トランジスタ７のドレイン２１が形成されている。

またさらに、選択トランジスタ２２のソースに対応して、選択線２６と垂直方向下方側に隣接するユニットセルのリセット線３０との間には、隣接するユニットセルのリセットトランジスタ１９のドレインでもある選択トランジスタ２２のドレイン２３が形成されている。

上記のように構成されたパターンの各ユニットセルには、垂直方向に配列された各ユニットセルのリセットトランジスタ１９のドレインでもある選択トランジスタ２２のドレイン２３に対し、それぞれを相互に接続するようＡｌ配線による電源線２４が配線されている。また同じく、垂直方向に配列された各ユニットセルＣｅの増幅トランジスタ１７のソース拡散領域２７に対しては、読出しパルスによって読み出された信号を出力する信号線２８が、Ａｌ配線によってそれぞれを接続するように配線されている。

さらに、各ユニットセルＣｅ毎に、フローティング拡散領域１６と増幅トランジスタ１７のゲート１８およびリセットトランジスタ１９のソース２０には、これらをそれぞれ接続するように、例えばフローティング拡散領域１６と増幅トランジスタ１７のゲート１８を接続する接続線３１と、フローティング拡散領域１６とリセットトランジスタ１９のソース２０を接続する接続線３２とが、Ａｌ配線によって配線されている。なお、上記各トランジスタ１３ａ，１３ｂ，１７，１９，２２のゲート１４ａ，１４ｂ，１８，２５，２９は、多結晶シリコンによって形成されている。
米国特許第６，０１９，４４９号明細書

しかしながら上記の従来技術においては、１つのユニットセルＣｅを第１のフォトダイオード１２ａと第２のフォトダイオード１２ｂ、さらに読出しトランジスタ１３ａ，１３ｂ、増幅トランジスタ１７、リセットトランジスタ１９、選択トランジスタ２２で構成し、これに対し、読出し線１５ａ，１５ｂ、選択線２６、リセット線３０を同一面にレイアウトするように形成し、電源線２４、信号線２８、接続線３１，３２をＡｌ配線によって設けなければならなかった。このため、第１のフォトダイオード１２ａと第２のフォトダイオード１２ｂの面積が、ユニットセルＣｅ全体の面積の２０％〜３０％程度しか取れず、またセンサの解像度を向上させるべく高集積化を図ろうとした場合、その実現は難しく、解像度向上等の点で限界があった。さらに読出し線１５ａと接続線３２とが交差し交差部４０を形成している。

一方フローティング拡散層１６に加えてリセットトランジスタのソース部２０と接続線３２が存在することは、容量の増加をもたらし、信号電荷量に対する信号出力の変化、すなわちアンプゲインを低下させてしまい高感度センサ実現に障害となった。

上記のような状況に鑑みて本発明はなされたもので、その目的とするところはユニットセルを構成する素子や配線等を効率的に配置し、素子や配線等を特に小さくしたり、細線化したりすることなく高集積化できて、解像度等を向上させることができるＣＭＯＳイメージセンサを提供することにある。

本発明の一態様のＣＭＯＳイメージセンサは、
フォトダイオードと複数のＭＯＳトランジスタで構成される複数のユニットセルを半導体基板にマトリクス状に配置してなるＣＭＯＳイメージセンサにおいて、
前記ユニットセルは半導体基板に形成された第１と第２フォトダイオードと、前記第１フォトダイオードに接続されその信号電荷を読み出す第１読出しトランジスタと、前記第２フォトダイオードに接続されその信号電荷を読み出す第２読出しトランジスタと、前記第１と第２読出しトランジスタに接続されて信号電荷が伝送されるフローティング拡散領域と、前記フローティング拡散領域に接続されこの領域の電位をリセットするリセットトランジスタと、前記フローティング拡散領域にゲートが接続され信号電荷を増幅する増幅トランジスタと、前記増幅トランジスタを選択的にアドレスする選択トランジスタとからなり、
前記ユニットセルはそれぞれ前記マトリクス配置の水平方向にそれぞれ延在する４本のゲート線である前記第１および第２読出しトランジスタの読出し線、前記リセットトランジスタのリセット線および前記選択トランジスタのセレクト線に結合され、
前記ユニットセルは前記マトリクス配置の垂直方向にそれぞれ延在し前記リセットトランジスタおよび選択トランジスタに接続される電源線および前記増幅トランジスタに接続される信号線に結合され、
前記ゲート線は２線ごとに二重配線層で延在し、
前記第１および第２フォトダイオードは前記第１および第２読出しトランジスタの読出し線を挟んで互いに離間して配置され、
前記フローティング拡散領域はほぼ方形状をなし、
前記第１および第２読出しトランジスタならびに前記リセットトランジスタが前記フローティング拡散領域の各辺に半導体基板内で接続されている。

以上のように，一対の読出しトランジスタおよびリセットトランジスタを共通の方形のフローティング拡散領域で直接結合し，かつゲート線を二重層配線にすることによって、フォトダイオード面積の拡大、ユニットセルと配線の効率的配置をはかることができる。

本発明の他の態様のＣＭＯＳイメージセンサは、対をなす２つのフォトダイオード、前記フォトダイオードに夫々に接続されフォトダイオードの信号を読み出す対をなす読出しトランジスタ、前記信号を増幅する増幅トランジスタ、前記信号をリセットするリセットトランジスタ、前記増幅トランジスタを選択する選択トランジスタとを備えるユニットセルを、垂直方向、水平方向に二次元的に所定ピッチで複数個、マトリクス配置してなるＣＭＯＳイメージセンサにおいて、
前記ユニットセルの２つの前記フォトダイオードは前記マトリクス配置の垂直方向に離間配置され、前記対をなす読出しトランジスタは前記対をなすフォトダイオード間に配置されて、ドレインとなるフローティング拡散領域を共通に有し、
前記フローティング拡散領域はほぼ方形に形成され、
前記リセットトランジスタは前記フローティング拡散領域に直接隣接して設けられ、
各フォトダイオードに対応する前記読出しトランジスタのそれぞれのゲートを構成する読出し線が、フローティング拡散領域を前記垂直方向の両側から挟むようにして対向配置され、
前記対をなす読出しトランジスタの前記読出し線に挟まれた領域に前記増幅トランジスタ、リセットトランジスタ、選択トランジスタを形成している。

ユニットセルの各フォトダイオードに対応する前記読出しトランジスタのそれぞれのゲートは、前記フォトダイオードの間に設けられた略方形のフローティング拡散領域を垂直方向両側から挟むようにして、対向配置されている。または前記ユニットセルの各フォトダイオードに対応する前記読出しトランジスタのそれぞれのゲートが、前記フォトダイオードに対し共通に設けられた略方形のフローティング拡散領域の隣り合う辺に沿って、互いに直交するように設けられて形成され、前記フローティング拡散領域に途中配線を経由せず直接隣接してリセットトランジスタが設けられている。

以上のように，一対の読出しトランジスタおよびリセットトランジスタを共通の方形のフローティング拡散領域で直接結合することによって、ユニットセルと配線の効率的配置をはかることができる。

本発明によれば、ユニットセルを構成する素子や配線等を効率的に配置することができ、高集積化できて、またフォトダイオード面積を３０％以上向上させることができ、かつ電荷電圧変換ゲインを向上させてダイナミックゲインを増加させ、高感度なセンサを提供できる等の効果を奏する。

以下本発明の実施の形態を、図面を参照して説明する。なお各図で同一符号の部分は同様部分を示す。

第１の実施形態を、図１ないし図５により説明する。図１は半導体基板上に複数のユニットセルCe1を配置したマトリクス図を示し、Ｒ１，Ｒ２は読出しパルスＲ１、Ｒ２が印加されてフォトダイオード５２ａ、５２ｂの信号電荷を読み出す読出しトランジスタゲート領域を示し、これにリセットトランジスタゲート部ＲＳおよび増幅トランジスタおよび選択トランジスタ部ＡＭＰが接続されている。

図中、マトリクス水平方向の左側に読出しパルスR１、R２を発生させる周辺回路であるY ＤriverＣＫＴ（Ｒ１，Ｒ２）を、図の右側にリセットパルス、アドレスパルスを発生させる周辺回路Y ＤriverＣＫＴ（ＲＳ，ＡＤＤ）をそれぞれ示す。図下側のマトリクス垂直方向に信号線の情報を順次読み出すための周辺回路ＲＥＡＤＣＫＴを示している。

マトリクスの水平方向Ｘに、読出しパルスが印加される第１、第２読出し線５４a、５４ｂ、リセットパルスが印加されるリセット線６９、アドレスパルスが印加される選択線６５が延びている。これらの線は各トランジスタのゲートを制御するゲート線である。さらにマトリクスの垂直方向Ｙに、電源線６８と信号線６２が延びている。ユニットセルCe1は、水平方向に延びる４本のゲート線５４ａ、５４ｂ、６５、６９と垂直方向に延びる電源線６８と信号線６２に結合される。

本実施例ではＲＳ部が読出し線５４ａ、５４ｂの間に存在し、読出し線との間に交差部がない。

図において、ＣＭＯＳイメージセンサの画素部１０１は、半導体基板上に複数のユニットセルCe1を水平、垂直の二次元的に略正格子状にマトリクス配置して構成されており、１ユニットセルCe1の画素が２つの第１および第２のフォトダイオード５２ａ，５２ｂで構成されている。

本実施形態では第１の読出しトランジスタ５３ａの第１読出し線５４ａとリセットトランジスタ５９のリセット線６９が層間絶縁層１０３（図４）を介して二重配線層１０４として積層されている。さらに、第２読出しトランジスタ５３ｂの第2読出し線５４ｂと選択トランジスタ６２の選択線６５が層間絶縁層１０３（図４）を介して二重配線層１０５として積層されている。

図３に示すようにレイアウトはこれらの二重配線層１０４，１０５がマトリクス配列の水平方向に延在して平行に配置されている。フォトダイオード５２ａ、５２ｂはこれらの配線層の外側に配置され、第１および第２読出しトランジスタ５３ａ，５３ｂおよび二重配線層１０４，１０５を内側に挟むように位置する。また、第１および第２読出しトランジスタのドレインに接続されたフローティング拡散領域５６、リセットトランジスタ５９、増幅トランジスタ５７および選択トランジスタ６２が二重配線層の内側領域に配置される。

フローティング拡散領域５６は方形形状をなし、第１および第２読出しトランジスタ５３ａ、５３ｂのドレインがこの領域の４辺のうち互いに対向する２辺５６a、５６bにそれぞれ接続される。また２辺５６ａ、５６ｂに挟まれる1辺にリセットトランジスタ５９のソースが接続される。

さらに詳述すると、図２に示すように、各ユニットセルの２つの第１および第２のフォトダイオード５２ａ，５２ｂには、それぞれに対応して読出しトランジスタ５３ａ，５３ｂが設けられそのソースが接続される。各読出しトランジスタ５３ａ，５３ｂのゲートは、それぞれ読出しパルスを供給する読出し線５４ａ，５４ｂが兼ねており、読出しトランジスタ５３ａ，５３ｂのドレインは、共通のフローティング拡散領域５６で形成されている。そして、２つの第１および第２のフォトダイオード５２ａ，５２ｂに対し、増幅トランジスタ５７、リセットトランジスタ５９、選択トランジスタ６２が共通に設けられている。

また、レイアウトは、図３に示すように、同ユニットセル内で水平方向に長い長方形状をなす第１のフォトダイオード５２ａ、または第２のフォトダイオード５２ｂのみを、所定間隔で水平方向に配置する。また垂直方向には、同一ユニットセルの第１のフォトダイオード５２ａと第２のフォトダイオード５２ｂとの間には所定間隔を設ける。水平方向の隣接ユニットセルの第１のフォトダイオード５２ａと第２のフォトダイオード５２ｂとが隣接するようにして、第１のフォトダイオード５２ａと第２のフォトダイオード５２ｂとが交互に位置するように配置してもよい。

第１のフォトダイオード５２ａと第２のフォトダイオード５２ｂとの間には、マトリクス配置の水平方向に配列された各コラムのユニットセルCe1共通に第１読出し線５４ａと第２読出し線５４ｂが延びている。第１読出し線５４ａが第１のフォトダイオード５２ａの側の読出しトランジスタ５３ａのゲート線である。また第２読出し線５４ｂが第２のフォトダイオード５２ｂの側の読出しトランジスタ５３ｂのゲート線である。なお、読出し線５４ａ，５４ｂは、多結晶シリコンで形成されており、また、それぞれには読出しパルスを供給する読出し線端部５５ａ，５５ｂが接続されている。

さらに、読出しトランジスタ５３ａのゲート（第１読出し線）５４ａと読出しトランジスタ５３ｂのゲート（第２読出し線）５４ｂの間には、水平方向に順に略方形のフローティング拡散領域５６、これから素子分離領域Ｆにより所定間隔を隔てて増幅トランジスタ５７の略方形のソース拡散領域６７が配置される。ソース拡散領域６７に隣接して増幅トランジスタ５７の方形状のゲート５８、ゲート５８に隣接して増幅トランジスタ５７の方形状ドレイン６１が配置され、さらにこのドレイン６１領域をソースとしてこの間に所定間隔を設けて選択トランジスタ６２の方形状のドレイン６３が、各ユニットセルCe1毎に配置されている。

一方、読出しトランジスタ５３ａのゲート（第１読出し線）５４ａと読出しトランジスタ５３ｂのゲート（第２読出し線）５４ｂをそれぞれ下層として、それら層の上層には、多結晶シリコンで形成されたリセットトランジスタ５９のゲート６９ａに接続されたリセット線６９と選択トランジスタ６２のゲート６５ａに接続された選択線６５とが、それぞれの読出し線の間に層間絶縁層を設けて水平方向に延在するものとなっている。さらに、リセットトランジスタ５９のゲート６９ａについてはリセット線６９から突出して形成され、フローティング拡散領域５６と水平方向に隣接するユニットセルCe1の選択トランジスタ６２のドレイン６３の間、あるいは選択トランジスタ６２のドレイン６３と水平方向に隣接するユニットセルCe1のフローティング拡散領域５６の間に配置される。

選択トランジスタ６２のゲート６５ａについては選択線６５から突出して形成され、増幅トランジスタ５７のドレイン６１と選択トランジスタ６２のドレイン６３の間に配置されている。なお、リセット線６９には、リセットパルスを供給するリセット線端子７０が、リセット線端部に接続されており、また選択線６５には、選択パルスを供給する選択線端子６５ａが選択線端部に接続されている。

上記のように構成されたレイアウトの各ユニットセルCe1には、垂直方向にＡｌ配線による電源線６４が直接配線されている。ユニットセルCe1のリセットトランジスタ５９のドレインと選択トランジスタ６２のドレイン６３は共通であり、電源線６４はコラム単位でそれぞれのユニットセルを相互に接続する。垂直方向に列状に配列された各ユニットセルCe1の増幅トランジスタ５７のソース拡散領域６７に対しては、読出しパルスによって読み出された信号を出力する信号線６８が、Ａｌ配線によってそれぞれを接続されている。さらに、各ユニットセルCe1毎に、フローティング拡散領域５６と増幅トランジスタ５７のゲート５８とを接続する接続線７３が、Ａｌ配線によって配線されている。

なお、上記において、増幅トランジスタ５７のゲート５８については、図４に示されるように、読出しトランジスタ５３ａ，５３ｂのゲート５４ａ，５４ｂと同層にして、あるいは、リセットトランジスタ５９のゲート６９ａと選択トランジスタ６２のゲート６５ａと同層にして、同じ多結晶シリコンによって形成してもよく、あるいはまた、それぞれ異なる層として、別の多結晶シリコン層、金属層によって形成してもよい。

本実施例の変形として図６のように選択線６５、リセット線６９は二重層配線１０６として上下に隣接するユニットセルのフォトダイオード５２ａ、５２ｂの間隙部間を通過させてもよい。

ＣＭＯＳイメージセンサの概略の動作につき図５に示す駆動パルス波形、図４に示す図３のA−A’線における断面図、図４に示すそれぞれの箇所での電位井戸の変化図をもとに説明する。

図５は読出しトランジスタ５３ａ、５３ｂのゲート（読出し線）に印加されるそれぞれの読出しパルスＲ１，Ｒ２と、リセットトランジスタのゲート６９ａに印加されるリセット線６９にかかるリセットパルス波形ＲＳ（６９）と、選択トランジスタのゲート６５ａに印加される選択線６５にかかるアドレスパルス波形ＡＤＤ（６５）のタイミングチャートを示している。

図４では半導体基板１００上に拡散で設けたフォトダイオード５２ａ、５２ｂおよびフローティング拡散領域５６から、増幅トランジスタ５７のゲート５８への接続線として金属配線７３が描かれている。

図では電位井戸の変化を各部分に対応させて記載している。パルス波形の各ハイレベルＨ、ローレベルＬに対応した電位の井戸の変化の変化量を矢印で示してある。

駆動方法としては、まずリセットトランジスタのゲート６９ａに印加されているリセットパルス（ＲＳ（６９））をハイレベルにし、フローティング拡散領域５６の電位をリセットトランジスタのドレイン電位（一定電位）にリセットする（Ｔ１）。次に選択トランジスタのゲート６５ａにアドレスパルス（ＡＤＤ（６５））のハイレベルを印加し、フォトダイオード５２ａからの信号電荷の転送前のソース拡散領域６７の電位を検知する（Ｔ２）。

次に読出しトランジスタのゲート５４ａに印加されている読出しパルス（Ｒ１（５４ａ））をハイレベルにし、フォトダイオード５２ａより信号電荷をフローティング拡散領域５６へ転送させる（Ｔ３）。このフローティング拡散領域５６の電位変化は接続線７３を介し増幅トランジスタのゲート５８に伝わり、選択トランジスタのゲート６５ａに印加されているアドレスパルスがハイレベルになると、ソース拡散領域６７の電位が変化する（Ｔ４）。この際、上記信号電荷のない状態との差を取ることにより、出力回路のノイズ成分が抑制される。次にリセットトランジスタのゲート６９ａに再びリセットパルスのハイレベルを印加し、フローティング拡散領域５６の電位を再び、リセットトランジスタのドレイン電位（一定電位）にリセットする（Ｔ５）。

以下同様に読出しパルス（Ｒ２（５４ｂ））によりフォトダイオード５２ｂの信号電荷の読出しを行う。

さらに、画素列の３ライン目、４ライン目となる垂直方向下方に隣接して水平に並ぶ各ユニットセルCe1の第１、第２のフォトダイオード５２ａ，５２ｂについても、信号電荷の読出しを、フローティング拡散領域５６を共通にして、上記１ライン目、２ライン目と同様にして行う。またさらに、それ以降の各ラインについても同様に繰り返すことで、画素部１０１の画素である全ての第１、第２のフォトダイオード５２ａ，５２ｂについての読出しを行う。

以上の通り構成し、読出しトランジスタ５３ａ，５３ｂの間に対向配置された読出しトランジスタ５３ａ，５３ｂのゲート５４ａ，５４ｂの間に、さらにフローティング拡散領域５６を設けるようにし、またフローティング拡散領域５６に隣接して、これを信号読み取り後に所定電位にリセットするリセットトランジスタ５９が設けるようにしているので、従来レイアウト（図１０〜図１２）で必要としていたフローティング拡散領域１６とリセットトランジスタ１９のソース２０を接続する接続線３２が不要となる。これにより、ユニットセルCe1内の出力回路の高集積化が可能となり、センサ全体しての高集積化が図れ、解像度を向上させることができる。

一方、本実施形態により、従来装置におけるリセットトランジスタのソースと、これを接続するための接続線３２（図１２）が必要なくなることにより、信号電荷量に対する信出力の変化、すなわちアンプゲインを従来装置よりも向上するという利点をもたらす。このアンプゲインの増加は約３０％に達する。

また、第１のフォトダイオード５２ａと第２のフォトダイオード５２ｂを長い長方形状とし、間に素子分離領域の幅で決まる所定間隔をおいて水平方向にそれぞれ配置し、また垂直方向には第１のフォトダイオード５２ａと第２のフォトダイオード５２ｂの間に、共通の出力回路を各ユニットセルCe1毎に配置しているので、フォトダイオード間素子分離領域の幅が各フォトダイオード単位で見ると略半減されたことになり、第１のフォトダイオード５２ａと第２のフォトダイオード５２ｂの面積を大きく取ることができ、ユニットセルCe1全体の面積に対する占積率を増加させることができる。

フォトダイオード５２ａの水平方向の幅に対し、読出し用フローティング拡散領域５６の水平方向幅は図３に示すように十分小さく、かつフォトダイオード相互の水平方向の間隙部に素子分離領域しか存在しない。このため図６のようにフォトダイオード５２ａは垂直に隣接するフォトダイオード５２ｂに対して水平方向Ｘに相互にずらすことができる。これにより画素を市松状にずらして解像度を向上するレイアウトも容易にできる。

次に第２の実施形態を、図７ないし図９により説明する。図７はマトリクス図を示し、Ｒ１，Ｒ２は読出しパルスＲ１、Ｒ２が印加されるフォトダイオードの読出しトランジスタゲート領域を示し、ＲＳはリセットトランジスタゲート部を、ＡＭＰは増幅トランジスタおよび選択トランジスタ部を示す。

図中、左側に読出しパルスR１、R２を発生させる周辺回路Y ＤriverＣＫＴ（Ｒ１，Ｒ２）を、図の右側にリセットパルス、アドレスパルスを発生させる周辺回路Y ＤriverＣＫＴ（ＲＳ，ＡＭＰ）をそれぞれ示す。図下側に信号線の情報を順次読み出すための周辺回路ＲＥＡＤＣＫＴを示している。

図７の実施形態ではＲＳ部が読出し線５４ａを迂回することにより交差部をなくしている。

図８、図９A、図９Ｂにおいて、ＣＭＯＳイメージセンサの画素部２０１は、複数のユニットセルCe2を二次元マトリクスに配置して構成されており、１ユニットセルCe2の画素が２つの第１および第２のフォトダイオード５２ａ，５２ｂで構成され、図２に示す回路構成と同じものとなっている。

すなわち、各ユニットセルCe2の２つの第１および第２のフォトダイオード５２ａ，５２ｂには、それぞれに対応して読出しトランジスタ５３ａ，５３ｂが設けられ、各読出しトランジスタ５３ａ，５３ｂのゲート５４ａ，５４ｂに、それぞれ読出しパルスを供給する読出し線端子５５ａ，５５ｂが接続されている。読出しトランジスタ５３ａ，５３ｂのドレインは、共通のフローティング拡散領域５６で形成されている。そして、２つの第１および第２のフォトダイオード５２ａ，５２ｂに対し、増幅トランジスタ５７、リセットトランジスタ５９、選択トランジスタ６２が共通に設けられている。

また、レイアウトは、図９Ａに示すように、平行四辺形状をなす第１のフォトダイオード５２ａ、または第２のフォトダイオード５２ｂのみを、所定間隔で水平方向に配置し、垂直方向にはそれぞれの間に所定間隔を設け、交互に位置するよう第１のフォトダイオード５２ａと第２のフォトダイオード５２ｂが配置されている。各配置された第１のフォトダイオード５２ａと第２のフォトダイオード５２ｂは、共に長辺を水平方向に位置させるようにしている。例えば第１のフォトダイオード５２ａは、下側の長辺が上側の長辺より左方向に位置するように、また第２のフォトダイオード５２ｂでは、下側の長辺が上側の長辺より右方向に位置するように配置され、同一ユニットセルCe2における第１のフォトダイオード５２ａの下側長辺５２１ａと、第２のフォトダイオード５２ｂの上側長辺５２１ｂとは、垂直方向に所定間隔をおいて対向している。

そして、同一ユニットセルCe2における第１のフォトダイオード５２ａと第２のフォトダイオード５２ｂとの間には、両フォトダイオード５２ａ、５２ｂの対向する長辺５２１ａ，５２１ｂ間と、隣接するユニットセルCe2との間にかけて水平方向に延びる第１の二重層ゲート線２０２が設けられる。ゲート線２０２は垂直方向下方側に凸となる略直角に曲折する第１のＶ字状部分７４ａを有している。二重層構成の下層に多結晶シリコンで形成された読出しトランジスタ５３ａのゲート５４ａ、間に層間絶縁層を設けて、その上層に同じく多結晶シリコンで形成された読出しトランジスタ５３ｂのゲート５４ｂが形成され、それぞれ隣接する各ユニットセルCe2にも同様設けられるように水平方向に延在している。

また一方、垂直方向に隣接するユニットセルCe2の間では、水平方向Xに延びる第２の二重層ゲート線２０３が設けられる。第２の二重層ゲート線は第２のフォトダイオード５２ｂの下側長辺５２１ｂと隣接するユニットセルCe2の第１のフォトダイオード５２ａの上側長辺５２１ａとの間に設けられる。このゲート線２０３はダイオードの両長辺に沿う水平部分と、隣接するユニットセルCe2との間で垂直方向下方側に凸となる略直角に曲折する第２のＶ字状部分７４ｂとを形成している。

二重層構成の下層に多結晶シリコンで形成されたリセットトランジスタ５９のゲート６９と、その間に層間絶縁層を介して上層に同じく多結晶シリコンで形成された選択トランジスタ６２のゲート６５が配置され、それぞれ水平方向に隣接する各ユニットセルCe2にも同様設けられるように延在している。

これにより、フローティング拡散領域５６が配置される第１の区画部分７５aと、増幅トランジスタ５７が配置される第２の区画部分７５bが形成される。この第１の区画部分７５ａは第１のＶ字状部分７４ａと第２のＶ字状部分７４ｂ、さらに第１のフォトダイオード５２ａの右側短辺と第２のフォトダイオード５２ｂの右側短辺とによって、略方形状に形成される。さらにこの部分は第１のフォトダイオード５２ａの水平方向右側に隣接して形成される。第２の区画部分７５ｂは第２のフォトダイオード５２ｂの水平方向右側に第１のＶ字状部分７４ａを間にして形成される。

またさらに、読出しトランジスタ５３ａのゲート５４ａについては、第１のＶ字状部分７４ａの開口端から第１の区画部分７５ａ内側に向けて、第１のフォトダイオード５２ａの右側短辺に沿って直角に突出部位７６であり、ゲート５４ａと同一深さで延出している。またリセットトランジスタ５９のゲート６９については、水平部分から第１の区画部分７５ａ内側に向けて、根元部分は直角で、また先端部分はゲート５４ａの突出部位７６に直交するよう突出部位７７が形成されており、ゲート６９と同一深さになっている。なお、ゲート５４ａの突出部７６とゲート６９の突出部７７とは、間に層間絶縁層を設けて異なる深さに形成されている。

読出しトランジスタ５３ａ，５３ｂのゲート５４ａ，５４ｂには、読出しパルスを供給する対応する読出し線端子５５ａ，５５ｂが接続されている。またリセットトランジスタ５９のゲート７７に、リセットパルスを供給するリセット線６９が接続されており、選択トランジスタ６２のゲートは、選択パルスを供給する選択線６５で形成されている。

さらに、第１の区画部分７５ａ内には、リセットトランジスタ５９のゲートを形成する突出部位７７を挟むようにして、方形状のフローティング拡散領域５６と台形状の選択トランジスタ６２のドレイン６３が配置されている。

図９Ｂで拡大して示すように、方形のフローティング拡散領域は第１ないし第４の各辺５６ｃ、５６ｄ、５６ｅ、５６ｆが前記マトリクス配置の水平方向Ｘに対してほぼ４５°の方向に配置される。さらに隣り合う第１の辺５６ｃと第２の辺５６ｄに沿って、かつ互いに直交するように前記第１および第２読出しトランジスタのゲート７６，５４ｂが配置される。第４の辺５６ｆに対向してリセットトランジスタ６２のゲート６９の突出部７７が配置される。第３の辺５６ｅの方向に増幅トランジスタ５７が配置されており、フローティング拡散領域５６から増幅トランジスタのゲート５８に金属配線７３が引出される。

また第２の区画部分７５ｂ内には、第２のフォトダイオード５２ｂの左側短辺に平行な方形状の増幅トランジスタ５７のゲート５８を間に挟むようにして、方形状のソース拡散領域６７と方形状の増幅トランジスタ５７のドレイン６１が配置されている。

そして、上記のように構成されたレイアウトの各ユニットセルCe2には、垂直方向Ｙに配列された各ユニットセルCe2のリセットトランジスタ５９のドレインでもある選択トランジスタ６２のドレイン６３に対し、それぞれを相互に接続するようＡｌ配線による電源線６４が直接配線されている。また同じく、垂直方向に配列された各ユニットセルCe2の増幅トランジスタ５７のソース拡散領域６７に対しては、読出しパルスによって読み出された信号を出力する信号線６８が、Ａｌ配線によってそれぞれを接続するように配線されている。さらに、各ユニットセルCe2毎に、フローティング拡散領域５６と増幅トランジスタ５７のゲート５８とを接続する接続線７３が、Ａｌ配線によって配線されている。

以上の通り、読出しトランジスタ５３ａのゲート５４ａと読出しトランジスタ５３ｂのゲート５４ｂとを上下２層にして２重層配線２０２に形成して水平方向Ｘに延ばし、リセットトランジスタ５９のゲート６９と選択トランジスタ６２のゲート６５とを同様に上下２重層配線２０３にして水平方向Ｘに延ばしている。さらに各上下２層に積層化されたゲート線５４ａ，５４ｂとゲート線６５，６９を垂直方向Ｙに交互に配置する。さらにユニットセル内で交互配置した間に平行四辺形状をなす第１のフォトダイオード５２ａ、または第２のフォトダイオード５２ｂのみを水平方向に配置する。垂直方向に交互に配置することにより、第１のフォトダイオード５２ａと第２のフォトダイオード５２ｂの面積を大きく取ることができ、ユニットセルCe2全体の面積に対する占積率を増加させることができる。

また、読出しトランジスタ５３ａ，５３ｂ、リセットトランジスタ５９、選択トランジスタ６２の各ゲート５４ａ，５４ｂ，６９，６５に、各ユニットセルCe2毎に略直角に曲折する第１、第２のＶ字状部分７４ａ，７４ｂを形成して、第１、第２の区画部分７５ａ，７５ｂを設け、それらの区画部分７５ａ，７５ｂ内に２つの読出しトランジスタ５３ａ，５３ｂに共通のフローティング拡散領域５６や増幅トランジスタ５７のゲート５８等を配置している。なお、この時、方形状のフローティング拡散領域５６については、水平方向に対して略４５°傾けた状態で配置されるので、垂直方向の幅が、約０．７倍に減少したものとなる。

これにより、第１のフォトダイオード５２ａと第２のフォトダイオード５２ｂの垂直方向の配置間隔は、隣接するユニットセルCe2における素子分離領域の幅、積層化された読出しトランジスタ５３ａ，５３ｂ、リセットトランジスタ５９、選択トランジスタ６２の各ゲート５４ａ，５４ｂ，６９，６５の幅のみで決められることになり、垂直方向における高集積化が可能となる。

さらに、第１、第２の区画部分７５ａ，７５ｂ内にフローティング拡散領域５６を設けるようにし、またフローティング拡散領域５６に隣接して、これを信号読み取り後に所定電位にリセットするリセットトランジスタ５９が設けるようにしているので、従来レイアウトでは必要としていたフローティング拡散領域５６とリセットトランジスタ５９のソース６０を接続する接続線が不要となる。こうした構成することで、ユニットセルCe2内の出力回路の高集積化が可能となり、センサ全体しての高集積化が図れ、解像度を向上させることができる。

本発明の実施形態をマトリックス図を用い従来装置と対比すると、
図１０で示される従来装置において特徴的なことは、図中点線で示したようにフローティング拡散領域からＲＳまでの間に読出し線１５ａが交差部４０を形成していて、これにより、図１１、１２で示したようにリセットトランジスタのソース領域２０および接続線３２が必要になる。

図７に示す本実施形態のマトリクス図では、読出し線を迂回することができてこれにより交差部をなくしている。

本発明の第１の実施形態におけるマトリクスを示す回路略図。本発明の第１の実施形態のユニットセルの回路図。本発明の第１の実施形態の要部のレイアウトを示す平面図。第１の実施形態を説明するもので、電位井戸図を記載した、図３のＡ−Ａ’線にそう断面略図。第１の実施形態の動作を説明するパルス波形図。第１の実施形態の変形例を示す回路図。本発明の第２の実施形態におけるマトリクスを示す回路略図。本発明の第２の実施形態のユニットセルの回路図。本発明の第２の実施形態の要部のレイアウトを示す平面図。図９Ａの要部拡大平面図。従来装置のマトリクスを示す回路略図。従来装置のユニットセルの回路図。従来装置の要部のレイアウトを示す平面図。

符号の説明

５２ａ，５２ｂ：フォトダイオード
５３ａ，５３ｂ：読出しトランジスタ
５４ａ，５４ｂ：読出しトランジスタゲート（読出し線）
５６：フローティング拡散領域
５７：増幅トランジスタ
５８：増幅トランジスタのゲート
５９：リセットトランジスタ
６０：リセットトランジスタのソース
６１：増幅トランジスタのドレイン、選択トランジスタのソース
６２：選択トランジスタ
６３：選択トランジスタのドレイン、リセットトランジスタのドレイン
６４：電源線
６５：選択線
６５ａ：選択トランジスタのゲート
６７：ソース拡散領域
６８：信号線
６９：リセット線
６９ａ：リセットトランジスタのゲート
７３：接続線
１０１、２０１：画素部
Ce1、Ce2：ユニットセル

Claims

フォトダイオードと複数のＭＯＳトランジスタで構成される複数のユニットセルを半導体基板にマトリクス状に配置してなるＣＭＯＳイメージセンサにおいて、
前記ユニットセルは半導体基板に形成された第１と第２フォトダイオードと、前記第１フォトダイオードに接続されその信号電荷を読み出す第１読出しトランジスタと、前記第２フォトダイオードに接続されその信号電荷を読み出す第２読出しトランジスタと、前記第１と第２読出しトランジスタに接続されて信号電荷が伝送されるフローティング拡散領域と、前記フローティング拡散領域に接続されこの領域の電位をリセットするリセットトランジスタと、前記フローティング拡散領域にゲートが接続され信号電荷を増幅する増幅トランジスタと、前記増幅トランジスタを選択的にアドレスする選択トランジスタとからなり、
前記ユニットセルはそれぞれ前記マトリクス配置の水平方向にそれぞれ延在する４本のアドレス線である前記第１および第２読出しトランジスタの読出し線、前記リセットトランジスタのリセット線および前記選択トランジスタのセレクト線と、前記マトリクス配置の垂直方向にそれぞれ延在し前記リセットトランジスタおよび選択トランジスタに接続される電源線および前記増幅トランジスタに接続される信号線と、に結合され、
前記アドレス線は２線ごとに二重層に積層されて延在し、
前記第１および第２フォトダイオードは前記第１および第２読出しトランジスタの読出し線を挟んで互いに離間して配置され、
前記第１および第２読出しトランジスタならびに前記リセットトランジスタが前記フローティング拡散領域に半導体基板内で接続されている
ＣＭＯＳイメージセンサ。
前記フローティング拡散領域は略方形をなし第１ないし第４の各辺が前記マトリクス配置の水平方向に対してほぼ４５°の方向に配置され、隣り合う第１の辺と第２の辺に沿って、かつ互いに直交するように前記第１および第２読出しトランジスタのゲートが配置され、前記第３の辺に対向して前記リセットトランジスタのゲートが配置され、前記第４の辺の方向に前記増幅トランジスタが配置され前記フローティング拡散領域から前記増幅トランジスタのゲートに金属配線が引出されてなる請求項１記載のＣＭＯＳイメージセンサ。
対をなす２つのフォトダイオード、前記フォトダイオードに個々に接続されフォトダイオードの信号を読み出す対をなす読み出しトランジスタ、前記信号を増幅する増幅トランジスタ、前記信号をリセットするリセットトランジスタ、前記増幅トランジスタを選択する選択トランジスタとを備えるユニットセルを、垂直方向、水平方向に二次元的に所定ピッチで略格子状に複数個、マトリクス配置してなり、前記対をなす読み出しトランジスタ、前記リセットトランジスタおよび前記選択トランジスタの夫々のゲートが前記マトリクス配置の水平方向に延在するゲート線で形成されているＣＭＯＳイメージセンサにおいて、
前記ゲート線は少なくとも２本が層方向に重なって２重配線層を形成しており、
前記ユニットセルの２つの前記フォトダイオードは前記マトリクス配置の垂直方向に離間配置され、前記対をなす読み出しトランジスタはドレインとなるフローティング拡散領域を共通に有し２つの前記フォトダイオード間に配置され、
前記リセットトランジスタが前記フローティング拡散領域に直接隣接して設けられていることを特徴とするＣＭＯＳイメージセンサ。
対をなす２つのフォトダイオード、前記フォトダイオードに個々に接続されフォトダイオードの信号を読み出す対をなす読み出しトランジスタ、前記信号を増幅する増幅トランジスタ、前記信号をリセットするリセットトランジスタ、前記増幅トランジスタを選択する選択トランジスタとを備えるユニットセルを、垂直方向、水平方向に二次元的に所定ピッチで略格子状に複数個、マトリクス配置してなるＣＭＯＳイメージセンサにおいて、
前記ユニットセルの２つの前記フォトダイオードは前記マトリクス配置の垂直方向に離間配置され、前記対をなす読み出しトランジスタは２つの前記フォトダイオード間に配置されてソースが前記フォトダイオードに接続され、ドレインとなるフローティング拡散領域を共通に有し、
前記リセットトランジスタが前記フローティング拡散領域に直接隣接して設けられ、
各フォトダイオードに対応する前記読み出しトランジスタのそれぞれのゲートを構成する読出し線が、フローティング拡散領域を前記垂直方向の両側から挟むようにして対向配置され
前記対をなす読出しトランジスタの読出し線に挟まれた領域に前記増幅トランジスタ、リセットトランジスタ、選択トランジスタを形成したことを特徴とするＣＭＯＳイメージセンサ。