JP3719506B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP3719506B2
JP3719506B2 JP2001385791A JP2001385791A JP3719506B2 JP 3719506 B2 JP3719506 B2 JP 3719506B2 JP 2001385791 A JP2001385791 A JP 2001385791A JP 2001385791 A JP2001385791 A JP 2001385791A JP 3719506 B2 JP3719506 B2 JP 3719506B2
Authority
JP
Japan
Prior art keywords
electrode block
resin
semiconductor device
conductor
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001385791A
Other languages
English (en)
Other versions
JP2003188318A (ja
Inventor
孝紀 手嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2001385791A priority Critical patent/JP3719506B2/ja
Priority to US10/321,365 priority patent/US6693350B2/en
Publication of JP2003188318A publication Critical patent/JP2003188318A/ja
Application granted granted Critical
Publication of JP3719506B2 publication Critical patent/JP3719506B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体チップの両面が導体部材と電気的に接続された構成を有する半導体装置及びその製造方法に関する。
【０００２】
【従来技術】
半導体チップの表裏両面から放熱するとともに表裏両面に電流を流す構成の半導体装置として、図４に示す概略断面図のような構成が考えられる。
【０００３】
この図４に示されるように、この半導体装置は、２つの半導体チップ１０１、１０２を並列接続しつつ、第１の導体部材（電極ブロック）１０３及び第３の導体部材１０５と第２の導体部材１０４との間に、これら２つの半導体チップ１０１、１０２を狭持して、第２の導体部材１０４と第３の導体部材１０５との間を樹脂１０９でモールドしたものである。
【０００４】
そして、これら２つの半導体チップとしては、例えば、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）が形成された半導体チップ（以下、ＩＧＢＴチップと略す）１０１とフライホイールダイオード（ＦＷＤ：Ｆｒｅｅ ＷｈｅｅｌｉｎｇＤｉｏｄｅ）が形成された半導体チップ（以下、ＦＷＤチップと略す）１０２とを用いることができる。
【０００５】
また、上記第１の導体部材１０３は、半導体チップ１０１、１０２の素子形成面（表面）１０１ａ、１０２ａにそれぞれ配置されている。
【０００６】
尚、この第１の導体部材１０３のうち、ＩＧＢＴチップ１０１の表面１０１ａに配置された第１の導体部材１０３は、後述するボンディングワイヤ１０８が設けられる領域を確保するために設けられており、一方、ＦＷＤチップ１０２の表面１０２ａに配置された第１の導体部材１０３は、後述する第３の導体部材１０５が傾かないように高さを調整するために設けられている。
【０００７】
また、上記第２の導体部材１０４は、ＩＧＢＴチップ１０１の裏面１０１ｂ（コレクタ）及びＦＷＤチップ１０２の裏面１０２ｂ（カソード）に接続されており、上記第３の導体部材１０５は、ＩＧＢＴチップ１０１の表面１０１ａ（エミッタ）及びＦＷＤチップ１０２の表面１０２ａ（アノード）に接続されている。
【０００８】
これらの第１〜第３の導体部材１０３〜１０５は、半導体チップ１０１、１０２からの放熱を行うと同時に、半導体チップ１０１、１０２との電気的な経路となっている。
【０００９】
従って、放熱性を確保し電気抵抗を小さくするために、半導体チップ１０１、１０２と第１〜第３の導体部材１０３〜１０５とは、電気伝導性及び熱伝導性を有するはんだ（接合部材）１０６により接合されている。
【００１０】
また、図示しないが、ＩＧＢＴチップ１０１の表面１０１ａの所望の位置に形成されたゲート電極は、ボンディングワイヤ１０８により制御用端子１０７に電気的に接続されている。
【００１１】
そして、第２及び第３の導体部材１０４、１０５のうちの半導体チップ１０１、１０２又は第１の導体部材１０３と接合されている面とは反対側の面１０４ｂ、１０５ａが露出するようにして、半導体チップ１０１、１０２、第１〜第３の導体部材１０３〜１０５、制御用端子１０７及びボンディングワイヤ１０８が樹脂１０９により封止されている。
【００１２】
さらに、第２及び第３の導体部材１０４、１０５のうちの樹脂１０９から露出した部位、即ち、第２の導体部材１０４の裏面１０４ｂ及び第３の導体部材１０５の表面１０５ａを冷却部材（図示せず）などに当接させて、半導体チップ１０１、１０２からの放熱を促進している。
【００１３】
しかしながら、このような半導体装置においては、半導体チップ１０１、１０２及び第１〜第３の導体部材１０３〜１０５と樹脂１０９との熱膨張係数の差が大きいため、熱サイクルを加えたときに両者の接触部に大きな熱応力が作用し、この熱応力が樹脂１０９の密着力よりも大きくなると、半導体チップ１０１、１０２及び第１〜第３の導体部材１０３〜１０５から樹脂１０９が剥離してしまうことがある。
【００１４】
そして、半導体チップ１０１、１０２及び第１〜第３の導体部材１０３〜１０５から樹脂１０９が剥離すると、各部材１０１〜１０５の間を接合しているはんだ１０６に大きなストレスがかかるようになり、急激にはんだ１０６が劣化してしまう。この傾向は、温度差が大きいほど顕著である。
【００１５】
そこで、樹脂１０９の剥離を防止する対策として、各部材１０１〜１０５と樹脂１０９の密着力を強くする対策が考えられる。
【００１６】
この対策として、各部材１０１〜１０５における樹脂１０９と接触する面に、樹脂１０９との密着性を高めるコーティング樹脂１１０（図４中のやや太い実線参照）を塗布することが考えられている。
【００１７】
【発明が解決しようとする課題】
しかしながら、上記従来技術のような半導体装置においては、各部材１０１〜１０５の間をはんだ１０６によって接合する際に、これら各部材１０１〜１０５の自重により、半導体チップ１０１、１０２や第１の導体部材１０３などの側面にはんだ１０６が這い上がってしまい、そして、半導体チップ１０１、１０２や第１の導体部材１０３などの側面にはんだ１０６が付着してしまうことがある。
【００１８】
それにより、コーティング樹脂１１０と半導体チップ１０１、１０２や第１の導体部材１０３などの側面との間には、はんだ１０６が介在してしまうことになる。
【００１９】
このような状態で半導体装置に熱サイクルを加えると、一般的にはんだ１０６は強度の弱い材質であるため、はんだ１０６が半導体チップ１０１、１０２及び第１の導体部材１０３若しくはコーティング樹脂１１０から剥離してしまう。
【００２０】
はんだ１０６が半導体チップ１０１、１０２及び第１の導体部材１０３若しくはコーティング樹脂１１０から剥離してしまうと、半導体チップ１０１、１０２及び第１の導体部材１０３から樹脂１０９が剥離してしまうことになる。
【００２１】
そして、半導体チップ１０１、１０２及び第１の導体部材１０３から樹脂１０９が剥離すると、前述のように、各部材１０１〜１０５の間を接合しているはんだ１０６に大きなストレスがかかるようになり、急激にはんだ１０６が劣化してしまう。
【００２２】
そこで、本発明の目的は、上記問題点に鑑み、半導体装置及びその製造方法において、導体部材等における樹脂と接触する面に接合部材が付着してしまうことを防止することにある。
【００２３】
【課題を解決するための手段】
請求項１に記載の半導体装置は、一方の導体部材と、この導体部材の上に接合部材を介して接続された半導体チップと、この半導体チップの上に接合部材を介して接続された他方の導体部材と、前記２つの導体部材の少なくともどちらか一方における前記半導体チップと接合される面と前記半導体チップとの間に設けられた電極ブロックとを備え、２つの導体部材の間を樹脂で封止してなる半導体装置において、前記電極ブロックにおける樹脂と接触する面には、予め前記接合部材に対する密着力が前記電極ブロックよりも小さいコーティング樹脂からなる接合部材付着防止手段が設けられていることを特徴としている。
また、請求項９に記載のように、接合部材としてははんだを用いており、請求項１０に記載のように、電極ブロックにおける樹脂と接触する面とは電極ブロックにおける側面であり、請求項１１に記載のように、コーティング樹脂は接合部材と密着しない材質である。
【００２４】
請求項１に記載の発明によれば、接合部材によって電極ブロックと半導体チップ及び導体部材とを接合する際に、電極ブロックにおける樹脂と接触する面に接合部材が付着してしまうことを防止できるため、それにより、電極ブロックと樹脂との間には接合部材が介在しないので、電極ブロックと樹脂との密着力を保つことができる。
【００２８】
請求項２に記載の半導体装置は、接合部材付着防止手段は、電極ブロックにおける樹脂と接触する面に設けられたコーティング樹脂と、電極ブロックにおける樹脂と接触する面に予め設けられた凹凸とを組み合わせたものであるため、より電極ブロックと樹脂との密着力を保つことができる。
【００２９】
請求項３乃至５に記載の半導体装置は、半導体チップは、それぞれ並列に接続された複数の半導体チップから構成されており、これら複数の半導体チップとして、少なくともＩＧＢＴチップと還流用ダイオードまたはＭＯＳＦＥＴチップを用いたことを特徴としている。
【００３０】
請求項３乃至５に記載のような構成の半導体装置において、上記請求項１または２に記載のような構成を適用すると、上記請求項１または２と同様の効果を得ることができる。
【００３１】
請求項６に記載の半導体装置の製造方法は、半導体チップと接合される面と前記半導体チップとの間に設けられた電極ブロックを少なくともどちらか一方が備えた２つの導体部材を用意し、前記電極ブロックにおける側面にコーティング樹脂からなる接合部材付着防止手段を設ける第１の工程と、半導体チップを接合部材を介して２つの導体部材の間に介在されるように配置するとともに、接合部材により２つの導体部材と半導体チップとを接合する第２の工程と、２つの導体部材の間を樹脂により封止する第３の工程とを備えたことを特徴としている。また、請求項９に記載のように、接合部材としては、はんだを用いている。
【００３２】
請求項６に記載の発明のよれば、第２の工程を実行した際に、電極ブロックにおける側面に接合部材が付着してしまうことを防止できるため、それにより、電極ブロックの側面と樹脂との間には接合部材が介在しないので、電極ブロックと樹脂との密着力を保つことができる。
【００３３】
請求項７に記載の半導体装置の製造方法は、半導体チップの一方の面に接合される電極ブロックと少なくともどちらか一方が電極ブロックと接合される２つの導体部材を用意し、前記電極ブロックにおける側面にコーティング樹脂からなる接合部材付着防止手段を設ける第１の工程と、半導体チップ及び電極ブロックを接合部材を介して２つの導体部材の間に介在されるように配置するとともに、接合部材により２つの導体部材と半導体チップ及び電極ブロックとを接合する第２の工程と、２つの導体部材の間を樹脂により封止する第３の工程とを備えたことを特徴としている。また、請求項９に記載のように、接合部材としては、はんだを用いている。
【００３４】
請求項７に記載の発明によれば、第２の工程を実行した際に、電極ブロックにおける側面に接合部材が付着してしまうことを防止できるため、それにより、電極ブロックの側面と樹脂との間には接合部材が介在しないので、電極ブロックと樹脂との密着力を保つことができる。さらに、接合部材付着防止手段はコーティング樹脂からなるため、電極ブロックと樹脂との密着力を向上させることができる。
【００３６】
請求項８に記載の半導体装置の製造方法は、第２の工程前に、電極ブロックにおける樹脂と接触する面に凸部を設ける工程を実行することを特徴としている。
請求項８に記載の発明によれば、接合部材により２つの導体部材と半導体チップとを接合する第２の工程前に、電極ブロックにおける樹脂と接触する面に凸部を設ける工程を実行しているため、電極ブロックと樹脂との密着力を向上させることができる。
【００３７】
【発明の実施の形態】
以下、本発明を具体化した一実施形態を、図面に従って説明する。
（第１実施形態）
図１には、本発明の第１実施形態に係る半導体装置の概略断面図を示す。
【００３８】
この図１に示されるように、本実施形態の半導体装置は、２つの半導体チップ１、２を並列接続しつつ、電極ブロック（従来技術でいう、第１の導体部材）３及び第３の導体部材５と第２の導体部材４との間に各半導体チップ１、２を狭持して、第２の導体部材４と第３の導体部材５との間を樹脂９でモールドしたものである。
【００３９】
そして、本実施形態では、半導体チップとして、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）が形成された半導体チップ（以下、ＩＧＢＴチップと略す）１とフライホイールダイオード（ＦＷＤ：Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）が形成された半導体チップ（以下、ＦＷＤチップと略す）２とを用いている。尚、これらの各半導体チップ１、２は、主としてシリコンからなり、厚みは０．５ｍｍ程度である。
【００４０】
以下、各半導体チップ１、２の外表面のうち、素子形成面側の面を表面１ａ、２ａといい、この表面１ａ、２ａとは反対側の面を裏面１ｂ、２ｂという。
【００４１】
尚、図示しないが、ＩＧＢＴチップ１の表面１ａにはエミッタ電極、ゲート電極が形成されており、裏面１ｂにはコレクタ電極が形成されている。
【００４２】
各半導体チップ１、２の表面１ａ、２ａには、電気伝導性を有する接合部材としてのはんだ６を介して、その側面に接合部材付着防止手段として第１のコーティング樹脂１４が塗布された電極ブロック３の裏面３ｂが接合されている。尚、この第１のコーティング樹脂１４としては、ポリアミド樹脂やポリイミド樹脂、アミド樹脂などを用いることができる。
【００４３】
この電極ブロック３のうち、ＩＧＢＴチップ１の表面１ａに配置された電極ブロック３は、後述するボンディングワイヤ８が設けられる領域を確保するために設けられており、一方、ＦＷＤチップ２の表面２ａに配置された電極ブロック３は、後述する第３の導体部材５が傾かないように高さを調整するために設けられている。
【００４４】
また、この電極ブロック３のうち、ＩＧＢＴチップ１と電極ブロック３との接合面積は、ＩＧＢＴチップ１のエミッタ電極とほぼ同じ大きさになっている。ここで、ほぼ同じ大きさとは、エミッタ電極と可能な限り大きな面積で接合し、且つＩＧＢＴチップ１のエミッタ電極の外側に形成され電極ブロック３とは電気的に接続したくない部位とは接合されないようにすることを示す。ここで、電極ブロック３とは電気的に接続したくない部位とは、ＩＧＢＴチップ１の表面１ａにおいて、電極ブロック３と接触すると、電極ブロック３を介してエミッタ電極と同電位になってしまい不具合を生じる部位のことを示す。
【００４５】
従って、ＩＧＢＴチップ１と電極ブロック３との接合面積を、ＩＧＢＴチップ１のエミッタ電極とほぼ同じ大きさにすることにより、好適にＩＧＢＴチップ１と電極ブロック３とを接合することができる。
【００４６】
また、各半導体チップ１、２の裏面１ｂ、２ｂには、電気伝導性を有する接合部材としてのはんだ６を介して、第２の導体部材４の表面４ａが接合（電気的に接続）されており、電極ブロック３の裏面３ｂとは反対側の面である表面３ａには、電気伝導性を有する接合部材としてのはんだ６を介して、第３の導体部材５の裏面５ｂが接合（電気的に接続）されている。
【００４７】
電極ブロック３としては、電気導電性を有する金属部材を用いることができ、本実施形態では、電極ブロック３としてＣｕを用いており、第２及び第３の導体部材４、５としてＣｕ合金を用いている。
【００４８】
また、図示しないが、ＩＧＢＴチップ１の表面１ａの所望の位置に形成されたゲート電極は、ボンディングワイヤ８により制御用端子７と電気的に接続されている。
【００４９】
そして、各半導体チップ１、２、電極ブロック３、第２の導体部材４の表面４ａ、第３の導体部材５の裏面５ｂ、ボンディングワイヤ８、及び制御用端子７の一部が、一括して樹脂９により封止されている。
【００５０】
これにより、第２の導体部材４の裏面４ｂと第３の導体部材５の表面５ａ、及び制御用端子７の一部が露出した状態で各部材１〜８が封止された構成となっている。この樹脂９としては、例えば、エポキシ系モールド樹脂を用いることができる。尚、この場合、各部材１〜８を樹脂９でモールドするに当たっては、上下型からなる成形型（図示しない）を使用している。
【００５１】
また、樹脂９と第２及び第３の導体部材４、５との密着力、樹脂９と各半導体チップ１、２との密着力、並びに、樹脂９と電極ブロック３との密着力を強くするために、上記樹脂９をモールドする前に、各部材１〜５における樹脂９と接触する面には、第２のコーティング樹脂１５（図１中のやや太い実線参照）が塗布されている。尚、この第２のコーティング樹脂１５としては、前述の第１のコーティング樹脂１４と同様に、ポリアミド樹脂やポリイミド樹脂、アミド樹脂などを用いることができる。
【００５２】
このようにして、本実施形態の半導体装置が構成されており、この半導体装置では、各半導体チップ１、２からの発熱を、熱伝導性にも優れたはんだ６を介して電極ブロック３と第２及び第３の導体部材４、５に伝え、第２の導体部材４の裏面４ｂ及び第３の導体部材５の表面５ａから放熱を行うことができるようになっている。
【００５３】
さらに、第２及び第３の導体部材４、５のうちの樹脂９から露出した部位、即ち、第２の導体部材４の裏面４ｂ及び第３の導体部材５の表面５ａを冷却部材（図示せず）などに当接させて、各半導体チップ１、２からの放熱を促進している。
【００５４】
このように、本実施形態では、接合部材付着防止手段として、予め電極ブロック３の側面には第１のコーティング樹脂１４が塗布されているので、各部材１〜５の間をはんだ６によって接合する際に、これら各部材１〜５の自重などによって、電極ブロック３の側面にはんだ６が這い上がったとしても、第１のコーティング樹脂１４ははんだ６と密着しない材質であるため、電極ブロック３の側面にはんだ６が付着することはない。
【００５５】
それにより、電極ブロック３の側面と第２のコーティング樹脂１５との間にははんだ６が介在しないので、このような状態で半導体装置に熱サイクルを加えたとしても、電極ブロック３の側面と第２のコーティング樹脂１５との密着力を保つことができるため、電極ブロック３から樹脂９が剥離してしまうことを防止できる。
【００５６】
よって、各部材１〜５の間を接合しているはんだ６には大きなストレスがかかることを解消できるので、はんだ６の劣化を防止することができる。
【００５７】
次に、上記構成の半導体装置の製造方法について、本製造方法を概略断面図にて示す工程図である図２を参照して説明する。
【００５８】
まず、第２及び第３の導体部材４、５を板状のＣｕ合金部材などからパンチングなどにより形成する。また、電極ブロック３と同等の面積であるとともに、予めその側面に接合部材付着防止として第１のコーティング樹脂１４が塗布された柱状のＣｕ部材を用意して、このＣｕ部材から電極ブロック３と同等の厚みのＣｕ部材を形成することにより、側面に第１のコーティング樹脂１４が塗布された電極ブロック３が完成する。
【００５９】
続いて、図２（ａ）に示されるように、第２の導体部材４の表面４ａ上にはんだ６を介して各半導体チップ１、２を接合する。次に、各半導体チップ１、２の表面１ａ、２ａ上にはんだ６を介して電極ブロック３を接合する。これにより、図２（ａ）に示す状態となり、このものをワーク１０とする。
【００６０】
その後、図示していないが、ＩＧＢＴチップ１と制御用端子７とをボンディングワイヤ８により電気的に接続する。
【００６１】
次に、図２（ｂ）に示されるように、第３の導体部材５の裏面５ｂを上にして治具１１上に搭載し、第３の導体部材５の裏面５ｂの所望の位置にはんだ６を配設し、上記図２（ａ）に示すワーク１０を裏返しにして第３の導体部材５上に搭載する。
【００６２】
さらに、第２の導体部材４の裏面４ｂ上に板状の重り１２を載せる。また、治具１１には、第２及び第３の導体部材４、５間の距離を規定するために一定の高さを持ったスペーサ１３が備えられる。この状態が図２（ｂ）に示す状態である。そして、この状態で加熱炉などに入れてはんだ６をリフローさせる。
【００６３】
その結果、重り１２によりワーク１０が加圧され、図２（ｃ）に示されるように、はんだ６が押しつぶされ、第３の導体部材５の裏面５ｂと第２の導体部材４の表面４ａとの距離がスペーサ１３の高さになる。これにより、第２の導体部材４と第３の導体部材５の平行度が調整される。
【００６４】
続いて、図示しないが、各半導体チップ１、２、第２及び第３の導体部材４、５、電極ブロック３における樹脂９と接触する面に、第２のコーティング樹脂１５を塗布する。この場合、例えばディッピング（浸漬）により塗布しても良いし、コーティング樹脂塗布用のディスペンサのノズルから滴下（または噴霧）することにより塗布しても良い。尚、制御用端子７やボンディングワイヤ８の表面にも、コーティング樹脂を塗布しておくことが好ましい。
【００６５】
その後、上記図１に示されるように、樹脂９によって各部材１〜８を封止することによって半導体装置が完成する。
【００６６】
（第２実施形態）
図３に本発明の第２実施形態に係る半導体装置装置の概略断面図を示す。
【００６７】
本実施形態の半導体装置の構成は、上記第１実施形態とほぼ同様であるため、第１実施形態と同等な構成については同様の符号を付し、異なる部分についてのみ説明する。
【００６８】
図３に示されるように、本実施形態では、接合部材付着防止手段として、予め電極ブロック３の側面には凹凸が設けられている。
【００６９】
それによって、各部材１〜５の間をはんだ６によって接合する際に、これら各部材１〜５の自重により、電極ブロック３の側面にはんだ６が這い上がったとしても、少なくとも電極ブロック３の側面に設けられた凸部にははんだ６が這い上がってこないので、電極ブロック３の側面に設けられた凸部にはんだ６が付着することはない。
【００７０】
それにより、電極ブロック３の側面に設けられた凸部と第２のコーティング樹脂１５との間にははんだ６が介在しないので、このような状態で半導体装置に熱サイクルを加えたとしても、電極ブロック３の側面に設けられた凸部と第２のコーティング樹脂１５との間の密着力を保つことができるため、電極ブロック３から樹脂９が剥離してしまうことを防止できる。
【００７１】
よって、各部材１〜５の間を接合しているはんだ６に大きなストレスがかかることを解消できるので、はんだ６の劣化を防止することができる。
【００７２】
（他の実施形態）
また、上記第１実施形態と第２実施形態とを組み合わせてもよい。
【００７３】
つまり、第１実施形態のように、電極ブロック３の側面に予め第１のコーティング樹脂１４を塗布しつつ、第２実施形態のように、電極ブロック３の側面に凹凸を設けた構成としてもよい。それによって、上記両実施形態の効果を発揮することができる。
【００７４】
尚、本発明は、上記各実施形態に限られるものではなく、様々な態様に適用可能である。
【００７５】
例えば、上記各実施形態では、各部材１〜５の間をはんだ６によって接合した後に、各部材１〜５における樹脂９と接触する面に第２のコーティング樹脂１５を塗布しているが、これに限られるものではなく、各部材１〜５における樹脂９と接触する面に第２のコーティング樹脂１５を塗布した後に、各部材１〜５の間をはんだ６によって接合してもよい。それにより、各部材１〜５の間をはんだ６によって接合する際に、各部材１〜５における樹脂９と接触する面にはんだ６が付着してしまうことを防止できるため、各部材１〜５と樹脂９との密着力を保つことができる。
【００７６】
また、上記各実施形態では、電極ブロック３の側面のみに接合部材付着防止手段を設けたが、これに限られるものではなく、半導体チップ１、２や第２の導体部材４、第３の導体部材５における第２のコーティング樹脂１５が塗布される面にも接合部材付着防止手段を設けてもよい。
【００７７】
また、上記第１実施形態では、第２のコーティング樹脂１５を電極ブロック３における樹脂９と接触する面にも塗布しているが、この面には予め第１のコーティング樹脂１４が塗布されているので、この面には第２のコーティング樹脂１５を塗布しなくてもよい。
【００７８】
また、上記各実施形態では、接合部材としては、はんだ６を用いる例について示したが、これに限られるものではなく、その他にＡｇペーストなどを用いることができる。また、各接合部材として必ずしも同一のものを用いなくてもよい。
【００７９】
また、上記各実施形態では、半導体チップとして、ＩＧＢＴチップ１とＦＷＤチップ２とを用いた構成について説明したが、これに限定されるものではなく、半導体チップとして、その内部にＦＷＤチップと同様の作用を有するＭＯＳＦＥＴチップを用いた構成にも適用できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態の半導体装置の概略断面図である。
【図２】図１に示す半導体装置の製造方法を示す工程図である。
【図３】本発明の第２実施形態の半導体装置の概略断面図である。
【図４】従来技術の半導体装置の概略断面図である。
【符号の説明】
１…ＩＧＢＴチップ（半導体チップ）、
２…ＦＷＤチップ（半導体チップ）、
３…電極ブロック（第１の導体部材）、
４…第２の導体部材、
５…第３の導体部材、
１ａ、２ａ、３ａ、４ａ、５ａ…各部材の表面、
１ｂ、２ｂ、３ｂ、４ｂ、５ｂ…各部材の裏面、
６…はんだ（接合部材）、
７…制御用端子、
８…ボンディングワイヤ、
９…樹脂、
１０…ワーク、
１２…重り、
１３…スペーサ、
１４…第１のコーティング樹脂、
１５…第２のコーティング樹脂。

Claims (11)

  1. 一方の導体部材と、この導体部材の上に接合部材を介して接続された半導体チップと、この半導体チップの上に接合部材を介して接続された他方の導体部材と、前記２つの導体部材の少なくともどちらか一方における前記半導体チップと接合される面と前記半導体チップとの間に設けられた電極ブロックとを備え、前記２つの導体部材の間を樹脂で封止してなる半導体装置において、
    前記電極ブロックにおける前記樹脂と接触する面には、予め前記接合部材に対する密着力が前記電極ブロックよりも小さいコーティング樹脂からなる接合部材付着防止手段が設けられていることを特徴とする半導体装置。
  2. 前記接合部材付着防止手段は、前記電極ブロックにおける前記樹脂と接触する面に設けられた前記コーティング樹脂と、前記電極ブロックにおける前記樹脂と接触する面に予め設けられた凸部とを組み合わせたものであることを特徴とする請求項１に記載の半導体装置。
  3. 前記半導体チップは、それぞれ並列に接続された複数の半導体チップから構成されていることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記複数の半導体チップとして、少なくともＩＧＢＴチップと還流用ダイオードを用いたことを特徴とする請求項１乃至３の何れか１つに記載の半導体装置。
  5. 前記複数の半導体チップとして、少なくともＭＯＳＦＥＴチップを用いたことを特徴とする請求項１乃至４の何れか１つに記載の半導体装置。
  6. 半導体チップと接合される面と前記半導体チップとの間に設けられた電極ブロックを少なくともどちらか一方が備えた２つの導体部材を用意し、前記電極ブロックにおける側面にコーティング樹脂からなる接合部材付着防止手段を設ける第１の工程と、
    前記半導体チップを接合部材を介して前記２つの導体部材の間に介在されるように配置するとともに、前記接合部材により前記２つの導体部材と前記半導体チップとを接合する第２の工程と、
    前記２つの導体部材の間を樹脂により封止する第３の工程と
    を備えたことを特徴とする半導体装置の製造方法。
  7. 半導体チップの一方の面に接合される電極ブロックと少なくともどちらか一方が前記電極ブロックと接合される２つの導体部材を用意し、前記電極ブロックにおける側面にコーティング樹脂からなる接合部材付着防止手段を設ける第１の工程と、
    前記半導体チップ及び前記電極ブロックを接合部材を介して前記２つの導体部材の間に介在されるように配置するとともに、前記接合部材により前記２つの導体部材と前記半導体チップ及び前記電極ブロックとを接合する第２の工程と、
    前記２つの導体部材の間を樹脂により封止する第３の工程と
    を備えたことを特徴とする半導体装置の製造方法。
  8. 前記第２の工程前に、前記電極ブロックにおける前記樹脂と接触する面に凸部を設ける工程を実行することを特徴とする請求項６または７に記載の半導体装置の製造方法。
  9. 前記接合部材としてはんだを用いたことを特徴とする請求項１乃至８の何れか１つに記載の半導体装置および半導体装置の製造方法。
  10. 前記電極ブロックにおける前記樹脂と接触する面とは、前記電極ブロックにおける側面であることを特徴とする請求項１に記載の半導体装置。
  11. 前記コーティング樹脂は、前記接合部材と密着しない材質であることを特徴とする請求項１に記載の半導体装置。
JP2001385791A 1999-11-24 2001-12-19 半導体装置及びその製造方法 Expired - Fee Related JP3719506B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001385791A JP3719506B2 (ja) 2001-12-19 2001-12-19 半導体装置及びその製造方法
US10/321,365 US6693350B2 (en) 1999-11-24 2002-12-18 Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001385791A JP3719506B2 (ja) 2001-12-19 2001-12-19 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2003188318A JP2003188318A (ja) 2003-07-04
JP3719506B2 true JP3719506B2 (ja) 2005-11-24

Family

ID=27595108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001385791A Expired - Fee Related JP3719506B2 (ja) 1999-11-24 2001-12-19 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3719506B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102473653B (zh) 2010-02-01 2016-05-04 丰田自动车株式会社 半导体装置的制造方法以及半导体装置
US8436461B2 (en) 2010-05-21 2013-05-07 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP5863599B2 (ja) * 2012-08-21 2016-02-16 三菱電機株式会社 パワーモジュール
JP6127837B2 (ja) * 2013-08-30 2017-05-17 株式会社デンソー 半導体装置
JP6578900B2 (ja) * 2014-12-10 2019-09-25 株式会社デンソー 半導体装置及びその製造方法
WO2016092791A1 (ja) * 2014-12-10 2016-06-16 株式会社デンソー 半導体装置およびその製造方法
JP6631476B2 (ja) * 2016-11-15 2020-01-15 トヨタ自動車株式会社 半導体装置
JP2019009280A (ja) * 2017-06-23 2019-01-17 トヨタ自動車株式会社 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01165151A (ja) * 1987-12-22 1989-06-29 Toshiba Components Co Ltd 半導体整流装置
JP2522183B2 (ja) * 1993-10-28 1996-08-07 日本電気株式会社 半導体装置
JP3327452B2 (ja) * 1996-06-15 2002-09-24 日本特殊陶業株式会社 電子部品用パッケージ
JPH11289040A (ja) * 1998-02-09 1999-10-19 Shinko Electric Ind Co Ltd リードフレーム及びこれを用いた半導体装置
JP3291689B2 (ja) * 1999-03-25 2002-06-10 晴美 小野 ハンマーグラブの吊持部材
JP3866880B2 (ja) * 1999-06-28 2007-01-10 株式会社日立製作所 樹脂封止型電子装置
JP3596388B2 (ja) * 1999-11-24 2004-12-02 株式会社デンソー 半導体装置
JP3525832B2 (ja) * 1999-11-24 2004-05-10 株式会社デンソー 半導体装置
JP3614079B2 (ja) * 2000-03-24 2005-01-26 株式会社デンソー 半導体装置及びその製造方法
JP4192396B2 (ja) * 2000-04-19 2008-12-10 株式会社デンソー 半導体スイッチングモジュ−ル及びそれを用いた半導体装置

Also Published As

Publication number Publication date
JP2003188318A (ja) 2003-07-04

Similar Documents

Publication Publication Date Title
US6693350B2 (en) Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure
US8872332B2 (en) Power module with directly attached thermally conductive structures
JP4635564B2 (ja) 半導体装置
EP3544053B1 (en) Discrete power transistor package having solderless dbc to leadframe attach
US6803667B2 (en) Semiconductor device having a protective film
JP2003124406A (ja) 半導体装置
TWI701801B (zh) 經封裝的半導體元件及其製作方法
JP2019216214A (ja) 半導体装置、リードフレーム及び半導体装置の製造方法
JPH04293259A (ja) 半導体装置およびその製造方法
JP3719506B2 (ja) 半導体装置及びその製造方法
JP3614079B2 (ja) 半導体装置及びその製造方法
JP4784150B2 (ja) 半導体装置および、半導体装置の製造方法
JPH11265976A (ja) パワー半導体モジュールおよびその製造方法
JP3841007B2 (ja) 半導体装置
JP3601529B2 (ja) 半導体装置
JP2011054889A (ja) 樹脂封止型半導体装置およびその製造方法
JP4631205B2 (ja) 半導体装置及びその製造方法
JP4409064B2 (ja) パワー素子を含む半導体装置
JP3812549B2 (ja) 半導体装置
JP2000082721A (ja) 半導体装置の製造方法
JP2002329804A (ja) 半導体装置
WO2022208870A1 (ja) 半導体装置および半導体装置の製造方法
KR102410257B1 (ko) 양면냉각형 전력반도체 디스크리트 패키지
JP3656744B2 (ja) 半導体装置
WO2024111058A1 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040122

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20040428

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20040610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050831

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080916

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110916

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110916

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120916

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120916

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130916

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees