JP3719506B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3719506B2 JP3719506B2 JP2001385791A JP2001385791A JP3719506B2 JP 3719506 B2 JP3719506 B2 JP 3719506B2 JP 2001385791 A JP2001385791 A JP 2001385791A JP 2001385791 A JP2001385791 A JP 2001385791A JP 3719506 B2 JP3719506 B2 JP 3719506B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode block
- resin
- semiconductor device
- conductor
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は、半導体チップの両面が導体部材と電気的に接続された構成を有する半導体装置及びその製造方法に関する。
【0002】
【従来技術】
半導体チップの表裏両面から放熱するとともに表裏両面に電流を流す構成の半導体装置として、図4に示す概略断面図のような構成が考えられる。
【0003】
この図4に示されるように、この半導体装置は、2つの半導体チップ101、102を並列接続しつつ、第1の導体部材(電極ブロック)103及び第3の導体部材105と第2の導体部材104との間に、これら2つの半導体チップ101、102を狭持して、第2の導体部材104と第3の導体部材105との間を樹脂109でモールドしたものである。
【0004】
そして、これら2つの半導体チップとしては、例えば、絶縁ゲート型バイポーラトランジスタ(IGBT:Insulated Gate Bipolar Transistor)が形成された半導体チップ(以下、IGBTチップと略す)101とフライホイールダイオード(FWD:Free WheelingDiode)が形成された半導体チップ(以下、FWDチップと略す)102とを用いることができる。
【0005】
また、上記第1の導体部材103は、半導体チップ101、102の素子形成面(表面)101a、102aにそれぞれ配置されている。
【0006】
尚、この第1の導体部材103のうち、IGBTチップ101の表面101aに配置された第1の導体部材103は、後述するボンディングワイヤ108が設けられる領域を確保するために設けられており、一方、FWDチップ102の表面102aに配置された第1の導体部材103は、後述する第3の導体部材105が傾かないように高さを調整するために設けられている。
【0007】
また、上記第2の導体部材104は、IGBTチップ101の裏面101b(コレクタ)及びFWDチップ102の裏面102b(カソード)に接続されており、上記第3の導体部材105は、IGBTチップ101の表面101a(エミッタ)及びFWDチップ102の表面102a(アノード)に接続されている。
【0008】
これらの第1〜第3の導体部材103〜105は、半導体チップ101、102からの放熱を行うと同時に、半導体チップ101、102との電気的な経路となっている。
【0009】
従って、放熱性を確保し電気抵抗を小さくするために、半導体チップ101、102と第1〜第3の導体部材103〜105とは、電気伝導性及び熱伝導性を有するはんだ(接合部材)106により接合されている。
【0010】
また、図示しないが、IGBTチップ101の表面101aの所望の位置に形成されたゲート電極は、ボンディングワイヤ108により制御用端子107に電気的に接続されている。
【0011】
そして、第2及び第3の導体部材104、105のうちの半導体チップ101、102又は第1の導体部材103と接合されている面とは反対側の面104b、105aが露出するようにして、半導体チップ101、102、第1〜第3の導体部材103〜105、制御用端子107及びボンディングワイヤ108が樹脂109により封止されている。
【0012】
さらに、第2及び第3の導体部材104、105のうちの樹脂109から露出した部位、即ち、第2の導体部材104の裏面104b及び第3の導体部材105の表面105aを冷却部材(図示せず)などに当接させて、半導体チップ101、102からの放熱を促進している。
【0013】
しかしながら、このような半導体装置においては、半導体チップ101、102及び第1〜第3の導体部材103〜105と樹脂109との熱膨張係数の差が大きいため、熱サイクルを加えたときに両者の接触部に大きな熱応力が作用し、この熱応力が樹脂109の密着力よりも大きくなると、半導体チップ101、102及び第1〜第3の導体部材103〜105から樹脂109が剥離してしまうことがある。
【0014】
そして、半導体チップ101、102及び第1〜第3の導体部材103〜105から樹脂109が剥離すると、各部材101〜105の間を接合しているはんだ106に大きなストレスがかかるようになり、急激にはんだ106が劣化してしまう。この傾向は、温度差が大きいほど顕著である。
【0015】
そこで、樹脂109の剥離を防止する対策として、各部材101〜105と樹脂109の密着力を強くする対策が考えられる。
【0016】
この対策として、各部材101〜105における樹脂109と接触する面に、樹脂109との密着性を高めるコーティング樹脂110(図4中のやや太い実線参照)を塗布することが考えられている。
【0017】
【発明が解決しようとする課題】
しかしながら、上記従来技術のような半導体装置においては、各部材101〜105の間をはんだ106によって接合する際に、これら各部材101〜105の自重により、半導体チップ101、102や第1の導体部材103などの側面にはんだ106が這い上がってしまい、そして、半導体チップ101、102や第1の導体部材103などの側面にはんだ106が付着してしまうことがある。
【0018】
それにより、コーティング樹脂110と半導体チップ101、102や第1の導体部材103などの側面との間には、はんだ106が介在してしまうことになる。
【0019】
このような状態で半導体装置に熱サイクルを加えると、一般的にはんだ106は強度の弱い材質であるため、はんだ106が半導体チップ101、102及び第1の導体部材103若しくはコーティング樹脂110から剥離してしまう。
【0020】
はんだ106が半導体チップ101、102及び第1の導体部材103若しくはコーティング樹脂110から剥離してしまうと、半導体チップ101、102及び第1の導体部材103から樹脂109が剥離してしまうことになる。
【0021】
そして、半導体チップ101、102及び第1の導体部材103から樹脂109が剥離すると、前述のように、各部材101〜105の間を接合しているはんだ106に大きなストレスがかかるようになり、急激にはんだ106が劣化してしまう。
【0022】
そこで、本発明の目的は、上記問題点に鑑み、半導体装置及びその製造方法において、導体部材等における樹脂と接触する面に接合部材が付着してしまうことを防止することにある。
【0023】
【課題を解決するための手段】
請求項1に記載の半導体装置は、一方の導体部材と、この導体部材の上に接合部材を介して接続された半導体チップと、この半導体チップの上に接合部材を介して接続された他方の導体部材と、前記2つの導体部材の少なくともどちらか一方における前記半導体チップと接合される面と前記半導体チップとの間に設けられた電極ブロックとを備え、2つの導体部材の間を樹脂で封止してなる半導体装置において、前記電極ブロックにおける樹脂と接触する面には、予め前記接合部材に対する密着力が前記電極ブロックよりも小さいコーティング樹脂からなる接合部材付着防止手段が設けられていることを特徴としている。
また、請求項9に記載のように、接合部材としてははんだを用いており、請求項10に記載のように、電極ブロックにおける樹脂と接触する面とは電極ブロックにおける側面であり、請求項11に記載のように、コーティング樹脂は接合部材と密着しない材質である。
【0024】
請求項1に記載の発明によれば、接合部材によって電極ブロックと半導体チップ及び導体部材とを接合する際に、電極ブロックにおける樹脂と接触する面に接合部材が付着してしまうことを防止できるため、それにより、電極ブロックと樹脂との間には接合部材が介在しないので、電極ブロックと樹脂との密着力を保つことができる。
【0028】
請求項2に記載の半導体装置は、接合部材付着防止手段は、電極ブロックにおける樹脂と接触する面に設けられたコーティング樹脂と、電極ブロックにおける樹脂と接触する面に予め設けられた凹凸とを組み合わせたものであるため、より電極ブロックと樹脂との密着力を保つことができる。
【0029】
請求項3乃至5に記載の半導体装置は、半導体チップは、それぞれ並列に接続された複数の半導体チップから構成されており、これら複数の半導体チップとして、少なくともIGBTチップと還流用ダイオードまたはMOSFETチップを用いたことを特徴としている。
【0030】
請求項3乃至5に記載のような構成の半導体装置において、上記請求項1または2に記載のような構成を適用すると、上記請求項1または2と同様の効果を得ることができる。
【0031】
請求項6に記載の半導体装置の製造方法は、半導体チップと接合される面と前記半導体チップとの間に設けられた電極ブロックを少なくともどちらか一方が備えた2つの導体部材を用意し、前記電極ブロックにおける側面にコーティング樹脂からなる接合部材付着防止手段を設ける第1の工程と、半導体チップを接合部材を介して2つの導体部材の間に介在されるように配置するとともに、接合部材により2つの導体部材と半導体チップとを接合する第2の工程と、2つの導体部材の間を樹脂により封止する第3の工程とを備えたことを特徴としている。また、請求項9に記載のように、接合部材としては、はんだを用いている。
【0032】
請求項6に記載の発明のよれば、第2の工程を実行した際に、電極ブロックにおける側面に接合部材が付着してしまうことを防止できるため、それにより、電極ブロックの側面と樹脂との間には接合部材が介在しないので、電極ブロックと樹脂との密着力を保つことができる。
【0033】
請求項7に記載の半導体装置の製造方法は、半導体チップの一方の面に接合される電極ブロックと少なくともどちらか一方が電極ブロックと接合される2つの導体部材を用意し、前記電極ブロックにおける側面にコーティング樹脂からなる接合部材付着防止手段を設ける第1の工程と、半導体チップ及び電極ブロックを接合部材を介して2つの導体部材の間に介在されるように配置するとともに、接合部材により2つの導体部材と半導体チップ及び電極ブロックとを接合する第2の工程と、2つの導体部材の間を樹脂により封止する第3の工程とを備えたことを特徴としている。また、請求項9に記載のように、接合部材としては、はんだを用いている。
【0034】
請求項7に記載の発明によれば、第2の工程を実行した際に、電極ブロックにおける側面に接合部材が付着してしまうことを防止できるため、それにより、電極ブロックの側面と樹脂との間には接合部材が介在しないので、電極ブロックと樹脂との密着力を保つことができる。さらに、接合部材付着防止手段はコーティング樹脂からなるため、電極ブロックと樹脂との密着力を向上させることができる。
【0036】
請求項8に記載の半導体装置の製造方法は、第2の工程前に、電極ブロックにおける樹脂と接触する面に凸部を設ける工程を実行することを特徴としている。
請求項8に記載の発明によれば、接合部材により2つの導体部材と半導体チップとを接合する第2の工程前に、電極ブロックにおける樹脂と接触する面に凸部を設ける工程を実行しているため、電極ブロックと樹脂との密着力を向上させることができる。
【0037】
【発明の実施の形態】
以下、本発明を具体化した一実施形態を、図面に従って説明する。
(第1実施形態)
図1には、本発明の第1実施形態に係る半導体装置の概略断面図を示す。
【0038】
この図1に示されるように、本実施形態の半導体装置は、2つの半導体チップ1、2を並列接続しつつ、電極ブロック(従来技術でいう、第1の導体部材)3及び第3の導体部材5と第2の導体部材4との間に各半導体チップ1、2を狭持して、第2の導体部材4と第3の導体部材5との間を樹脂9でモールドしたものである。
【0039】
そして、本実施形態では、半導体チップとして、絶縁ゲート型バイポーラトランジスタ(IGBT:Insulated Gate Bipolar Transistor)が形成された半導体チップ(以下、IGBTチップと略す)1とフライホイールダイオード(FWD:Free Wheeling Diode)が形成された半導体チップ(以下、FWDチップと略す)2とを用いている。尚、これらの各半導体チップ1、2は、主としてシリコンからなり、厚みは0.5mm程度である。
【0040】
以下、各半導体チップ1、2の外表面のうち、素子形成面側の面を表面1a、2aといい、この表面1a、2aとは反対側の面を裏面1b、2bという。
【0041】
尚、図示しないが、IGBTチップ1の表面1aにはエミッタ電極、ゲート電極が形成されており、裏面1bにはコレクタ電極が形成されている。
【0042】
各半導体チップ1、2の表面1a、2aには、電気伝導性を有する接合部材としてのはんだ6を介して、その側面に接合部材付着防止手段として第1のコーティング樹脂14が塗布された電極ブロック3の裏面3bが接合されている。尚、この第1のコーティング樹脂14としては、ポリアミド樹脂やポリイミド樹脂、アミド樹脂などを用いることができる。
【0043】
この電極ブロック3のうち、IGBTチップ1の表面1aに配置された電極ブロック3は、後述するボンディングワイヤ8が設けられる領域を確保するために設けられており、一方、FWDチップ2の表面2aに配置された電極ブロック3は、後述する第3の導体部材5が傾かないように高さを調整するために設けられている。
【0044】
また、この電極ブロック3のうち、IGBTチップ1と電極ブロック3との接合面積は、IGBTチップ1のエミッタ電極とほぼ同じ大きさになっている。ここで、ほぼ同じ大きさとは、エミッタ電極と可能な限り大きな面積で接合し、且つIGBTチップ1のエミッタ電極の外側に形成され電極ブロック3とは電気的に接続したくない部位とは接合されないようにすることを示す。ここで、電極ブロック3とは電気的に接続したくない部位とは、IGBTチップ1の表面1aにおいて、電極ブロック3と接触すると、電極ブロック3を介してエミッタ電極と同電位になってしまい不具合を生じる部位のことを示す。
【0045】
従って、IGBTチップ1と電極ブロック3との接合面積を、IGBTチップ1のエミッタ電極とほぼ同じ大きさにすることにより、好適にIGBTチップ1と電極ブロック3とを接合することができる。
【0046】
また、各半導体チップ1、2の裏面1b、2bには、電気伝導性を有する接合部材としてのはんだ6を介して、第2の導体部材4の表面4aが接合(電気的に接続)されており、電極ブロック3の裏面3bとは反対側の面である表面3aには、電気伝導性を有する接合部材としてのはんだ6を介して、第3の導体部材5の裏面5bが接合(電気的に接続)されている。
【0047】
電極ブロック3としては、電気導電性を有する金属部材を用いることができ、本実施形態では、電極ブロック3としてCuを用いており、第2及び第3の導体部材4、5としてCu合金を用いている。
【0048】
また、図示しないが、IGBTチップ1の表面1aの所望の位置に形成されたゲート電極は、ボンディングワイヤ8により制御用端子7と電気的に接続されている。
【0049】
そして、各半導体チップ1、2、電極ブロック3、第2の導体部材4の表面4a、第3の導体部材5の裏面5b、ボンディングワイヤ8、及び制御用端子7の一部が、一括して樹脂9により封止されている。
【0050】
これにより、第2の導体部材4の裏面4bと第3の導体部材5の表面5a、及び制御用端子7の一部が露出した状態で各部材1〜8が封止された構成となっている。この樹脂9としては、例えば、エポキシ系モールド樹脂を用いることができる。尚、この場合、各部材1〜8を樹脂9でモールドするに当たっては、上下型からなる成形型(図示しない)を使用している。
【0051】
また、樹脂9と第2及び第3の導体部材4、5との密着力、樹脂9と各半導体チップ1、2との密着力、並びに、樹脂9と電極ブロック3との密着力を強くするために、上記樹脂9をモールドする前に、各部材1〜5における樹脂9と接触する面には、第2のコーティング樹脂15(図1中のやや太い実線参照)が塗布されている。尚、この第2のコーティング樹脂15としては、前述の第1のコーティング樹脂14と同様に、ポリアミド樹脂やポリイミド樹脂、アミド樹脂などを用いることができる。
【0052】
このようにして、本実施形態の半導体装置が構成されており、この半導体装置では、各半導体チップ1、2からの発熱を、熱伝導性にも優れたはんだ6を介して電極ブロック3と第2及び第3の導体部材4、5に伝え、第2の導体部材4の裏面4b及び第3の導体部材5の表面5aから放熱を行うことができるようになっている。
【0053】
さらに、第2及び第3の導体部材4、5のうちの樹脂9から露出した部位、即ち、第2の導体部材4の裏面4b及び第3の導体部材5の表面5aを冷却部材(図示せず)などに当接させて、各半導体チップ1、2からの放熱を促進している。
【0054】
このように、本実施形態では、接合部材付着防止手段として、予め電極ブロック3の側面には第1のコーティング樹脂14が塗布されているので、各部材1〜5の間をはんだ6によって接合する際に、これら各部材1〜5の自重などによって、電極ブロック3の側面にはんだ6が這い上がったとしても、第1のコーティング樹脂14ははんだ6と密着しない材質であるため、電極ブロック3の側面にはんだ6が付着することはない。
【0055】
それにより、電極ブロック3の側面と第2のコーティング樹脂15との間にははんだ6が介在しないので、このような状態で半導体装置に熱サイクルを加えたとしても、電極ブロック3の側面と第2のコーティング樹脂15との密着力を保つことができるため、電極ブロック3から樹脂9が剥離してしまうことを防止できる。
【0056】
よって、各部材1〜5の間を接合しているはんだ6には大きなストレスがかかることを解消できるので、はんだ6の劣化を防止することができる。
【0057】
次に、上記構成の半導体装置の製造方法について、本製造方法を概略断面図にて示す工程図である図2を参照して説明する。
【0058】
まず、第2及び第3の導体部材4、5を板状のCu合金部材などからパンチングなどにより形成する。また、電極ブロック3と同等の面積であるとともに、予めその側面に接合部材付着防止として第1のコーティング樹脂14が塗布された柱状のCu部材を用意して、このCu部材から電極ブロック3と同等の厚みのCu部材を形成することにより、側面に第1のコーティング樹脂14が塗布された電極ブロック3が完成する。
【0059】
続いて、図2(a)に示されるように、第2の導体部材4の表面4a上にはんだ6を介して各半導体チップ1、2を接合する。次に、各半導体チップ1、2の表面1a、2a上にはんだ6を介して電極ブロック3を接合する。これにより、図2(a)に示す状態となり、このものをワーク10とする。
【0060】
その後、図示していないが、IGBTチップ1と制御用端子7とをボンディングワイヤ8により電気的に接続する。
【0061】
次に、図2(b)に示されるように、第3の導体部材5の裏面5bを上にして治具11上に搭載し、第3の導体部材5の裏面5bの所望の位置にはんだ6を配設し、上記図2(a)に示すワーク10を裏返しにして第3の導体部材5上に搭載する。
【0062】
さらに、第2の導体部材4の裏面4b上に板状の重り12を載せる。また、治具11には、第2及び第3の導体部材4、5間の距離を規定するために一定の高さを持ったスペーサ13が備えられる。この状態が図2(b)に示す状態である。そして、この状態で加熱炉などに入れてはんだ6をリフローさせる。
【0063】
その結果、重り12によりワーク10が加圧され、図2(c)に示されるように、はんだ6が押しつぶされ、第3の導体部材5の裏面5bと第2の導体部材4の表面4aとの距離がスペーサ13の高さになる。これにより、第2の導体部材4と第3の導体部材5の平行度が調整される。
【0064】
続いて、図示しないが、各半導体チップ1、2、第2及び第3の導体部材4、5、電極ブロック3における樹脂9と接触する面に、第2のコーティング樹脂15を塗布する。この場合、例えばディッピング(浸漬)により塗布しても良いし、コーティング樹脂塗布用のディスペンサのノズルから滴下(または噴霧)することにより塗布しても良い。尚、制御用端子7やボンディングワイヤ8の表面にも、コーティング樹脂を塗布しておくことが好ましい。
【0065】
その後、上記図1に示されるように、樹脂9によって各部材1〜8を封止することによって半導体装置が完成する。
【0066】
(第2実施形態)
図3に本発明の第2実施形態に係る半導体装置装置の概略断面図を示す。
【0067】
本実施形態の半導体装置の構成は、上記第1実施形態とほぼ同様であるため、第1実施形態と同等な構成については同様の符号を付し、異なる部分についてのみ説明する。
【0068】
図3に示されるように、本実施形態では、接合部材付着防止手段として、予め電極ブロック3の側面には凹凸が設けられている。
【0069】
それによって、各部材1〜5の間をはんだ6によって接合する際に、これら各部材1〜5の自重により、電極ブロック3の側面にはんだ6が這い上がったとしても、少なくとも電極ブロック3の側面に設けられた凸部にははんだ6が這い上がってこないので、電極ブロック3の側面に設けられた凸部にはんだ6が付着することはない。
【0070】
それにより、電極ブロック3の側面に設けられた凸部と第2のコーティング樹脂15との間にははんだ6が介在しないので、このような状態で半導体装置に熱サイクルを加えたとしても、電極ブロック3の側面に設けられた凸部と第2のコーティング樹脂15との間の密着力を保つことができるため、電極ブロック3から樹脂9が剥離してしまうことを防止できる。
【0071】
よって、各部材1〜5の間を接合しているはんだ6に大きなストレスがかかることを解消できるので、はんだ6の劣化を防止することができる。
【0072】
(他の実施形態)
また、上記第1実施形態と第2実施形態とを組み合わせてもよい。
【0073】
つまり、第1実施形態のように、電極ブロック3の側面に予め第1のコーティング樹脂14を塗布しつつ、第2実施形態のように、電極ブロック3の側面に凹凸を設けた構成としてもよい。それによって、上記両実施形態の効果を発揮することができる。
【0074】
尚、本発明は、上記各実施形態に限られるものではなく、様々な態様に適用可能である。
【0075】
例えば、上記各実施形態では、各部材1〜5の間をはんだ6によって接合した後に、各部材1〜5における樹脂9と接触する面に第2のコーティング樹脂15を塗布しているが、これに限られるものではなく、各部材1〜5における樹脂9と接触する面に第2のコーティング樹脂15を塗布した後に、各部材1〜5の間をはんだ6によって接合してもよい。それにより、各部材1〜5の間をはんだ6によって接合する際に、各部材1〜5における樹脂9と接触する面にはんだ6が付着してしまうことを防止できるため、各部材1〜5と樹脂9との密着力を保つことができる。
【0076】
また、上記各実施形態では、電極ブロック3の側面のみに接合部材付着防止手段を設けたが、これに限られるものではなく、半導体チップ1、2や第2の導体部材4、第3の導体部材5における第2のコーティング樹脂15が塗布される面にも接合部材付着防止手段を設けてもよい。
【0077】
また、上記第1実施形態では、第2のコーティング樹脂15を電極ブロック3における樹脂9と接触する面にも塗布しているが、この面には予め第1のコーティング樹脂14が塗布されているので、この面には第2のコーティング樹脂15を塗布しなくてもよい。
【0078】
また、上記各実施形態では、接合部材としては、はんだ6を用いる例について示したが、これに限られるものではなく、その他にAgペーストなどを用いることができる。また、各接合部材として必ずしも同一のものを用いなくてもよい。
【0079】
また、上記各実施形態では、半導体チップとして、IGBTチップ1とFWDチップ2とを用いた構成について説明したが、これに限定されるものではなく、半導体チップとして、その内部にFWDチップと同様の作用を有するMOSFETチップを用いた構成にも適用できる。
【図面の簡単な説明】
【図1】本発明の第1実施形態の半導体装置の概略断面図である。
【図2】図1に示す半導体装置の製造方法を示す工程図である。
【図3】本発明の第2実施形態の半導体装置の概略断面図である。
【図4】従来技術の半導体装置の概略断面図である。
【符号の説明】
1…IGBTチップ(半導体チップ)、
2…FWDチップ(半導体チップ)、
3…電極ブロック(第1の導体部材)、
4…第2の導体部材、
5…第3の導体部材、
1a、2a、3a、4a、5a…各部材の表面、
1b、2b、3b、4b、5b…各部材の裏面、
6…はんだ(接合部材)、
7…制御用端子、
8…ボンディングワイヤ、
9…樹脂、
10…ワーク、
12…重り、
13…スペーサ、
14…第1のコーティング樹脂、
15…第2のコーティング樹脂。
Claims (11)
- 一方の導体部材と、この導体部材の上に接合部材を介して接続された半導体チップと、この半導体チップの上に接合部材を介して接続された他方の導体部材と、前記2つの導体部材の少なくともどちらか一方における前記半導体チップと接合される面と前記半導体チップとの間に設けられた電極ブロックとを備え、前記2つの導体部材の間を樹脂で封止してなる半導体装置において、
前記電極ブロックにおける前記樹脂と接触する面には、予め前記接合部材に対する密着力が前記電極ブロックよりも小さいコーティング樹脂からなる接合部材付着防止手段が設けられていることを特徴とする半導体装置。 - 前記接合部材付着防止手段は、前記電極ブロックにおける前記樹脂と接触する面に設けられた前記コーティング樹脂と、前記電極ブロックにおける前記樹脂と接触する面に予め設けられた凸部とを組み合わせたものであることを特徴とする請求項1に記載の半導体装置。
- 前記半導体チップは、それぞれ並列に接続された複数の半導体チップから構成されていることを特徴とする請求項1または2に記載の半導体装置。
- 前記複数の半導体チップとして、少なくともIGBTチップと還流用ダイオードを用いたことを特徴とする請求項1乃至3の何れか1つに記載の半導体装置。
- 前記複数の半導体チップとして、少なくともMOSFETチップを用いたことを特徴とする請求項1乃至4の何れか1つに記載の半導体装置。
- 半導体チップと接合される面と前記半導体チップとの間に設けられた電極ブロックを少なくともどちらか一方が備えた2つの導体部材を用意し、前記電極ブロックにおける側面にコーティング樹脂からなる接合部材付着防止手段を設ける第1の工程と、
前記半導体チップを接合部材を介して前記2つの導体部材の間に介在されるように配置するとともに、前記接合部材により前記2つの導体部材と前記半導体チップとを接合する第2の工程と、
前記2つの導体部材の間を樹脂により封止する第3の工程と
を備えたことを特徴とする半導体装置の製造方法。 - 半導体チップの一方の面に接合される電極ブロックと少なくともどちらか一方が前記電極ブロックと接合される2つの導体部材を用意し、前記電極ブロックにおける側面にコーティング樹脂からなる接合部材付着防止手段を設ける第1の工程と、
前記半導体チップ及び前記電極ブロックを接合部材を介して前記2つの導体部材の間に介在されるように配置するとともに、前記接合部材により前記2つの導体部材と前記半導体チップ及び前記電極ブロックとを接合する第2の工程と、
前記2つの導体部材の間を樹脂により封止する第3の工程と
を備えたことを特徴とする半導体装置の製造方法。 - 前記第2の工程前に、前記電極ブロックにおける前記樹脂と接触する面に凸部を設ける工程を実行することを特徴とする請求項6または7に記載の半導体装置の製造方法。
- 前記接合部材としてはんだを用いたことを特徴とする請求項1乃至8の何れか1つに記載の半導体装置および半導体装置の製造方法。
- 前記電極ブロックにおける前記樹脂と接触する面とは、前記電極ブロックにおける側面であることを特徴とする請求項1に記載の半導体装置。
- 前記コーティング樹脂は、前記接合部材と密着しない材質であることを特徴とする請求項1に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001385791A JP3719506B2 (ja) | 2001-12-19 | 2001-12-19 | 半導体装置及びその製造方法 |
US10/321,365 US6693350B2 (en) | 1999-11-24 | 2002-12-18 | Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001385791A JP3719506B2 (ja) | 2001-12-19 | 2001-12-19 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003188318A JP2003188318A (ja) | 2003-07-04 |
JP3719506B2 true JP3719506B2 (ja) | 2005-11-24 |
Family
ID=27595108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001385791A Expired - Fee Related JP3719506B2 (ja) | 1999-11-24 | 2001-12-19 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3719506B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102473653B (zh) | 2010-02-01 | 2016-05-04 | 丰田自动车株式会社 | 半导体装置的制造方法以及半导体装置 |
US8436461B2 (en) | 2010-05-21 | 2013-05-07 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
JP5863599B2 (ja) * | 2012-08-21 | 2016-02-16 | 三菱電機株式会社 | パワーモジュール |
JP6127837B2 (ja) * | 2013-08-30 | 2017-05-17 | 株式会社デンソー | 半導体装置 |
JP6578900B2 (ja) * | 2014-12-10 | 2019-09-25 | 株式会社デンソー | 半導体装置及びその製造方法 |
WO2016092791A1 (ja) * | 2014-12-10 | 2016-06-16 | 株式会社デンソー | 半導体装置およびその製造方法 |
JP6631476B2 (ja) * | 2016-11-15 | 2020-01-15 | トヨタ自動車株式会社 | 半導体装置 |
JP2019009280A (ja) * | 2017-06-23 | 2019-01-17 | トヨタ自動車株式会社 | 半導体装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01165151A (ja) * | 1987-12-22 | 1989-06-29 | Toshiba Components Co Ltd | 半導体整流装置 |
JP2522183B2 (ja) * | 1993-10-28 | 1996-08-07 | 日本電気株式会社 | 半導体装置 |
JP3327452B2 (ja) * | 1996-06-15 | 2002-09-24 | 日本特殊陶業株式会社 | 電子部品用パッケージ |
JPH11289040A (ja) * | 1998-02-09 | 1999-10-19 | Shinko Electric Ind Co Ltd | リードフレーム及びこれを用いた半導体装置 |
JP3291689B2 (ja) * | 1999-03-25 | 2002-06-10 | 晴美 小野 | ハンマーグラブの吊持部材 |
JP3866880B2 (ja) * | 1999-06-28 | 2007-01-10 | 株式会社日立製作所 | 樹脂封止型電子装置 |
JP3596388B2 (ja) * | 1999-11-24 | 2004-12-02 | 株式会社デンソー | 半導体装置 |
JP3525832B2 (ja) * | 1999-11-24 | 2004-05-10 | 株式会社デンソー | 半導体装置 |
JP3614079B2 (ja) * | 2000-03-24 | 2005-01-26 | 株式会社デンソー | 半導体装置及びその製造方法 |
JP4192396B2 (ja) * | 2000-04-19 | 2008-12-10 | 株式会社デンソー | 半導体スイッチングモジュ−ル及びそれを用いた半導体装置 |
-
2001
- 2001-12-19 JP JP2001385791A patent/JP3719506B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003188318A (ja) | 2003-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6693350B2 (en) | Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure | |
US8872332B2 (en) | Power module with directly attached thermally conductive structures | |
JP4635564B2 (ja) | 半導体装置 | |
EP3544053B1 (en) | Discrete power transistor package having solderless dbc to leadframe attach | |
US6803667B2 (en) | Semiconductor device having a protective film | |
JP2003124406A (ja) | 半導体装置 | |
TWI701801B (zh) | 經封裝的半導體元件及其製作方法 | |
JP2019216214A (ja) | 半導体装置、リードフレーム及び半導体装置の製造方法 | |
JPH04293259A (ja) | 半導体装置およびその製造方法 | |
JP3719506B2 (ja) | 半導体装置及びその製造方法 | |
JP3614079B2 (ja) | 半導体装置及びその製造方法 | |
JP4784150B2 (ja) | 半導体装置および、半導体装置の製造方法 | |
JPH11265976A (ja) | パワー半導体モジュールおよびその製造方法 | |
JP3841007B2 (ja) | 半導体装置 | |
JP3601529B2 (ja) | 半導体装置 | |
JP2011054889A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP4631205B2 (ja) | 半導体装置及びその製造方法 | |
JP4409064B2 (ja) | パワー素子を含む半導体装置 | |
JP3812549B2 (ja) | 半導体装置 | |
JP2000082721A (ja) | 半導体装置の製造方法 | |
JP2002329804A (ja) | 半導体装置 | |
WO2022208870A1 (ja) | 半導体装置および半導体装置の製造方法 | |
KR102410257B1 (ko) | 양면냉각형 전력반도체 디스크리트 패키지 | |
JP3656744B2 (ja) | 半導体装置 | |
WO2024111058A1 (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040122 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20040428 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20040610 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040817 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050818 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050831 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080916 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110916 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110916 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120916 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120916 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130916 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |