WO2016092791A1 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- WO2016092791A1 WO2016092791A1 PCT/JP2015/006035 JP2015006035W WO2016092791A1 WO 2016092791 A1 WO2016092791 A1 WO 2016092791A1 JP 2015006035 W JP2015006035 W JP 2015006035W WO 2016092791 A1 WO2016092791 A1 WO 2016092791A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- solder
- oxide film
- metal
- semiconductor chip
- thin film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 166
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000000034 method Methods 0.000 title description 8
- 239000010408 film Substances 0.000 claims abstract description 257
- 229910000679 solder Inorganic materials 0.000 claims abstract description 198
- 239000002184 metal Substances 0.000 claims abstract description 181
- 229910052751 metal Inorganic materials 0.000 claims abstract description 181
- 239000010409 thin film Substances 0.000 claims abstract description 108
- 239000000463 material Substances 0.000 claims abstract description 53
- 238000007747 plating Methods 0.000 claims description 32
- 230000002093 peripheral effect Effects 0.000 claims description 23
- 230000001678 irradiating effect Effects 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 239000007769 metal material Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 5
- 238000007772 electroless plating Methods 0.000 claims 1
- 229920005989 resin Polymers 0.000 description 60
- 239000011347 resin Substances 0.000 description 60
- 238000007789 sealing Methods 0.000 description 56
- 238000003892 spreading Methods 0.000 description 17
- 230000007480 spreading Effects 0.000 description 17
- 230000002829 reductive effect Effects 0.000 description 14
- 230000000694 effects Effects 0.000 description 12
- 230000004048 modification Effects 0.000 description 12
- 238000012986 modification Methods 0.000 description 12
- 238000009736 wetting Methods 0.000 description 11
- 230000005855 radiation Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 5
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000011888 foil Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- DEXFNLNNUZKHNO-UHFFFAOYSA-N 6-[3-[4-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]piperidin-1-yl]-3-oxopropyl]-3H-1,3-benzoxazol-2-one Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)C1CCN(CC1)C(CCC1=CC2=C(NC(O2)=O)C=C1)=O DEXFNLNNUZKHNO-UHFFFAOYSA-N 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910018104 Ni-P Inorganic materials 0.000 description 1
- 229910018536 Ni—P Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49586—Insulating layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/4952—Additional leads the additional leads being a bump or a wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49527—Additional leads the additional leads being a multilayer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49537—Plurality of lead frames mounted in one device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04026—Bonding areas specifically adapted for layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/26145—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
- H01L2224/83365—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/83815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/84001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector involving a temporary auxiliary member not forming part of the bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/8412—Aligning
- H01L2224/84136—Aligning involving guiding structures, e.g. spacers or supporting members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Definitions
- a first conductive member is disposed on one surface side of a semiconductor chip via a metal member, an electrode formed on one surface and the metal member are connected by a first solder, and the metal member and the first conductive member are The present invention relates to a semiconductor device connected by a second solder and a manufacturing method thereof.
- a first conductive member (second metal plate) is disposed on one surface side of a semiconductor chip (semiconductor element) via a metal member (block body), and an electrode formed on one surface; 2.
- a semiconductor device is known in which a metal member is connected by a first solder and a metal member and a first conductive member are connected by a second solder.
- the second conductive member (first metal plate) is disposed on the back surface side opposite to the one surface of the semiconductor chip, and the electrode formed on the back surface and the second conductive member are connected by the third solder.
- the semiconductor chip is sealed with a sealing resin body (mold resin), and the surface of each conductive member opposite to the semiconductor chip is a heat radiating surface exposed from the sealing resin body.
- the semiconductor device has a double-sided heat dissipation structure that can radiate the heat of the semiconductor chip to both sides.
- the first solder disposed between the semiconductor chip and the metal member wets the surface of the metal member during reflow. There is a risk of spreading and flowing into the second solder side.
- the second solder disposed between the metal member and the first conductive member may spread out on the surface of the metal member during reflow and flow into the first solder side.
- the thermal stress becomes larger than the acute angle. For example, if the second solder flows into the first solder side and the amount of the first solder increases, there is a possibility that cracks may occur in the electrode due to thermal stress.
- the semiconductor device having the above-described double-sided heat dissipation structure it is necessary to manage the distance between the heat dissipation surfaces in order to dispose the coolers on both sides. For this reason, in order to absorb the variation in the height of each component in the thickness direction of the semiconductor chip, reflow is performed with a larger amount of the second solder. Therefore, at the time of reflow, there is a possibility that the second solder wets and spreads the surface of the metal member and flows into the first solder side. That is, the angle formed between the first solder and the electrode on one surface may be an obtuse angle.
- a semiconductor device in a first aspect of the present disclosure, includes a semiconductor chip having an electrode on one surface, a first conductive member disposed on one surface side of the semiconductor chip, a base material formed using a metal material, A coating formed on the surface of the base material, and a metal member interposed between the semiconductor chip and the first conductive member, and disposed between the electrode of the semiconductor chip and the metal member, A first solder that connects the electrode and the metal member; and a second solder that is disposed between the metal member and the first conductive member and connects the metal member and the first conductive member.
- the film includes a metal thin film formed on the surface of the base material and an uneven oxide film that is an oxide of the same metal as the main component metal of the metal thin film and has a continuous surface.
- the concavo-convex oxide film is formed on at least a part of a connecting region connecting a first connection region to which the first solder is connected and a second connection region to which the second solder is connected, on the surface of the metal member. It is arrange
- the uneven oxide film is provided on the metal thin film in the connecting region, the uneven oxide film is formed in comparison with the structure in which the uneven oxide film is not provided, that is, the structure in which the surface of the metal thin film is exposed.
- the wettability with respect to the solder of the provided part can be made low.
- the surface of the concavo-convex oxide film has a continuous concavo-convex shape, that is, a roughened surface, the wettability with respect to solder can be reduced as compared with a flat surface.
- the uneven oxide film may be a laser light irradiation film on the surface of the metal thin film.
- the surface of the metal thin film is melted and evaporated (vaporized).
- the metal thin film which melted and vaporized is vapor-deposited in the part irradiated with the laser beam, and its peripheral part.
- a semiconductor chip having an electrode on one surface, a first conductive member disposed on one surface side of the semiconductor chip, a base material formed using a metal material, and the base material A metal member interposed between the semiconductor chip and the first conductive member, and disposed between the electrode of the semiconductor chip and the metal member, and the electrode and A first solder that connects a metal member; and a second solder that is disposed between the metal member and the first conductive member and connects the metal member and the first conductive member.
- a method for manufacturing a semiconductor device comprising: Preparing a base material on which a metal thin film is formed, irradiating a surface of the metal thin film with pulsed laser light, and a first connection region to which the first solder is connected among the surfaces of the metal member; Forming the concavo-convex oxide film in at least a part of a connection region connecting the second connection region to which the second solder is connected; and after forming the concavo-convex oxide film, the first solder and the electrode of the semiconductor chip The metal member is connected, and the metal member and the first conductive member are connected by the second solder.
- a concavo-convex oxide film having a continuous rugged surface can be formed by laser light irradiation. Accordingly, it is possible to suppress one of the first solder and the second solder from spreading on the surface of the metal member and flowing into the other. For example, the wetting and spreading of the second solder can be stopped with an uneven oxide film, and the second solder can be prevented from flowing into the first solder side.
- FIG. 1 is a plan view showing a schematic configuration of the semiconductor device according to the first embodiment.
- FIG. 2 is a sectional view taken along line II-II in FIG. 3 is an enlarged cross-sectional view of a region III indicated by a broken line in FIG.
- FIG. 4 is a plan view showing a method for forming an uneven oxide film
- FIG. 5 is an enlarged plan view of region V in FIG.
- FIG. 6 is a cross-sectional view immediately before reflow of the second solder
- FIG. 7 is a cross-sectional view showing the second solder during reflow
- FIG. 1 is a plan view showing a schematic configuration of the semiconductor device according to the first embodiment.
- FIG. 2 is a sectional view taken along line II-II in FIG. 3 is an enlarged cross-sectional view of a region III indicated by a broken line in FIG.
- FIG. 4 is a plan view showing a method for forming an uneven oxide film
- FIG. 5 is an enlarged plan view of
- FIG. 8 is a cross-sectional view showing a first modification
- FIG. 9 is a diagram showing the results of Example 1
- FIG. 10 is a diagram showing the results of Example 2
- FIG. 11 is a diagram showing the results of Example 3
- FIG. 12 is a diagram showing the results of Example 4
- FIG. 13 is a diagram showing the results of Example 5
- FIG. 14 is a diagram showing the results of Example 6
- FIG. 15 is a cross-sectional view illustrating a schematic configuration of the terminal and the uneven oxide film in the semiconductor device according to the second embodiment
- FIG. 16 is a cross-sectional view showing a second modification of the terminal and the uneven oxide film
- FIG. 17 is a cross-sectional view illustrating a schematic configuration of the semiconductor device according to the third embodiment.
- FIG. 15 is a cross-sectional view illustrating a schematic configuration of the terminal and the uneven oxide film in the semiconductor device according to the second embodiment
- FIG. 16 is a cross-sectional view showing a second modification of the terminal
- FIG. 18 is a cross-sectional view illustrating a schematic configuration of the semiconductor device according to the fourth embodiment.
- FIG. 19 is a cross-sectional view showing a third modification of the terminal and the uneven oxide film
- FIG. 20 is a cross-sectional view showing a fourth modification of the terminal and the uneven oxide film
- FIG. 21 is a cross-sectional view illustrating a schematic configuration of the semiconductor device according to the fifth embodiment.
- FIG. 22 is a cross-sectional view illustrating a schematic configuration of the semiconductor device according to the sixth embodiment.
- FIG. 23 is a plan view showing a schematic configuration of the semiconductor device according to the seventh embodiment.
- FIG. 24 is a plan view in which the sealing resin body is omitted in the semiconductor device, FIG.
- FIG. 25 is a plan view showing the formation range of the uneven oxide film in the first heat sink
- FIG. 26 is a plan view showing the formation range of the uneven oxide film in the second heat sink and the main terminal
- 27 is a cross-sectional view taken along line XXVII-XXVII in FIG.
- a thickness direction of a semiconductor chip to be described later is indicated as a Z direction, and one direction orthogonal to the Z direction is indicated as an X direction.
- a direction perpendicular to both the Z direction and the X direction is referred to as a Y direction.
- the shape along the XY plane defined by the X direction and the Y direction is a planar shape.
- the semiconductor device 10 includes a semiconductor chip 11, a sealing resin body 15, a terminal 18, a first heat sink 23, and a second heat sink 27. Furthermore, the semiconductor device 10 includes a signal terminal 16 and main terminals 25 and 28 as external connection terminals.
- a semiconductor device 10 is known as a so-called 1 in 1 package constituting one of six arms constituting a three-phase inverter, and is incorporated in, for example, an inverter circuit of a vehicle.
- the semiconductor chip 11 is formed by forming a power transistor such as an insulated gate bipolar transistor (IGBT) on a semiconductor substrate such as silicon.
- a power transistor such as an insulated gate bipolar transistor (IGBT)
- a semiconductor substrate such as silicon.
- IGBT insulated gate bipolar transistor
- FWD commutation diode
- RC Reverse Conducting
- the IGBT and FWD have a so-called vertical structure so that a current flows in the Z direction, and the semiconductor chip 11 has electrodes on the one surface 11a and the back surface 11b opposite to the one surface 11a in the Z direction.
- An emitter electrode 12 is formed on the one surface 11a.
- the emitter electrode 12 corresponds to “one surface electrode”.
- the emitter electrode 12 also serves as an FWD anode electrode.
- the emitter electrode 12 is exposed from the protective film 13 disposed on the one surface 11a in order to protect the IGBT and FWD.
- the protective film 13 includes, for example, polyimide. Further, not only the emitter electrode 12 but also a pad (not shown) is exposed from the protective film 13. This pad includes a gate electrode pad and the like.
- the collector electrode 14 is formed on the entire back surface 11b.
- the collector electrode 14 corresponds to a “back electrode”.
- the collector electrode 14 also serves as an FWD cathode electrode.
- the sealing resin body 15 is made of, for example, an epoxy resin.
- the sealing resin body 15 has a substantially rectangular plane shape, and includes a surface 15a orthogonal to the Z direction, a back surface 15b opposite to the surface 15a, and a side surface 15c that connects the surface 15a and the back surface 15b. Yes.
- the one surface 15a and the back surface 15b are flat surfaces, for example.
- the signal terminal 16 is electrically connected to the pad of the semiconductor chip 11 through a bonding wire (not shown). As shown in FIG. 1, the signal terminal 16 extends in the Y direction and protrudes from one of the side surfaces 15 c of the sealing resin body 15.
- a terminal 18 is connected to the emitter electrode 12 of the semiconductor chip 11 via a first solder 17.
- fluxless solder is used as the first solder 17.
- the terminal 18 corresponds to a “metal member”.
- the terminal 18 is interposed between the semiconductor chip 11 and the first heat sink 23. Since the terminal 18 is located in the middle of the heat conduction and electric conduction path between the semiconductor chip 11 and the first heat sink 23, the terminal 18 is mainly formed using a metal material in order to ensure heat conductivity and electric conductivity. . As shown in FIG. 3, the terminal 18 has a base material 19a made of a metal material and a coating 19b formed on the surface of the base material 19a. In this embodiment, Cu is adopted as the material of the base material 19a.
- the terminal 18 has a substantially prismatic shape, more specifically, a substantially quadrangular prism shape (in other words, a substantially rectangular parallelepiped shape).
- the terminal 18 has, as its surface, a first facing surface 18a facing the first heat sink 23, a second facing surface 18b facing the semiconductor chip 11, and a side surface 18c connecting both facing surfaces 18a and 18b. ing.
- the first opposing surface 18a and the second opposing surface 18b are also referred to as a substantially quadrangular prism bottom surface.
- the direction orthogonal to the first facing surface 18a and the second facing surface 18b of the terminal 18, that is, the thickness direction of the terminal 18 is substantially parallel to the Z direction.
- substantially the entire surface of the second facing surface 18b of the surface of the terminal 18 is a first connection region 18d to which the first solder 17 is connected.
- a second connection region 18e is a second connection region 18e to which a second solder 22 described later is connected.
- the side surface 18c serves as a connection region 18f that connects the first connection region 18d and the second connection region 18e.
- the film 19b is a metal thin film 20 formed on the surface of the base material 19a, and an oxide of the same metal as the main component metal constituting the metal thin film 20, and the uneven oxide film 21 whose surface continuously forms unevenness ,have.
- the metal thin film 20 is a film containing metal as a constituent material.
- the metal thin film 20 of this embodiment has Ni as a main component.
- the metal thin film 20 is formed by, for example, plating or vapor deposition.
- the metal thin film 20 is formed on the surface of the base material 19a by, for example, electroless Ni plating.
- the metal thin film 20 contains P (phosphorus) in addition to Ni as a main component.
- the metal thin film 20 is formed on the entire surface of the base material 19a.
- a concave portion 20a is formed in the surface of the metal thin film 20 at the portion forming the side surface 18c of the terminal 18, as shown in FIG.
- the recess 20a is formed by irradiation with pulsed laser light.
- one recess 20a is formed for each pulse.
- the recess 20a corresponds to a laser beam spot.
- adjacent recesses 20a are connected in the scanning direction of the laser beam.
- the width of each recess 20a is 5 ⁇ m to 300 ⁇ m.
- the depth of the recess 20a is 0.5 ⁇ m to 5 ⁇ m.
- the depth of the concave portion 20a is shallower than 0.5 ⁇ m, the surface of the metal thin film 20 is not sufficiently melted and deposited by laser light irradiation, and the uneven oxide film 21 described later is difficult to be formed.
- the depth of the recess 20a is deeper than 5 ⁇ m, the surface of the metal thin film 20 is likely to be melted and scattered, and the surface formation by melting and scattering becomes more dominant than the vapor deposition, and the uneven oxide film 21 is hardly formed.
- the uneven oxide film 21 is formed on the metal thin film 20.
- the metal thin film 20 is formed on the surface forming the side surface 18 c of the terminal 18.
- the uneven oxide film 21 is formed over the entire circumference of the four side surfaces 18 c of the terminal 18.
- the concavo-convex oxide film 21 is formed on the entire side surface 18c, that is, the entire side surface 18c. Therefore, the uneven oxide film 21 is formed in the connecting region 18f.
- the uneven oxide film 21 is formed by oxidizing the metal constituting the metal thin film 20 by irradiating the metal thin film 20 with laser light. That is, the uneven oxide film 21 is an oxide film formed on the surface of the metal thin film 20 by oxidizing the surface layer of the metal thin film 20. For this reason, it can be said that a part of the metal thin film 20 provides the uneven oxide film 21.
- the main component of the uneven oxide film 21 is an oxide of Ni which is the main component of the metal thin film 20.
- the average film thickness of the uneven oxide film 21 is 10 nm to several hundred nm.
- the uneven oxide film 21 is formed following the unevenness on the surface of the metal thin film 20 having the recess 20a. Further, irregularities are formed at a pitch finer than the width of the recess 20a. That is, very fine irregularities are formed.
- the plurality of convex portions 21a (columnar bodies) are formed at a fine pitch.
- the average width of the convex portions 21a is 1 nm to 300 nm
- the average interval between the convex portions 21a is 1 nm to 300 nm.
- a first heat sink 23 is connected to the first facing surface 18 a of the terminal 18 via a second solder 22.
- fluxless solder is used as the second solder 22.
- the first heat sink 23 corresponds to a “first conductive member”.
- the first solder 17 and the second solder 22 are also referred to as solders 17 and 22.
- the first heat sink 23 functions to dissipate heat generated by the semiconductor chip 11 to the outside of the semiconductor device 10 and to electrically relay the semiconductor chip 11 and a main terminal 25 described later.
- a first heat sink 23 is formed using a material that is more excellent in thermal conductivity than the second solder 22.
- a metal material excellent in thermal conductivity and electrical conductivity such as Cu, Cu alloy, Al alloy, etc. can be employed. In this embodiment, it is formed using Cu.
- the facing surface 23 a facing the terminal 18 is covered with the sealing resin body 15.
- the surface opposite to the facing surface 23 a is a heat radiating surface 23 b exposed from the one surface 15 a of the sealing resin body 15.
- the heat radiating surface 23b is substantially flush with the surface 15a.
- the side surface 23c that connects the facing surface 23a and the heat dissipation surface 23b is also covered with the sealing resin body 15.
- a groove 24 is formed on the facing surface 23a of the first heat sink 23 so as to surround the terminal 18 in a projected view from the Z direction.
- the annular groove 24 is provided to absorb (store) excess second solder 22 that overflows from a region where the first heat sink 23 and the terminal 18 face each other during reflow.
- the second solder 22 is disposed in the groove 24 and in a region surrounded by the groove 24 in a projection view from the Z direction.
- a main terminal 25 is connected to the first heat sink 23.
- the main terminal 25 is electrically connected to the emitter electrode 12 of the semiconductor chip 11 via the terminal 18 and the first heat sink 23.
- the main terminal 25 extends from the first heat sink 23 in the Y direction and in the direction opposite to the signal terminal 16. And the main terminal 25 protrudes outside from the surface opposite to the surface from which the signal terminal 16 protrudes among the side surfaces 15c of the sealing resin body 15.
- the main terminal 25 may be formed integrally with the first heat sink 23 as a part of the lead frame, or a separate main terminal 25 may be connected to the first heat sink 23.
- a second heat sink 27 is connected to the collector electrode 14 of the semiconductor chip 11 via a third solder 26.
- the second heat sink 27 corresponds to a “second conductive member”.
- the second heat sink 27 also has a function of radiating heat generated by the semiconductor chip 11 to the outside of the semiconductor device 10 and a function of electrically relaying the semiconductor chip 11 and a main terminal 28 described later. Fulfill.
- the second heat sink 27 is formed using Cu.
- the facing surface 27 a facing the semiconductor chip 11 is covered with the sealing resin body 15.
- the surface opposite to the facing surface 27 a is a heat radiating surface 27 b exposed from the back surface 15 b of the sealing resin body 15.
- the heat radiating surface 27b is substantially flush with the back surface 15b.
- the side surface 27c that connects the facing surface 27a and the heat radiating surface 27b is also covered with the sealing resin body 15.
- a main terminal 28 is connected to the second heat sink 27.
- the main terminal 28 is electrically connected to the collector electrode 14 of the semiconductor chip 11 via the second heat sink 27.
- the main terminal 28 extends from the second heat sink 27 in the Y direction and in the same direction as the main terminal 25. And the main terminal 28 protrudes outside from the same surface as the surface from which the main terminal 25 protrudes among the side surfaces 15c of the sealing resin body 15.
- the main terminal 28 may be formed integrally with the second heat sink 27 as a part of the lead frame, or a separate main terminal 28 may be connected to the second heat sink 27.
- each element constituting the semiconductor device 10 is prepared. That is, the semiconductor chip 11, the signal terminal 16, the terminal 18, the first heat sink 23, the main terminal 25, the second heat sink 27, and the main terminal 28 are prepared. Of these preparation steps, a preparation step for the terminal 18 will be described. As shown below, the preparation process of the terminal 18 is also referred to as an irradiation process because it irradiates laser light. Moreover, in order to form the membrane
- the terminal 18 having the base material 19a and the metal thin film 20 of the film 19b is prepared.
- the metal thin film 20 is formed on the entire surface of the base material 19a by electroless Ni plating.
- a target value of the thickness of the metal thin film 20 is, for example, about 10 ⁇ m.
- the surface of the metal thin film 20 on the side surface 18c of the terminal 18 is irradiated with pulsed laser light to melt and evaporate the surface of the metal thin film 20.
- Pulsed laser light energy density is large 100 J / cm 2 or less than 0 J / cm 2, the pulse width is adjusted to be equal to or less than 1 ⁇ seconds.
- a YAG laser, a YVO 4 laser, a fiber laser, or the like can be employed.
- the energy density may be 1 J / cm 2 or more.
- the metal thin film 20 can be processed even at about 5 J / cm 2 as will be described later.
- the energy density is also referred to as pulse fluence.
- the laser beam is sequentially irradiated to a plurality of positions on the side surface 18c.
- the laser light source may be moved, or the terminal 18 may be moved.
- the laser beam may be scanned by rotating the mirror. That is, the laser beam may be sequentially irradiated to a plurality of positions on the side surface 18c by scanning the laser beam.
- the irradiation angle of the laser beam with respect to the irradiation surface is not particularly limited.
- the side surface 18c of the terminal 18 is irradiated with laser light from a direction orthogonal to the side surface 18c.
- the side surface 18c orthogonal to the X direction is scanned with the laser light in the Y direction, and the laser light is sequentially irradiated to a plurality of positions on the straight line.
- the laser beam is scanned in the X direction, and the laser beam is sequentially irradiated to a plurality of positions on the straight line.
- the irradiation region of the laser beam is shifted in the Z direction. That is, the laser beam is scanned in the Z direction.
- scanning is performed in the Y direction, and laser light is irradiated from one end to the other end.
- the laser light is irradiated to almost the entire side surface 18c. That is, a laser beam is irradiated to a lattice point having a predetermined pitch in the YZ coordinates.
- the laser beam is scanned in the Y direction so that adjacent laser beam spots (irradiation range by one pulse) partially overlap in the Y direction. Further, the laser light is scanned in the Z direction so that adjacent laser light spots partially overlap in the Z direction.
- the side surface 18c orthogonal to the Y direction Thereby, the uneven oxide film 21 can be formed on almost the entire side surface 18c.
- FIG. 4 shows a state in which laser light is irradiated up to the middle of the side surface 18c.
- the average thickness of the metal thin film 20 on the side surface 18c is thinner than the average thickness of the metal thin film 20 on the first facing surface 18a and the second facing surface 18b that are not irradiated with laser light.
- the molten metal thin film 20 is solidified. Specifically, the metal thin film 20 that has been melted and vaporized is deposited on a portion irradiated with the laser light and its peripheral portion. As described above, by depositing the metal thin film 20 which has been melted and vaporized, the concavo-convex oxide film 21 having concavities and convexities is formed on the surface of the metal thin film 20. As described above, the coating 19b including the uneven oxide film 21 in addition to the metal thin film 20 is formed on the base material 19a, and the preparation of the terminal 18 is completed.
- the laser light is scanned in the Y direction so that the laser light spots partially overlap in the Y direction, for example, and the laser light is scanned in the Z direction so that the spots partially overlap in the Z direction. Therefore, the plurality of recesses 20a formed corresponding to the laser beam spots are continuous in the Y direction and also in the Z direction. Thereby, as shown in FIG. 5, the laser irradiation trace (concave part 20a) of the side surface 18c becomes a scale shape.
- the present inventors have conducted extensive studies, the irradiation of the laser beam, the energy density large and 150 J / cm 2 than 100 J / cm 2, when a 300 J / cm 2, uneven oxide film 21 is not formed . Further, the uneven oxide film 21 was not formed even when continuous oscillation laser light was irradiated instead of pulse oscillation.
- the semiconductor chip 11 is disposed on the facing surface 27a of the second heat sink 27 via the third solder 26 (for example, solder foil).
- the terminal 18 in which the solders 17 and 22 are arranged in advance on both sides as the incoming solder is arranged so that the first solder 17 is on the semiconductor chip 11 side.
- the second solder 22 is arranged in a large amount with a margin in order to absorb variations in height tolerance in the semiconductor device 10.
- the solder 17, 22, and 26 are reflowed (1st reflow), whereby the semiconductor chip 11 and the second heat sink 27 are connected via the third solder 26, and the semiconductor chip 11 and the terminal 18 are connected.
- the second solder 22 does not have the first heat sink 23 to be connected yet, and thus has a shape that rises with the center of the first facing surface 18a of the terminal 18 as a vertex due to surface tension.
- the signal terminal 16 and the pad of the semiconductor chip 11 are connected by a bonding wire.
- the first heat sink 23 is arranged on the pedestal 29 with the opposing surface 23a facing upward, and the connection body integrated by 1st reflow is connected so that the terminal 18 faces downward.
- One heat sink 23 is disposed on the facing surface 23a.
- reflow (2nd reflow) is performed with the first heat sink 23 facing down.
- a load is applied to the structure so that the height of the semiconductor device 10 becomes a predetermined height.
- the spacer 30 is interposed between the pedestal 29 and the opposing surface 27a of the second heat sink 27, and is brought into contact with both so that the height of the semiconductor device 10 becomes a predetermined height. That is, the base 29 and the spacer 30 function as a height adjusting member.
- the second solder 22 between the terminal 18 and the first heat sink 23 is insufficient in the 2nd reflow. Therefore, a reliable connection can be made. Further, excessive second solder 22 is pushed out from between the terminal 18 and the first heat sink 23 by application of the load.
- the concavo-convex oxide film 21 is formed on almost the entire side surface 18 c of the terminal 18. Therefore, the surplus second solder 22 does not wet and spread on the side surface 18 c of the terminal 18, but wets and spreads the facing surface 23 a of the first heat sink 23 and is accommodated in the groove 24.
- the 1st reflow and 2nd reflow are reduced pressure reflow in a hydrogen atmosphere.
- a natural oxide film on the metal surface unnecessary for soldering for example, a natural oxide film formed on the surfaces of the terminal 18, the first heat sink 23, and the second heat sink 27 can be removed by reduction. Therefore, a fluxless solder can be used as each of the solders 17, 22, and 26. Moreover, it can suppress that a void arises in solder 17,22,26 by pressure reduction. Since the uneven oxide film 21 is also reduced in thickness by reduction, the uneven oxide film 21 having a desired thickness is formed by laser light irradiation so that the uneven oxide film 21 remains even if reduced.
- the sealing resin body 15 is then molded by the transfer molding method.
- the sealing resin body 15 is formed so that the heat sinks 23 and 27 are completely covered. In this case, by cutting the molded sealing resin body 15 together with a part of the heat sinks 23 and 27, the heat radiation surfaces 23b and 27b of the heat sinks 23 and 27 are exposed.
- the semiconductor device 10 can be obtained by removing unnecessary portions of the lead frame.
- the uneven oxide film 21 is formed on the side surface 18 c of the surface of the terminal 18. That is, the uneven oxide film 21 is formed in the connecting region 18f that connects the first connection region 18d and the second connection region 18e.
- the uneven oxide film 21 is provided in this manner, the wettability with respect to the solders 17 and 22 can be reduced as compared with the structure in which the uneven oxide film 21 is not provided, that is, the structure in which the surface of the metal thin film 20 is exposed.
- the uneven oxide film 21 is provided, fine unevenness is formed on the surface of the terminal 18.
- a contact area between a part of the solder 17 and 22 and the terminal 18 is reduced, and a part of the solder 17 and 22 becomes spherical due to surface tension. That is, the contact angle increases. Therefore, the wettability with respect to the solders 17 and 22 can be lowered in the portion where the uneven oxide film 21 is formed.
- the uneven oxide film 21 is provided on the side surface 18 c of the terminal 18.
- the side surface 18c is provided at a position farther from the emitter electrode 12 in the Z direction than the first connection region 18d. Further, the side surface 18c is provided at a position farther from the first heat sink 23 in the Z direction than the second connection region 18e. For this reason, with respect to the side surface 18c, it is not necessary to consider the capillary phenomenon regarding the wet spread of the solders 17 and 22. Therefore, it is possible to suppress the effect of the uneven oxide film 21 from being offset by the capillary phenomenon and weakening.
- the contact area with the sealing resin body 15 increases. Furthermore, the sealing resin body 15 is entangled with the convex portion 21a of the uneven oxide film 21 to produce an anchor effect. Therefore, the adhesion between the terminal 18 and the sealing resin body 15 can be improved, and the peeling of the sealing resin body 15 can be suppressed.
- the uneven oxide film 21 is provided on the entire side surface 18c of the terminal 18 .
- the range of the uneven oxide film 21 formed on the side surface 18c is not limited to the above example.
- the side surface 18c is a connecting region 18f. Therefore, when the uneven oxide film 21 is provided on at least a part of the side surface 18c, it is possible to prevent one of the first solder 17 and the second solder 22 from spreading toward the other.
- the uneven oxide film 21 is provided over the entire circumference of the side surface 18c. In any of the four side surfaces 18c, it is possible to prevent one of the first solder 17 and the second solder 22 from spreading toward the other.
- the uneven oxide film 21 may be provided only in a part of the side surface 18c of the terminal 18 from the end portion on the first facing surface 18a side.
- the longer the length of the uneven oxide film 21 in the Z direction, that is, the wider the width the higher the effect of suppressing one of the first solder 17 and the second solder 22 from flowing into the other during reflow. It is done. Therefore, preferably, as described above, the uneven oxide film 21 is provided on the entire side surface 18c.
- Example 1 The inventor has confirmed the relationship between the presence / absence of the uneven oxide film 21 and the formation range of the uneven oxide film 21 and solder wetting. The result is shown in FIG.
- the semiconductor device 10 was formed by the above-described manufacturing method and evaluated.
- the amount of the second solder 22 that does not cause wetting and spreading to the terminal 18 without the uneven oxide film 21 was taken as a reference amount, and a comparison was made between the reference amount and three times the reference amount.
- the formation range of the uneven oxide film 21 on the side surface 18c is the entire surface, from the end on the first facing surface 18a side to 1/2 of the side surface 18c, and from the end on the first facing surface 18a side to 1/3 of the side surface 18c. Each of these was prepared and compared.
- the uneven oxide film 21 formed by irradiating the metal thin film 20 formed by electroless Ni plating with laser light at an energy density of 12 J / cm 2 was used.
- the second solder 22 wets and spreads to the side surface 18 c of the terminal 18 and flows into the first solder 17 side in three times the amount.
- the second solder 22 does not spread to the terminal 18 even when the amount is three times.
- the wettability with respect to the solders 17 and 22 can be reduced by providing the uneven oxide film 21 as compared with the configuration in which the surface of the metal thin film 20 is exposed.
- the second solder 22 can be prevented from getting wet to the terminal 18 by providing the uneven oxide film 21 in at least a part of the range from the end portion on the first facing surface 18a side.
- Example 2 The inventor confirmed the relationship between the presence or absence of the metal thin film 20, the type of the metal thin film 20, the presence or absence of the uneven oxide film 21, and the likelihood of occurrence of solder bridges. The result is shown in FIG. At that time, the semiconductor device 10 was formed by the above-described manufacturing method and evaluated. That is, when the uneven oxide film 21 was formed, the metal thin film 20 was irradiated with laser light at an energy density of 6 J / cm 2 and then soldered by reduced pressure reflow in a hydrogen atmosphere. About the metal thin film 20, what was formed by electro Ni plating and what was formed by electroless Ni plating were evaluated, respectively.
- the material tolerance Typ indicates a state in which the thickness of each element constituting the semiconductor device 10, that is, the semiconductor chip 11, the terminal 18, the first heat sink 23, and the second heat sink 27 is set as the target value of the material tolerance.
- the material tolerance max simulates the overflow of the second solder 22 when the thickness of each of the semiconductor chip 11, the terminal 18, the first heat sink 23, and the second heat sink 27 is set to the maximum value (upper limit value) of the material tolerance. Therefore, the number of the solder foils for forming the second solder 22 is 1.5. Then, it was confirmed whether or not the second solder 22 spreads on the side surface 18c of the terminal 18 to form a bridge with the first solder 17.
- the bridge occurred in 5 times out of 172 even with the material tolerance Typ. Further, in the case of the material tolerance max, bridging occurred twice in two times. In the case where the metal thin film 20 was formed by electric Ni plating and the concavo-convex oxide film 21 was not provided, the material tolerance Typ did not cause bridging even once in 226 times. However, in the case of the material tolerance max, bridging occurred twice in two times. In the case where the metal thin film 20 was formed by electric Ni plating and the concavo-convex oxide film 21 was present, no bridging occurred once in 24 times with the material tolerance Typ. However, in the case of the material tolerance max, bridging occurred in 4 out of 4 times.
- the material tolerance Typ did not cause bridging even once. However, in the case of the material tolerance max, bridging occurred in 6 out of 6 times. In the case where the metal thin film 20 is formed by electroless Ni plating and the concavo-convex oxide film 21 is present, no bridging occurs once in 4 times with the material tolerance Typ, and once in 12 times even when the material tolerance is max. No bridging.
- the metal thin film 20 formed by electroless Ni plating is irradiated with laser light to form the concavo-convex oxide film 21, it is effective in suppressing the occurrence of bridges, that is, in reducing the wettability with respect to the solders 17 and 22. It became clear.
- Example 3 The inventor has confirmed the relationship between energy density and solder wetting. The result is shown in FIG. At that time, the semiconductor device 10 was formed by the above-described manufacturing method and evaluated. Further, the entire side surface 18c of the terminal 18 was irradiated with laser light. Further, as the second solder 22, SnCuNiP with a Ni ball and having a thickness of 0.1 mm was used.
- the wettability with respect to the solders 17 and 22 can be reduced by irradiation with a laser beam having a lower energy.
- the energy is higher than that of electroless Ni plating, but the wettability with respect to the solders 17 and 22 is lowered by irradiation with laser light having energy lower than 100 J / cm 2. It became clear that we could do it.
- Example 4 The inventor has confirmed the relationship between the energy density and the thickness of the uneven oxide film 21.
- the result is shown in FIG. In FIG. 12, the metal thin film 20 formed by electroless Ni plating is shown by a solid line, and the metal thin film 20 formed by electric Ni plating is shown by a broken line.
- the film thickness of the uneven oxide film 21 was measured by Auger electron spectroscopy.
- the oxide film thickness decreases when the energy density of the irradiated laser beam is low, and the oxide film thickness increases when the energy density is high. Became clear. Specifically, 4J / cm 2 with an oxide film thickness of about 11 nm, the oxide film thickness at 10J / cm 2 was about 108 nm.
- oxide film thickness 2J / cm 2 is about 5 nm
- oxide film thickness at 10J / cm 2 was about 60 nm.
- the metal thin film 20 formed by electroless Ni plating is thicker than the metal thin film 20 formed by electric Ni plating. It became clear that This is because the melting point of the metal thin film 20 (Ni-P) formed by electroless Ni plating is about 800 degrees depending on the P content, but the metal thin film 20 (Ni ) Of about 1450 degrees. Since the metal thin film 20 formed by electroless Ni plating has a lower melting point, it is considered that the metal oxide film 21 is melted and evaporated by a low energy laser beam and the thickness of the uneven oxide film 21 is increased.
- the oxide film thickness after laser light irradiation was about 62 nm.
- the oxide film thickness after 2nd reflow was about 33 nm. That is, by performing reflow in a reducing atmosphere, the oxide film for about 30 nm was reduced. In other words, about half of the uneven oxide film 21 was reduced. However, when the wettability with respect to the solders 17 and 22 was confirmed, the solders 17 and 22 did not spread even after laser light irradiation and after 2nd reflow.
- the thickness of the uneven oxide film 21 is reduced by reflow in a reducing atmosphere.
- the uneven oxide film 21 on the metal thin film 20 formed by electric Ni plating similarly reduces the oxide film thickness in a reducing atmosphere.
- Example 2-5 From the results shown in Example 2-5 (FIGS. 10-13), in the case of the metal thin film 20 formed by electric Ni plating, if the energy density is less than 12 J / cm 2 , the uneven oxide film 21 is formed. Since it is thin, it is considered that the uneven oxide film 21 having a film thickness sufficient to suppress the wetting and spreading of the solders 17 and 22 does not remain by reduction during reflow. Accordingly, when the metal thin film 20 mainly composed of a metal having a low melting point, such as the metal thin film 20 formed by electroless Ni plating, is used, the thickness of the uneven oxide film 21 is increased with low energy laser light. Can do.
- Example 6 The present inventor evaluated the shear strength for each case where the substrate 19 alone was used, and each of the cases without the uneven oxide film and with the uneven oxide film. The result is shown in FIG. In FIG. 14, the presence of the uneven oxide film is indicated by a solid line, only the base material 19 is indicated by a broken line, and the absence of the uneven oxide film (with the metal thin film 20) is indicated by a dashed line.
- the metal thin film 20 formed by electroless Ni plating was used both with and without the uneven oxide film. Further, the concavo-convex oxide film 21 was formed by irradiating laser light at 12 J / cm 2 .
- the resin material formed on the terminal 18 is the same epoxy resin as that of the sealing resin body 15, and the shape of the resin is a cone having a lower surface diameter of 3.57 mm, an upper surface diameter of 2.85 mm, and a height of 3.13 mm. It was trapezoidal. Then, the welding strength of the resin to the terminal 18, that is, the shear strength was evaluated at a shear speed of 50 ⁇ m / second. In that case, the workpiece
- times. The shear strength shown in FIG. 14 shows an average value of n 5.
- the surface of the metal thin film 20 is oxidized to form an oxide film. That is, an Ni oxide film is formed.
- the Ni oxide film is stable even at high temperatures, and the growth of the oxide film is slower than that of Cu. For this reason, as shown in FIG. 14, it is thought that the decrease in the shear strength with time is smaller than that of Cu.
- the contact area is increased by the fine unevenness of the uneven oxide film 21 in addition to the effect obtained when the uneven oxide film 21 is not present. Therefore, as shown in FIG. 14, it is considered that the shear strength is high as compared with the case where the uneven oxide film 21 is not provided.
- the contact area can be increased by the fine unevenness, and a strong connection structure can be formed between the sealing resin body 15 and the sealing resin body 15.
- a stable connection structure can be maintained over a long period of time.
- the example in which the uneven oxide film 21 is provided on the side surface 18c of the terminal 18 having a substantially quadrangular prism shape is shown.
- the shape of the terminal 18 is not limited to the above example.
- the terminal 18 has a convex portion 18g, and has a convex shape on the first facing surface 18a side.
- the first facing surface 18a includes a second connection region 18e and an outer peripheral region 18h surrounding the second connection region 18e.
- the outer peripheral region 18h is positioned farther from the first heat sink 23 than the second connection region 18e.
- the side surface 18c is divided into two by having the convex part 18g.
- the side surface 18c has a first divided surface 18ca that connects the second connection region 18e and the outer peripheral region 18h, and a second divided surface 18cb that connects the outer peripheral region 18h and the second opposing surface 18b.
- An uneven oxide film 21 is formed on the two divided surfaces 18ca and 18cb.
- the uneven oxide film 21 can be formed on the divided surfaces 18ca and 18cb by irradiating laser light from a direction orthogonal to the Z direction.
- the terminal 18 has a frustum shape. That is, the side surface 18c is an inclined surface (tapered surface). A concavo-convex oxide film 21 is formed on the entire surface of the inclined side surface 18c. Also in this case, the uneven oxide film 21 can be formed by irradiating the laser beam from the direction orthogonal to the Z direction as indicated by the white arrow.
- the uneven oxide film 21 may be provided in a part of the side surface 18c from the end on the second facing surface 18b side. Further, on the side surface 18c, the uneven oxide film 21 may be provided at a position away from both the first facing surface 18a and the second facing surface 18b. Further, on the side surface 18c, the uneven oxide films 21 may be provided in multiple stages. For example, a plurality of uneven oxide films 21 may be provided in parallel with each other in the Z direction.
- the terminal 18 has, as the side surface 18c, a first side surface portion 18c1, which is a portion within a predetermined range from the end portion on the first facing surface 18a side, a first side surface portion 18c1, and a second facing surface 18b. 2nd side part 18c2 which is a part of between.
- the second side surface portion 18c2 has an outwardly convex curved shape (so-called R shape), and the second side surface portion 18c2 also faces the semiconductor chip 11 when viewed from the Z direction.
- the uneven oxide film 21 is formed only on the first side surface portion 18c1 of the side surface 18c, and is not formed on the second side surface portion 18c2.
- the first solder 17 is connected to the second facing surface 18 b and the second side surface portion 18 c 2 in the surface of the terminal 18. That is, the first connection region 18d is configured by the second facing surface 18b and the second side surface portion 18c2. Moreover, the connection area
- the base material 19 of the terminal 18 having the second side surface portion 18c2 is formed by pressing a metal block.
- an R-shaped second side surface portion 18c2 is formed.
- the second side surface portion 18c2 is disposed on the semiconductor chip 11 side in the Z direction.
- the uneven oxide film 21 is not formed on the second side surface portion 18c2, but the uneven oxide film 21 is formed only on the first side surface portion 18c1.
- the first solder 17 spreads on the second side surface portion 18c2 during reflow, and a good fillet can be formed.
- a heat radiation path for transferring the heat generated by the semiconductor chip 11 to the terminal 18 can be widened as compared with the configuration in which the uneven oxide film 21 is provided on the second side surface portion 18c2.
- the second side surface portion 18c2 is shown as a part of the side surface 18c, but can also be considered as a part of the second facing surface 18b.
- the second opposing surface 18b has a central portion and an outwardly convex R portion that surrounds the central portion and connects the central portion and the side surface 18c.
- the uneven oxide film 21 is formed on the side surface 18c of the terminal 18 .
- the example of the concavo-convex oxide film 21 formed by the laser beam irradiation from the direction orthogonal to the Z direction is shown.
- the present embodiment is characterized in that the uneven oxide film 21 is formed on at least one of the first facing surface 18a and the second facing surface 18b in the surface of the terminal 18.
- the terminal 18 has the convex part 18g like the above-mentioned 2nd Embodiment (refer FIG. 15).
- the first opposing surface 18a has a second connection region 18e and an outer peripheral region 18h, and the outer peripheral region 18h has a longer opposing distance to the first heat sink 23 in the Z direction than the second connection region 18e. It has become.
- the uneven oxide film 21 is formed in the outer peripheral region 18h.
- the facing area between the terminal 18 and the first heat sink 23 is narrow, the second solder 22 spreads out by capillary action. Therefore, when the uneven oxide film 21 is provided in the outer peripheral region 18h on the flat first opposing surface 18a, the effect of the uneven oxide film 21 is offset by the capillary phenomenon and weakened.
- the protrusion 18g is provided in the terminal 18, the 2nd connection area
- corrugated oxide film 21 was provided in the outer peripheral area
- the convex terminal 18 when employed, it can be easily formed by pressing, so that the manufacturing process can be simplified and the manufacturing cost can be reduced.
- the uneven oxide film 21 is provided in the outer peripheral region 18h of the convex terminal 18 .
- the shape of the terminal 18 is not limited to the above example.
- the terminal 18 has a tapered outer peripheral region 18h (inclined surface) as the first opposing surface 18a, and the uneven oxide film 21 is formed in the outer peripheral region 18h. . Even with such a configuration, the same effect as that in the case where the uneven oxide film 21 is provided in the outer peripheral region 18 h can be obtained in the convex terminal 18.
- the terminal 18 has a substantially quadrangular prism shape as in the first embodiment, and the uneven oxide film 21 is formed in the outer peripheral region 18h in the flat first facing surface 18a. ing.
- the uneven oxide film 21 can be formed by irradiating laser light from the Z direction as indicated by the white arrow.
- the uneven oxide film 21 may be provided in the outer peripheral region surrounding the first connection region 18d on the second opposing surface 18b. In this case, the same effect can be obtained. Further, the uneven oxide film 21 may be provided on both the first facing surface 18a and the second facing surface 18b.
- the uneven oxide film 21 is provided on the side surface 18c while the uneven oxide film 21 is provided on at least one of the first opposing surface 18a and the second opposing surface 18b may be employed.
- This embodiment is characterized in that, as shown in FIG. 21, in addition to the uneven oxide film 21 formed on the terminal 18, an uneven oxide film 31 formed on the first heat sink 23 is provided.
- the uneven oxide film 31 is also formed under the same conditions as the uneven oxide film 21.
- the first heat sink 23 has a base material formed using, for example, Cu, and a metal thin film mainly formed of Ni and formed on the surface of the base material, like the terminal 18. ing.
- the uneven oxide film 31 is formed by irradiating the surface of the metal thin film with laser light.
- the uneven oxide film 31 is formed around the area where the second solder 22 is connected on the facing surface 23 a of the first heat sink 23.
- the groove 24 is formed in the facing surface 23 a, and the annular groove 24 and a portion inside the groove 24 serve as a connection region with the second solder 22. Therefore, the concavo-convex oxide film 31 is formed on the entire surface outside the groove 24. That is, the uneven oxide film 31 is formed adjacent to the groove 24. Accordingly, the second solder 22 can be retained in the connection region of the second solder 22 by the uneven oxide film 31. For example, even if the amount of the second solder 22 is large, the second solder 22 can be prevented from overflowing outside the groove 24.
- the second solder 22 is formed by providing the uneven oxide film 31 adjacent to the groove 24 so as to surround the second solder 22. Overflow from the groove 24 to the outside can be suppressed. Further, the present invention can also be applied to the first heat sink 23 that does not have the groove 24. Also in this case, by providing the uneven oxide film 31 so as to surround the second solder 22, the second solder 22 can be retained in the region surrounded by the uneven oxide film 31.
- the contact area with the sealing resin body 15 increases.
- the sealing resin body 15 is entangled with the convex portions of the uneven oxide film 31 to produce an anchor effect. Accordingly, the adhesion between the first heat sink 23 and the sealing resin body 15 can be improved, and thereby the peeling of the sealing resin body 15 can be suppressed.
- the uneven oxide film 32 formed on the second heat sink 27 is provided in addition to the uneven oxide film 21 formed on the terminal 18, the uneven oxide film 32 formed on the second heat sink 27 is provided.
- the structure shown in the fifth embodiment is added with the uneven oxide film 32, and the semiconductor device 10 includes the uneven oxide films 21, 31, and 32. .
- the uneven oxide film 32 is also formed under the same conditions as the uneven oxide film 21.
- the second heat sink 27 has a base material formed using, for example, Cu, and a metal thin film mainly formed of Ni and formed on the surface of the base material, like the terminal 18. ing.
- the uneven oxide film 32 is formed by irradiating the surface of the metal thin film with laser light.
- the concavo-convex oxide film 32 is disposed in the periphery of the region to which the third solder 26 is connected on the facing surface 27 a of the second heat sink 27. Specifically, the concavo-convex oxide film 32 is formed on the entire surface outside the connection region of the third solder 26 so as to surround the region to which the third solder 26 is connected in the facing surface 27a. Therefore, the third solder 26 can be retained in the connection region of the third solder 26 by the uneven oxide film 32.
- the second heat sink 27 can also be provided with a groove for absorbing excess solder. In this case, by providing the uneven oxide film 32 adjacent to the groove, the third solder 26 can be prevented from overflowing from the groove.
- the contact area with the sealing resin body 15 increases.
- the sealing resin body 15 is entangled with the convex portion of the uneven oxide film 32 to produce an anchor effect. Therefore, the adhesion between the second heat sink 27 and the sealing resin body 15 can be improved, and thereby the peeling of the sealing resin body 15 can be suppressed.
- the semiconductor device 10 includes, as the semiconductor chip 11, two semiconductor chips 11 that constitute upper and lower arms for one phase of a three-phase inverter. Similarly, the semiconductor device 10 includes two sets of signal terminals 16 and two terminals 18. In addition, the semiconductor device 10 includes two first heat sinks 23 and two second heat sinks 27. Of the semiconductor chip 11, the signal terminal 16, the terminal 18, the first heat sink 23, and the second heat sink 27, H is given to the end of the reference sign for the upper arm components, and the end of the reference sign to the lower arm components. L is given to. Other emitter electrodes 12, collector electrodes 14, and solders 17, 22, and 26 are given the same reference numerals for the upper arm and the lower arm for convenience.
- the semiconductor chips 11H and 11L have substantially the same planar shape, specifically, a substantially rectangular shape, and have substantially the same size and thickness.
- the semiconductor chips 11H and 11L are arranged with the collector electrode 14 on the same side in the Z direction.
- the semiconductor chips 11H and 11L are located at substantially the same height in the Z direction and are arranged side by side in the X direction.
- the upper arm side signal terminal 16H is electrically connected to the pad of the semiconductor chip 11H via a wire 33.
- the lower arm side signal terminal 16L is also electrically connected to the pad of the semiconductor chip 11L via the wire 33.
- the signal terminals 16 ⁇ / b> H and 16 ⁇ / b> L are both extended in the Y direction and project outward from the same side surface of the sealing resin body 15.
- the signal terminals 16H and 16L are arranged side by side in the X direction.
- a first heat sink 23H on the upper arm side is disposed on the emitter electrode 12 side of the semiconductor chip 11H.
- the first heat sink 23H is provided so as to enclose the semiconductor chip 11H in a projection view from the Z direction.
- a terminal 18H on the upper arm side is interposed between the facing surface 23a of the first heat sink 23H and the emitter electrode 12 of the semiconductor chip 11H.
- the first solder 17 connects the emitter electrode 12 of the semiconductor chip 11H and the terminal 18H.
- a first heat sink 23L on the lower arm side is disposed on the emitter electrode 12 side of the semiconductor chip 11L.
- the first heat sink 23L is provided so as to enclose the semiconductor chip 11L in a projection view from the Z direction.
- a lower arm side terminal 18L is interposed between the facing surface 23a of the first heat sink 23L and the emitter electrode 12 of the semiconductor chip 11L.
- the first solder 17 connects the emitter electrode 12 of the semiconductor chip 11L and the terminal 18L.
- the terminals 18H and 18L have a common shape. As shown in FIG. 27, uneven oxide films 21 are respectively formed on the side surfaces 18c of the terminals 18H and 18L.
- the first heat sinks 23H and 23L have a common shape, and the first heat sink 23H and the first heat sink 23L are arranged so as to be two-fold symmetrical.
- the first heat sink 23 (23 ⁇ / b> H, 23 ⁇ / b> L) has a substantially plane L shape, and a main body 23 d connected to the corresponding terminal 18 via the second solder 22. And a joint portion 23e extending from the main body portion 23d.
- a groove 24 is formed on the opposing surface 23 a of the main body 23 d of the first heat sink 23.
- a surface opposite to the terminal 18 in the main body portion 23 d is a heat radiating surface 23 b of the first heat sink 23. As shown in FIG.
- the heat radiating surface 23b of the first arm heat sink 23H on the upper arm side and the heat radiating surface 23b of the first heat sink 23L on the lower arm side are exposed from the one surface 15a of the sealing resin body 15.
- the heat radiation surfaces 23b of the first heat sinks 23H and 23L are arranged in the X direction.
- the joint portion 23e is provided thinner than the main body portion 23d so as to be covered with the sealing resin body 15.
- the main body portion 23d and the joint portion 23e are flush with each other on the facing surface 23a side.
- a groove 34 is also formed in the facing surface 23a of the joint portion 23e in the first heat sink 23.
- the groove 34 is formed so as to surround a connection portion between the joint portion 23e and a connection target of the joint portion 23e.
- the joint portion 23 e and a connection target of the joint portion 23 e for example, a joint portion 27 e described later, are connected by solder 35.
- the solder 35 is reflowed at the same timing as the second solder 22.
- the groove 34 is provided to absorb (store) excess solder 35 overflowing from a region where the joint portion 23e and the connection target of the joint portion 23e are opposed to each other.
- the solder 35 is disposed in the groove 34 and in a region surrounded by the groove 34 in a projection view from the Z direction.
- An uneven oxide film 31 is formed on the facing surface 23 a of the first heat sink 23. As shown by hatching in FIG. 25, the uneven oxide film 31 is formed in a region of the facing surface 23 a excluding the region within the groove 24 and the region surrounded by the groove 24 and the region within the groove 34 and the region surrounded by the groove 34. Has been. For this reason, the concavo-convex oxide film 31 can prevent the second solder 22 from overflowing from the groove 24. Further, the uneven oxide film 31 can prevent the solder 35 from overflowing from the groove 34. Moreover, the adhesiveness of the opposing surface 23a and the sealing resin body 15 can also be improved.
- the joint 23e of the first heat sink 23H is connected to the joint 27e of the second heat sink 27L on the lower arm side via a solder 35, as shown in FIGS.
- the joint portion 23e of the first heat sink 23L is connected to the extended portion 25a of the main terminal 25 via the solder 35, as shown in FIG.
- the main terminal 25 is a separate member from the first heat sink 23. Since the main terminal 25 is connected to the low potential side of the DC power supply, it is also referred to as a low potential power supply terminal or an N terminal.
- the main terminal 25 extends in the Y direction as shown in FIG. 25, and protrudes to the outside from the side opposite to the signal terminal 16 in the sealing resin body 15 as shown in FIG. 23.
- the length in the X direction that is, the width of the extending portion 25 a is made narrower than the width of the other portion of the main terminal 25.
- the extending portion 25a is disposed between the main body portions 23d of the first heat sinks 23H and 23L in the projection view from the Z direction.
- a second heat sink 27H on the upper arm side is disposed on the collector electrode 14 side of the semiconductor chip 11H.
- the second heat sink 27H is provided so as to enclose the semiconductor chip 11H in a projection view from the Z direction.
- a third solder 26 is interposed between the facing surface 27a of the second heat sink 27H and the collector electrode 14 of the semiconductor chip 11H. The third solder 26 causes the second heat sink 27H and the collector electrode 14 of the semiconductor chip 11H to be connected. It is connected. Note that the heat radiation surface 27b of the second heat sink 27H is exposed from the back surface 15b of the sealing resin body 15.
- a main terminal 28H is connected to the second heat sink 27H. Since the main terminal 28H is connected to the high potential side of the DC power supply, it is also referred to as a high potential power supply terminal or a P terminal.
- the main terminal 28H may be formed integrally with the second heat sink 27H, or may be a member connected to a separate member from the second heat sink 27H. In the present embodiment, the main terminal 28H is formed integrally with the second heat sink 27H.
- the main terminal 28H is thinner than the second heat sink 27H, and the main terminal 28H extends from one of the side surfaces of the second heat sink 27H in the Y direction, and is the same as the main terminal 25 (N terminal) as shown in FIG. It protrudes from the side surface to the outside of the sealing resin body 15.
- the second heat sink 27L on the lower arm side is juxtaposed with the second heat sink 27H in the X direction.
- the second heat sink 27L is disposed on the collector electrode 14 side of the semiconductor chip 11L, and is provided so as to include the semiconductor chip 11L in a projected view from the Z direction.
- a third solder 26 is also interposed between the opposing surface 27a of the second heat sink 27L and the collector electrode 14 of the semiconductor chip 11L.
- the third solder 26 causes the second heat sink 27L and the collector electrode 14 of the semiconductor chip 11L to be connected to each other. Is connected.
- the heat dissipation surface 27b of the second heat sink 27L is also exposed from the back surface 15b of the sealing resin body 15.
- the heat radiation surfaces 27b of the second heat sinks 27H and 27L are also arranged in the X direction.
- a main terminal 28L is connected to the second heat sink 27L as shown in FIGS. Since the main terminal 28L is connected to the output line of the three-phase motor, it is also referred to as an output terminal or an O terminal.
- the main terminal 28L may be formed integrally with the second heat sink 27L, or may be a member connected to a different member from the second heat sink 27L. In the present embodiment, the main terminal 28L is formed integrally with the second heat sink 27L.
- the main terminal 28L is thinner than the second heat sink 27L, and the main terminal 28L extends in the Y direction from one of the side surfaces of the second heat sink 27L, and is the same as the main terminal 25 (N terminal) as shown in FIG. It protrudes from the side surface to the outside of the sealing resin body 15.
- the protruding portions from the sealing resin body 15 in the main terminals 25, 28H, and 28L are substantially at the same position in the Z direction.
- the main terminal 28H (P terminal), the main terminal 25 (N terminal), and the main terminal 28L (O terminal) are arranged in this order.
- the second heat sink 27L on the lower arm side is connected to the collector electrode 14 of the semiconductor chip 11L via the third solder 26, as shown in FIGS. 24, 26, and 27. It has a portion 27d and a joint portion 27e extending from the main body portion 27d.
- the joint portion 27e is thinner than the main body portion 27d.
- the joint portion 27e is extended from a surface of the main body portion 27d facing the second heat sink 27H in the X direction so as to overlap the joint portion 23e of the first heat sink 23H in the projection view from the Z direction. ing.
- the joint portion 27e is connected to the joint portion 23e via the solder 35, and thus has two bent portions and extends toward the first heat sink 23H.
- An uneven oxide film 32 is formed on the opposing surface 27 a of the second heat sink 27. As shown by hatching in FIG. 26, the uneven oxide film 32 is formed so as to surround the connection region of the third solder 26 on the facing surface 27a. The uneven oxide film 32 is formed in a region excluding the connection region of the third solder 26 in the facing surface 27a. The uneven oxide film 32 is formed on the joint portion 27e up to the bent portion, that is, on a portion substantially flush with the opposing surface 27a of the main body portion 27d. The uneven oxide film 32 is also formed on part of the main terminals 28H and 28L connected to the main body 27d. A one-dot chain line shown in FIG. 26 indicates the position of the end 15 d of the sealing resin body 15.
- the uneven oxide film 32 is integrally formed from the second heat sink 27 to a predetermined distance outside the end 15d of the main terminal 28 (28H, 28L).
- the portion of the main terminal 28 where the uneven oxide film 32 is not formed is a connection portion with a bus bar (not shown).
- the uneven oxide film 32 is also formed on the main terminal 25. Also in the main terminal 25, the uneven oxide film 32 is formed up to a predetermined distance outside the end 15d of the sealing resin body 15. The uneven oxide film 32 is formed except for a connection portion with the solder 35 in the extending portion 25a and a connection portion with a bus bar (not shown).
- the semiconductor device 10 configured in this way is a so-called 2 in 1 package including two semiconductor chips 11H and 11L.
- the heat of the semiconductor chips 11H and 11L can be dissipated to both the one surface 15a and the back surface 15b of the sealing resin body 15.
- Each of the uneven oxide films 21, 31, and 32 is formed by laser light irradiation as described above.
- symbol 36 is a through-hole formed in the main terminal 28H in order to position the lead frame containing the main terminal 28H.
- the through hole 36 is formed outside the region of the uneven oxide film 32.
- Reference numeral 37 denotes a through hole formed around the connecting portion between the second heat sink 27 and the main terminal 28 in order to suppress the peeling of the sealing resin body 15.
- Reference numeral 38 is a through hole formed in the signal terminal 16 in order to suppress the peeling of the sealing resin body 15.
- the semiconductor device 10 has been described as an example of a 1 in 1 package having one semiconductor chip 11 and a 2 in 1 package having two semiconductor chips 11.
- the number of semiconductor chips 11 is not limited to the above example.
- the present invention can be applied to a configuration having six semiconductor chips 11 constituting upper and lower arms for three phases.
- the present invention can also be applied to a configuration in which they are formed on different chips.
- the present invention can be applied to a configuration that does not include the sealing resin body 15.
- the present invention can also be applied to a configuration that does not include these.
- heat radiation surfaces 23b and 27 An example in which b) is exposed from the sealing resin body 15 is shown.
- the present invention can also be applied to a configuration in which the surface opposite to the semiconductor chip 11 is not exposed from the sealing resin body 15.
- the metal constituting the metal thin film 20 is not limited to Ni.
- the uneven oxide films 21, 31, and 32 are not limited to Ni oxides.
- the concavo-convex oxide films 21, 31, and 32 may be oxides of the same metal as the metal constituting the metal thin film 20.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
半導体装置は、一面(11a)に電極(12)を有する半導体チップ(11,11H,11L)と、前記半導体チップの一面側の第1導電部材(23,23H,23L)と、基材(19a)と皮膜(19b)を有し、前記半導体チップと前記第1導電部材の間に介在する金属部材(18,18H,18L)と、前記半導体チップの電極と前記金属部材との間の第1はんだ(17)と、前記金属部材と前記第1導電部材の間の第2はんだ(22)とを備える。前記皮膜が、前記基材の表面上の金属薄膜(20)と凹凸酸化膜(21,31,32)とを有する。前記凹凸酸化膜は、前記金属部材の表面のうち、前記第1はんだが接続される第1接続領域(18d)と前記第2はんだが接続される第2接続領域(18e)とをつなぐつなぎ領域(18f)の一部において、前記金属薄膜上に配置されている。
Description
本出願は、2014年12月10日に出願された日本特許出願番号2014-250186号および2015年5月14日に出願された日本特許出願番号2015―99403号および2015年11月13日に出願された日本特許出願番号2015―223330号に基づくもので、ここにその記載内容を援用する。
本開示は、半導体チップの一面側に金属部材を介して第1導電部材が配置され、一面に形成された電極と金属部材が第1はんだにより接続されるとともに、金属部材と第1導電部材が第2はんだにより接続されてなる半導体装置及びその製造方法に関するものである。
たとえば特許文献1に示すように、半導体チップ(半導体素子)の一面側に金属部材(ブロック体)を介して第1導電部材(第2の金属板)が配置され、一面に形成された電極と金属部材が第1はんだにより接続されるとともに、金属部材と第1導電部材が第2はんだにより接続されてなる半導体装置が知られている。
この半導体装置では、半導体チップにおける一面と反対の裏面側に第2導電部材(第1の金属板)が配置され、裏面に形成された電極と第2導電部材が第3はんだにより接続されている。また、封止樹脂体(モールド樹脂)により半導体チップが封止され、各導電部材の表面のうちの半導体チップと反対の面が、封止樹脂体から露出する放熱面となっている。半導体装置は、半導体チップの熱を両面側に放熱可能な両面放熱構造をなしている。
上記したように、金属部材が半導体チップと第1導電部材との間に介在する構成においては、半導体チップと金属部材の間に配置される第1はんだが、リフロー時において金属部材の表面を濡れ拡がり、第2はんだ側に流れ込む虞がある。また、金属部材と第1導電部材との間に配置される第2はんだが、リフロー時において金属部材の表面を濡れ拡がり、第1はんだ側に流れ込む虞がある。
このような場合、一方のはんだが所望の量に対して多くなり、他方のはんだが所望の量に対して少なくなる。したがって、はんだ量増加による短絡、はんだ量減少によるはんだ寿命低下、はんだ溢れによる生産設備の汚染などの不具合が生じる虞がある。
また、第1はんだと電極とのなす角度が鈍角の場合、鋭角に較べて、熱応力が大きくなることが知られている。たとえば第2はんだが第1はんだ側に流れ込み、第1はんだの量が増えると、熱応力により、電極にクラックが生じる虞がある。
特に、上記した両面放熱構造の半導体装置では、両面側にそれぞれ冷却器を配置するために、放熱面間の距離の管理が必要となる。このため、半導体チップの厚み方向において、各部品の高さのばらつきを吸収するために、第2はんだを多めにしてリフローを行う。したがって、リフロー時に、第2はんだが金属部材の表面を濡れ拡がり、第1はんだ側に流れ込む虞がある。すなわち、第1はんだと一面の電極とのなす角度が鈍角となる虞がある。
本開示は、第1はんだ及び第2はんだの一方が他方に向けて濡れ拡がるのを抑制できる半導体装置及びその製造方法を提供することを目的とする。
本開示の第一の態様において、半導体装置は、一面に電極を有する半導体チップと、前記半導体チップの一面側に配置された第1導電部材と、金属材料を用いて形成された基材と、前記基材の表面に形成された皮膜と、を有し、前記半導体チップと前記第1導電部材の間に介在する金属部材と、前記半導体チップの電極と前記金属部材との間に配置され、前記電極と前記金属部材とを接続する第1はんだと、前記金属部材と前記第1導電部材の間に配置され、前記金属部材と前記第1導電部材とを接続する第2はんだと、を備える。前記皮膜が、前記基材の表面に形成された金属薄膜と、前記金属薄膜の主成分の金属と同じ金属の酸化物であり、表面が連続して凹凸をなす凹凸酸化膜と、を有する。前記凹凸酸化膜は、前記金属部材の表面のうち、前記第1はんだが接続される第1接続領域と前記第2はんだが接続される第2接続領域とをつなぐつなぎ領域の少なくとも一部において、前記金属薄膜上に配置されている。
上記の半導体装置によれば、つなぎ領域において金属薄膜上に凹凸酸化膜が設けられるため、凹凸酸化膜が設けられない構成、すなわち金属薄膜の表面が露出される構成に較べて、凹凸酸化膜を設けた部分のはんだに対する濡れ性を低くすることができる。また、凹凸酸化膜の表面が連続する凹凸形状、すなわち粗化面となっているため、平坦面に較べてはんだに対する濡れ性を低くすることができる。以上により、第1はんだ及び第2はんだの一方が金属部材の表面を濡れ拡がり、他方に流れ込むのを抑制することができる。たとえば第2はんだの濡れ拡がりを凹凸酸化膜でくい止め、第2はんだが第1はんだ側に流れ込むのを抑制することができる。
代案として、前記凹凸酸化膜は、前記金属薄膜の表面へのレーザ光照射膜であってもよい。レーザ光の照射により、金属薄膜の表面を溶融させるとともに、蒸発(気化)させる。そして、溶融して気化した金属薄膜をレーザ光が照射された部分やその周辺部分に蒸着させる。これにより、金属薄膜上に、表面が連続して凹凸をなす凹凸酸化膜を形成できることが本発明者によって確認されている。
本開示の第二の態様において、一面に電極を有する半導体チップと、前記半導体チップの一面側に配置された第1導電部材と、金属材料を用いて形成された基材と、前記基材の表面に形成された皮膜と、を有し、前記半導体チップと前記第1導電部材の間に介在する金属部材と、前記半導体チップの電極と前記金属部材との間に配置され、前記電極と前記金属部材とを接続する第1はんだと、前記金属部材と前記第1導電部材の間に配置され、前記金属部材と前記第1導電部材とを接続する第2はんだと、を備え、前記皮膜が、前記基材の表面に形成された金属薄膜と、前記金属薄膜上に形成され、前記金属薄膜の主成分の金属と同じ金属の酸化物であり、表面が連続して凹凸をなす凹凸酸化膜と、を有する半導体装置の製造方法は、前記金属薄膜が形成された前記基材を準備し、前記金属薄膜の表面にパルス発振のレーザ光を照射して、前記金属部材の表面のうち、前記第1はんだが接続される第1接続領域と前記第2はんだが接続される第2接続領域とをつなぐつなぎ領域の少なくとも一部に、前記凹凸酸化膜を形成し、前記凹凸酸化膜の形成後、前記第1はんだにより前記半導体チップの電極と前記金属部材とを接続し、前記第2はんだにより前記金属部材と前記第1導電部材とを接続することを有する。
上記の半導体装置の製造方法において、レーザ光の照射により、表面が連続して凹凸をなす凹凸酸化膜を形成できる。したがって、第1はんだ及び第2はんだの一方が金属部材の表面を濡れ拡がり、他方に流れ込むのを抑制することができる。たとえば第2はんだの濡れ拡がりを凹凸酸化膜でくい止め、第2はんだが第1はんだ側に流れ込むのを抑制することができる
本開示についての上記目的およびその他の目的、特徴や利点は、添付の図面を参照しながら下記の詳細な記述により、より明確になる。その図面は、
図1は、第1実施形態に係る半導体装置の概略構成を示す平面図であり、
図2は、図1のII-II線に沿う断面図であり、
図3は、図2に破線で示す領域IIIを拡大した断面図であり、
図4は、凹凸酸化膜の形成方法を示す平面図であり、
図5は、図4の領域Vを拡大した平面図であり、
図6は、第2はんだのリフロー直前を示す断面図であり、
図7は、第2はんだのリフロー時を示す断面図であり、
図8は、第1変形例を示す断面図であり、
図9は、実施例1の結果を示す図であり、
図10は、実施例2の結果を示す図であり、
図11は、実施例3の結果を示す図であり、
図12は、実施例4の結果を示す図であり、
図13は、実施例5の結果を示す図であり、
図14は、実施例6の結果を示す図であり、
図15は、第2実施形態に係る半導体装置において、ターミナル及び凹凸酸化膜の概略構成を示す断面図であり、
図16は、ターミナル及び凹凸酸化膜の第2変形例を示す断面図であり、
図17は、第3実施形態に係る半導体装置の概略構成を示す断面図であり、
図18は、第4実施形態に係る半導体装置の概略構成を示す断面図であり、
図19は、ターミナル及び凹凸酸化膜の第3変形例を示す断面図であり、
図20は、ターミナル及び凹凸酸化膜の第4変形例を示す断面図であり、
図21は、第5実施形態に係る半導体装置の概略構成を示す断面図であり、
図22は、第6実施形態に係る半導体装置の概略構成を示す断面図であり、
図23は、第7実施形態に係る半導体装置の概略構成を示す平面図であり、
図24は、半導体装置において、封止樹脂体を省略した平面図であり、
図25は、第1ヒートシンクにおいて、凹凸酸化膜の形成範囲を示す平面図であり、
図26は、第2ヒートシンク及び主端子において、凹凸酸化膜の形成範囲を示す平面図であり、
図27は、図23のXXVII-XXVII線に沿う断面図である。
以下、本開示の実施の形態を、図面を参照して説明する。以下に示す各実施形態において、共通乃至関連する要素には同一の符号を付与するものとする。後述する半導体チップの厚み方向をZ方向、Z方向に直交する一方向をX方向と示す。また、Z方向及びX方向の両方向に直交する方向をY方向と示す。特に断わりのない限り、上記したX方向及びY方向により規定されるXY面に沿う形状を、平面形状とする。
(第1実施形態)
先ず、図1~図3に基づき、半導体装置の概略構成について説明する。
先ず、図1~図3に基づき、半導体装置の概略構成について説明する。
図1及び図2に示すように、半導体装置10は、半導体チップ11と、封止樹脂体15と、ターミナル18と、第1ヒートシンク23と、第2ヒートシンク27と、を備えている。さらに、半導体装置10は、外部接続用の端子として、信号端子16と、主端子25,28と、を備えている。このような半導体装置10は、三相インバータを構成する6つのアームのうちの1つを構成する所謂1in1パッケージとして知られており、たとえば車両のインバータ回路に組み入れられる。
半導体チップ11は、シリコンなどの半導体基板に、絶縁ゲートバイポーラトランジスタ(IGBT)などのパワートランジスタが形成されてなる。本実施形態では、nチャネル型のIGBTが形成されるとともに、IGBTに逆並列に接続される転流ダイオード(FWD)が形成されてなる。すなわち、半導体チップ11に、RC(Reverse Conducting)-IGBTが形成されている。半導体チップ11は、平面略矩形状をなしている。
IGBT及びFWDは、Z方向に電流が流れるように所謂縦型構造をなしており、半導体チップ11は、Z方向における一面11a及び一面11aと反対の裏面11bに、電極をそれぞれ有している。一面11aには、エミッタ電極12が形成されている。このエミッタ電極12が、「一面の電極」に相当する。エミッタ電極12は、FWDのアノード電極も兼ねている。エミッタ電極12は、IGBTやFWDを保護するために一面11aに配置された保護膜13から露出されている。保護膜13は、たとえばポリイミドを含んで構成されている。また、エミッタ電極12だけでなく、図示しないパッドも、保護膜13から露出されている。このパッドは、ゲート電極用のパッドなどを含む。
一方、裏面11bには、ほぼ全面にコレクタ電極14が形成されている。このコレクタ電極14が、「裏面の電極」に相当する。コレクタ電極14は、FWDのカソード電極も兼ねている。
封止樹脂体15は、たとえばエポキシ系樹脂からなる。封止樹脂体15は、平面略矩形状をなしており、Z方向に直交する一面15aと、一面15aと反対の裏面15bと、一面15aと裏面15bとをつなぐ側面15cと、を有している。一面15a及び裏面15bは、たとえば平坦面となっている。
半導体チップ11のパッドには、図示しないボンディングワイヤを介して、信号端子16が電気的に接続されている。信号端子16は、図1に示すように、Y方向に延設されており、封止樹脂体15の側面15cのひとつから外部に突出している。
半導体チップ11のエミッタ電極12には、第1はんだ17を介してターミナル18が接続されている。本実施形態では、第1はんだ17としてフラックスレスのはんだを用いている。ターミナル18は、「金属部材」に相当する。
ターミナル18は、半導体チップ11と第1ヒートシンク23との間に介在する。ターミナル18は、半導体チップ11と第1ヒートシンク23との熱伝導、電気伝導経路の途中に位置するため、熱伝導性及び電気伝導性を確保すべく、主に金属材料を用いて形成されている。ターミナル18は、図3に示すように、金属材料からなる基材19aと、基材19aの表面に形成された皮膜19bと、を有している。本実施形態では、基材19aの材料としてCuを採用している。
ターミナル18は、略角柱状、より詳しくは略四角柱状(換言すれば略直方体状)をなしている。ターミナル18は、その表面として、第1ヒートシンク23と対向する第1対向面18aと、半導体チップ11と対向する第2対向面18bと、両対向面18a,18bをつなぐ側面18cと、を有している。第1対向面18a及び第2対向面18bは、略四角柱状の底面とも称される。ターミナル18の第1対向面18a及び第2対向面18bに直交する方向、すなわち、ターミナル18の厚み方向は、Z方向に略平行となっている。
本実施形態では、ターミナル18の表面のうち、第2対向面18bのほぼ全面が、第1はんだ17が接続される第1接続領域18dとなっている。同じく、第1対向面18aのほぼ全面が、後述する第2はんだ22が接続される第2接続領域18eとなっている。そして、側面18cが、第1接続領域18dと第2接続領域18eとをつなぐつなぎ領域18fとなっている。
皮膜19bは、基材19aの表面に形成された金属薄膜20と、金属薄膜20を構成する主成分の金属と同じ金属の酸化物であり、表面が連続して凹凸をなす凹凸酸化膜21と、を有している。
金属薄膜20は、金属を構成材料とする膜である。本実施形態の金属薄膜20は、Niを主成分としている。金属薄膜20は、たとえばめっき、蒸着により形成されたものである。金属薄膜20は、たとえば無電解Niめっきによって基材19aの表面に形成されている。金属薄膜20は、主成分であるNiに加えて、P(リン)を含んでいる。
金属薄膜20は、基材19aの表面全面に形成されている。金属薄膜20の表面のうち、ターミナル18の側面18cをなす部分には、図3に示すように凹部20aが形成されている。この凹部20aは、後述するように、パルス発振のレーザ光の照射により形成されている。たとえば1パルスごとに1つの凹部20aが形成されている。凹部20aは、レーザ光のスポットに対応している。また、レーザ光の走査方向において、隣り合う凹部20aが連なっている。各凹部20aの幅は、5μm~300μmとなっている。また、凹部20aの深さは、0.5μm~5μmとなっている。
なお、凹部20aの深さが0.5μmより浅いと、レーザ光の照射による金属薄膜20の表面の溶融及び蒸着が不十分となり、後述する凹凸酸化膜21が形成され難くなる。凹部20aの深さが5μmよりも深いと、金属薄膜20の表面が溶融飛散しやすくなり、蒸着よりも溶融飛散による表面形成が支配的となり、凹凸酸化膜21が形成され難くなる。
凹凸酸化膜21は、金属薄膜20上に形成されている。本実施形態では、金属薄膜20の表面のうち、ターミナル18の側面18cをなす部分上に形成されている。凹凸酸化膜21は、ターミナル18の4つの側面18cの全周にわたって形成されている。さらに凹凸酸化膜21は、側面18cの全面、すなわち各側面18cの全面に形成されている。したがって、凹凸酸化膜21は、つなぎ領域18fに形成されている。
凹凸酸化膜21は、金属薄膜20にレーザ光を照射することで、金属薄膜20を構成する金属を酸化して形成されている。すなわち、凹凸酸化膜21は、金属薄膜20の表層を酸化することで、金属薄膜20の表面に形成された酸化物の膜である。このため、金属薄膜20の一部分が、凹凸酸化膜21を提供しているとも言える。
本実施形態では、凹凸酸化膜21を構成する成分のうち、80%がNI2O3、10%がNiO、10%がNiとなっている。このように、凹凸酸化膜21の主成分は、金属薄膜20の主成分であるNiの酸化物である。凹凸酸化膜21の平均膜厚は、10nm~数百nmとなっている。凹凸酸化膜21は、凹部20aを有する金属薄膜20の表面の凹凸に倣って形成されている。また、凹部20aの幅よりも細かいピッチで凹凸が形成されている。すなわち、非常に微細な凹凸が形成されている。換言すれば、複数の凸部21a(柱状体)が、細かいピッチで形成されている。たとえば凸部21aの平均幅が1nm~300nm、凸部21a間の平均間隔が1nm~300nmとなっている。
ターミナル18の第1対向面18aには、第2はんだ22を介して第1ヒートシンク23が接続されている。本実施形態では、第2はんだ22として、フラックスレスのはんだを用いている。第1ヒートシンク23は、「第1導電部材」に相当する。以下においては、第1はんだ17及び第2はんだ22を、はんだ17,22とも称する。
第1ヒートシンク23は、半導体チップ11の生じた熱を半導体装置10の外部に放熱する放熱機能と、半導体チップ11と後述する主端子25とを電気的に中継する機能とを果たす。このような第1ヒートシンク23は、第2はんだ22よりも熱伝導性に優れる材料を用いて形成されている。たとえば、Cu、Cu合金、Al合金などの熱伝導性及び電気伝導性に優れる金属材料を採用することができる。本実施形態では、Cuを用いて形成されている。
第1ヒートシンク23のうち、ターミナル18と対向する対向面23aは、封止樹脂体15により被覆されている。一方、対向面23aと反対の面は、封止樹脂体15の一面15aから露出された放熱面23bとなっている。この放熱面23bは、一面15aとほぼ面一となっている。なお、対向面23a及び放熱面23bをつなぐ側面23cも、封止樹脂体15によって被覆されている。
第1ヒートシンク23の対向面23aには、Z方向からの投影視において、ターミナル18を取り囲むように、溝24が形成されている。環状の溝24は、リフロー時において第1ヒートシンク23とターミナル18との対向領域から溢れ出る余剰の第2はんだ22を吸収する(貯留する)ために設けられている。第2はんだ22は、Z方向からの投影視において、溝24内及び該溝24に囲まれる領域に配置されている。
第1ヒートシンク23には、主端子25が連結されている。この主端子25は、ターミナル18及び第1ヒートシンク23を介して、半導体チップ11のエミッタ電極12と電気的に接続されている。主端子25は、第1ヒートシンク23からY方向であって、信号端子16とは反対方向に延設されている。そして、主端子25は、封止樹脂体15の側面15cのうち、信号端子16が突出する面と反対の面から外部に突出している。主端子25は、リードフレームの一部として、第1ヒートシンク23と一体的に形成されてもよいし、別部材の主端子25が第1ヒートシンク23に接続されてもよい。
半導体チップ11のコレクタ電極14には、第3はんだ26を介して、第2ヒートシンク27が接続されている。第2ヒートシンク27は、「第2導電部材」に相当する。第2ヒートシンク27も、第1ヒートシンク23同様、半導体チップ11の生じた熱を半導体装置10の外部に放熱する放熱機能と、半導体チップ11と後述する主端子28とを電気的に中継する機能とを果たす。本実施形態では、第2ヒートシンク27がCuを用いて形成されている。
第2ヒートシンク27のうち、半導体チップ11と対向する対向面27aは、封止樹脂体15により被覆されている。一方、対向面27aと反対の面は、封止樹脂体15の裏面15bから露出された放熱面27bとなっている。この放熱面27bは、裏面15bとほぼ面一となっている。なお、対向面27a及び放熱面27bをつなぐ側面27cも、封止樹脂体15によって被覆されている。
第2ヒートシンク27には、主端子28が連結されている。この主端子28は、第2ヒートシンク27を介して、半導体チップ11のコレクタ電極14と電気的に接続されている。主端子28は、第2ヒートシンク27からY方向であって、主端子25と同一方向に延設されている。そして、主端子28は、封止樹脂体15の側面15cのうち、主端子25が突出する面と同じ面から、外部に突出している。主端子28は、リードフレームの一部として、第2ヒートシンク27と一体的に形成されてもよいし、別部材の主端子28が第2ヒートシンク27に接続されてもよい。
次に、図4~図7に基づき、上記した半導体装置10の製造方法の一例について説明する。
先ず、半導体装置10を構成する各要素を準備する。すなわち、半導体チップ11、信号端子16、ターミナル18、第1ヒートシンク23、主端子25、第2ヒートシンク27、及び主端子28をそれぞれ準備する。これらの準備工程のうち、ターミナル18の準備工程について説明する。以下に示すように、ターミナル18の準備工程は、レーザ光を照射するため、照射工程とも称される。また、皮膜19bを形成するため、皮膜形成工程とも称される。
ターミナル18の準備工程では、先ず、基材19aと、皮膜19bのうちの金属薄膜20と、を有するターミナル18を準備する。本実施形態では、基材19aの表面全面に、無電解Niめっきにより金属薄膜20を形成する。金属薄膜20の膜厚の狙い値は、たとえば10μm程度とする。
次いで、ターミナル18の側面18cにおける金属薄膜20の表面に、パルス発振のレーザ光を照射することにより、金属薄膜20の表面を溶融及び蒸発させる。具体的には、レーザ光を照射することにより、金属薄膜20の表面の部分を溶融させるとともに、蒸発(気化)させて、外気中に浮遊させる。パルス発振のレーザ光は、エネルギー密度が0J/cm2より大きく100J/cm2以下で、パルス幅が1μ秒以下となるように調整される。この条件を満たすために、YAGレーザ、YVO4レーザ、ファイバレーザなどを採用することができる。たとえばYAGレーザの場合、エネルギー密度が1J/cm2以上であればよい。無電解Niめっきにより金属薄膜20の場合、後述するようにたとえば5J/cm2程度でも金属薄膜20を加工することができる。なお、エネルギー密度は、パルスフルーエンスとも称される。
このとき、レーザ光の光源とターミナル18とを相対的に移動させることにより、図4に示すように、レーザ光を側面18cの複数の位置に順に照射する。なお、レーザ光の光源を移動させてもよいし、ターミナル18を移動させてもよい。さらには、ミラーの回転動作によって、レーザ光を走査してもよい。すなわち、レーザ光を走査することで、側面18cの複数の位置にレーザ光を順に照射してもよい。
照射面に対するレーザ光の照射角度は特に限定されない。たとえばターミナル18の側面18cには、該側面18cに直交する方向からレーザ光を照射する。また、X方向に直交する側面18cには、レーザ光をY方向に走査して、直線上の複数の位置にレーザ光を順に照射する。Y方向に直交する側面18cについては、レーザ光をX方向に走査して、直線上の複数の位置にレーザ光を順に照射する。
X方向に直交する側面18cの場合、たとえばレーザ光をY方向に走査して側面18cの一端から他端までの照射が完了すると、Z方向においてレーザ光の照射領域をずらす。すなわち、Z方向にレーザ光を走査する。そして、同様にY方向に走査して、一端から他端までレーザ光を照射する。これを繰り返すことで、側面18cのほぼ全域にレーザ光を照射する。すなわち、YZ座標における所定ピッチの格子点に、レーザ光を照射する。
本実施形態では、隣り合うレーザ光のスポット(1パルスによる照射範囲)がY方向において一部重なるようにして、Y方向においてレーザ光を走査する。また、隣り合うレーザ光のスポットがZ方向において一部重なるようにして、Z方向においてレーザ光を走査する。Y方向に直交する側面18cについても同様に実施する。これにより、凹凸酸化膜21を側面18cのほぼ全面に形成することができる。なお、図4では、側面18cの途中までレーザ光を照射した状態を示している。
このように、レーザ光を照射し、金属薄膜20の表面を溶融、気化させることで、金属薄膜20の表面には、複数の凹部20aが形成される。また、側面18cの金属薄膜20の平均厚みは、レーザ光を照射しない第1対向面18a及び第2対向面18bの金属薄膜20の平均厚みよりも薄くなる。
次いで、溶融した金属薄膜20の部分を凝固させる。具体的には、溶融して気化した金属薄膜20を、レーザ光が照射された部分やその周辺部分に蒸着させる。このように、溶融して気化した金属薄膜20を蒸着させることにより、金属薄膜20の表面上に、凹凸が連続する凹凸酸化膜21が形成される。以上により、基材19a上に、金属薄膜20に加えて凹凸酸化膜21を含む皮膜19bが形成され、ターミナル18の準備が完了する。
上記したように、レーザ光のスポットがたとえばY方向において一部重なるように、Y方向にレーザ光を走査するとともに、スポットがZ方向において一部重なるように、Z方向にレーザ光を走査する。したがって、レーザ光のスポットに対応して形成される複数の凹部20aは、Y方向において連なるとともに、Z方向においても連なる。これにより、図5に示すように、側面18cのレーザ照射痕(凹部20a)は、鱗状となる。
なお、本発明者が鋭意検討したところ、レーザ光の照射において、エネルギー密度を100J/cm2よりも大きい150J/cm2や、300J/cm2とした場合、凹凸酸化膜21が形成されなかった。また、パルス発振ではなく、連続発振のレーザ光を照射した場合にも、凹凸酸化膜21が形成されなかった。
次に、第1はんだ17及び第2はんだ22による接続工程を実施する。本実施形態では、先ず第2ヒートシンク27の対向面27a上に、第3はんだ26(たとえばはんだ箔)を介して、半導体チップ11を配置する。次いで、半導体チップ11上に、たとえば予め両面にはんだ17,22が迎えはんだとして配置されたターミナル18を、第1はんだ17が半導体チップ11側となるように配置する。第2はんだ22は、半導体装置10における高さの公差ばらつきを吸収するために、余裕をもって多めに配置される。
そして、この積層状態で、はんだ17,22,26をリフロー(1stリフロー)させることにより、半導体チップ11と第2ヒートシンク27とを第3はんだ26を介して接続し、半導体チップ11とターミナル18とを第1はんだ17を介して接続する。第2はんだ22については、接続対象である第1ヒートシンク23がまだないので、表面張力により、ターミナル18の第1対向面18aの中心を頂点として盛り上がった形状となる。
次いで、信号端子16と半導体チップ11のパッドとを、ボンディングワイヤにより接続する。そして、図6に示すように、対向面23aが上になるようにして第1ヒートシンク23を台座29上に配置し、1stリフローにより一体化した接続体を、ターミナル18が下方となるように第1ヒートシンク23の対向面23a上に配置する。
次いで、図7に示すように、第1ヒートシンク23を下にしてリフロー(2ndリフロー)を行う。このとき、構造体に荷重を加えて、半導体装置10の高さを所定の高さとなるようにする。本実施形態では、スペーサ30を、台座29と第2ヒートシンク27の対向面27aの間に介在させ、両者に接触させることで、半導体装置10の高さが所定の高さとなるようにする。すなわち、台座29とスペーサ30が、高さ調整部材として機能する。
上記したように、多めの第2はんだ22をターミナル18と第1ヒートシンク23の間に供給しているため、2ndリフローにおいて、ターミナル18と第1ヒートシンク23との間の第2はんだ22は不足せず、確実な接続を行うことができる。また、上記荷重の印加などにより、ターミナル18と第1ヒートシンク23との間から、余剰の第2はんだ22が押し出される。しかしながら、本実施形態では、ターミナル18の側面18cのほぼ全面に凹凸酸化膜21が形成されている。したがって、余剰の第2はんだ22が、ターミナル18の側面18cを濡れ拡がらず、第1ヒートシンク23の対向面23aを濡れ拡がって、溝24に収容される。
なお、1stリフロー及び2ndリフローは、水素雰囲気下の減圧リフローとされる。これにより、はんだ付けに不要な金属表面の自然酸化膜、たとえばターミナル18、第1ヒートシンク23、及び第2ヒートシンク27の表面に形成される自然酸化膜を、還元により除去することができる。したがって、各はんだ17,22,26としてフラックスレスのはんだを用いることができる。また、減圧により、はんだ17,22,26にボイドが生じるのを抑制することができる。なお、凹凸酸化膜21も還元により厚みが薄くなるため、還元されても凹凸酸化膜21が残るように、レーザ光の照射により所望厚みの凹凸酸化膜21を形成しておく。
接続工程が終了すると、次いで、トランスファモールド法により封止樹脂体15の成形を行う。本実施形態では、各ヒートシンク23,27が完全に被覆されるように、封止樹脂体15を形成する。この場合、成形した封止樹脂体15をヒートシンク23,27の一部ごと切削することにより、各ヒートシンク23,27の放熱面23b,27bを露出させる。
なお、各ヒートシンク23,27の放熱面23b,27bを成形金型のキャビティ壁面に押し当て、密着させた状態で、封止樹脂体15を成形してもよい。この場合、封止樹脂体15を成形した時点で、放熱面23b,27bが封止樹脂体15から露出される。このため、成形後の切削が不要となる。
そして、リードフレームの不要部分を除去することで、半導体装置10を得ることができる。
次に、上記した半導体装置10の効果について説明する。
本実施形態では、ターミナル18の表面のうち、側面18cに凹凸酸化膜21が形成されている。すなわち、第1接続領域18dと第2接続領域18eとをつなぐつなぎ領域18fに、凹凸酸化膜21が形成されている。このように凹凸酸化膜21を設けると、凹凸酸化膜21が設けられない構成、すなわち金属薄膜20の表面が露出する構成に較べて、はんだ17,22に対する濡れ性を低下させることができる。
また、凹凸酸化膜21を有することで、ターミナル18の表面に微細な凹凸が形成されている。このように粗化面では、凹にはんだ17,22が入り込み難い。このため、はんだ17,22の一部とターミナル18との接触面積が小さくなり、はんだ17,22の一部は表面張力によって球状になる。すなわち、接触角が大きくなる。したがって、凹凸酸化膜21が形成された部分において、はんだ17,22に対する濡れ性を低くすることができる。
以上により、第1はんだ17及び第2はんだ22の一方がターミナル18の表面を濡れ拡がり、他方に流れ込むのを抑制することができる。本実施形態では、高さ吸収のために多めの第2はんだ22を用いるが、第2はんだ22の濡れ拡がりを、凹凸酸化膜21でくい止めることができる。これにより、第2はんだ22が第1はんだ17側に流れ込むのを抑制することができる。すなわち、第1はんだ17の量が増え、第1はんだ17とエミッタ電極12のZ方向に直交する一面とのなす角が鈍角となるのを抑制することができる。したがって、熱応力により、エミッタ電極12にクラックが生じるのを抑制することができる。
また、本実施形態では、ターミナル18の側面18cに、凹凸酸化膜21を設けている。側面18cは、第1接続領域18dよりも、Z方向においてエミッタ電極12に対して離れた位置に設けられている。また、側面18cは、第2接続領域18eよりも、Z方向において第1ヒートシンク23に対して離れた位置に設けられている。このため、側面18cについては、はんだ17,22の濡れ拡がりに関して、毛細管現象を考慮しなくともよい。したがって、凹凸酸化膜21による効果が、毛細管現象により相殺されて弱まるのを抑制することができる。
また、凹凸酸化膜21を設けると、封止樹脂体15との接触面積が増える。さらには、封止樹脂体15が凹凸酸化膜21の凸部21aに絡みついてアンカー効果が生じる。したがって、ターミナル18と封止樹脂体15との密着性を向上し、封止樹脂体15の剥離を抑制することができる。
なお、本実施形態では、ターミナル18の側面18c全面に凹凸酸化膜21を設ける例を示した。しかしながら、側面18cに形成される凹凸酸化膜21の範囲は、上記例に限定されるものではない。側面18cはつなぎ領域18fである。したがって、側面18cの少なくとも一部に凹凸酸化膜21を設けると、第1はんだ17及び第2はんだ22の一方が他方に向けて濡れ拡がるのを抑制することができる。好ましくは、側面18cの全周にわたって凹凸酸化膜21を設けるとよい。4つの側面18cのいずれにおいても、第1はんだ17及び第2はんだ22の一方が他方に向けて濡れ拡がるのを抑制することができる。
たとえば図8に示す第1変形例のように、ターミナル18の側面18cのうち、第1対向面18a側の端部から一部の範囲のみに、凹凸酸化膜21を設けてもよい。しかしながら、凹凸酸化膜21のZ方向の長さが長い、すなわち幅が広いほうが、リフロー時において、第1はんだ17及び第2はんだ22の一方が他方に流れ込むのを抑制する効果が高いものと考えられる。したがって、好ましくは、上記したように、側面18cの全面に凹凸酸化膜21を設けるとよい。
次に、本発明者が試験等によって確認した具体的な実施例について説明する。
(実施例1)
本発明者は、凹凸酸化膜21の有無及び凹凸酸化膜21の形成範囲と、はんだ濡れとの関係について確認した。その結果を、図9に示す。その際、上記した製造方法で半導体装置10を形成し、評価を行った。凹凸酸化膜21なしにおいて、ターミナル18への濡れ拡がりが生じない第2はんだ22の量を基準量とし、基準量と、基準量の3倍量とで比較を行った。また、側面18cにおける凹凸酸化膜21の形成範囲を、全面、第1対向面18a側の端部から側面18cの1/2まで、第1対向面18a側の端部から側面18cの1/3までとしたものをそれぞれ準備して、比較を行った。このとき、無電解Niめっきで形成された金属薄膜20に対し、エネルギー密度12J/cm2でレーザ光を照射することで形成された凹凸酸化膜21を用いた。
本発明者は、凹凸酸化膜21の有無及び凹凸酸化膜21の形成範囲と、はんだ濡れとの関係について確認した。その結果を、図9に示す。その際、上記した製造方法で半導体装置10を形成し、評価を行った。凹凸酸化膜21なしにおいて、ターミナル18への濡れ拡がりが生じない第2はんだ22の量を基準量とし、基準量と、基準量の3倍量とで比較を行った。また、側面18cにおける凹凸酸化膜21の形成範囲を、全面、第1対向面18a側の端部から側面18cの1/2まで、第1対向面18a側の端部から側面18cの1/3までとしたものをそれぞれ準備して、比較を行った。このとき、無電解Niめっきで形成された金属薄膜20に対し、エネルギー密度12J/cm2でレーザ光を照射することで形成された凹凸酸化膜21を用いた。
図9に示すように、凹凸酸化膜21がない場合、3倍量において、第2はんだ22がターミナル18の側面18cへ濡れ拡がり、第1はんだ17側への流れ込みが生じた。一方、本実施形態に示したように、凹凸酸化膜21を側面18cの全面に設けた場合、3倍量としても、第2はんだ22がターミナル18へ濡れ拡がらなかった。
また、側面18cのうち、第1対向面18a側の端部から側面18cの1/2のみに凹凸酸化膜21を設けた場合、第2はんだ22を3倍量としても、第2はんだ22がターミナル18へ濡れ拡がらなかった。また、側面18cのうち、第1対向面18a側の端部から側面18cの1/3のみに凹凸酸化膜21を設けた場合、第2はんだ22を3倍量としても、第2はんだ22がターミナル18へ濡れ拡がらなかった。
以上により、凹凸酸化膜21を設けることで、金属薄膜20の表面が露出する構成よりも、はんだ17,22に対する濡れ性を低下させることができることが明らかとなった。また、第1対向面18a側の端部から少なくとも一部の範囲に凹凸酸化膜21を設けることで、第2はんだ22がターミナル18へ濡れ拡がるのを抑制できることが明らかとなった。
(実施例2)
本発明者は、金属薄膜20の有無、金属薄膜20の種類、及び凹凸酸化膜21の有無と、はんだブリッジの発生しやすさとの関係について確認した。その結果を、図10に示す。その際、上記した製造方法で半導体装置10を形成し、評価を行った。すなわち、凹凸酸化膜21を形成する場合には、金属薄膜20にエネルギー密度6J/cm2でレーザ光を照射し、その後、水素雰囲気下の減圧リフローによりはんだ付けを行った。金属薄膜20については、電気Niめっきにより形成されたものと、無電解Niめっきにより形成されたものをそれぞれ評価した。
本発明者は、金属薄膜20の有無、金属薄膜20の種類、及び凹凸酸化膜21の有無と、はんだブリッジの発生しやすさとの関係について確認した。その結果を、図10に示す。その際、上記した製造方法で半導体装置10を形成し、評価を行った。すなわち、凹凸酸化膜21を形成する場合には、金属薄膜20にエネルギー密度6J/cm2でレーザ光を照射し、その後、水素雰囲気下の減圧リフローによりはんだ付けを行った。金属薄膜20については、電気Niめっきにより形成されたものと、無電解Niめっきにより形成されたものをそれぞれ評価した。
また、それぞれについて材料公差狙い値(以下、材料公差Typと示す)と、材料公差maxについて評価を行った。材料公差Typとは、半導体装置10を構成する各要素、すなわち半導体チップ11、ターミナル18、第1ヒートシンク23、及び第2ヒートシンク27それぞれの厚みを材料公差の狙い値とした状態を示し、このとき、第2はんだ22を形成するために所定厚さのはんだ箔を1枚用いた。一方、材料公差maxでは、半導体チップ11、ターミナル18、第1ヒートシンク23、及び第2ヒートシンク27それぞれの厚みを材料公差の最大値(上限値)としたときの第2はんだ22の溢れを模擬するために、第2はんだ22を形成するための上記はんだ箔を1.5枚とした。そして、ターミナル18の側面18cを第2はんだ22が濡れ拡がり、第1はんだ17とブリッジを形成するか否かを確認した。
図10に示すように、金属薄膜20を設けない場合、すなわちターミナル18が基材19のみによって構成される場合、材料公差Typでも172回中、5回でブリッジが生じた。また、材料公差maxの場合、2回中2回ともブリッジが生じた。電気Niめっきにより金属薄膜20を形成し、且つ、凹凸酸化膜21なしの場合、材料公差Typでは226回中1回もブリッジが生じなかった。しかしながら、材料公差maxの場合、2回中2回ともブリッジが生じた。電気Niめっきにより金属薄膜20を形成し、且つ、凹凸酸化膜21ありの場合、材料公差Typでは24回中1回もブリッジが生じなかった。しかしながら、材料公差maxの場合、4回中4回ともブリッジが生じた。
無電解Niめっきにより金属薄膜20を形成し、且つ、凹凸酸化膜21なしの場合、材料公差Typでは4回中1回もブリッジが生じなかった。しかしながら、材料公差maxの場合、6回中6回ともブリッジが生じた。無電解Niめっきにより金属薄膜20を形成し、且つ、凹凸酸化膜21ありの場合、材料公差Typでは4回中1回もブリッジが生じず、材料公差maxの場合にも、12回中1回もブリッジが生じなかった。
以上により、無電解Niめっきにより形成された金属薄膜20に対してレーザ光を照射し、凹凸酸化膜21を形成すると、ブリッジの発生抑制、すなわちはんだ17,22に対する濡れ性低下に効果的であることが明らかとなった。
(実施例3)
本発明者は、エネルギー密度とはんだ濡れとの関係について確認した。その結果を、図11に示す。その際、上記した製造方法で半導体装置10を形成し、評価を行った。また、ターミナル18の側面18c全面にレーザ光を照射した。また、第2はんだ22として、Niボール入りの厚さ0.1mmのSnCuNiPを用いた。
本発明者は、エネルギー密度とはんだ濡れとの関係について確認した。その結果を、図11に示す。その際、上記した製造方法で半導体装置10を形成し、評価を行った。また、ターミナル18の側面18c全面にレーザ光を照射した。また、第2はんだ22として、Niボール入りの厚さ0.1mmのSnCuNiPを用いた。
図11に示すように、電気Niめっきにより金属薄膜20を形成した場合、エネルギー密度2J/cm2では、加工面である側面18c全面にはんだ17,22の濡れ拡がりが確認された。4~10J/cm2では、側面18cの一部にはんだ17,22の濡れ拡がりが確認された。12J/cm2以上では、側面18cにはんだ17,22が濡れ拡がらなかった。
一方、無電解Niめっきにより金属薄膜20を形成した場合、エネルギー密度2J/cm2では、側面18c全面にはんだ17,22の濡れ拡がりが確認された。しかしながら、4J/cm2以上では、側面18cにはんだ17,22が濡れ拡がらなかった。なお、2J/cm2では、図5に示した鱗状のレーザ照射痕(凹部20a)がほとんど見えず、4J/cm2以上では、鱗状のレーザ照射痕(凹部20a)が確認できた。
以上により、無電解Niめっきにより形成された金属薄膜20の場合、より低いエネルギーのレーザ光の照射で、はんだ17,22に対する濡れ性を低下できることが明らかとなった。また、電気Niめっきにより形成された金属薄膜20の場合、無電解Niめっきよりはエネルギーが高いものの、100J/cm2よりも低いエネルギーのレーザ光の照射で、はんだ17,22に対する濡れ性を低下できることが明らかとなった。
(実施例4)
本発明者は、エネルギー密度と凹凸酸化膜21の膜厚との関係について確認した。その結果を、図12に示す。図12では、無電解Niめっきにより形成された金属薄膜20を実線、電気Niめっきにより形成された金属薄膜20を破線で示している。なお、凹凸酸化膜21の膜厚は、オージェ電子分光法により計測した。図12に示す酸化膜厚とは、凹凸酸化膜21の膜厚のn=5の平均値である。
本発明者は、エネルギー密度と凹凸酸化膜21の膜厚との関係について確認した。その結果を、図12に示す。図12では、無電解Niめっきにより形成された金属薄膜20を実線、電気Niめっきにより形成された金属薄膜20を破線で示している。なお、凹凸酸化膜21の膜厚は、オージェ電子分光法により計測した。図12に示す酸化膜厚とは、凹凸酸化膜21の膜厚のn=5の平均値である。
図12に示すように、無電解Niめっきにより形成された金属薄膜20の場合、照射するレーザ光のエネルギー密度が低いと酸化膜厚が薄くなり、エネルギー密度が高いと酸化膜厚が厚くなることが明らかとなった。具体的には、4J/cm2で酸化膜厚が約11nm、10J/cm2で酸化膜厚が約108nmであった。
一方、電気Niめっきにより形成された金属薄膜20の場合も、照射するレーザ光のエネルギー密度が低いと酸化膜厚が薄くなり、エネルギー密度が高いと酸化膜厚が厚くなることが明らかとなった。具体的には、2J/cm2で酸化膜厚が約5nm、10J/cm2で酸化膜厚が約60nmであった。
以上により、レーザ光の照射条件が同じであれば、無電解Niめっきにより形成された金属薄膜20のほうが、電気Niめっきにより形成された金属薄膜20よりも、凹凸酸化膜21の膜厚が厚くなることが明らかとなった。これは、無電解Niめっきにより形成される金属薄膜20(Ni-P)の融点が、Pの含有量にもよるが約800度程度であり、電気Niめっきにより形成される金属薄膜20(Ni)の融点が約1450度であることに起因すると考えられる。無電解Niめっきにより形成された金属薄膜20ほうが融点が低いため、低いエネルギーのレーザ光で溶融及び蒸発し、凹凸酸化膜21の膜厚が厚くなると考えられる。
(実施例5)
本発明者は、レーザ光照射後の凹凸酸化膜21の膜厚と、2ndリフロー後の凹凸酸化膜21の膜厚との関係について確認した。その結果を、図13に示す。その際、上記した製造方法で半導体装置10を形成し、評価を行った。また、凹凸酸化膜21の膜厚を、オージェ電子分光法により計測した。また、無電解Niめっきにより形成された金属薄膜20に7J/cm2でレーザ光を照射し、凹凸酸化膜21を形成した。図13に示す酸化膜厚は、凹凸酸化膜21の膜厚のn=6の平均値である。
本発明者は、レーザ光照射後の凹凸酸化膜21の膜厚と、2ndリフロー後の凹凸酸化膜21の膜厚との関係について確認した。その結果を、図13に示す。その際、上記した製造方法で半導体装置10を形成し、評価を行った。また、凹凸酸化膜21の膜厚を、オージェ電子分光法により計測した。また、無電解Niめっきにより形成された金属薄膜20に7J/cm2でレーザ光を照射し、凹凸酸化膜21を形成した。図13に示す酸化膜厚は、凹凸酸化膜21の膜厚のn=6の平均値である。
図13に示すように、レーザ光照射後の酸化膜厚は、約62nmであった。これに対し、2ndリフロー後の酸化膜厚は、約33nmであった。すなわち、還元雰囲気でリフローを実施することにより、約30nm分の酸化膜が還元された。言い換えれば、凹凸酸化膜21の約半分が還元された。しかしながら、はんだ17,22に対する濡れ性を確認したところ、レーザ光照射後、2ndリフロー後のいずれも、はんだ17,22が濡れ拡がらなかった。
以上により、還元雰囲気下でのリフローにより、凹凸酸化膜21の膜厚が薄くなることが明らかとなった。なお、電気Niめっきにより形成された金属薄膜20についての酸化膜厚の変化については、未評価である。しかしながら、電気Niめっきにより形成された金属薄膜20上の凹凸酸化膜21についても、還元雰囲気下で同様に酸化膜厚が減少するものと考えられる。
実施例2-5(図10-13)に示した結果から、電気Niめっきにより形成された金属薄膜20の場合、エネルギー密度が12J/cm2未満だと、凹凸酸化膜21が形成されても薄いため、リフロー時の還元により、はんだ17,22の濡れ拡がりを抑制するだけの膜厚を有する凹凸酸化膜21が残らないと考えられる。したがって、無電解Niめっきにより形成される金属薄膜20のように、融点の低い金属を主成分とする金属薄膜20を採用すると、低いエネルギーのレーザ光で凹凸酸化膜21の膜厚を厚くすることができる。
(実施例6)
本発明者は、基材19のみによって構成される場合、凹凸酸化膜なし、凹凸酸化膜ありのそれぞれの場合について、シェア強度を評価した。その結果を、図14に示す。図14では、凹凸酸化膜ありを実線、基材19のみを破線、凹凸酸化膜なし(金属薄膜20あり)を一点鎖線で示している。凹凸酸化膜あり及び凹凸酸化膜なしでは、いずれも無電解Niめっきにより形成された金属薄膜20を用いた。また、12J/cm2でレーザ光を照射し、凹凸酸化膜21を形成した。また、ターミナル18上に形成される樹脂の材料を、封止樹脂体15と同じエポキシ樹脂とし、樹脂の形状を下面の直径3.57mm、上面の直径2.85mm、高さ3.13mmの円錐台形状とした。そして、せん断スピード50μm/秒で、ターミナル18に対する樹脂の溶着強度、すなわちシェア強度を評価した。その際、ワークを175度の恒温槽内で保存し、所定時間経過後にワークを恒温槽から取り出して、25度の室温でシェア強度の確認をした。図14に示すシェア強度は、それぞれn=5の平均値を示している。
本発明者は、基材19のみによって構成される場合、凹凸酸化膜なし、凹凸酸化膜ありのそれぞれの場合について、シェア強度を評価した。その結果を、図14に示す。図14では、凹凸酸化膜ありを実線、基材19のみを破線、凹凸酸化膜なし(金属薄膜20あり)を一点鎖線で示している。凹凸酸化膜あり及び凹凸酸化膜なしでは、いずれも無電解Niめっきにより形成された金属薄膜20を用いた。また、12J/cm2でレーザ光を照射し、凹凸酸化膜21を形成した。また、ターミナル18上に形成される樹脂の材料を、封止樹脂体15と同じエポキシ樹脂とし、樹脂の形状を下面の直径3.57mm、上面の直径2.85mm、高さ3.13mmの円錐台形状とした。そして、せん断スピード50μm/秒で、ターミナル18に対する樹脂の溶着強度、すなわちシェア強度を評価した。その際、ワークを175度の恒温槽内で保存し、所定時間経過後にワークを恒温槽から取り出して、25度の室温でシェア強度の確認をした。図14に示すシェア強度は、それぞれn=5の平均値を示している。
図14に示すように、ターミナル18が基材19のみの場合、すなわち金属薄膜20を有していない場合、時間の経過とともにシェア強度が低下した。これは、基材19を構成するCuが高温で酸化されやすいこと、Cuの酸化膜の強度が低いことに起因すると考えられる。
凹凸酸化膜21がない場合、金属薄膜20の表面が酸化されて酸化膜が形成される。すなわち、Niの酸化膜が形成される。しかしながら、Niの酸化膜は高温でも安定であり、酸化膜の成長がCuに較べて遅い。このため、図14に示すように、シェア強度の経時低下が、Cuに較べて小さいと考えられる。
凹凸酸化膜21がある場合、凹凸酸化膜21がない場合の効果に加えて、凹凸酸化膜21の微細凹凸により接触面積が増える。したがって、図14に示すように、凹凸酸化膜21がない場合に較べて、シェア強度が高いと考えられる。
以上により、凹凸酸化膜21を設けると、微細凹凸により接触面積を増やし、封止樹脂体15との間に強固な接続構造を形成することができる。特にNiを主成分とする金属薄膜20を形成すると、長期にわたって安定した接続構造を保持することができる。
(第2実施形態)
本実施形態は、先行実施形態を参照できる。このため、先行実施形態と共通する部分についての説明は省略する。
本実施形態は、先行実施形態を参照できる。このため、先行実施形態と共通する部分についての説明は省略する。
第1実施形態では、略四角柱状をなすターミナル18の側面18cに凹凸酸化膜21を設ける例を示した。しかしながら、ターミナル18の形状は、上記例に限定されない。図15に示すように、本実施形態ではターミナル18が凸部18gを有しており、第1対向面18a側に凸の形状をなしている。
このため、第1対向面18aが、第2接続領域18eと、第2接続領域18eを取り囲む外周領域18hと、を有している。外周領域18hは、第2接続領域18eよりも、第1ヒートシンク23に対して離れた位置とされる。また、凸部18gを有することで、側面18cが2つに分けられている。詳しくは、側面18cが、第2接続領域18eと外周領域18hとをつなぐ第1分割面18caと、外周領域18hと第2対向面18bとをつなぐ第2分割面18cbと、を有している。そして、2つの分割面18ca,18cbに、凹凸酸化膜21が形成されている。
このような構成を採用しても、第1実施形態と同様の効果を奏することができる。なお、図15に白抜き矢印で示すように、Z方向に直交する方向からレーザ光を照射することで、分割面18ca,18cbに凹凸酸化膜21を形成することができる。
また、図16に示す第2変形例では、ターミナル18が錐台形状となっている。すなわち、側面18cが傾斜面(テーパ面)となっている。そして、傾斜をなす側面18cの全面に凹凸酸化膜21が形成されている。この場合も、白抜き矢印で示すように、Z方向に直交する方向からレーザ光を照射することで、凹凸酸化膜21を形成することができる。
それ以外にも、側面18cにおいて、第2対向面18b側の端部から一部の範囲に、凹凸酸化膜21を設けてもよい。また、側面18cにおいて、第1対向面18a及び第2対向面18bの両方から離れた位置に、凹凸酸化膜21を設けてもよい。また、側面18cにおいて、凹凸酸化膜21を多段に設けてもよい、例えば複数の凹凸酸化膜21をZ方向において互いに平行に設けてもよい。
(第3実施形態)
本実施形態は、先行実施形態を参照できる。このため、先行実施形態と共通する部分についての説明は省略する。
本実施形態は、先行実施形態を参照できる。このため、先行実施形態と共通する部分についての説明は省略する。
図17に示すように、ターミナル18が、側面18cとして、第1対向面18a側の端部から所定範囲の部分である第1側面部18c1と、第1側面部18c1と第2対向面18bとの間の部分である第2側面部18c2と、を有している。図17では、第2側面部18c2が、外側に凸の曲線形状(所謂R形状)をなしており、Z方向から見たときに、第2側面部18c2も半導体チップ11に対向している。
凹凸酸化膜21は、側面18cのうちの第1側面部18c1のみに形成され、第2側面部18c2には形成されていない。第1はんだ17は、図17に示すように、ターミナル18の表面のうち、第2対向面18b及び第2側面部18c2に接続されている。すなわち、第2対向面18bと第2側面部18c2により、第1接続領域18dが構成されている。また、第1側面部18c1により、つなぎ領域18fが構成されている。
このような第2側面部18c2を有するターミナル18の基材19は、金属ブロックをプレス加工することに形成される。プレス加工時に基材19を金属ブロックから打ち抜くと、R形状の第2側面部18c2が形成される。本実施形態では、第2側面部18c2をZ方向において半導体チップ11側に配置している。その上で、上記したように、第2側面部18c2には凹凸酸化膜21を形成せず、第1側面部18c1のみに凹凸酸化膜21を形成している。
したがって、リフロー時に第2側面部18c2にも第1はんだ17が濡れ拡がり、良好なフィレットを形成することができる。これにより、第2側面部18c2に凹凸酸化膜21を設ける構成に較べて、半導体チップ11の生じた熱をターミナル18に伝達するための放熱経路を広くとることができる。
なお、上記では、第2側面部18c2を側面18cの一部と示したが、第2対向面18bの一部としてとらえることもできる。この場合、第2対向面18bは、中央部と、中央部を取り囲み、中央部と側面18cとをつなぐ外側に凸のR部と、を有することとなる。
(第4実施形態)
本実施形態は、先行実施形態を参照できる。このため、先行実施形態と共通する部分についての説明は省略する。
本実施形態は、先行実施形態を参照できる。このため、先行実施形態と共通する部分についての説明は省略する。
第1実施形態では、ターミナル18の側面18cに凹凸酸化膜21が形成される例を示した。換言すれば、Z方向に直交する方向からのレーザ光の照射により形成される凹凸酸化膜21の例を示した。これに対し、本実施形態では、ターミナル18の表面のうち、第1対向面18a及び第2対向面18bの少なくとも一方に、凹凸酸化膜21が形成される点を特徴とする。
図18に示す例では、上記した第2実施形態(図15参照)同様、ターミナル18が凸部18gを有している。第1対向面18aは、第2接続領域18eと外周領域18hと、を有しており、外周領域18hは、第2接続領域18eよりも、Z方向における第1ヒートシンク23との対向距離が長くなっている。そして、外周領域18hに、凹凸酸化膜21が形成されている。
ターミナル18と第1ヒートシンク23との対向領域が狭いと、第2はんだ22は、毛細管現象によっても濡れ拡がる。したがって、平坦な第1対向面18aにおいて外周領域18hに凹凸酸化膜21を設けた場合、凹凸酸化膜21による効果が、毛細管現象により相殺されて弱まってしまう。これに対し、本実施形態では、ターミナル18に凸部18gを設けて、第2接続領域18eを凸部18gの先端面とし、外周領域18hを第2接続領域18eに対して段差面としている。このため、ターミナル18と第1ヒートシンク23との対向距離が、第2接続領域18eよりも外周領域18hで長くなっている。そして、対向距離の長い外周領域18hに凹凸酸化膜21を設けたため、毛細管現象による濡れ拡がりの効果を低減又は無くすことができる。すなわち、対向面18aに凹凸酸化膜21を設けながらも、第1はんだ17及び第2はんだ22の一方がターミナル18の表面を濡れ拡がり、他方に流れ込むのを効果的に抑制することができる。
特に凸形状のターミナル18を採用すると、プレスによって容易に形成することができるため、製造工程を簡素化し、ひいては製造コストを低減することができる。
本実施形態では、凸形状のターミナル18における外周領域18hに凹凸酸化膜21を設ける例を示した。しかしながら、ターミナル18の形状は、上記例に限定されない。図19に示す第3変形例では、ターミナル18が第1対向面18aとして、テーパ状の外周領域18h(傾斜面)を有しており、この外周領域18hに凹凸酸化膜21が形成されている。このような構成としても、凸形状のターミナル18において、外周領域18hに凹凸酸化膜21を設ける場合と同等の効果を奏することができる。
また、図20に示す第4変形例では、ターミナル18が、第1実施形態同様、略四角柱状をなしており、平坦な第1対向面18aにおける外周領域18hに、凹凸酸化膜21が形成されている。なお、図19及び図20のいずれにおいても、白抜き矢印で示すように、Z方向からレーザ光を照射することで、凹凸酸化膜21を形成することができる。
第1対向面18aに凹凸酸化膜21を設ける例を示したが、第2対向面18bにおいて、第1接続領域18dを取り囲む外周領域に、凹凸酸化膜21を設けてもよい。この場合も、同様の効果を奏することができる。また、第1対向面18a及び第2対向面18bの両方に凹凸酸化膜21を設けてもよい。
さらには、第1対向面18a及び第2対向面18bの少なくとも一方に凹凸酸化膜21を設けつつ、側面18cに凹凸酸化膜21を設けた構成としてもよい。
(第5実施形態)
本実施形態は、先行実施形態を参照できる。このため、先行実施形態と共通する部分についての説明は省略する。
本実施形態は、先行実施形態を参照できる。このため、先行実施形態と共通する部分についての説明は省略する。
本実施形態では、図21に示すように、ターミナル18に形成された凹凸酸化膜21に加え、第1ヒートシンク23に形成された凹凸酸化膜31を備える点を特徴とする。
凹凸酸化膜31も、凹凸酸化膜21と同一条件で形成されている。図示を省略するが、第1ヒートシンク23は、ターミナル18同様、たとえばCuを用いて形成された基材と、たとえばNiを主成分とし、基材の表面に形成された金属薄膜と、を有している。そして、金属薄膜の表面にレーザ光を照射することで、凹凸酸化膜31が形成されている。
凹凸酸化膜31は、第1ヒートシンク23の対向面23aのうち、第2はんだ22が接続される領域の周辺に形成されている。本実施形態では、対向面23aに溝24が形成されており、環状をなす溝24及び溝24より内側の部分が、第2はんだ22との接続領域となっている。このため、溝24よりも外側の部分の全面に、凹凸酸化膜31が形成されている。すなわち、溝24に隣接して、凹凸酸化膜31が形成されている。したがって、凹凸酸化膜31により、第2はんだ22を第2はんだ22の接続領域に留めることができる。たとえば、第2はんだ22の量が多くても、溝24より外側に第2はんだ22が溢れるのを抑制することができる。
なお、溝24よりも外側の部分の全面に凹凸酸化膜31を設けなくとも、第2はんだ22を取り囲むように、溝24に隣接して凹凸酸化膜31を設けることで、第2はんだ22が溝24から外側に溢れるのを抑制することができる。また、溝24を有さない第1ヒートシンク23にも適用することができる。この場合も、第2はんだ22を取り囲むように凹凸酸化膜31を設けることで、凹凸酸化膜31によって囲まれる領域内に、第2はんだ22を留めることができる。
また、凹凸酸化膜31を設けることで、封止樹脂体15との接触面積が増える。また、封止樹脂体15が凹凸酸化膜31の凸部に絡みついてアンカー効果が生じる。したがって、第1ヒートシンク23と封止樹脂体15との密着性を向上し、これにより封止樹脂体15の剥離を抑制することができる。
凹凸酸化膜21としては、第1実施形態(図2参照)の例を示したが、これに限定されない。その他の実施形態や上記した各変形例との組み合わせが可能である。
(第6実施形態)
本実施形態は、先行実施形態を参照できる。このため、先行実施形態と共通する部分についての説明は省略する。
本実施形態は、先行実施形態を参照できる。このため、先行実施形態と共通する部分についての説明は省略する。
本実施形態では、図22に示すように、ターミナル18に形成された凹凸酸化膜21に加え、第2ヒートシンク27に形成された凹凸酸化膜32を備える点を特徴とする。なお、図22では、第5実施形態(図21参照)に示した構成に凹凸酸化膜32を加えた構成となっており、半導体装置10が、凹凸酸化膜21,31,32を備えている。
凹凸酸化膜32も、凹凸酸化膜21と同一条件で形成されている。図示を省略するが、第2ヒートシンク27は、ターミナル18同様、たとえばCuを用いて形成された基材と、たとえばNiを主成分とし、基材の表面に形成された金属薄膜と、を有している。そして、金属薄膜の表面にレーザ光を照射することで、凹凸酸化膜32が形成されている。
凹凸酸化膜32は、第2ヒートシンク27の対向面27aのうち、第3はんだ26が接続される領域の周辺に配置される。具体的には、対向面27aのうち、第3はんだ26が接続される領域を取り囲むように、第3はんだ26の接続領域よりも外側の領域全面に凹凸酸化膜32が形成されている。したがって、凹凸酸化膜32により、第3はんだ26を第3はんだ26の接続領域に留めることができる。
なお、第2ヒートシンク27にも、余剰はんだを吸収するための溝を設けることができる。この場合、溝に隣接して凹凸酸化膜32を設けることで、第3はんだ26が溝から外側に溢れるのを抑制することができる。
また、凹凸酸化膜32を設けることで、封止樹脂体15との接触面積が増える。また、封止樹脂体15が凹凸酸化膜32の凸部に絡みついてアンカー効果が生じる。したがって、第2ヒートシンク27と封止樹脂体15との密着性を向上し、これにより封止樹脂体15の剥離を抑制することができる。
凹凸酸化膜21としては、第1実施形態(図2参照)の例を示したが、これに限定されない。第2実施形態や上記した各変形例との組み合わせが可能である。
(第7実施形態)
本実施形態は、先行実施形態を参照できる。このため、先行実施形態と共通する部分についての説明は省略する。図23~図27に基づき、本実施形態の半導体装置10について説明する。なお、図23及び図24では、便宜上、凹凸酸化膜32を省略している。また、図27では、便宜上、保護膜13を省略している。図25及び図26では、明確化のために、凹凸酸化膜31,32の形成範囲にハッチングを施している。
本実施形態は、先行実施形態を参照できる。このため、先行実施形態と共通する部分についての説明は省略する。図23~図27に基づき、本実施形態の半導体装置10について説明する。なお、図23及び図24では、便宜上、凹凸酸化膜32を省略している。また、図27では、便宜上、保護膜13を省略している。図25及び図26では、明確化のために、凹凸酸化膜31,32の形成範囲にハッチングを施している。
図24及び図27に示すように、半導体装置10は、半導体チップ11として、三相インバータの一相分の上下アームを構成する2つの半導体チップ11を備えている。同様に半導体装置10は、2組の信号端子16と、2つのターミナル18を備えている。また、半導体装置10は、2つの第1ヒートシンク23と、2つの第2ヒートシンク27を備えている。半導体チップ11、信号端子16、ターミナル18、第1ヒートシンク23、及び第2ヒートシンク27のうち、上アームの構成要素には符号の末尾にHを付与し、下アームの構成要素には符号の末尾にLを付与している。それ以外のエミッタ電極12、コレクタ電極14、各はんだ17,22,26については、便宜上、上アームと下アームで同じ符号を付与している。
半導体チップ11H,11Lは、互いにほぼ同じ平面形状、具体的には平面略矩形状をなすとともに、互いにほぼ同じ大きさとほぼ同じ厚みを有している。半導体チップ11H,11Lは、コレクタ電極14をZ方向における互いに同じ側にして配置されている。そして、半導体チップ11H,11Lは、Z方向においてほぼ同じ高さに位置するとともに、X方向において横並びで配置されている。
半導体チップ11Hのパッドには、図24に示すように、ワイヤ33を介して上アーム側の信号端子16Hが電気的に接続されている。また、半導体チップ11Lのパッドにも、ワイヤ33を介して下アーム側の信号端子16Lが電気的に接続されている。信号端子16H,16Lは、ともにY方向に延設されており、封止樹脂体15の同一側面から外部に突出している。信号端子16H,16Lは、X方向において並んで配置されている。
半導体チップ11Hのエミッタ電極12側には、上アーム側の第1ヒートシンク23Hが配置されている。第1ヒートシンク23Hは、Z方向からの投影視において、半導体チップ11Hを内包するように設けられている。第1ヒートシンク23Hの対向面23aと半導体チップ11Hのエミッタ電極12との間には、上アーム側のターミナル18Hが介在している。そして、第1はんだ17により、半導体チップ11Hのエミッタ電極12とターミナル18Hが接続されている。
同様に、半導体チップ11Lのエミッタ電極12側には、下アーム側の第1ヒートシンク23Lが配置されている。第1ヒートシンク23Lは、Z方向からの投影視において、半導体チップ11Lを内包するように設けられている。第1ヒートシンク23Lの対向面23aと半導体チップ11Lのエミッタ電極12との間には、下アーム側のターミナル18Lが介在している。そして、第1はんだ17により、半導体チップ11Lのエミッタ電極12とターミナル18Lが接続されている。
本実施形態では、ターミナル18H,18Lを共通形状としている。ターミナル18H,18Lの側面18cには、図27に示すように、凹凸酸化膜21がそれぞれ形成されている。また、第1ヒートシンク23H,23Lも共通形状としており、第1ヒートシンク23Hと第1ヒートシンク23Lは、2回対称となるように配置されている。
第1ヒートシンク23(23H,23L)は、図24及び図25に示すように、平面略L字状をなしており、第2はんだ22を介して対応するターミナル18に接続される本体部23dと、本体部23dから延設された継ぎ手部23eと、を有している。第1ヒートシンク23における本体部23dの対向面23aに、溝24が形成されている。本体部23dにおけるターミナル18と反対の面は、第1ヒートシンク23の放熱面23bとなっている。図23に示すように、上アーム側の第1ヒートシンク23Hの放熱面23bと、下アーム側の第1ヒートシンク23Lの放熱面23bが、封止樹脂体15の一面15aから露出されている。第1ヒートシンク23H,23Lの放熱面23bは、互いにX方向に並んでいる。
継ぎ手部23eは、封止樹脂体15によって被覆されるように、本体部23dよりも薄く設けられている。本実施形態では、本体部23dと継ぎ手部23eとが、対向面23a側において面一となっている。第1ヒートシンク23における継ぎ手部23eの対向面23aにも、溝34が形成されている。溝34は、図25及び図27に示すように、継ぎ手部23eと、継ぎ手部23eの接続対象との接続部分を取り囲むように形成されている。図27に示すように、継ぎ手部23eと、継ぎ手部23eの接続対象、たとえば後述する継ぎ手部27eとは、はんだ35により接続されている。はんだ35は、第2はんだ22と同じタイミングでリフローされる。溝34は、継ぎ手部23eと継ぎ手部23eの接続対象との対向領域から溢れ出る余剰のはんだ35を吸収する(貯留する)ために設けられている。はんだ35は、Z方向からの投影視において、溝34内及び該溝34に囲まれる領域に配置されている。
第1ヒートシンク23の対向面23aには、凹凸酸化膜31が形成されている。凹凸酸化膜31は、図25にハッチングで示すように、対向面23aのうち、溝24内及び溝24に囲まれる領域と、溝34内及び溝34に囲まれる領域と、を除く領域に形成されている。このため、凹凸酸化膜31により、溝24から第2はんだ22が溢れ出るのを抑制することができる。また、凹凸酸化膜31により、溝34からはんだ35が溢れ出るのを抑制することができる。また、対向面23aと封止樹脂体15の密着性を向上することもできる。
第1ヒートシンク23Hの継ぎ手部23eは、図24及び図27に示すように、下アーム側の第2ヒートシンク27Lの継ぎ手部27eと、はんだ35介して接続されている。一方、第1ヒートシンク23Lの継ぎ手部23eは、図24に示すように、主端子25の延設部25aと、はんだ35を介して接続されている。
主端子25は、第1ヒートシンク23と別部材とされている。主端子25は、直流電源の低電位側に接続されるため、低電位電源端子、又は、N端子とも称される。主端子25は、図25に示すようにY方向に延設されており、図23に示すように、封止樹脂体15において信号端子16とは反対の側面から外部に突出している。延設部25aのX方向の長さ、すなわち幅は、主端子25の他の部分の幅よりも狭くされている。延設部25aは、Z方向からの投影視において、第1ヒートシンク23H,23Lの本体部23dの間に配置されている。
半導体チップ11Hのコレクタ電極14側には、上アーム側の第2ヒートシンク27Hが配置されている。第2ヒートシンク27Hは、Z方向からの投影視において、半導体チップ11Hを内包するように設けられている。第2ヒートシンク27Hの対向面27aと半導体チップ11Hのコレクタ電極14との間に第3はんだ26が介在しており、第3はんだ26により、第2ヒートシンク27Hと半導体チップ11Hのコレクタ電極14とが接続されている。なお、封止樹脂体15の裏面15bから、第2ヒートシンク27Hの放熱面27bが露出されている。
第2ヒートシンク27Hには、図24及び図26に示すように、主端子28Hが連結されている。この主端子28Hは、直流電源の高電位側に接続されるため、高電位電源端子、又は、P端子とも称される。主端子28Hは、第2ヒートシンク27Hと一体的に形成されてもよいし、第2ヒートシンク27Hとは別部材を接続したものでもよい。本実施形態では、主端子28Hが、第2ヒートシンク27Hと一体的に形成されている。主端子28Hの厚みは第2ヒートシンク27Hよりも薄く、主端子28Hは第2ヒートシンク27Hの側面のひとつからY方向に延設されて、図23に示すように主端子25(N端子)と同じ側面から封止樹脂体15の外部に突出している。
下アーム側の第2ヒートシンク27Lは、X方向において第2ヒートシンク27Hに並設されている。第2ヒートシンク27Lは、半導体チップ11Lのコレクタ電極14側に配置されており、Z方向からの投影視において、半導体チップ11Lを内包するように設けられている。第2ヒートシンク27Lの対向面27aと半導体チップ11Lのコレクタ電極14との間にも第3はんだ26が介在しており、第3はんだ26により、第2ヒートシンク27Lと半導体チップ11Lのコレクタ電極14とが接続されている。第2ヒートシンク27Lの放熱面27bも、封止樹脂体15の裏面15bから露出されている。第2ヒートシンク27H,27Lの放熱面27bも、互いにX方向に並んでいる。
第2ヒートシンク27Lには、図24及び図26に示すように、主端子28Lが連結されている。この主端子28Lは、三相モータの出力線に接続されるため、出力端子、又は、O端子とも称される。主端子28Lは、第2ヒートシンク27Lと一体的に形成されてもよいし、第2ヒートシンク27Lとは別部材を接続したものでもよい。本実施形態では、主端子28Lが、第2ヒートシンク27Lと一体的に形成されている。主端子28Lの厚みは第2ヒートシンク27Lよりも薄く、主端子28Lは第2ヒートシンク27Lの側面のひとつからY方向に延設されて、図23に示すように主端子25(N端子)と同じ側面から封止樹脂体15の外部に突出している。
主端子25,28H,28Lにおける封止樹脂体15からの突出部分は、Z方向において互いにほぼ同じ位置となっている。また、X方向において、主端子28H(P端子)、主端子25(N端子)、主端子28L(O端子)の順に並んで配置されている。
第2ヒートシンク27のうち、下アーム側の第2ヒートシンク27Lは、図24,図26,及び図27に示すように、第3はんだ26を介して半導体チップ11Lのコレクタ電極14に接続される本体部27dと、本体部27dから延設された継ぎ手部27eと、を有している。継ぎ手部27eは、本体部27dよりも薄く設けられている。また、継ぎ手部27eは、Z方向からの投影視において第1ヒートシンク23Hの継ぎ手部23eと重なるように、本体部27dの側面のうち、X方向における第2ヒートシンク27Hと対向する面から延設されている。また、継ぎ手部27eは、はんだ35を介して継ぎ手部23eと接続するため、屈曲部を2箇所有して第1ヒートシンク23H側に延設されている。
第2ヒートシンク27の対向面27aには、凹凸酸化膜32が形成されている。凹凸酸化膜32は、図26にハッチングで示すように、対向面27aにおいて、第3はんだ26の接続領域を取り囲むように形成されている。凹凸酸化膜32は、対向面27aのうち、第3はんだ26の接続領域を除く領域に形成されている。凹凸酸化膜32は、継ぎ手部27eのうち、屈曲部まで、すなわち、本体部27dの対向面27aと略面一の部分に形成されている。また、凹凸酸化膜32は、本体部27dに連なる主端子28H,28Lの一部分にも形成されている。図26に示す一点鎖線は、封止樹脂体15の端部15dの位置を示している。凹凸酸化膜32は、第2ヒートシンク27から、主端子28(28H,28L)における端部15dよりも所定距離外側まで、一体的に形成されている。主端子28のうち、凹凸酸化膜32が形成されていない部分は、図示しないバスバーとの接続部分である。
さらに本実施形態では、凹凸酸化膜32が、主端子25にも形成されている。主端子25においても、凹凸酸化膜32は、封止樹脂体15の端部15dの所定距離外側まで形成されている。凹凸酸化膜32は、延設部25aにおけるはんだ35との接続部分と、図示しないバスバーとの接続部分とを除いて形成されている。
このように構成される半導体装置10は、2つの半導体チップ11H,11Lを備える所謂2in1パッケージとなっている。そして、半導体チップ11H,11Lの熱を封止樹脂体15の一面15a及び裏面15bの両方に放熱できるようになっている。また、各凹凸酸化膜21,31,32は、上記同様、レーザ光の照射によって形成されている。
なお、符号36は、主端子28Hを含むリードフレームを位置決めするために、主端子28Hに形成された貫通孔である。貫通孔36は、凹凸酸化膜32の領域外に形成されている。符号37は、封止樹脂体15の剥離を抑制するために、第2ヒートシンク27と主端子28との連結部周辺に形成された貫通孔である。符号38は、封止樹脂体15の剥離を抑制するために、信号端子16に形成された貫通孔である。これら貫通孔37,38には、封止樹脂体15が充填されている。
上記実施形態では、半導体装置10が、半導体チップ11を1つ有する1in1パッケージ、半導体チップ11を2つ有する2in1パッケージの例を示した。しかしながら、半導体チップ11の個数は上記例に限定されるものではない。たとえば三相分の上下アームを構成する6つの半導体チップ11を有する構成にも適用できる。
IGBTとFWDが同一チップに形成される例を示したが、互いに別チップに形成される構成にも適用できる。
半導体装置10が封止樹脂体15を備える例を示したが、封止樹脂体15を備えない構成にも適用できる。
半導体装置10が、第3はんだ26、第2ヒートシンク27、及び主端子28を備える例を示したが、これらを備えない構成にも適用できる。
各ヒートシンク23,27における半導体チップ11と反対の面(放熱面23b,27
b)が、封止樹脂体15から露出される例を示した。しかしながら、半導体チップ11と
反対の面が封止樹脂体15から露出されない構成にも適用できる。
b)が、封止樹脂体15から露出される例を示した。しかしながら、半導体チップ11と
反対の面が封止樹脂体15から露出されない構成にも適用できる。
金属薄膜20を構成する金属はNiに限定されない。また、凹凸酸化膜21,31,32もNiの酸化物に限定されない。凹凸酸化膜21,31,32としては、金属薄膜20を構成する金属と同じ金属の酸化物であればよい。
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
Claims (16)
- 一面(11a)に電極(12)を有する半導体チップ(11,11H,11L)と、
前記半導体チップの一面側に配置された第1導電部材(23,23H,23L)と、
金属材料を用いて形成された基材(19a)と、前記基材の表面に形成された皮膜(19b)と、を有し、前記半導体チップと前記第1導電部材の間に介在する金属部材(18,18H,18L)と、
前記半導体チップの電極と前記金属部材との間に配置され、前記電極と前記金属部材とを接続する第1はんだ(17)と、
前記金属部材と前記第1導電部材の間に配置され、前記金属部材と前記第1導電部材とを接続する第2はんだ(22)と、を備え、
前記皮膜が、前記基材の表面に形成された金属薄膜(20)と、前記金属薄膜の主成分の金属と同じ金属の酸化物であり、表面が連続して凹凸をなす凹凸酸化膜(21,31,32)と、を有し、
前記凹凸酸化膜は、前記金属部材の表面のうち、前記第1はんだが接続される第1接続領域(18d)と前記第2はんだが接続される第2接続領域(18e)とをつなぐつなぎ領域(18f)の少なくとも一部において、前記金属薄膜上に配置されている半導体装置。 - 前記凹凸酸化膜は、前記金属薄膜の表面へのレーザ光照射膜である請求項1に記載の半導体装置。
- 前記金属薄膜は、Niを主成分に含む請求項1又は請求項2に記載の半導体装置。
- 前記金属薄膜は、めっき膜である請求項3に記載の半導体装置。
- 前記金属薄膜は、無電解めっき膜である請求項4に記載の半導体装置。
- 前記金属部材の表面のうち、前記第1導電部材に対向する第1対向面(18a)が、前記第2接続領域と、該第2接続領域を取り囲む外周領域(18h)と、を有し、
前記一面に直交する方向において、前記外周領域と前記第1導電部材との対向距離が、前記第2接続領域と前記第1導電部材との対向距離よりも長くされ、
前記凹凸酸化膜が前記外周領域に配置されている請求項1~5いずれか1項に記載の半導体装置。 - 前記金属部材は、前記外周領域に対して前記第2接続領域が突出する凸形状をなしている請求項6に記載の半導体装置。
- 前記金属部材は、前記第2接続領域を含み、前記第1導電部材と対向する第1対向面(18a)と、前記第1接続領域を含み、前記半導体チップと対向する第2対向面(18b)と、前記第1対向面と前記第2対向面とをつなぐ側面(18c)と、を有し
前記凹凸酸化膜が前記側面に配置されている請求項1~7いずれか1項に記載の半導体装置。 - 前記凹凸酸化膜は、前記側面のうち、前記第1対向面側の端部から所定範囲に配置されている請求項8に記載の半導体装置。
- 前記側面が、前記第1対向面側の端部から所定範囲の部分である第1側面部(18c1)と、前記第1側面部と前記第2対向面との間の部分であり、外側に凸の曲線形状をなした第2側面部(18c2)と、を有し、
前記第2側面部は、前記第2対向面とともに前記第1接続領域を構成し、
前記凹凸酸化膜が、前記側面のうちの前記第1側面部のみに配置されている請求項9に記載の半導体装置。 - 前記凹凸酸化膜は、前記側面の全周にわたって配置されている請求項8~10いずれか1項に記載の半導体装置。
- 前記凹凸酸化膜が、前記第2はんだを取り囲むように、前記第1導電部材における前記金属部材との対向面(23a)にも配置されている請求項1~11いずれか1項に記載の半導体装置。
- 前記第1導電部材は、前記金属部材との対向面に、余剰する前記第2はんだを吸収するための溝(24)を有し、
前記凹凸酸化膜(31)は、前記溝に隣接して配置されている請求項12に記載の半導体装置。 - 前記半導体チップが、前記一面と反対の裏面にも電極(14)を有しており、
前記半導体チップの裏面側に配置された第2導電部材(27,27H,27L)と、
前記半導体チップの裏面側の電極と前記第2導電部材との間に配置され、前記裏面側の電極と前記第2導電部材とを接続する第3はんだ(26)と、をさらに備える請求項1~13いずれか1項に記載の半導体装置。 - 前記凹凸酸化膜が、前記第3はんだを取り囲むように、前記第2導電部材における前記半導体チップとの対向面(27a)にも配置されている請求項14に記載の半導体装置。
- 一面(11a)に電極(12)を有する半導体チップ(11,11H,11L)と、
前記半導体チップの一面側に配置された第1導電部材(23,23H,23L)と、
金属材料を用いて形成された基材(19a)と、前記基材の表面に形成された皮膜(19b)と、を有し、前記半導体チップと前記第1導電部材の間に介在する金属部材(18,18H,18L)と、
前記半導体チップの電極と前記金属部材との間に配置され、前記電極と前記金属部材とを接続する第1はんだ(17)と、
前記金属部材と前記第1導電部材の間に配置され、前記金属部材と前記第1導電部材とを接続する第2はんだ(22)と、を備え、
前記皮膜が、前記基材の表面に形成された金属薄膜(20)と、前記金属薄膜上に形成され、前記金属薄膜の主成分の金属と同じ金属の酸化物であり、表面が連続して凹凸をなす凹凸酸化膜(21,31,32)と、を有する半導体装置の製造方法であって、
前記金属薄膜が形成された前記基材を準備し、
前記金属薄膜の表面にパルス発振のレーザ光を照射して、前記金属部材の表面のうち、前記第1はんだが接続される第1接続領域(18d)と前記第2はんだが接続される第2接続領域(18e)とをつなぐつなぎ領域(18f)の少なくとも一部に、前記凹凸酸化膜を形成し、
前記凹凸酸化膜の形成後、前記第1はんだにより前記半導体チップの電極と前記金属部材とを接続し、前記第2はんだにより前記金属部材と前記第1導電部材とを接続する半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/508,506 US10147671B2 (en) | 2014-12-10 | 2015-12-04 | Semiconductor device and method for manufacturing same |
DE112015005561.4T DE112015005561B4 (de) | 2014-12-10 | 2015-12-04 | Halbleitervorrichtung und verfahren zu deren fertigung |
CN201580066323.3A CN107004662B (zh) | 2014-12-10 | 2015-12-04 | 半导体装置及其制造方法 |
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014-250186 | 2014-12-10 | ||
JP2014250186 | 2014-12-10 | ||
JP2015-099403 | 2015-05-14 | ||
JP2015099403 | 2015-05-14 | ||
JP2015-223330 | 2015-11-13 | ||
JP2015223330A JP6578900B2 (ja) | 2014-12-10 | 2015-11-13 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2016092791A1 true WO2016092791A1 (ja) | 2016-06-16 |
Family
ID=56107016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2015/006035 WO2016092791A1 (ja) | 2014-12-10 | 2015-12-04 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE112015005561B4 (ja) |
WO (1) | WO2016092791A1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017154289A1 (ja) * | 2016-03-10 | 2017-09-14 | 株式会社デンソー | 半導体装置及び半導体装置の製造方法 |
JP2018082012A (ja) * | 2016-11-15 | 2018-05-24 | トヨタ自動車株式会社 | 半導体装置 |
WO2018179023A1 (ja) * | 2017-03-27 | 2018-10-04 | 三菱電機株式会社 | 半導体装置、電力変換装置および半導体装置の製造方法 |
JP2019087669A (ja) * | 2017-11-08 | 2019-06-06 | トヨタ自動車株式会社 | 半導体装置 |
CN112805823A (zh) * | 2018-10-02 | 2021-05-14 | 株式会社电装 | 半导体装置 |
CN114944373A (zh) * | 2021-02-17 | 2022-08-26 | 三菱电机株式会社 | 半导体装置及其制造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003188318A (ja) * | 2001-12-19 | 2003-07-04 | Denso Corp | 半導体装置及びその製造方法 |
JP2005136332A (ja) * | 2003-10-31 | 2005-05-26 | Toyota Motor Corp | 半導体装置 |
JP2013247256A (ja) * | 2012-05-28 | 2013-12-09 | Hitachi Ltd | 半導体装置およびその製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6693350B2 (en) | 1999-11-24 | 2004-02-17 | Denso Corporation | Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure |
JP4702196B2 (ja) | 2005-09-12 | 2011-06-15 | 株式会社デンソー | 半導体装置 |
-
2015
- 2015-12-04 WO PCT/JP2015/006035 patent/WO2016092791A1/ja active Application Filing
- 2015-12-04 DE DE112015005561.4T patent/DE112015005561B4/de active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003188318A (ja) * | 2001-12-19 | 2003-07-04 | Denso Corp | 半導体装置及びその製造方法 |
JP2005136332A (ja) * | 2003-10-31 | 2005-05-26 | Toyota Motor Corp | 半導体装置 |
JP2013247256A (ja) * | 2012-05-28 | 2013-12-09 | Hitachi Ltd | 半導体装置およびその製造方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017154289A1 (ja) * | 2016-03-10 | 2017-09-14 | 株式会社デンソー | 半導体装置及び半導体装置の製造方法 |
JP2018082012A (ja) * | 2016-11-15 | 2018-05-24 | トヨタ自動車株式会社 | 半導体装置 |
WO2018179023A1 (ja) * | 2017-03-27 | 2018-10-04 | 三菱電機株式会社 | 半導体装置、電力変換装置および半導体装置の製造方法 |
JPWO2018179023A1 (ja) * | 2017-03-27 | 2019-06-27 | 三菱電機株式会社 | 半導体装置、電力変換装置および半導体装置の製造方法 |
JP2019087669A (ja) * | 2017-11-08 | 2019-06-06 | トヨタ自動車株式会社 | 半導体装置 |
CN112805823A (zh) * | 2018-10-02 | 2021-05-14 | 株式会社电装 | 半导体装置 |
CN112805823B (zh) * | 2018-10-02 | 2024-04-09 | 株式会社电装 | 半导体装置 |
CN114944373A (zh) * | 2021-02-17 | 2022-08-26 | 三菱电机株式会社 | 半导体装置及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
DE112015005561T5 (de) | 2017-08-24 |
DE112015005561B4 (de) | 2022-05-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6578900B2 (ja) | 半導体装置及びその製造方法 | |
WO2016092791A1 (ja) | 半導体装置およびその製造方法 | |
CN109075147B (zh) | 电子装置及其制造方法 | |
CN108886027B (zh) | 电子装置 | |
JP4775327B2 (ja) | 半導体装置の製造方法 | |
CN108604579B (zh) | 电子装置及其制造方法 | |
WO2017154289A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
US10943859B2 (en) | Semiconductor device | |
JP4765853B2 (ja) | 半導体装置の製造方法 | |
WO2018173511A1 (ja) | 半導体装置 | |
US11742256B2 (en) | Semiconductor device | |
US9468993B2 (en) | Method for producing semiconductor device | |
WO2019187608A1 (ja) | 半導体装置 | |
JP6008750B2 (ja) | 半導体装置 | |
KR20180031502A (ko) | 파워 모듈 및 그 제조 방법 | |
JP6423147B2 (ja) | 電力用半導体装置およびその製造方法 | |
JP2017188528A (ja) | 半導体装置 | |
JP2021118350A (ja) | 電子装置及び電子装置の製造方法 | |
JP2020198388A (ja) | 半導体装置およびその製造方法 | |
JP2022185936A (ja) | 半導体装置 | |
JP7390826B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5261851B2 (ja) | 半導体装置の製造方法 | |
CN113241325A (zh) | 电子装置以及电子装置的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 15867385 Country of ref document: EP Kind code of ref document: A1 |
|
WWE | Wipo information: entry into national phase |
Ref document number: 15508506 Country of ref document: US |
|
WWE | Wipo information: entry into national phase |
Ref document number: 112015005561 Country of ref document: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 15867385 Country of ref document: EP Kind code of ref document: A1 |