JP3717806B2 - 光ディスク装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
この発明は、光ディスクから信号を再生する光ディスク装置に関し、特に、光ディスクから再生した再生信号の振幅が変動しても再生信号のサンプリング値を多値から２値に正確に変換して信号を再生する光ディスク装置に関するものである。
【０００２】
【従来の技術】
最近、光磁気ディスク、光ディスク、および相変化ディスク等のデジタルディスクの記録密度の高密度化に伴い、伝送信号を伝送路特性に合わせることによって符号間干渉を利用するＰＲ（Ｐａｒｔｉａｌ Ｒｅｓｐｏｎｓｅ）符号化方式が広く利用されている。そして、このＰＲ符号化方式の復号方式としてビタビ復号（最尤復号）が良く知られている。
【０００３】
従来の光ディスク装置におけるビタビ復号は、光ディスクから再生した再生信号であるＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号をサンプリングし、そのサンプリングしたデジタルデータと期待値との誤差または２乗誤差（ブランチメトリック）を演算する。そして、２乗誤差からデータ系列毎に累積誤差（パスメトリック）を演算し、この累積誤差の小さいものを取捨選択することで最も確からしいデータ系列を選択することによってデジタルデータに変換されたＲＦ信号を多値から２値に変換するビタビ復号を行なっていた。
【０００４】
【発明が解決しようとする課題】
しかし、従来の光ディスク装置においては、ビタビ復号の期待値が一定値に固定された定数である場合、ブランチメトリックまたはパスメトリックは、ＲＦ信号の振幅と振幅の期待値との２乗誤差に基づいて演算されるため、デジタルディスクの回転ムラ、偏心、チルト等の影響によるＲＦ信号の振幅変動により必ずしも精度良くビタビ復号を行なうことができないという問題があった。
【０００５】
このようなＲＦ信号の振幅が変動しても正確にビタビ復号を行なう方法として特開平９−３２０２０６号公報には、光ディスクから再生した再生信号をサンプリングし、そのサンプリングしたサンプリングデータのゼロクロス時点に最も近い位置に存在するゼロクロスサンプル値、およびゼロクロスサンプル値の前後に隣接する値のそれぞれをビタビ復号器における期待値として用いる方法が記載されている。
【０００６】
しかし、特開平９−３２０２０６号公報に記載された方法では、光ディスクから再生した再生信号の振幅値が最も変動する領域のサンプリング値をビタビ復号器における期待値として用いるため、安定して期待値を設定することができず、その結果、精度良くビタビ復号を行なうことができないという問題がある。
【０００７】
そこで、本発明は、かかる問題を解決するためになされたものであり、その目的は、再生信号の振幅値が変動しても精度良くビタビ復号を行なうことができる光ディスク装置を提供することである。
【０００８】
【課題を解決するための手段】
この発明によれば、光ディスク装置は、光ディスクにレーザ光を照射し、その反射光を検出する光ピックアップと、光ピックアップにより検出された再生信号を基準クロックに同期してサンプリングし、サンプリング値を出力するサンプリング回路と、サンプリング値を多値から２値に変換するときの期待値を、変動が小さい領域のサンプリング値に基づいて補正する期待値補正回路と、期待値補正回路から入力された補正期待値とサンプリング値との誤差が小さくなるようにサンプリング値を多値から２値に変換するビタビ復号回路とを備える。
【０００９】
好ましくは、ビタビ復号回路は、サンプリング値と期待値との誤差を演算して期待値補正回路へ出力し、期待値補正回路は、誤差に基づいて期待値を補正して補正期待値を求め、補正期待値をビタビ復号回路へ出力する。
【００１０】
好ましくは、期待値は、再生信号の直流成分よりも大きい第１の期待値と、再生信号の直流成分に対して第１の期待値と対称位置に存在する第２の期待値と、再生信号の直流成分に等しい第３の期待値とから成り、期待値補正回路は、第１および第２の期待値を補正して第１の期待値を補正した第１の補正期待値と第２の期待値を補正した第２の補正期待値とをビタビ復号回路へ出力する。
【００１１】
好ましくは、ビタビ復号回路は、第１の期待値とサンプリング値との第１の誤差、第２の期待値とサンプリング値との第２の誤差、および第３の期待値とサンプリング値との第３の誤差を演算して期待値補正回路へ出力し、期待値補正回路は、第１、第２および第３の誤差の絶対値から最小の誤差を検出し、その検出した誤差が第１の誤差であるとき第１の誤差が最小値を保持する領域に対応したサンプリング値を抽出するための第１の抽出信号を生成し、検出した誤差が第２の誤差であるとき第２の誤差が最小値を保持する領域に対応したサンプリング値を抽出するための第２の抽出信号を生成する信号生成回路と、第１または第２の抽出信号に基づいて、変動が小さい領域のサンプリング値を抽出し、その抽出したサンプリング値の平均値を演算する平均化回路と、平均化回路からの平均値に基づいて第１の補正期待値を決定し、第１の補正期待値と第３の期待値とに基づいて第２の補正期待値を演算する期待値演算回路とを含む。
【００１２】
好ましくは、信号生成回路は、第１のタイミングにおける第３の誤差と第１のタイミングよりも１クロック分だけ進んだ第２のタイミングにおける第３の誤差との差分を演算し、その差分が基準値よりも小さいとき活性化レベルから成り、差分が基準値よりも大きいとき非活性化レベルから成る誤差選択信号を生成する選択信号生成回路と、第１、第２、および第３の誤差の絶対値を演算する絶対値演算回路と、絶対値演算回路により演算された３つの絶対値から最小値を検出し、その検出した最小値が第１の誤差の絶対値であるとき、第１の誤差が最小値を保持する期間に対応して活性化レベルから成る第１の誤差最小信号を生成し、検出した最小値が第２の誤差の絶対値であるとき、第２の誤差が最小値を保持する期間に対応して活性化レベルから成る第２の誤差最小信号を生成する最小誤差判定回路と、第１の誤差最小信号または第２の誤差最小信号と誤差選択信号との論理積を演算して第１または第２の抽出信号を生成するＡＮＤゲートとから成り、平均化回路は、第１または第２の抽出信号の活性化レベルに同期して第３の誤差をラッチし、第３の誤差の第１のタイミングにおける平均値と第２のタイミングにおける第３の誤差との平均を演算する。
【００１３】
好ましくは、ビタビ復号回路は、第１の期待値とサンプリング値との第１の誤差、第２の期待値とサンプリング値との第２の誤差、および第３の期待値とサンプリング値との第３の誤差を演算して期待値補正回路へ出力し、期待値補正回路は、第１、第２および第３の誤差の絶対値から最小の誤差を検出し、その検出した誤差が第１の誤差であるとき第１の誤差が最小値を保持する領域の中央部に対応したサンプリング値を抽出するための第１の抽出信号を生成し、検出した誤差が第２の誤差が最小値を保持する領域の中央部に対応したサンプリング値を抽出するための第２の抽出信号を生成する信号生成回路と、第１または第２の抽出信号に基づいて、サンプリング値を抽出し、その抽出したサンプリング値の平均値を演算する平均化回路と、平均化回路からの平均値に基づいて第１の補正期待値を決定、第１の補正期待値と第３の期待値とに基づいて第２の補正期待値を演算する期待値演算回路とを含む。
【００１４】
好ましくは、信号生成回路は、第１、第２、および第３の誤差の絶対値を演算する絶対値演算回路と、絶対値演算回路により演算された３つの絶対値から最小値を検出し、その検出した最小値が第１の誤差の絶対値であるとき、第１の誤差が最小値を保持する期間に対応して活性化レベルから成る第１の誤差最小信号を生成し、検出した最小値が第２の誤差の絶対値であるとき、第２の誤差が最小値を保持する期間に対応して活性化レベルから成る第２の誤差最小信号を生成する最小誤差判定回路と、第１の誤差最小信号と、第１の誤差最小信号を基準クロックの所定量だけ遅延させた第１の遅延誤差最小信号と、第１の遅延誤差最小信号を所定量だけ遅延させた第２の遅延誤差最小信号との論理積を演算した第１の抽出信号を生成し、第２の誤差最小信号と、第２の誤差最小信号を基準クロックの所定量だけ遅延させた第３の遅延誤差最小信号と、第３の遅延誤差最小信号を所定量だけ遅延させた第４の遅延誤差最小信号との論理積を演算した第２の抽出信号を生成するＡＮＤゲートとから成り、平均化回路は、第１または第２の抽出信号の活性化レベルに同期して第３の誤差をラッチし、第３の誤差の第１のタイミングにおける平均値と第２のタイミングにおける第３の誤差との平均を演算する。
【００１５】
好ましくは、ビタビ復号回路は、第１の期待値とサンプリング値との第１の誤差、第２の期待値とサンプリング値との第２の誤差、および第３の期待値とサンプリング値との第３の誤差を演算して期待値補正回路へ出力し、期待値補正回路は、第１、第２および第３の誤差から最小の誤差を検出し、その検出した誤差が第１の誤差であるとき第１の誤差を抽出するための第１の抽出信号を生成し、検出した誤差が第２の誤差であるとき第２の誤差を抽出するための第２の抽出信号を生成する信号生成回路と、第１または第２の抽出信号に基づいて、第１または第２の誤差を抽出し、その抽出した誤差の平均値を演算する平均化回路と、誤差の平均値を基準期待値に加えた値に基づいて第１または第２の補正期待値を決定する期待値演算回路とを含む。
【００１６】
好ましくは、信号生成回路は、第１、第２、および第３の誤差から最小値を検出し、その検出した最小値が第１の誤差であるとき、第１の誤差が最小値を保持する期間に対応して活性化レベルから成る第１の誤差最小信号と第１の誤差を選択するための第１の選択信号とを生成し、検出した最小値が第２の誤差であるとき、第２の誤差が最小値を保持する期間に対応して活性化レベルから成る第２の誤差最小信号と第２の誤差を選択するための第２の選択信号とを生成する最小誤差判定回路と、第１および第２の選択信号に基づいて第１または第２の誤差を選択する選択回路と、選択回路により選択された誤差を受け、第１のタイミングにおける誤差と第２のタイミングにおける誤差との差分を演算し、その差分が基準値よりも小さいとき活性化レベルから成り、差分が基準値よりも大きいとき非活性化レベルから成る誤差選択信号を生成する選択信号生成回路と、第１の誤差最小信号または第２の誤差最小信号と誤差選択信号との論理積を演算して第１または第２の抽出信号を生成するＡＮＤゲートとから成り、平均化回路は、第１または第２の抽出信号が活性化レベルである期間、選択回路により選択された誤差をラッチし、誤差の第１のタイミングにおける平均値と第２のタイミングにおける誤差との平均を演算する。
【００１７】
好ましくは、ビタビ復号回路は、第１の期待値とサンプリング値との第１の誤差、第２の期待値とサンプリング値との第２の誤差、および第３の期待値とサンプリング値との第３の誤差を演算して期待値補正回路へ出力し、期待値補正回路は、第１、第２および第３の誤差から最小の誤差を検出し、その検出した誤差が第１の誤差であるとき第１の誤差が最小値を保持する領域の中央部を抽出するための第１の抽出信号を生成し、検出した誤差が第２の誤差であるとき第２の誤差が最小値を保持する領域の中央部を抽出するための第２の抽出信号を生成する信号生成回路と、第１または第２の抽出信号に基づいて、中央部に対応した第１または第２の誤差を抽出し、その抽出した誤差の平均値を演算する平均化回路と、誤差の平均値を基準期待値に加えた値に基づいて第１または第２の補正期待値を決定する期待値演算回路とを含む。
【００１８】
好ましくは、信号生成回路は、第１、第２、および第３の誤差から最小値を検出し、その検出した最小値が第１の誤差であるとき、第１の誤差が最小値を保持する期間に対応して活性化レベルから成る第１の誤差最小信号を生成し、検出した最小値が第２の誤差であるとき、第２の誤差が最小値を保持する期間に対応して活性化レベルから成る第２の誤差最小信号を生成する最小誤差判定回路と、第１の誤差最小信号と、第１の誤差最小信号を基準クロックの所定量だけ遅延させた第１の遅延誤差最小信号と、第１の遅延誤差最小信号を所定量だけ遅延させた第２の遅延誤差最小信号との論理積を演算した第１の抽出信号を生成し、第２の誤差最小信号と、第２の誤差最小信号を基準クロックの所定量だけ遅延させた第３の遅延誤差最小信号と、第３の遅延誤差最小信号を所定量だけ遅延させた第４の遅延誤差最小信号との論理積を演算した第２の抽出信号を生成するＡＮＤゲートとから成り、平均化回路は、第１または第２の抽出信号の活性化レベルに同期して第３の誤差をラッチし、第３の誤差の第１のタイミングにおける平均値と第２のタイミングにおける第３の誤差との平均を演算する。
【００１９】
好ましくは、期待値は、再生信号の直流成分よりも大きい第１の期待値と、再生信号の直流成分に対して第１の期待値と対称位置に存在する第２の期待値と、再生信号の直流成分に等しい第３の期待値とから成り、期待値補正回路は、第１の期待値、第２の期待値および第３の期待値を補正し、第１の期待値を補正した第１の補正期待値、第２の期待値を補正した第２の補正期待値、および第３の期待値を補正した第３の補正期待値をビタビ復号回路へ出力する。
【００２０】
好ましくは、ビタビ復号回路は、第１の期待値とサンプリング値との第１の誤差、第２の期待値とサンプリング値との第２の誤差、および第３の期待値とサンプリング値との第３の誤差を演算して期待値補正回路へ出力し、期待値補正回路は、第１、第２および第３の誤差の絶対値から最小の誤差を検出し、その検出した誤差が第１の誤差であるとき第１の誤差が最小である領域における第３の誤差を抽出するための第１の抽出信号を生成し、検出した誤差が第２の誤差であるとき第２の誤差が最小である領域における第３の誤差を抽出するための第２の抽出信号を生成し、検出した誤差が第３の誤差であるときその最小の第３の誤差を抽出するための第３の抽出信号を生成する信号生成回路と、第１の抽出信号に基づいて、第３の誤差を抽出し、その抽出した誤差の平均値を演算する第１の平均化回路と、第２の抽出信号に基づいて、第３の誤差を抽出し、その抽出した誤差の平均値を演算する第２の平均化回路と、第３の抽出信号に基づいて、第３の誤差を抽出し、その抽出した誤差の平均値を演算する第３の平均化回路と、第１の平均化回路から出力された第１の誤差平均値に基づいて第１の補正期待値を決定し、第２の平均化回路から出力された第２の誤差平均値に基づいて第２の補正期待値を決定し、第３の平均化回路から出力された第３の誤差平均値に基づいて第３の補正期待値を決定する期待値演算回路とを含む。
【００２１】
好ましくは、信号生成回路は、第１のタイミングにおける第３の誤差と第２のタイミングにおける第３の誤差との差分を演算し、その差分が基準値よりも小さいとき活性化レベルから成り、差分が基準値よりも大きいとき非活性化レベルから成る誤差選択信号を生成する選択信号生成回路と、第１、第２、および第３の誤差の絶対値を演算する絶対値演算回路と、絶対値演算回路により演算された３つの絶対値から最小値を検出し、その検出した最小値が第１の誤差の絶対値であるとき、第１の誤差が最小値を保持する期間に対応して活性化レベルから成る第１の誤差最小信号を生成し、検出した最小値が第２の誤差の絶対値であるとき、第２の誤差が最小値を保持する期間に対応して活性化レベルから成る第２の誤差最小信号を生成し、検出した最小値が第３の誤差の絶対値であるとき、第３の誤差が最小値を保持する期間に対応して活性化レベルから成る第３の誤差最小信号を生成する最小誤差判定回路と、第１の誤差最小信号と誤差選択信号との論理積を演算して第１の抽出信号を生成する第１のＡＮＤゲートと、第２の誤差最小信号と誤差選択信号との論理積を演算して第２の抽出信号を生成する第２のＡＮＤゲートと、第３の誤差最小信号と誤差選択信号との論理積を演算して第３の抽出信号を生成する第３のＡＮＤゲートとから成り、第１の平均化回路は、第１の抽出信号の活性化レベルに同期して第３の誤差をラッチし、第３の誤差の第１のタイミングにおける平均値と第２のタイミングにおける第３の誤差との平均を演算し、第２の平均化回路は、第２の抽出信号の活性化レベルに同期して第３の誤差をラッチし、第３の誤差の第１のタイミングにおける平均値と第２のタイミングにおける第３の誤差との平均を演算し、第３の平均化回路は、第３の抽出信号の活性化レベルに同期して第３の誤差をラッチし、第３の誤差の第１のタイミングにおける平均値と第２のタイミングにおける第３の誤差との平均を演算する。
【００２２】
好ましくは、ビタビ復号回路は、第１の期待値とサンプリング値との第１の誤差、第２の期待値とサンプリング値との第２の誤差、および第３の期待値とサンプリング値との第３の誤差を演算して期待値補正回路へ出力し、期待値補正回路は、第１、第２および第３の誤差の絶対値から最小の誤差を検出し、その検出した誤差が第１の誤差であるとき第１の誤差が最小値を保持する領域の中央部を抽出するための第１の抽出信号を生成し、検出した誤差が第２の誤差であるとき第２の誤差が最小値を保持する領域の中央部を抽出するための第２の抽出信号を生成し、検出した誤差が第３の誤差であるとき第３の誤差が最小値を保持する領域の中央部を抽出するための第３の抽出信号を生成する信号生成回路と、第１の抽出信号に基づいて、中央部に対応した第３の誤差を抽出し、その抽出した誤差の平均値を演算する第１の平均化回路と、第２の抽出信号に基づいて、中央部に対応した第３の誤差を抽出し、その抽出した誤差の平均値を演算する第２の平均化回路と、第３の抽出信号に基づいて、中央部に対応した第３の誤差を抽出し、その抽出した誤差の平均値を演算する第３の平均化回路と、第１の平均化回路から出力された第１の誤差平均値に基づいて第１の補正期待値を決定し、第２の平均化回路から出力された第２の誤差平均値に基づいて第２の補正期待値を決定し、第３の平均化回路から出力された第３の誤差平均値に基づいて第３の補正期待値を決定する期待値演算回路とを含む。
【００２３】
好ましくは、信号生成回路は、第１、第２、および第３の誤差の絶対値を演算する絶対値演算回路と、絶対値演算回路により演算された３つの絶対値から最小値を検出し、その検出した最小値が第１の誤差の絶対値であるとき、第１の誤差が最小値を保持する期間に対応して活性化レベルから成る第１の誤差最小信号を生成し、検出した最小値が第２の誤差の絶対値であるとき、第２の誤差が最小値を保持する期間に対応して活性化レベルから成る第２の誤差最小信号を生成し、検出した最小値が第３の誤差の絶対値であるとき、第３の誤差が最小値を保持する期間に対応して活性化レベルから成る第３の誤差最小信号を生成する最小誤差判定回路と、第１の誤差最小信号と、第１の誤差最小信号を基準クロックの所定量だけ遅延させた第１の遅延誤差最小信号と、第１の遅延誤差最小信号を所定量だけ遅延させた第２の遅延誤差最小信号との論理積を演算して第１の抽出信号を生成する第１のＡＮＤゲートと、第２の誤差最小信号と、第２の誤差最小信号を基準クロックの所定量だけ遅延させた第３の遅延誤差最小信号と、第３の遅延誤差最小信号を所定量だけ遅延させた第４の遅延誤差最小信号との論理積を演算して第２の抽出信号を生成する第２のＡＮＤゲートと、第３の誤差最小信号と、第３の誤差最小信号を基準クロックの所定量だけ遅延させた第５の遅延誤差最小信号と、第５の遅延誤差最小信号を所定量だけ遅延させた第６の遅延誤差最小信号との論理積を演算して第３の抽出信号を生成する第３のＡＮＤゲートとから成り、第１の平均化回路は、第１の抽出信号の活性化レベルに同期して第３の誤差をラッチし、第３の誤差の第１のタイミングにおける平均値と第２のタイミングにおける第３の誤差との平均を演算し、第２の平均化回路は、第２の抽出信号の活性化レベルに同期して第３の誤差をラッチし、第３の誤差の第１のタイミングにおける平均値と第２のタイミングにおける第３の誤差との平均を演算し、第３の平均化回路は、第３の抽出信号の活性化レベルに同期して第３の誤差をラッチし、第３の誤差の第１のタイミングにおける平均値と第２のタイミングにおける第３の誤差との平均を演算する。
【００２４】
好ましくは、ビタビ復号回路は、第１の期待値とサンプリング値との第１の誤差、第２の期待値とサンプリング値との第２の誤差、および第３の期待値とサンプリング値との第３の誤差を演算して期待値補正回路へ出力し、期待値補正回路は、第１、第２および第３の誤差の絶対値から最小の誤差を検出し、その検出した誤差が第１の誤差であるとき第１の誤差を抽出するための第１の抽出信号を生成し、検出した誤差が第２の誤差であるとき第２の誤差を抽出するための第２の抽出信号を生成し、検出した誤差が第３の誤差であるとき第３の誤差を抽出するための第３の抽出信号を生成する信号生成回路と、第１の抽出信号に基づいて、第１の誤差を抽出し、その抽出した誤差の平均値を演算する第１の平均化回路と、第２の抽出信号に基づいて、第２の誤差を抽出し、その抽出した誤差の平均値を演算する第２の平均化回路と、第３の抽出信号に基づいて、第３の誤差を抽出し、その抽出した誤差の平均値を演算する第３の平均化回路と、第１の平均化回路から出力された第１の誤差平均値を第１の基準期待値に加えた値に基づいて第１の補正期待値を決定し、第２の平均化回路から出力された第２の誤差平均値を第２の基準期待値に加えた値に基づいて第２の補正期待値を決定し、第３の平均化回路から出力された第３の誤差平均値を第３の基準期待値に加えた値に基づいて第３の補正期待値を決定する期待値演算回路とを含む。
【００２５】
好ましくは、信号生成回路は、第１、第２、および第３の誤差から最小値を検出し、その検出した最小値が第１の誤差であるとき、第１の誤差が最小値を保持する期間に対応して活性化レベルから成る第１の誤差最小信号と第１の誤差を選択するための第１の選択信号とを生成し、検出した最小値が第２の誤差であるとき、第２の誤差が最小値を保持する期間に対応して活性化レベルから成る第２の誤差最小信号と第２の誤差を選択するための第２の選択信号とを生成し、検出した最小値が第３の誤差であるとき、第３の誤差が最小値を保持する期間に対応して活性化レベルから成る第３の誤差最小信号と第３の誤差を選択するための第３の選択信号とを生成する最小誤差判定回路と、第１、第２、および第３の選択信号に基づいてそれぞれ第１、第２、および第３の誤差を選択する選択回路と、選択回路により選択された誤差を受け、第１のタイミングにおける誤差と第２のタイミングにおける誤差との差分を演算し、その差分が基準値よりも小さいとき活性化レベルから成り、差分が基準値よりも大きいとき非活性化レベルから成る誤差選択信号を生成する選択信号生成回路と、第１の誤差最小信号と誤差選択信号との論理積を演算して第１の抽出信号を生成する第１のＡＮＤゲートと、第２の誤差最小信号と誤差選択信号との論理積を演算して第２の抽出信号を生成する第２のＡＮＤゲートと、第３の誤差最小信号と誤差選択信号との論理積を演算して第３の抽出信号を生成する第３のＡＮＤゲートとから成り、第１の平均化回路は、第１の抽出信号の活性化レベルに同期して第１の誤差をラッチし、第１の誤差の第１のタイミングにおける平均値と第２のタイミングにおける第１の誤差との平均を演算して第１の誤差平均値を出力し、第２の平均化回路は、第２の抽出信号の活性化レベルに同期して第２の誤差をラッチし、第２の誤差の第１のタイミングにおける平均値と第２のタイミングにおける第２の誤差との平均を演算して第２の誤差平均値を出力し、第３の平均化回路は、第３の抽出信号の活性化レベルに同期して第３の誤差をラッチし、第３の誤差の第１のタイミングにおける平均値と第２のタイミングにおける第３の誤差との平均を演算して第３の誤差平均値を出力する。
【００２６】
好ましくは、ビタビ復号回路は、第１の期待値とサンプリング値との第１の誤差、第２の期待値とサンプリング値との第２の誤差、および第３の期待値とサンプリング値との第３の誤差を演算して期待値補正回路へ出力し、期待値補正回路は、第１、第２および第３の誤差の絶対値から最小の誤差を検出し、その検出した誤差が第１の誤差であるとき第１の誤差が最小値を保持する領域の中央部を抽出するための第１の抽出信号を生成し、検出した誤差が第２の誤差であるとき第２の誤差が最小値を保持する領域の中央部を抽出するための第２の抽出信号を生成し、検出した誤差が第３の誤差であるとき第３の誤差が最小値を保持する領域の中央部を抽出するための第３の抽出信号を生成する信号生成回路と、第１の抽出信号に基づいて、中央部に対応した第１の誤差を抽出し、その抽出した誤差の平均値を演算する第１の平均化回路と、第２の抽出信号に基づいて、中央部に対応した第２の誤差を抽出し、その抽出した誤差の平均値を演算する第２の平均化回路と、第３の抽出信号に基づいて、中央部に対応した第３の誤差を抽出し、その抽出した誤差の平均値を演算する第３の平均化回路と、第１の平均化回路から出力された第１の誤差平均値を第１の基準期待値に加えた値に基づいて第１の補正期待値を決定し、第２の平均化回路から出力された第２の誤差平均値を第２の基準期待値に加えた値に基づいて第２の補正期待値を決定し、第３の平均化回路から出力された第３の誤差平均値を第３の基準期待値に加えた値に基づいて第３の補正期待値を決定する期待値演算回路とを含む。
【００２７】
好ましくは、信号生成回路は、第１、第２、および第３の誤差から最小値を検出し、その検出した最小値が第１の誤差であるとき、第１の誤差が最小値を保持する期間に対応して活性化レベルから成る第１の誤差最小信号を生成し、検出した最小値が第２の誤差であるとき、第２の誤差が最小値を保持する期間に対応して活性化レベルから成る第２の誤差最小信号を生成し、検出した最小値が第３の誤差であるとき、第３の誤差が最小値を保持する期間に対応して活性化レベルから成る第３の誤差最小信号を生成する最小誤差判定回路と、第１の誤差最小信号と、第１の誤差最小信号を基準クロックの所定量だけ遅延させた第１の遅延誤差最小信号と、第１の遅延誤差最小信号を所定量だけ遅延させた第２の遅延誤差最小信号との論理積を演算して第１の抽出信号を生成する第１のＡＮＤゲートと、第２の誤差最小信号と、第２の誤差最小信号を基準クロックの所定量だけ遅延させた第３の遅延誤差最小信号と、第３の遅延誤差最小信号を所定量だけ遅延させた第４の遅延誤差最小信号との論理積を演算して第２の抽出信号を生成する第２のＡＮＤゲートと、第３の誤差最小信号と、第３の誤差最小信号を基準クロックの所定量だけ遅延させた第５の遅延誤差最小信号と、第５の遅延誤差最小信号を所定量だけ遅延させた第６の遅延誤差最小信号との論理積を演算して第３の抽出信号を生成する第３のＡＮＤゲートとから成り、第１の平均化回路は、第１の抽出信号の活性化レベルに同期して第１の誤差をラッチし、第１の誤差の第１のタイミングにおける平均値と第２のタイミングにおける第１の誤差との平均を演算して第１の誤差平均値を出力し、第２の平均化回路は、第２の抽出信号の活性化レベルに同期して第２の誤差をラッチし、第２の誤差の第１のタイミングにおける平均値と第２のタイミングにおける第２の誤差との平均を演算して第２の誤差平均値を出力し、第３の平均化回路は、第３の抽出信号の活性化レベルに同期して第３の誤差をラッチし、第３の誤差の第１のタイミングにおける平均値と第２のタイミングにおける第３の誤差との平均を演算して第３の誤差平均値を出力する。
【００２８】
【発明の実施の形態】
本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
【００２９】
［実施の形態１］
図１を参照して、本発明による光ディスク装置が信号再生の対象とする光磁気ディスクについて説明する。光磁気ディスク１０１は、径方向に同心円状に配置された複数のバンドＢ０〜Ｂ１３を含む。
【００３０】
グルーブ１およびランド２は、光磁気ディスク１０１のラジアル方向ＤＲ１に交互に配置される。また、グルーブ１は、光磁気ディスク１０１のタンジェンシャル方向ＤＲ２に４μｍ程度のランド３Ａを含み、ランド２は、タンジェンシャル方向ＤＲ２に４μｍ程度のグルーブ３Ｂを含む。ランド３Ａおよびグルーブ３Ｂは、光磁気ディスク１０１のラジアル方向ＤＲ１に隣接して形成され、タンジェンシャル方向ＤＲ２に一定周期で形成される。
【００３１】
なお、ランド３Ａおよびグルーブ３Ｂを「ファインクロックマーク」と言い、光磁気ディスク１０１に信号を記録および／または再生するときの基準クロックＣＬＫを生成する元になるものである。また、グルーブ１およびランド２はスパイラル状もしくは同心円状に配されている。
【００３２】
各バンドＢ０〜Ｂ１３には、フレーム単位で信号が記録および／または再生されるため、各バンドＢ０〜Ｂ１３は複数のフレームを含む。すなわち、光磁気ディスク１０１には、記録単位であるフレームが等間隔で配置されており、各フレームは３９個のセグメントＳ０，Ｓ１，Ｓ２，…，Ｓ３８によって構成されている。
【００３３】
そして、各セグメントの長さは、５３２ＤＣＢ（Ｄａｔａ Ｃｈａｎｎｅｌ Ｂｉｔ）であり、各セグメントの先頭には、データの記録および再生を行なうクロックの位相情報を示すファインクロックマーク（ＦＣＭ：Ｆｉｎｅ Ｃｌｏｃｋ Ｍａｒｋ）３Ａ，３Ｂが形成されている。フレームの先頭であるセグメントＳ０には、ファインクロックマーク３Ａ，３Ｂに続いて、光磁気ディスク１０１上のアドレスを示すアドレス情報がウォブル４〜９により光磁気ディスク１０１の製造時にプリフォーマットされている。
【００３４】
ウォブル４とウォブル５、ウォブル６とウォブル７、およびウォブル８とウォブル９とは、グルーブ１の互いの反対側の壁に形成されており、同じアドレス情報が記録されている。かかるアドレス情報の記録方式を片側スタガ方式と言い、片側スタガ方式を採用することにより光磁気ディスク１０１にチルト等が発生し、レーザ光がグルーブ１もしくはランド２の中心からずれた場合にも正確にアドレス情報を検出することができる。
【００３５】
アドレス情報が記録された領域とファインクロックマーク３Ａ，３Ｂが形成された領域はユーザデータを記録する領域としては利用されない。また、セグメントＳｎは、ファインクロックマーク３Ａ，３Ｂとユーザデータｎ−１とにより構成される。
【００３６】
図２を参照して、バンドＢ０〜Ｂ１３の各々は、ｍ個のフレームＦ０〜Ｆｍ−１から成る。フレームの個数は各バンドＢ０〜Ｂ１３によって異なる。また、１つのフレームは、上述したように３９個のセグメントＳ０〜Ｓ３８から成る。図２に示すようなデータフォーマットに従って光磁気ディスク１０１に信号が記録および／または再生される。
【００３７】
図３を参照して、セグメントの詳細な構成について説明する。フレームを構成する各セグメントＳ０，Ｓ１，Ｓ２，…，Ｓ３８のうち、セグメントＳ０は光磁気ディスク１０１上にプリフォーマットされたアドレスセグメントであり、セグメントＳ１からセグメントＳ３８は、ユーザデータの記録領域として確保されたデータセグメントである。セグメントＳ０は、１２ＤＣＢのファインクロックマーク領域ＦＣＭと５２０ＤＣＢのアドレスとから構成され、セグメントＳ１は、１２ＤＣＢのファインクロックマーク領域ＦＣＭと、４ＤＣＢのプリライトと、５１２ＤＣＢのデータと、４ＤＣＢのポストライトとから構成される。
【００３８】
プリライトは、データの書出しを示すものであり、たとえば、所定のパターン「００１１」から構成され、ポストライトはデータの終わりを示すものであり、たとえば、所定のパターン「１１００」から構成される。
【００３９】
また、セグメントＳ１のユーザデータ領域には、再生時のデータの位置確認、再生クロックの位置補償等を行なうための固定パターンであるヘッダが設けられている。ヘッダに記録する固定パターンは直流成分を抑えたパターンであり、たとえば、２Ｔのドメインを２Ｔの間隔で所定個数形成したものと、８Ｔのドメインを８Ｔの間隔で所定個数形成したものとが記録される。
【００４０】
そして、２Ｔのドメインを再生して得られるアナログ信号のサンプリングのタイミングが、信号の記録に用いる基準クロックの位相を遅延させた再生クロックの位相に一致するように調整することによって位相補償を行なう。また、８Ｔのドメインを再生し、再生信号を２値化したデジタル信号の位置が予め予想された８Ｔのドメインのデジタル信号の位置と一致するかを確認することによって再生時の信号の位置確認を行なう。さらに、プリライト、ポストライト、およびヘッダの各パターンは、ユーザデータの記録時にユーザデータと連続して記録される。
【００４１】
セグメントＳ２〜Ｓ３８は、１２ＤＣＢのファインクロックマーク領域ＦＣＭと、４ＤＣＢのプリライトと、５１２ＤＣＢのデータと、４ＤＣＢのポストライトとから構成される。
【００４２】
図４を参照して、光磁気ディスク１０１からのアドレス信号ＲＰＰ、ファインクロックマーク信号ＴＰＰ、および光磁気信号ＲＦの検出について説明する。領域１０および領域３０は、光磁気ディスク１０１の製造時にプリフォーマットされるプリフォーマット領域を構成する。領域１０は、ウォブル４〜７が形成される。また、領域３０は、ファインクロックマーク３Ａ，３Ｂが形成される。領域２０は、ユーザデータ領域を構成し、ユーザデータが記録される。
【００４３】
光磁気ディスク１０１にレーザ光を照射し、その反射光を検出する光ピックアップ１０２中の光検出器１０２０は、６つの検出領域１０２０Ａ，１０２０Ｂ，１０２０Ｃ，１０２０Ｄ，１０２０Ｅ，１０２０Ｆを有する。領域Ａ１０２０Ａと領域Ｂ１０２０Ｂ、領域Ｃ１０２０Ｃと領域Ｄ１０２０Ｄおよび領域Ｅ１０２０Ｅと領域Ｆ１０２０Ｆは光磁気ディスク１０１のタンジェンシャル方向ＤＲ２に配置され、領域Ａ１０２０Ａと領域Ｄ１０２０Ｄ、および領域Ｂ１０２０Ｂと領域Ｃ１０２０Ｃは光磁気ディスク１０１のラジアル方向ＤＲ１に配置される。
【００４４】
領域Ａ１０２０Ａ、領域Ｂ１０２０Ｂ、領域Ｃ１０２０Ｃ、および領域Ｄ１０２０Ｄは、それぞれ、光磁気ディスク１０１に照射されたレーザ光ＬＢのＡ領域、Ｂ領域、Ｃ領域、およびＤ領域での反射光を検出する。また、領域Ｅ１０２０Ｅ、および領域Ｆ１０２０Ｆは、レーザ光ＬＢのＡ領域、Ｂ領域、Ｃ領域、およびＤ領域の全体で反射されたレーザ光を、光ピックアップ１０２のウォラストンプリズム（図示せず）によって偏光面の異なる２つの方向に回折されたレーザ光を検出する。
【００４５】
ユーザデータ領域である領域２０に記録された光磁気信号の再生信号ＲＦは、光検出器１０２０の領域Ｅ１０２０Ｅで検出されたレーザ光強度［Ｅ］と領域Ｆ１０２０Ｆで検出されたレーザ光強度［Ｆ］との差を演算することによって検出される。すなわち、回路４０の減算器４００は、領域Ｅ１０２０Ｅで検出されたレーザ光強度［Ｅ］と領域Ｆ１０２０Ｆで検出されたレーザ光強度［Ｆ］との差分を演算し、再生信号ＲＦ＝［Ｅ］−［Ｆ］を出力する。
【００４６】
プリフォーマット領域を構成する領域１０のウォブル４〜７によって記録されたアドレス情報の再生信号は、ラジアルプッシュプル法によって検出され、領域Ａ１０２０Ａで検出されたレーザ光強度［Ａ］と領域Ｂ１０２０Ｂで検出されたレーザ光強度［Ｂ］との和から領域Ｃ１０２０Ｃで検出されたレーザ光強度［Ｃ］と領域Ｄ１０２０Ｄで検出されたレーザ光強度［Ｄ］との和を減じたものとして検出される。すなわち、アドレス信号ＲＰＰは、回路５０を構成する加算器５００，５０１と減算器５０２とによって検出される。加算器５００は、領域Ａ１０２０Ａで検出されたレーザ光強度［Ａ］と領域Ｂ１０２０Ｂで検出されたレーザ光強度［Ｂ］とを加算した［Ａ＋Ｂ］を出力する。加算器５０１は、領域Ｃ１０２０Ｃで検出されたレーザ光強度［Ｃ］と領域Ｄ１０２０Ｄで検出されたレーザ光強度［Ｄ］とを加算した［Ｃ＋Ｄ］を出力する。そして、減算器５０２は、加算器５００の出力［Ａ＋Ｂ］から加算器５０１の出力［Ｃ＋Ｄ］を減算してアドレス信号ＲＰＰ＝［Ａ＋Ｂ］−［Ｃ＋Ｄ］を出力する。
【００４７】
また、プリフォーマット領域を構成する領域３０のファインクロックマーク３Ａ，３Ｂは、タンジェンシャルプッシュプル法により検出され、領域Ａ１０２０Ａで検出されたレーザ光強度［Ａ］と領域Ｄ１０２０Ｄで検出されたレーザ光強度［Ｄ］との和から領域Ｂ１０２０Ｂで検出されたレーザ光強度［Ｂ］と領域Ｃ１０２０Ｃで検出されたレーザ光強度［Ｃ］との和を減じたものとして検出される。すなわち、ファインクロックマーク３Ａ，３Ｂは、回路５０を構成する加算器５０３，５０４と減算器５０５とによって検出される。加算器５０３は、領域Ａ１０２０Ａで検出されたレーザ光強度［Ａ］と領域Ｄ１０２０Ｄで検出されたレーザ光強度［Ｄ］とを加算した［Ａ＋Ｄ］を出力する。加算器５０４は、領域Ｂ１０２０Ｂで検出されたレーザ光強度［Ｂ］と領域Ｃ１０２０Ｃで検出されたレーザ光強度［Ｃ］とを加算した［Ｂ＋Ｃ］を出力する。そして、減算器５０５は、加算器５０３の出力［Ａ＋Ｄ］から加算器５０４の出力［Ｂ＋Ｃ］を減算してファインクロックマーク信号ＴＰＰ＝［Ａ＋Ｄ］−［Ｂ＋Ｃ］を出力する。
【００４８】
図５を参照して、実施の形態１による光ディスク装置１００は、光ピックアップ１０２と、ＰＬＬ回路１０３と、ＢＰＦ１０４と、ＡＤ変換器１０５と、イコライザ１０６と、ビタビ復号器１０７と、期待値補正回路１０８とを備える。
【００４９】
光ピックアップ１０２は、光磁気ディスク１０１にレーザ光を照射し、その反射光を検出する。ＰＬＬ回路１０３は、光ピックアップ１０２が検出したファインクロックマーク信号ＴＰＰに基づいて、ファインクロックマーク信号ＴＰＰの成分間に一定個数の周期信号、たとえば、５３２個の周期信号が存在するように基準クロックＣＬＫを生成する。そして、ＰＬＬ回路１０３は、生成した基準クロックＣＬＫをＡＤ変換器１０５、イコライザ１０６、ビタビ復号器１０７、および期待値補正回路１０８へ出力する。
【００５０】
ＢＰＦ１０４は、光ピックアップ１０２が再生した再生信号ＲＦの高域または低域をカットする。ＡＤ変換器１０５は、基準クロックＣＬＫに同期して再生信号ＲＦをサンプリングし、再生信号ＲＦをアナログ信号からデジタル信号に変換する。イコライザ１０６は、基準クロックＣＬＫに同期してデジタル信号に変換された再生信号ＲＦにＰＲ（１，１）波形等化を行なう。つまり、イコライザ１０６は、再生信号ＲＦの前後のデータが１対１に波形干渉するように等化する。ビタビ復号器１０７は、期待値補正回路１０８からの期待値を用いて、基準クロックＣＬＫに同期して再生信号ＲＦを多値から２値に変換し、その変換した再生信号ＤＡＴを出力する。期待値補正回路１０８は、後述する方法によってビタビ復号器１０７における期待値を補正し、その補正した期待値をビタビ復号器１０７へ出力する。
【００５１】
なお、ビタビ復号器１０７から出力された再生信号ＤＡＴは、記録時に施された変調を復調する処理が施されて再生データとして出力される。また、図５においては、光磁気ディスク１０１を所定の回転数で回転するスピンドルモータ、および光ピックアップ１０２に含まれる対物レンズのフォーカスサーボおよびトラッキングサーボを行なうサーボ系等は省略されている。
【００５２】
図６を参照して、ビタビ復号器１０７は、ブランチメトリック演算部１１０と、パスメトリック演算部１１１と、パスメモリ１１２とを含む。ブランチメトリック演算部１１０は、再生信号のサンプリングデータと期待値との誤差Ｄ＋，Ｄ０，Ｄ−を演算し、その演算した誤差Ｄ＋，Ｄ０，Ｄ−を期待値補正回路１０８へ出力する。また、ブランチメトリック演算部１１０は、期待値補正回路１０８において補正された期待値Ｅ＋，Ｅ０，Ｅ−を受け、サンプリングデータと期待値Ｅ＋，Ｅ０，Ｅ−との２乗誤差ＢＭ＋，Ｂ０，Ｂ−を基準クロックＣＬＫに同期して演算し、その演算した２乗誤差ＢＭ＋，Ｂ０，Ｂ−をパスメトリック演算部１１１へ出力する。
【００５３】
パスメトリック演算部１１１は、２乗誤差ＢＭ＋，ＢＭ０，ＢＭ−に基づいて、累積誤差を演算し、その演算した累積誤差が小さくなるような選択信号ＳＥＬ０００，ＳＥＬ０１１，ＳＥＬ１００，ＳＥＬ１１１を生成してパスメモリ１１２へ出力する。パスメモリ１１２は、選択信号ＳＥＬ０００，ＳＥＬ０１１，ＳＥＬ１００，ＳＥＬ１１１に基づいて、最も確からしいデータ列を選択し、２値から成る再生信号ＤＡＴを出力する。
【００５４】
図７を参照して、ブランチメトリック演算部１１０は、減算器２０１〜２０３と、２乗器２０４〜２０６と、フリップフロップ２０７〜２０９とを含む。減算器２０１は、サンプリングデータから期待値Ｅ＋を減算して誤差Ｄ＋を求め、その求めた誤差Ｄ＋を期待値補正回路１０８および２乗器２０４へ出力する。減算器２０２は、サンプリングデータから期待値Ｅ０を減算して誤差Ｄ０を求め、その求めた誤差Ｄ０を期待値補正回路１０８および２乗器２０５へ出力する。減算器２０３は、サンプリングデータから期待値Ｅ−を減算して誤差Ｄ−を求め、その求めた誤差Ｄ−を期待値補正回路１０８および２乗器２０６へ出力する。
【００５５】
２乗器２０４は、誤差Ｄ＋の２乗を演算してブランチメトリックＢＭ＋をフリップフロップ２０７へ出力する。２乗器２０５は、誤差Ｄ０の２乗を演算してブランチメトリックＢＭ０をフリップフロップ２０８へ出力する。２乗器２０６は、誤差Ｄ−の２乗を演算してブランチメトリックＢＭ−をフリップフロップ２０９へ出力する。フリップフロップ２０７は、ブランチメトリックＢＭ＋を基準クロックＣＬＫの１クロック分だけ遅延させてパスメトリック演算部１１１へ出力する。フリップフロップ２０８は、ブランチメトリックＢＭ０を基準クロックＣＬＫの１クロック分だけ遅延させてパスメトリック演算部１１１へ出力する。フリップフロップ２０９は、ブランチメトリックＢＭ−を基準クロックＣＬＫの１クロック分だけ遅延させてパスメトリック演算部１１１へ出力する。
【００５６】
このように、ブランチメトリック演算部１１０は、サンプリングデータと各期待値Ｅ＋，Ｅ０，Ｅ−との誤差および２乗誤差を演算し、その演算した誤差を期待値補正回路１０８へ出力し、２乗誤差をパスメトリック演算部１１１へ出力する。ここで、期待値がＥ＋，Ｅ０，Ｅ−の３個であるのは、ＰＲ（１，１）符号化方式において、サンプリングデータは理想的には３値となるため、最も確からしい系列を選択するためにはサンプリングデータが該３個の理想値のうちどの理想値に最も近いかを測定する必要があり、その基準値として３個の期待値が必要であるからである。この３個の理想値の最も大きい値を第１の理想値とし、最も小さい値を第２の理想値とし、第１の理想値と第２の理想値との中間値を第３の理想値とする。
【００５７】
パスメトリック演算部１１１は、加算器２１０〜２１７と、比較器２１８〜２２１と、セレクタ２２２〜２２５と、フリップフロップ２２６〜２３７とを含む。比較器２１８は、パスメトリックＰＭ１１１をパスメトリックＰＭ０１１と比較し、小さいパスメトリックを選択するための選択信号をセレクタ２２２およびフリップフロップ２２６へ出力する。セレクタ２２２は、比較器２１８からの選択信号に基づいてパスメトリックＰＭ０１１，ＰＭ１１１のうち小さい方のパスメトリックを選択し、その選択したパスメトリックをパスメトリックＰＭ１１として加算器２１０，２１２へ出力する。加算器２１０は、ブランチメトリック演算部１１０からのブランチメトリックＢＭ＋とセレクタ２２２からのパスメトリックＰＭ１１とを加算し、その加算結果をフリップフロップ２２７へ出力する。フリップフロップ２２７は、加算器２１０からの加算結果を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした加算結果を新たなパスメトリックＰＭ１１１として比較器２１８へ出力する。また、フリップフロップ２２６は、比較器２１８からの選択信号を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした選択信号を選択信号ＳＥＬ１１１としてパスメモリ１１２へ出力する。
【００５８】
比較器２１９は、パスメトリックＰＭ１０１をパスメトリックＰＭ００１と比較し、小さい方のパスメトリックを選択するための選択信号をセレクタ２２３およびフリップフロップ２２８へ出力する。セレクタ２２３は、比較器２１９からの選択信号に基づいてパスメトリックＰＭ００１，ＰＭ１０１のうち小さい方のパスメトリックを選択し、その選択したパスメトリックをパスメトリックＰＭ０１として加算器２１１，２１３へ出力する。加算器２１１は、ブランチメトリック演算部１１０からのブランチメトリックＢＭ＋とセレクタ２２３からのパスメトリックＰＭ０１とを加算し、その加算結果をフリップフロップ２２９へ出力する。フリップフロップ２２９は、加算器２１１からの加算結果を基準クロックＣＬＫの１クロック分だけ遅延して新たなパスメトリックＰＭ０１１として比較器２１８へ出力する。また、フリップフロップ２２８は、比較器２１９からの選択信号を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした選択信号を選択信号ＳＥＬ０１１としてパスメモリ１１２へ出力する。
【００５９】
比較器２２０は、パスメトリックＰＭ１１０をパスメトリックＰＭ０１０と比較し、小さい方のパスメトリックを選択するための選択信号をセレクタ２２４およびフリップフロップ２３５へ出力する。セレクタ２２４は、比較器２２０からの選択信号に基づいてパスメトリックＰＭ１１０，ＰＭ０１０のうち小さい方のパスメトリックを選択し、その選択したパスメトリックをパスメトリックＰＭ１０として加算器２１４，２１６へ出力する。加算器２１６は、ブランチメトリック演算部１１０からのブランチメトリックＢＭ−とセレクタ２２４からのパスメトリックＰＭ１０とを加算し、その加算結果をフリップフロップ２３４へ出力する。フリップフロップ２３４は、加算器２１６からの加算結果を基準クロックＣＬＫの１クロック分だけ遅延して新たなパスメトリックＰＭ１００として比較器２２１へ出力する。また、フリップフロップ２３５は、比較器２２０からの選択信号を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした選択信号を選択信号ＳＥＬ１００としてパスメモリ１１２へ出力する。
【００６０】
比較器２２１は、パスメトリックＰＭ１００をパスメトリックＰＭ０００と比較し、小さい方のパスメトリックを選択するための選択信号をセレクタ２２５およびフリップフロップ２３７へ出力する。セレクタ２２５は、比較器２２１からの選択信号に基づいてパスメトリックＰＭ１００，ＰＭ０００のうち小さい方のパスメトリックを選択し、その選択したパスメトリックをパスメトリックＰＭ００として加算器２１５，２１７へ出力する。加算器２１７は、ブランチメトリック演算部１１０からのブランチメトリックＢＭ−とセレクタ２２５からのパスメトリックＰＭ００とを加算し、その加算結果をフリップフロップ２３６へ出力する。フリップフロップ２３６は、加算器２１７からの加算結果を基準クロックＣＬＫの１クロック分だけ遅延して新たなパスメトリックＰＭ０００として比較器２２１へ出力する。また、フリップフロップ２３７は、比較器２２１からの選択信号を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした選択信号を選択信号ＳＥＬ０００としてパスメモリ１１２へ出力する。
【００６１】
加算器２１２は、セレクタ２２２からのパスメトリックＰＭ１１とブランチメトリック演算部１１０からのブランチメトリックＢＭ０とを加算し、その加算結果をフリップフロップ２３０へ出力する。フリップフロップ２３０は、加算器２１２からの加算結果を基準クロックＣＬＫの１クロック分だけ遅延してパスメトリックＰＭ１１０として比較器２２０へ出力する。
【００６２】
加算器２１３は、セレクタ２２３からのパスメトリックＰＭ０１とブランチメトリック演算部１１０からのブランチメトリックＢＭ０とを加算し、その加算結果をフリップフロップ２３１へ出力する。フリップフロップ２３１は、加算器２１３からの加算結果を基準クロックＣＬＫの１クロック分だけ遅延してパスメトリックＰＭ０１０として比較器２２０へ出力する。
【００６３】
加算器２１４は、セレクタ２２４からのパスメトリックＰＭ１０とブランチメトリック演算部１１０からのブランチメトリックＢＭ０とを加算し、その加算結果をフリップフロップ２３２へ出力する。フリップフロップ２３２は、加算器２１４からの加算結果を基準クロックＣＬＫの１クロック分だけ遅延してパスメトリックＰＭ１０１として比較器２１９へ出力する。
【００６４】
加算器２１５は、セレクタ２２５からのパスメトリックＰＭ００とブランチメトリック演算部１１０からのブランチメトリックＢＭ０とを加算し、その加算結果をフリップフロップ２３３へ出力する。フリップフロップ２３３は、加算器２１５からの加算結果を基準クロックＣＬＫの１クロック分だけ遅延してパスメトリックＰＭ００１として比較器２１９へ出力する。
【００６５】
このように、パスメトリック演算部１１１は、ブランチメトリック演算部１１０から受けたブランチメトリックＢＭ＋，ＢＭ０，ＢＭ−に対する累積誤差（パスメトリック）を演算し、小さい累積誤差を選択するための選択信号ＳＥＬ０００，ＳＥＬ１００，ＳＥＬ０１１，ＳＥＬ１１１をパスメモリ１１２へ出力する。
【００６６】
図８を参照して、パスメモリ１１２は、フリップフロップ３０１〜３２４と、セレクタ３２５〜３４０と、最尤データ列決定手段３４１とを含む。フリップフロップ３０１，３０２，３０４，３０５は、電源ノード３４２から供給された電源電圧ＶＣＣから成るデジタルデータ「１」を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチしたデジタルデータ「１」を、それぞれ、セレクタ３２５，３２６、セレクタ３２７，３２８、セレクタ３３１，３３２、およびセレクタ３２５，３２６へ出力する。また、フリップフロップ３０３，３０６，３０７，３０８は、接地ノード３４３から供給された接地電圧ＧＮＤから成るデジタルデータ「０」を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチしたデジタルデータ「０」を、それぞれ、セレクタ３２９，３３０、セレクタ３２７，３２８、セレクタ３２９，３３０、およびセレクタ３３１，３３２へ出力する。
【００６７】
セレクタ３２５は、選択信号ＳＥＬ１１１に基づいて、フリップフロップ３０１，３０５から入力された２つのデジタルデータのうちのいずれかを選択し、その選択したデジタルデータをフリップフロップ３０９へ出力する。セレクタ３２６は、選択信号ＳＥＬ０１１に基づいて、フリップフロップ３０１，３０５から入力された２つのデジタルデータのうちのいずれかを選択し、その選択したデジタルデータをフリップフロップ３１０へ出力する。セレクタ３２７は、選択信号ＳＥＬ１１１に基づいて、フリップフロップ３０２，３０６から入力された２つのデジタルデータのうちのいずれかを選択し、その選択したデジタルデータをフリップフロップ３１１へ出力する。セレクタ３２８は、選択信号ＳＥＬ０１１に基づいて、フリップフロップ３０２，３０６から入力された２つのデジタルデータのうちのいずれかを選択し、その選択したデジタルデータをフリップフロップ３１２へ出力する。
【００６８】
セレクタ３２９は、選択信号ＳＥＬ１００に基づいて、フリップフロップ３０３，３０７から入力された２つのデジタルデータのうちのいずれかを選択し、その選択したデジタルデータをフリップフロップ３１３へ出力する。セレクタ３３０は、選択信号ＳＥＬ０００に基づいて、フリップフロップ３０３，３０７から入力された２つのデジタルデータのうちのいずれかを選択し、その選択したデジタルデータをフリップフロップ３１４へ出力する。セレクタ３３１は、選択信号ＳＥＬ１００に基づいて、フリップフロップ３０４，３０８から入力された２つのデジタルデータのうちのいずれかを選択し、その選択したデジタルデータをフリップフロップ３１５へ出力する。セレクタ３３２は、選択信号ＳＥＬ０００に基づいて、フリップフロップ３０４，３０８から入力された２つのデジタルデータのうちのいずれかを選択し、その選択したデジタルデータをフリップフロップ３１６へ出力する。
【００６９】
フリップフロップ３０９〜３１６は、それぞれ、セレクタ３２５〜３３２から入力されたデジタルデータを基準クロックＣＬＫの１クロック分だけラッチし、そのラッチしたデジタルデータを次段の対応するセレクタへ出力する。
【００７０】
セレクタ３３３，３３５は、選択信号ＳＥＬ１１１に基づいて２つのデジタルデータのいずれかを選択する。セレクタ３３４，３３６は、選択信号ＳＥＬ０１１に基づいて２つのデジタルデータのいずれかを選択する。セレクタ３３７，３３９は、選択信号ＳＥＬ１００に基づいて２つのデジタルデータのいずれかを選択する。セレクタ３３８，３４０は、選択信号ＳＥＬ０００に基づいて２つのデジタルデータのいずれかを選択する。
【００７１】
フリップフロップ３１７〜３２４は、それぞれ、セレクタ３３３〜３４０からのデジタルデータを基準クロックＣＬＫの１クロック分だけラッチし、そのラッチしたデジタルデータを最尤データ列決定手段３４１へ出力する。最尤データ列決定手段３４１は、多数決法またはパスメトリック最小法等により最も確からしい２値データを選択して出力する。
【００７２】
図９を参照して、期待値補正回路１０８は、コンパレータ６０３と、しきい値設定部６０４と、絶対値演算部６０５と、最小差分判定部６０６と、ＡＮＤゲート６０７と、フリップフロップ６０９，６１５と、期待値演算部６１４と、平均化回路６１６と、差分回路６１７とを含む。
【００７３】
絶対値演算部６０５は、ビタビ復号器１０７のブランチメトリック演算部１１０から入力された誤差Ｄ＋，Ｄ０，Ｄ−の絶対値｜Ｄ＋｜，｜Ｄ０｜，｜Ｄ−｜を演算し、その演算した絶対値｜Ｄ＋｜，｜Ｄ０｜，｜Ｄ−｜を最小差分判定部６０６へ出力し、絶対値｜Ｄ０｜をフリップフロップ６０９へ出力する。
【００７４】
差分回路６１７は、減算器６００と、フリップフロップ６０１と、絶対値演算部６０２とを含む。フリップフロップ６０１は、誤差Ｄ０を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした誤差Ｄ０を減算器６００へ出力する。減算器６００は、フリップフロップ６０１からの誤差と誤差Ｄ０との差分Δｄを演算し、その演算結果を絶対値演算部６０２へ出力する。絶対値演算部６０２は、差分Δｄの絶対値｜Δｄ｜を演算してコンパレータ６０３へ出力する。しきい値設定部６０４は、パーソナルコンピュータ、マイコン、および回路等により設定されたしきい値Ｄｓｅｔを保持し、しきい値Ｄｓｅｔをコンパレータ６０３へ出力する。つまり、差分回路６１７は、サンプリングデータと期待値Ｅ０との誤差Ｄ０の１クロック前からの変化を演算し、その演算結果をコンパレータ６０３へ出力する。したがって、絶対値｜Δｄ｜は、サンプリングデータの１クロック前からの変動を示す。
【００７５】
コンパレータ６０３は、絶対値｜Δｄ｜をしきい値Ｄｓｅｔと比較し、｜Δｄ｜＞ＤｓｅｔのときＬ（論理ロー）レベルであり、｜Δｄ｜＜ＤｓｅｔのときＨ（論理ハイ）レベルである信号ＤｅｎａをＡＮＤゲート６０７へ出力する。つまり、コンパレータ６０３は、サンプリングデータの変動が大きい領域ではＬレベルであり、サンプリングデータの変動が小さい領域ではＨレベルである信号ＤｅｎａをＡＮＤゲート６０７へ出力する。
【００７６】
最小差分判定部６０６は、入力された絶対値｜Ｄ＋｜，｜Ｄ０｜，｜Ｄ−｜のうち、いずれが最小かを判定し、絶対値｜Ｄ＋｜が最小のときＨレベルの信号ｍｉｎＤ＋を出力し、絶対値｜Ｄ−｜が最小のときＨレベルの信号ｍｉｎＤ−を出力し、絶対値｜Ｄ０｜が最小のときＬレベルの信号を出力する。ＡＮＤゲート６０７は、信号ｍｉｎＤ＋またはｍｉｎＤ−と信号Ｄｅｎａとの論理積を演算して信号Ｄｅｎａ＋またはＤｅｎａ−を出力する。フリップフロップ６０９は、信号Ｄｅｎａ＋またはＤｅｎａ−がＨレベルである期間の絶対値を、絶対値｜Ｄ０｜から抽出し、その抽出した絶対値を平均化回路６１６へ出力する。フリップフロップ６１５は、信号Ｄｅｎａ＋またはＤｅｎａ−を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした信号Ｄｅｎａ＋またはＤｅｎａ−を平均化回路６１６へ出力する。
【００７７】
平均化回路６１６は、乗算器６１０，６１２と、加算器６１３と、フリップフロップ６１１とから成る。乗算器６１０は、フリップフロップ６０９によってラッチされた絶対値｜Ｄ０｜をα（０＜α＜１）倍して加算器６１３へ出力する。加算器６１３は、乗算器６１０の出力値と乗算器６１２の出力値とを加算してフリップフロップ６１１へ出力する。フリップフロップ６１１は、信号Ｄｅｎａ＋またはＤｅｎａ−がＨレベルである期間の平均値を、加算器６１３より出力された平均値から抽出し、その抽出した平均値を乗算器６１２および期待値演算部６１４へ出力する。乗算器６１２は、フリップフロップ６１１からの平均値を１−α倍して加算器６１３へ出力する。したがって、平均化回路６１６は、絶対値｜Ｄ０｜をα倍した値と、１クロック前の平均値を１−α倍した値とを加算することにより絶対値｜Ｄ０｜を平均化する。
【００７８】
期待値演算部６１４は、平均化回路６１６からの出力値に基づいて補正期待値Ｅ＋を演算し、再生信号のＤＣレベルまたは期待値Ｅ０に対し、演算した補正期待値Ｅ＋と対称な位置となる補正期待値Ｅ−を演算し、補正期待値Ｅ＋，Ｅ−をビタビ復号器１０７へ出力する。
【００７９】
図１０を参照して、期待値補正回路１０８における期待値の補正動作について説明する。光ピックアップ１０２により光磁気ディスク１０１から検出された再生信号は、ＢＰＦ１０４により高域または低域とがカットされ、ＡＤ変換器１０５により基準クロックＣＬＫに同期してサンプリングされ、イコライザ１０６によって波形等化されてビタビ復号器１０７へ入力される。したがって、ビタビ復号器１０７は、多値から成る再生信号ＲＦを受ける。そして、ビタビ復号器１０７のブランチメトリック演算部１１０は、入力された再生信号ＲＦの各サンプリングデータと期待値Ｅ＋，Ｅ０，Ｅ−との誤差Ｄ＋，Ｄ０，Ｄ−を演算して期待値補正回路１０８へ出力する。
【００８０】
期待値補正回路１０８においては、絶対値演算部６０５は、入力された誤差Ｄ＋，Ｄ０，Ｄ−の絶対値を演算し、その演算した絶対値｜Ｄ＋｜，｜Ｄ０｜，｜Ｄ−｜を最小差分判定部６０６へ出力するとともに、絶対値｜Ｄ０｜をフリップフロップ６０９へ出力する。そして、最小差分判定部６０６は、絶対値｜Ｄ＋｜，｜Ｄ０｜，｜Ｄ−｜に基づいて、上述した方法によって信号ｍｉｎＤ＋，またはｍｉｎＤ−を生成し、その生成した信号ｍｉｎＤ＋，またはｍｉｎＤ−をＡＮＤゲート６０７へ出力する。
【００８１】
一方、差分回路６１７は、誤差Ｄ０の１クロック前との差分を演算し、その演算した差分の絶対値｜Δｄ｜をコンパレータ６０３へ出力する。コンパレータ６０３は、絶対値｜Δｄ｜をしきい値Ｄｓｅｔと比較して信号ＤｅｎａをＡＮＤゲート６０７へ出力する。ＡＮＤゲート６０７は、信号ｍｉｎＤ＋，またはｍｉｎＤ−と信号Ｄｅｎａとの論理積を演算して信号Ｄｅｎａ＋，またはＤｅｎａ−をフリップフロップ６１５へ出力する。フリップフロップ６１５は、信号Ｄｅｎａ＋，またはＤｅｎａ−を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした信号Ｄｅｎａ＋，またはＤｅｎａ−を平均化回路６１６へ出力する。
【００８２】
フリップフロップ６０９は、信号Ｄｅｎａ＋，またはＤｅｎａ−がＨレベルの期間の絶対値を、絶対値演算部６０５より出力された絶対値｜Ｄ０｜から抽出し、その抽出した絶対値を平均化回路６１６へ出力する。
【００８３】
平均化回路６１６は、上述した方法によって絶対値｜Ｄ０｜を平均化し、その平均化した絶対値を期待値演算部６１４へ出力する。この場合、平均化回路６１６へ入力される絶対値｜Ｄ０｜は、サンプリングデータと期待値Ｅ０との誤差の絶対値であるので、信号Ｄｅｎａ＋または信号Ｄｅｎａ−がＨレベルの期間、第１の理想値または第２の理想値の絶対値を有する。つまり、信号Ｄｅｎａ＋または信号Ｄｅｎａ−がＨレベル期間、絶対値｜Ｄ０｜をフリップフロップ６０９によってラッチすることによって、再生信号ＲＦのうち、第１の理想値または第２の理想値の絶対値に近い値が抽出される。
【００８４】
そして、期待値演算部６１４は、平均化回路６１６から入力された平均値に基づいて、上述した方法によって期待値を補正し、その補正した期待値Ｅ＋，Ｅ−をビタビ復号器１０７へ出力する。
【００８５】
このように、期待値補正回路１０８は、再生信号ＲＦのうち、振幅がほぼ一定である領域１１〜１６の振幅値を抽出し、その抽出した振幅値の平均値を求めることによって期待値Ｅ＋，Ｅ−を補正する。ここで、期待値Ｅ０を補正しないのは、再生信号ＲＦは、再生信号のＤＣ成分レベルを基準にしてプラス側とマイナス側とで上下対称であることを前提としているからである。
【００８６】
再び、図５を参照して、光ディスク装置１００における信号の再生動作について説明する。なお、以下の説明においては、スピンドルモータの駆動、光ピックアップ１０２に含まれる半導体レーザの駆動、および光ピックアップ１０２に含まれる対物レンズのトラッキングサーボやフォーカスサーボが完了していることを前提として説明する。
【００８７】
光ピックアップ１０２は、レーザ光を光磁気ディスク１０１に照射し、その反射光を検出することによってファインクロックマーク信号ＴＰＰおよび再生信号ＲＦを検出し、その検出した再生信号ＲＦをＢＰＦ１０４へ出力し、ファインクロックマーク信号ＴＰＰをＰＬＬ回路１０３へ出力する。
【００８８】
ＰＬＬ回路１０３は、ファインクロックマーク信号ＴＰＰに基づいて基準クロックＣＬＫを生成し、その生成した基準クロックＣＬＫをＡＤ変換器１０５、イコライザ１０６、ビタビ復号器１０７、および期待値補正回路１０８へ出力する。
【００８９】
ＢＰＦ１０４は、光ピックアップ１０２からの再生信号の高域または低域をカットし、ＡＤ変換器１０５は、基準クロックＣＬＫに同期して再生信号をサンプリングする。そして、イコライザ１０６は、基準クロックＣＬＫに同期してサンプリングデータから成る再生信号の波形等化を行ない、ビタビ復号器１０７へ再生信号を出力する。
【００９０】
そうすると、ビタビ復号器１０７のブランチメトリック演算部１１０は、サンプリングデータと期待値Ｅ＋，Ｅ０，Ｅ−との誤差Ｄ＋，Ｄ０，Ｄ−を演算して期待値補正回路１０８へ出力する。期待値補正回路１０８は、上述した方法によって期待値Ｅ＋，Ｅ−を補正し、その補正した期待値Ｅ＋，Ｅ−をビタビ復号器１０７へ出力する。ビタビ復号器１０７は、補正された期待値Ｅ＋，Ｅ−と、保持している期待値Ｅ０とを用いて再生信号ＲＦを上述した方法によって多値から２値に変換して２値データから成る再生信号ＤＡＴを出力する。その後、再生信号ＤＡＴは、復調を施されて再生データとして出力される。これにより、光磁気ディスク１０１からの再生動作が終了する。
【００９１】
実施の形態１によれば、光ディスク装置は、再生信号の振幅に応じてビタビ復号における期待値を補正する期待値補正回路を備えるので、再生信号の振幅が変動しても正確にビタビ復号を行なうことができる。その結果、信号を正確に再生できる。
【００９２】
［実施の形態２］
図１１を参照して、実施の形態２による光ディスク装置１００Ａは、光ディスク装置１００の期待値補正回路１０８を期待値補正回路１０８Ａに代えたものであり、その他は、光ディスク装置１００と同じである。
【００９３】
図１２を参照して、期待値補正回路１０８Ａは、セレクタ７０１と、最小差分判断部７０２と、差分回路６１７と、コンパレータ６０３と、しきい値設定部６０４と、ＡＮＤゲート６０８と、フリップフロップ６０９，６１５と、平均化回路７０７と、期待値演算部７０８とを含む。コンパレータ６０３、しきい値設定部６０４、フリップフロップ６０９，６１５、および差分回路６１７については、上述したとおりである。
【００９４】
最小差分判断部７０２は、ビタビ復号器１０７から入力された誤差Ｄ＋，Ｄ０，Ｄ−のうち、いずれが最小であるかを判断し、誤差Ｄ＋が最小であるときＨレベルの信号ｍｉｎＤ＋と誤差Ｄ＋を選択するための選択信号とを生成し、誤差Ｄ−が最小であるときＨレベルの信号ｍｉｎＤ−と誤差Ｄ−を選択するための選択信号とを生成し、誤差Ｄ０が最小であるときＨレベルの信号を生成する。そして、最小差分判断部７０２は、生成した信号ｍｉｎＤ＋，またはｍｉｎＤ−をＡＮＤゲート６０８へ出力し、選択信号をセレクタ７０１へ出力する。
【００９５】
セレクタ７０１は、最小差分判断部７０２からの選択信号に基づいて、誤差Ｄ＋，Ｄ−のいずれかを選択し、その選択した誤差Ｄ＋またはＤ−をフリップフロップ６０９および差分回路６１７へ出力する。ＡＮＤゲート６０８は、信号ｍｉｎＤ＋，またはｍｉｎＤ−とコンパレータ６０３からの信号Ｄｅｎａとの論理積を演算する。
【００９６】
平均化回路７０７は、乗算器７０４と、加算器７０６と、フリップフロップ７０３と、リミッタ７０５とを含む。乗算器７０４は、フリップフロップ６０９からの出力値をβ（０＜β＜１）倍して加算器７０６へ出力する。加算器７０６は、乗算器７０４からの出力値とリミッタ７０５からの出力値とを加算する。フリップフロップ７０３は、フリップフロップ６１５によって基準クロックＣＬＫの１クロック分だけラッチされた信号Ｄｅｎａ＋，またはＤｅｎａ−がＨレベルの期間、加算器７０６からの出力値をラッチし、そのラッチした出力値をリミッタ７０５へ出力する。リミッタ７０５は、予め設定された上限値と下限値とを有し、入力された値が予め設定された下限値から上限値までの範囲外にあるとき、上限値または下限値を出力値として加算器７０６および期待値演算部７０８へ出力する。
【００９７】
平均化回路７０７は、入力された誤差Ｄ＋またはＤ−を、１クロック前の平均値と加算することにより、誤差Ｄ＋またはＤ−の平均値を演算して期待値演算部７０８へ出力する。平均化回路７０７においてリミッタ７０５が設けられているのは、平均化回路７０７に入力される値は、誤差Ｄ＋またはＤ−の絶対値ではないため、平均化の処理過程において平均値が大きくマイナス方向にシフトし、平均化回路７０７が暴走するのを防止するためである。
【００９８】
期待値演算部７０８は、平均化回路７０７からの入力に基づいて期待値Ｅ＋または期待値Ｅ−を補正し、その補正した期待値Ｅ＋または期待値Ｅ−をビタビ復号器１０７へ出力する。
【００９９】
期待値補正回路１０８Ａにおける期待値Ｅ＋，Ｅ−の補正動作について説明する。最小差分判断部７０２は、入力された誤差Ｄ＋，Ｄ０，Ｄ−のいずれが最小かを判断し、上述したように信号ｍｉｎＤ＋，ｍｉｎＤ−および選択信号を生成するとともに、信号ｍｉｎＤ＋，ｍｉｎＤ−をＡＮＤゲート６０８へ出力し、選択信号をセレクタ７０１へ出力する。セレクタ７０１は、最小差分判断部７０２からの選択信号に基づいて、誤差Ｄ＋または誤差Ｄ−を選択して差分回路６１７およびフリップフロップ６０９へ出力する。
【０１００】
差分回路６１７は、入力された誤差Ｄ＋またはＤ−の１クロック前との差分を演算し、その演算した差分の絶対値｜Δｄ｜をコンパレータ６０３へ出力する。コンパレータ６０３は、絶対値｜Δｄ｜をしきい値Ｄｓｅｔと比較し、信号ＤｅｎａをＡＮＤゲート６０８へ出力する。そして、ＡＮＤゲート６０８は、信号ｍｉｎＤ＋，またはｍｉｎＤ−と信号Ｄｅｎａとの論理積を演算して信号Ｄｅｎａ＋またはＤｅｎａ−をフリップフロップ６０９，６１５へ出力する。フリップフロップ６０９は、信号Ｄｅｎａ＋またはＤｅｎａ−がＨレベルである期間の誤差を、セレクタ７０１により選択された誤差Ｄ＋またはＤ−から抽出し、その抽出した誤差を平均化回路７０７へ出力する。
【０１０１】
フリップフロップ６１５は、信号Ｄｅｎａ＋またはＤｅｎａ−を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした信号Ｄｅｎａ＋またはＤｅｎａ−を平均化回路７０７へ出力する。そうすると、平均化回路７０７は、上述した方法により、誤差Ｄ＋またはＤ−の平均値を演算し、その演算した平均値を期待値演算部７０８へ出力する。期待値演算部７０８は、平均化回路７０７から入力された平均値に基づいて期待値Ｅ＋，Ｅ−を補正し、その補正した期待値Ｅ＋，Ｅ−をビタビ復号器１０７へ出力する。この場合、期待値演算部７０８は、期待値Ｅ＋，Ｅ−の基準値を保持しており、この基準値を平均化回路７０７から入力された平均値によって補正し、その補正した期待値Ｅ＋，Ｅ−をビタビ復号器１０７へ出力する。より具体的には、期待値演算部７０８は、基準期待値を保持しており、平均化回路７０７から入力された平均値を基準期待値に加算することによって期待値Ｅ＋を補正し、その補正した期待値Ｅ＋と、再生信号のＤＣ成分または期待値Ｅ０に対し、補正した期待値Ｅ＋と対称な位置となる期待値Ｅ−とを出力する。
【０１０２】
このように、期待値補正回路１０８Ａは、図１０に示す再生信号ＲＦのうち領域１１〜１６のサンプリングデータと期待値との誤差を抽出し、その抽出した誤差の平均値を演算して期待値Ｅ＋，Ｅ−を補正する。
【０１０３】
その他は、実施の形態１と同じである。
実施の形態２によれば、光ディスク装置は、再生信号の振幅に応じてビタビ復号における期待値を補正する期待値補正回路を備えるので、再生信号の振幅が変動しても正確にビタビ復号を行なうことができる。その結果、信号を正確に再生できる。
【０１０４】
［実施の形態３］
図１３を参照して、実施の形態３による光ディスク装置１００Ｂは、光ディスク装置１００の期待値補正回路１００を期待値補正回路１０８Ｂに代えたものであり、その他は、光ディスク装置１００と同じである。
【０１０５】
図１４を参照して、期待値補正回路１０８Ｂは、コンパレータ６０３と、しきい値設定部６０４と、絶対値演算部６０５と、最小差分判定部８０１と、差分回路６１７と、ＡＮＤゲート６０７Ａ，６０７Ｂ，６０７Ｃと、フリップフロップ６０９Ａ，６０９Ｂ，６０９Ｃ，６１５Ａ，６１５Ｂ，６１５Ｃと、平均化回路６１６Ａ，６１６Ｂ，６１６Ｃと、期待値演算部８０２とを含む。コンパレータ６０３、しきい値設定部６０４、絶対値演算部６０５、および差分回路６１７については、上述したとおりである。平均化回路６１６Ａ，６１６Ｂ，６１６Ｃは、図９に示す平均化回路６１６と同じ回路構成から成る。
【０１０６】
最小差分判定部８０１は、絶対値演算部６０５から入力された絶対値｜Ｄ＋｜，｜Ｄ０｜，｜Ｄ−｜のいずれが最小かを判定し、絶対値｜Ｄ＋｜が最小であるとき、Ｈレベルの信号ｍｉｎＤ＋とＬレベルの信号ｍｉｎＤ０，ｍｉｎＤ−を出力し、絶対値｜Ｄ０｜が最小であるとき、Ｈレベルの信号ｍｉｎＤ０とＬレベルの信号ｍｉｎＤ＋，ｍｉｎＤ−を出力し、絶対値｜Ｄ−｜が最小であるとき、Ｈレベルの信号ｍｉｎＤ−とＬレベルの信号ｍｉｎＤ＋，ｍｉｎＤ０を出力する。
【０１０７】
ＡＮＤゲート６０７Ａは、信号ｍｉｎＤ＋と信号Ｄｅｎａとの論理積を演算して信号Ｄｅｎａ＋をフリップフロップ６０９Ａ，６１５Ａへ出力する。ＡＮＤゲート６０７Ｂは、信号ｍｉｎＤ０と信号Ｄｅｎａとの論理積を演算して信号Ｄｅｎａ０をフリップフロップ６０９Ｂ，６１５Ｂへ出力する。ＡＮＤゲート６０７Ｃは、信号ｍｉｎＤ−と信号Ｄｅｎａとの論理積を演算して信号Ｄｅｎａ−をフリップフロップ６０９Ｃ，６１５Ｃへ出力する。
【０１０８】
フリップフロップ６０９Ａは、信号Ｄｅｎａ＋がＨレベルである期間の誤差を、誤差Ｄ０から抽出し、その抽出した誤差を平均化回路６１６Ａへ出力する。フリップフロップ６０９Ｂは、信号Ｄｅｎａ０がＨレベルである期間の誤差を、誤差Ｄ０から抽出し、その抽出した誤差を平均化回路６１６Ｂへ出力する。フリップフロップ６０９Ｃは、信号Ｄｅｎａ−がＨレベルである期間の誤差を、誤差Ｄ０から抽出し、その抽出した誤差を平均化回路６１６Ｃへ出力する。
【０１０９】
フリップフロップ６１５Ａは、信号Ｄｅｎａ＋を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした信号Ｄｅｎａ＋を平均化回路６１６Ａへ出力する。フリップフロップ６１５Ｂは、信号Ｄｅｎａ０を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした信号Ｄｅｎａ０を平均化回路６１６Ｂへ出力する。フリップフロップ６１５Ｃは、信号Ｄｅｎａ−を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした信号Ｄｅｎａ−を平均化回路６１６Ｃへ出力する。
【０１１０】
平均化回路６１６Ａ，６１６Ｂ，６１６Ｃは、入力された誤差を上述した方法によって平均化し、その平均化した平均値を期待値演算部８０２へ出力する。期待値演算部８０２は、入力された平均値に基づいて期待値Ｅ＋，Ｅ０，Ｅ−を補正する。そして、期待値演算部８０２は、補正した期待値Ｅ＋，Ｅ０，Ｅ−をビタビ復号器１０７へ出力する。
【０１１１】
図１５を参照して、期待値補正回路１０８Ｂにおける期待値Ｅ＋，Ｅ０，Ｅ−の補正動作について説明する。ビタビ復号器１０７から誤差Ｄ＋，Ｄ０，Ｄ−が入力されると、絶対値演算部６０５は、誤差Ｄ＋，Ｄ０，Ｄ−の絶対値を演算し、絶対値｜Ｄ＋｜，｜Ｄ０｜，｜Ｄ−｜を最小差分判定部８０１へ出力する。最小差分判定部８０１は、入力された絶対値｜Ｄ＋｜，｜Ｄ０｜，｜Ｄ−｜のいずれが最小であるかを判定し、絶対値｜Ｄ＋｜が最小であるときＨレベルの信号ｍｉｎＤ＋とＬレベルの信号ｍｉｎＤ０，ｍｉｎＤ−とを生成し、絶対値｜Ｄ０｜が最小であるときＨレベルの信号ｍｉｎＤ０とＬレベルの信号ｍｉｎＤ＋，ｍｉｎＤ−とを生成し、絶対値｜Ｄ−｜が最小であるときＨレベルの信号ｍｉｎＤ−とＬレベルの信号ｍｉｎＤ＋，ｍｉｎＤ０とを生成する。
【０１１２】
一方、差分回路６１７は、上述したように、誤差Ｄ０の１クロック前の値との差分を演算し、その演算した差分の絶対値｜Δｄ｜をコンパレータ６０３へ出力し、コンパレータ６０３は、絶対値｜Δｄ｜をしきい値Ｄｓｅｔと比較し、上述した方法によって信号Ｄｅｎａを生成する。そして、ＡＮＤゲート６０７Ａは、信号ｍｉｎＤ＋と信号Ｄｅｎａとの論理積とを演算して信号Ｄｅｎａ＋をフリップフロップ６０９Ａ，６１５Ａへ出力する。また、ＡＮＤゲート６０７Ｂは、信号ｍｉｎＤ０と信号Ｄｅｎａとの論理積とを演算して信号Ｄｅｎａ０をフリップフロップ６０９Ｂ，６１５Ｂへ出力する。さらに、ＡＮＤゲート６０７Ｃは、信号ｍｉｎＤ−と信号Ｄｅｎａとの論理積とを演算して信号Ｄｅｎａ−をフリップフロップ６０９Ｃ，６１５Ｃへ出力する。
【０１１３】
そうすると、フリップフロップ６０９Ａは、入力された誤差Ｄ０および信号Ｄｅｎａ＋に基づいて、領域１１，１２，１５におけるサンプリングデータと期待値Ｅ０との誤差を抽出し、その抽出した誤差を平均化回路６１６Ａへ出力する。また、フリップフロップ６０９Ｂは、入力された誤差Ｄ０および信号Ｄｅｎａ０に基づいて、領域１７，１８，１９におけるサンプリングデータと期待値Ｅ０との誤差を抽出し、その抽出した誤差を平均化回路６１６Ｂへ出力する。さらに、フリップフロップ６０９Ｃは、入力された誤差Ｄ０および信号Ｄｅｎａ−に基づいて、領域１３，１４，１６におけるサンプリングデータと期待値Ｅ０との誤差を抽出し、その抽出した誤差を平均化回路６１６Ｃへ出力する。フリップフロップ６１５Ａ，６１５Ｂ，６１５Ｃは、それぞれ、信号Ｄｅｎａ＋，Ｄｅｎａ０，Ｄｅｎａ−を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした信号Ｄｅｎａ＋，Ｄｅｎａ０，Ｄｅｎａ−を、それぞれ、平均化回路６１６Ａ，６１６Ｂ，６１６Ｃへ出力する。
【０１１４】
平均化回路６１６Ａは、領域１１，１２，１５におけるサンプリングデータと期待値Ｅ０との誤差の平均値を演算して期待値演算部８０２へ出力する。また、平均化回路６１６Ｂは、領域１７，１８，１９におけるサンプリングデータと期待値Ｅ０との誤差の平均値を演算して期待値演算部８０２へ出力する。さらに、平均化回路６１６Ｃは、領域１３，１４，１６におけるサンプリングデータと期待値Ｅ０との誤差の平均値を演算して期待値演算部８０２へ出力する。
【０１１５】
そうすると、期待値演算部８０２は、入力された３つの平均値を用いて期待値Ｅ＋，Ｅ０，Ｅ−を補正し、その補正した期待値Ｅ＋，Ｅ０，Ｅ−をビタビ復号器１０７へ出力する。
【０１１６】
このように、期待値補正回路１０８Ｂは、サンプリングデータと期待値Ｅ０との誤差Ｄ０から最小な誤差を抽出し、その抽出した誤差の平均値を用いて期待値Ｅ＋，Ｅ０，Ｅ−を補正する。
【０１１７】
その他は、実施の形態１と同じである。
実施の形態３によれば、光ディスク装置は、再生信号の振幅に応じてビタビ復号における期待値を、再生信号のＤＣ成分レベルにおける期待値も含めて補正する期待値補正回路を備えるので、再生信号のＤＣ成分が変動しても正確にビタビ復号を行なうことができる。その結果、信号を正確に再生できる。
【０１１８】
［実施の形態４］
図１６を参照して実施の形態４による光ディスク装置１００Ｃは、光ディスク装置１００の期待値補正回路１０８を期待値補正回路１０８Ｃに代えたものであり、その他は、光ディスク装置１００と同じである。
【０１１９】
図１７を参照して、期待値補正回路１０８Ｃは、最小差分判断部９０１と、セレクタ７０１と、差分回路６１７と、コンパレータ６０３と、しきい値設定部６０４と、ＡＮＤゲート６０７Ａ，６０７Ｂ，６０７Ｃと、フリップフロップ６０９Ａ，６０９Ｂ，６０９Ｃ，６１５Ａ，６１５Ｂ，６１５Ｃと、平均化回路７０７Ａ，７０７Ｂ，７０７Ｃと、期待値演算部９０２とを含む。
【０１２０】
コンパレータ６０３、しきい値設定部６０４、差分回路６１７、ＡＮＤゲート６０７Ａ，６０７Ｂ，６０７Ｃと、フリップフロップ６０９Ａ，６０９Ｂ，６０９Ｃ，６１５Ａ，６１５Ｂ，６１５Ｃ、およびセレクタ７０１については、上述したとおりである。平均化回路７０７Ａ，７０７Ｂ，７０７Ｃは、図１２に示す平均化回路７０７と同じ回路構成から成る。
【０１２１】
最小差分判断部９０１は、ビタビ復号器１０７から入力された誤差Ｄ＋，Ｄ０，Ｄ−のいずれが最小であるかを判定する。そして、最小差分判断部９０１は、誤差Ｄ＋が最小であるとき、Ｈレベルの信号ｍｉｎＤ＋と、誤差Ｄ＋を選択するための選択信号と、Ｌレベルの信号ｍｉｎＤ０，ｍｉｎＤ−を生成する。また、最小差分判断部９０１は、誤差Ｄ０が最小であるとき、Ｈレベルの信号ｍｉｎＤ０と、誤差Ｄ０を選択するための選択信号と、Ｌレベルの信号ｍｉｎＤ＋，ｍｉｎＤ−を生成する。さらに、最小差分判断部９０１は、誤差Ｄ−が最小であるとき、Ｈレベルの信号ｍｉｎＤ−と、誤差Ｄ−を選択するための選択信号と、Ｌレベルの信号ｍｉｎＤ＋，ｍｉｎＤ０を生成する。
【０１２２】
期待値演算部９０２は、期待値Ｅ＋，Ｅ０，Ｅ−の各期待値に対する基準期待値を保持しており、入力された平均値に基づいて期待値Ｅ＋，Ｅ０，Ｅ−を補正する。そして、期待値演算部９０２は、補正した期待値Ｅ＋，Ｅ０，Ｅ−をビタビ復号器１０７へ出力する。
【０１２３】
次に、期待値補正回路１０８Ｃにおける期待値Ｅ＋，Ｅ０，Ｅ−の補正動作について説明する。ビタビ復号器１０７から誤差Ｄ＋，Ｄ０，Ｄ−が入力されると、最小差分判断部９０１は、入力された誤差Ｄ＋，Ｄ０，Ｄ−のいずれが最小であるかを判断し、誤差Ｄ＋が最小であるときＨレベルの信号ｍｉｎＤ＋とＬレベルの信号ｍｉｎＤ０，ｍｉｎＤ−と選択信号とを生成し、誤差Ｄ０が最小であるときＨレベルの信号ｍｉｎＤ０とＬレベルの信号ｍｉｎＤ＋，ｍｉｎＤ−と選択信号とを生成し、誤差Ｄ−が最小であるときＨレベルの信号ｍｉｎＤ−とＬレベルの信号ｍｉｎＤ＋，ｍｉｎＤ０と選択信号とを生成する。
【０１２４】
そして、セレクタ７０１は、最小差分判断部９０１からの選択信号に基づいて、誤差Ｄ＋，Ｄ０，Ｄ−のいずれかを選択し、その選択した誤差Ｄ＋またはＤ０またはＤ−をフリップフロップ６０９Ａ，６０９Ｂ，６０９Ｃおよび差分回路６１７へ出力する。
【０１２５】
一方、差分回路６１７は、上述したように、セレクタ７０１から入力された誤差Ｄ＋，Ｄ０，Ｄ−の１クロック前の値との差分を演算し、その演算した差分の絶対値｜Δｄ｜をコンパレータ６０３へ出力し、コンパレータ６０３は、絶対値｜Δｄ｜をしきい値Ｄｓｅｔと比較し、上述した方法によって信号Ｄｅｎａを生成する。そして、ＡＮＤゲート６０７Ａは、信号ｍｉｎＤ＋と信号Ｄｅｎａとの論理積とを演算して信号Ｄｅｎａ＋をフリップフロップ６０９Ａ，６１５Ａへ出力する。また、ＡＮＤゲート６０７Ｂは、信号ｍｉｎＤ０と信号Ｄｅｎａとの論理積とを演算して信号Ｄｅｎａ０をフリップフロップ６０９Ｂ，６１５Ｂへ出力する。さらに、ＡＮＤゲート６０７Ｃは、信号ｍｉｎＤ−と信号Ｄｅｎａとの論理積とを演算して信号Ｄｅｎａ−をフリップフロップ６０９Ｃ，６１５Ｃへ出力する。
【０１２６】
そうすると、フリップフロップ６０９Ａは、入力された誤差Ｄ＋および信号Ｄｅｎａ＋に基づいて、領域１１，１２，１５におけるサンプリングデータと期待値Ｅ＋との誤差を抽出し、その抽出した誤差を平均化回路６１６Ａへ出力する。また、フリップフロップ６０９Ｂは、入力された誤差Ｄ０および信号Ｄｅｎａ０に基づいて、領域１７，１８，１９におけるサンプリングデータと期待値Ｅ０との誤差を抽出し、その抽出した誤差を平均化回路６１６Ｂへ出力する。さらに、フリップフロップ６０９Ｃは、入力された誤差Ｄ−および信号Ｄｅｎａ−に基づいて、領域１３，１４，１６におけるサンプリングデータと期待値Ｅ−との誤差を抽出し、その抽出した誤差を平均化回路６１６Ｃへ出力する。フリップフロップ６１５Ａ，６１５Ｂ，６１５Ｃは、それぞれ、信号Ｄｅｎａ＋，Ｄｅｎａ０，Ｄｅｎａ−を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした信号Ｄｅｎａ＋，Ｄｅｎａ０，Ｄｅｎａ−を、それぞれ、平均化回路６１６Ａ，６１６Ｂ，６１６Ｃへ出力する。
【０１２７】
平均化回路６１６Ａは、領域１１，１２，１５におけるサンプリングデータと期待値Ｅ＋との誤差の平均値を演算して期待値演算部９０２へ出力する。また、平均化回路６１６Ｂは、領域１７，１８，１９におけるサンプリングデータと期待値Ｅ０との誤差の平均値を演算して期待値演算部９０２へ出力する。さらに、平均化回路６１６Ｃは、領域１３，１４，１６におけるサンプリングデータと期待値Ｅ−との誤差の平均値を演算して期待値演算部９０２へ出力する。
【０１２８】
そうすると、期待値演算部９０２は、入力された３つの平均値を用いて期待値Ｅ＋，Ｅ０，Ｅ−を補正し、その補正した期待値Ｅ＋，Ｅ０，Ｅ−をビタビ復号器１０７へ出力する。
【０１２９】
このように、期待値補正回路１０８Ｃは、サンプリングデータと期待値Ｅ＋との誤差Ｄ＋から最小な誤差を抽出し、その抽出した誤差の平均値を用いて期待値Ｅ＋を補正し、サンプリングデータと期待値Ｅ０との誤差Ｄ０から最小な誤差を抽出し、その抽出した誤差の平均値を用いて期待値Ｅ０を補正し、サンプリングデータと期待値Ｅ−との誤差Ｄ−から最小な誤差を抽出し、その抽出した誤差の平均値を用いて期待値Ｅ−を補正する。
【０１３０】
その他は、実施の形態１と同じである。
実施の形態４によれば、光ディスク装置は、再生信号の振幅に応じてビタビ復号における期待値を、ゼロクロス点における期待値も含めて補正する期待値補正回路を備えるので、再生信号のＤＣ成分が変動しても正確にビタビ復号を行なうことができる。その結果、信号を正確に再生できる。
【０１３１】
［実施の形態５］
図１８を参照して、実施の形態５による光ディスク装置１００Ｄは、光ディスク装置１００の期待値補正回路１０８を期待値補正回路１０８Ｄに代えたものであり、その他は、光ディスク装置１００と同じである。
【０１３２】
図１９を参照して、期待値補正回路１０８Ｄは、絶対値演算部６０５と、最小差分判定部６０６と、フリップフロップ６１５，６０９，１１０１，１１０２，１１０４と、ＡＮＤゲート１１０３と、平均化回路６１６と、期待値演算部６１４とを含む。
【０１３３】
絶対値演算部６０５、最小差分判定部６０６と、フリップフロップ６０９，６１５、平均化回路６１６、および期待値演算部６１４については、上述したとおりである。
【０１３４】
フリップフロップ１１０１は、最小差分判定部６０６から出力された信号ｍｉｎＤ＋またはｍｉｎＤ−を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした信号ｍｉｎＤ＋またはｍｉｎＤ−をフリップフロップ１１０２およびＡＮＤゲート１１０３へ出力する。また、フリップフロップ１１０２は、フリップフロップ１１０１によってラッチされた信号ｍｉｎＤ＋またはｍｉｎＤ−を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした信号ｍｉｎＤ＋またはｍｉｎＤ−をＡＮＤゲート１１０３へ出力する。
【０１３５】
ＡＮＤゲート１１０３は、基準クロックＣＬＫの１クロック分づつ位相がシフトした３つの信号ｍｉｎＤ＋またはｍｉｎＤ−を受け、その受けた３つの信号ｍｉｎＤ＋またはｍｉｎＤ−の論理積を演算して信号Ｄｅｎａ＋またはＤｅｎａ−を生成する。そして、ＡＮＤゲート１１０３は、生成した信号Ｄｅｎａ＋またはＤｅｎａ−をフリップフロップ６０９，６１５へ出力する。ＡＮＤゲート１１０３が生成する信号Ｄｅｎａ＋，Ｄｅｎａ−は、上述した実施の形態１〜実施の形態４における信号Ｄｅｎａ＋，Ｄｅｎａ−よりもＨレベルである期間が短い信号である。フリップフロップ１１０４は、絶対値演算部６０５からの絶対値｜Ｄ０｜を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした絶対値｜Ｄ０｜をフリップフロップ６０９へ出力する。
【０１３６】
図２０を参照して、期待値補正回路１０８Ｄにおける期待値Ｅ＋，Ｅ０，Ｅ−の補正動作について説明する。ビタビ復号器１０７から誤差Ｄ＋，Ｄ０，Ｄ−が入力されると、絶対値演算部６０５は、誤差Ｄ＋，Ｄ０，Ｄ−の絶対値を演算し、その演算した絶対値｜Ｄ＋｜，｜Ｄ０｜，｜Ｄ−｜を最小差分判定部６０６へ出力するとともに、絶対値｜Ｄ０｜をフリップフロップ１１０４へ出力する。フリップフロップ１１０４は、絶対値｜Ｄ０｜を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした絶対値｜Ｄ０｜をフリップフロップ６０９へ出力する。
【０１３７】
一方、最小差分判定部６０６は、入力された絶対値｜Ｄ＋｜，｜Ｄ０｜，｜Ｄ−｜のいずれが最小かを判定し、絶対値｜Ｄ＋｜が最小であるときＨレベルの信号ｍｉｎＤ＋とＬレベルの信号ｍｉｎＤ０，ｍｉｎＤ−とを生成し、絶対値｜Ｄ０｜が最小であるときＨレベルの信号ｍｉｎＤ０とＬレベルの信号ｍｉｎＤ＋，ｍｉｎＤ−とを生成し、絶対値｜Ｄ−｜が最小であるときＨレベルの信号ｍｉｎＤ−とＬレベルの信号ｍｉｎＤ＋，ｍｉｎＤ０とを生成する。そして、最小差分判定部６０６は、生成した信号ｍｉｎＤ＋，またはｍｉｎＤ−をフリップフロップ１１０１およびＡＮＤゲート１１０３へ出力する。
【０１３８】
フリップフロップ１１０１は、信号ｍｉｎＤ＋，またはｍｉｎＤ−を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした信号ｍｉｎＤ＋，またはｍｉｎＤ−をフリップフロップ１１０２へ出力する。フリップフロップ１１０２は、入力された信号ｍｉｎＤ＋，またはｍｉｎＤ−を基準クロックＣＬＫの１クロック分だけさらにラッチし、そのラッチしら信号ｍｉｎＤ＋，またはｍｉｎＤ−をＡＮＤゲート１１０３へ出力する。そうすると、ＡＮＤゲート１１０３は、基準クロックＣＬＫの１クロックづつ位相がシフトした３つの信号ｍｉｎＤ＋，またはｍｉｎＤ−の論理積を演算して信号Ｄｅｎａ＋，Ｄｅｎａ−を生成し、その生成した信号Ｄｅｎａ＋，Ｄｅｎａ−をフリップフロップ６０９，６１５へ出力する。
【０１３９】
そうすると、フリップフロップ６０９は、フリップフロップ１１０４から入力された絶対値｜Ｄ０｜のうち、信号Ｄｅｎａ＋またはＤｅｎａ−がＨレベルである期間の絶対値を抽出する。すなわち、フリップフロップ６０９は、領域２１〜２８の振幅値の絶対値を抽出し、その抽出した絶対値を平均化回路６１６へ出力する。フリップフロップ６１５は、信号Ｄｅｎａ＋またはＤｅｎａ−を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした信号Ｄｅｎａ＋またはＤｅｎａ−を平均化回路６１６へ出力する。平均化回路６１６は、上述した方法によってフリップフロップ６０９から入力された絶対値を平均化し、その平均化した絶対値の平均値を期待値演算部６１４へ出力する。期待値演算部６１４は、入力された平均値を補正した期待値Ｅ＋とし、入力された平均値の符号を反転した値を補正した期待値Ｅ−として期待値を補正する。そして、期待値演算部６１４は、補正した期待値Ｅ＋，Ｅ−をビタビ復号器１０７へ出力する。
【０１４０】
このように、期待値補正回路１０８Ｄは、実施の形態１における期待値補正回路１０８が期待値の補正に用いる振幅値よりも変動の少ない振幅値を用いて期待値を補正する。
【０１４１】
なお、実施の形態５においては、基準クロックＣＬＫの１クロックづつ位相をシフトさせた３つの信号ｍｉｎＤ＋，ｍｉｎＤ０，ｍｉｎＤ−の論理積を演算したが、１クロックづつ位相をシフトさせた２つ以上の信号ｍｉｎＤ＋またはｍｉｎＤ−であればよく、限定されるものではない。
【０１４２】
その他は、実施の形態１と同じである。
実施の形態５によれば、光ディスク装置は、再生信号の振幅に応じてビタビ復号における期待値を、変動のより少ない領域のサンプリングデータを用いて補正する期待値補正回路を備えるので、より信頼性の高い期待値補正が可能となり、さらに正確にビタビ復号を行なうことができる。その結果、信号を正確に再生できる。
【０１４３】
［実施の形態６］
図２１を参照して、実施の形態６による光ディスク装置１００Ｅは、光ディスク装置１００Ａの期待値補正回路１０８Ａを期待値補正回路１０８Ｅに代えたものであり、その他は、光ディスク装置１００Ａと同じである。
【０１４４】
図２２を参照して、期待値補正回路１０８Ｅは、期待値補正回路１００Ａのコンパレータ６０３、しきい値設定回路６０４、および差分回路６１７を削除し、フリップフロップ１２０１，１２０２，１２０４およびＡＮＤゲート１２０３を追加したものであり、その他は、期待値補正回路１０８Ａと同じである。
【０１４５】
フリップフロップ１２０１は、最小差分判断部７０２から出力された信号ｍｉｎＤ＋，またはｍｉｎＤ−を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした信号ｍｉｎＤ＋，またはｍｉｎＤ−をフリップフロップ１２０２およびＡＮＤゲート１２０３へ出力する。また、フリップフロップ１２０２は、フリップフロップ１２０１から出力された信号ｍｉｎＤ＋，またはｍｉｎＤ−を基準クロックＣＬＫの１クロック分だけさらにラッチし、そのラッチした信号ｍｉｎＤ＋，またはｍｉｎＤ−をＡＮＤゲート１２０３へ出力する。
【０１４６】
ＡＮＤゲート１２０３は、基準クロックＣＬＫの１クロックづつ位相がシフトした３つの信号ｍｉｎＤ＋，またはｍｉｎＤ−の論理積を演算して信号Ｄｅｎａ＋またはＤｅｎａ−を生成し、その生成した信号Ｄｅｎａ＋またはＤｅｎａ−をフリップフロップ６０８，６１５へ出力する。
【０１４７】
期待値補正回路１０８Ｅにおける期待値Ｅ＋，Ｅ−の補正動作について説明する。最小差分判断部７０２は、入力された誤差Ｄ＋，Ｄ０，Ｄ−のいずれが最小かを判断し、上述したように信号ｍｉｎＤ＋，ｍｉｎＤ−および選択信号を生成するとともに、信号ｍｉｎＤ＋，ｍｉｎＤ−をフリップフロップ１２０１およびＡＮＤゲート１２０３へ出力し、選択信号をセレクタ７０１へ出力する。セレクタ７０１は、最小差分判断部７０２からの選択信号に基づいて、誤差Ｄ＋または誤差Ｄ−を選択してフリップフロップ１２０４へ出力する。
【０１４８】
フリップフロップ１２０４は、入力された誤差Ｄ＋または誤差Ｄ−を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした誤差Ｄ＋またはＤ−をフリップフロップ６０９へ出力する。
【０１４９】
また、フリップフロップ１２０１は、入力された信号ｍｉｎＤ＋，またはｍｉｎＤ−を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした信号ｍｉｎＤ＋，またはｍｉｎＤ−をフリップフロップ１２０２およびＡＮＤゲート１２０３へ出力する。さらに、フリップフロップ１２０２は、入力された信号ｍｉｎＤ＋，またはｍｉｎＤ−を基準クロックＣＬＫの１クロック分だけさらにラッチし、そのラッチした信号ｍｉｎＤ＋，またはｍｉｎＤ−をＡＮＤゲート１２０３へ出力する。そして、ＡＮＤゲート１２０３は、基準クロックＣＬＫの１クロックづつ位相がシフトした３つの信号ｍｉｎＤ＋，またはｍｉｎＤ−の論理積を演算して信号Ｄｅｎａ＋またはＤｅｎａ−を生成し、その生成した信号Ｄｅｎａ＋またはＤｅｎａ−をフリップフロップ６０９，６１５へ出力する。
【０１５０】
そうすると、フリップフロップ６０９は、信号Ｄｅｎａ＋またはＤｅｎａ−がＨレベルである期間の誤差を、セレクタ７０１により選択された誤差Ｄ＋またはＤ−から抽出し、その抽出した誤差を平均化回路７０７へ出力する。
【０１５１】
フリップフロップ６１５は、信号Ｄｅｎａ＋またはＤｅｎａ−を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした信号Ｄｅｎａ＋またはＤｅｎａ−を平均化回路７０７へ出力する。そうすると、平均化回路７０７は、上述した方法により、誤差Ｄ＋またはＤ−の平均値を演算し、その演算した平均値を期待値演算部７０８へ出力する。期待値演算部７０８は、平均化回路７０７から入力された平均値に基づいて期待値Ｅ＋，Ｅ−を上述した方法によって補正し、その補正した期待値Ｅ＋，Ｅ−をビタビ復号器１０７へ出力する。
【０１５２】
このように、期待値補正回路１０８Ｅは、図２０に示す再生信号ＲＦのうち領域２１〜２８のサンプリングデータと期待値との誤差を抽出し、その抽出した誤差の平均値を演算して期待値Ｅ＋，Ｅ−を補正する。領域２１〜２８は、図１０に示す領域１１〜１６よりも狭く、期待値補正回路１０８Ｅは、期待値補正回路１０８Ａに比べ、再生信号のサンプリングデータの変動がより少ない領域のサンプリングデータと期待値Ｅ＋，Ｅ−との誤差を抽出し、その抽出した誤差を用いて期待値Ｅ＋，Ｅ−を補正する。
【０１５３】
なお、実施の形態６においては、基準クロックＣＬＫの１クロックづつ位相をシフトさせた３つの信号ｍｉｎＤ＋，ｍｉｎＤ０，ｍｉｎＤ−の論理積を演算したが、１クロックづつ位相をシフトさせた２つ以上の信号ｍｉｎＤ＋またはｍｉｎＤ−であればよく、限定されるものではない。
【０１５４】
その他は、実施の形態２と同じである。
実施の形態６によれば、光ディスク装置は、再生信号の振幅に応じてビタビ復号における期待値を、変動のより少ない領域のサンプリングデータの誤差を用いて補正する期待値補正回路を備えるので、より信頼性の高い期待値補正が可能となり、さらに正確にビタビ復号を行なうことができる。その結果、信号を正確に再生できる。
【０１５５】
［実施の形態７］
図２３を参照して、実施の形態７による光ディスク装置１００Ｆは、光ディスク装置１００Ｂの期待値補正回路１０８Ｂを期待値補正回路１０８Ｆに代えたものであり、その他は、光ディスク装置１００Ｂと同じである。
【０１５６】
図２４を参照して、期待値補正回路１０８Ｆは、期待値補正回路１０８Ｂのコンパレータ６０３、しきい値設定部６０４、および差分回路６１７を削除し、フリップフロップ１３０１，１３０２，１３１０，１３０４，１３０５，１３１１，１３０７，１３０８，１３１２およびＡＮＤゲート１３０３，１３０６，１３０９を追加したものであり、その他は、期待値補正回路１０８Ｂと同じである。
【０１５７】
フリップフロップ１３０１は、最小差分判定部８０１からの信号ｍｉｎＤ＋を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした信号ｍｉｎＤ＋をフリップフロップ１３０２およびＡＮＤゲート１３０３へ出力する。フリップフロップ１３０２は、フリップフロップ１３０１からの信号ｍｉｎＤ＋を基準クロックＣＬＫの１クロック分だけさらにラッチし、そのラッチした信号ｍｉｎＤ＋をＡＮＤゲート１３０３へ出力する。
【０１５８】
ＡＮＤゲート１３０３は、基準クロックＣＬＫの１クロックづつ位相がシフトした３つの信号ｍｉｎＤ＋の論理積を演算して信号Ｄｅｎａ＋を生成し、その生成した信号Ｄｅｎａ＋をフリップフロップ６０９Ａ，６１５Ａへ出力する。
【０１５９】
フリップフロップ１３０４は、最小差分判定部８０１からの信号ｍｉｎＤ０を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした信号ｍｉｎＤ０をフリップフロップ１３０５およびＡＮＤゲート１３０６へ出力する。フリップフロップ１３０５は、フリップフロップ１３０４からの信号ｍｉｎＤ０を基準クロックＣＬＫの１クロック分だけさらにラッチし、そのラッチした信号ｍｉｎＤ０をＡＮＤゲート１３０６へ出力する。
【０１６０】
ＡＮＤゲート１３０６は、基準クロックＣＬＫの１クロックづつ位相がシフトした３つの信号ｍｉｎＤ０の論理積を演算して信号Ｄｅｎａ０を生成し、その生成した信号Ｄｅｎａ０をフリップフロップ６０９Ｂ，６１５Ｂへ出力する。
【０１６１】
フリップフロップ１３０７は、最小差分判定部８０１からの信号ｍｉｎＤ−を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした信号ｍｉｎＤ−をフリップフロップ１３０８およびＡＮＤゲート１３０９へ出力する。フリップフロップ１３０８は、フリップフロップ１３０７からの信号ｍｉｎＤ−を基準クロックＣＬＫの１クロック分だけさらにラッチし、そのラッチした信号ｍｉｎＤ−をＡＮＤゲート１３０９へ出力する。
【０１６２】
ＡＮＤゲート１３０９は、基準クロックＣＬＫの１クロックづつ位相がシフトした３つの信号ｍｉｎＤ−の論理積を演算して信号Ｄｅｎａ−を生成し、その生成した信号Ｄｅｎａ−をフリップフロップ６０９Ｃ，６１５Ｃへ出力する。
【０１６３】
フリップ１３１０は、誤差Ｄ０を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした誤差Ｄ０をフリップフロップ６０９Ａへ出力する。フリップ１３１１は、誤差Ｄ０を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした誤差Ｄ０をフリップフロップ６０９Ｂへ出力する。フリップ１３１２は、誤差Ｄ０を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした誤差Ｄ０をフリップフロップ６０９Ｃへ出力する。
【０１６４】
図２５を参照して、期待値補正回路１０８Ｆにおける期待値Ｅ＋，Ｅ０，Ｅ−の補正動作について説明する。ビタビ復号器１０７から誤差Ｄ＋，Ｄ０，Ｄ−が入力されると、絶対値演算部６０５は、誤差Ｄ＋，Ｄ０，Ｄ−の絶対値を演算し、絶対値｜Ｄ＋｜，｜Ｄ０｜，｜Ｄ−｜を最小差分判定部８０１へ出力する。最小差分判定部８０１は、入力された絶対値｜Ｄ＋｜，｜Ｄ０｜，｜Ｄ−｜のいずれが最小であるかを判定し、絶対値｜Ｄ＋｜が最小であるときＨレベルの信号ｍｉｎＤ＋とＬレベルの信号ｍｉｎＤ０，ｍｉｎＤ−とを生成し、絶対値｜Ｄ０｜が最小であるときＨレベルの信号ｍｉｎＤ０とＬレベルの信号ｍｉｎＤ＋，ｍｉｎＤ−とを生成し、絶対値｜Ｄ−｜が最小であるときＨレベルの信号ｍｉｎＤ−とＬレベルの信号ｍｉｎＤ＋，ｍｉｎＤ０とを生成する。
【０１６５】
そして、フリップフロップ１３０１は、入力された信号ｍｉｎＤ＋を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした信号ｍｉｎＤ＋をフリップフロップ１３０２およびＡＮＤゲート１３０３へ出力する。また、フリップフロップ１３０２は、入力された信号ｍｉｎＤ＋を基準クロックＣＬＫの１クロック分だけさらにラッチし、そのラッチした信号ｍｉｎＤ＋をＡＮＤゲート１３０３へ出力する。そして、ＡＮＤゲート１３０３は、基準クロックＣＬＫの１クロックづつ位相がシフトした３つの信号ｍｉｎＤ＋の論理積を演算して信号Ｄｅｎａ＋を生成し、その生成した信号Ｄｅｎａ＋をフリップフロップ６０９Ａ，６１５Ａへ出力する。
【０１６６】
また、フリップフロップ１３０４は、入力された信号ｍｉｎＤ０を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした信号ｍｉｎＤ０をフリップフロップ１３０５およびＡＮＤゲート１３０６へ出力する。また、フリップフロップ１３０５は、入力された信号ｍｉｎＤ０を基準クロックＣＬＫの１クロック分だけさらにラッチし、そのラッチした信号ｍｉｎＤ０をＡＮＤゲート１３０６へ出力する。そして、ＡＮＤゲート１３０６は、基準クロックＣＬＫの１クロックづつ位相がシフトした３つの信号ｍｉｎＤ０の論理積を演算して信号Ｄｅｎａ０を生成し、その生成した信号Ｄｅｎａ０をフリップフロップ６０９Ｂ，６１５Ｂへ出力する。
【０１６７】
さらに、フリップフロップ１３０７は、入力された信号ｍｉｎＤ−を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした信号ｍｉｎＤ−をフリップフロップ１３０８およびＡＮＤゲート１３０９へ出力する。また、フリップフロップ１３０８は、入力された信号ｍｉｎＤ−を基準クロックＣＬＫの１クロック分だけさらにラッチし、そのラッチした信号ｍｉｎＤ−をＡＮＤゲート１３０９へ出力する。そして、ＡＮＤゲート１３０９は、基準クロックＣＬＫの１クロックづつ位相がシフトした３つの信号ｍｉｎＤ−の論理積を演算して信号Ｄｅｎａ−を生成し、その生成した信号Ｄｅｎａ−をフリップフロップ６０９Ｃ，６１５Ｃへ出力する。
【０１６８】
そして、フリップフロップ１３１０は、誤差Ｄ０を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした誤差Ｄ０をフリップフロップ６０９Ａへ出力する。また、フリップフロップ１３１１は、誤差Ｄ０を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした誤差Ｄ０をフリップフロップ６０９Ｂへ出力する。さらに、フリップフロップ１３１２は、誤差Ｄ０を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした誤差Ｄ０をフリップフロップ６０９Ｃへ出力する。
【０１６９】
そうすると、フリップフロップ６０９Ａは、入力された誤差Ｄ０および信号Ｄｅｎａ＋に基づいて、領域２１，２３，２５，２７におけるサンプリングデータと期待値Ｅ０との誤差を抽出し、その抽出した誤差を平均化回路６１６Ａへ出力する。また、フリップフロップ６０９Ｂは、入力された誤差Ｄ０および信号Ｄｅｎａ０に基づいて、領域２９におけるサンプリングデータと期待値Ｅ０との誤差を抽出し、その抽出した誤差を平均化回路６１６Ｂへ出力する。さらに、フリップフロップ６０９Ｃは、入力された誤差Ｄ０および信号Ｄｅｎａ−に基づいて、領域２２，２４，２６，２８におけるサンプリングデータと期待値Ｅ０との誤差を抽出し、その抽出した誤差を平均化回路６１６Ｃへ出力する。フリップフロップ６１５Ａ，６１５Ｂ，６１５Ｃは、それぞれ、信号Ｄｅｎａ＋，Ｄｅｎａ０，Ｄｅｎａ−を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした信号Ｄｅｎａ＋，Ｄｅｎａ０，Ｄｅｎａ−を、それぞれ、平均化回路６１６Ａ，６１６Ｂ，６１６Ｃへ出力する。
【０１７０】
平均化回路６１６Ａは、領域２１，２３，２５，２７におけるサンプリングデータと期待値Ｅ０との誤差の平均値を演算して期待値演算部８０２へ出力する。また、平均化回路６１６Ｂは、領域２９におけるサンプリングデータと期待値Ｅ０との誤差の平均値を演算して期待値演算部８０２へ出力する。さらに、平均化回路６１６Ｃは、領域２２，２４，２６，２８におけるサンプリングデータと期待値Ｅ０との誤差の平均値を演算して期待値演算部８０２へ出力する。
【０１７１】
そうすると、期待値演算部８０２は、入力された３つの平均値を用いて期待値Ｅ＋，Ｅ０，Ｅ−を補正し、その補正した期待値Ｅ＋，Ｅ０，Ｅ−をビタビ復号器１０７へ出力する。
【０１７２】
このように、期待値補正回路１０８Ｆは、サンプリングデータと期待値Ｅ＋との誤差Ｄ＋から変動がより少ない領域の誤差を抽出し、その抽出した誤差の平均値を用いて期待値Ｅ＋を補正し、サンプリングデータと期待値Ｅ０との誤差Ｄ０から変動がより少ない領域の誤差を抽出し、その抽出した誤差の平均値を用いて期待値Ｅ０を補正し、サンプリングデータと期待値Ｅ−との誤差Ｄ−から変動がより少ない領域の誤差を抽出し、その抽出した誤差の平均値を用いて期待値Ｅ−を補正する。
【０１７３】
なお、実施の形態７においては、基準クロックＣＬＫの１クロックづつ位相をシフトさせた３つの信号ｍｉｎＤ＋，３つの信号ｍｉｎＤ０，３つの信号ｍｉｎＤ−の論理積を演算したが、１クロックづつ位相をシフトさせた２つ以上の信号ｍｉｎＤ＋または２つ以上の信号ｍｉｎＤ０または２つ以上の信号ｍｉｎＤ−であればよく、限定されるものではない。
【０１７４】
その他は、実施の形態３と同じである。
実施の形態７によれば、光ディスク装置は、サンプリングデータの変動がより小さい領域のサンプリングデータと期待値との誤差を用い、ゼロクロス点における期待値も含めてビタビ復号における期待値を補正する期待値補正回路を備えるので、より信頼性の高い期待値補正が可能となり、かつ、再生信号のＤＣ成分が変動しても正確にビタビ復号を行なうことができる。その結果、信号を正確に再生できる。
【０１７５】
［実施の形態８］
図２６を参照して、実施の形態８による光ディスク装置１００Ｇは、光ディスク装置１００Ｃの期待値補正回路１０８Ｃを期待値補正回路１０８Ｇに代えたものであり、その他は、光ディスク装置１００Ｃと同じである。
【０１７６】
図２７を参照して、期待値補正回路１０８Ｇは、期待値補正回路１０８Ｃのコンパレータ６０３、しきい値設定部６０４、および差分回路６１７を削除し、フリップフロップ１４０１，１４０２，１４０４，１４０５，１４１０Ａ，１４０７，１４０８およびＡＮＤゲート１４０３，１４０６，１４０９を追加したものであり、その他は、期待値補正回路１０８Ｃと同じである。
【０１７７】
フリップフロップ１４０１は、最小差分判断部９０１からの信号ｍｉｎＤ＋を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした信号ｍｉｎＤ＋をフリップフロップ１４０２およびＡＮＤゲート１４０３へ出力する。フリップフロップ１４０２は、フリップフロップ１４０１からの信号ｍｉｎＤ＋を基準クロックＣＬＫの１クロック分だけさらにラッチし、そのラッチした信号ｍｉｎＤ＋をＡＮＤゲート１４０３へ出力する。
【０１７８】
ＡＮＤゲート１４０３は、基準クロックＣＬＫの１クロックづつ位相がシフトした３つの信号ｍｉｎＤ＋の論理積を演算して信号Ｄｅｎａ＋を生成し、その生成した信号Ｄｅｎａ＋をフリップフロップ６０９Ａ，６１５Ａへ出力する。
【０１７９】
フリップフロップ１４０４は、最小差分判断部９０１からの信号ｍｉｎＤ０を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした信号ｍｉｎＤ０をフリップフロップ１４０５およびＡＮＤゲート１４０６へ出力する。フリップフロップ１４０５は、フリップフロップ１４０４からの信号ｍｉｎＤ０を基準クロックＣＬＫの１クロック分だけさらにラッチし、そのラッチした信号ｍｉｎＤ０をＡＮＤゲート１４０６へ出力する。
【０１８０】
ＡＮＤゲート１４０６は、基準クロックＣＬＫの１クロックづつ位相がシフトした３つの信号ｍｉｎＤ０の論理積を演算して信号Ｄｅｎａ０を生成し、その生成した信号Ｄｅｎａ０をフリップフロップ６０９Ｂ，６１５Ｂへ出力する。
【０１８１】
フリップフロップ１４０７は、最小差分判断部９０１からの信号ｍｉｎＤ−を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした信号ｍｉｎＤ−をフリップフロップ１４０８およびＡＮＤゲート１４０９へ出力する。フリップフロップ１４０８は、フリップフロップ１４０７からの信号ｍｉｎＤ−を基準クロックＣＬＫの１クロック分だけさらにラッチし、そのラッチした信号ｍｉｎＤ−をＡＮＤゲート１４０９へ出力する。
【０１８２】
ＡＮＤゲート１４０９は、基準クロックＣＬＫの１クロックづつ位相がシフトした３つの信号ｍｉｎＤ−の論理積を演算して信号Ｄｅｎａ−を生成し、その生成した信号Ｄｅｎａ−をフリップフロップ６０９Ｃ，６１５Ｃへ出力する。
【０１８３】
フリップ１４１０Ａは、セレクタ７０１からの誤差Ｄ＋，Ｄ０，Ｄ−のいずれかを基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした誤差Ｄ＋，Ｄ０，Ｄ−のいずれかをフリップフロップ６０９Ａ，６０９Ｂ，６０９Ｃへ出力する。
【０１８４】
次に、期待値補正回路１０８Ｇにおける期待値Ｅ＋，Ｅ０，Ｅ−の補正動作について説明する。ビタビ復号器１０７から誤差Ｄ＋，Ｄ０，Ｄ−が入力されると、最小差分判断部９０１は、入力された誤差Ｄ＋，Ｄ０，Ｄ−のいずれが最小であるかを判断し、誤差Ｄ＋が最小であるときＨレベルの信号ｍｉｎＤ＋とＬレベルの信号ｍｉｎＤ０，ｍｉｎＤ−と誤差Ｄ＋を選択するための選択信号とを生成し、誤差Ｄ０が最小であるときＨレベルの信号ｍｉｎＤ０とＬレベルの信号ｍｉｎＤ＋，ｍｉｎＤ−と誤差Ｄ０を選択するための選択信号とを生成し、誤差Ｄ−が最小であるときＨレベルの信号ｍｉｎＤ−とＬレベルの信号ｍｉｎＤ＋，ｍｉｎＤ０と誤差Ｄ−を選択するための選択信号とを生成する。
【０１８５】
そして、セレクタ７０１は、最小差分判断部９０１からの選択信号に基づいて、誤差Ｄ＋，Ｄ０，Ｄ−のいずれかを選択し、その選択した誤差Ｄ＋またはＤ０またはＤ−をフリップフロップ１４１０Ａへ出力する。
【０１８６】
フリップフロップ１４０１は、入力された信号ｍｉｎＤ＋を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした信号ｍｉｎＤ＋をフリップフロップ１４０２およびＡＮＤゲート１４０３へ出力する。また、フリップフロップ１４０２は、入力された信号ｍｉｎＤ＋を基準クロックＣＬＫの１クロック分だけさらにラッチし、そのラッチした信号ｍｉｎＤ＋をＡＮＤゲート１４０３へ出力する。そして、ＡＮＤゲート１４０３は、基準クロックＣＬＫの１クロックづつ位相がシフトした３つの信号ｍｉｎＤ＋の論理積を演算して信号Ｄｅｎａ＋を生成し、その生成した信号Ｄｅｎａ＋をフリップフロップ６０９Ａ，６１５Ａへ出力する。
【０１８７】
また、フリップフロップ１４０４は、入力された信号ｍｉｎＤ０を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした信号ｍｉｎＤ０をフリップフロップ１４０５およびＡＮＤゲート１４０６へ出力する。また、フリップフロップ１４０５は、入力された信号ｍｉｎＤ０を基準クロックＣＬＫの１クロック分だけさらにラッチし、そのラッチした信号ｍｉｎＤ０をＡＮＤゲート１４０６へ出力する。そして、ＡＮＤゲート１４０６は、基準クロックＣＬＫの１クロックづつ位相がシフトした３つの信号ｍｉｎＤ０の論理積を演算して信号Ｄｅｎａ０を生成し、その生成した信号Ｄｅｎａ０をフリップフロップ６０９Ｂ，６１５Ｂへ出力する。
【０１８８】
さらに、フリップフロップ１４０７は、入力された信号ｍｉｎＤ−を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした信号ｍｉｎＤ−をフリップフロップ１４０８およびＡＮＤゲート１４０９へ出力する。また、フリップフロップ１４０８は、入力された信号ｍｉｎＤ−を基準クロックＣＬＫの１クロック分だけさらにラッチし、そのラッチした信号ｍｉｎＤ−をＡＮＤゲート１４０９へ出力する。そして、ＡＮＤゲート１４０９は、基準クロックＣＬＫの１クロックづつ位相がシフトした３つの信号ｍｉｎＤ−の論理積を演算して信号Ｄｅｎａ−を生成し、その生成した信号Ｄｅｎａ−をフリップフロップ６０９Ｃ，６１５Ｃへ出力する。
【０１８９】
フリップフロップ１４１０Ａは、セレクタ７０１から入力された誤差Ｄ＋，Ｄ０、Ｄ−のいずれかを基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした誤差Ｄ＋，Ｄ０，Ｄ−のいずれかをフリップフロップ６０９Ａ，６０９Ｂ，６０９Ｃへ出力する。
【０１９０】
そうすると、フリップフロップ６０９Ａは、入力された誤差Ｄ＋および信号Ｄｅｎａ＋に基づいて、領域２１，２３，２５，２７におけるサンプリングデータと期待値Ｅ＋との誤差を抽出し、その抽出した誤差を平均化回路７０７Ａへ出力する。また、フリップフロップ６０９Ｂは、入力された誤差Ｄ０および信号Ｄｅｎａ０に基づいて、領域２９におけるサンプリングデータと期待値Ｅ０との誤差を抽出し、その抽出した誤差を平均化回路７０７Ｂへ出力する。さらに、フリップフロップ６０９Ｃは、入力された誤差Ｄ−および信号Ｄｅｎａ−に基づいて、領域２２，２４，２６，２８におけるサンプリングデータと期待値Ｅ−との誤差を抽出し、その抽出した誤差を平均化回路７０７Ｃへ出力する。この場合、フリップフロップ１４１０Ａは、誤差Ｄ＋，Ｄ０，Ｄ−のいずれかをフリップフロップ６０９Ａ，６０９Ｂ，６０９Ｃへ出力するが、フリップフロップ６０９Ａ，６０９Ｂ，６０９Ｃは、それぞれ、信号Ｄｅｎａ＋，Ｄｅｎａ０，Ｄｅｎａ−がＨレベルであるときのみ活性化されるため、フリップフロップ６０９Ａは領域２１，２３，２５，２７におけるサンプリングデータと期待値Ｅ＋との誤差を出力し、フリップフロップ６０９Ｂは領域２９におけるサンプリングデータと期待値Ｅ０との誤差を出力し、フリップフロップ６０９Ｃは領域２２，２４，２６，２８におけるサンプリングデータと期待値Ｅ−との誤差を出力する。
【０１９１】
フリップフロップ６１５Ａ，６１５Ｂ，６１５Ｃは、それぞれ、信号Ｄｅｎａ＋，Ｄｅｎａ０，Ｄｅｎａ−を基準クロックＣＬＫの１クロック分だけラッチし、そのラッチした信号Ｄｅｎａ＋，Ｄｅｎａ０，Ｄｅｎａ−を、それぞれ、平均化回路７０７Ａ，７０７Ｂ，７０７Ｃへ出力する。
【０１９２】
平均化回路７０７Ａは、領域２１，２３，２５，２７におけるサンプリングデータと期待値Ｅ＋との誤差の平均値を演算して期待値演算部８０２へ出力する。また、平均化回路７０７Ｂは、領域２９におけるサンプリングデータと期待値Ｅ０との誤差の平均値を演算して期待値演算部８０２へ出力する。さらに、平均化回路７０７Ｃは、領域２２，２４，２６，２８におけるサンプリングデータと期待値Ｅ−との誤差の平均値を演算して期待値演算部８０２へ出力する。
【０１９３】
そうすると、期待値演算部８０２は、入力された３つの平均値を用いて期待値Ｅ＋，Ｅ０，Ｅ−を補正し、その補正した期待値Ｅ＋，Ｅ０，Ｅ−をビタビ復号器１０７へ出力する。
【０１９４】
なお、実施の形態８においては、基準クロックＣＬＫの１クロックづつ位相をシフトさせた３つの信号ｍｉｎＤ＋，３つの信号ｍｉｎＤ０，３つの信号ｍｉｎＤ−の論理積を演算したが、１クロックづつ位相をシフトさせた２つ以上の信号ｍｉｎＤ＋または２つ以上の信号ｍｉｎＤ０または２つ以上の信号ｍｉｎＤ−であればよく、限定されるものではない。
【０１９５】
その他は、実施の形態４と同じである。
実施の形態８によれば、光ディスク装置は、サンプリングデータの変動がより小さい領域のサンプリングデータと期待値との誤差を用い、ゼロクロス点における期待値も含めてビタビ復号における期待値を補正する期待値補正回路を備えるので、より信頼性の高い期待値補正が可能となり、かつ、再生信号のＤＣ成分が変動しても正確にビタビ復号を行なうことができる。その結果、信号を正確に再生できる。
【０１９６】
なお、上記の各実施の形態においては、光磁気ディスクからの信号再生を例にしてビタビ復号における期待値の補正について説明したが、本発明は、光磁気ディスクに限らず、相変化ディスク、およびＤＶＤ等の光ディスクからの信号再生についても適用でき、一般にビタビ復号を行なって信号を再生する光ディスク装置に適用可能である。
【０１９７】
なお、上記の各実施の形態においては、ビタビ復号器１０７は、期待値補正回路１０８，１０８Ａ，１０８Ｂ，１０８Ｃ，１０８Ｄ，１０８Ｅ，１０８Ｆ，１０８Ｇに対し誤差Ｄ＋，Ｄ０，Ｄ−を出力して期待値補正を行なったが、期待値補正に用いる信号は、誤差成分あればよく、たとえば、ビタビ復号器１０７はブランチメトリックＢＭ＋，ＢＭ０，ＢＭ−を期待値補正回路１０８，１０８Ａ，１０８Ｂ，１０８Ｃ，１０８Ｄ，１０８Ｅ，１０８Ｆ，１０８Ｇへ出力してもよい。
【０１９８】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【図１】 光磁気ディスクとそのフォーマットを示す平面図である。
【図２】 バンド、フレーム、およびセグメントの関係を説明するための図である。
【図３】 記録データ列のフォーマットを示す概略図である。
【図４】 プリフォーマット領域、ユーザデータ領域からのデータの再生を説明するための図である。
【図５】 実施の形態１による光ディスク装置の概略ブロック図である。
【図６】 図５に示すビタビ復号器のブロック図である。
【図７】 図６に示すブランチメトリック演算部およびパスメトリック演算部の回路図である。
【図８】 図６に示すパスメモリの回路図およびブロック図である。
【図９】 図５に示す期待値補正回路の回路図およびブロック図である。
【図１０】 図９に示す期待値補正回路における期待値の補正動作を説明するための信号のタイミングチャートである。
【図１１】 実施の形態２による光ディスク装置の概略ブロック図である。
【図１２】 図１１に示す期待値補正回路の回路図およびブロック図である。
【図１３】 実施の形態３による光ディスク装置の概略ブロック図である。
【図１４】 図１３に示す期待値補正回路の回路図およびブロック図である。
【図１５】 図１４に示す期待値補正回路における期待値の補正動作を説明するための信号のタイミングチャートである。
【図１６】 実施の形態４による光ディスク装置の概略ブロック図である。
【図１７】 図１６に示す期待値補正回路の回路図およびブロック図である。
【図１８】 実施の形態５による光ディスク装置の概略ブロック図である。
【図１９】 図１８に示す期待値補正回路の回路図およびブロック図である。
【図２０】 図１９に示す期待値補正回路における期待値の補正動作を説明するための信号のタイミングチャートである。
【図２１】 実施の形態６による光ディスク装置の概略ブロック図である。
【図２２】 図２１に示す期待値補正回路の回路図およびブロック図である。
【図２３】 実施の形態７による光ディスク装置の概略ブロック図である。
【図２４】 図２３に示す期待値補正回路の回路図およびブロック図である。
【図２５】 図２４に示す期待値補正回路における期待値の補正動作を説明するための信号のタイミングチャートである。
【図２６】 実施の形態８による光ディスク装置の概略ブロック図である。
【図２７】 図２６に示す期待値補正回路の回路図およびブロック図である。
【符号の説明】
１ グルーブ、２ ランド、３Ａ，３Ｂ ファインクロックマーク、４〜９ ウォブル、１０，３０ プリフォーマット領域、１１〜１９，２１〜２９，１０２０Ａ，１０２０Ｂ，１０２０Ｃ，１０２０Ｄ，１０２０Ｅ，１０２０Ｆ 領域、４０，５０ 回路、１００，１００Ａ，１００Ｂ，１００Ｃ，１００Ｄ，１００Ｅ，１００Ｆ，１００Ｇ 光ディスク装置、１０１ 光磁気ディスク、１０２光ピックアップ、１０３ ＰＬＬ回路、１０４ ＢＰＦ、１０５ ＡＤ変換器、１０６ イコライザ、１０７ ビタビ復号器、１０８，１０８Ａ，１０８Ｂ，１０８Ｃ，１０８Ｄ，１０８Ｅ，１０８Ｆ，１０８Ｇ 期待値補正回路、１１０ブランチメトリック演算部、１１１ パスメトリック演算部、１１２ パスメモリ、２０１〜２０３，４００，５０２，５０５，６００ 減算器、２０４〜２０６ ２乗器、２０７〜２０９，２２６〜２３７，３０１〜３２４，６０１，６０９，６０９Ａ，６０９Ｂ，６０９Ｃ，６１１，６１５，６１５Ａ，６１５Ｂ，６１５Ｃ，７０３，１１０１，１１０２，１１０４，１２０１，１２０２，１２０４，１３０１，１３０２，１３０４，１３０５，１３０７，１３０８，１３１０〜１３１２，１４０１，１４０２，１４０４，１４０５，１４０７，１４０８，１４１０Ａ フリップフロップ、２１０〜２１７，５００，５０１，５０３，５０４，６１３ 加算器、２１８〜２１１ 比較器、２２２〜２２５，３２５〜３４０，７０１ セレクタ、３４１ 最尤データ列決定手段、３４２ 電源ノード、３４３ 接地ノード、６０２，６０５ 絶対値演算部、６０３ コンパレータ、６０４ しきい値設定部、６０７，６０８，６０７Ａ，６０７Ｂ，６０７Ｃ，１１０３，１２０３，１３０３，１３０６，１３０９，１４０３，１４０６，１４０９ ＡＮＤゲート、６０６，８０１ 最小差分判定部、６１０，６１２，７０４ 乗算器、６１４，８０２ 期待値演算部、６１６，６１６Ａ，６１６Ｂ，６１６Ｃ，７０７，７０７Ａ，７０７Ｂ，７０７Ｃ 平均化回路、６１７ 差分回路、７０２，９０１ 最小差分判断部、７０５ リミッタ、１０２０ 光検出器。

Claims (20)

1. 光ディスクにレーザ光を照射し、その反射光を検出する光ピックアップと、
   前記光ピックアップにより検出された再生信号を基準クロックに同期してサンプリングし、サンプリング値を出力するサンプリング回路と、
   前記サンプリング値を多値から２値に変換するときの期待値を、変動が小さい領域のサンプリング値を用いて補正する期待値補正回路と、
   前記期待値補正回路から入力された補正期待値と前記サンプリング値との誤差が小さくなるように前記サンプリング値を多値から２値に変換するビタビ復号回路とを備える光ディスク装置。
2. 前記ビタビ復号回路は、前記サンプリング値と期待値との誤差を演算して前記期待値補正回路へ出力し、
   前記期待値補正回路は、前記誤差に基づいて前記期待値を補正して前記補正期待値を求め、前記補正期待値を前記ビタビ復号回路へ出力する、請求項１に記載の光ディスク装置。
3. 前記期待値は、前記再生信号の直流成分よりも大きい第１の期待値と、前記再生信号の直流成分に対して前記第１の期待値と対称位置に存在する第２の期待値と、前記再生信号の直流成分に等しい第３の期待値とから成り、
   前記期待値補正回路は、前記第１および第２の期待値を補正して前記第１の期待値を補正した第１の補正期待値と前記第２の期待値を補正した第２の補正期待値とを前記ビタビ復号回路へ出力する、請求項２に記載の光ディスク装置。
4. 前記ビタビ復号回路は、前記第１の期待値と前記サンプリング値との第１の誤差、前記第２の期待値と前記サンプリング値との第２の誤差、および前記第３の期待値と前記サンプリング値との第３の誤差を演算して前記期待値補正回路へ出力し、
   前記期待値補正回路は、
   前記第１、第２および第３の誤差の絶対値から最小の誤差を検出し、その検出した誤差が前記第１の誤差であるとき前記第１の誤差が最小値を保持する領域に対応したサンプリング値を抽出するための第１の抽出信号を生成し、前記検出した誤差が前記第２の誤差であるとき前記第２の誤差が最小値を保持する領域に対応したサンプリング値を抽出するための第２の抽出信号を生成する信号生成回路と、
   前記第１または第２の抽出信号に基づいて、前記変動が小さい領域のサンプリング値を抽出し、その抽出したサンプリング値の平均値を演算する平均化回路と、
   前記平均化回路からの平均値に基づいて前記第１の補正期待値を決定し、前記第１の補正期待値と前記第３の期待値とに基づいて前記第２の補正期待値を演算する期待値演算回路とを含む、請求項３に記載の光ディスク装置。
5. 前記信号生成回路は、
   第１のタイミングにおける前記第３の誤差と前記第１のタイミングよりも１クロック分だけ進んだ第２のタイミングにおける前記第３の誤差との差分を演算し、その差分が基準値よりも小さいとき活性化レベルから成り、前記差分が基準値よりも大きいとき非活性化レベルから成る誤差選択信号を生成する選択信号生成回路と、
   前記第１、第２、および第３の誤差の絶対値を演算する絶対値演算回路と、
   前記絶対値演算回路により演算された３つの絶対値から最小値を検出し、その検出した最小値が前記第１の誤差の絶対値であるとき、前記第１の誤差が最小値を保持する期間に対応して活性化レベルから成る第１の誤差最小信号を生成し、前記検出した最小値が前記第２の誤差の絶対値であるとき、前記第２の誤差が最小値を保持する期間に対応して活性化レベルから成る第２の誤差最小信号を生成する最小誤差判定回路と、
   前記第１の誤差最小信号または前記第２の誤差最小信号と前記誤差選択信号との論理積を演算して前記第１または第２の抽出信号を生成するＡＮＤゲートとから成り、
   前記平均化回路は、前記第１または第２の抽出信号の活性化レベルに同期して前記第３の誤差をラッチし、前記第３の誤差の前記第１のタイミングにおける平均値と前記第２のタイミングにおける前記第３の誤差との平均を演算する、請求項４に記載の光ディスク装置。
6. 前記ビタビ復号回路は、前記第１の期待値と前記サンプリング値との第１の誤差、前記第２の期待値と前記サンプリング値との第２の誤差、および前記第３の期待値と前記サンプリング値との第３の誤差を演算して前記期待値補正回路へ出力し、
   前記期待値補正回路は、
   前記第１、第２および第３の誤差の絶対値から最小の誤差を検出し、その検出した誤差が前記第１の誤差であるとき前記第１の誤差が最小値を保持する領域の中央部に対応したサンプリング値を抽出するための第１の抽出信号を生成し、前記検出した誤差が前記第２の誤差が最小値を保持する領域の中央部に対応したサンプリング値を抽出するための第２の抽出信号を生成する信号生成回路と、
   前記第１または第２の抽出信号に基づいて、前記サンプリング値を抽出し、その抽出したサンプリング値の平均値を演算する平均化回路と、
   前記平均化回路からの平均値に基づいて前記第１の補正期待値を決定、前記第１の補正期待値と前記第３の期待値とに基づいて前記第２の補正期待値を演算する期待値演算回路とを含む、請求項３に記載の光ディスク装置。
7. 前記信号生成回路は、
   前記第１、第２、および第３の誤差の絶対値を演算する絶対値演算回路と、
   前記絶対値演算回路により演算された３つの絶対値から最小値を検出し、その検出した最小値が前記第１の誤差の絶対値であるとき、前記第１の誤差が最小値を保持する期間に対応して活性化レベルから成る第１の誤差最小信号を生成し、前記検出した最小値が前記第２の誤差の絶対値であるとき、前記第２の誤差が最小値を保持する期間に対応して活性化レベルから成る第２の誤差最小信号を生成する最小誤差判定回路と、
   前記第１の誤差最小信号と、前記第１の誤差最小信号を前記基準クロックの所定量だけ遅延させた第１の遅延誤差最小信号と、第１の遅延誤差最小信号を前記所定量だけ遅延させた第２の遅延誤差最小信号との論理積を演算した前記第１の抽出信号を生成し、前記第２の誤差最小信号と、前記第２の誤差最小信号を前記基準クロックの所定量だけ遅延させた第３の遅延誤差最小信号と、第３の遅延誤差最小信号を前記所定量だけ遅延させた第４の遅延誤差最小信号との論理積を演算した前記第２の抽出信号を生成するＡＮＤゲートとから成り、
   前記平均化回路は、前記第１または第２の抽出信号の活性化レベルに同期して前記第３の誤差をラッチし、前記第３の誤差の前記第１のタイミングにおける平均値と前記第２のタイミングにおける前記第３の誤差との平均を演算する、請求項６に記載の光ディスク装置。
8. 前記ビタビ復号回路は、前記第１の期待値と前記サンプリング値との第１の誤差、前記第２の期待値と前記サンプリング値との第２の誤差、および前記第３の期待値と前記サンプリング値との第３の誤差を演算して前記期待値補正回路へ出力し、
   前記期待値補正回路は、
   前記第１、第２および第３の誤差から最小の誤差を検出し、その検出した誤差が前記第１の誤差であるとき前記第１の誤差を抽出するための第１の抽出信号を生成し、前記検出した誤差が前記第２の誤差であるとき前記第２の誤差を抽出するための第２の抽出信号を生成する信号生成回路と、
   前記第１または第２の抽出信号に基づいて、前記第１または第２の誤差を抽出し、その抽出した誤差の平均値を演算する平均化回路と、
   前記誤差の平均値を基準期待値に加えた値に基づいて前記第１または第２の補正期待値を決定する期待値演算回路とを含む、請求項３に記載の光ディスク装置。
9. 前記信号生成回路は、
   前記第１、第２、および第３の誤差から最小値を検出し、その検出した最小値が前記第１の誤差であるとき、前記第１の誤差が最小値を保持する期間に対応して活性化レベルから成る第１の誤差最小信号と前記第１の誤差を選択するための第１の選択信号とを生成し、前記検出した最小値が前記第２の誤差であるとき、前記第２の誤差が最小値を保持する期間に対応して活性化レベルから成る第２の誤差最小信号と前記第２の誤差を選択するための第２の選択信号とを生成する最小誤差判定回路と、
   前記第１および第２の選択信号に基づいて前記第１または第２の誤差を選択する選択回路と、
   前記選択回路により選択された誤差を受け、前記第１のタイミングにおける前記誤差と前記第２のタイミングにおける前記誤差との差分を演算し、その差分が基準値よりも小さいとき活性化レベルから成り、前記差分が基準値よりも大きいとき非活性化レベルから成る誤差選択信号を生成する選択信号生成回路と、
   前記第１の誤差最小信号または前記第２の誤差最小信号と前記誤差選択信号との論理積を演算して前記第１または第２の抽出信号を生成するＡＮＤゲートとから成り、
   前記平均化回路は、前記第１または第２の抽出信号が活性化レベルである期間、前記選択回路により選択された誤差をラッチし、前記誤差の前記第１のタイミングにおける平均値と前記第２のタイミングにおける誤差との平均を演算する、請求項８に記載の光ディスク装置。
10. 前記ビタビ復号回路は、前記第１の期待値と前記サンプリング値との第１の誤差、前記第２の期待値と前記サンプリング値との第２の誤差、および前記第３の期待値と前記サンプリング値との第３の誤差を演算して前記期待値補正回路へ出力し、
    前記期待値補正回路は、
    前記第１、第２および第３の誤差から最小の誤差を検出し、その検出した誤差が前記第１の誤差であるとき前記第１の誤差が最小値を保持する領域の中央部を抽出するための第１の抽出信号を生成し、前記検出した誤差が前記第２の誤差であるとき前記第２の誤差が最小値を保持する領域の中央部を抽出するための第２の抽出信号を生成する信号生成回路と、
    前記第１または第２の抽出信号に基づいて、前記中央部に対応した前記第１または第２の誤差を抽出し、その抽出した誤差の平均値を演算する平均化回路と、
    前記誤差の平均値を基準期待値に加えた値に基づいて前記第１または第２の補正期待値を決定する期待値演算回路とを含む、請求項３に記載の光ディスク装置。
11. 前記信号生成回路は、
    前記第１、第２、および第３の誤差から最小値を検出し、その検出した最小値が前記第１の誤差であるとき、前記第１の誤差が最小値を保持する期間に対応して活性化レベルから成る第１の誤差最小信号を生成し、前記検出した最小値が前記第２の誤差であるとき、前記第２の誤差が最小値を保持する期間に対応して活性化レベルから成る第２の誤差最小信号を生成する最小誤差判定回路と、
    前記第１の誤差最小信号と、前記第１の誤差最小信号を前記基準クロックの所定量だけ遅延させた第１の遅延誤差最小信号と、第１の遅延誤差最小信号を前記所定量だけ遅延させた第２の遅延誤差最小信号との論理積を演算した前記第１の抽出信号を生成し、前記第２の誤差最小信号と、前記第２の誤差最小信号を前記基準クロックの所定量だけ遅延させた第３の遅延誤差最小信号と、第３の遅延誤差最小信号を前記所定量だけ遅延させた第４の遅延誤差最小信号との論理積を演算した前記第２の抽出信号を生成するＡＮＤゲートとから成り、
    前記平均化回路は、前記第１または第２の抽出信号の活性化レベルに同期して前記第３の誤差をラッチし、前記第３の誤差の前記第１のタイミングにおける平均値と前記第２のタイミングにおける前記第３の誤差との平均を演算する、請求項１０に記載の光ディスク装置。
12. 前記期待値は、前記再生信号の直流成分よりも大きい第１の期待値と、前記再生信号の直流成分に対して前記第１の期待値と対称位置に存在する第２の期待値と、前記再生信号の直流成分に等しい第３の期待値とから成り、
    前記期待値補正回路は、前記第１の期待値、第２の期待値および前記第３の期待値を補正し、前記第１の期待値を補正した第１の補正期待値、前記第２の期待値を補正した第２の補正期待値、および前記第３の期待値を補正した第３の補正期待値を前記ビタビ復号回路へ出力する、請求項２に記載の光ディスク装置。
13. 前記ビタビ復号回路は、前記第１の期待値と前記サンプリング値との第１の誤差、前記第２の期待値と前記サンプリング値との第２の誤差、および前記第３の期待値と前記サンプリング値との第３の誤差を演算して前記期待値補正回路へ出力し、
    前記期待値補正回路は、
    前記第１、第２および第３の誤差の絶対値から最小の誤差を検出し、その検出した誤差が前記第１の誤差であるとき前記第１の誤差が最小である領域における第３の誤差を抽出するための第１の抽出信号を生成し、前記検出した誤差が前記第２の誤差であるとき前記第２の誤差が最小である領域における第３の誤差を抽出するための第２の抽出信号を生成し、前記検出した誤差が前記第３の誤差であるときその最小の第３の誤差を抽出するための第３の抽出信号を生成する信号生成回路と、
    前記第１の抽出信号に基づいて、前記第３の誤差を抽出し、その抽出した誤差の平均値を演算する第１の平均化回路と、
    前記第２の抽出信号に基づいて、前記第３の誤差を抽出し、その抽出した誤差の平均値を演算する第２の平均化回路と、
    前記第３の抽出信号に基づいて、前記第３の誤差を抽出し、その抽出した誤差の平均値を演算する第３の平均化回路と、
    前記第１の平均化回路から出力された第１の誤差平均値に基づいて前記第１の補正期待値を決定し、前記第２の平均化回路から出力された第２の誤差平均値に基づいて前記第２の補正期待値を決定し、前記第３の平均化回路から出力された第３の誤差平均値に基づいて前記第３の補正期待値を決定する期待値演算回路とを含む、請求項１２に記載の光ディスク装置。
14. 前記信号生成回路は、
    前記第１のタイミングにおける前記第３の誤差と前記第２のタイミングにおける前記第３の誤差との差分を演算し、その差分が基準値よりも小さいとき活性化レベルから成り、前記差分が基準値よりも大きいとき非活性化レベルから成る誤差選択信号を生成する選択信号生成回路と、
    前記第１、第２、および第３の誤差の絶対値を演算する絶対値演算回路と、
    前記絶対値演算回路により演算された３つの絶対値から最小値を検出し、その検出した最小値が前記第１の誤差の絶対値であるとき、前記第１の誤差が最小値を保持する期間に対応して活性化レベルから成る第１の誤差最小信号を生成し、前記検出した最小値が前記第２の誤差の絶対値であるとき、前記第２の誤差が最小値を保持する期間に対応して活性化レベルから成る第２の誤差最小信号を生成し、前記検出した最小値が前記第３の誤差の絶対値であるとき、前記第３の誤差が最小値を保持する期間に対応して活性化レベルから成る第３の誤差最小信号を生成する最小誤差判定回路と、
    前記第１の誤差最小信号と前記誤差選択信号との論理積を演算して前記第１の抽出信号を生成する第１のＡＮＤゲートと、
    前記第２の誤差最小信号と前記誤差選択信号との論理積を演算して前記第２の抽出信号を生成する第２のＡＮＤゲートと、
    前記第３の誤差最小信号と前記誤差選択信号との論理積を演算して前記第３の抽出信号を生成する第３のＡＮＤゲートとから成り、
    前記第１の平均化回路は、前記第１の抽出信号の活性化レベルに同期して前記第３の誤差をラッチし、前記第３の誤差の前記第１のタイミングにおける平均値と前記第２のタイミングにおける前記第３の誤差との平均を演算し、
    前記第２の平均化回路は、前記第２の抽出信号の活性化レベルに同期して前記第３の誤差をラッチし、前記第３の誤差の前記第１のタイミングにおける平均値と前記第２のタイミングにおける前記第３の誤差との平均を演算し、
    前記第３の平均化回路は、前記第３の抽出信号の活性化レベルに同期して前記第３の誤差をラッチし、前記第３の誤差の前記第１のタイミングにおける平均値と前記第２のタイミングにおける前記第３の誤差との平均を演算する、請求項１３に記載の光ディスク装置。
15. 前記ビタビ復号回路は、前記第１の期待値と前記サンプリング値との第１の誤差、前記第２の期待値と前記サンプリング値との第２の誤差、および前記第３の期待値と前記サンプリング値との第３の誤差を演算して前記期待値補正回路へ出力し、
    前記期待値補正回路は、
    前記第１、第２および第３の誤差の絶対値から最小の誤差を検出し、その検出した誤差が前記第１の誤差であるとき前記第１の誤差が最小値を保持する領域の中央部を抽出するための第１の抽出信号を生成し、前記検出した誤差が前記第２の誤差であるとき前記第２の誤差が最小値を保持する領域の中央部を抽出するための第２の抽出信号を生成し、前記検出した誤差が前記第３の誤差であるとき前記第３の誤差が最小値を保持する領域の中央部を抽出するための第３の抽出信号を生成する信号生成回路と、
    前記第１の抽出信号に基づいて、前記中央部に対応した前記第３の誤差を抽出し、その抽出した誤差の平均値を演算する第１の平均化回路と、
    前記第２の抽出信号に基づいて、前記中央部に対応した前記第３の誤差を抽出し、その抽出した誤差の平均値を演算する第２の平均化回路と、
    前記第３の抽出信号に基づいて、前記中央部に対応した前記第３の誤差を抽出し、その抽出した誤差の平均値を演算する第３の平均化回路と、
    前記第１の平均化回路から出力された第１の誤差平均値に基づいて前記第１の補正期待値を決定し、前記第２の平均化回路から出力された第２の誤差平均値に基づいて前記第２の補正期待値を決定し、前記第３の平均化回路から出力された第３の誤差平均値に基づいて前記第３の補正期待値を決定する期待値演算回路とを含む、請求項１２に記載の光ディスク装置。
16. 前記信号生成回路は、
    前記第１、第２、および第３の誤差の絶対値を演算する絶対値演算回路と、
    前記絶対値演算回路により演算された３つの絶対値から最小値を検出し、その検出した最小値が前記第１の誤差の絶対値であるとき、前記第１の誤差が最小値を保持する期間に対応して活性化レベルから成る第１の誤差最小信号を生成し、前記検出した最小値が前記第２の誤差の絶対値であるとき、前記第２の誤差が最小値を保持する期間に対応して活性化レベルから成る第２の誤差最小信号を生成し、前記検出した最小値が前記第３の誤差の絶対値であるとき、前記第３の誤差が最小値を保持する期間に対応して活性化レベルから成る第３の誤差最小信号を生成する最小誤差判定回路と、
    前記第１の誤差最小信号と、前記第１の誤差最小信号を前記基準クロックの所定量だけ遅延させた第１の遅延誤差最小信号と、第１の遅延誤差最小信号を前記所定量だけ遅延させた第２の遅延誤差最小信号との論理積を演算して前記第１の抽出信号を生成する第１のＡＮＤゲートと、
    前記第２の誤差最小信号と、前記第２の誤差最小信号を前記基準クロックの所定量だけ遅延させた第３の遅延誤差最小信号と、第３の遅延誤差最小信号を前記所定量だけ遅延させた第４の遅延誤差最小信号との論理積を演算して前記第２の抽出信号を生成する第２のＡＮＤゲートと、
    前記第３の誤差最小信号と、前記第３の誤差最小信号を前記基準クロックの所定量だけ遅延させた第５の遅延誤差最小信号と、第５の遅延誤差最小信号を前記所定量だけ遅延させた第６の遅延誤差最小信号との論理積を演算して前記第３の抽出信号を生成する第３のＡＮＤゲートとから成り、
    前記第１の平均化回路は、前記第１の抽出信号の活性化レベルに同期して前記第３の誤差をラッチし、前記第３の誤差の前記第１のタイミングにおける平均値と前記第２のタイミングにおける前記第３の誤差との平均を演算し、
    前記第２の平均化回路は、前記第２の抽出信号の活性化レベルに同期して前記第３の誤差をラッチし、前記第３の誤差の前記第１のタイミングにおける平均値と前記第２のタイミングにおける前記第３の誤差との平均を演算し、
    前記第３の平均化回路は、前記第３の抽出信号の活性化レベルに同期して前記第３の誤差をラッチし、前記第３の誤差の前記第１のタイミングにおける平均値と前記第２のタイミングにおける前記第３の誤差との平均を演算する、請求項１５に記載の光ディスク装置。
17. 前記ビタビ復号回路は、前記第１の期待値と前記サンプリング値との第１の誤差、前記第２の期待値と前記サンプリング値との第２の誤差、および前記第３の期待値と前記サンプリング値との第３の誤差を演算して前記期待値補正回路へ出力し、
    前記期待値補正回路は、
    前記第１、第２および第３の誤差の絶対値から最小の誤差を検出し、その検出した誤差が前記第１の誤差であるとき前記第１の誤差を抽出するための第１の抽出信号を生成し、前記検出した誤差が前記第２の誤差であるとき前記第２の誤差を抽出するための第２の抽出信号を生成し、前記検出した誤差が前記第３の誤差であるとき前記第３の誤差を抽出するための第３の抽出信号を生成する信号生成回路と、
    前記第１の抽出信号に基づいて、前記第１の誤差を抽出し、その抽出した誤差の平均値を演算する第１の平均化回路と、
    前記第２の抽出信号に基づいて、前記第２の誤差を抽出し、その抽出した誤差の平均値を演算する第２の平均化回路と、
    前記第３の抽出信号に基づいて、前記第３の誤差を抽出し、その抽出した誤差の平均値を演算する第３の平均化回路と、
    前記第１の平均化回路から出力された第１の誤差平均値を第１の基準期待値に加えた値に基づいて前記第１の補正期待値を決定し、前記第２の平均化回路から出力された第２の誤差平均値を第２の基準期待値に加えた値に基づいて前記第２の補正期待値を決定し、前記第３の平均化回路から出力された第３の誤差平均値を第３の基準期待値に加えた値に基づいて前記第３の補正期待値を決定する期待値演算回路とを含む、請求項１２に記載の光ディスク装置。
18. 前記信号生成回路は、
    前記第１、第２、および第３の誤差から最小値を検出し、その検出した最小値が前記第１の誤差であるとき、前記第１の誤差が最小値を保持する期間に対応して活性化レベルから成る第１の誤差最小信号と前記第１の誤差を選択するための第１の選択信号とを生成し、前記検出した最小値が前記第２の誤差であるとき、前記第２の誤差が最小値を保持する期間に対応して活性化レベルから成る第２の誤差最小信号と前記第２の誤差を選択するための第２の選択信号とを生成し、前記検出した最小値が前記第３の誤差であるとき、前記第３の誤差が最小値を保持する期間に対応して活性化レベルから成る第３の誤差最小信号と前記第３の誤差を選択するための第３の選択信号とを生成する最小誤差判定回路と、
    前記第１、第２、および第３の選択信号に基づいてそれぞれ前記第１、第２、および第３の誤差を選択する選択回路と、
    前記選択回路により選択された誤差を受け、前記第１のタイミングにおける前記誤差と前記第２のタイミングにおける前記誤差との差分を演算し、その差分が基準値よりも小さいとき活性化レベルから成り、前記差分が基準値よりも大きいとき非活性化レベルから成る誤差選択信号を生成する選択信号生成回路と、
    前記第１の誤差最小信号と前記誤差選択信号との論理積を演算して前記第１の抽出信号を生成する第１のＡＮＤゲートと、
    前記第２の誤差最小信号と前記誤差選択信号との論理積を演算して前記第２の抽出信号を生成する第２のＡＮＤゲートと、
    前記第３の誤差最小信号と前記誤差選択信号との論理積を演算して前記第３の抽出信号を生成する第３のＡＮＤゲートとから成り、
    前記第１の平均化回路は、前記第１の抽出信号の活性化レベルに同期して前記第１の誤差をラッチし、前記第１の誤差の前記第１のタイミングにおける平均値と前記第２のタイミングにおける前記第１の誤差との平均を演算して前記第１の誤差平均値を出力し、
    前記第２の平均化回路は、前記第２の抽出信号の活性化レベルに同期して前記第２の誤差をラッチし、前記第２の誤差の前記第１のタイミングにおける平均値と前記第２のタイミングにおける前記第２の誤差との平均を演算して前記第２の誤差平均値を出力し、
    前記第３の平均化回路は、前記第３の抽出信号の活性化レベルに同期して前記第３の誤差をラッチし、前記第３の誤差の前記第１のタイミングにおける平均値と前記第２のタイミングにおける前記第３の誤差との平均を演算して前記第３の誤差平均値を出力する、請求項１７に記載の光ディスク装置。
19. 前記ビタビ復号回路は、前記第１の期待値と前記サンプリング値との第１の誤差、前記第２の期待値と前記サンプリング値との第２の誤差、および前記第３の期待値と前記サンプリング値との第３の誤差を演算して前記期待値補正回路へ出力し、
    前記期待値補正回路は、
    前記第１、第２および第３の誤差の絶対値から最小の誤差を検出し、その検出した誤差が前記第１の誤差であるとき前記第１の誤差が最小値を保持する領域の中央部を抽出するための第１の抽出信号を生成し、前記検出した誤差が前記第２の誤差であるとき前記第２の誤差が最小値を保持する領域の中央部を抽出するための第２の抽出信号を生成し、前記検出した誤差が前記第３の誤差であるとき前記第３の誤差が最小値を保持する領域の中央部を抽出するための第３の抽出信号を生成する信号生成回路と、
    前記第１の抽出信号に基づいて、前記中央部に対応した前記第１の誤差を抽出し、その抽出した誤差の平均値を演算する第１の平均化回路と、
    前記第２の抽出信号に基づいて、前記中央部に対応した前記第２の誤差を抽出し、その抽出した誤差の平均値を演算する第２の平均化回路と、
    前記第３の抽出信号に基づいて、前記中央部に対応した前記第３の誤差を抽出し、その抽出した誤差の平均値を演算する第３の平均化回路と、
    前記第１の平均化回路から出力された第１の誤差平均値を第１の基準期待値に加えた値に基づいて前記第１の補正期待値を決定し、前記第２の平均化回路から出力された第２の誤差平均値を第２の基準期待値に加えた値に基づいて前記第２の補正期待値を決定し、前記第３の平均化回路から出力された第３の誤差平均値を第３の基準期待値に加えた値に基づいて前記第３の補正期待値を決定する期待値演算回路とを含む、請求項１２に記載の光ディスク装置。
20. 前記信号生成回路は、
    前記第１、第２、および第３の誤差から最小値を検出し、その検出した最小値が前記第１の誤差であるとき、前記第１の誤差が最小値を保持する期間に対応して活性化レベルから成る第１の誤差最小信号を生成し、前記検出した最小値が前記第２の誤差であるとき、前記第２の誤差が最小値を保持する期間に対応して活性化レベルから成る第２の誤差最小信号を生成し、前記検出した最小値が前記第３の誤差であるとき、前記第３の誤差が最小値を保持する期間に対応して活性化レベルから成る第３の誤差最小信号を生成する最小誤差判定回路と、
    前記第１の誤差最小信号と、前記第１の誤差最小信号を前記基準クロックの所定量だけ遅延させた第１の遅延誤差最小信号と、第１の遅延誤差最小信号を前記所定量だけ遅延させた第２の遅延誤差最小信号との論理積を演算して前記第１の抽出信号を生成する第１のＡＮＤゲートと、
    前記第２の誤差最小信号と、前記第２の誤差最小信号を前記基準クロックの所定量だけ遅延させた第３の遅延誤差最小信号と、第３の遅延誤差最小信号を前記所定量だけ遅延させた第４の遅延誤差最小信号との論理積を演算して前記第２の抽出信号を生成する第２のＡＮＤゲートと、
    前記第３の誤差最小信号と、前記第３の誤差最小信号を前記基準クロックの所定量だけ遅延させた第５の遅延誤差最小信号と、第５の遅延誤差最小信号を前記所定量だけ遅延させた第６の遅延誤差最小信号との論理積を演算して前記第３の抽出信号を生成する第３のＡＮＤゲートとから成り、
    前記第１の平均化回路は、前記第１の抽出信号の活性化レベルに同期して前記第１の誤差をラッチし、前記第１の誤差の前記第１のタイミングにおける平均値と前記第２のタイミングにおける前記第１の誤差との平均を演算して前記第１の誤差平均値を出力し、
    前記第２の平均化回路は、前記第２の抽出信号の活性化レベルに同期して前記第２の誤差をラッチし、前記第２の誤差の前記第１のタイミングにおける平均値と前記第２のタイミングにおける前記第２の誤差との平均を演算して前記第２の誤差平均値を出力し、
    前記第３の平均化回路は、前記第３の抽出信号の活性化レベルに同期して前記第３の誤差をラッチし、前記第３の誤差の前記第１のタイミングにおける平均値と前記第２のタイミングにおける前記第３の誤差との平均を演算して前記第３の誤差平均値を出力する、請求項１９に記載の光ディスク装置。

Images