JP3714406B2 - Ｗ−ｃｄｍａ方式を用いた送信電力制御回路 - Google Patents
Ｗ−ｃｄｍａ方式を用いた送信電力制御回路 Download PDFInfo
- Publication number
- JP3714406B2 JP3714406B2 JP2001130790A JP2001130790A JP3714406B2 JP 3714406 B2 JP3714406 B2 JP 3714406B2 JP 2001130790 A JP2001130790 A JP 2001130790A JP 2001130790 A JP2001130790 A JP 2001130790A JP 3714406 B2 JP3714406 B2 JP 3714406B2
- Authority
- JP
- Japan
- Prior art keywords
- sir
- circuit
- transmission power
- path
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
- H04W52/04—TPC
- H04W52/18—TPC being performed according to specific parameters
- H04W52/24—TPC being performed according to specific parameters using SIR [Signal to Interference Ratio] or other wireless path parameters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
- H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
- H04B7/08—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station
- H04B7/0891—Space-time diversity
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
- H04W52/04—TPC
- H04W52/38—TPC being performed in particular situations
- H04W52/42—TPC being performed in particular situations in systems with time, space, frequency or polarisation diversity
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mobile Radio Communication Systems (AREA)
- Transmitters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、Ｗ−ＣＤＭＡ方式の通信システムで用いられる最適の送信電力制御回路に関する。
【０００２】
【従来の技術】
以下、図面を参照して従来のＷ−ＣＤＭＡにおける受信信号ＳＩＲ（希望信号対ノイズ信号レベル比：Signal-Interference Power Ratio）を用いた送信電力制御回路について説明する。
【０００３】
従来、送信電力制御（以下、これをＴＰＣ:Transmit Power Controlと称す）は、２局間において、一方の局で受信信号ＳＩＲを測定し、これを予め定められたＳＩＲ値と比較する。もし予め定められたＳＩＲ値より小さければもう一方の局にパワーを上げることを要求し、予め定められたＳＩＲ値より大きければパワーを下げることを要求するのが通例である。
【０００４】
ここで、図９は従来の受信信号ＳＩＲを用いた送信電力制御回路を示す図である。図９に示す従来技術は、以下に述べる本発明の実施の形態（図１に示される送信電力制御回路）と比較すると、図９において、パス選別回路３が入っていない点と、ＳＩＲ加算回路１２でＳＩＲ推定回路６から入力されたＳＩＲ（ｘ）を全て加算しているという点である。したがって、ここではその相違点を中心として従来技術について述べる。その他は以下の発明の実施の形態を参照されたい。
ここで、ＳＩＲ加算回路１２では、各パス毎の逆拡散後のＳＩＲ(x)を全て加算してしまうため、例えばＰａｔｈ(1)とＰａｔｈ(2)が実際には一つのＰａｔｈで、ＳＩＲ(x)が、例えばＳＩＲ(１)＝０．５、ＳＩＲ(２)＝０．３、ＳＩＲ(３)＝０．１、ＳＩＲ(４)＝０．１である場合、ＳＩＲの合計はＳＩＲ＝１．０となる。
【０００５】
【発明が解決しようとする課題】
しかしながら、一つのＰａｔｈのＳＩＲが２回加算されていることになり、本来のＳＩＲはＳＩＲ＝０．８にならなければならない。
【０００６】
ここで、例えば目標とするＳＩＲが０．９の場合、本来は受信ＳＩＲが目標値より低いので、相手局に対してパワーを上げることを要求しなければならないのが、ここではＳＩＲ＝１．０で、受信ＳＩＲが目標値より高くなっている為、逆にパワーを下げることを要求してしまう。その結果、信号品質がますます劣化してしまうという問題点があった。
【０００７】
本発明の目的は、１つのパスを複数のパスとして誤検出してしまった場合に受信信号のＳＩＲが高くなってしまい、それが目標値より大きくなってしまうと、実際には回線品質は良くなっていないのに相手局にパワーを下げることを要求してしまい、その結果回線品質が更に悪くなってしまうという問題を解決することができる送信電力制御回路を提供することである。
【０００８】
【課題を解決するための手段】
本発明は、各パスの間隔を計算し、間隔がある一定値以下のパス（以降これを近接パスと称す）が存在する場合はそれらのパスのＳＩＲを比較し、その比較結果に基づいてＳＩＲに重み付けをし、その後に加算することを特徴としている。
例えば、２つの近接パスＰａｔｈＡ，ＢのＳＩＲをＳＩＲ＿Ａ，ＳＩＲ＿Ｂとし、ＳＩＲ＿ＡがＳＩＲ＿Ｂより大きい場合、これらのＳＩＲはＸ＊(ＳＩＲ＿Ａ)とＹ＊(ＳＩＲ＿Ｂ)を加算して得られる。もしＸ＝１，Ｙ＝０の場合、ＳＩＲ＿Ｂは無視されることになる。
【０００９】
したがって、実際には一つのパスのところを、誤って複数のパスとして検出された場合、ＳＩＲの合計が本来の合計より大きくなっても、相手局に対して信号品質が改善していないとして送信パワーを下げることを要求することはない。
【００１０】
具体的な構成については、本発明によるＷ−ＣＤＭＡ方式を用いた送信電力制御回路は、複数のアンテナと、前記複数のアンテナから受信したＮ（Ｎは１以上の整数）個のパスの信号対ノイズ比（ＳＩＲ値）を推定するＳＩＲ推定回路と、該ＳＩＲ推定回路から出力されたＮ個のＳＩＲ値を加算するＳＩＲ加算手段を有し、前記ＳＩＲ加算手段は、フレームタイミングを示すＦＲ信号に基づき、入力されたＮ個のパスのうち同一アンテナから受信した複数のパスであって、遅延間隔があらかじめ定められた所定値以下の場合に、同一パスとみなして、これに対応する重み付け係数を前記Ｎ個のＳＩＲ値に掛けてから加算することを特徴とする。
【００１１】
前記ＳＩＲ加算手段は、ＳＩＲ推定回路の出力側に接続され、前記ＳＩＲ推定回路から出力されたＮ個のＳＩＲ値を加算するたＳＩＲ加算回路と、入力されたＮ個のパス情報から、同一アンテナから受信したパスであって、前記ＦＲ信号に対して所定の遅延間隔がずれている近接パスがあるか否かをチェックし、前記近接パスが少なくとも２以上存在した場合、近接情報を示す制御信号を前記ＳＩＲ加算回路に送出するパス選別回路を有する。
【００１２】
さらに、前記ＳＩＲ加算回路は、ＳＩＲ推定回路からの全てのＳＩＲ値を加算するのではなく、前記近接情報に基いて、近接パスが存在するのであれば、更に近接パスのＳＩＲ値を比較し、その結果に対応した重み付け係数をＳＩＲ値に掛けてから加算することを特徴とする。
【００１３】
さらに、前記ＳＩＲ加算回路は、重み付けの結果、近接パスの内、ＳＩＲ値が小さい方のパスのＳＩＲ値は無視して加算することを特徴とする。
【００１４】
さらに、重み付け加算されたＳＩＲ値とあらかじめ定められた目標ＳＩＲ値とを比較し、前記重み付け加算されたＳＩＲ値が前記目標ＳＩＲ値より大きいか否かの結果を示すＴＰＣビットを送出するＳＩＲ判定回路と、前記ＴＰＣビットを予め定められた場所に書き込み、相手局に送信する送信部を有することを特徴とする。
【００１５】
さらに、前記ＴＰＣビットは、前記重み付け加算されたＳＩＲ値が前記目標ＳＩＲ値より大きければ、相手局に対して送信パワーを下げることを要求し、小さければ相手局に対して送信パワーを上げることを要求することを特徴とする。
【００１６】
【発明の実施の形態】
以下、本発明に係るＷ−ＣＤＭＡにおける受信信号ＳＩＲを用いた送信電力制御回路の一実施の形態について図面を参照して説明する。図１は本発明に係るＷ−ＣＤＭＡにおける受信信号ＳＩＲを用いた送信電力制御回路の一実施の形態を示すブロック図である。以下の説明で、＊印は乗算を意味する。
【００１７】
アップレート回路１には無線信号がディジタル信号に変換されたＭ本のアンテナからの信号Ｒ１（Ｍ，ｔ)が入力される。Ｒ１（Ｍ，ｔ)はｔ時点におけるアンテナＭからの信号を意味し、入力信号のレートはａ＊Ｆｃ(Ｆｃ：チップレート)である。本回路ではこの信号のレートを更にb倍に上げ、レートａ＊ｂ＊Ｆｃの信号Ｒ２（Ｍ，ｔ)をパスサーチ回路２及びセレクタ回路４へ出力する。
【００１８】
パスサーチ回路２は、入力されたＭ本の信号Ｒ２（Ｍ，ｔ)に対して、フレームタイミングを示すＦＲ信号を基準にした予め定められたＣＯＤＥで相関値検出を行い、相関値が高い方からＮ１本を選択する。
【００１９】
選択結果は図２に示すＮ１個のパス情報Ｐａｔｈ（Ｎ１）としてパラレルもしくはシリアルで出力される。ＳＯＵＲＣＥ部はどのアンテナから入力されたかを示し、ＤＥＬＡＹ部はＦＲ信号に対してどれくらいずれていたかを示す。各アンテナにはマルチパスフェージングがかかった信号が入力されている為、同一ＳＯＵＲＣＥから複数のパスが選択されることもある。
【００２０】
図３にパスサーチ結果の一例を示す。ここでは、アンテナ数は２本（Ｍ＝２）、パスサーチ数は１０本（Ｎ１＝１０）としている。図３では、選択された有効パスは４本で（ＳＯＵＲＣＥが０の場合は無効)、第１及び第２のアンテナからそれぞれ２本づつ選択されたことを示し、第１のアンテナからの信号はＦＲタイミングから“２”，“４”遅れていることを示し、第２のアンテナからの信号は“５”，“９”遅れていることを示している。ＤＥＬＡＹ部の単位は１／（ｎ１＊ｎ２＊Ｆｃ）である。
【００２１】
セレクタ回路４は図４に示す様にＮ１個のＭ：１のセレクタから構成され、このセレクタには上述のアップレート回路１からのＭ本の信号が入力される。各セレクタは上記パス情報のＳＯＵＲＣＥ部で指定された信号を選択し、後段の逆拡散回路５に出力する。
【００２２】
パス情報が図３の場合、図４中のセレクタ４１，４２はアンテナ１からの信号Ｒ２（１，ｔ）を選択し、セレクタ４３，４４はアンテナ２からの信号Ｒ２（２，ｔ）を選択する。他の（Ｎ１−４）個のセレクタ出力は“０”になる。
【００２３】
逆拡散回路５は図５に示すようにＮ１個の乗算器、１個のＣＯＤＥ発生器、及びＮ１個のＤＥＬＡＹ回路から構成される。ＣＯＤＥ発生器では予め定められた符号長ＬのＣＯＤＥをＦＲタイミング信号に同期して生成し、ＤＥＬＡＹ回路は入力されたＣＯＤＥを、前述のパス情報のＤＥＬＡＹ部の値だけ遅延させる。
【００２４】
例えば、Ｒ３（１，ｔ）を逆拡散するＣＯＤＥは、この信号に対するＤＥＬＡＹ値が“２”であるので、図６の様にＤＥＬＡＹ回路において“２”だけ遅延させたものとなる。乗算器では前述のＣＯＤＥによりレートが（ａ＊ｂ＊Ｆｃ）だった信号の逆拡散を行い、信号レートがＦｓであるＲ４（Ｎ１，ｔ）を出力する。Ｆｓはシンボルレートである。
【００２５】
ＳＩＲ推定回路６は受信されたＮ１本の信号の信号対ノイズ比を個別に推定し、推定結果ＳＩＲ（ｘ）を後段のＳＩＲ加算回路７に出力する。尚、ｘ＝１〜Ｎ１である。パス選別回路３は入力されたパス情報から同一アンテナで、かつＤｅｌａｙ値がある一定値以上接近しているものがあるか否かを検出する。
【００２６】
例えばこの近接範囲のスレッショルド（しきい値）を“３”とした場合、図３の場合、第２のアンテナからの信号のＤｅｌａｙ値は“５”と“９”である為、接近していないと判断されるが、アンテナ１からの信号は“２”と“４”である為、接近していると判定される。その場合、検出信号Ｓ２は、Ｉｎｆｏ（１；１１０００・・・０），Ｉｎｆｏ（２；１１０００・・・０），Ｉｎｆｏ（３；０００００・・・０），Ｉｎｆｏ（４；０００００・・・０），・・・・・・・，Ｉｎｆｏ（Ｎ１；０００００・・・）のように表現される。
【００２７】
Ｉｎｆｏ（１；１１０００００・・・０）は、Ｐａｔｈ１に対して近接パスが存在するか否かを示し、この場合はＰａｔｈ１とＰａｔｈ２が近接していることを示す。
【００２８】
ＳＩＲ加算回路７では前述のＳＩＲ推定回路６から入力されたＮ１個のＳＩＲ値ＳＩＲ（ｘ）を加算する。但し、全てのＳＩＲ（ｘ）を加算するのではなく、前述の近接情報Ｉｎｆｏに従い、もし近接パスが存在するのであれば、更に近接パスのＳＩＲを比較し、その結果に対応した重み付け係数をＳＩＲ（ｘ）に掛けてから加算する。
【００２９】
前述の例の場合、Ｐａｔｈ１とＰａｔｈ２が近接している為、ここではＳＩＲ（１）とＳＩＲ（２）が比較される。ＳＩＲ（１）の方がＳＩＲ（２）より大きい場合、重み付け係数を１と０にすると、加算されるＳＩＲは以下に示す数式（１）のようになる。
【００３０】
つまり、この重み付けの場合は近接パスのＳＩＲが小さい方のパスのＳＩＲは無視されることになる。加算されたＳＩＲはＳＩＲ判定回路８に与えられる。ＳＩＲ判定回路８では与えられたＳＩＲと外部より与えられた目標ＳＩＲ値を比較し、ＴＰＣビットを送信部のＭＵＸ回路９へ出力する。ＴＰＣビットは、ＳＩＲが目標ＳＩＲより大きければ“０”を、小さければ“１”となる。ここで“１”は相手局に対して送信パワーを上げることを要求し、“０”は下げることを要求する。
【００３１】
送信部１１におけるＭＵＸ回路９は前述のＴＰＣビットを図７のように予め定められた場所に書き込み、相手局に通知する。
【００３２】
次に、上記した実施の形態の動作について説明する。図８は本発明の前提となる２局間のブロック図であり、図７はこれらの局間でやりとりされるデータフォーマットを示す。図７中のＤＡＴＡ１，ＤＡＴＡ２はそれぞれユーザーデータを示し、ＴＰＣ部は相手局からの送信パワー制御要求を示す。本発明では図８のような２局間でそれぞれ受信信号のＳＩＲを測定し、それが目標値に対して高いか低いかをＴＰＣ部で通知し、高い場合は下げることを、低い場合は上げることを要求する。
【００３３】
図１に示すアップレート回路１，パスサーチ回路２の動作は前述した通りなのでここでは省略する。セレクタ回路４ではＰＡＴＨ（Ｘ）のＳＯＵＲＣＥ部に従ってＲ２（ｙ，ｔ）の中から必要な信号を選択し（ｙ＝１，２，・・・，Ｍ）、Ｒ３（ｘ，ｔ） を出力する(ｘ＝１，２，・・・，Ｎ１)。⇒ｘはパスサーチ数（Ｎ１）である。
【００３４】
図３の場合、Ｒ２（１，ｔ）を２本と、Ｒ２（２，ｔ）を２本出力し、残りの（Ｎ２−４）本はゼロである。つまりＲ２（ｙ，ｔ）とＲ３（ｘ，ｔ）の関係は、Ｒ３（１，ｔ）＝Ｒ２（１，ｔ）、Ｒ３（２，ｔ）＝Ｒ２（１，ｔ）、Ｒ３（３，ｔ）＝Ｒ２（２，ｔ）、Ｒ３（４，ｔ）＝Ｒ２（２，ｔ）、Ｒ３（ｘ）＝０となる。尚、ｘ＝５，６，・・・，Ｎ１である。
【００３５】
逆拡散回路５ではＲ３（ｘ，ｔ）を予め定められたＣＯＤＥで各Ｐａｔｈ独立に逆拡散し、シンボルレート（Ｆｓ）の信号Ｒ４（ｘ，ｔ）を出力する。上記説明したように生成されたＣＯＤＥはパス情報ＰＡＴＨ（ｘ）のＤＥＬＡＹ値によってタイミングを調整して逆拡散符号として使用される。ここで、符号長ＬのＣＯＤＥをＣ（ｋ）とし、ＤＥＬＡＹ値に基づいた各Ｐａｔｈ毎のタイミング関数をｔ（ｘ）とすると、以下に示す数式（２）のように表せられる。尚、ｔはｔシンボルを示す。
【００３６】
Ｒ４(ｘ,ｔ)＝Σ｛Ｒ３(ｘ,ｋ)＊Ｃ(ｋ-ｔ(ｘ))}…………（２）
例えばＰＡＴＨ（１）の場合、すなわちｘ＝１の場合、ＤＥＬＡＹ値が“２”であるので、ｔ(１)＝２となり、Ｒ４(１,ｔ)は以下に示す数式（３）のようになる。
【００３７】
Ｒ４(１,ｔ)＝Σ｛Ｒ３(１,ｋ)＊Ｃ(ｋ-２)}…………（３）
ＳＩＲ推定回路６では、入力されたＲ４(ｘ,ｔ)の信号対ノイズレベル比を個別に計算し、ＳＩＲ値ＳＩＲ(ｘ)を出力する。
【００３８】
パス選別回路３では入力されたＮ個のパス情報ＰＡＴＨ(ｘ)から同一アンテナであって、タイミングがある一定値以上近接しているパス（ＤＥＬＡＹ値の値が近いパス）が無いかをチェックする。このとき、近接するパスが存在した場合、それを示す制御信号Ｉｎｆｏ(ｘ:ｚ１,z２,…,zＮ１)を後段のＳＩＲ加算回路７に通知する。
【００３９】
例えば、Ｐａｔｈ(１)とＰａｔｈ(２)が近接している場合はＩｎｆｏ(１:，,),Ｉｎｆｏ(２:,,)のz１,z２が、Ｉｎｆｏ(１:１,１,０,０,…,０)、Ｉｎｆｏ(２:１,１,０,０,…,０)のように１になる。
【００４０】
ＳＩＲ加算回路７では入力されたＳＩＲ(ｘ)を上記Ｉｎｆｏ信号に基づいてｚｘが１であるＰａｔｈのＳＩＲ比較を行い、かつ、重み付けそ、その後加算する。例えば、ここで重み付け係数をα(ｘ)とすると、パス選別回路３でＰＡＴＨ(１)とＰＡＴＨ(２)が近接していると判定された場合、ＳＩＲ加算回路７はＳＩＲ(１)とＳＩＲ(２)の大きさを比較する。そして、もしＳＩＲ(１)がＳＩＲ(２)よりも大きいのであれば、α(１)＝１，α(２)＝０とし、これが逆であればα(１)＝０,α(２)＝１とする。近接するパスが存在しないＰＡＴＨに対応するＳＩＲの重み付け係数は“１”にする。そして、Ｎ個のα(ｘ)＊ＳＩＲ(ｘ)は、以下の数式（４）に示すように加算され、ＳＩＲ判定回路８へ出力される。
【００４１】
ＳＩＲ＝Σα(ｘ)＊ＳＩＲ(ｘ) …………（４）
この加算されたＳＩＲはＳＩＲ判定回路８において予め定められた目標値と比較されその結果を示すＴＰＣビットが出力される。ＴＰＣビットの極性は、もし加算したＳＩＲが目標値を下回れば相手局に送信パワーを上げさせる為に“１”に、上回れば逆に“０”になる。
【００４２】
送信部１１内のＭＵＸ回路９ではこのＴＰＣビットを送信データに書き込み相手局へ送る。
【００４３】
【発明の効果】
本発明によれば、パスサーチにおいて実際には一つのパスなのに誤って複数のパスとして検出された場合でも、ＳＩＲの大きさにより重み付け、場合によっては最もＳＩＲが大きいパスのＳＩＲのみ加算する為、ＳＩＲが誤って大きくなることはない。
【００４４】
従来では、実際には一つのパスのところを、誤って複数のパスとして検出された場合、ＳＩＲの合計が本来の合計より大きくなってしまい、相手局に対して信号品質が改善していないのに送信パワーを下げることを要求してしまうため、逆に信号品質が劣化してしまうが、本発明ではこの問題を解決している。
【００４５】
パスサーチ時にも同様に近接パスの保護をかけ、同一パスを複数のパスとして検出しないようにすることもできるが、この時の近接パスの範囲はＷ−ＣＤＭＡで通常使われているＲＡＫＥ受信後のデータ品質が最適になるように、傾向としてはパスが多めに補足できるような方向で決められる（近接パスが含まれる確率が高くなる）ため、それが必ずしも今回の様なＳＩＲ推定にとって最適とは限らない。しかし、本発明では、ＳＩＲ加算前に別のパラメータによってパスの選択を行うため、ＳＩＲ推定にとって最適なパラメータを決定できる。
【００４６】
更に、通常パスサーチはある一定時間の平均値を使って行われるため、そこで得られたパス情報は厳密にはＳＩＲ推定で使うデータと同時間のものではないが、本発明ではこの様なこの時間中にパスの状況が変わってもある程度正しくパスを選別することができる。
【図面の簡単な説明】
【図１】本発明に係るＷ−ＣＤＭＡにおける受信信号のＳＩＲを用いた送信電力制御回路の一実施の形態を示すブロック図である。
【図２】Ｎ１個のパス情報Ｐａｔｈ（Ｎ１）を示した図である。
【図３】パスサーチ結果の一例を示した図である。
【図４】セレクタ回路の構成を示した図である。
【図５】逆拡散回路の構成を示した図である。
【図６】Ｒ３（Ｎ１，ｔ）を逆拡散してＲ４（Ｎ１，ｔ）を出力する際、ＣＯＤＥ発生器出力とＤＥＬＡＹ回路出力のデータ構造を示した図である。
【図７】２局間でやりとりされるデータフォーマットを示す図である。
【図８】２局間でそれぞれ受信信号のＳＩＲを測定し、それが目標値に対して高いか低いかをＴＰＣ部で通知して、送信電力の制御を行っている様子を示した２局間のブロック図である。
【図９】従来のＷ−ＣＤＭＡにおける受信信号ＳＩＲを用いた送信電力制御回路の一実施の形態を示すブロック図である。
【符号の説明】
１ アップレート回路
２ パスサーチ回路
３ パス選別回路
４ セレクタ回路
５ 逆拡散回路
６ ＳＩＲ推定回路
７ ＳＩＲ加算回路
８ ＳＩＲ判定回路
９ ＭＵＸ回路
【発明の属する技術分野】
本発明は、Ｗ−ＣＤＭＡ方式の通信システムで用いられる最適の送信電力制御回路に関する。
【０００２】
【従来の技術】
以下、図面を参照して従来のＷ−ＣＤＭＡにおける受信信号ＳＩＲ（希望信号対ノイズ信号レベル比：Signal-Interference Power Ratio）を用いた送信電力制御回路について説明する。
【０００３】
従来、送信電力制御（以下、これをＴＰＣ:Transmit Power Controlと称す）は、２局間において、一方の局で受信信号ＳＩＲを測定し、これを予め定められたＳＩＲ値と比較する。もし予め定められたＳＩＲ値より小さければもう一方の局にパワーを上げることを要求し、予め定められたＳＩＲ値より大きければパワーを下げることを要求するのが通例である。
【０００４】
ここで、図９は従来の受信信号ＳＩＲを用いた送信電力制御回路を示す図である。図９に示す従来技術は、以下に述べる本発明の実施の形態（図１に示される送信電力制御回路）と比較すると、図９において、パス選別回路３が入っていない点と、ＳＩＲ加算回路１２でＳＩＲ推定回路６から入力されたＳＩＲ（ｘ）を全て加算しているという点である。したがって、ここではその相違点を中心として従来技術について述べる。その他は以下の発明の実施の形態を参照されたい。
ここで、ＳＩＲ加算回路１２では、各パス毎の逆拡散後のＳＩＲ(x)を全て加算してしまうため、例えばＰａｔｈ(1)とＰａｔｈ(2)が実際には一つのＰａｔｈで、ＳＩＲ(x)が、例えばＳＩＲ(１)＝０．５、ＳＩＲ(２)＝０．３、ＳＩＲ(３)＝０．１、ＳＩＲ(４)＝０．１である場合、ＳＩＲの合計はＳＩＲ＝１．０となる。
【０００５】
【発明が解決しようとする課題】
しかしながら、一つのＰａｔｈのＳＩＲが２回加算されていることになり、本来のＳＩＲはＳＩＲ＝０．８にならなければならない。
【０００６】
ここで、例えば目標とするＳＩＲが０．９の場合、本来は受信ＳＩＲが目標値より低いので、相手局に対してパワーを上げることを要求しなければならないのが、ここではＳＩＲ＝１．０で、受信ＳＩＲが目標値より高くなっている為、逆にパワーを下げることを要求してしまう。その結果、信号品質がますます劣化してしまうという問題点があった。
【０００７】
本発明の目的は、１つのパスを複数のパスとして誤検出してしまった場合に受信信号のＳＩＲが高くなってしまい、それが目標値より大きくなってしまうと、実際には回線品質は良くなっていないのに相手局にパワーを下げることを要求してしまい、その結果回線品質が更に悪くなってしまうという問題を解決することができる送信電力制御回路を提供することである。
【０００８】
【課題を解決するための手段】
本発明は、各パスの間隔を計算し、間隔がある一定値以下のパス（以降これを近接パスと称す）が存在する場合はそれらのパスのＳＩＲを比較し、その比較結果に基づいてＳＩＲに重み付けをし、その後に加算することを特徴としている。
例えば、２つの近接パスＰａｔｈＡ，ＢのＳＩＲをＳＩＲ＿Ａ，ＳＩＲ＿Ｂとし、ＳＩＲ＿ＡがＳＩＲ＿Ｂより大きい場合、これらのＳＩＲはＸ＊(ＳＩＲ＿Ａ)とＹ＊(ＳＩＲ＿Ｂ)を加算して得られる。もしＸ＝１，Ｙ＝０の場合、ＳＩＲ＿Ｂは無視されることになる。
【０００９】
したがって、実際には一つのパスのところを、誤って複数のパスとして検出された場合、ＳＩＲの合計が本来の合計より大きくなっても、相手局に対して信号品質が改善していないとして送信パワーを下げることを要求することはない。
【００１０】
具体的な構成については、本発明によるＷ−ＣＤＭＡ方式を用いた送信電力制御回路は、複数のアンテナと、前記複数のアンテナから受信したＮ（Ｎは１以上の整数）個のパスの信号対ノイズ比（ＳＩＲ値）を推定するＳＩＲ推定回路と、該ＳＩＲ推定回路から出力されたＮ個のＳＩＲ値を加算するＳＩＲ加算手段を有し、前記ＳＩＲ加算手段は、フレームタイミングを示すＦＲ信号に基づき、入力されたＮ個のパスのうち同一アンテナから受信した複数のパスであって、遅延間隔があらかじめ定められた所定値以下の場合に、同一パスとみなして、これに対応する重み付け係数を前記Ｎ個のＳＩＲ値に掛けてから加算することを特徴とする。
【００１１】
前記ＳＩＲ加算手段は、ＳＩＲ推定回路の出力側に接続され、前記ＳＩＲ推定回路から出力されたＮ個のＳＩＲ値を加算するたＳＩＲ加算回路と、入力されたＮ個のパス情報から、同一アンテナから受信したパスであって、前記ＦＲ信号に対して所定の遅延間隔がずれている近接パスがあるか否かをチェックし、前記近接パスが少なくとも２以上存在した場合、近接情報を示す制御信号を前記ＳＩＲ加算回路に送出するパス選別回路を有する。
【００１２】
さらに、前記ＳＩＲ加算回路は、ＳＩＲ推定回路からの全てのＳＩＲ値を加算するのではなく、前記近接情報に基いて、近接パスが存在するのであれば、更に近接パスのＳＩＲ値を比較し、その結果に対応した重み付け係数をＳＩＲ値に掛けてから加算することを特徴とする。
【００１３】
さらに、前記ＳＩＲ加算回路は、重み付けの結果、近接パスの内、ＳＩＲ値が小さい方のパスのＳＩＲ値は無視して加算することを特徴とする。
【００１４】
さらに、重み付け加算されたＳＩＲ値とあらかじめ定められた目標ＳＩＲ値とを比較し、前記重み付け加算されたＳＩＲ値が前記目標ＳＩＲ値より大きいか否かの結果を示すＴＰＣビットを送出するＳＩＲ判定回路と、前記ＴＰＣビットを予め定められた場所に書き込み、相手局に送信する送信部を有することを特徴とする。
【００１５】
さらに、前記ＴＰＣビットは、前記重み付け加算されたＳＩＲ値が前記目標ＳＩＲ値より大きければ、相手局に対して送信パワーを下げることを要求し、小さければ相手局に対して送信パワーを上げることを要求することを特徴とする。
【００１６】
【発明の実施の形態】
以下、本発明に係るＷ−ＣＤＭＡにおける受信信号ＳＩＲを用いた送信電力制御回路の一実施の形態について図面を参照して説明する。図１は本発明に係るＷ−ＣＤＭＡにおける受信信号ＳＩＲを用いた送信電力制御回路の一実施の形態を示すブロック図である。以下の説明で、＊印は乗算を意味する。
【００１７】
アップレート回路１には無線信号がディジタル信号に変換されたＭ本のアンテナからの信号Ｒ１（Ｍ，ｔ)が入力される。Ｒ１（Ｍ，ｔ)はｔ時点におけるアンテナＭからの信号を意味し、入力信号のレートはａ＊Ｆｃ(Ｆｃ：チップレート)である。本回路ではこの信号のレートを更にb倍に上げ、レートａ＊ｂ＊Ｆｃの信号Ｒ２（Ｍ，ｔ)をパスサーチ回路２及びセレクタ回路４へ出力する。
【００１８】
パスサーチ回路２は、入力されたＭ本の信号Ｒ２（Ｍ，ｔ)に対して、フレームタイミングを示すＦＲ信号を基準にした予め定められたＣＯＤＥで相関値検出を行い、相関値が高い方からＮ１本を選択する。
【００１９】
選択結果は図２に示すＮ１個のパス情報Ｐａｔｈ（Ｎ１）としてパラレルもしくはシリアルで出力される。ＳＯＵＲＣＥ部はどのアンテナから入力されたかを示し、ＤＥＬＡＹ部はＦＲ信号に対してどれくらいずれていたかを示す。各アンテナにはマルチパスフェージングがかかった信号が入力されている為、同一ＳＯＵＲＣＥから複数のパスが選択されることもある。
【００２０】
図３にパスサーチ結果の一例を示す。ここでは、アンテナ数は２本（Ｍ＝２）、パスサーチ数は１０本（Ｎ１＝１０）としている。図３では、選択された有効パスは４本で（ＳＯＵＲＣＥが０の場合は無効)、第１及び第２のアンテナからそれぞれ２本づつ選択されたことを示し、第１のアンテナからの信号はＦＲタイミングから“２”，“４”遅れていることを示し、第２のアンテナからの信号は“５”，“９”遅れていることを示している。ＤＥＬＡＹ部の単位は１／（ｎ１＊ｎ２＊Ｆｃ）である。
【００２１】
セレクタ回路４は図４に示す様にＮ１個のＭ：１のセレクタから構成され、このセレクタには上述のアップレート回路１からのＭ本の信号が入力される。各セレクタは上記パス情報のＳＯＵＲＣＥ部で指定された信号を選択し、後段の逆拡散回路５に出力する。
【００２２】
パス情報が図３の場合、図４中のセレクタ４１，４２はアンテナ１からの信号Ｒ２（１，ｔ）を選択し、セレクタ４３，４４はアンテナ２からの信号Ｒ２（２，ｔ）を選択する。他の（Ｎ１−４）個のセレクタ出力は“０”になる。
【００２３】
逆拡散回路５は図５に示すようにＮ１個の乗算器、１個のＣＯＤＥ発生器、及びＮ１個のＤＥＬＡＹ回路から構成される。ＣＯＤＥ発生器では予め定められた符号長ＬのＣＯＤＥをＦＲタイミング信号に同期して生成し、ＤＥＬＡＹ回路は入力されたＣＯＤＥを、前述のパス情報のＤＥＬＡＹ部の値だけ遅延させる。
【００２４】
例えば、Ｒ３（１，ｔ）を逆拡散するＣＯＤＥは、この信号に対するＤＥＬＡＹ値が“２”であるので、図６の様にＤＥＬＡＹ回路において“２”だけ遅延させたものとなる。乗算器では前述のＣＯＤＥによりレートが（ａ＊ｂ＊Ｆｃ）だった信号の逆拡散を行い、信号レートがＦｓであるＲ４（Ｎ１，ｔ）を出力する。Ｆｓはシンボルレートである。
【００２５】
ＳＩＲ推定回路６は受信されたＮ１本の信号の信号対ノイズ比を個別に推定し、推定結果ＳＩＲ（ｘ）を後段のＳＩＲ加算回路７に出力する。尚、ｘ＝１〜Ｎ１である。パス選別回路３は入力されたパス情報から同一アンテナで、かつＤｅｌａｙ値がある一定値以上接近しているものがあるか否かを検出する。
【００２６】
例えばこの近接範囲のスレッショルド（しきい値）を“３”とした場合、図３の場合、第２のアンテナからの信号のＤｅｌａｙ値は“５”と“９”である為、接近していないと判断されるが、アンテナ１からの信号は“２”と“４”である為、接近していると判定される。その場合、検出信号Ｓ２は、Ｉｎｆｏ（１；１１０００・・・０），Ｉｎｆｏ（２；１１０００・・・０），Ｉｎｆｏ（３；０００００・・・０），Ｉｎｆｏ（４；０００００・・・０），・・・・・・・，Ｉｎｆｏ（Ｎ１；０００００・・・）のように表現される。
【００２７】
Ｉｎｆｏ（１；１１０００００・・・０）は、Ｐａｔｈ１に対して近接パスが存在するか否かを示し、この場合はＰａｔｈ１とＰａｔｈ２が近接していることを示す。
【００２８】
ＳＩＲ加算回路７では前述のＳＩＲ推定回路６から入力されたＮ１個のＳＩＲ値ＳＩＲ（ｘ）を加算する。但し、全てのＳＩＲ（ｘ）を加算するのではなく、前述の近接情報Ｉｎｆｏに従い、もし近接パスが存在するのであれば、更に近接パスのＳＩＲを比較し、その結果に対応した重み付け係数をＳＩＲ（ｘ）に掛けてから加算する。
【００２９】
前述の例の場合、Ｐａｔｈ１とＰａｔｈ２が近接している為、ここではＳＩＲ（１）とＳＩＲ（２）が比較される。ＳＩＲ（１）の方がＳＩＲ（２）より大きい場合、重み付け係数を１と０にすると、加算されるＳＩＲは以下に示す数式（１）のようになる。
【００３０】
【００３１】
送信部１１におけるＭＵＸ回路９は前述のＴＰＣビットを図７のように予め定められた場所に書き込み、相手局に通知する。
【００３２】
次に、上記した実施の形態の動作について説明する。図８は本発明の前提となる２局間のブロック図であり、図７はこれらの局間でやりとりされるデータフォーマットを示す。図７中のＤＡＴＡ１，ＤＡＴＡ２はそれぞれユーザーデータを示し、ＴＰＣ部は相手局からの送信パワー制御要求を示す。本発明では図８のような２局間でそれぞれ受信信号のＳＩＲを測定し、それが目標値に対して高いか低いかをＴＰＣ部で通知し、高い場合は下げることを、低い場合は上げることを要求する。
【００３３】
図１に示すアップレート回路１，パスサーチ回路２の動作は前述した通りなのでここでは省略する。セレクタ回路４ではＰＡＴＨ（Ｘ）のＳＯＵＲＣＥ部に従ってＲ２（ｙ，ｔ）の中から必要な信号を選択し（ｙ＝１，２，・・・，Ｍ）、Ｒ３（ｘ，ｔ） を出力する(ｘ＝１，２，・・・，Ｎ１)。⇒ｘはパスサーチ数（Ｎ１）である。
【００３４】
図３の場合、Ｒ２（１，ｔ）を２本と、Ｒ２（２，ｔ）を２本出力し、残りの（Ｎ２−４）本はゼロである。つまりＲ２（ｙ，ｔ）とＲ３（ｘ，ｔ）の関係は、Ｒ３（１，ｔ）＝Ｒ２（１，ｔ）、Ｒ３（２，ｔ）＝Ｒ２（１，ｔ）、Ｒ３（３，ｔ）＝Ｒ２（２，ｔ）、Ｒ３（４，ｔ）＝Ｒ２（２，ｔ）、Ｒ３（ｘ）＝０となる。尚、ｘ＝５，６，・・・，Ｎ１である。
【００３５】
逆拡散回路５ではＲ３（ｘ，ｔ）を予め定められたＣＯＤＥで各Ｐａｔｈ独立に逆拡散し、シンボルレート（Ｆｓ）の信号Ｒ４（ｘ，ｔ）を出力する。上記説明したように生成されたＣＯＤＥはパス情報ＰＡＴＨ（ｘ）のＤＥＬＡＹ値によってタイミングを調整して逆拡散符号として使用される。ここで、符号長ＬのＣＯＤＥをＣ（ｋ）とし、ＤＥＬＡＹ値に基づいた各Ｐａｔｈ毎のタイミング関数をｔ（ｘ）とすると、以下に示す数式（２）のように表せられる。尚、ｔはｔシンボルを示す。
【００３６】
Ｒ４(ｘ,ｔ)＝Σ｛Ｒ３(ｘ,ｋ)＊Ｃ(ｋ-ｔ(ｘ))}…………（２）
例えばＰＡＴＨ（１）の場合、すなわちｘ＝１の場合、ＤＥＬＡＹ値が“２”であるので、ｔ(１)＝２となり、Ｒ４(１,ｔ)は以下に示す数式（３）のようになる。
【００３７】
Ｒ４(１,ｔ)＝Σ｛Ｒ３(１,ｋ)＊Ｃ(ｋ-２)}…………（３）
ＳＩＲ推定回路６では、入力されたＲ４(ｘ,ｔ)の信号対ノイズレベル比を個別に計算し、ＳＩＲ値ＳＩＲ(ｘ)を出力する。
【００３８】
パス選別回路３では入力されたＮ個のパス情報ＰＡＴＨ(ｘ)から同一アンテナであって、タイミングがある一定値以上近接しているパス（ＤＥＬＡＹ値の値が近いパス）が無いかをチェックする。このとき、近接するパスが存在した場合、それを示す制御信号Ｉｎｆｏ(ｘ:ｚ１,z２,…,zＮ１)を後段のＳＩＲ加算回路７に通知する。
【００３９】
例えば、Ｐａｔｈ(１)とＰａｔｈ(２)が近接している場合はＩｎｆｏ(１:，,),Ｉｎｆｏ(２:,,)のz１,z２が、Ｉｎｆｏ(１:１,１,０,０,…,０)、Ｉｎｆｏ(２:１,１,０,０,…,０)のように１になる。
【００４０】
ＳＩＲ加算回路７では入力されたＳＩＲ(ｘ)を上記Ｉｎｆｏ信号に基づいてｚｘが１であるＰａｔｈのＳＩＲ比較を行い、かつ、重み付けそ、その後加算する。例えば、ここで重み付け係数をα(ｘ)とすると、パス選別回路３でＰＡＴＨ(１)とＰＡＴＨ(２)が近接していると判定された場合、ＳＩＲ加算回路７はＳＩＲ(１)とＳＩＲ(２)の大きさを比較する。そして、もしＳＩＲ(１)がＳＩＲ(２)よりも大きいのであれば、α(１)＝１，α(２)＝０とし、これが逆であればα(１)＝０,α(２)＝１とする。近接するパスが存在しないＰＡＴＨに対応するＳＩＲの重み付け係数は“１”にする。そして、Ｎ個のα(ｘ)＊ＳＩＲ(ｘ)は、以下の数式（４）に示すように加算され、ＳＩＲ判定回路８へ出力される。
【００４１】
ＳＩＲ＝Σα(ｘ)＊ＳＩＲ(ｘ) …………（４）
この加算されたＳＩＲはＳＩＲ判定回路８において予め定められた目標値と比較されその結果を示すＴＰＣビットが出力される。ＴＰＣビットの極性は、もし加算したＳＩＲが目標値を下回れば相手局に送信パワーを上げさせる為に“１”に、上回れば逆に“０”になる。
【００４２】
送信部１１内のＭＵＸ回路９ではこのＴＰＣビットを送信データに書き込み相手局へ送る。
【００４３】
【発明の効果】
本発明によれば、パスサーチにおいて実際には一つのパスなのに誤って複数のパスとして検出された場合でも、ＳＩＲの大きさにより重み付け、場合によっては最もＳＩＲが大きいパスのＳＩＲのみ加算する為、ＳＩＲが誤って大きくなることはない。
【００４４】
従来では、実際には一つのパスのところを、誤って複数のパスとして検出された場合、ＳＩＲの合計が本来の合計より大きくなってしまい、相手局に対して信号品質が改善していないのに送信パワーを下げることを要求してしまうため、逆に信号品質が劣化してしまうが、本発明ではこの問題を解決している。
【００４５】
パスサーチ時にも同様に近接パスの保護をかけ、同一パスを複数のパスとして検出しないようにすることもできるが、この時の近接パスの範囲はＷ−ＣＤＭＡで通常使われているＲＡＫＥ受信後のデータ品質が最適になるように、傾向としてはパスが多めに補足できるような方向で決められる（近接パスが含まれる確率が高くなる）ため、それが必ずしも今回の様なＳＩＲ推定にとって最適とは限らない。しかし、本発明では、ＳＩＲ加算前に別のパラメータによってパスの選択を行うため、ＳＩＲ推定にとって最適なパラメータを決定できる。
【００４６】
更に、通常パスサーチはある一定時間の平均値を使って行われるため、そこで得られたパス情報は厳密にはＳＩＲ推定で使うデータと同時間のものではないが、本発明ではこの様なこの時間中にパスの状況が変わってもある程度正しくパスを選別することができる。
【図面の簡単な説明】
【図１】本発明に係るＷ−ＣＤＭＡにおける受信信号のＳＩＲを用いた送信電力制御回路の一実施の形態を示すブロック図である。
【図２】Ｎ１個のパス情報Ｐａｔｈ（Ｎ１）を示した図である。
【図３】パスサーチ結果の一例を示した図である。
【図４】セレクタ回路の構成を示した図である。
【図５】逆拡散回路の構成を示した図である。
【図６】Ｒ３（Ｎ１，ｔ）を逆拡散してＲ４（Ｎ１，ｔ）を出力する際、ＣＯＤＥ発生器出力とＤＥＬＡＹ回路出力のデータ構造を示した図である。
【図７】２局間でやりとりされるデータフォーマットを示す図である。
【図８】２局間でそれぞれ受信信号のＳＩＲを測定し、それが目標値に対して高いか低いかをＴＰＣ部で通知して、送信電力の制御を行っている様子を示した２局間のブロック図である。
【図９】従来のＷ−ＣＤＭＡにおける受信信号ＳＩＲを用いた送信電力制御回路の一実施の形態を示すブロック図である。
【符号の説明】
１ アップレート回路
２ パスサーチ回路
３ パス選別回路
４ セレクタ回路
５ 逆拡散回路
６ ＳＩＲ推定回路
７ ＳＩＲ加算回路
８ ＳＩＲ判定回路
９ ＭＵＸ回路
Claims (10)
- 複数のアンテナと、前記複数のアンテナから受信したＮ（Ｎは１以上の整数）個のパスの信号対ノイズ比（ＳＩＲ値）を推定するＳＩＲ推定回路と、該ＳＩＲ推定回路から出力されたＮ個のＳＩＲ値を加算するＳＩＲ加算手段を有するＷ−ＣＤＭＡ方式を用いた送信電力制御回路において、
前記ＳＩＲ加算手段は、フレームタイミングを示すＦＲ信号に基づき、入力されたＮ個のパスのうち同一アンテナから受信した複数のパスであって、遅延間隔があらかじめ定められた所定値以下の場合に、同一パスとみなして、これに対応する重み付け係数を前記Ｎ個のＳＩＲ値に掛けてから加算することを特徴とするＷ−ＣＤＭＡ方式を用いた送信電力制御回路。 - 前記ＳＩＲ加算手段は、
ＳＩＲ推定回路の出力側に接続され、前記ＳＩＲ推定回路から出力されたＮ個のＳＩＲ値を加算するＳＩＲ加算回路と、
入力されたＮ個のパス情報から、同一アンテナから受信したパスであって、前記ＦＲ信号に対して所定の遅延間隔がずれている近接パスがあるか否かをチェックし、前記近接パスが少なくとも２以上存在した場合、近接情報を示す制御信号を前記ＳＩＲ加算回路に送出するパス選別回路を有することを特徴とする請求項１記載のＷ−ＣＤＭＡ方式を用いた送信電力制御回路。 - 前記ＳＩＲ加算回路は、ＳＩＲ推定回路からの全てのＳＩＲ値を加算するのではなく、前記近接情報に基づいて、近接パスが存在するのであれば、更に近接パスのＳＩＲ値を比較し、その結果に対応した重み付け係数をＳＩＲ値に掛けてから加算することを特徴とする請求項２記載のＷ−ＣＤＭＡ方式を用いた送信電力制御回路。
- 前記ＳＩＲ加算回路は、重み付けの結果、近接パスの内、ＳＩＲ値が小さい方のパスのＳＩＲ値は無視して加算することを特徴とする請求項３記載のＷ−ＣＤＭＡ方式を用いた送信電力制御回路。
- 重み付け加算されたＳＩＲ値とあらかじめ定められた目標ＳＩＲ値とを比較し、前記重み付け加算されたＳＩＲ値が前記目標ＳＩＲ値より大きいか否かの結果を示すＴＰＣビットを送出するＳＩＲ判定回路と、前記ＴＰＣビットを予め定められた場所に書き込み、相手局に送信する送信部をさらに有することを特徴とする請求項２乃至４のいずれかに記載のＷ−ＣＤＭＡ方式を用いた送信電力制御回路。
- 前記ＴＰＣビットは、前記重み付け加算されたＳＩＲ値が前記目標ＳＩＲ値より大きければ、相手局に対して送信パワーを下げることを要求し、小さければ相手局に対して送信パワーを上げることを要求することを特徴とする請求項５記載のＷ−ＣＤＭＡ方式を用いた送信電力制御回路。
- 複数のアンテナと、前記複数のアンテナから受信したＮ（Ｎは１以上の整数）個のパスの信号対ノイズ比（ＳＩＲ値）を推定するＳＩＲ推定回路と、該ＳＩＲ推定回路から出力されたＮ個のＳＩＲ値を加算するＳＩＲ加算手段を有するＷ−ＣＤＭＡ方式を用いた送信電力制御回路において、
前記ＳＩＲ加算手段は、同一アンテナから受信した複数パスのうち、遅延間隔があらかじめ定められた所定値以下のパスに基づく２以上のＳＩＲ値を重複して加算しないことを特徴とするＷ−ＣＤＭＡ方式を用いた送信電力制御回路。 - 前記ＳＩＲ加算手段は、
ＳＩＲ推定回路の出力側に接続され、前記ＳＩＲ推定回路から出力されたＳＩＲ値を加算するＳＩＲ加算回路と、
入力されたＮ個のパス情報から、同一アンテナから受信したパスであって、所定の遅延間隔がずれている近接パスがあるか否かをチェックし、前記近接パスが少なくとも２以上存在した場合、近接情報を示す制御信号を前記ＳＩＲ加算回路に送出するパス選別回路
を有することを特徴とする請求項７記載のＷ−ＣＤＭＡ方式を用いた送信電力制御回路。 - 前記ＳＩＲ加算回路は、近接パスの内、ＳＩＲ値が高い１のパスを選び他のＳＩＲ値を無視して加算することを特徴とする請求項８記載のＷ−ＣＤＭＡ方式を用いた送信電力制御回路。
- 複数のアンテナと、前記複数のアンテナから受信したＮ（Ｎは１以上の整数）個の信号の信号対ノイズ比（ＳＩＲ値）を推定するＳＩＲ推定回路と、該ＳＩＲ推定回路から出力されたＮ個のＳＩＲ値を加算するＳＩＲ加算手段を用いたＷ−ＣＤＭＡ方式の送信電力制御方法であって、
前記ＳＩＲ加算手段に、同一アンテナから受信した複数パスのうち、遅延間隔があらかじめ定められた所定値以下のパスに基づく２以上のＳＩＲ値を重複して加算させないことを特徴とするＷ−ＣＤＭＡ方式を用いた送信電力制御方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001130790A JP3714406B2 (ja) | 2001-04-27 | 2001-04-27 | Ｗ−ｃｄｍａ方式を用いた送信電力制御回路 |
| US10/475,974 US7269437B2 (en) | 2001-04-27 | 2002-04-26 | Transmission power control circuit using W-CDMA method |
| DE60239199T DE60239199D1 (de) | 2001-04-27 | 2002-04-26 | Schaltung zur regelung der sendeleistung mit einem w-cdma-verfahren |
| EP02722850A EP1392010B1 (en) | 2001-04-27 | 2002-04-26 | Transmission power control circuit using w-cdma method |
| PCT/JP2002/004254 WO2002089362A1 (fr) | 2001-04-27 | 2002-04-26 | Circuit de regulation de la puissance de transmission au moyen d'un procede w-cdma |
| CNB028089391A CN1310442C (zh) | 2001-04-27 | 2002-04-26 | 使用w－cdma方案的发射功率控制电路 |
| HK04108163A HK1065417A1 (en) | 2001-04-27 | 2004-10-19 | Transmission power control circuit using w-cdma scheme |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001130790A JP3714406B2 (ja) | 2001-04-27 | 2001-04-27 | Ｗ−ｃｄｍａ方式を用いた送信電力制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002330102A JP2002330102A (ja) | 2002-11-15 |
| JP3714406B2 true JP3714406B2 (ja) | 2005-11-09 |
Family
ID=18979095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001130790A Expired - Fee Related JP3714406B2 (ja) | 2001-04-27 | 2001-04-27 | Ｗ−ｃｄｍａ方式を用いた送信電力制御回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7269437B2 (ja) |
| EP (1) | EP1392010B1 (ja) |
| JP (1) | JP3714406B2 (ja) |
| CN (1) | CN1310442C (ja) |
| DE (1) | DE60239199D1 (ja) |
| HK (1) | HK1065417A1 (ja) |
| WO (1) | WO2002089362A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3580273B2 (ja) | 2001-07-24 | 2004-10-20 | 日本電気株式会社 | Ｓｉｒ測定システムと装置及び方法 |
| US20060223446A1 (en) * | 2005-03-29 | 2006-10-05 | Francis Dominique | Methods of detecting mobile stations not following power control commands |
| JP4642113B2 (ja) * | 2006-01-16 | 2011-03-02 | パナソニック株式会社 | 送信回路及びそれを用いた通信機器 |
| US9681397B2 (en) * | 2012-03-27 | 2017-06-13 | Qualcomm Incorporated | Format dependent power control for coordinated multipoint transmission |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5461646A (en) | 1993-12-29 | 1995-10-24 | Tcsi Corporation | Synchronization apparatus for a diversity receiver |
| JP3352593B2 (ja) | 1996-05-22 | 2002-12-03 | 株式会社エヌ・ティ・ティ・ドコモ | 移動通信システムおよび移動通信システムにおけるソフトハンドオーバ中送信電力制御方法 |
| JP3462364B2 (ja) * | 1997-06-02 | 2003-11-05 | 株式会社エヌ・ティ・ティ・ドコモ | 直接拡散ｃｄｍａ伝送方式におけるｒａｋｅ受信機 |
| JP3270015B2 (ja) * | 1997-11-19 | 2002-04-02 | 沖電気工業株式会社 | 送信電力制御装置 |
| JP3266091B2 (ja) * | 1998-03-04 | 2002-03-18 | 日本電気株式会社 | セルラシステム |
| JP2991196B1 (ja) * | 1998-08-24 | 1999-12-20 | 日本電気株式会社 | Ｃｄｍａ受信方法および受信機 |
| JP2000236296A (ja) | 1999-02-12 | 2000-08-29 | Oki Electric Ind Co Ltd | 送信電力制御回路 |
| JP3621310B2 (ja) * | 1999-10-07 | 2005-02-16 | 松下電器産業株式会社 | 無線通信装置及び送信電力制御方法 |
| JP3494937B2 (ja) * | 1999-11-30 | 2004-02-09 | 松下電器産業株式会社 | 無線通信装置および送信電力制御方法 |
| JP2001244859A (ja) | 2000-02-29 | 2001-09-07 | Toshiba Corp | 移動無線通信端末 |
| JP2002036296A (ja) * | 2000-07-21 | 2002-02-05 | Nok Corp | 射出成形金型 |
| JP3479836B2 (ja) * | 2000-09-18 | 2003-12-15 | 日本電気株式会社 | Ｃｄｍａ受信装置 |
| EP1239602B1 (en) * | 2001-01-18 | 2010-12-29 | NTT DoCoMo, Inc. | Transmission power control apparatus, transmission power control method, and mobile station |
-
2001
- 2001-04-27 JP JP2001130790A patent/JP3714406B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-26 US US10/475,974 patent/US7269437B2/en not_active Expired - Fee Related
- 2002-04-26 CN CNB028089391A patent/CN1310442C/zh not_active Expired - Fee Related
- 2002-04-26 WO PCT/JP2002/004254 patent/WO2002089362A1/ja active Application Filing
- 2002-04-26 EP EP02722850A patent/EP1392010B1/en not_active Expired - Fee Related
- 2002-04-26 DE DE60239199T patent/DE60239199D1/de not_active Expired - Lifetime
-
2004
- 2004-10-19 HK HK04108163A patent/HK1065417A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US20040242254A1 (en) | 2004-12-02 |
| WO2002089362A1 (fr) | 2002-11-07 |
| JP2002330102A (ja) | 2002-11-15 |
| EP1392010A1 (en) | 2004-02-25 |
| EP1392010A4 (en) | 2009-11-18 |
| US7269437B2 (en) | 2007-09-11 |
| CN1505875A (zh) | 2004-06-16 |
| EP1392010B1 (en) | 2011-02-16 |
| DE60239199D1 (de) | 2011-03-31 |
| CN1310442C (zh) | 2007-04-11 |
| HK1065417A1 (en) | 2005-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4444961B2 (ja) | 伝送チャネルのチャネル評価の決定 | |
| JP2982797B1 (ja) | Ｃｄｍａ受信装置における復調回路 | |
| JP3788506B2 (ja) | 無線基地局、移動局と無線受信装置およびｓｉｒ推定方法と送信電力制御方法およびプログラム | |
| CN104065595A (zh) | 用于接收信号质量估算的良性干扰抑制 | |
| JP4146342B2 (ja) | チャネルの特徴を抽出する通信方法、装置および計算機プログラム製品 | |
| KR20020015692A (ko) | 무선 통신 장치 및 그 방법, 통신 단말 장치, 및 기지국 장치 | |
| US8335273B2 (en) | Control apparatus for and control method of equalizer, and wireless terminal having that control apparatus | |
| EP2012439B1 (en) | Receiver and reception processing method | |
| CN101523747B (zh) | 用于迭代地计算信道响应估计的方法和设备 | |
| JP2000083011A (ja) | 干渉キャンセラにおける伝搬路推定方法及び干渉除去装置 | |
| JP2011524124A (ja) | 無線受信器における干渉の効率的推定のための方法と装置 | |
| EP1484845B1 (en) | CDMA receiver | |
| JP3714406B2 (ja) | Ｗ−ｃｄｍａ方式を用いた送信電力制御回路 | |
| JP4867988B2 (ja) | 無線通信システム、通信端末装置、その送信電力制御方法およびプログラム | |
| JP3950764B2 (ja) | 無線基地局及びそれに用いる無線フレーム同期検出方法並びにそのプログラム | |
| JP4627008B2 (ja) | パスサーチャ及びパスサーチ方法 | |
| US20050025225A1 (en) | Method and apparatus for weighting channel coefficients in a rake receiver | |
| JP4502233B2 (ja) | レイク受信機におけるｃｄｍａセルラ信号の合成方法 | |
| US20090117894A1 (en) | Wireless Diversity Reception Apparatus and Reception Method | |
| US20100238980A1 (en) | Signal Reception with Adjustable Processing Delay Placement | |
| WO2011036620A2 (en) | Channel geometry detector | |
| JP2003046436A (ja) | 送信電力制御システム、及びその送信電力制御方法 | |
| KR20080039537A (ko) | Ｒａｋｅ 수신기의 지연값 선택을 위한 방법 및 장치 | |
| JP2003032168A (ja) | 無線受信装置及び無線受信方法 | |
| JPH0884096A (ja) | Ｃｄｍａ方式受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040623 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040823 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050502 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050803 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050816 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080902 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100902 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130902 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |