JP3709858B2 - 電流制御型半導体スイッチング素子用回路 - Google Patents
電流制御型半導体スイッチング素子用回路 Download PDFInfo
- Publication number
- JP3709858B2 JP3709858B2 JP2002178574A JP2002178574A JP3709858B2 JP 3709858 B2 JP3709858 B2 JP 3709858B2 JP 2002178574 A JP2002178574 A JP 2002178574A JP 2002178574 A JP2002178574 A JP 2002178574A JP 3709858 B2 JP3709858 B2 JP 3709858B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switching
- switching element
- type semiconductor
- control type
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
【発明の属する技術分野】
本発明は、電流制御型半導体スイッチング素子を用いた回路に関し、特に過電圧保護機能および過電流保護機能を備えた回路に関する。
【0002】
【従来の技術】
電流制御型パワートランジスタを過電圧または過電流から保護するための回路として、図4に示すようなものがある。図4(a)に示す回路では、制御端子INと、ORゲート3と、トランジスタ駆動用電源1と、P型MOSFET4と、N型MOSFET5と、ツェナーダイオード6と、負荷7と、負荷7を駆動するための電源2と、メインパワートランジスタ8と、ミラートランジスタ9と、抵抗10と、差動アンプ11と、レベル変換回路12とを備える。
【0003】
図4(a)に示す回路では、トランジスタ8を駆動する機能に加えて、トランジスタ8がオフの時の過電圧保護機能と、トランジスタ8がオンの時の過電流保護機能とを備えている。なお、過電流状態でも過電圧状態でもない通常の動作時には、トランジスタ8を制御する制御端子INがLレベルの場合(MOSFET4がオン、MOSFET5がオフ)にトランジスタ8がオン、制御端子INがHレベルの場合(MOSFET4がオフ、MOSFET5がオン)にトランジスタ8がオフとなる。
【0004】
図4(a)に示す回路の保護電流機能について説明する。トランジスタ8がオンしている状態で負荷7に何らかの問題、例えば、トランジスタ8のコレクタ端子と電源2との間のショート等が発生し、トランジスタ8に過剰な電流が流れたとする。この場合、トランジスタ8に対するミラー素子であるミラートランジスタ9には、ミラー比に応じた電流Icesが流れる。従って、ミラートランジスタ9のエミッタ端子と接続されている抵抗10にも電流Icesが流れるので、抵抗10の両端には電流Icesの大きさに応じた電圧が発生する。差動アンプ11は、抵抗10の両端にかかる電圧を増幅して出力S1をレベル変換回路12に入力する。
【0005】
レベル変換回路12には、予め過電流状態の電圧レベルを設定しておき、入力されるS1の電圧レベルが過電流状態の電圧レベルを超えた場合に、Hレベルの信号S2が出力される。レベル変換回路12から出力される信号S2がHレベルになると、図4(b)の真理値表に示すように、ORゲート3の出力もHレベルになるので、MOSFET5がオンになるとともに、MOSFET4がオフとなる。すなわち、制御端子INの出力がオン指令(Lレベル)であっても、トランジスタ8は強制的にオフとなる。これにより、トランジスタ8に過電流が流れ続けることを防ぐことができる。
【0006】
次に、過電圧保護機能について説明する。この過電圧保護機能に関する技術については、特開平11−55937号公報に開示されている。トランジスタ8がオフしている状態で、トランジスタ8のコレクタ端子に対して、トランジスタ8の耐圧以上の高電圧が印加されたとする。ツェナーダイオード6のツェナー電圧を予めトランジスタ8の耐圧以下に設定(クランプ電圧VceCと呼ぶ)しておくと、トランジスタ8のコレクタ端子にクランプ電圧VceC+ベース・エミッタ間電圧Vbe以上の電圧が印加されると、ツェナーダイオード6に図4(a)に示す向きに電流Idが流れる。従って、トランジスタ8のベース端子に電流Idが流れることによりトランジスタ8がオンして、コレクタ−エミッタ間に電流が流れる。これにより、コレクタ端子に印加された過電圧のエネルギーを消費することができるので、トランジスタ8に過電圧が加わり続けることを防ぐことができる。
【0007】
【発明が解決しようとする課題】
しかしながら、電流容量が非常に大きなパワートランジスタに上述した従来の技術を適用すると、過電圧保護機能を実現させるために、ツェナーダイオード6に大きな電流が流れることになるので、ツェナーダイオード6の発熱が大きくなるという問題がある。また、ツェナー電圧は、放熱やコストおよび信頼性等の観点からは、例えば400Vといった高電圧を実現するのは非常に困難である。
【0008】
本発明の目的は、ツェナーダイオードを用いずに過電圧保護および過電流保護を実現する電流駆動型半導体スイッチング素子用回路を提供することにある。
【0009】
【課題を解決するための手段】
本発明による電流制御型半導体スイッチング素子用回路は、電流制御型半導体スイッチング素子と、電流制御型半導体スイッチング素子のミラー素子と、電流制御型半導体スイッチング素子のオン/オフ制御を行う制御手段と、ミラー素子に流れるリーク電流に基づいて、電流制御型半導体スイッチング素子に加わる過電圧を検出する過電圧検出手段と、ミラー素子に流れる電流に基づいて、電流制御型半導体スイッチング素子に流れる過電流を検出する過電流検出手段とを備え、制御手段は、過電圧検出手段により電流制御型半導体スイッチング素子の過電圧状態が検出されると、電流制御型半導体スイッチング素子をオンにし、過電流検出手段により電流制御型半導体スイッチング素子の過電流状態が検出されると、電流制御型半導体スイッチング素子をオフにすることにより、上記目的を達成する。
【0010】
【発明の効果】
本発明による電流制御型半導体スイッチング素子用回路によれば、電流制御型半導体スイッチング素子のミラー素子に流れる電流に基づいて、過電圧状態および過電流状態を検出し、過電圧状態が検出された時には電流制御型半導体スイッチング素子をオンにし、過電流状態が検出された時には電流制御型半導体スイッチング素子をオフにするので、ツェナーダイオードを用いずに過電圧保護機能および過電流保護機能を実現することができる。
【0011】
【発明の実施の形態】
第1の実施の形態
図1(a)は、本発明による電流駆動型半導体スイッチング素子用回路の第1の実施の形態の構成を示す図である。図1(a)に示す回路は、制御端子INと、XORゲート13と、トランジスタ駆動用電源1と、P型MOSFET4と、N型MOSFET5,17と、負荷7と、負荷7を駆動するための電源2と、バイポーラトランジスタ(メインパワートランジスタ)8と、ミラートランジスタ9と、抵抗15,16と、差動アンプ11と、レベル変換回路12、INVゲート14とを備える。
【0012】
過電流状態でも過電圧状態でもない通常の動作時には、トランジスタ8を制御する制御端子INがLレベルの場合には、MOSFET4がオン、MOSFET5がオフとなるので、トランジスタ8がオンとなる。一方、制御端子INがHレベルの場合には、MOSFET4がオフ、MOSFET5がオンとなるので、トランジスタ8がオフとなる。トランジスタ8に対応するミラートランジスタ9は、トランジスタ8と同じデバイス構造を有し、トランジスタ8と同一のオン/オフ特性を有する。トランジスタ9には、ミラー比に応じた電流が流れ、例えば、ミラー比が100:1の場合、トランジスタ8に100Aの電流が流れると、ミラートランジスタ9には1Aの電流が流れる。
【0013】
図2は、ミラートランジスタ9がオフの時において、トランジスタ8のコレクタ−エミッタ間電圧Vceに対して、ミラートランジスタ9のコレクタ端子からエミッタ端子に流れるリーク電流特性を示す図である。図2に示すように、リーク電流は、電圧Vceの増加とともに増大し、電圧Vceがトランジスタ8の耐圧に達したところでいわゆるブレークダウン状態となって、多大な電流が流れる。
【0014】
差動アンプ11に並列に接続されるとともに、一端がミラートランジスタ9のエミッタ端子と、他端がトランジスタ8のエミッタ端子とそれぞれ接続されている抵抗15および抵抗16の抵抗値は、次式(1)の関係が成り立っている。
抵抗16の抵抗値≫抵抗15の抵抗値 …(1)
従って、抵抗15とトランジスタ8のエミッタ端子との間に直列に接続されているN型MOSFET17がオンの時にミラートランジスタ9に流れる電流は、抵抗値の小さい抵抗15を流れることになる。一方、N型MOSFET17がオフの時には、ミラートランジスタ9に流れる電流は、全て抵抗16を流れる。なお、トランジスタ8のエミッタ端子は接地されている。
【0015】
後述するように、過電圧状態を検出する際には、抵抗16にリーク電流Icesが流れることにより抵抗16の両端に加わる電圧を差動アンプ11で検出するので、リーク電流でも十分な電圧を入力できるように、抵抗16の抵抗値は大きいものとする必要がある。また、抵抗15は、後述するように、過剰電流状態検出する際に用いられるが、差動アンプ11に対して適正な電圧が入力されるように適切な大きさの抵抗値を用いる必要がある。すなわち、抵抗15および抵抗16の抵抗値は、トランジスタ8の耐圧等を考慮した適切な値を設定しておく必要がある。
【0016】
N型MOSFET17のゲートには、制御端子INの信号レベルがINVゲート14で反転された信号が入力される。従って、制御端子INがLレベルの場合には、N型MOSFET17はオン状態となり、制御端子INがHレベルの場合には、N型MOSFET17はオフ状態となる。
【0017】
差動アンプ11は、抵抗15または抵抗16の両端に加わる電圧を増幅して、レベル変換回路12に出力する。N型MOSFET17がオフの時は、抵抗16に加わる電圧が差動アンプ11に入力される。また、N型MOSFET17がオンの時には、抵抗15の両端に加わる電圧が差動アンプ11に入力される。レベル変換回路12は、入力された電圧信号が、予め設定したクランプ電圧VceCレベルを超える場合に、Hレベルの信号を出力する。
【0018】
図1(b)は、XORゲート13の真理値表である。XORゲート13には、制御端子INの信号とレベル変換回路12の出力信号S2が入力されて、論理和S3を出力する。過電流状態でも過電圧状態でもない通常の動作時には、レベル変換回路12の出力信号S2はLレベルとなっている。従って、図1(b)に示すように、制御端子INがLレベルの時には、XORゲート13の出力S3はLレベルとなってトランジスタ8はオンとなり、制御端子INがHレベルの時には、XORゲート13の出力S3はHレベルとなってトランジスタ8はオフとなる。従って、通常の動作時には、制御端子INの信号レベルに応じて、トランジスタ8はオン/オフする。
【0019】
一方、過電流状態、または、過電圧状態の場合には、後述するように、レベル変換回路12の出力信号S2はHレベルとなる。従って、制御端子INがLレベルのときには、XORゲートの出力S3は、Hレベルとなるので、トランジスタ8はオフとなる。また、制御端子INがHレベルの時には、XORゲート13の出力S3はLレベルとなるので、トランジスタ8はオンとなる。
【0020】
−過電圧保護機能−
図1(a)に示す回路において、トランジスタ8がオフの時の過電圧保護機能について説明する。制御端子INがHレベルでトランジスタ8がオフしている状態において、トランジスタ8のコレクタ端子に対して、トランジスタ8の耐圧以上の高電圧が印加されたとする。この場合、N型MOSFET17のゲートはLレベルであるので、MOSFET17はオフとなっている。ミラートランジスタ9のコレクタ−エミッタ間には、トランジスタ8のコレクタ−エミッタ間電圧に応じたリーク電流Icesが流れるが、MOSFET17がオフとなっているので、リーク電流Icesは全て抵抗16に流れる。なお、リーク電流Icesの大きさは、ミラー比に応じたものである。
【0021】
差動アンプ11は、抵抗16の両端に加わる電圧を増幅して、差動アンプ出力S1をレベル変換回路12に出力する。レベル変換回路12は、入力された信号S1が予め設定したトランジスタ8の耐圧、すなわち、クランプ電圧VceCレベルを超えた場合に、Hレベルの信号S2を出力する。従って、トランジスタ8のコレクタ端子に対して、耐圧以上の高電圧が印加された時には、レベル変換回路12の出力信号S2は、Hレベルとなる。
【0022】
XORゲート13には、制御端子INのHレベルの信号と、レベル変換回路12のHレベルの信号とが入力されるので、図1(b)に示す真理値表より、ゲート出力S3はLレベルとなる。従って、P型MOSFET4がオン、N型MOSFET5はオフとなって、トランジスタ8にベース電流が流れることにより、コレクタ−エミッタ間に電流が流れる。これにより、制御端子INがHレベル(トランジスタ8のオフ指令)にも関わらずトランジスタ8がオンとなるので、トランジスタ8のコレクタ端子に加わる過電圧エネルギーを消費させることができ、トランジスタ8に過電圧が加わり続けるのを防ぐことができる。
【0023】
−過電流保護機能−
次にトランジスタ8がオン時の過電流保護機能について説明する。制御端子INがLレベルでトランジスタ8がオンしている状態において、負荷7に何らかの問題、例えば、トランジスタ8のコレクタ端子と電源2との間でショートが生じて、通常の動作時には流れることのない過剰な電流がトランジスタ8に流れたとする。この場合、N型MOSFET17のゲートはHレベルであるので、MOSFET17はオンとなっている。
【0024】
ミラートランジスタ9のコレクタ−エミッタ間には、ミラー比に応じた電流Icesが流れる。上述したように、抵抗16の抵抗値は抵抗15の抵抗値より大きいことから、MOSFET17がオンとなっている状態では、電流Icesは抵抗15を流れる。差動アンプ11は、抵抗15の両端に加わる電圧を増幅して、差動アンプ出力S1をレベル変換回路12に出力する。レベル変換回路12は、入力された信号S1が予め設定したクランプ電圧VceCレベルを超えた場合に、Hレベルの信号S2を出力する。すなわち、トランジスタ8に過剰な電流が流れる場合には、レベル変換回路12の出力信号S2は、Hレベルとなる。
【0025】
XORゲート13には、制御端子INのLレベルの信号と、レベル変換回路12のHレベルの信号とが入力されるので、図1(b)に示す真理値表より、ゲート出力S3はHレベルとなる。従って、P型MOSFET4がオフ、N型MOSFET5はオンとなるので、制御端子INがLレベル(トランジスタ8のオン指令)にも関わらずトランジスタ8は強制的にオフとなる。これにより、トランジスタ8に過剰電流が流れ続けることを防ぐことができる。
【0026】
第1の実施の形態における電流駆動型半導体スイッチング素子用回路によれば、トランジスタ8に流れる過電流をミラートランジスタ9に流れる電流Icesに基づいて検出するとともに、トランジスタ8のオフ時にミラートランジスタ9に流れるリーク電流Icesに基づいて過電圧を検知するので、過電圧状態および過電流状態を検出する回路素子を共有することができる。すなわち、回路の過電圧保護機能および過電圧保護機能を実現するために、ミラートランジスタ9、差動アンプ11およびレベル変換回路12を共用することができるので、コストを低減することができる。また、過電圧状態または過電流状態を検出した時は、制御端子INの信号レベルに関わらずトランジスタ8のオン/オフ制御を行うので、トランジスタ8を過電圧状態および過電流状態から保護することができる。
【0027】
ミラートランジスタ9に流れる電流値は、過電流状態と過電圧状態とにおいて大きく異なるので、過電流および過電圧を検知する際に用いる抵抗として、抵抗値の異なる抵抗を2種類用いた。これにより、過電圧状態および過電流状態を確実に検出することができる。過電圧状態および過電流状態の検出は、抵抗15または抵抗16の両端に加わる電圧を増幅した電圧と所定の電圧とを比較することにより行ったが、所定の電圧をトランジスタ8の耐圧であるクランプ電圧としたので、トランジスタ8を過電圧および過電流から確実に保護することができる。
【0028】
また、従来技術で説明したようなツェナーダイオード6が不必要となるので、ツェナーダイオード6における発熱の問題が生じることがない。さらに、ツェナーダイオード6を用いた場合には、上述したように、使用できる回路の電圧範囲が限定されるという問題があったが、本実施の形態では、クランプ電圧の設定範囲を抵抗16の抵抗値の設定で対応することができるので、適用できる回路の電圧範囲が広くなる。
【0029】
第2の実施の形態
図3は、本発明による電流駆動型半導体スイッチング素子用回路の第2の実施の形態の構成を示す図である。第1の実施の形態における回路と同一の構成要素については、同一の符合を付して説明を省略する。第2の実施の形態の回路は、1つの抵抗20を用いてリーク電流および過電流の検知を行うとともに、ゲイン可変差動アンプ21にて検出電圧の増幅ゲイン(増幅度)を切り替えている。
【0030】
ゲイン可変差動アンプ21は、差動アンプ11とゲインの異なるアンプ21a,21bと、スイッチ21cとを備える。スイッチ21cは、INVゲート14からの出力信号S4、すなわち、制御端子INの信号レベルに応じて、使用するアンプ21a,21bを切り替える。アンプ21aのゲインはnであり、アンプ21bのゲインはm(≫n)である。通常の動作時においてトランジスタ8がオンの場合、すなわち、制御端子INがLレベルの場合には、過電流状態を検出するためにアンプ21aを選択する。一方、通常の動作時においてトランジスタ8がオフの場合、すなわち、制御端子INがHレベルの場合には、過電圧状態を検出するためにアンプ21bを選択する。すなわち、過電流状態の場合には、抵抗20に流れる電流が大きくなるので、ゲインの値が小さいアンプ21aを選択し、過電圧状態でリーク電流が抵抗20に流れる場合には、ゲインの値が大きいアンプ21bを選択する。
【0031】
−過電圧保護機能−
図3に示す回路の過電圧保護機能について簡単に説明する。制御端子INがHレベルでトランジスタ8がオフしている状態において、トランジスタ8のコレクタ端子に対して、トランジスタ8の耐圧以上の高電圧が印加されたとする。この場合、ミラートランジスタ9のコレクタ−エミッタ間には、ミラー比に応じたリーク電流Icesが流れるので、抵抗20の両端には、リーク電流Icesの大きさに応じた電圧が加わる。
【0032】
上述したように、制御端子INがHレベルの場合には、アンプ21bが選択される。従って、抵抗20の両端に加わる電圧は差動アンプ11にて増幅された後、アンプ21bにてm倍されて、レベル変換回路12に出力される。レベル変換回路12は、第1の実施の形態と同様に、入力された信号S1の電圧レベルが予め設定したクランプ電圧VceCレベルを超えた場合に、Hレベルの信号S2を出力する。これにより、XORゲート13の出力S3がLレベルとなって、トランジスタ8にベース電流が流れるので、コレクタ−エミッタ間に電流が流れて、トランジスタ8のコレクタ端子に加わる過電圧エネルギーを消費させることができる。
【0033】
−過電流保護機能−
図3に示す回路の過電流保護機能について簡単に説明する。制御端子INがLレベルでトランジスタ8がオンしている状態において、負荷7に何らかの問題が生じて、通常の動作時には流れることのない過剰な電流がトランジスタ8に流れたとする。ミラートランジスタ9のコレクタ−エミッタ間には、ミラー比に応じたリーク電流Icesが流れる。上述したように、制御端子INがLレベルの場合には、アンプ21aが選択されるので、抵抗20の両端に加わる電圧は、差動アンプ11にて増幅された後、アンプ21aでn倍されてレベル変換回路12に出力される。
【0034】
レベル変換回路12は、入力された信号S1が予め設定したクランプ電圧VceCレベルを超えた場合に、Hレベルの信号S2を出力する。これにより、XORゲート13のゲート出力S3がHレベルとなって、P型MOSFET4がオフ、N型MOSFET5はオンとなるので、制御端子INがLレベル(トランジスタ8のオン指令)にも関わらずトランジスタ8は強制的にオフとなる。これにより、トランジスタ8に過剰電流が流れ続けることを防ぐことができる。
【0035】
第2の実施の形態における電流駆動型半導体スイッチング素子用回路によれば、第1の実施の形態と同様に、ツェナーダイオードを用いる必要が無いという効果を有し、ゲインの異なるアンプ21a,21bを用いることにより、1つの抵抗20を用いて、過電圧保護機能および過電流保護機能を実現することができる。過電圧および過電流となる状態は、制御端子INの信号レベル(H/L)により異なるので、制御端子INの信号レベルに応じてゲインを切り替えることにより、確実に過電圧状態および過電流状態を検知することができる。また、過電圧状態を検出する際には、抵抗20に加わる電圧が小さいので、ゲイン(増幅度)の大きいアンプ21bを選択するようにしたので、確実に過電圧状態を検出することができる。
【0036】
本発明は、上述した一実施の形態に限定されることはない。例えば、電流制御型半導体スイッチング素子として、バイポーラトランジスタ8を用いた場合について説明したが、その他のスイッチング素子を用いることもできる。また、電流制御型半導体スイッチング素子は、ローサイドスイッチの構成に限定されることはなく、ハイサイドスイッチとして用いてもよいし、ハーフブリッジ構成、Hブリッジ構成、インバータ構成等の様々な回路構成に適用することができる。
【0037】
特許請求の範囲の構成要素と一実施の形態の構成要素との対応関係は次の通りである。すなわち、バイポーラトランジスタ8が電流制御型半導体スイッチング素子を、ミラートランジスタ9がミラー素子を、制御端子IN、MOSFET4,5、レベル変換回路12およびXORゲート13が制御手段を、抵抗16、差動アンプ11およびレベル変換回路12が過電圧検出手段を、抵抗15、差動アンプ11およびレベル変換回路12が過電流検出手段を、抵抗16が第1の抵抗を、抵抗15が第2の抵抗を、ゲイン可変差動アンプ21が電圧増幅手段をそれぞれ構成する。なお、本発明の特徴的な機能を損なわない限り、各構成要素は上記構成に限定されるものではない。
【図面の簡単な説明】
【図1】図1(a)は、本発明による電流制御型半導体スイッチング素子用回路の第1の実施の形態の構成を示す図であり、図1(b)は、XORゲートの真理値表を示す。
【図2】トランジスタ8のエミッタ−コレクタ間の電圧と、ミラートランジスタ9に流れるリーク電流との関係を示す図
【図3】図3は、本発明による電流制御型半導体スイッチング素子用回路の第2の実施の形態の構成を示す図
【図4】図4(a)は、従来技術の回路構成を示す図、図4(b)は従来技術の回路に用いられるORゲートの真理値表を示す。
【符号の説明】
1…トランジスタ駆動用電源、2…負荷駆動用電源、3…ORゲート、4…P型MOSFET、5,17…N型MOSFET、6…ツェナーダイオード、7…負荷、8…バイポーラトランジスタ、9…ミラートランジスタ、10,15,16,20…抵抗、11…差動アンプ、12…レベル変換回路、13…XORゲート、14…INVゲート、21…ゲイン可変差動アンプ、21a,21b…アンプ、21c…スイッチ
Claims (7)
- 電流制御型半導体スイッチング素子と、
前記電流制御型半導体スイッチング素子のミラー素子と、
前記電流制御型半導体スイッチング素子のオン/オフ制御を行う制御手段と、
前記ミラー素子に流れるリーク電流に基づいて、前記電流制御型半導体スイッチング素子に加わる過電圧を検出する過電圧検出手段と、
前記ミラー素子に流れる電流に基づいて、前記電流制御型半導体スイッチング素子に流れる過電流を検出する過電流検出手段とを備え、
前記制御手段は、前記過電圧検出手段により前記電流制御型半導体スイッチング素子の過電圧状態が検出されると、前記電流制御型半導体スイッチング素子をオンにし、前記過電流検出手段により前記電流制御型半導体スイッチング素子の過電流状態が検出されると、前記電流制御型半導体スイッチング素子をオフにすることを特徴とする電流制御型半導体スイッチング素子用回路。 - 請求項1に記載の電流制御型半導体スイッチング素子用回路において、
前記過電圧検出手段は、前記ミラー素子と接続された第1の抵抗を有し、前記第1の抵抗の両端に加わる電圧と所定の電圧とに基づいて、前記電流制御型半導体スイッチング素子の過電圧状態を検出し、
前記過電流検出手段は、前記第1の抵抗と並列に、前記ミラー素子と接続された第2の抵抗を有し、前記第2の抵抗の両端に加わる電圧と前記所定の電圧とに基づいて、前記電流制御型半導体スイッチング素子の過電流状態を検出することを特徴とする電流制御型半導体スイッチング素子用回路。 - 請求項2に記載の電流制御型半導体スイッチング素子用回路において、
前記第1の抵抗の抵抗値は、前記第2の抵抗の抵抗値よりも大きいことを特徴とする電流制御型半導体スイッチング素子用回路。 - 請求項1に記載の電流制御型半導体スイッチング素子用回路において、
前記ミラー素子に接続される抵抗と、
前記抵抗の両端に加わる電圧を増幅する電圧増幅手段とをさらに備え、
前記過電圧検出手段は、前記電圧増幅手段により前記抵抗の両端に加わる電圧を第1の増幅度で増幅された電圧と所定の電圧とを比較することにより前記過電圧状態を検出し、
前記過電流検出手段は、前記電圧増幅手段により前記抵抗の両端に加わる電圧を第2の増幅度で増幅された電圧と前記所定の電圧とを比較することにより前記過電流状態を検出することを特徴とする電流制御型半導体スイッチング素子用回路。 - 請求項4に記載の電流制御型半導体スイッチング素子用回路において、
前記電圧増幅手段は、前記電流制御型半導体スイッチング素子のオン/オフ指令に基づいて、前記第1の増幅度と前記第2の増幅度とを切り替えることを特徴とする電流制御型半導体スイッチング素子用回路。 - 請求項4または5に記載の電流制御型半導体スイッチング素子用回路において、
前記第1の増幅度は、前記第2の増幅度より大きいことを特徴とする電流制御型半導体スイッチング素子用回路。 - 請求項2〜6のいずれかに記載の電流制御型半導体スイッチング素子用回路において、
前記所定の電圧は、前記電流制御型半導体スイッチング素子のクランプ電圧に基づいて定めることを特徴とする電流制御型半導体スイッチング素子用回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002178574A JP3709858B2 (ja) | 2002-06-19 | 2002-06-19 | 電流制御型半導体スイッチング素子用回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002178574A JP3709858B2 (ja) | 2002-06-19 | 2002-06-19 | 電流制御型半導体スイッチング素子用回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004023638A JP2004023638A (ja) | 2004-01-22 |
JP3709858B2 true JP3709858B2 (ja) | 2005-10-26 |
Family
ID=31176260
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002178574A Expired - Fee Related JP3709858B2 (ja) | 2002-06-19 | 2002-06-19 | 電流制御型半導体スイッチング素子用回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3709858B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108322033A (zh) * | 2018-03-29 | 2018-07-24 | 西安理工大学 | SiCMOSFET变换器的过流保护装置及保护方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2431739A (en) * | 2005-10-27 | 2007-05-02 | Wolfson Microelectronics Plc | Switch current sensing circuit |
JP5265931B2 (ja) * | 2008-01-16 | 2013-08-14 | 矢崎総業株式会社 | 電力供給装置 |
CN102318444B (zh) * | 2009-02-13 | 2014-12-17 | 皇家飞利浦电子股份有限公司 | 电磁镇流器、控制电路和用于保护可控半导体开关的方法 |
JP5915615B2 (ja) * | 2013-10-09 | 2016-05-11 | トヨタ自動車株式会社 | 半導体制御装置、スイッチング装置、インバータ及び制御システム |
JP6223494B2 (ja) * | 2016-03-31 | 2017-11-01 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57104322A (en) * | 1980-12-19 | 1982-06-29 | Matsushita Electric Ind Co Ltd | Protecting circuit |
JPS58108789U (ja) * | 1982-01-19 | 1983-07-25 | アイダエンジニアリング株式会社 | トランジスタインバ−タ回路の保護装置 |
JP3365808B2 (ja) * | 1993-03-15 | 2003-01-14 | 富士通株式会社 | モータ駆動制御回路、モータ駆動制御回路を備えた装置、及びモータ駆動制御方法 |
JPH09191556A (ja) * | 1996-01-09 | 1997-07-22 | Furukawa Electric Co Ltd:The | 電源保護装置 |
JP3628576B2 (ja) * | 1999-02-14 | 2005-03-16 | 矢崎総業株式会社 | 微少電流検出装置 |
JP3986041B2 (ja) * | 1999-02-26 | 2007-10-03 | 矢崎総業株式会社 | 電源供給制御装置 |
DE19928856C2 (de) * | 1999-06-24 | 2003-06-26 | Daimler Chrysler Ag | Schaltungsanordnung zum Überlastungsschutz |
-
2002
- 2002-06-19 JP JP2002178574A patent/JP3709858B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108322033A (zh) * | 2018-03-29 | 2018-07-24 | 西安理工大学 | SiCMOSFET变换器的过流保护装置及保护方法 |
CN108322033B (zh) * | 2018-03-29 | 2019-04-26 | 西安理工大学 | SiCMOSFET变换器的过流保护装置及保护方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2004023638A (ja) | 2004-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0510522Y2 (ja) | ||
JP4390515B2 (ja) | 出力mosトランジスタの過電圧保護回路 | |
JPH06351226A (ja) | Igbt障害電流制限回路及び方法 | |
JPH08139528A (ja) | トランジスタ保護回路 | |
JP3164065B2 (ja) | 半導体装置 | |
JP2008042230A (ja) | 負荷駆動回路、および保護方法 | |
CN111162510A (zh) | 具有快速保护功能的负载驱动电路及其保护方法 | |
JP4479570B2 (ja) | 保護機能付きスイッチング回路および保護回路 | |
JPH0888547A (ja) | 過熱保護装置付き自己消弧素子 | |
JP3709858B2 (ja) | 電流制御型半導体スイッチング素子用回路 | |
JPH03256407A (ja) | 制御回路 | |
JP3414859B2 (ja) | 半導体デバイスの過電流時のターンオフ回路装置 | |
JP3583803B2 (ja) | 半導体デバイス | |
US7199606B2 (en) | Current limiter of output transistor | |
JP3409994B2 (ja) | 自己消弧形素子駆動回路 | |
JPH05218836A (ja) | 絶縁ゲート素子の駆動回路 | |
US20230327554A1 (en) | Three output dc voltage supply with short circuit protection | |
JP4901083B2 (ja) | ゲート駆動装置 | |
JPH02179266A (ja) | ソリッドステート電力制御器 | |
WO2019111734A1 (ja) | 負荷駆動回路 | |
JP3601310B2 (ja) | パワーデバイスの駆動回路 | |
JP3596415B2 (ja) | 誘導性負荷駆動回路 | |
JP4012524B2 (ja) | 逆循環保護回路 | |
CN211556859U (zh) | 具有快速保护功能的负载驱动电路 | |
JP2001028437A (ja) | 過電流保護装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050719 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050801 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080819 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090819 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090819 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100819 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110819 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120819 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |