JP3409994B2 - 自己消弧形素子駆動回路 - Google Patents
自己消弧形素子駆動回路Info
- Publication number
- JP3409994B2 JP3409994B2 JP16360497A JP16360497A JP3409994B2 JP 3409994 B2 JP3409994 B2 JP 3409994B2 JP 16360497 A JP16360497 A JP 16360497A JP 16360497 A JP16360497 A JP 16360497A JP 3409994 B2 JP3409994 B2 JP 3409994B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- self
- extinguishing element
- voltage
- arc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/785—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling field-effect transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、特に自己消弧形素
子の駆動回路に関する。
子の駆動回路に関する。
【０００２】
【従来の技術】パワー素子が一般産業分野から一般家
電、公共性の高い機器等に採用されて久しい。しかし、
素子の高効率化から、高速かつ低損失化が要求され、ま
すます高速スイッチング化傾向にある。
電、公共性の高い機器等に採用されて久しい。しかし、
素子の高効率化から、高速かつ低損失化が要求され、ま
すます高速スイッチング化傾向にある。
【０００３】図７に従来の自己消弧形素子駆動回路を示
す。１は、パワー素子で、代表的な素子にはＩＧＢＴ
（Insulated Bipolar GiantTransistor）がある。２
は、駆動用ゲート抵抗、３、４は増幅出力用トランジス
タで、ＰＮＰ、ＮＰＮ型素子である。５はフォトカプラ
である。フォトカプラを使用するのは、パワー素子が主
回路に接続され、電位的に高電圧でオンオフし、かつイ
ンバータブリッジ等の例では、素子のエミッタ電位を高
電位の変化をさせるため、制御部と絶縁する必要がある
からである。また、この絶縁された出力信号は小信号出
力であるので増幅する必要があり、増幅器６を設けてい
る。
す。１は、パワー素子で、代表的な素子にはＩＧＢＴ
（Insulated Bipolar GiantTransistor）がある。２
は、駆動用ゲート抵抗、３、４は増幅出力用トランジス
タで、ＰＮＰ、ＮＰＮ型素子である。５はフォトカプラ
である。フォトカプラを使用するのは、パワー素子が主
回路に接続され、電位的に高電圧でオンオフし、かつイ
ンバータブリッジ等の例では、素子のエミッタ電位を高
電位の変化をさせるため、制御部と絶縁する必要がある
からである。また、この絶縁された出力信号は小信号出
力であるので増幅する必要があり、増幅器６を設けてい
る。
【０００４】以下に動作説明を行う。パワー素子駆動用
オンオフ信号は、制御部７で発生され、フォトカプラ５
の１次側をオンオフする。この結果、フォトカプラ５の
発光ダイオードにオン時に電流が流れ、発光する。受光
部がこの信号を捉えると、フォトカプラ５の出力電位
が、オン状態logic ０となり、更に増幅器６、主力トラ
ンジスタ３、４にて電力増幅される。このとき、トラン
ジスタ３、４の出力、即ちゲート抵抗２の電位は、パワ
ー素子１のエミッタ電位に対して、ほぼ＋Ｖcc又は−Ｖ
ccの２値をとる。一方、パワー素子１の代表例としてＩ
ＧＢＴの等価回路を図８に示すが、ゲート入力部は、Ｆ
ＥＴ（Field Effect Transistor ）１ａを構成してお
り、ゲート、ソース間は高インピーダンスではあるが、
容量性特性を有している。従って、パワー素子１のゲー
ト端子電位は、容量性の電位を有するようになり、その
ため、ゲート抵抗２と入力容量の時定数によりゲート端
子電位が変化することになる。制御部出力のオンオフ信
号に基づき、パワー素子１がオンオフすることにより、
主回路の電流がオンオフすることになる（図９）。
オンオフ信号は、制御部７で発生され、フォトカプラ５
の１次側をオンオフする。この結果、フォトカプラ５の
発光ダイオードにオン時に電流が流れ、発光する。受光
部がこの信号を捉えると、フォトカプラ５の出力電位
が、オン状態logic ０となり、更に増幅器６、主力トラ
ンジスタ３、４にて電力増幅される。このとき、トラン
ジスタ３、４の出力、即ちゲート抵抗２の電位は、パワ
ー素子１のエミッタ電位に対して、ほぼ＋Ｖcc又は−Ｖ
ccの２値をとる。一方、パワー素子１の代表例としてＩ
ＧＢＴの等価回路を図８に示すが、ゲート入力部は、Ｆ
ＥＴ（Field Effect Transistor ）１ａを構成してお
り、ゲート、ソース間は高インピーダンスではあるが、
容量性特性を有している。従って、パワー素子１のゲー
ト端子電位は、容量性の電位を有するようになり、その
ため、ゲート抵抗２と入力容量の時定数によりゲート端
子電位が変化することになる。制御部出力のオンオフ信
号に基づき、パワー素子１がオンオフすることにより、
主回路の電流がオンオフすることになる（図９）。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の自己消弧形素子駆動回路では、主回路に流れる電流
のオンオフ時におけるｄｉ／ｄｔが問題点のひとつとし
て挙げられる。即ち、パワー素子の応用としてインバー
タがあるが、これらは大電力装置となると、ハード構成
上、かならず主回路にインダクタンスを有することにな
り、スイッチング時のdi/dt により、Ldi/dtに基づくサ
ージ電圧を発生し、このサージ電圧に起因して、ＥＭＩ
（Elctric Magnetic Interfearance）障害を起こすこと
になる。
来の自己消弧形素子駆動回路では、主回路に流れる電流
のオンオフ時におけるｄｉ／ｄｔが問題点のひとつとし
て挙げられる。即ち、パワー素子の応用としてインバー
タがあるが、これらは大電力装置となると、ハード構成
上、かならず主回路にインダクタンスを有することにな
り、スイッチング時のdi/dt により、Ldi/dtに基づくサ
ージ電圧を発生し、このサージ電圧に起因して、ＥＭＩ
（Elctric Magnetic Interfearance）障害を起こすこと
になる。
【０００６】また、スイッチング時のコレクタ−エミッ
タ間電位ＶCEの電圧変化dVCE/dt が前述同様、ＥＭＩの
問題を起こすことになる。特に、パワー素子が高速スイ
ッチング化すると、dV/dt が大きくなり、より高周波数
の電波障害問題を起こすことになる。
タ間電位ＶCEの電圧変化dVCE/dt が前述同様、ＥＭＩの
問題を起こすことになる。特に、パワー素子が高速スイ
ッチング化すると、dV/dt が大きくなり、より高周波数
の電波障害問題を起こすことになる。
【０００７】そこで、本発明は、上記問題点に鑑み、パ
ワー素子のスイッチング時に発生するdV/dt に起因する
ＥＭＩ障害を抑制する自己消弧形素子駆動回路を提供す
ることを目的とする。
ワー素子のスイッチング時に発生するdV/dt に起因する
ＥＭＩ障害を抑制する自己消弧形素子駆動回路を提供す
ることを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、第１の発明は、自己消弧形素子にオン／オフ信号を
供給する信号供給回路と、該信号供給回路の出力信号を
絶縁する絶縁回路と、前記絶縁回路の出力に基づき、該
自己消弧形素子に流れる電流の立上がり又は立下がり時
間を制御する電力制御回路と、該電力制御回路の出力に
基づいて、該自己消弧形素子を駆動する電力増幅器とを
具備することを特徴とする。
め、第１の発明は、自己消弧形素子にオン／オフ信号を
供給する信号供給回路と、該信号供給回路の出力信号を
絶縁する絶縁回路と、前記絶縁回路の出力に基づき、該
自己消弧形素子に流れる電流の立上がり又は立下がり時
間を制御する電力制御回路と、該電力制御回路の出力に
基づいて、該自己消弧形素子を駆動する電力増幅器とを
具備することを特徴とする。
【０００９】第２の発明は、自己消弧形素子にオン／オ
フ信号を供給する信号供給回路と、該信号供給回路の出
力信号を絶縁する絶縁回路と、該絶縁回路の出力側に設
けられ、該自己消弧形素子を駆動する電力増幅器と、該
電力増幅器の負荷抵抗における電圧降下から検出される
検出結果に基づき、該自己消弧形素子に流れる電流の立
上がり又は立下がり時間を制御する電力制御回路とを具
備することを特徴とする。
フ信号を供給する信号供給回路と、該信号供給回路の出
力信号を絶縁する絶縁回路と、該絶縁回路の出力側に設
けられ、該自己消弧形素子を駆動する電力増幅器と、該
電力増幅器の負荷抵抗における電圧降下から検出される
検出結果に基づき、該自己消弧形素子に流れる電流の立
上がり又は立下がり時間を制御する電力制御回路とを具
備することを特徴とする。
【００１０】第３の発明は、自己消弧形素子にオン／オ
フ信号を供給する信号供給回路と、該信号供給回路の出
力信号を絶縁する絶縁回路と、該絶縁回路の出力側に設
けられる積分回路と、該積分回路の出力側に設けられ、
該自己消弧形素子を駆動する電力増幅器と、該自己消弧
形素子のゲート端子電圧が所定の電位に達すると、該積
分回路の動作を停止し、該積分回路と該電圧増幅器との
不整合に基づく該自己消弧形素子のスイッチング動作の
遅れ時間を改善する電力制御回路とを具備することを特
徴とする。
フ信号を供給する信号供給回路と、該信号供給回路の出
力信号を絶縁する絶縁回路と、該絶縁回路の出力側に設
けられる積分回路と、該積分回路の出力側に設けられ、
該自己消弧形素子を駆動する電力増幅器と、該自己消弧
形素子のゲート端子電圧が所定の電位に達すると、該積
分回路の動作を停止し、該積分回路と該電圧増幅器との
不整合に基づく該自己消弧形素子のスイッチング動作の
遅れ時間を改善する電力制御回路とを具備することを特
徴とする。
【００１１】第４の発明は、自己消弧形素子にオン／オ
フ信号を供給する信号供給回路と、該信号供給回路の出
力信号を絶縁する絶縁回路と、該自己消弧形素子のゲー
ト端子電圧が所定の電位に達するまでの時間を、該絶縁
回路の出力を変化させることにより、該自己消弧形素子
の電気容量に適する時間とする電力制御回路と、該電力
制御回路の出力に基づいて、該自己消弧形素子を駆動す
る電力増幅器とを具備することを特徴とする。
フ信号を供給する信号供給回路と、該信号供給回路の出
力信号を絶縁する絶縁回路と、該自己消弧形素子のゲー
ト端子電圧が所定の電位に達するまでの時間を、該絶縁
回路の出力を変化させることにより、該自己消弧形素子
の電気容量に適する時間とする電力制御回路と、該電力
制御回路の出力に基づいて、該自己消弧形素子を駆動す
る電力増幅器とを具備することを特徴とする。
【００１２】第５の発明は、自己消弧形素子にオン／オ
フ信号を供給する信号供給回路と、該信号供給回路の出
力信号を絶縁する絶縁回路と、該絶縁回路の出力側に設
けられる積分回路と、該積分回路の出力値に比例した電
圧を該自己消弧形素子のゲート端子に供給し、該自己消
弧形素子に流れる電流の立上がりまたは立下がり時間を
制御する電力制御回路と、該電力制御回路の出力に基づ
いて、該自己消弧形素子を駆動する電力増幅器とを具備
することを特徴とする。
フ信号を供給する信号供給回路と、該信号供給回路の出
力信号を絶縁する絶縁回路と、該絶縁回路の出力側に設
けられる積分回路と、該積分回路の出力値に比例した電
圧を該自己消弧形素子のゲート端子に供給し、該自己消
弧形素子に流れる電流の立上がりまたは立下がり時間を
制御する電力制御回路と、該電力制御回路の出力に基づ
いて、該自己消弧形素子を駆動する電力増幅器とを具備
することを特徴とする。
【００１３】第６の発明は、自己消弧形素子にオン／オ
フ信号を供給する信号供給回路と、該信号供給回路の出
力信号を絶縁する絶縁回路と、該絶縁回路の出力側に設
けられる積分回路と、該自己消弧形素子のゲート端子電
圧が所定の電位に達するまでの時間を、該積分回路の出
力を変化させることにより、該自己消弧形素子の電気容
量に適する時間とする電力制御回路と、該電力制御回路
の出力に基づいて、該自己消弧形素子を駆動する電力増
幅器とを具備することを特徴とする。
フ信号を供給する信号供給回路と、該信号供給回路の出
力信号を絶縁する絶縁回路と、該絶縁回路の出力側に設
けられる積分回路と、該自己消弧形素子のゲート端子電
圧が所定の電位に達するまでの時間を、該積分回路の出
力を変化させることにより、該自己消弧形素子の電気容
量に適する時間とする電力制御回路と、該電力制御回路
の出力に基づいて、該自己消弧形素子を駆動する電力増
幅器とを具備することを特徴とする。
【００１４】第７の発明は、自己消弧形素子にオン／オ
フ信号を供給する信号供給回路と、該信号供給回路の出
力信号を絶縁する絶縁回路と、該絶縁回路の出力側に設
けられ、該自己消弧形素子を駆動する電力増幅器と、該
自己消弧形素子に、該自己消弧形素子に流れる電流に比
例した電流検出用パイロット素子を付加し、該電力増幅
器の入力に応じた電流が該パイロット素子に流れるよう
に制御し、該自己消弧形素子に流れる電流の立上がりま
たは立下がり時間を制御する電力制御回路とを具備する
ことを特徴とする。
フ信号を供給する信号供給回路と、該信号供給回路の出
力信号を絶縁する絶縁回路と、該絶縁回路の出力側に設
けられ、該自己消弧形素子を駆動する電力増幅器と、該
自己消弧形素子に、該自己消弧形素子に流れる電流に比
例した電流検出用パイロット素子を付加し、該電力増幅
器の入力に応じた電流が該パイロット素子に流れるよう
に制御し、該自己消弧形素子に流れる電流の立上がりま
たは立下がり時間を制御する電力制御回路とを具備する
ことを特徴とする。
【００１５】第８の発明は、自己消弧形素子にオン／オ
フ信号を供給する信号供給回路と、該信号供給回路の出
力信号を絶縁する絶縁回路と、該絶縁回路の出力側に設
けられる積分回路と、該自己消弧形素子のゲート端子電
圧を該積分回路の出力電圧に比例した電圧とすることに
より、該自己消弧形素子の短絡時等に発生する該ゲート
端子電圧の上昇を抑制する電力制御回路と、該電力制御
回路の出力に基づいて、該自己消弧形素子を駆動する電
力増幅器とを具備することを特徴とする。第９の発明
は、自己消弧形素子にオン／オフ信号を供給する信号供
給回路と、該信号供給回路の出力信号を絶縁する絶縁回
路と、該絶縁回路の出力側に設けられる積分回路と、該
自己消弧形素子のゲート端子電圧がクランプ電位に達し
た定常状態の場合に、該自己消弧形素子が短絡時等に発
生するゲート端子電圧の上昇を抑制する電力制御回路
と、該電力制御回路の出力に基づいて、該自己消弧形素
子を駆動する電力増幅器と、を具備することを特徴とす
る。
フ信号を供給する信号供給回路と、該信号供給回路の出
力信号を絶縁する絶縁回路と、該絶縁回路の出力側に設
けられる積分回路と、該自己消弧形素子のゲート端子電
圧を該積分回路の出力電圧に比例した電圧とすることに
より、該自己消弧形素子の短絡時等に発生する該ゲート
端子電圧の上昇を抑制する電力制御回路と、該電力制御
回路の出力に基づいて、該自己消弧形素子を駆動する電
力増幅器とを具備することを特徴とする。第９の発明
は、自己消弧形素子にオン／オフ信号を供給する信号供
給回路と、該信号供給回路の出力信号を絶縁する絶縁回
路と、該絶縁回路の出力側に設けられる積分回路と、該
自己消弧形素子のゲート端子電圧がクランプ電位に達し
た定常状態の場合に、該自己消弧形素子が短絡時等に発
生するゲート端子電圧の上昇を抑制する電力制御回路
と、該電力制御回路の出力に基づいて、該自己消弧形素
子を駆動する電力増幅器と、を具備することを特徴とす
る。
【００１６】
【発明の実施の形態】本発明の第１の実施の形態につい
て図１、図２を用いて説明する。図７と同一品について
は、同符号にて説明を省略する。１１は小増幅器で従来
技術で説明した増幅器５より小容量でも可能である。１
２〜１６は抵抗器、１７は増幅器であり、これらによ
り、演算増幅器を形成している。同様に、抵抗器１８、
１９とツエナダイオード２０、２１と増幅器２２とによ
り、演算増幅器を形成している。なお、２３、２４は抵
抗器、２５は可変抵抗器である。
て図１、図２を用いて説明する。図７と同一品について
は、同符号にて説明を省略する。１１は小増幅器で従来
技術で説明した増幅器５より小容量でも可能である。１
２〜１６は抵抗器、１７は増幅器であり、これらによ
り、演算増幅器を形成している。同様に、抵抗器１８、
１９とツエナダイオード２０、２１と増幅器２２とによ
り、演算増幅器を形成している。なお、２３、２４は抵
抗器、２５は可変抵抗器である。
【００１７】駆動回路の動作について、タイミングチャ
ート（図２）を用いて説明する。フォトカプラ５の一次
側に電流が流れると、増幅器１１の出力は任意の正電圧
を出力し、電流が遮断されると任意の負電圧を出力す
る。この任意の出力電圧は、可変抵抗２５により変化さ
せることができ、増幅器１７の電流指令となる機能を有
する。
ート（図２）を用いて説明する。フォトカプラ５の一次
側に電流が流れると、増幅器１１の出力は任意の正電圧
を出力し、電流が遮断されると任意の負電圧を出力す
る。この任意の出力電圧は、可変抵抗２５により変化さ
せることができ、増幅器１７の電流指令となる機能を有
する。
【００１８】一方、増幅器１７のインバース入力は、増
幅器２２の負荷抵抗２３、２４により、抵抗１３、１４
を介して接続され、正出力次の電流を抵抗２３にて、負
出力次の電流を２４にて各々検出し、抵抗１３、１４を
介して負帰還するものである。
幅器２２の負荷抵抗２３、２４により、抵抗１３、１４
を介して接続され、正出力次の電流を抵抗２３にて、負
出力次の電流を２４にて各々検出し、抵抗１３、１４を
介して負帰還するものである。
【００１９】前述のように、増幅器１７にて電流基準で
ある増幅器１１の出力と、電流帰還である抵抗２３、２
４の両端電圧差を演算増幅し、増幅器２２の電圧基準と
する。抵抗１８は入力抵抗で、抵抗１９は帰還抵抗であ
り、増幅器出力電圧を該電圧基準に対応した電圧となる
ように制御する機能を有する。この出力電圧が、パワー
素子ＩＧＢＴ１のゲート電圧として印加されることにな
る。
ある増幅器１１の出力と、電流帰還である抵抗２３、２
４の両端電圧差を演算増幅し、増幅器２２の電圧基準と
する。抵抗１８は入力抵抗で、抵抗１９は帰還抵抗であ
り、増幅器出力電圧を該電圧基準に対応した電圧となる
ように制御する機能を有する。この出力電圧が、パワー
素子ＩＧＢＴ１のゲート電圧として印加されることにな
る。
【００２０】増幅器１７は、コンデンサ２６を接続して
積分形を形成しているので、誤差が積分されるようにな
り、増幅器２２の出力が＋ＶCC、−ＶCC電源電圧に近い
値に飽和するようになるが、ツエナーダイオード２０、
２１により固定電位に固定される。
積分形を形成しているので、誤差が積分されるようにな
り、増幅器２２の出力が＋ＶCC、−ＶCC電源電圧に近い
値に飽和するようになるが、ツエナーダイオード２０、
２１により固定電位に固定される。
【００２１】即ち、本回路により、電流基準に応じたゲ
ート電流をパワー素子１に流入することになり、パワー
素子のターンオン時の主回路電流の立ち上がり時間を制
御することができる。同様に、ターンオフ時のゲート電
流をパワー素子１から電流基準に応じて流出することに
なり、パワー素子のターンオフ時の主回路電流の立ち上
がり時間を制御することができる。さらに、パワー素子
のスイッチング時に、この電流制御を行い、素子が飽和
または不飽和、即ち完全スイッチ動作後は、ゲート電圧
のクランプにより定電流制御を停止するところに特徴を
有する。
ート電流をパワー素子１に流入することになり、パワー
素子のターンオン時の主回路電流の立ち上がり時間を制
御することができる。同様に、ターンオフ時のゲート電
流をパワー素子１から電流基準に応じて流出することに
なり、パワー素子のターンオフ時の主回路電流の立ち上
がり時間を制御することができる。さらに、パワー素子
のスイッチング時に、この電流制御を行い、素子が飽和
または不飽和、即ち完全スイッチ動作後は、ゲート電圧
のクランプにより定電流制御を停止するところに特徴を
有する。
【００２２】従って、図２に示すように、主回路電流Ｌ
ｄｉ／ｄｔによるサージ電圧を、ｄｉ／ｄｔを制御、抑
制することにより、サージ電圧のｄｖ／ｄｔを抑制する
ことができ、ＥＭＩ障害を抑制することができる。
ｄｉ／ｄｔによるサージ電圧を、ｄｉ／ｄｔを制御、抑
制することにより、サージ電圧のｄｖ／ｄｔを抑制する
ことができ、ＥＭＩ障害を抑制することができる。
【００２３】本発明の第２の実施の形態について図３、
図４を用いて説明する。フォトカプラ５の一次電流が流
れると、出力はLOGIC ０となり、増幅器１１にて変換増
幅し、増幅器１１の出力が任意の正電位となり、フォト
カプラ５の一次電流を遮断すると、出力はLOGIC １とな
り、増幅器１１にて変換増幅して任意の負電位となる機
能を有する。更に、該任意の正又は出力は、可変抵抗器
２５により可変することができる。増幅器１７は、抵抗
１２、コンデンサ２６の構成により、完全積分回路の機
能を有し、抵抗１２とコンデンサ２６の時定数にて、演
算増幅器１７の出力は直線的に変化する。ツエナーダイ
オード２０、２１は、出力電圧クランプ用で、演算増幅
器の出力を固定値以上に大きくならないように固定す
る、正又は負電位のクランプ機能を有する。
図４を用いて説明する。フォトカプラ５の一次電流が流
れると、出力はLOGIC ０となり、増幅器１１にて変換増
幅し、増幅器１１の出力が任意の正電位となり、フォト
カプラ５の一次電流を遮断すると、出力はLOGIC １とな
り、増幅器１１にて変換増幅して任意の負電位となる機
能を有する。更に、該任意の正又は出力は、可変抵抗器
２５により可変することができる。増幅器１７は、抵抗
１２、コンデンサ２６の構成により、完全積分回路の機
能を有し、抵抗１２とコンデンサ２６の時定数にて、演
算増幅器１７の出力は直線的に変化する。ツエナーダイ
オード２０、２１は、出力電圧クランプ用で、演算増幅
器の出力を固定値以上に大きくならないように固定す
る、正又は負電位のクランプ機能を有する。
【００２４】演算増幅器２２、抵抗１８、１９、２３、
２４、トランジスタ３、４は、該同様の直流演算増幅回
路を形成しており、演算増幅器２２の入力電圧に対応し
た出力電圧となる。この電圧は、パワー素子１のゲート
電圧として供給される。 即ち、本回路は、フォトカプ
ラ５に一次電流が流れると、コンデンサ２６を付属して
演算増幅器１３から成る積分器で発生する一定のdV/dt
にて変化し、クランプ電位にてクランプされ、電流がオ
フすると同様に下降し、後段の増幅器２２にて電力増幅
され、ゲート端子にこの電圧が印加されることになる。
もちろん、演算増幅器による極性変化の考慮及び抵抗器
２５により、dV/dt を可変できることはいうまでもな
い。
２４、トランジスタ３、４は、該同様の直流演算増幅回
路を形成しており、演算増幅器２２の入力電圧に対応し
た出力電圧となる。この電圧は、パワー素子１のゲート
電圧として供給される。 即ち、本回路は、フォトカプ
ラ５に一次電流が流れると、コンデンサ２６を付属して
演算増幅器１３から成る積分器で発生する一定のdV/dt
にて変化し、クランプ電位にてクランプされ、電流がオ
フすると同様に下降し、後段の増幅器２２にて電力増幅
され、ゲート端子にこの電圧が印加されることになる。
もちろん、演算増幅器による極性変化の考慮及び抵抗器
２５により、dV/dt を可変できることはいうまでもな
い。
【００２５】このように、パワー素子１のゲート電圧供
給をdV/dt 一定に変化させることにより、パワー素子１
のコレクタ−エミッタ電流のスイッチオン・オフ時の電
流変化di/dt を抑制することが可能となる。また、Ldi/
dtによるスイッチングサージ電圧が抑制され、ＥＭＩ障
害を抑制できる。
給をdV/dt 一定に変化させることにより、パワー素子１
のコレクタ−エミッタ電流のスイッチオン・オフ時の電
流変化di/dt を抑制することが可能となる。また、Ldi/
dtによるスイッチングサージ電圧が抑制され、ＥＭＩ障
害を抑制できる。
【００２６】本発明の第３の実施の形態について図５、
図６を用いて説明する。２７は、パイロットＩＧＢＴ内
臓のパワー素子であり、コレクタ−エミッタ間を流れる
主電流に比例した電流検出用パイロットパワー素子を有
しており、例えば、1000：1 の関係で、主素子に100 Ａ
流れた場合に、パイロットパワー素子には、0.1 Ａの電
流が流れるようにする。
図６を用いて説明する。２７は、パイロットＩＧＢＴ内
臓のパワー素子であり、コレクタ−エミッタ間を流れる
主電流に比例した電流検出用パイロットパワー素子を有
しており、例えば、1000：1 の関係で、主素子に100 Ａ
流れた場合に、パイロットパワー素子には、0.1 Ａの電
流が流れるようにする。
【００２７】２８は、抵抗器であり、パイロットパワー
素子のエミッタに直列接続されており、抵抗２８の電圧
降下は、パイロットパワー素子に流れる電流に比例し、
主電流に比例した電流検出信号となる。
素子のエミッタに直列接続されており、抵抗２８の電圧
降下は、パイロットパワー素子に流れる電流に比例し、
主電流に比例した電流検出信号となる。
【００２８】次に、駆動回路の動作について説明する。
第１の実施の形態を示す図１においては、ゲート端子に
流れる電流を一定電流としているが、本実施の形態で
は、パイロットパワー素子に流れる電流が、演算増幅器
２２の入力である電流基準に対応するように制御するも
のである。
第１の実施の形態を示す図１においては、ゲート端子に
流れる電流を一定電流としているが、本実施の形態で
は、パイロットパワー素子に流れる電流が、演算増幅器
２２の入力である電流基準に対応するように制御するも
のである。
【００２９】増幅器１７は、コンデンサ２６を接続して
積分形を形成しており、変換増幅器１１の出力電圧に対
応した値で、抵抗１２とコンデンサ２６の時定数に基づ
き、直線的に増加または減少する。
積分形を形成しており、変換増幅器１１の出力電圧に対
応した値で、抵抗１２とコンデンサ２６の時定数に基づ
き、直線的に増加または減少する。
【００３０】即ち、パワー素子のターンオンまたはター
ンオフ時の主回路電流と積分回路の出力である電流基準
に従って流れるように、ゲート電圧を制御することにな
る。なお、オンオフの定常ゲート電圧は、ツエナダイオ
ード２０、２１によりクランプされる。このように、ク
ランプを設けることにより、ターンオン・オフの増幅器
飽和の遅れを防ぐことができる。また、半導体素子のゲ
ート端子に流れる電流は、ホールＣＴ（ホール効果変流
器）にて検出することができる。
ンオフ時の主回路電流と積分回路の出力である電流基準
に従って流れるように、ゲート電圧を制御することにな
る。なお、オンオフの定常ゲート電圧は、ツエナダイオ
ード２０、２１によりクランプされる。このように、ク
ランプを設けることにより、ターンオン・オフの増幅器
飽和の遅れを防ぐことができる。また、半導体素子のゲ
ート端子に流れる電流は、ホールＣＴ（ホール効果変流
器）にて検出することができる。
【００３１】
【発明の効果】このように、本願発明によれば、パワー
素子のスイッチング時に発生するdV/dt に起因するＥＭ
Ｉ障害を抑制することが可能となる。
素子のスイッチング時に発生するdV/dt に起因するＥＭ
Ｉ障害を抑制することが可能となる。
【図１】本発明の第１の実施の形態における自己消弧形
素子駆動回路図。
素子駆動回路図。
【図２】本発明の第１の実施の形態におけるタイミング
図。
図。
【図３】本発明の第２の実施の形態における自己消弧形
素子駆動回路図。
素子駆動回路図。
【図４】本発明の第２の実施の形態におけるタイミング
図。
図。
【図５】本発明の第３の実施の形態における自己消弧形
素子駆動回路図。
素子駆動回路図。
【図６】本発明の第３の実施の形態におけるタイミング
図。
図。
【図７】従来の自己消弧形素子駆動回路。
【図８】従来の自己消弧形素子駆動回路における素子の
等価回路。
等価回路。
【図９】従来の自己消弧形素子駆動回路におけるタイミ
ング図。
ング図。
１ パワー素子
２、１２〜１６、１８、１９、２３、２４、２８、２９
抵抗器 ３、４ トランジス
タ ５ フォトカプ
ラー ８、９ 定電圧電源 １１、１７、２２ 増幅器 ２０、２１ ツエナダイ
オード ２５ 可変抵抗器 ２６ コンデンサ ２７ パイロット
素子付きパワー素子
抵抗器 ３、４ トランジス
タ ５ フォトカプ
ラー ８、９ 定電圧電源 １１、１７、２２ 増幅器 ２０、２１ ツエナダイ
オード ２５ 可変抵抗器 ２６ コンデンサ ２７ パイロット
素子付きパワー素子
Claims (5)
- 【請求項１】自己消弧形素子にオン／オフ信号を供給す
るための信号供給回路と、 前記信号供給回路からの出力信号を絶縁する絶縁回路
と、 前記絶縁回路からの出力信号および前記自己消弧形素子
のゲート電圧が入力され、出力信号とゲート電圧との差
を積分し時間的変化率を一定にした制御電圧を出力する
制御回路と、 前記制御回路からの出力電圧を増幅して前記自己消弧形
素子のゲート端子に出力する増幅回路と、 を具備することを特徴とする自己消弧形素子駆動回路。 - 【請求項２】前記制御回路は、前記増幅回路の出力段に
設けられた負荷抵抗における電圧降下の検出結果が増幅
回路の入力段に加えられた状態で入力されることを特徴
とする請求項１記載の自己消弧形素子駆動回路。 - 【請求項３】前記制御回路は、前記自己消弧形素子のゲ
ート電圧が所定電圧に達したときに前記積分の動作を停
止して前記制御電圧が一定値以上に大きくならないよう
に固定するクランプ回路を有することを特徴とする請求
項１又は２記載の自己消弧形素子駆動回路。 - 【請求項４】前記絶縁回路の出力信号を可変とする可変
回路を有することを特徴とする請求項１乃至３のいずれ
かに記載の自己消弧形素子駆動回路。 - 【請求項５】前記自己消弧形素子は、当該自己消弧形素
子に流れる電流に比例した電流を検出するためのパイロ
ット素子を有するものであって、 前記制御回路は、前記パイロット素子による検出結果が
増幅回路の入力段に加えられた状態で入力されることを
特徴とする請求項１乃至４のいずれかに記載の自己消弧
形素子駆動回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16360497A JP3409994B2 (ja) | 1997-06-20 | 1997-06-20 | 自己消弧形素子駆動回路 |
| PCT/JP1998/002751 WO1998059412A1 (fr) | 1997-06-20 | 1998-06-19 | Dispositif de commande d'un element de puissance de type a auto-extinction d'arc |
| DE69841091T DE69841091D1 (de) | 1997-06-20 | 1998-06-19 | Steuervorrichtung für selbstlöschendes leistungselement |
| EP98928593A EP0921624B8 (en) | 1997-06-20 | 1998-06-19 | Device for driving self arc-extinguishing type power element |
| US09/147,686 US6084760A (en) | 1997-06-20 | 1998-06-19 | Device for driving self arc-extinguishing type power element |
| KR1019997001050A KR100318414B1 (ko) | 1997-06-20 | 1998-06-19 | 자기 소호형 파워 소자를 구동하는 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16360497A JP3409994B2 (ja) | 1997-06-20 | 1997-06-20 | 自己消弧形素子駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1118410A JPH1118410A (ja) | 1999-01-22 |
| JP3409994B2 true JP3409994B2 (ja) | 2003-05-26 |
Family
ID=15777093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16360497A Expired - Lifetime JP3409994B2 (ja) | 1997-06-20 | 1997-06-20 | 自己消弧形素子駆動回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6084760A (ja) |
| EP (1) | EP0921624B8 (ja) |
| JP (1) | JP3409994B2 (ja) |
| KR (1) | KR100318414B1 (ja) |
| DE (1) | DE69841091D1 (ja) |
| WO (1) | WO1998059412A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1312973A (zh) * | 1998-06-12 | 2001-09-12 | 南岛分立有限公司 | 绝缘栅功率半导体的栅极驱动 |
| US6509656B2 (en) | 2001-01-03 | 2003-01-21 | Fusion Uv Systems | Dual magnetrons powered by a single power supply |
| US6828696B2 (en) | 2002-07-03 | 2004-12-07 | Fusion Uv Systems, Inc. | Apparatus and method for powering multiple magnetrons using a single power supply |
| JP2006033723A (ja) * | 2004-07-21 | 2006-02-02 | Sharp Corp | 電力制御用光結合素子およびこの電力制御用光結合素子を用いた電子機器 |
| FI118145B (fi) | 2006-01-09 | 2007-07-13 | Abb Oy | Hilaohjatun kytkimen sammutus |
| JP2007228447A (ja) * | 2006-02-27 | 2007-09-06 | Hitachi Ltd | スイッチング素子のゲート駆動回路 |
| JP4835958B2 (ja) * | 2009-03-10 | 2011-12-14 | 独立行政法人 宇宙航空研究開発機構 | 高周波増幅器及びそれを備えたパルスレーダ、並びに雑音出力を遮断する方法 |
| DE112010003655B4 (de) * | 2009-10-20 | 2015-12-31 | Mitsubishi Electric Corporation | Fehler-Detektionsvorrichtung für eine Halbleitervorrichtung |
| CN103905019B (zh) | 2012-12-31 | 2017-12-12 | 比亚迪股份有限公司 | 一种igbt模块门极驱动电阻等效调节电路 |
| JP6481919B2 (ja) * | 2013-10-14 | 2019-03-13 | 角田 行男 | 定電流定電圧アンプ |
| JP7185538B2 (ja) * | 2019-01-17 | 2022-12-07 | 東芝ライフスタイル株式会社 | 洗濯機用インバータ装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4949213A (en) * | 1988-11-16 | 1990-08-14 | Fuji Electric Co., Ltd. | Drive circuit for use with voltage-drive semiconductor device |
| JPH06276072A (ja) | 1993-03-18 | 1994-09-30 | Toyota Autom Loom Works Ltd | 半導体スイッチの駆動制御回路 |
| JPH07183781A (ja) * | 1993-12-22 | 1995-07-21 | Fuji Electric Co Ltd | 半導体装置とその駆動装置 |
| JP3123349B2 (ja) * | 1994-06-29 | 2001-01-09 | 富士電機株式会社 | 半導体装置の制御回路 |
-
1997
- 1997-06-20 JP JP16360497A patent/JP3409994B2/ja not_active Expired - Lifetime
-
1998
- 1998-06-19 US US09/147,686 patent/US6084760A/en not_active Expired - Lifetime
- 1998-06-19 DE DE69841091T patent/DE69841091D1/de not_active Expired - Lifetime
- 1998-06-19 WO PCT/JP1998/002751 patent/WO1998059412A1/ja active IP Right Grant
- 1998-06-19 KR KR1019997001050A patent/KR100318414B1/ko not_active IP Right Cessation
- 1998-06-19 EP EP98928593A patent/EP0921624B8/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100318414B1 (ko) | 2001-12-22 |
| EP0921624B1 (en) | 2009-08-26 |
| JPH1118410A (ja) | 1999-01-22 |
| EP0921624A4 (en) | 2005-01-26 |
| DE69841091D1 (de) | 2009-10-08 |
| WO1998059412A1 (fr) | 1998-12-30 |
| EP0921624B8 (en) | 2009-11-04 |
| EP0921624A1 (en) | 1999-06-09 |
| KR20000068082A (ko) | 2000-11-25 |
| US6084760A (en) | 2000-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7368972B2 (en) | Power transistor control device | |
| US5107151A (en) | Switching circuit employing electronic devices in series with an inductor to avoid commutation breakdown and extending the current range of switching circuits by using igbt devices in place of mosfets | |
| US7660137B1 (en) | High-voltage modulator system | |
| WO2010021082A1 (ja) | 電力用半導体素子の駆動回路 | |
| US5822199A (en) | Controller for a power switch and method of operation thereof | |
| JP2005269446A (ja) | 電圧駆動型半導体素子用駆動回路 | |
| US5635867A (en) | High performance drive structure for MOSFET power switches | |
| JP3409994B2 (ja) | 自己消弧形素子駆動回路 | |
| WO1995031852A1 (fr) | Dispositif d'attaque de charge | |
| JP4342251B2 (ja) | ゲート駆動回路 | |
| JP2007104805A (ja) | 電圧駆動型半導体素子のゲート駆動回路。 | |
| JP6750333B2 (ja) | 半導体スイッチング素子の保護回路 | |
| JP3964912B2 (ja) | 突入電流低減回路 | |
| US6903943B2 (en) | Switching circuit | |
| JP2638625B2 (ja) | Ｍｏｓ−ｆｅｔゲート駆動回路 | |
| WO2021111823A1 (ja) | ゲート駆動回路および電力変換装置 | |
| JP2018098849A (ja) | パワーモジュール | |
| US4818953A (en) | Oscillator improvement | |
| JPH10209832A (ja) | 半導体スイッチ回路 | |
| Sherman | Class D amplifiers provide high efficiency for audio systems | |
| WO2023162032A1 (ja) | ゲート駆動回路およびこれを用いた電力変換装置 | |
| JP7350196B2 (ja) | ハーフブリッジパワーコンバータ、並びにハーフブリッジパワーコンバータ及びパワースイッチのスイッチング方法 | |
| JP4093423B2 (ja) | ゲートドライブ回路 | |
| KR102354171B1 (ko) | 전력 변환 장치 | |
| EP2656387B1 (en) | Complementary darlington emitter follower with improved switching speed and improved cross-over control and increased output voltage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080320 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120320 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130320 Year of fee payment: 10 |