JP3708869B2 - 高周波回路 - Google Patents
高周波回路 Download PDFInfo
- Publication number
- JP3708869B2 JP3708869B2 JP2001386201A JP2001386201A JP3708869B2 JP 3708869 B2 JP3708869 B2 JP 3708869B2 JP 2001386201 A JP2001386201 A JP 2001386201A JP 2001386201 A JP2001386201 A JP 2001386201A JP 3708869 B2 JP3708869 B2 JP 3708869B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- transistors
- resistor
- frequency circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
Landscapes
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
- Electronic Switches (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Description
【０００１】
【発明の属する技術分野】
高周波信号を扱う複数の回路ブロックにおけるバンド切り替え機能を有する高周波回路に関する。
【０００２】
【従来の技術】
図２は、従来のデュアルバンドパワーアンプモジュールを実現するパワーアンプにおける一方のバンドを駆動する高周波回路４０の回路図である。
【０００３】
この高周波回路４０は、メイントランジスタ５０と、メイントランジスタ５０のベースに電流を供給するバイアス回路５１と、バンド切り替え用回路５２と、ゲインコントロール回路５３と、からなる。
【０００４】
メイントランジスタ５０のコレクタは供給電圧が供給される供給電圧端子Ｖｃｃに接続され、ベースは高周波信号が入力される入力端子Ｖｉｎに接続されている。
【０００５】
バイアス回路５１は、第１トランジスタ５４と、第２トランジスタ５５と、第１抵抗器５６と、からなっている。
【０００６】
第１トランジスタ５４のコレクタは供給電圧端子Ｖｃｃに接続され、エミッタはメイントランジスタ５０のベース及び第２トランジスタ５５のベースに接続されている。また、第２トランジスタ５５のコレクタは第１抵抗器５６を介して供給電圧端子Ｖｃｃに接続され、ベースはメイントランジスタ５０のベースに接続されている。
【０００７】
バンド切り替え用回路５２は、第３トランジスタ５７と、第４トランジスタ５８と、第５トランジスタ５９と、第２抵抗器６０と、第３抵抗器６１と、第４抵抗器６２と、からなる。
【０００８】
第３トランジスタ５７のベースは、第２抵抗器６０を介して、バンドスイッチング電圧が供給されるバンドスイッチング電圧供給端子Ｖｓｗに接続されており、コレクタは、第３抵抗器６１を介して供給電圧端子Ｖｃｃに接続されている。
【０００９】
第４トランジスタ５８のベースは第３トランジスタ５７のコレクタと第３抵抗器６１との接続ノードＤに接続されており、コレクタは第４抵抗器６２を介して供給電圧端子Ｖｃｃに接続されている。
【００１０】
第５トランジスタ５９のベースは第４トランジスタ５８のコレクタと第４抵抗器６２との接続ノードに接続されており、コレクタは第２トランジスタ５５のコレクタと第１抵抗器５６との接続ノードに接続されている。
【００１１】
ゲインコントロール回路５３は、ゲインコントロール電圧が供給されるゲインコントロール電圧端子Ｖａｇｃに接続されているとともに、第２トランジスタ５５のコレクタと第１抵抗器５６との接続ノードと、第５トランジスタ５９のコレクタとの接続ノードＣに接続されている。
【００１２】
図２に示した高周波回路４０においては、メイントランジスタ５０のゲインコントロールはゲインコントロール回路５３により行われ、バンドの切り替えは、バンドスイッチング電圧供給端子Ｖｓｗに供給されるバンドスイッチング電圧をハイまたはローに変化させることにより行われる。すなわち、バイアス回路５１に流れるリファレンス電流Ｉ１が電流Ｉ２として第５トランジスタ５９を流れると、オフとなり、電流Ｉ２のパスを遮断すると、オンになる。このように、リファレンス電流Ｉ１が流れるパスを制御することにより、バンドの切り替えが行われる。
【００１３】
【発明が解決しようとする課題】
図２に示した高周波回路４０は、例えば、同一のまたは異なる複数の高周波信号を入力し、各高周波信号の増幅または周波数変換その他の処理を行う高周波回路に用いられる。さらに、このような高周波回路は、近年では、携帯電話機に代表される移動体通信機に用いられる。
【００１４】
一般に、内蔵電池（バッテリー）で駆動される携帯電話機としては、小型化、特に、低消費電力化を図ることは重要な課題である。
【００１５】
このため、図２に示した高周波回路４０においても、例えば、ゲインコントロール電圧を０．１Ｖまで低くしたときに、供給電圧端子Ｖｃｃに流れる電流を数十μＡ、具体的には、約１０μＡから約３０μＡの範囲に抑えることが要求されることがある。この供給電圧端子Ｖｃｃに流れる電流は、携帯電話機におけるバッテリーの駆動時間をパラメータとする値であるので、より低いことが望ましい。
【００１６】
しかしながら、図２に示した従来の高周波回路４０におけるバンドの切り替え時には、リファレンス電流Ｉ１の向きを変えているにすぎないので、ゲインコントロール電圧を０．１Ｖとした場合の供給電圧端子Ｖｃｃに流れる電流を低減させることは不可能であった。
【００１７】
本発明はこのような従来の高周波回路における問題点に鑑みてなされたものであり、ゲインコントロール電圧が、例えば、０．１Ｖ程度の低電圧である場合であっても、供給電圧端子に流れる電流を数十μＡまで低減させることができる高周波回路を提供することを目的とする。
【００１８】
【課題を解決するための手段】
この目的を達成するため、本発明は、メイントランジスタと、前記メイントランジスタの動作ゲインをゲインコントロール電圧に応じて制御するバイアス回路と、前記バイアス回路を介して前記メイントランジスタをオン／オフ切り替えするバンド切り替え用回路と、を備える高周波回路であって、前記バンド切り替え用回路は、相互に直列に接続された第１及び第２トランジスタを備え、前記第１トランジスタは、そのオン／オフ制御端子に入力されるバンド切り替え用電圧に応じてオン／オフ制御される一方で、前記第２トランジスタは、そのオン／オフ制御端子に入力される前記ゲインコントロール電圧に応じてオン／オフ制御され、前記第１及び第２トランジスタが共にオンとなって前記第１及び第２トランジスタに電流が流れることに起因して、前記バイアス回路を介して前記メイントランジスタがオフに切り替えられる一方で、前記第１トランジスタがオフとなって前記第１及び第２トランジスタに電流が流れなくなることに起因して、前記バイアス回路を介して前記メイントランジスタがオンに切り替えられ、前記第２トランジスタのオン／オフ制御端子に前記ゲインコントロール電圧を入力したことにより、前記ゲインコントロール電圧が小さい場合には前記第１及び第２トランジスタに流れる電流を抑制する構成としたことを特徴とする高周波回路を提供する。
【００１９】
本発明の高周波回路においては、前記第１トランジスタには、電源より第１抵抗を介して前記第１トランジスタに印加される電圧に基づく電流が流れ、前記第１及び第２トランジスタが共にオンの場合には前記第１トランジスタと前記第１抵抗との接続点の電圧が低下し、この低下した電圧に起因して前記メイントランジスタがオフに切り替えられる一方で、前記第１トランジスタがオフの場合には前記接続点の電圧が上昇し、この上昇した電圧に起因して前記メイントランジスタがオンに切り替えられることが好ましい。
【００２０】
本発明の高周波回路においては、前記バイアス回路は、第３トランジスタを備え、前記第３トランジスタのオン／オフ制御端子には、前記第１トランジスタと前記第１抵抗との接続点が接続され、前記接続点の電圧の低下により前記第３トランジスタがオフとなることに起因して、前記メイントランジスタがオフに切り替えられる一方で、前記接続点の電圧の上昇により前記第３トランジスタがオンとなることに起因して、前記メイントランジスタがオンに切り替えられることが好ましい。
【００２１】
本発明の高周波回路においては、前記バイアス回路は、第４乃至第７トランジスタを更に備え、前記第４及び第５トランジスタは相互に直列に接続され、前記第６及び第７トランジスタは相互に直列に接続され、前記第４及び第６トランジスタは互いのオン／オフ制御端子が接続されて対を成し、前記第５及び第７トランジスタは互いのオン／オフ制御端子が接続されて対を成し、前記第３トランジスタに電流が流れると、前記第４及び第６トランジスタのオン／オフ制御端子に電圧が印加されて該第４及び第６トランジスタがオンとなり、前記第６トランジスタに電流が流れると、前記メイントランジスタ、前記第５及び第７トランジスタのオン／オフ制御端子に電圧が印加されてこれらメイントランジスタ、第５及び第７トランジスタがオンとなり、前記第３及び第４トランジスタには、前記ゲインコントロール電圧が印加され、該ゲインコントロール電圧に基づく電流が流れ、前記メイントランジスタ及び前記第６トランジスタには、電源電圧が印加され、該電源電圧に基づく電流が流れることが好ましい。
【００２２】
本発明の高周波回路においては、前記バンド切り替え用回路は、第２乃至第４抵抗を更に備え、前記バンド切り替え用電圧は、相互に直列に接続された前記第２及び第３抵抗を介して前記第１トランジスタのオン／オフ制御端子に入力され、前記第４抵抗の一方の端子は前記第３抵抗と前記第１トランジスタのオン／オフ制御端子との接続点に、他方の端子はグランドに、それぞれ接続されていることが好ましい。
【００２３】
本発明の高周波回路においては、前記ゲインコントロール電圧は、第５抵抗を介して前記第２トランジスタのオン／オフ制御端子に入力されることが好ましい。
【００２４】
【発明の実施の形態】
図１は、本発明の一実施形態に係る高周波回路１０の回路図である。
【００２５】
本実施形態に係る高周波回路１０は、バンド切り替え用回路１１と、バイアス回路１２と、メイントランジスタ１３と、からなる。
【００２６】
バンド切り替え用回路１１は、第１トランジスタＴｒ１と、第２トランジスタＴｒ２と、第１乃至第５抵抗器Ｒ１−Ｒ５と、からなっている。
【００２７】
第１トランジスタＴｒ１のベースは、第３抵抗器Ｒ３及び第２抵抗器Ｒ２を介して、バンドスイッチング電圧が供給されるバンドスイッチング電圧供給端子Ｖｓｗに接続されており、エミッタは第２トランジスタＴｒ２のコレクタに接続されており、コレクタは第１抵抗器Ｒ１を介して、供給電圧が供給される供給電圧端子Ｖｃｃに接続されている。
【００２８】
第２トランジスタＴｒ２のコレクタは第１トランジスタＴｒ１のエミッタに接続され、ベースは第５抵抗器Ｒ５を介して、ゲインコントロール電圧が供給されるゲインコントロール電圧端子Ｖａｇｃに接続されている。
【００２９】
第４抵抗器Ｒ４は、一端において、第１トランジスタＴｒ１のベースと第３抵抗器Ｒ３との接続ノードに接続され、他端において、接地されている。
【００３０】
バイアス回路１２は、第３トランジスタＴｒ３と、第４トランジスタＴｒ４と、第５トランジスタＴｒ５と、第６トランジスタＴｒ６と、第７トランジスタＴｒ７と、からなっている。
【００３１】
第３トランジスタＴｒ３のコレクタはゲインコントロール電圧端子Ｖａｇｃに接続されており、ベースは第１トランジスタＴｒ１のコレクタと第１抵抗器Ｒ１との接続ノードに接続されている。
【００３２】
第４トランジスタＴｒ４と第５トランジスタＴｒ５とは相互に直列に接続され、また、第４トランジスタＴｒ４と第６トランジスタＴｒ６とはトランジスタ対を形成し、第５トランジスタＴｒ５と第７トランジスタＴｒ７とはトランジスタ対を形成している。
【００３３】
すなわち、第４トランジスタＴｒ４のコレクタは第３トランジスタＴｒ３のコレクタに接続され、エミッタは隣接する第５トランジスタＴｒ５のコレクタに接続され、ベースは対向する第６トランジスタＴｒ６のベースに接続されている。また、第５トランジスタＴｒ５のベースは対向する第７トランジスタＴｒ７のベースに接続されている。
【００３４】
さらに、第６トランジスタＴｒ６のコレクタは供給電圧端子Ｖｃｃに接続され、エミッタは隣接する第７トランジスタＴｒ７のコレクタに接続され、ベースは隣接する第４トランジスタＴｒ４のベースに接続されている。また、第７トランジスタＴｒ７のベースは対向する第５トランジスタＴｒ５のベースに接続されている。
【００３５】
メイントランジスタ１３のコレクタは供給電圧が供給される供給電圧端子Ｖｃｃに接続され、ベースは、高周波信号が入力される入力端子Ｖｉｎと、第６トランジスタＴｒ６のエミッタと第７トランジスタＴｒ７のコレクタとの接続ノードと、第７トランジスタＴｒ７のベースと第５トランジスタＴｒ５のベースとの接続ノードとに接続されている。
【００３６】
なお、上述の第１トランジスタＴｒ１乃至第７トランジスタＴｒ７は何れも電界効果トランジスタ（ＦＥＴ）である。
【００３７】
本実施形態に係る高周波回路１０においては、入力端子Ｖｉｎを介して入力される高周波信号は２組のトランジスタ対Ｔｒ４、Ｔｒ６及びＴｒ５、Ｔｒ７により増幅されたうえで、供給電圧端子Ｖｃｃに出力される。この２組のトランジスタ対Ｔｒ４、Ｔｒ６及びＴｒ５、Ｔｒ７は、ゲインコントロール電圧によりオフモードに調整されたときに、全体の回路電流を上昇させることなく、バンドの切り換えを実現する。
【００３８】
本高周波回路１０は、バンド切り替え電圧とゲインコントロール電圧とにより、以下のようなロジックで制御される。
【００３９】
【表１】
【００４０】
以下、本実施形態に係る高周波回路１０の動作を説明する。
【００４１】
例えば、ゲインコントロール電圧としてゲインコントロール電圧端子Ｖａｇｃを介して２．０Ｖの電圧を印可し、また、２組のトランジスタ対Ｔｒ４、Ｔｒ６及びＴｒ５、Ｔｒ７の双方に供給電圧端子Ｖｃｃを介して３．５Ｖの電圧を印加するものとすると、リファレンスブランチに流れる電流によって、２組のトランジスタ対Ｔｒ４、Ｔｒ６及びＴｒ５、Ｔｒ７に流れる電流が決定される。
【００４２】
このように、トランジスタ対が２組あり、デュアルバンドを構成する場合には、それぞれのバンドを切り替える、すなわち、トランジスタ対の各トランジスタをオン／オフ切り替えることが必要になってくる。このバンドの切り換えを行うのが、第１抵抗器Ｒ１乃至第５抵抗器Ｒ５、第１トランジスタＴｒ１及び第２トランジスタＴｒ２から構成されているバンド切り替え回路１１である。
【００４３】
例えば、バンドスイッチング電圧端子Ｖｓｗに入力されるバンドスイッチング電圧がロー（ＬＯＷ：例えば、１Ｖ）のとき、第１トランジスタＴｒ１はオフとなり、第１トランジスタＴｒ１のコレクタと第１抵抗器Ｒ１との接続ノードにおける電圧Ｖ１がハイ（ＨＩＧＨ）となり、第３トランジスタＴｒ３が開く。これにより、バンドＡ側のトランジスタ対がオンとなる。
【００４４】
また、ゲインコントロール電圧が、例えば、０．１Ｖになるようなオフ状態のとき、第１トランジスタＴｒ１はオフになるため、リファレンス電流Ｉ１は第１トランジスタＴｒ１を流れることはなく、従って、供給電圧端子Ｖｃｃにも電流は流れない。
【００４５】
次に、バンドスイッチング電圧端子Ｖｓｗに入力されるバンドスイッチング電圧がハイ（ＨＩＧＨ：例えば、３．０Ｖ）のとき、第１トランジスタＴｒ１はオンとなり、第１トランジスタＴｒ１のコレクタと第１抵抗器Ｒ１との接続ノードにおける電圧Ｖ１がロー（ＬＯＷ）となり、第３トランジスタＴｒ３が閉じる。これにより、バンドＡ側のトランジスタ対がオフとなる。
【００４６】
この場合、ハイ（ＨＩＧＨ）となっているバンドスイッチング電圧がバンドＢ側の第３トランジスタＴｒ３に相当するトランジスタに供給されるため、バンドＢ側のトランジスタ対がオンとなる。
【００４７】
また、ゲインコントロール電圧が、例えば、０．１Ｖになるようなオフ状態のとき、第１トランジスタＴｒ１はオンになっている。この場合、第１トランジスタＴｒ１及び第２トランジスタＴｒ２として、しきい値が、例えば、０．１Ｖ、望ましくは、０．２Ｖのような完全エンハンスメントモードＦＥＴを用い、ゲインコントロール端子Ｖａｇｃと第２トランジスタＴｒ２のゲートとを接続し、第２トランジスタＴｒ２をゲインコントロール電圧に連動して閉じることによって、供給電圧端子Ｖｃｃに流れる電流をほとんどゼロにすることができる。
【００４８】
以上のように、本実施形態に係る高周波回路１０によれば、カスケード接続された第１トランジスタＴｒ１及び第２トランジスタＴｒ２を備えるバンド切り替え回路における下流側のトランジスタである第２トランジスタＴｒ２のゲートをゲインコントロール電圧端子Ｖａｇｃに接続し、かつ、第１トランジスタＴｒ１及び第２トランジスタＴｒ２として完全エンハンスメントモードＦＥＴを用いることにより、ゲインコントロール電圧がオフモードのときにバイアス回路１２に起因する回路電流の上昇を防止しつつ、バンドの切り換えを実行することができる。
【００４９】
【発明の効果】
以上のように、本発明に係る高周波回路によれば、ゲインコントロール電圧が、例えば、０．１Ｖ程度の低電圧である場合であっても、供給電圧端子に流れる電流を数十μＡまで低減させることが可能になる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る高周波回路の回路図である。
【図２】従来の高周波回路の回路図である。
【符号の説明】
１０ 本発明の一実施形態に係る高周波回路
１１ バンド切り替え回路
１２ バイアス回路
１３ メイントランジスタ
Ｔｒ１ 第１トランジスタ
Ｔｒ２ 第２トランジスタ
Ｔｒ３ 第３トランジスタ
Ｔｒ４ 第４トランジスタ
Ｔｒ５ 第５トランジスタ
Ｔｒ６ 第６トランジスタ
Ｔｒ７ 第７トランジスタ
Ｒ１ 第１抵抗器
Ｒ２ 第２抵抗器
Ｒ３ 第３抵抗器
Ｒ４ 第４抵抗器
Ｒ５ 第５抵抗器
【発明の属する技術分野】
高周波信号を扱う複数の回路ブロックにおけるバンド切り替え機能を有する高周波回路に関する。
【０００２】
【従来の技術】
図２は、従来のデュアルバンドパワーアンプモジュールを実現するパワーアンプにおける一方のバンドを駆動する高周波回路４０の回路図である。
【０００３】
この高周波回路４０は、メイントランジスタ５０と、メイントランジスタ５０のベースに電流を供給するバイアス回路５１と、バンド切り替え用回路５２と、ゲインコントロール回路５３と、からなる。
【０００４】
メイントランジスタ５０のコレクタは供給電圧が供給される供給電圧端子Ｖｃｃに接続され、ベースは高周波信号が入力される入力端子Ｖｉｎに接続されている。
【０００５】
バイアス回路５１は、第１トランジスタ５４と、第２トランジスタ５５と、第１抵抗器５６と、からなっている。
【０００６】
第１トランジスタ５４のコレクタは供給電圧端子Ｖｃｃに接続され、エミッタはメイントランジスタ５０のベース及び第２トランジスタ５５のベースに接続されている。また、第２トランジスタ５５のコレクタは第１抵抗器５６を介して供給電圧端子Ｖｃｃに接続され、ベースはメイントランジスタ５０のベースに接続されている。
【０００７】
バンド切り替え用回路５２は、第３トランジスタ５７と、第４トランジスタ５８と、第５トランジスタ５９と、第２抵抗器６０と、第３抵抗器６１と、第４抵抗器６２と、からなる。
【０００８】
第３トランジスタ５７のベースは、第２抵抗器６０を介して、バンドスイッチング電圧が供給されるバンドスイッチング電圧供給端子Ｖｓｗに接続されており、コレクタは、第３抵抗器６１を介して供給電圧端子Ｖｃｃに接続されている。
【０００９】
第４トランジスタ５８のベースは第３トランジスタ５７のコレクタと第３抵抗器６１との接続ノードＤに接続されており、コレクタは第４抵抗器６２を介して供給電圧端子Ｖｃｃに接続されている。
【００１０】
第５トランジスタ５９のベースは第４トランジスタ５８のコレクタと第４抵抗器６２との接続ノードに接続されており、コレクタは第２トランジスタ５５のコレクタと第１抵抗器５６との接続ノードに接続されている。
【００１１】
ゲインコントロール回路５３は、ゲインコントロール電圧が供給されるゲインコントロール電圧端子Ｖａｇｃに接続されているとともに、第２トランジスタ５５のコレクタと第１抵抗器５６との接続ノードと、第５トランジスタ５９のコレクタとの接続ノードＣに接続されている。
【００１２】
図２に示した高周波回路４０においては、メイントランジスタ５０のゲインコントロールはゲインコントロール回路５３により行われ、バンドの切り替えは、バンドスイッチング電圧供給端子Ｖｓｗに供給されるバンドスイッチング電圧をハイまたはローに変化させることにより行われる。すなわち、バイアス回路５１に流れるリファレンス電流Ｉ１が電流Ｉ２として第５トランジスタ５９を流れると、オフとなり、電流Ｉ２のパスを遮断すると、オンになる。このように、リファレンス電流Ｉ１が流れるパスを制御することにより、バンドの切り替えが行われる。
【００１３】
【発明が解決しようとする課題】
図２に示した高周波回路４０は、例えば、同一のまたは異なる複数の高周波信号を入力し、各高周波信号の増幅または周波数変換その他の処理を行う高周波回路に用いられる。さらに、このような高周波回路は、近年では、携帯電話機に代表される移動体通信機に用いられる。
【００１４】
一般に、内蔵電池（バッテリー）で駆動される携帯電話機としては、小型化、特に、低消費電力化を図ることは重要な課題である。
【００１５】
このため、図２に示した高周波回路４０においても、例えば、ゲインコントロール電圧を０．１Ｖまで低くしたときに、供給電圧端子Ｖｃｃに流れる電流を数十μＡ、具体的には、約１０μＡから約３０μＡの範囲に抑えることが要求されることがある。この供給電圧端子Ｖｃｃに流れる電流は、携帯電話機におけるバッテリーの駆動時間をパラメータとする値であるので、より低いことが望ましい。
【００１６】
しかしながら、図２に示した従来の高周波回路４０におけるバンドの切り替え時には、リファレンス電流Ｉ１の向きを変えているにすぎないので、ゲインコントロール電圧を０．１Ｖとした場合の供給電圧端子Ｖｃｃに流れる電流を低減させることは不可能であった。
【００１７】
本発明はこのような従来の高周波回路における問題点に鑑みてなされたものであり、ゲインコントロール電圧が、例えば、０．１Ｖ程度の低電圧である場合であっても、供給電圧端子に流れる電流を数十μＡまで低減させることができる高周波回路を提供することを目的とする。
【００１８】
【課題を解決するための手段】
この目的を達成するため、本発明は、メイントランジスタと、前記メイントランジスタの動作ゲインをゲインコントロール電圧に応じて制御するバイアス回路と、前記バイアス回路を介して前記メイントランジスタをオン／オフ切り替えするバンド切り替え用回路と、を備える高周波回路であって、前記バンド切り替え用回路は、相互に直列に接続された第１及び第２トランジスタを備え、前記第１トランジスタは、そのオン／オフ制御端子に入力されるバンド切り替え用電圧に応じてオン／オフ制御される一方で、前記第２トランジスタは、そのオン／オフ制御端子に入力される前記ゲインコントロール電圧に応じてオン／オフ制御され、前記第１及び第２トランジスタが共にオンとなって前記第１及び第２トランジスタに電流が流れることに起因して、前記バイアス回路を介して前記メイントランジスタがオフに切り替えられる一方で、前記第１トランジスタがオフとなって前記第１及び第２トランジスタに電流が流れなくなることに起因して、前記バイアス回路を介して前記メイントランジスタがオンに切り替えられ、前記第２トランジスタのオン／オフ制御端子に前記ゲインコントロール電圧を入力したことにより、前記ゲインコントロール電圧が小さい場合には前記第１及び第２トランジスタに流れる電流を抑制する構成としたことを特徴とする高周波回路を提供する。
【００１９】
本発明の高周波回路においては、前記第１トランジスタには、電源より第１抵抗を介して前記第１トランジスタに印加される電圧に基づく電流が流れ、前記第１及び第２トランジスタが共にオンの場合には前記第１トランジスタと前記第１抵抗との接続点の電圧が低下し、この低下した電圧に起因して前記メイントランジスタがオフに切り替えられる一方で、前記第１トランジスタがオフの場合には前記接続点の電圧が上昇し、この上昇した電圧に起因して前記メイントランジスタがオンに切り替えられることが好ましい。
【００２０】
本発明の高周波回路においては、前記バイアス回路は、第３トランジスタを備え、前記第３トランジスタのオン／オフ制御端子には、前記第１トランジスタと前記第１抵抗との接続点が接続され、前記接続点の電圧の低下により前記第３トランジスタがオフとなることに起因して、前記メイントランジスタがオフに切り替えられる一方で、前記接続点の電圧の上昇により前記第３トランジスタがオンとなることに起因して、前記メイントランジスタがオンに切り替えられることが好ましい。
【００２１】
本発明の高周波回路においては、前記バイアス回路は、第４乃至第７トランジスタを更に備え、前記第４及び第５トランジスタは相互に直列に接続され、前記第６及び第７トランジスタは相互に直列に接続され、前記第４及び第６トランジスタは互いのオン／オフ制御端子が接続されて対を成し、前記第５及び第７トランジスタは互いのオン／オフ制御端子が接続されて対を成し、前記第３トランジスタに電流が流れると、前記第４及び第６トランジスタのオン／オフ制御端子に電圧が印加されて該第４及び第６トランジスタがオンとなり、前記第６トランジスタに電流が流れると、前記メイントランジスタ、前記第５及び第７トランジスタのオン／オフ制御端子に電圧が印加されてこれらメイントランジスタ、第５及び第７トランジスタがオンとなり、前記第３及び第４トランジスタには、前記ゲインコントロール電圧が印加され、該ゲインコントロール電圧に基づく電流が流れ、前記メイントランジスタ及び前記第６トランジスタには、電源電圧が印加され、該電源電圧に基づく電流が流れることが好ましい。
【００２２】
本発明の高周波回路においては、前記バンド切り替え用回路は、第２乃至第４抵抗を更に備え、前記バンド切り替え用電圧は、相互に直列に接続された前記第２及び第３抵抗を介して前記第１トランジスタのオン／オフ制御端子に入力され、前記第４抵抗の一方の端子は前記第３抵抗と前記第１トランジスタのオン／オフ制御端子との接続点に、他方の端子はグランドに、それぞれ接続されていることが好ましい。
【００２３】
本発明の高周波回路においては、前記ゲインコントロール電圧は、第５抵抗を介して前記第２トランジスタのオン／オフ制御端子に入力されることが好ましい。
【００２４】
【発明の実施の形態】
図１は、本発明の一実施形態に係る高周波回路１０の回路図である。
【００２５】
本実施形態に係る高周波回路１０は、バンド切り替え用回路１１と、バイアス回路１２と、メイントランジスタ１３と、からなる。
【００２６】
バンド切り替え用回路１１は、第１トランジスタＴｒ１と、第２トランジスタＴｒ２と、第１乃至第５抵抗器Ｒ１−Ｒ５と、からなっている。
【００２７】
第１トランジスタＴｒ１のベースは、第３抵抗器Ｒ３及び第２抵抗器Ｒ２を介して、バンドスイッチング電圧が供給されるバンドスイッチング電圧供給端子Ｖｓｗに接続されており、エミッタは第２トランジスタＴｒ２のコレクタに接続されており、コレクタは第１抵抗器Ｒ１を介して、供給電圧が供給される供給電圧端子Ｖｃｃに接続されている。
【００２８】
第２トランジスタＴｒ２のコレクタは第１トランジスタＴｒ１のエミッタに接続され、ベースは第５抵抗器Ｒ５を介して、ゲインコントロール電圧が供給されるゲインコントロール電圧端子Ｖａｇｃに接続されている。
【００２９】
第４抵抗器Ｒ４は、一端において、第１トランジスタＴｒ１のベースと第３抵抗器Ｒ３との接続ノードに接続され、他端において、接地されている。
【００３０】
バイアス回路１２は、第３トランジスタＴｒ３と、第４トランジスタＴｒ４と、第５トランジスタＴｒ５と、第６トランジスタＴｒ６と、第７トランジスタＴｒ７と、からなっている。
【００３１】
第３トランジスタＴｒ３のコレクタはゲインコントロール電圧端子Ｖａｇｃに接続されており、ベースは第１トランジスタＴｒ１のコレクタと第１抵抗器Ｒ１との接続ノードに接続されている。
【００３２】
第４トランジスタＴｒ４と第５トランジスタＴｒ５とは相互に直列に接続され、また、第４トランジスタＴｒ４と第６トランジスタＴｒ６とはトランジスタ対を形成し、第５トランジスタＴｒ５と第７トランジスタＴｒ７とはトランジスタ対を形成している。
【００３３】
すなわち、第４トランジスタＴｒ４のコレクタは第３トランジスタＴｒ３のコレクタに接続され、エミッタは隣接する第５トランジスタＴｒ５のコレクタに接続され、ベースは対向する第６トランジスタＴｒ６のベースに接続されている。また、第５トランジスタＴｒ５のベースは対向する第７トランジスタＴｒ７のベースに接続されている。
【００３４】
さらに、第６トランジスタＴｒ６のコレクタは供給電圧端子Ｖｃｃに接続され、エミッタは隣接する第７トランジスタＴｒ７のコレクタに接続され、ベースは隣接する第４トランジスタＴｒ４のベースに接続されている。また、第７トランジスタＴｒ７のベースは対向する第５トランジスタＴｒ５のベースに接続されている。
【００３５】
メイントランジスタ１３のコレクタは供給電圧が供給される供給電圧端子Ｖｃｃに接続され、ベースは、高周波信号が入力される入力端子Ｖｉｎと、第６トランジスタＴｒ６のエミッタと第７トランジスタＴｒ７のコレクタとの接続ノードと、第７トランジスタＴｒ７のベースと第５トランジスタＴｒ５のベースとの接続ノードとに接続されている。
【００３６】
なお、上述の第１トランジスタＴｒ１乃至第７トランジスタＴｒ７は何れも電界効果トランジスタ（ＦＥＴ）である。
【００３７】
本実施形態に係る高周波回路１０においては、入力端子Ｖｉｎを介して入力される高周波信号は２組のトランジスタ対Ｔｒ４、Ｔｒ６及びＴｒ５、Ｔｒ７により増幅されたうえで、供給電圧端子Ｖｃｃに出力される。この２組のトランジスタ対Ｔｒ４、Ｔｒ６及びＴｒ５、Ｔｒ７は、ゲインコントロール電圧によりオフモードに調整されたときに、全体の回路電流を上昇させることなく、バンドの切り換えを実現する。
【００３８】
本高周波回路１０は、バンド切り替え電圧とゲインコントロール電圧とにより、以下のようなロジックで制御される。
【００３９】
【表１】
以下、本実施形態に係る高周波回路１０の動作を説明する。
【００４１】
例えば、ゲインコントロール電圧としてゲインコントロール電圧端子Ｖａｇｃを介して２．０Ｖの電圧を印可し、また、２組のトランジスタ対Ｔｒ４、Ｔｒ６及びＴｒ５、Ｔｒ７の双方に供給電圧端子Ｖｃｃを介して３．５Ｖの電圧を印加するものとすると、リファレンスブランチに流れる電流によって、２組のトランジスタ対Ｔｒ４、Ｔｒ６及びＴｒ５、Ｔｒ７に流れる電流が決定される。
【００４２】
このように、トランジスタ対が２組あり、デュアルバンドを構成する場合には、それぞれのバンドを切り替える、すなわち、トランジスタ対の各トランジスタをオン／オフ切り替えることが必要になってくる。このバンドの切り換えを行うのが、第１抵抗器Ｒ１乃至第５抵抗器Ｒ５、第１トランジスタＴｒ１及び第２トランジスタＴｒ２から構成されているバンド切り替え回路１１である。
【００４３】
例えば、バンドスイッチング電圧端子Ｖｓｗに入力されるバンドスイッチング電圧がロー（ＬＯＷ：例えば、１Ｖ）のとき、第１トランジスタＴｒ１はオフとなり、第１トランジスタＴｒ１のコレクタと第１抵抗器Ｒ１との接続ノードにおける電圧Ｖ１がハイ（ＨＩＧＨ）となり、第３トランジスタＴｒ３が開く。これにより、バンドＡ側のトランジスタ対がオンとなる。
【００４４】
また、ゲインコントロール電圧が、例えば、０．１Ｖになるようなオフ状態のとき、第１トランジスタＴｒ１はオフになるため、リファレンス電流Ｉ１は第１トランジスタＴｒ１を流れることはなく、従って、供給電圧端子Ｖｃｃにも電流は流れない。
【００４５】
次に、バンドスイッチング電圧端子Ｖｓｗに入力されるバンドスイッチング電圧がハイ（ＨＩＧＨ：例えば、３．０Ｖ）のとき、第１トランジスタＴｒ１はオンとなり、第１トランジスタＴｒ１のコレクタと第１抵抗器Ｒ１との接続ノードにおける電圧Ｖ１がロー（ＬＯＷ）となり、第３トランジスタＴｒ３が閉じる。これにより、バンドＡ側のトランジスタ対がオフとなる。
【００４６】
この場合、ハイ（ＨＩＧＨ）となっているバンドスイッチング電圧がバンドＢ側の第３トランジスタＴｒ３に相当するトランジスタに供給されるため、バンドＢ側のトランジスタ対がオンとなる。
【００４７】
また、ゲインコントロール電圧が、例えば、０．１Ｖになるようなオフ状態のとき、第１トランジスタＴｒ１はオンになっている。この場合、第１トランジスタＴｒ１及び第２トランジスタＴｒ２として、しきい値が、例えば、０．１Ｖ、望ましくは、０．２Ｖのような完全エンハンスメントモードＦＥＴを用い、ゲインコントロール端子Ｖａｇｃと第２トランジスタＴｒ２のゲートとを接続し、第２トランジスタＴｒ２をゲインコントロール電圧に連動して閉じることによって、供給電圧端子Ｖｃｃに流れる電流をほとんどゼロにすることができる。
【００４８】
以上のように、本実施形態に係る高周波回路１０によれば、カスケード接続された第１トランジスタＴｒ１及び第２トランジスタＴｒ２を備えるバンド切り替え回路における下流側のトランジスタである第２トランジスタＴｒ２のゲートをゲインコントロール電圧端子Ｖａｇｃに接続し、かつ、第１トランジスタＴｒ１及び第２トランジスタＴｒ２として完全エンハンスメントモードＦＥＴを用いることにより、ゲインコントロール電圧がオフモードのときにバイアス回路１２に起因する回路電流の上昇を防止しつつ、バンドの切り換えを実行することができる。
【００４９】
【発明の効果】
以上のように、本発明に係る高周波回路によれば、ゲインコントロール電圧が、例えば、０．１Ｖ程度の低電圧である場合であっても、供給電圧端子に流れる電流を数十μＡまで低減させることが可能になる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る高周波回路の回路図である。
【図２】従来の高周波回路の回路図である。
【符号の説明】
１０ 本発明の一実施形態に係る高周波回路
１１ バンド切り替え回路
１２ バイアス回路
１３ メイントランジスタ
Ｔｒ１ 第１トランジスタ
Ｔｒ２ 第２トランジスタ
Ｔｒ３ 第３トランジスタ
Ｔｒ４ 第４トランジスタ
Ｔｒ５ 第５トランジスタ
Ｔｒ６ 第６トランジスタ
Ｔｒ７ 第７トランジスタ
Ｒ１ 第１抵抗器
Ｒ２ 第２抵抗器
Ｒ３ 第３抵抗器
Ｒ４ 第４抵抗器
Ｒ５ 第５抵抗器
Claims (6)
- メイントランジスタと、前記メイントランジスタの動作ゲインをゲインコントロール電圧に応じて制御するバイアス回路と、前記バイアス回路を介して前記メイントランジスタをオン／オフ切り替えするバンド切り替え用回路と、を備える高周波回路であって、
前記バンド切り替え用回路は、相互に直列に接続された第１及び第２トランジスタを備え、
前記第１トランジスタは、そのオン／オフ制御端子に入力されるバンド切り替え用電圧に応じてオン／オフ制御される一方で、前記第２トランジスタは、そのオン／オフ制御端子に入力される前記ゲインコントロール電圧に応じてオン／オフ制御され、
前記第１及び第２トランジスタが共にオンとなって前記第１及び第２トランジスタに電流が流れることに起因して、前記バイアス回路を介して前記メイントランジスタがオフに切り替えられる一方で、
前記第１トランジスタがオフとなって前記第１及び第２トランジスタに電流が流れなくなることに起因して、前記バイアス回路を介して前記メイントランジスタがオンに切り替えられ、
前記第２トランジスタのオン／オフ制御端子に前記ゲインコントロール電圧を入力したことにより、前記ゲインコントロール電圧が小さい場合には前記第１及び第２トランジスタに流れる電流を抑制する構成としたことを特徴とする高周波回路。 - 前記第１トランジスタには、電源より第１抵抗を介して前記第１トランジスタに印加される電圧に基づく電流が流れ、
前記第１及び第２トランジスタが共にオンの場合には前記第１トランジスタと前記第１抵抗との接続点の電圧が低下し、この低下した電圧に起因して前記メイントランジスタがオフに切り替えられる一方で、
前記第１トランジスタがオフの場合には前記接続点の電圧が上昇し、この上昇した電圧に起因して前記メイントランジスタがオンに切り替えられることを特徴とする請求項１に記載の高周波回路。 - 前記バイアス回路は、第３トランジスタを備え、
前記第３トランジスタのオン／オフ制御端子には、前記第１トランジスタと前記第１抵抗との接続点が接続され、
前記接続点の電圧の低下により前記第３トランジスタがオフとなることに起因して、前記メイントランジスタがオフに切り替えられる一方で、
前記接続点の電圧の上昇により前記第３トランジスタがオンとなることに起因して、前記メイントランジスタがオンに切り替えられることを特徴とする請求項２に記載の高周波回路。 - 前記バイアス回路は、第４乃至第７トランジスタを更に備え、
前記第４及び第５トランジスタは相互に直列に接続され、前記第６及び第７トランジスタは相互に直列に接続され、前記第４及び第６トランジスタは互いのオン／オフ制御端子が接続されて対を成し、前記第５及び第７トランジスタは互いのオン／オフ制御端子が接続されて対を成し、
前記第３トランジスタに電流が流れると、前記第４及び第６トランジスタのオン／オフ制御端子に電圧が印加されて該第４及び第６トランジスタがオンとなり、
前記第６トランジスタに電流が流れると、前記メイントランジスタ、前記第５及び第７トランジスタのオン／オフ制御端子に電圧が印加されてこれらメイントランジスタ、第５及び第７トランジスタがオンとなり、
前記第３及び第４トランジスタには、前記ゲインコントロール電圧が印加され、該ゲインコントロール電圧に基づく電流が流れ、
前記メイントランジスタ及び前記第６トランジスタには、電源電圧が印加され、該電源電圧に基づく電流が流れることを特徴とする請求項３に記載の高周波回路。 - 前記バンド切り替え用回路は、第２乃至第４抵抗を更に備え、
前記バンド切り替え用電圧は、相互に直列に接続された前記第２及び第３抵抗を介して前記第１トランジスタのオン／オフ制御端子に入力され、
前記第４抵抗の一方の端子は前記第３抵抗と前記第１トランジスタのオン／オフ制御端子との接続点に、他方の端子はグランドに、それぞれ接続されていることを特徴とする請求項１乃至４の何れか一項に記載の高周波回路。 - 前記ゲインコントロール電圧は、第５抵抗を介して前記第２トランジスタのオン／オフ制御端子に入力されることを特徴とする請求項１乃至５の何れか一項に記載の高周波回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001386201A JP3708869B2 (ja) | 2001-12-19 | 2001-12-19 | 高周波回路 |
| DE60207189T DE60207189T2 (de) | 2001-12-19 | 2002-12-18 | Hochfrequenzschaltung |
| EP02028137A EP1341301B1 (en) | 2001-12-19 | 2002-12-18 | High-frequency circuit |
| US10/324,404 US6809592B2 (en) | 2001-12-19 | 2002-12-19 | High-frequency circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001386201A JP3708869B2 (ja) | 2001-12-19 | 2001-12-19 | 高周波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003188752A JP2003188752A (ja) | 2003-07-04 |
| JP3708869B2 true JP3708869B2 (ja) | 2005-10-19 |
Family
ID=19187916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001386201A Expired - Fee Related JP3708869B2 (ja) | 2001-12-19 | 2001-12-19 | 高周波回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6809592B2 (ja) |
| EP (1) | EP1341301B1 (ja) |
| JP (1) | JP3708869B2 (ja) |
| DE (1) | DE60207189T2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050225396A1 (en) * | 2004-04-08 | 2005-10-13 | M/A-Com, Eurotec B.V. | Bias circuit for power amplifier operated as a digital to analog converter |
| US10903797B2 (en) * | 2019-02-20 | 2021-01-26 | Rafael Microelectronics, Inc. | Bias circuit based on BiFET technology for supplying a bias current to an RF power amplifier |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5345192A (en) * | 1993-01-29 | 1994-09-06 | Sgs-Thomson Microelectronics, Inc. | Voltage controlled integrated circuit for biasing an RF device |
| US5670912A (en) * | 1996-01-31 | 1997-09-23 | Motorola, Inc. | Variable supply biasing method and apparatus for an amplifier |
| US5774017A (en) * | 1996-06-03 | 1998-06-30 | Anadigics, Inc. | Multiple-band amplifier |
| JP3890707B2 (ja) | 1997-03-10 | 2007-03-07 | ソニー株式会社 | 高周波回路 |
| US6518840B1 (en) * | 2000-02-02 | 2003-02-11 | Sige Semiconductor Inc. | Circuit for linearizing the power control profile of a BiCMOS power amplifier |
| US6496073B2 (en) * | 2001-03-26 | 2002-12-17 | Skyworks Solutions, Inc. | Digitally controlled bias circuit for amplifiers |
-
2001
- 2001-12-19 JP JP2001386201A patent/JP3708869B2/ja not_active Expired - Fee Related
-
2002
- 2002-12-18 DE DE60207189T patent/DE60207189T2/de not_active Expired - Lifetime
- 2002-12-18 EP EP02028137A patent/EP1341301B1/en not_active Expired - Fee Related
- 2002-12-19 US US10/324,404 patent/US6809592B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20030112074A1 (en) | 2003-06-19 |
| JP2003188752A (ja) | 2003-07-04 |
| EP1341301A1 (en) | 2003-09-03 |
| DE60207189T2 (de) | 2006-08-03 |
| US6809592B2 (en) | 2004-10-26 |
| DE60207189D1 (de) | 2005-12-15 |
| EP1341301B1 (en) | 2005-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6281753B1 (en) | MOSFET single-pair differential amplifier having an adaptive biasing scheme for rail-to-rail input capability | |
| US6215355B1 (en) | Constant impedance for switchable amplifier with power control | |
| US20080007327A1 (en) | Multiple power mode amplifier with bias modulation option and without bypass switches | |
| US20060220736A1 (en) | Low noise amplifier and differential amplifier with variable gain mode | |
| JPH05259765A (ja) | 高周波高出力増幅装置 | |
| WO2007049390A1 (ja) | 差動増幅器 | |
| US8766722B2 (en) | Quiescent control circuit for providing control current for an amplifier | |
| EP1286463A2 (en) | Gain control amplifier | |
| WO2019031553A1 (ja) | カスコード増幅回路 | |
| CN117395761B (zh) | 电源和偏置可调的射频前端模组及射频芯片 | |
| JP4430246B2 (ja) | 電界効果トランジスタのためのバイアス構成 | |
| US6509798B2 (en) | Variable gain amplifier | |
| TW201406057A (zh) | 共源共柵放大器及放大電路 | |
| JP3708869B2 (ja) | 高周波回路 | |
| US8115552B2 (en) | Amplifier circuit with step gain | |
| JP4693706B2 (ja) | スタンバイ機能付き増幅器 | |
| US20030058045A1 (en) | Power control in RF amplifiers | |
| JP3341945B2 (ja) | 演算増幅器 | |
| JP2015019328A (ja) | 増幅回路 | |
| JP4030277B2 (ja) | 増幅回路 | |
| JPH0738404A (ja) | 出力切替増幅装置 | |
| JP2005323030A (ja) | スイッチ半導体集積回路 | |
| JP2005244862A (ja) | バイパススイッチなしでバイアス変調オプションを有する複数電力モード用電力増幅器 | |
| JP2006067379A (ja) | 高周波電力増幅器 | |
| US20200177134A1 (en) | Amplifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050324 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050714 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050804 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080812 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130812 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |