JP3708554B2 - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP3708554B2
JP3708554B2 JP50501197A JP50501197A JP3708554B2 JP 3708554 B2 JP3708554 B2 JP 3708554B2 JP 50501197 A JP50501197 A JP 50501197A JP 50501197 A JP50501197 A JP 50501197A JP 3708554 B2 JP3708554 B2 JP 3708554B2
Authority
JP
Japan
Prior art keywords
film
film formation
reaction chamber
mtorr
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP50501197A
Other languages
English (en)
Inventor
英人 石黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of JP3708554B2 publication Critical patent/JP3708554B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Formation Of Insulating Films (AREA)

Description

技術分野
本発明は、薄膜トランジスタ（以下、ＴＦＴという。）の製造方法に関する。
背景技術
液晶ディスプレイのアクティブ素子などとして用いられる薄膜トランジスタ（ＴＦＴ）の製造方法については、液晶ディスプレイの大面積化、低コスト化を図るという観点より、安価なガラス基板を使用可能とする低温プロセスが望まれている。かかる低温プロセスでは、高温プロセスに匹敵する大粒径ポリシリコン膜を形成できることや不純物を十分に活性化できることが必要であるとともに、熱酸化膜と同等以上の膜質を有する高品質のゲート絶縁膜を形成できることも重要である。
ゲート絶縁膜を低温で形成する技術としては、従来より、常圧ＣＶＤ、減圧ＣＶＤ、ＥＣＲ−ＣＶＤ法などの成膜方法があるが、常圧ＣＶＤ、減圧ＣＶＤ法は、生産性は高いが、ＴＦＴのゲート絶縁膜としての膜質が劣る。例えば、シリコン酸化膜中の空間電荷および界面電荷が増大し、ＴＦＴのオン電流特性の低下、オフリーク電流特性の低下、およびスレッショルド電圧のシフトなどといった問題点がある。また、ＥＣＲ−ＣＶＤ法では、膜質は比較的良好であるが、生産性が著しく低いという問題点があり、従来のいずれの成膜方法も、液晶ディスプレイのアクティブ素子等に用いるＴＦＴのゲート絶縁膜を成膜するための要件を満たしていない。
また、シリコン酸化膜を形成するための低温プロセスとしては、上記の成膜方法の他にも、プラズマ化学気相堆積方法（プラズマＣＶＤ法）がある。プラズマＣＶＤ法は、電極間に高周波を加えることにより、反応室内において原料ガスに放電を起こさせ、それによって形成されたプラズマにより、原料ガスが分解して反応を起こし、膜が形成されるという成膜方法である。かかる成膜方法は、成膜速度が高いこと、基板に加わるストレスが小さいこと、ステップカバレージが良いことなどの利点があるため、これまでにも、半導体集積回路の層間絶縁膜の形成に用いられており、また、シャープ技報（第６１号・１９９５年４月号）に記載されているように、ＴＦＴのゲート絶縁膜を形成するための成膜方法としても注目されつつある。ここに検討されているプラズマＣＶＤ法の条件は、プラズマを発生させるための電極間距離が３５ｍｍから６５ｍｍまでの範囲、反応室内の圧力が８００ｍＴｏｒｒから１２００ｍＴｏｒｒまでの範囲であり、かかる範囲を越えた条件では、ＴＦＴのゲート絶縁膜を形成するのに適していないというのが、同シャープ技報などで示唆されている内容である。かかる条件範囲内で成膜特性を評価したところ、電極間距離を小さくするほど、シリコン酸化膜中に空間電荷が生じやすくなるとともに、シリコン酸化膜に接する半導体膜表面に界面準位が生じやすくなり、この界面準位に起因する界面電荷の存在によって、ＴＦＴのオン電流特性やオフリーク特性が低下する傾向にあるからである。また、上記の条件範囲内では、反応室内の圧力を下げるほど、同様な理由から、ＴＦＴのオン電流特性やオフリーク特性が低下する傾向にあるからである。
しかしながら、プラズマＣＶＤ法は、上記の条件範囲内で各パラメータを変えて種々検討されているものの、ＴＦＴのゲート絶縁膜の形成工程に本格的に適用されるまでには至っていない。その理由は、シリコンウェーファなどといった比較的狭い基板上に、しかも層間絶縁膜としてシリコン酸化膜を堆積する場合と相違して、ＴＦＴのゲート絶縁膜を形成する場合には、成膜速度が高いこと、基板に加わるストレスが小さいこと、ステップカバレージが良いことだけでなく、この分野特有の追加の要件があるからである。すなわち、ＴＦＴのゲート絶縁膜として形成する以上、前述のシリコン酸化膜の空間電荷や界面準位に関連する電気的特性が良好であって、しかも、液晶表示パネルのアクティブマトリクスなどのように、３６０ｍｍ×４６５ｍｍといった大面積の基板全面においてシリコン酸化膜を均一にかつ高速に成膜できることが求められ、従来のように、半導体集積回路の層間絶縁膜の形成に用いられていた成膜条件をＴＦＴのゲート絶縁膜の形成にそのまま適用しただけでは、上記の要件を満たすことができないからである。
たとえば、プラズマＣＶＤ法において従来の技術に従い、空間電荷や界面準位に関連する電気的特性が良好なシリコン酸化膜を得るという観点から成膜条件を設定し、電極間距離を３５ｍｍ、反応室内の圧力を１５００ｍＴｏｒｒ、原料ガスであるＴＥＯＳガス流量を３０ＳＣＣＭ以下とした条件でシリコン酸化膜を形成すると、成膜速度が２５０オングストローム／分程度と著しく低下するだけでなく、後述する評価方法により式（１）から求めた値で膜厚のばらつきで表せば、その値が約２０％と極めて大きいという結果になる。ここで、ＴＦＴのゲート絶縁膜の形成工程に本格的に適用するには、７００オングストローム／分以上の成膜速度を確保し、かつ、膜厚のばらつきを７％以下に抑える必要がある。
かかる問題点に鑑みて、本発明の目的は、低温プロセスでありながら、電荷の挙動が良好で高品質なゲート絶縁膜を、大面積の基板上にわたって均一の膜厚に、高い成膜速度で、形成できるＴＦＴの製造方法を提供することにある。
発明の開示
上記課題を解決するために、本発明者は、プラズマＣＶＤ法においてこれまでゲート絶縁膜としての成膜条件として適さないと考えられていた条件についても繰り返し検討を行った結果、かかる条件範囲において、ＴＦＴのゲート絶縁膜に適したシリコン酸化膜を形成できることを見いだし、かかる成膜条件のもとで形成したシリコン酸化膜をＴＦＴのゲート絶縁膜として用いることを提案するものである。
本発明の薄膜トランジスタの製造方法は、基板上に、ソース領域およびドレイン領域に接続するチャネル領域と、該チャネル領域にゲート絶縁膜を介して対峙するゲート電極とを備える薄膜トランジスタを形成する薄膜トランジスタの製造方法において、外気から隔絶された反応容器の内部に、下部平板電極と上部平板電極が互いに平行に配置され、ＲＦ電源が接続された平行平板電極が設けられ、前記平行平板電極の大きさは、４１０ｍｍ×５１０ｍｍとされ、前記上部平板電極には、前記平行平板電極の間に反応ガスを導入するための配管が設けられ、前記反応容器の周辺上部には、前記上部平板電極の周辺部に沿うように形成された排気穴を有するプラズマＣＶＤ装置を用い、前記平行平板電極間に前記基板が設置され、シリコンを供給するための原料ガスとしてテトラエトキシシラン、酸素を供給する原料ガスとして酸素ガスを用い、前記テトラエトキシシランの流量を１２０ｓｃｃｍ、前記酸素ガスの流量を３０００ｓｃｃｍとし、前記平行平板電極間に印加する前記ＲＦ電源のパワーを、９００Ｗ、前記ＲＦ電源の周波数を１３．５６ＭＨｚとし、成膜時の基板温度を３００℃として（Ａ）該平行平板電極の電極間距離を５．０ｍｍから１２．７ｍｍまでの範囲、かつ、前記反応容器の内部圧力を６５０ｍＴｏｒｒに設定し、または、（Ｂ）該平行平板電極の電極間距離を１２．７ｍｍ、かつ、前記反応容器の内部圧力を５００ｍＴｏｒｒから６５０ｍＴｏｒｒまでの範囲に設定し、前記基板上に前記ゲート絶縁膜を形成することを特徴とする。
【図面の簡単な説明】
【図１】 ＴＦＴの製造方法の一例を模式的に示す工程断面図である。
【図２】 プラズマ化学気相堆積装置の反応室付近の概略平面図である。
【図３】 図２のＡ−Ａ′線における断面図である。
【図４】 本発明の参考例（検討１）において、成膜時の基板温度と成膜速度との関係を示すグラフである。
【図５】 本発明の参考例（検討１）において、成膜時の基板温度と理想的なフラットバンド電圧からのずれとの関係を示すグラフである。
【図６】 本発明の参考例（検討１）において、成膜時の基板温度と膜厚のばらつきとの関係を示すグラフである。
【図７】 本発明の参考例（検討２）において、成膜時の酸素ガスの流量と成膜速度との関係を示すグラフである。
【図８】 本発明の参考例（検討２）において、成膜時の酸素ガスの流量と理想的なフラットバンド電圧からのずれとの関係を示すグラフである。
【図９】 本発明の参考例（検討２）において、成膜時の酸素ガスの流量と膜厚のばらつきとの関係を示すグラフである。
【図１０】 本発明の参考例（検討３）において、成膜時のＴＥＯＳガスの流量と成膜速度との関係を示すグラフである。
【図１１】 本発明の参考例（検討３）において、成膜時のＴＥＯＳガスの流量と理想的なフラットバンド電圧からのずれとの関係を示すグラフである。
【図１２】 本発明の参考例（検討３）において、成膜時のＴＥＯＳガスの流量と膜厚のばらつきとの関係を示すグラフである。
【図１３】 本発明の参考例（検討４）において、成膜時のＲＦ電源のパワー（出力）の流量と成膜速度との関係を示すグラフである。
【図１４】 本発明の参考例（検討４）において、成膜時のＲＦ電源のパワー（出力）と理想的なフラットバンド電圧からのずれとの関係を示すグラフである。
【図１５】 本発明の参考例（検討４）において、成膜時のＲＦ電源のパワー（出力）と膜厚のばらつきとの関係を示すグラフである。
【図１６】 本発明の実施例（検討５）において、成膜時の反応室の圧力と成膜速度との関係を示すグラフである。
【図１７】 本発明の実施例（検討５）において、成膜時の反応室の圧力と理想的なフラットバンド電圧からのずれとの関係を示すグラフである。
【図１８】 本発明の実施例（検討５）において、成膜時の反応室の圧力と膜厚のばらつきとの関係を示すグラフである。
【図１９】 本発明の実施例（検討６）において、成膜時の電極間距離と成膜速度との関係を示すグラフである。
【図２０】 本発明の実施例（検討６）において、成膜時の電極間距離と理想的なフラットバンド電圧からのずれとの関係を示すグラフである。
【図２１】 本発明の実施例（検討６）において、成膜時の電極間距離と膜厚のばらつきとの関係を示すグラフである。
【図２２】 本発明の参考例（検討７）において、成膜時の反応室の圧力を６００ｍＴｏｒｒ、６５０ｍＴｏｒｒとしたときのＲＦ電源のパワー（出力）と成膜速度との関係を示すグラフである。
【図２３】 本発明の参考例（検討７）において、成膜時の反応室の圧力を６００ｍＴｏｒｒ、６５０ｍＴｏｒｒとしたときのＲＦ電源のパワー（出力）と理想的なフラットバンド電圧からのずれとの関係を示すグラフである。
【図２４】 本発明の参考例（検討７）において、成膜時の反応室の圧力を６００ｍＴｏｒｒ、６５０ｍＴｏｒｒとしたときのＲＦ電源のパワー（出力）と膜厚のばらつきとの関係を示すグラフである。
【図２５】 本発明の参考例（検討８）において、成膜時の基板温度を３００℃、３１３℃としたときのＲＦ電源のパワー（出力）と成膜速度との関係を示すグラフである。
【図２６】 本発明の参考例（検討８）において、成膜時の基板温度を３００℃、３１３℃としたときのＲＦ電源のパワー（出力）と理想的なフラットバンド電圧からのずれとの関係を示すグラフである。
【図２７】 本発明の参考例（検討８）において、成膜時の基板温度を３００℃、３１３℃としたときのＲＦ電源のパワー（出力）と膜厚のばらつきとの関係を示すグラフである。
【図２８】 本発明の検討範囲を説明する図で、反応室の圧力と成膜速度の関係を示すグラフである。
【図２９】 ＴＦＴのオン電流とゲート絶縁膜の関係を示したグラフである。
【図３０】 ＴＦＴのオフ電流とゲート絶縁膜の関係を示したグラフである。
【図３１】 ＴＦＴを用いた液晶表示装置の一画素の等価回路を示した図である。
【図３２】 本発明の参考例（検討９）において、成膜後のアニール温度とフラットバンド電圧のずれの関係を示すグラフである。
【図３３】 本発明の参考例（検討１０）における、アクティブマトリクス基板の等価回路図である。
発明を実施するための最良の形態
以下、図面を参照して、本発明を説明する。
〔ＴＦＴの製造方法の一例〕
本発明は、ＴＦＴの製造方法のうち、ゲート絶縁膜の形成工程に特徴点があるが、この工程の説明を行う前に、図１を参照して、ＴＦＴの一般的な製造方法を説明しておく。
図１（ａ）において、まず、プラズマＣＶＤ法により、ガラス製の基板１１の表面に膜厚が１０００〜３０００オングストローム、好ましくは２０００オングストロームの下地保護層１２（シリコン酸化膜）を形成する。このときの原料ガスは、ＴＥＯＳガスと酸素ガスである。下地保護層１２は、その他のＣＶＤ法などでも形成できる。また、シリコン窒化膜等の絶縁膜やそれらの多層膜も使用できる。
次に、下地保護層１２の表面に真性のシリコン膜１３（アモルファスシリコン膜）を６００オングストローム程度堆積し、例えば、処理温度が６００℃の２４時間位の固相成長によってシリコン膜１３の多結晶化を行う。かかる多結晶化には、さらに処理温度の低いレーザアニールや急速熱処理（ＲＴＡ）などを用いることもできる。しかる後に、シリコン膜１３は、フォトリソグラフィ技術を用いて所定の形状に加工される。
次に、シリコン膜１３に対して３００〜３０００オングストローム、好ましくは、１２００オングストロームのシリコン酸化膜からなるゲート絶縁膜１４を形成する。この工程では、後に詳述するとおり、プラズマＣＶＤ法により成膜温度が４００℃以下の低温プロセスでシリコン酸化膜を形成する。このときの原料ガスは、テトラエトキシシラン（Ｓｉ−（Ｏ−ＣＨ2−ＣＨ3）4）、いわゆるＴＥＯＳガスと、酸素ガスとであり、テトラエトキシシランはシリコンを供給し、酸素ガスは酸素を供給する。
次に、ゲート絶縁膜１４の表面側に膜厚が６０００オングストロームのタンタル薄膜をスパッタ法により形成した後、それをフォトリソグラフィ技術を用いてパターニングし、図１（ｃ）に示すように、ゲート電極１５を形成する。なお、タンタル薄膜は、ＣＶＤ法等によっても形成できる。
次に、バケット型質量非分離型のイオン注入装置（イオンドーピング装置）を用いて、ゲート電極１５をマスクとしてゲート絶縁膜を上からシリコン膜１３に不純物イオンを打ち込む。その結果、ゲート電極１５に対してセルフアライン的にソース・ドレイン領域１６が形成される。このとき、シリコン膜１３のうち、不純物イオンが打ち込まれなかった部分がチャネル領域１７となる。本例では、原料ガスとして、濃度が５％になるように水素ガスで希釈したホスフィン（ＰＨ３）を用い、加速電圧は、１００ｋｅＶである。イオンの全ドーズ量は、１×１０16ｃｍ-2である。なお、Ｐチャネル型のＴＦＴを形成する場合には、原料ガスとして水素ガスで濃度が５％となるように希釈したジボラン（Ｂ２ Ｈ６）を用いる。また、この際にソース・ドレイン部上のゲート絶縁膜の一部分又は、総てをエッチングしてから不純物を打ち込む事も可能である。さらに、半導体集積回路の製造で通常に用いられる質量分離型のイオン注入装置を用いて不純物イオンの注入を行うことも可能である。
次に、図１（ｄ）に示すように、プラズマＣＶＤ法により、層間絶縁膜１８としての膜厚が５０００オングストロームのシリコン酸化膜を形成する。このときの原料ガスも、ＴＥＯＳガスと酸素ガスである。
次に、３００℃、１時間の熱処理を行ない、注入した不純物イオンの活性化と、層間絶縁膜１８の改質とを行なう。熱処理温度は３００℃から４５０℃の範囲が好ましく、雰囲気はＮ2、Ｏ2、Ｈ2が好ましい。
次に、層間絶縁膜１８にコンタクトホール１９を形成する。しかる後に、コンタクトホール１９を介して、ソース・ドレイン電極１０をソース・ドレイン領域１６に電気的に接続し、ＴＦＴを形成する。
なお、上記の製造方法は、あくまで一例であり、ソース・ドレイン領域１６のうち、ゲート電極１５の端部に対峙する領域に低濃度領域やオフセット領域を設ける場合があり、いずれの場合でも、以下に説明するゲート絶縁膜（シリコン酸化膜）の形成方法を適用できる。
〔プラズマ化学気相堆積装置の構成〕
ＴＦＴを製造するための各工程のうち、本例では、ゲート絶縁膜の形成工程などでは、図２および図３に示すプラズマＣＶＤ装置（プラズマ化学気相堆積装置）を用いる。
図２は、プラズマＣＶＤ装置の反応室付近の概略平面図、図３は、そのＡ−Ａ′線における断面図である。
これらの図において、本例のプラズマＣＶＤ装置２００は、容量結合型であり、プラズマは、高周波電源を用いて平行平板電極間に発生させるようになっている。
プラズマＣＶＤ装置２００において、反応室２０１は、反応容器２０２によって外気から隔絶され、成膜中には、約５ｍｔｏｒｒから約５ｔｏｒｒまでの減圧状態とされる。反応容器２０２の内部には、下部平板電極２０３と上部平板電極２０４が互いに平行に配置されており、これらの２枚の電極が平行平板電極を構成している。下部平板電極２０３と上部平板電極２０４とからなる平行平板電極の間が反応室２０１である。本例では、４１０ｍｍ×５１０ｍｍの平行平板電極を用い、電極間距離は可変である。反応室２０１の容積も、電極間距離の変更にともなって２０９１ｃｍ3から１０４５５ｃｍ3までの範囲で可変である。電極間距離の変更は、下部平板電極２０３の位置を上下させることにより行うことができ、任意の距離に設定できる。電極間距離をある値に設定したときの平行平板電極の面内における電極間距離の偏差は、わずか０．１ｍｍである。従って、電極間に生じる電界強度の偏差は、平行平板電極の面内において１．０％以下であり、プラズマは、反応室２０１において均質に発生する。
下部平板電極２０３の上には、薄膜を堆積すべきガラス製の大型の基板２０５が置かれ、基板２０５の縁辺部２ｍｍがシャドーフレーム２０６により押さえつけられる。なお、図２では、装置の構成をわかりやすいようにシャドーフレーム２０６を省略してある。
下部平板電極２０３の内部には、基板２０５を加熱するためのヒーター２０７が設けられており、下部平板電極２０３の温度は、２５℃から４００℃までの間で任意に設定できる。電極の温度をある値に設定したとき、周辺５ｍｍを除く下部平行電極２０３の面内における温度分布は、設定温度に対して±１℃以内であり、基板温度を均一に加熱制御できる。
シャドーフレーム２０６は、例えば、基板２０５として汎用のガラス基板（例えば、コーニングジャパン株式会社製 ７０５９、日本電気硝子株式会社製ＯＡ−２、またはＮＨテクノグラス株式会社製ＮＡ３５等）を用いたとき、基板２０５がヒーター２０７からの熱によって凹形に変形するのを防ぐとともに、基板のエッジ部、裏面に不要な薄膜が形成されないように、基板２０５を押さえている。
原料となる気体と、必要に応じて追加の気体とからなる反応ガスは、配管２０８を通して上部平板電極２０４の内部に導入され、さらに上部平板電極２０４の内部に設けられたガス拡散板２０９の間をすり抜けて上部平板電極２０４の全面から略均一な圧力で反応室２０１の流れ出る。成膜中であれば、反応ガスの一部は、上部平板電極２０４から出たところで電離し、平行平板電極間にプラズマを発生させる。反応ガスの一部ないし全部は、成膜に関与する。これに対し、成膜に関与しなかった残留反応ガス、および成膜の化学反応の結果として生じた生成ガスは、排気ガスとして、反応容器２０２の周辺上部に設けられた排気穴２１０から排出される。
排気穴２１０のコンダクタンスは、平行平板電極間のコンダクタンスの１００倍以上であることが好ましい。さらに、平行平板電極間のコンダクタンスは、ガス拡散板２０９のコンダクタンスよりも十分に大きく、やはり、その値は、ガス拡散板２０９のコンダクタンスの１００倍以上であることが好ましい。このように構成することにより、４１０ｍｍ×５１０ｍｍの大型の上部平板電極２０４の全面より略均一な圧力で反応ガスが反応室２０１に導入され、同時に排気ガスが反応室２０１から全ての方向に均等な流量で排出される。
各種の反応ガスの流量は、配管２０８に導入される前にマス・フロー・コントローラー（図示せず。）により所定の値に調整される。また、反応室２０１の内部の圧力は、排気穴の出口に設けられたコンダクタンス・バルブ２１１により所定の値に調整される。コンダクタンス・バルブ２１１の排気側には、ターボ分子ポンプ等の真空排気装置（図示せず。）が設けられている。本例では、オイル・フリーの磁気浮上型ターボ分子ポンプが真空排気装置の一部として用いられ、反応室内の背景真空度を１０-7ｔｏｒｒ台としている。
図２および図３には、ガスの流れを矢印で示してある。反応容器２０２および下部平板電極２０３は、接地電位にあり、これらと上部平板電極２０４とは、絶縁リング２１２により電気的な絶縁状態が保たれる。プラズマ発生時には、発振源２１３（電源）から出力されたＲＦ波が増幅器２１４にて増幅された後、マッチング回路２１５を介して上部平板電極２０４に印加される。
本例で用いたプラズマＣＶＤ装置２００は、上述のとおり、電極間距離およびガス流に極めて精巧な制御を実現したことにより、４００ｍｍ×５００ｍｍの大型の基板にも対応できる薄膜形成装置として構成されている。これらの基本的な設計思想され踏襲すれば、さらに大型の基板にも容易に対応でき、５５０ｍｍ×６５０ｍｍほどの大型の基板にも十分に対応し得る装置を構成できる。
本例では、ＲＦ電源を用いているが、マイクロ波やＶＨＦ波を発する電源を用いてもよい。また、ＲＦ電源では、工業用ＲＦ周波数（１３．５６ＭＨｚ）の整数倍である２７．１２ＭＨｚ、４０．６ＭＨｚ、５４．２４ＭＨｚ、６７．８ＭＨｚ等、いずれの周波数に設定してもよい。かかる周波数の変更は、発振源２１３、増幅器２１４、およびマッチング回路２１５を交換することにより容易に行うことができる。なお、電磁波プラズマでは、周波数を上げると、プラズマ中の電子温度が上がり、ラジカルの発生が容易になる。
〔成膜条件と成膜特性との検討結果〕
かかるプラズマＣＶＤ装置を用いて、本例では、表１に示す条件についてシリコン酸化膜を形成し、その成膜特性を評価した。各評価結果を、図４ないし図２７に示す。
この検討では、まず、３６０ｍｍ×４６５ｍｍの基板上にアモルファスシリコン膜を形成した後、それを固相成長法により多結晶シリコン膜とする。
次に、多結晶シリコン膜の表面に、成膜条件を以下に説明するように変えながら、プラズマＣＶＤ法によりシリコン酸化膜を形成する。このプラズマＣＶＤにおける成膜条件としては、ＴＥＯＳの流量、酸素の流量、ＲＦ電源のパワー（出力）、平行平板電極の電極間距離、反応室内の圧力（真空度）、成膜時の基板温度を変えてシリコン酸化膜を形成する。尚、以下の検討ではＲＦ電源の周波数は１３．５６ＭＨｚに固定した。成膜時にはまず基板を反応室に搬送し、一度真空引きした後に成膜条件のガス流量、反応室の圧力でＲＦ電力を供給せず、基板温度の安定化を５分行った。その後ＲＦ電源のパワーを印加し成膜を行う。基板温度の安定化時間は成膜条件により１０分にした場合もあるし、ガス流量・反応室の圧力を成膜時と違った値とすることも可能である。また反応室とは別に予備加熱室を設け、成膜室に基板を搬送する前に３００℃程度に基板温度を予備加熱することにより、基板温度の安定化時間を４５秒〜１分程度に短縮することが可能である。
ここで、その成膜速度（成膜特性）を測定するとともに、端部から１２ｍｍを除く領域について対角線上に成膜後の膜厚を測定し、膜厚のばらつき（成膜特性）を測定する。
膜厚に係る各測定値のうち、結果を示す各グラフ（図４ないし図２７）において、白丸で表してあるのは、段差測定法による測定結果であり、黒丸で表してあるのは、エリプソメトリによる測定結果である。
成膜速度は、スループットを向上するという観点からすれば、高いほど好ましいが、７００オングストローム／分程度でも許容できるレベルである。しかし、成膜速度がこの値以下となると以下の理由で工業的な困難度が急激に増大する。
成膜時、反応室内部に存在するガスとしては上部電極を介して供給されるテトラエトキシシランと酸素及び反応生成ガスが存在するが、その他に好ましからざる混入ガスが存在する。混入したガスの一部は成膜した膜中に取り込まれ、空間電荷を形成したり、膜の絶縁性を損なう等の膜質の劣化をまねく。この様な混入ガスとして反応室を構成する部材の接合部からの大気リークガスや真空排気装置の逆流ガスが存在するが、それらを完全に回避しようとするとプラズマ化学気相堆積装置が非常に高価になり、薄膜トランジスタの製造コストが増大する。又、別の混入ガスとして、反応室の壁面に吸着していた分子の脱離ガスが存在する。前記したプラズマ化学気相堆積装置は壁面に成膜された膜の剥がれにより生じるパーティクルの発生を防ぐために高い頻度で反応室の壁面に付着した膜をエッチング除去する必要がある。その際に三弗化窒素、六弗化硫黄、弗素ガス等のガスをプラズマ分解して生成される弗素ラジカルを用いるため、その際生じた弗素及び弗素化合物が壁面に吸着しており、混入ガスとなる。この現象を完全に回避するには反応室の壁面に付着した膜をエッチング除去した後、反応室の壁面を長時間ベーキングする必要があり、実際的でない。従って現実的な方法としては混入ガスと比較して多量の原料ガスを反応室に供給し、速い成膜速度で成膜を行う必要がある。繰り返し行った成膜・膜質評価の実験に依れば、この様な混入ガスによる膜質の劣化を防ぐためには少なくとも３００オングストローム／分、好ましくは７００オングストローム／分の成膜速度が必要であった。
尚、膜厚のばらつきは、以下の式で求めた値により評価する。
Figure 0003708554
膜厚の均一性としては、ＴＦＴ間における特性のばらつきを抑えるという観点からすれば、７％以下であることが好ましい。
図２９はＴＦＴのゲート絶縁膜の膜厚とオン電流（ゲート電圧１０Ｖ，ドレイン電圧４Ｖ時のドレイン電流）、図３０はオフ電流（ゲート電圧０Ｖ，ドレイン電圧８Ｖ時のドレイン電流）の関係を示した図である。この時のＴＦＴのソース・ドレイン領域の形成は前述したイオンドーピング装置を用い、リンを１００ｋｅＶで打ち込む方法とした。ゲート絶縁膜が１３２０オングストローム以上になるとオン電流が急に低下する。これはゲート絶縁膜が厚くなることでソース・ドレイン領域に打ち込まれるリン濃度が低下したためである。又、ゲート絶縁膜が１０８０オングストローム以下となるとオン電流の低下と共に、オフ電流の急激な増大が見られる。これはソース・ドレイン領域のチャンネル領域と接っし、シリコン酸化膜と接する界面の半導体層にイオン打ち込みに伴う欠陥層が生じたからである。イオン打ち込みを行って不純物のドーピングを行うと、イオンの濃度の最大値を示す深さの２／３程度の深さで欠陥密度が最大となる欠陥層が生じることは良く知られている。ゲート絶縁膜が薄いときはこの欠陥層が半導体層内に生じ、不要な抵抗層として働くためオン電流の低下を招き、同時に欠陥を介したリーク電流を発生させるためオフ電流の増大を招くことになる。従って、ゲート絶縁膜の面内の均一性は少なくとも±１０％、また成膜毎のゲート絶縁膜の平均的な膜厚の繰り返し精度が２〜３％であることを考慮に入れると、好ましくは±７％以下である必要がある。
薄膜トランジスタの最も重要な応用として、液晶表示装置の画素スイッチング素子としての応用が上げられる。図３１に薄膜トランジスタと液晶素子を組み合わせた場合の１画素に対応する等価回路を示す。３１１は薄膜トランジスタ、３１２は液晶素子、３１３は画像信号を供給するデータ信号線、３１４は３１１の薄膜トランジスタのスイッチングをコントロールする信号を供給するゲート信号線である。各フィールド毎に新たな画像信号がデータ線３１３から供給され、ゲート信号線３１４からオン信号が薄膜トランジスタに供給されると、薄膜トランジスタ３１１は低抵抗状態となり３１２の液晶素子に印加される電圧は新たな画像信号に書き換えられる。その後ゲート信号線３１４からオフ信号が薄膜トランジスタに供給されて薄膜トランジスタは高抵抗状態となり、次のフィールドで書き換えられるまで液晶素子３１２の電圧は保存される。さて、薄膜トランジスタは抵抗成分ばかりでなく、各端子間つまりゲート電極とソース電極間、ゲート電極とドレイン電極間に容量成分を持つ。従って薄膜トランジスタがオン・オフすると、液晶素子には画像信号と重複して薄膜トランジスタのスイッチングにより生じた電圧も印加されている。各薄膜トランジスタの容量成分が各画素単位毎に均一でない場合、画像には容量のばらつきに対応する固定パターンが現れ、画質が著しく劣化する。人間は１％程度の明るさの差を認識するがこの様な固定パタンが視認限界以下となるためには薄膜トランジスタの容量成分のばらつきを決めるゲート絶縁膜のばらつきは少なくとも±１０％以下、好ましくは±７％以下でなければならなかった。つまり、図３２に示される液晶素子と薄膜トランジスタの関係で薄膜トランジスタの書き込み動作及び保持動作が良好となる様に薄膜トランジスタの大きさを選択すると、液晶素子と薄膜トランジスタと液晶素子の容量の比が１０：１程度となり、液晶素子に書き込まれる画像信号と薄膜トランジスタのスイッチングにより生じた電圧との比が１０：１程度になるからである。
薄膜トランジスタの製造工程上、また薄膜トランジスタの応用上何れの場合もゲート絶縁膜の膜厚の面内ばらつきは±１０％以下、好ましくは±７％以下でなければならない。
また、薄膜トランジスタのゲート絶縁膜として用いるシリコン酸化膜の電気的特性のうち膜中の空間電位や膜界面の界面電荷については、以下のようにシリコンウェーファ上に絶縁膜を形成し、ＭＯＳ容量を作成してその容量と印加電圧の関係を測定して、理想的なフラットバンド電圧からのずれ（ΔVF.B）として評価する方法が簡便である。
この値は、以下の方法により求めることができる。まず、シリコンウェーファ上にプラズマＣＶＤ法によってシリコン酸化膜を形成した後、このシリコン酸化膜上にアルミニウム電極をドット状に作成する。次に、アルミニウム電極とシリコンウェーファに電極をそれぞれ接続して、ＭＯＳキャパシタを構成し、しかる後に、その容量−印加電圧特性から理想的なフラットバンド電圧からのずれ（ΔVF.B）を求める。すなわち、理想的には、バイアス電圧（ゲート電圧）がアルミニウムとシリコンの接触電位差に相当するとき、フラットバンドになるが、実際の素子では、酸化膜中の空間電荷の存在、および酸化膜に接する半導体表面の界面準位に起因する界面電荷の存在によって、理想的なフラットバンドからのずれがある。従って、かかるずれの程度を測定すれば、ＴＦＴを構成したときの素子内部の良否を高い相関性をもって推定できる。
ここで、理想的なフラットバンド電圧からのずれ（ΔVF.B）の絶対値が小さいシリコン酸化膜をゲート絶縁膜に用いれば、ＴＦＴの電気的特性は良好であり、理想的なフラットバンド電圧からのずれ（ΔVF.B）の絶対値が大きなシリコン酸化膜をゲート絶縁膜に用いると、オン電流特性およびオフリーク特性が低下する。
この評価結果に関し、比較となる高温プロセスで形成した熱酸化膜では、理想的なフラットバンド電圧からのずれ（ΔVF.B）が−０．６Ｖ前後である。低温プロセスの場合には、理想的なフラットバンド電圧からのずれ（ΔVF.B）は、マイナス側では−１．０Ｖよりも大きな値、プラス側では、＋１．０Ｖよりも小さな値、つまりΔVF.Bの絶対値を１Ｖ以下にしたい。その理由は、理想的なフラットバンド電圧からのずれ（ΔVF.B）がプラス側に大きくシフトするほど、Ｎ型のＴＦＴのオン電流が減少し、Ｐ型のＴＦＴのオフ電流が増大するからである。一方、理想的なフラットバンド電圧からのずれ（ΔVF.B）がマイナス側に大きくシフトするほど、Ｐ型のＴＦＴのオン電流が減少し、Ｎ型のＴＦＴのオフ電流が増大するからである。従って何れの方向にシフトしても、ＣＭＯＳ回路を構成したときの回路動作の低下、消費電力の増大などといった弊害が生じるからである。ＴＦＴのオン・オフに要する電圧は２〜３Ｖ程度なので、ゲート酸化膜中の空間電荷の存在、および酸化膜に接する半導体表面の界面準位に起因する界面電荷によるずれはそれよりも小さな値±１Ｖ以下にする必要がある。また、ＴＦＴのゲート酸化膜に接する半導体表面の界面準位が多くなると、Ｎ型のＴＦＴとＰ型のＴＦＴの両者のオン電流における立ち上がりの急峻性の低下、オフリーク電流の増大、スレッショルド電圧の上昇、ＣＭＯＳ回路を構成したときの消費電力の増大などといった弊害が生じるが、酸化膜に接する半導体表面の界面準位に起因する界面電荷をシリコンウェーファを用いて調べ、ΔVF.Bの絶対値が１Ｖ以下となる酸化膜をＴＦＴのゲート絶縁膜として用いれば、そのような界面準位による劣化が無視できる程度である。。
Figure 0003708554
（検討の範囲）
まず成膜条件の検討範囲の従来の技術との差を明確にするため図２８を用いて説明する。同様な図が応用電子物性分科会研究報告ＪＳＡＰ：ＡＰ９２２２０３ ｐ．７に示されている。ＴＥＯＳと酸素を原料ガスとしたプラズマＣＶＤ法において、反応室の圧力を大きくするに従って成膜速度が大きくなり、一度最大の成膜速度を得た後、再び成膜速度が小さくなる。この様な成膜速度の変化は最大の成膜速度を有する点の前後で膜成長反応の律速段階の変化を示していると考えられる。従って、この点の前後では膜の成長速度や膜質の各種パラメータ依存性、つまり圧力依存性はもちろん、基板温度依存性、酸素ガスの流量依存性、ＴＥＯＳガスの流量依存性、ＲＦ電源のパワー依存性、電極間間隔依存性は全く違った結果を与える可能性がある。従来の技術ではこの成膜速度が最大となる圧力より大きな圧力の範囲が主に検討されていた。本発明では成膜速度が最大となる圧力より小さな圧力の範囲について検討した。尚、この成膜速度が最大となる反応室圧力は電極間隔に依存する。つまり電極間隔が小さいときは成膜速度が最大となる圧力は高圧側に移動する。図２８は電極間隔を１１．４ｍｍとしたときの成膜室圧力と成膜速度の関係を示したグラフで、広い圧力範囲で圧力が大きくなると成膜速度が大きくなる条件が実現できている。このときのＴＥＯＳの流量は１２０ＳＣＣＭ、酸素の流量は３０００ＳＣＣＭ、ＲＦ電源のパワーを９００Ｗ、基板温度は３００℃とした。本発明者は従来の技術と異なった条件範囲、つまり小さな電極間隔で小さな反応室圧力で反応室圧力が大きくなると成膜速度が大きくなる成膜条件の範囲を詳細に調べ良好な結果を得た。
（検討１）
表１に示すように、検討１では、ＴＥＯＳの流量を１２０ＳＣＣＭ、酸素の流量を３０００ＳＣＣＭ、ＲＦ電源のパワーを９００Ｗとした。従来の技術と異なり、平行平板電極の電極間距離を小さな値１２．７ｍｍ、反応室の圧力を低い値６５０ｍＴｏｒｒに固定し、成膜時の基板温度を２８４℃から３３４℃までの範囲で変えて、成膜時の基板温度と成膜特性（成膜速度、理想的なフラットバンド電圧のずれ、膜厚のばらつき）との関係を評価した。その結果を図４〜図６に示す。
図４〜図６に示すように、成膜時の基板温度を変えたときには、基板温度が低いほど、成膜速度および膜厚のばらつきが改善されるが、従来の技術と異なり、温度が低いほどフラットバンド電圧のずれは一方的に増大してしまう。
（検討２）
表１に示すように、検討２では、ＴＥＯＳの流量を１２０ＳＣＣＭ、ＲＦ電源のパワーを９００Ｗ、成膜時の基板温度を３００℃、従来の技術と異なり、平行平板電極の電極間距離を小さな値１２．７ｍｍ、反応室の圧力を低い値６５０ｍＴｏｒｒに固定し、酸素の流量を１０００ＳＣＣＭ〜４０００ＳＣＣＭまでの範囲で変えて、酸素の流量と成膜特性（成膜速度、理想的なフラットバンド電圧のずれ、膜厚のばらつき）との関係を評価した。その結果を図７〜図９に示す。
図７〜図９に示すように、酸素の流量を変えたとき、酸素の流量が小さいほど、成膜速度が向上するが、膜厚の均一性が低下する。
なお、フラットバンド電圧のずれは、酸素の流量の影響をあまり受けないが、極大値が現れる。
（検討３）
表１に示すように、検討３では、酸素の流量を３０００ＳＣＣＭ、ＲＦ電源のパワーを９００Ｗ、成膜時の基板温度を３００℃、従来の技術と異なり、平行平板電極の電極間距離を小さな値１２．７ｍｍ、反応室の圧力を低い値６５０ｍＴｏｒｒに固定し、に固定し平行平板電極の電極間距離を１２．７ｍｍ、反応室の圧力を６５０ｍＴｏｒｒに固定し、ＴＥＯＳの流量を８０ＳＣＣＭから１２０ＳＣＣＭまでの範囲で変えて、酸素の流量と成膜特性（成膜速度、理想的なフラットバンド電圧のずれ、膜厚のばらつき）との関係を評価した。その結果を図１０〜図１２に示す。
図１０〜図１２に示すように、ＴＥＯＳの流量を変えたとき、ＴＥＯＳの流量が大きいほど、成膜速度および膜厚の均一性が向上するが、フラットバンドからのずれは増大してしまう。膜質に関しては従来の技術と類似である。
（検討４）
表１に示すように、検討４では、ＴＥＯＳの流量を１２０ＳＣＣＭ、酸素の流量を３０００ＳＣＣＭ、平行平板電極の電極間距離を１２．７ｍｍ、反応室の圧力を６５０ｍＴｏｒｒ、成膜時の基板温度を３００℃に固定し、ＲＦ電源のパワーを９００Ｗから１２００Ｗまでの範囲で変えて、ＲＦ電源のパワー（出力）と成膜特性（成膜速度、理想的なフラットバンド電圧のずれ、膜厚のばらつき）との関係を評価した。その結果を図１３〜図１５に示す。
図１３〜図１５に示すように、ＲＦ電源のパワーを９００Ｗから１２００Ｗの範囲で変えても、成膜速度は変化しない。また従来の技術と異なり、フラットバンド電圧のずれは変化しない。さらにパワーが小さいほど、膜厚の均一性が向上する。すなわち、平行平板電極の電極間距離が１２．７ｍｍ以下、かつ、反応室の圧力が６５０ｍＴｏｒｒの条件下で、パワーを小さくすれば、成膜速度を犠牲することなく、また、フラットバンド電圧のずれを増大させることなく、膜厚の均一性を向上することができる。
（検討５）
表１に示すように、検討５では、ＴＥＯＳの流量を１２０ＳＣＣＭ、酸素の流量を３０００ＳＣＣＭ、ＲＦ電源のパワーを９００Ｗ、平行平板電極の電極間距離を１２．７ｍｍ、成膜時の基板温度を３００℃に固定し、反応室の圧力を５００ｍＴｏｒｒから６５０ｍＴｏｒｒまでの範囲で変えて、反応室の圧力と成膜特性（成膜速度、フラットバンド電圧のずれ、膜厚のばらつき）との関係を評価した。その結果を図１６〜図１８に示す。
図１６〜図１８に示すように、反応室の圧力を５００ｍＴｏｒｒから６５０ｍＴｏｒｒまでの範囲に設定すれば、膜厚の均一性は大きく変化しないが、反応室の圧力を高くするほど、成膜速度がやや向上する傾向にある。このときでも、フラットバンド電圧からのずれはやや大きくなるだけである。
逆に、反応室の圧力を５００ｍＴｏｒｒから６５０ｍＴｏｒｒまでの範囲に設定すれば、膜厚の均一性は大きく変化しないが、反応室の圧力を低くするほど、フラットバンド電圧のずれはやや小さくなる傾向にあるといえ、このときでも、成膜速度はやや小さくなるだけである。反応室の圧力を更に４００ｍＴｏｒｒと小さくすると膜厚の均一性は±８％とやや悪くなる傾向にあった。これは反応室圧力が小さくなるにつれ、下部平板電極との熱接触が小さくなり基板内の温度分布が悪化したためである。しかし、この場合でも昇温時間を若干長く１０分とするか、基板温度の安定化時は反応室圧力を１Ｔｏｒｒ程度とするか、予備加熱室で基板温度を予め３００℃程度に加熱するか何れかの手段をこうじると膜厚の均一性を±５％以下とする事が出来た。更に低い圧力での成膜は上記のガス流量の変更無しでは達成できなかった。ガス流量を少なくして同様に成膜すると成膜速度は犠牲になるものの膜厚の均一性、フラットバンド電圧のずれは大きく変化しなかった。又、プラズマの安定性を考慮すると１００ｍＴｏｒｒ以上のの反応室圧力が好ましかった。
（検討６）
表１に示すように、検討６では、ＴＥＯＳの流量を１２０ＳＣＣＭ、酸素の流量を３０００ＳＣＣＭ、ＲＦ電源のパワーを９００Ｗ、反応室の圧力を６５０ｍＴｏｒｒ、成膜時の基板温度を３００℃に固定し、平行平板電極の電極間距離を５．０ｍｍから１５．００ｍｍまでの範囲で変えて、平行平板電極の電極間距離と成膜特性（成膜速度、フラットバンド電圧のずれ、膜厚のばらつき）との関係を評価した。その結果を図１９〜図２１に示す。
図１９〜図２１に示すように、平行平板電極の電極間距離を変えたとき、成膜速度および膜厚の均一性は変化しないが、平行平板電極の電極間距離を小さくするほど、従来の技術と大きく異なりフラットバンド電圧のずれが著しく小さくなる。すなわち、平行平板電極の電極間距離が５．０ｍｍから１２．７ｍｍまでの範囲であれば、成膜速度、および膜厚の均一性を犠牲することなく、フラットバンド電圧のずれを著しく向上することができる。電極間の距離を更に小さくして、５ｍｍ未満とするとプラズマの点灯時にプラズマの状態が不安定となり好ましくなかった。しかし、この現象はマッチング回路等の動作設定範囲等を適正化する事で回避できる。
（検討７）
表１に示すように、検討７では、ＴＥＯＳの流量を１２０ＳＣＣＭ、酸素の流量を３０００ＳＣＣＭ、平行平板電極の電極間距離を１２．７ｍｍ、反応室の圧力を６００ｍＴｏｒｒまたは６５０ｍＴｏｒｒ、成膜時の基板温度を３００℃に固定し、ＲＦ電源のパワーを９００Ｗから１２００Ｗまでの範囲で変えて、反応室の圧力が６００ｍＴｏｒｒまたは６５０ｍＴｏｒｒのときのそれぞれについて、ＲＦ電源のパワーと成膜特性（成膜速度、フラットバンド電圧のずれ、膜厚のばらつき）との関係を評価した。その結果を図２２〜図２４に示す。
図２２〜図２４に示すように、平行平板電極の電極間距離が１２．７ｍｍ、反応室の圧力が６５０ｍＴｏｒｒの条件下で、パワーを小さくすれば、反応室の圧力が６００ｍＴｏｒｒまたは６５０ｍＴｏｒｒのいずれのときでも、膜厚の均一性を向上することができる。このとき、成膜速度は低下しない。また、フラットバンド電圧のずれは、反応室の圧力が６５０ｍＴｏｒｒのときにはほとんど増大せず、また、６００ｍＴｏｒｒのときでも、わずかに増大するだけであり、＋１．０Ｖ以下におさめることができる。
（検討８）
表１に示すように、検討８では、ＴＥＯＳの流量を１２０ＳＣＣＭ、酸素の流量を３０００ＳＣＣＭ、平行平板電極の電極間距離を１２．７ｍｍ、反応室の圧力を６５０ｍＴｏｒｒ、成膜時の基板温度を３００℃または３１３℃に固定し、ＲＦ電源のパワーを９００Ｗから１２００Ｗまでの範囲で変えて、成膜時の基板温度が３００℃または３１３℃のときのそれぞれについて、ＲＦ電源のパワーと成膜特性（成膜速度、フラットバンド電圧のずれ、膜厚のばらつき）との関係を評価した。その結果を図２５〜図２７に示す。
図２５〜図２７に示すように、平行平板電極の電極間距離が１２．７ｍｍ、反応室の圧力が６５０ｍＴｏｒｒの条件下で、パワーを小さくすれば、成膜時の基板温度が３００℃または３１３℃のいずれのときでも、膜厚の均一性を向上することができ、この場合でも、成膜速度は低下しない。また、成膜時の基板温度が３００℃のときには、パワーを小さくしても、フラットバンド電圧のずれは、増大することがなく、成膜時の基板温度が３１３℃のときには、パワーを小さくするほど、フラットバンド電圧のずれは小さくなる。
（検討９）
検討９では図３２に示すように、ＴＥＯＳの流量を１２０ＳＣＣＭ、酸素の流量を３０００ＳＣＣＭ、平行平板電極の電極間距離を１５ｍｍ、反応室の圧力を６５０ｍＴｏｒｒ、成膜時の基板温度を３００℃、ＲＦ電源のパワーを９００Ｗとし、成膜後一時間のアニールを行った場合について、アニール温度とフラットバンド電圧のずれについて評価を行った。成膜速度は１２３０オングストローム／分、膜厚のばらつきは５％程度であった。フラットバンド電圧のずれはアニール温度が高いほど小さくなった。アニールの雰囲気は窒素、酸素、水素雰囲気を検討したが大きな差はなかった。様々な成膜条件について同様にアニールの効果を検討したがアニール前に小さなフラットバンド電圧のずれを示す条件で成膜した場合はよりフラットバンド電圧のずれが小さくなり、アニール前後でその大小関係が変わることは無かった。
（検討１０）
検討１０では前記検討結果をうけて、実際に液晶ディスプレイ用のアクティブマトリクス基板を作成し、その表示性能を確認した。ゲート絶縁膜の成膜条件はＴＥＯＳの流量を１２０ＳＣＣＭ、酸素の流量を３０００ＳＣＣＭ、ＲＦ電源のパワーを９００Ｗ、平行平板電極の電極間距離を１１．４ｍｍ、反応室の圧力を６５０ｍＴｏｒｒ、成膜時の基板温度を３００℃とした。この時の成膜速度は１２５０オングストローム／分で、膜厚のばらつきは±５％であった。
ＴＦＴの基本的な製造方法は前記の通りであるが、検討１０ではガラス基板として３６０ｍｍｘ４６５ｍｍの日本電気硝子株式会社製ＯＡ−２を用い、下地保護層はゲート絶縁膜と同じ成膜条件で２０００オングストロームとした。多結晶シリコン膜の形成にはレーザーアニール法を用い、ソース・ドレイン領域の形成にはイオンドーピング法を用いた。加えて／、画素用の各ＴＦＴのソース・ドレイン電極の一方に酸化インジウム錫膜（ＩＴＯ）からなる画素電極を接続取り出した。検討１０ではＮ型薄膜トランジスタを２００（行）×３２０（列）×３（色）＝１９２０００（画素）から成るカラーＬＣＤの画素用スイッチング素子とし、６ビットデジダルデータドライバー（列側ドライバー）と走査ドライバー（行側ドライバー）をＮ型、Ｐ型の薄膜トランジスタからなるＣＭＯＳ薄膜半導体装置にて内蔵しているアクティブマトリクス基板を製造した。図３３には６ビットデジダルデータドライバーの回路図を示す。本実施例のデジダルデータドライバーはクロック信号線とクロック生成回路、シフトレジスター回路、ＮＯＲゲート、デジタル映像信号線、ラッチ回路１、ラッチパルス線、ラッチ回路２、リセット線１、ＡＮＤゲート、規準電位線、リセット線２、容量分割に依る６ビットＤ／Ａコンバーター、ＣＭＯＳアナログスウィッチ、共通電位線、及びソース線リセット・トランジスタより構成され、ＣＭＯＳアナログスウィッチからの出力が画素部のソース線へとつながっている。Ｄ／Ａコンバーター部の容量はゲート絶縁膜を用いて形成され、Ｃ0＝Ｃ1／２＝Ｃ2／４＝Ｃ3／８＝Ｃ4／１６＝Ｃ5／３２の関係を満たし、この容量の組み合わせで中間調を表現している。デジタル映像信号線にはコンピューターのヴィデオランダムアクセスメモリー（ＶＲＡＭ）から出力されるデジタル映像信号が直接入力され得る。この様にして得られたアクティブマトリクス基板を一対の基板の一方に用いている液晶パネルを製造した。一対の基板間に挟持する液晶にはＴＮ型液晶を用い、ノーマリー白モード（液晶に電圧を印加しない時に白表示）の液晶パネルとした。本発明ではゲート酸化膜の均一性が高いことが特徴であるから、ゲート絶縁膜のばらつきに敏感な斯様な液晶パネルでその均一性の実証を行った。
得られた液晶パネルを外部配線と接続し液晶表示装置を製造した。その結果Ｎ型ＴＦＴとＰ型ＴＦＴのオン抵抗とトランジスタ容量が其々同等で、しかもＴＦＴが高性能で有り、更にトランジスタの寄生容量が窮めて小さく、加えて基板全面で特性が均一で有る為、６ビットデジダルデータドライバーも走査ドライバーも広い動作領域で正常に動作し、表示品質の高い液晶表示装置が出来上がった。特に、懸念されるゲート絶縁膜の膜厚のばらつきに伴う中間調のむらは視認限界以下であった。又アクティブマトリクス基板の製造工程も安定しているので液晶表示装置を安定的に、且つ低コストにて製造する事が可能と成った。
このように、本例のＴＦＴの製造方法において、ゲート絶縁膜を形成する際には、プラズマ化学気相堆積法を用いるとともに、シリコンを供給するためのガスとしてＴＥＯＳを用い、かつ、プラズマを発生させるための電極間距離を１２．７ｍｍ以下とすると、従来行われてきた評価結果からすれば、膜特性が低下すると見做されていた条件範囲であるにもかかわらず、成膜速度および膜厚の均一性を犠牲にすることなく、膜中の空間電荷や膜界面の界面電荷の影響を抑えることができることが確認できた。また、繰り返し行ったその他のアニール実験の結果によれば、プラズマを発生させるための電極間距離を約１５ｍｍ以下とすれば、成膜速度および膜厚の均一性を犠牲にすることなく、膜中および膜界面の電荷の影響などを減少させることができることも確認できた。従って、かかる成膜条件によれば、低温プロセスでありながら、熱酸化膜と同等以上の膜特性を有するシリコン酸化膜を形成できるので、安定したオン電流特性やオフリーク電流特性などを有するＴＦＴを大きな基板上に高い生産性をもって製造することができる。それ故、本例によれば、液晶表示パネルなどの大面積化および低価格化を実現することができる。
また、ゲート絶縁膜を形成するにあたって、プラズマ化学気相堆積法を用いるとともに、シリコンを供給するためのガスとしてＴＯＥＳを用い、かつ、反応室内の圧力を６５０ｍＴｏｒｒ以下とすると、低温プロセスでありながら、成膜速度およびフラットバンド電圧のうちの一方をほとんど犠牲にすることなく、他方を改善することができる。この場合でも、膜厚の均一性は犠牲にならない。また、繰り返し行ったその他の実験結果によれば、反応室内の圧力を約７００ｍＴｏｒｒ以下とすれば、同様な結果を得ることができることも確認できた。
さらに、平行平板電極の電極間距離が約１５ｍｍ以下、かつ、反応室の圧力が約７００ｍＴｏｒｒ以下の条件下であれば、低温プロセスでありながら、パワーを小さくするほど、膜厚の均一性を向上することができるという利点がある。この場合でも、成膜速度を低下させることなく、また、フラットバンド電圧のずれを増大させることがない。
なお、平行平板電極の電極間距離は５ｍｍ以上、反応室の圧力は１００ｍＴｏｒｒ以上が好ましい。
以上説明したように、本発明に係るＴＦＴの製造方法では、ゲート絶縁膜の形成工程において、プラズマ化学気相堆積法を用いるとともに、シリコンを供給するためのガスとしてテトラエトキシシランを用い、かつ、プラズマを発生させるための電極間距離を約１２．７ｍｍ以下とすることに特徴を有する。かかる構成によれば、従来行われてきた評価結果からすれば、膜特性が低下すると見做されていた条件範囲であるにもかかわらず、成膜速度および膜厚の均一性を犠牲にすることなく、膜中の空間電荷や膜界面の界面電荷の影響を抑えることができるので、低温プロセスでありながら、熱酸化膜と同等以上の膜特性を有するシリコン酸化膜を形成できる。それ故、安定したオン電流特性やオフリーク電流特性などを有するＴＦＴを大きな基板上に高い生産性をもって製造することができる。
また、ゲート絶縁膜の形成工程において、プラズマ化学気相堆積法を用いるとともに、この工程では、シリコンを供給するためのガスとしてＴＥＯＳを用い、かつ、反応室内の圧力を６５０ｍＴｏｒｒ以下とすると、成膜速度およびフラットバンド電圧のずれうちの一方を大きく犠牲にすることなく、他方を改善することができる。この場合でも、膜厚の均一性は犠牲にならないので、低温プロセスでありながら、安定したオン電流特性やオフリーク電流特性などを有するＴＦＴを大きな基板上に高い生産性をもって製造することができる。
また、平行平板電極の電極間距離が約１５ｍｍ以下、かつ、反応室の圧力が約７００ｍＴｏｒｒ以下の条件下であれば、パワーを小さくするほど、膜厚の均一性を向上することができる。それ故、低温プロセスでありながら、安定したオン電流特性やオフリーク電流特性などを有するＴＦＴを大きな基板上により高い生産性をもって製造することができる。
また、前記の製造方法でアクティブマトリクス基板を製造すると、Ｎ型ＴＦＴとＰ型ＴＦＴのオン抵抗とトランジスタ容量が其々同等で、しかもＴＦＴが高性能で有り、更にトランジスタの寄生容量が窮めて小さく、加えて基板全面で特性が均一で有る為、走査ドライバーも広い動作領域で正常に動作し、表示品質の高い液晶表示装置が出来上がった。特にゲート絶縁膜の膜厚のばらつきに伴う中間調のむらが懸念される容量分割型の６ビットデジタルデータドライバーも中間調のむらを視認限界以下に保ったまま正常に動作した。従って、アクティブマトリクス基板に供給する信号をすべてデジタル化することが可能となり、消費電力の小さな液晶表示装置が可能となった。又アクティブマトリクス基板の製造工程も安定しているので液晶表示装置を安定的に、且つ低コストにて製造する事が可能と成った。
産業上の利用可能性
本発明は、アクティブマトリクス基板や、液晶表示装置の製造方法、特にゲート絶縁膜の製造方法に適している。

Claims (1)

  1. 基板上に、ソース領域およびドレイン領域に接続するチャネル領域と、該チャネル領域にゲート絶縁膜を介して対峙するゲート電極とを備える薄膜トランジスタを形成する薄膜トランジスタの製造方法において、
    外気から隔絶された反応容器の内部に、下部平板電極と上部平板電極が互いに平行に配置され、ＲＦ電源が接続された平行平板電極が設けられ、前記平行平板電極の大きさは、４１０ｍｍ×５１０ｍｍとされ、前記上部平板電極には、前記平行平板電極の間に反応ガスを導入するための配管が設けられ、前記反応容器の周辺上部には、前記上部平板電極の周辺部に沿うように形成された排気穴を有するプラズマＣＶＤ装置を用い、
    前記平行平板電極間に前記基板が設置され、シリコンを供給するための原料ガスとしてテトラエトキシシラン、酸素を供給する原料ガスとして酸素ガスを用い、前記テトラエトキシシランの流量を１２０ｓｃｃｍ、前記酸素ガスの流量を３０００ｓｃｃｍとし、
    前記平行平板電極間に印加する前記ＲＦ電源のパワーを、９００Ｗ、前記ＲＦ電源の周波数を１３．５６ＭＨｚとし、
    成膜時の基板温度を３００℃として
    （Ａ）該平行平板電極の電極間距離を５．０ｍｍから１２．７ｍｍまでの範囲、かつ、前記反応容器の内部圧力を６５０ｍＴｏｒｒに設定し、または、（Ｂ）該平行平板電極の電極間距離を１２．７ｍｍ、かつ、前記反応容器の内部圧力を５００ｍＴｏｒｒから６５０ｍＴｏｒｒまでの範囲に設定し、前記基板上に前記ゲート絶縁膜を形成することを特徴とする薄膜トランジスタの製造方法。
JP50501197A 1995-08-04 1996-08-05 薄膜トランジスタの製造方法 Expired - Fee Related JP3708554B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP19981895 1995-08-04
PCT/JP1996/002211 WO1997006565A1 (fr) 1995-08-04 1996-08-05 Procede pour la preparation d'un transistor a couche mince, procede pour la preparation d'un substrat de matrice active, et affichage a cristaux liquides

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000355756A Division JP2001217429A (ja) 1995-08-04 2000-11-22 薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JP3708554B2 true JP3708554B2 (ja) 2005-10-19

Family

ID=16414157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50501197A Expired - Fee Related JP3708554B2 (ja) 1995-08-04 1996-08-05 薄膜トランジスタの製造方法

Country Status (8)

Country Link
US (2) US5976989A (ja)
EP (2) EP0786819B1 (ja)
JP (1) JP3708554B2 (ja)
KR (1) KR100300263B1 (ja)
CN (1) CN1097316C (ja)
DE (1) DE69627978T2 (ja)
TW (1) TW328180B (ja)
WO (1) WO1997006565A1 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0786819B1 (en) * 1995-08-04 2003-05-07 Seiko Epson Corporation Process for preparing thin-film transistor, process for preparing active matrix substrate, and liquid crystal display
JP3147048B2 (ja) * 1997-09-12 2001-03-19 日本電気株式会社 半導体装置
JPH11121754A (ja) * 1997-10-14 1999-04-30 Sanyo Electric Co Ltd 薄膜トランジスタの製造装置及び製造方法
JP2001051292A (ja) 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP3818561B2 (ja) * 1998-10-29 2006-09-06 エルジー フィリップス エルシーディー カンパニー リミテッド シリコン酸化膜の成膜方法および薄膜トランジスタの製造方法
EP1421607A2 (en) 2001-02-12 2004-05-26 ASM America, Inc. Improved process for deposition of semiconductor films
KR100846628B1 (ko) 2001-12-18 2008-07-16 삼성전자주식회사 반투과형 액정표시장치
US6960263B2 (en) 2002-04-25 2005-11-01 Applied Materials, Inc. Shadow frame with cross beam for semiconductor equipment
US7186630B2 (en) 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
JP2004109066A (ja) * 2002-09-20 2004-04-08 Sanyo Electric Co Ltd 面圧分布センサおよびその動作制御方法
CN1314831C (zh) * 2002-11-15 2007-05-09 浙江大学 立方相、宽禁带MgZnO晶体薄膜的低温制备技术
JP4547857B2 (ja) * 2003-01-08 2010-09-22 セイコーエプソン株式会社 トランジスタの製造方法
US20040169176A1 (en) * 2003-02-28 2004-09-02 Peterson Paul E. Methods of forming thin film transistors and related systems
US7307317B2 (en) * 2003-04-04 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, CPU, image processing circuit and electronic device, and driving method of semiconductor device
US6911403B2 (en) * 2003-08-20 2005-06-28 Applied Materials, Inc. Methods of reducing plasma-induced damage for advanced plasma CVD dielectrics
KR100618614B1 (ko) * 2003-09-02 2006-09-08 진 장 플렉서블 금속 기판 상의 실리콘 박막 형성 방법
US7487373B2 (en) 2004-01-30 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Wireless semiconductor device having low power consumption
US7220943B2 (en) * 2004-03-26 2007-05-22 Aviza Technology Limted RF stand offs
US8083853B2 (en) 2004-05-12 2011-12-27 Applied Materials, Inc. Plasma uniformity control by gas diffuser hole design
US20050233092A1 (en) * 2004-04-20 2005-10-20 Applied Materials, Inc. Method of controlling the uniformity of PECVD-deposited thin films
US7125758B2 (en) * 2004-04-20 2006-10-24 Applied Materials, Inc. Controlling the properties and uniformity of a silicon nitride film by controlling the film forming precursors
US7785672B2 (en) * 2004-04-20 2010-08-31 Applied Materials, Inc. Method of controlling the film properties of PECVD-deposited thin films
US8328939B2 (en) 2004-05-12 2012-12-11 Applied Materials, Inc. Diffuser plate with slit valve compensation
US8074599B2 (en) 2004-05-12 2011-12-13 Applied Materials, Inc. Plasma uniformity control by gas diffuser curvature
KR101187403B1 (ko) 2004-06-02 2012-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
US7591863B2 (en) * 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
US7429410B2 (en) 2004-09-20 2008-09-30 Applied Materials, Inc. Diffuser gravity support
US20070176254A1 (en) * 2006-01-30 2007-08-02 Bcd Semiconductor Manufacturing Limited Poly emitter bipolar device configuration and fabrication method with an inter-level dielectric deposited by plasma enhanced chemical vapor deposition
US7951616B2 (en) * 2006-03-28 2011-05-31 Lam Research Corporation Process for wafer temperature verification in etch tools
US8206996B2 (en) * 2006-03-28 2012-06-26 Lam Research Corporation Etch tool process indicator method and apparatus
DE102007022431A1 (de) * 2007-05-09 2008-11-13 Leybold Optics Gmbh Behandlungssystem für flache Substrate
US20080317973A1 (en) 2007-06-22 2008-12-25 White John M Diffuser support
KR101712340B1 (ko) 2009-10-30 2017-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 구동 회로를 포함하는 표시 장치, 및 표시 장치를 포함하는 전자 기기
JP5257328B2 (ja) * 2009-11-04 2013-08-07 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
JP5933897B2 (ja) 2011-03-18 2016-06-15 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4872947A (en) * 1986-12-19 1989-10-10 Applied Materials, Inc. CVD of silicon oxide using TEOS decomposition and in-situ planarization process
JPH077759B2 (ja) * 1987-08-20 1995-01-30 株式会社半導体エネルギ−研究所 絶縁膜形成方法
US5120680A (en) * 1990-07-19 1992-06-09 At&T Bell Laboratories Method for depositing dielectric layers
JP2743683B2 (ja) * 1991-04-26 1998-04-22 松下電器産業株式会社 液晶駆動装置
US5426076A (en) * 1991-07-16 1995-06-20 Intel Corporation Dielectric deposition and cleaning process for improved gap filling and device planarization
JPH0574763A (ja) * 1991-07-19 1993-03-26 G T C:Kk ゲート絶縁膜の形成方法
JP2574095B2 (ja) * 1992-02-27 1997-01-22 株式会社ジーティシー 酸化ケイ素薄膜の形成方法
JPH0637315A (ja) * 1992-07-20 1994-02-10 Sharp Corp アクティブマトリクス基板の製造方法
JP3130661B2 (ja) * 1992-07-27 2001-01-31 ティーディーケイ株式会社 薄膜トランジスタ及びその製造方法
US5352294A (en) * 1993-01-28 1994-10-04 White John M Alignment of a shadow frame and large flat substrates on a support
JPH06240459A (ja) * 1993-02-16 1994-08-30 G T C:Kk 酸化ケイ素薄膜の形成法
JP3387977B2 (ja) * 1993-05-20 2003-03-17 株式会社半導体エネルギー研究所 絶縁膜の作製方法
JPH0790589A (ja) * 1993-09-24 1995-04-04 G T C:Kk シリコン酸化膜の形成方法
CN1052116C (zh) * 1994-06-15 2000-05-03 精工爱普生株式会社 薄膜半导体器件的制造方法
JP3173758B2 (ja) * 1994-08-11 2001-06-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3874815B2 (ja) * 1994-08-31 2007-01-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP0786819B1 (en) * 1995-08-04 2003-05-07 Seiko Epson Corporation Process for preparing thin-film transistor, process for preparing active matrix substrate, and liquid crystal display

Also Published As

Publication number Publication date
DE69627978D1 (de) 2003-06-12
CN1161106A (zh) 1997-10-01
TW328180B (en) 1998-03-11
CN1097316C (zh) 2002-12-25
DE69627978T2 (de) 2003-12-04
US6150283A (en) 2000-11-21
EP0786819B1 (en) 2003-05-07
EP0786819A4 (en) 1998-04-29
EP0786819A1 (en) 1997-07-30
KR100300263B1 (ko) 2001-12-17
EP1286386A1 (en) 2003-02-26
US5976989A (en) 1999-11-02
KR970706615A (ko) 1997-11-03
WO1997006565A1 (fr) 1997-02-20

Similar Documents

Publication Publication Date Title
JP3708554B2 (ja) 薄膜トランジスタの製造方法
US7842586B2 (en) Plasma CVD apparatus, method for manufacturing microcrystalline semiconductor layer, and method for manufacturing thin film transistor
US6093935A (en) Transistor and method for manufacturing the same
US6395652B2 (en) Method of manufacturing thin film transistor
JP2516951B2 (ja) 半導体装置の製造方法
US20060091386A1 (en) Transistor and method for manufacturing the same
JP2002198364A (ja) 半導体装置の作製方法
KR100509660B1 (ko) 피막제조방법
JP3473297B2 (ja) シリコン酸化膜の形成方法、および薄膜トランジスタの製造方法
JP2001217429A (ja) 薄膜トランジスタの製造方法
JP3281777B2 (ja) 半導体素子の製造方法
JP3234490B2 (ja) 半導体素子の製造方法
JP4286738B2 (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
CN114008743A (zh) 形成薄膜晶体管的方法
US11380801B2 (en) Process to reduce plasma induced damage
JP2002268085A (ja) 液晶表示装置の製造方法および製造装置
JPH09186113A (ja) シリサイド膜の形成方法及びシリサイド膜を有する半導体素子の製造方法
JP3167445B2 (ja) 薄膜トランジスタの製造方法
JP2962977B2 (ja) 薄膜トランジスタの製造方法
JP3489580B2 (ja) 冷電子放出素子の製造方法
JPH0487340A (ja) 薄膜トランジスタの製造方法
JPH06181311A (ja) 半導体装置及びその製造方法
JPH04214621A (ja) 薄膜トランジスタの製造方法
JPH0766414A (ja) 薄膜トランジスタの製造方法
JP2001127059A (ja) 絶縁体薄膜の製造方法と製造装置および半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040122

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040212

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050804

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080812

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090812

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090812

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100812

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110812

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120812

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees