JP3708399B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3708399B2 JP3708399B2 JP2000068285A JP2000068285A JP3708399B2 JP 3708399 B2 JP3708399 B2 JP 3708399B2 JP 2000068285 A JP2000068285 A JP 2000068285A JP 2000068285 A JP2000068285 A JP 2000068285A JP 3708399 B2 JP3708399 B2 JP 3708399B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- wiring
- notch
- semiconductor device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数の半導体素子を配線基板に搭載し、これら配線基板を積層し、素子基板に搭載してなる半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年の半導体装置のパッケージは、大容量化・高集積化・薄型化の要求により半導体素子を搭載した配線基板を積み重ねてパッケージングする傾向にある。例えば、複数の接続電極及びこの接続電極に電気的に接続されたリードとを有する複数の配線基板を用意し、複数の接続電極が前記配線基板の前記リードに電気的に接続された半導体素子をそれぞれの配線基板に搭載し、この半導体素子を搭載した配線基板を外部端子が形成された素子基板に積層して、配線基板の接続電極に外部端子を電気的に接続してなる半導体装置がある。
【０００３】
【発明が解決しようとする課題】
このように、特に薄型化の要求に対しては、素子や集積回路などが形成されたシリコン半導体などのチップが搭載された配線基板からなる半導体素子の厚さそのものが、例えば、５０μｍ程度に薄くなり、これら薄型の半導体素子を複数個重ねて位置合わせや搬送を行うことは、配線基板とチップからなる半導体素子の個々の反り状態のレベル違いなどにより非常に困難であった。
本発明は、このような事情によりなされたものであり、配線基板とチップからなる薄型の半導体素子を積層する時の位置合わせや搬送を容易に行うことができる半導体装置及びその製造方法を提供するものである。
【０００４】
【課題を解決するための手段】
本発明は、半導体チップを搭載した配線基板を半導体素子として複数個素子基板に積層した半導体装置において、前記素子基板に接している第１層の配線基板上のこれ以外の配線基板には切り欠きが形成され、前記第１層の配線基板上の前記切り欠きで囲まれた領域は、配線基板保持部として用いられることを特徴としている。積層された配線基板は、第１層の配線基板に設けられた配線基板保持部に吸着ヘッドの吸着ノズルで吸着されて搬送される。吸着ヘッドには位置決めピンを設けたり、位置決めピンに温度センサや荷重センサを取り付けてこれらの機能を持たせながら積層時の加工点管理を行うことができる。
このように、本発明は、複数の配線基板を積層する際の位置決め及び搬送を行う際の手段として、半導体製造装置のＸＹＺ軸を有する吸着ヘッドに複数の突起を設けている。この複数の突起は、吸着ノズル機能を有するものであり、また積層時の加熱温度を測定する為の測温機能もしくは積層時の加圧を測定する機能を有するものである。個々の突起が有する機能により、吸着による搬送、温度測定、荷重測定を実施することが可能となる。
【０００５】
すなわち、本発明の半導体装置は、複数の接続電極及びこの接続電極に電気的に接続されたリードとを有する複数の配線基板と、前記配線基板に搭載され、複数の接続電極が前記配線基板の前記リードに電気的に接続された少なくとも１つの半導体素子と、前記複数の配線基板が積層された状態で搭載され、前記配線基板の前記接続電極に電気的に接続された外部電極を有する素子基板とを具備し、前記素子基板に接している第１層の配線基板上のこの配線基板以外の配線基板には切り欠きが形成され、前記第１層の配線基板上の前記切り欠きで囲まれた領域は、配線基板保持部として用いられることを特徴としている。
前記複数の配線基板は、矩形状であり、且つ実質的に全て同じ形状であるようにしても良い。前記第１層の配線基板以外の配線基板は複数配置されており前記切り欠きは、各配線基板の同じ領域に形成されているようにしても良い。前記配線基板にはこの配線基板の前記接続電極と電気的に接続される前記外部端子が配置される外部端子用切り欠きが形成されているようにしても良い。前記切り欠きは、前記配線基板の向い合う１対の辺の少なくともいずれか一方に形成され、前記端子用切り欠きは、前記切り欠きが形成された辺と隣接する辺に形成されているようにしても良い。
【０００６】
本発明の半導体装置の製造方法は、複数の接続電極及びこの接続電極に電気的に接続されたリードとを有する複数の配線基板に前記リードに電気的に接続された少なくとも１つの半導体素子を搭載する工程と、前記配線基板が積層搭載される素子基板に外部端子を形成する工程と、前記少なくとも１つの半導体素子が搭載された配線基板の内、前記素子基板に直接接する第１層の配線基板を除いた配線基板の所定の位置に切り欠きを形成する工程と、前記第１層の配線基板を最下層にして前記複数の配線基板を積層する工程と、前記第１層の配線基板の前記切り欠きに囲まれた領域に吸着ノズルを吸着させて前記積層された配線基板を搬送し、これを素子基板に載置する工程と、前記素子基板及びこの素子基板に積層された前記複数の配線基板とを加熱加圧することによって前記外部端子を前記配線基板の接続電極に接続する工程とを具備したことを特徴としている。
【０００７】
【発明の実施の形態】
以下、図面を参照して発明の実施の形態を説明する。
まず、図１を参照して半導体装置を説明する。
図１は、半導体装置の断面図及び半導体装置を構成するチップを搭載した配線基板の断面図である。半導体装置は、高密度実装化を目的として半導体素子を積層して用いることが多くなっている。
図１（ａ）に示すように、チップが搭載された配線基板を用いた積層型半導体装置は、配線基板１〜４に集積回路などが形成されたチップ１１を搭載し、これら配線基板１〜４を積層して構成されている。配線基板１は、はんだ等からなる外部端子１８が取り付けられた、例えば、エポキシ樹脂等を材料にした素子基板１０に直接搭載される。この第１層の上に、これら配線基板２〜４を積層して外部端子１８を配線基板１〜４の半円切り欠きの周辺に形成された接続電極１６に電気的に接続する。この積層型半導体装置は、例えば、メモリに用いられる。
【０００８】
図１（ｂ）は、例えば、積層型半導体装置を構成する配線基板１の断面図である。配線基板１は、例えば、２５μｍ厚程度のポリイミドフィルムから構成されている。配線基板１の第１の面には厚さ２０μｍ程度のメッキが施された銅箔などからなる複数のリード１７が形成されている。配線基板１の端部に近い領域には各リード１７に接続された接続電極１５が形成されている。配線基板１の第２の面に形成されている接続電極１６は、裏面のリード１７に電気的に接続されている。接続電極１６は、配線基板１に形成された半円切り欠き部分を介して接続電極１５と電気的に接続されている。チップ１１は、厚さが５０μｍ程度である。このチップ１１は、配線基板１の第１の面に搭載される。リード１７の接続電極１５が接続されている先端とは反対側の先端部にチップ１１の接続電極（図示しない）上に形成された金バンプ１４が接合されている。また、配線基板１とチップ１１との間には金バンプ１４を含む接続部を被覆するようにエポキシ樹脂などのアンダーフィル樹脂封止体１３が形成されている。
【０００９】
また、後述するように、配線基板１には配線基板保持部を設けてあるが、他の配線基板２〜４にはこの保持部に相当する領域に本発明の特徴である切り欠きが形成されている。
次に、図２及び図３を参照して半導体素子を構成するチップ及びチップが搭載された配線基板の積層された状態を詳細に説明する。
図２は、チップが搭載された配線基板の斜視図、図３は、積層された状態の配線基板の斜視図である。この実施例では半導体装置として、４つの配線基板を積層する例を示しているが、本発明では、２つ以上ならどのような枚数でも可能である。
【００１０】
配線基板１〜４は、いずれも矩形で同じ形状を有しており、最下面の配線基板１を第１層として配線基板２〜３が順次積層されている。配線基板１〜４には集積回路などが形成されているチップ１１が搭載されている。図２及び図３は概略的に記載したのでチップ１１と配線基板１〜４とを電気的に接続する接続系の記載を省略している。これら配線基板１〜４には位置決めを行うための切り欠きが形成されている。切り欠きの形成方法は、第１層の配線基板１が他のものとは異なっている。これは、切り欠き６が第４層の配線基板４から第２層の配線基板２までに施されているのに対し、最下面となる第１層の配線基板１には施されていないところに特徴がある。切欠き６の形状は、半円状であることが好ましいが、位置決め効果が得られれば特に形状を限定するものではない。また、切り欠き５が配線基板全部に形成されている。切り欠き５は、切り欠き６が形成された辺とは隣接する辺に形成されている。
【００１１】
切り欠き５、６は、いずれも位置決め用に使用されるので吸着ヘッドのピンが配置されるが、切り欠き６に囲まれた第１層の配線基板１の吸着領域１２には、吸着ヘッドの吸着ノズルが吸着されて配線基板を保持する。したがって、この切り欠き６は、吸着用切り欠きとしても用いられる。また切り欠き５は、この部分に外部端子が形成配置されるので、外部端子用切り欠きとしても用いられる。
次に、図４及び図５を参照して図１に示される半導体装置の製造方法を説明する。
【００１２】
図４及び図５は、半導体装置の製造工程断面図である。まず、積層された配線基板を搭載する素子基板１０を用意する。素子基板１０は、例えば、エポキシ樹脂などを材料としている。この素子基板１０の主面にはんだペーストを印刷する（図４（ａ））。次に、印刷されたはんだペーストをリフローしてはんだボール１８を形成する（図４（ｂ））。なお、はんだペーストを使用せず、はんだボールを使用し、リフローによりボールを形成しても良い。次に、積層した配線基板１〜４を素子基板１０に載置する。このときはんだボール１８は、配線基板の切り欠き５に入るように配置する（図４（ｃ））。その後、素子基板１０と積層された配線基板１〜４とをヒートプレス１９により加熱加圧して図１に示す積層型半導体装置を形成する。はんだボール１８は、各配線基板の切り欠き５に形成されている接続電極１５、１６に接続され、外部端子を構成する。
【００１３】
次に、図６乃至図８を参照して半導体装置の製造方法を実施する半導体製造装置を説明する。
図６は、チップを搭載した配線基板の供給工程、切り欠き形成工程、配線基板積層工程、配線基板の素子基板への搭載工程及び積層された配線基板のプレス工程及び半導体装置の搬出までを処理する半導体製造装置の概略図である。図６において、チップを搭載した配線基板の供給工程は、供給装置、切り欠き形成工程は、切断装置、配線基板積層工程は、積層装置、配線基板の素子基板への搭載工程は、搬送装置及び積層された配線基板のプレス工程は加圧装置で行われる。
ウェーハ処理により素子、集積回路などが形成されたチップをウェーハから分離し、これを配線基板に搭載する。このように形成された複数の配線基板は、基板トレイ（供給装置）に乗せて半導体製造装置に搬送する。搬送された基板トレイは、複数の配線基板を搭載して、金型などの切断装置の近傍に搬送される。
【００１４】
切断装置（金型）では、配線基板１〜４を並べ金型により、図２に示す形状に切り欠きを形成する。配線基板１には、切り欠き５が対向する１対の辺に半円形状に整列させるように形成される。配線基板２、３、４には、切り欠き５が対向する１対の辺に半円形状に整列させるように形成されと共に切り欠き５が形成された辺とは隣接する辺に切り欠き６が形成される。切り欠き５、６は、いずれも位置決め用に使用される。また、この切り欠き６は、吸着用切り欠きとしても用いられる。切り欠き５は、この部分に外部端子が配置されるので外部端子用切り欠きとしても用いられる。
【００１５】
積層装置では、切り欠き加工された配線基板を順次積層して配線基板の積層体を形成する。第１層の配線基板１は、最下層に配置され、配線基板２〜４は、その上に順次積層され、図３に示す前記積層体が形成される。切り欠き５、６は、どの配線基板も同じ位置に形成されるので、積層体の切り欠きも重なって形成される。しかし、第１層の配線基板１には切り欠き６が形成されていないので、他の配線基板の切り欠きが形成されているされるべき領域は、吸着ノズルが吸着する領域として用いられる。
【００１６】
搬送装置では、積層された配線基板を積層体の状態で加圧装置まで搬送する。搬送装置としては、図７に示される位置決めヘッドを用いる。図７は、位置決めヘッドの側面図及び底面図である。位置決めヘッド７は、対向する１対の辺に形成された少なくとも２つの位置決め兼吸着ピン（吸着ノズル）８と複数の位置決め補助ピン９を有している。また、位置決め補助ピン９の一部に、温度センサもしくは荷重測定センサ機能を持たせて積層時の加工点管理を行うことができる。なお、位置決め兼吸着ピン８の方が位置決め補助ピン９より配線基板の厚さ分だけピン長さが異なっている。さらに、図７では位置決め補助ピン９は、１０本あるが、本数に関しては特に限定するものではない。
【００１７】
次に、図８を参照して配線基板の積層体を搬送する状態を説明する。
図８は、配線基板の積層体が装着された位置決めヘッドの断面図である。配線基板の積層体は、位置決めヘッド７が下降することによって、位置決め兼吸着ピンである吸着ノズル８及び位置決め補助ピン９によって、４個の配線基板１〜４が位置決めされ、吸着ノズル８が積層体の最下面となる第１の配線基板１と接触し、位置決め兼吸着ピン８内部からのバキューム２０によって、位置決め及び固定が終了すると共に、積層時には位置決め補助ピン９の一部の温度センサ又は荷重測定センサにより積層時の加工点管理を行うことが可能となる。
以上、実施例では配線基板とチップとの電気的な接続は、チップの接続電極上のバンプにより行われていたが、本発明は、このような方法に限定されず、例えば、両者の間に異方性導電樹脂フィルムを介在させ、これに導電路を形成する方法も可能である。異方性導電樹脂フィルムは、チップと配線基板との間に設けられるので両者の間の空間を密封する樹脂封止体の役割りを果たすことになる。
【００１８】
【発明の効果】
本発明の半導体装置は、以上の構成により、配線基板とチップからなる薄型の半導体素子を積層する時の位置合わせや搬送を容易に行うことができる。また、複数の配線基板を積層する際の位置決め及び搬送を行う際の手段として、半導体製造装置のＸＹＺ軸を有する吸着ヘッドに設けた複数の突起は、吸着ノズル機能を有するものであり、また積層時の加熱温度を測定する為の測温機能もしくは積層時の加圧を測定する機能を有するものである。個々の突起が有する機能により、吸着による搬送、温度測定、荷重測定を実施することが可能となる。
【図面の簡単な説明】
【図１】本発明の半導体装置の断面図及び半導体装置を構成するチップを搭載した配線基板の断面図。
【図２】本発明の半導体装置を構成する積層された配線基板の斜視図。
【図３】本発明の半導体装置を構成する配線基板の積層を説明する斜視図。
【図４】本発明の半導体装置の製造工程断面図。
【図５】本発明の半導体装置の製造工程断面図。
【図６】本発明の半導体製造装置の概略図。
【図７】本発明の半導体製造装置を構成する搬送装置の位置決めヘッドの側面図及び底面図。
【図８】図７の位置決めヘッドの配線基板を保持する状態を説明する断面図。
【符号の説明】
１、２、３、４・・・配線基板、 ５・・・外部端子用位置決め切り欠き、
６・・・吸着用位置決め切り欠き、 ７・・・位置決めヘッド、
８・・・位置決め兼吸着ピン（吸着ノズル）、
９・・・位置決め補助ピン、 １０・・・素子基板、
１１・・・チップ、 １２・・・吸着領域、
１３・・・アンダーフィル樹脂封止体、 １４・・・金バンプ、
１５、１６・・・接続電極、 １７・・・配線、 １８・・・外部端子、
１９・・・ヒートプレス、 ２０・・・バキューム。
【発明の属する技術分野】
本発明は、複数の半導体素子を配線基板に搭載し、これら配線基板を積層し、素子基板に搭載してなる半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年の半導体装置のパッケージは、大容量化・高集積化・薄型化の要求により半導体素子を搭載した配線基板を積み重ねてパッケージングする傾向にある。例えば、複数の接続電極及びこの接続電極に電気的に接続されたリードとを有する複数の配線基板を用意し、複数の接続電極が前記配線基板の前記リードに電気的に接続された半導体素子をそれぞれの配線基板に搭載し、この半導体素子を搭載した配線基板を外部端子が形成された素子基板に積層して、配線基板の接続電極に外部端子を電気的に接続してなる半導体装置がある。
【０００３】
【発明が解決しようとする課題】
このように、特に薄型化の要求に対しては、素子や集積回路などが形成されたシリコン半導体などのチップが搭載された配線基板からなる半導体素子の厚さそのものが、例えば、５０μｍ程度に薄くなり、これら薄型の半導体素子を複数個重ねて位置合わせや搬送を行うことは、配線基板とチップからなる半導体素子の個々の反り状態のレベル違いなどにより非常に困難であった。
本発明は、このような事情によりなされたものであり、配線基板とチップからなる薄型の半導体素子を積層する時の位置合わせや搬送を容易に行うことができる半導体装置及びその製造方法を提供するものである。
【０００４】
【課題を解決するための手段】
本発明は、半導体チップを搭載した配線基板を半導体素子として複数個素子基板に積層した半導体装置において、前記素子基板に接している第１層の配線基板上のこれ以外の配線基板には切り欠きが形成され、前記第１層の配線基板上の前記切り欠きで囲まれた領域は、配線基板保持部として用いられることを特徴としている。積層された配線基板は、第１層の配線基板に設けられた配線基板保持部に吸着ヘッドの吸着ノズルで吸着されて搬送される。吸着ヘッドには位置決めピンを設けたり、位置決めピンに温度センサや荷重センサを取り付けてこれらの機能を持たせながら積層時の加工点管理を行うことができる。
このように、本発明は、複数の配線基板を積層する際の位置決め及び搬送を行う際の手段として、半導体製造装置のＸＹＺ軸を有する吸着ヘッドに複数の突起を設けている。この複数の突起は、吸着ノズル機能を有するものであり、また積層時の加熱温度を測定する為の測温機能もしくは積層時の加圧を測定する機能を有するものである。個々の突起が有する機能により、吸着による搬送、温度測定、荷重測定を実施することが可能となる。
【０００５】
すなわち、本発明の半導体装置は、複数の接続電極及びこの接続電極に電気的に接続されたリードとを有する複数の配線基板と、前記配線基板に搭載され、複数の接続電極が前記配線基板の前記リードに電気的に接続された少なくとも１つの半導体素子と、前記複数の配線基板が積層された状態で搭載され、前記配線基板の前記接続電極に電気的に接続された外部電極を有する素子基板とを具備し、前記素子基板に接している第１層の配線基板上のこの配線基板以外の配線基板には切り欠きが形成され、前記第１層の配線基板上の前記切り欠きで囲まれた領域は、配線基板保持部として用いられることを特徴としている。
前記複数の配線基板は、矩形状であり、且つ実質的に全て同じ形状であるようにしても良い。前記第１層の配線基板以外の配線基板は複数配置されており前記切り欠きは、各配線基板の同じ領域に形成されているようにしても良い。前記配線基板にはこの配線基板の前記接続電極と電気的に接続される前記外部端子が配置される外部端子用切り欠きが形成されているようにしても良い。前記切り欠きは、前記配線基板の向い合う１対の辺の少なくともいずれか一方に形成され、前記端子用切り欠きは、前記切り欠きが形成された辺と隣接する辺に形成されているようにしても良い。
【０００６】
本発明の半導体装置の製造方法は、複数の接続電極及びこの接続電極に電気的に接続されたリードとを有する複数の配線基板に前記リードに電気的に接続された少なくとも１つの半導体素子を搭載する工程と、前記配線基板が積層搭載される素子基板に外部端子を形成する工程と、前記少なくとも１つの半導体素子が搭載された配線基板の内、前記素子基板に直接接する第１層の配線基板を除いた配線基板の所定の位置に切り欠きを形成する工程と、前記第１層の配線基板を最下層にして前記複数の配線基板を積層する工程と、前記第１層の配線基板の前記切り欠きに囲まれた領域に吸着ノズルを吸着させて前記積層された配線基板を搬送し、これを素子基板に載置する工程と、前記素子基板及びこの素子基板に積層された前記複数の配線基板とを加熱加圧することによって前記外部端子を前記配線基板の接続電極に接続する工程とを具備したことを特徴としている。
【０００７】
【発明の実施の形態】
以下、図面を参照して発明の実施の形態を説明する。
まず、図１を参照して半導体装置を説明する。
図１は、半導体装置の断面図及び半導体装置を構成するチップを搭載した配線基板の断面図である。半導体装置は、高密度実装化を目的として半導体素子を積層して用いることが多くなっている。
図１（ａ）に示すように、チップが搭載された配線基板を用いた積層型半導体装置は、配線基板１〜４に集積回路などが形成されたチップ１１を搭載し、これら配線基板１〜４を積層して構成されている。配線基板１は、はんだ等からなる外部端子１８が取り付けられた、例えば、エポキシ樹脂等を材料にした素子基板１０に直接搭載される。この第１層の上に、これら配線基板２〜４を積層して外部端子１８を配線基板１〜４の半円切り欠きの周辺に形成された接続電極１６に電気的に接続する。この積層型半導体装置は、例えば、メモリに用いられる。
【０００８】
図１（ｂ）は、例えば、積層型半導体装置を構成する配線基板１の断面図である。配線基板１は、例えば、２５μｍ厚程度のポリイミドフィルムから構成されている。配線基板１の第１の面には厚さ２０μｍ程度のメッキが施された銅箔などからなる複数のリード１７が形成されている。配線基板１の端部に近い領域には各リード１７に接続された接続電極１５が形成されている。配線基板１の第２の面に形成されている接続電極１６は、裏面のリード１７に電気的に接続されている。接続電極１６は、配線基板１に形成された半円切り欠き部分を介して接続電極１５と電気的に接続されている。チップ１１は、厚さが５０μｍ程度である。このチップ１１は、配線基板１の第１の面に搭載される。リード１７の接続電極１５が接続されている先端とは反対側の先端部にチップ１１の接続電極（図示しない）上に形成された金バンプ１４が接合されている。また、配線基板１とチップ１１との間には金バンプ１４を含む接続部を被覆するようにエポキシ樹脂などのアンダーフィル樹脂封止体１３が形成されている。
【０００９】
また、後述するように、配線基板１には配線基板保持部を設けてあるが、他の配線基板２〜４にはこの保持部に相当する領域に本発明の特徴である切り欠きが形成されている。
次に、図２及び図３を参照して半導体素子を構成するチップ及びチップが搭載された配線基板の積層された状態を詳細に説明する。
図２は、チップが搭載された配線基板の斜視図、図３は、積層された状態の配線基板の斜視図である。この実施例では半導体装置として、４つの配線基板を積層する例を示しているが、本発明では、２つ以上ならどのような枚数でも可能である。
【００１０】
配線基板１〜４は、いずれも矩形で同じ形状を有しており、最下面の配線基板１を第１層として配線基板２〜３が順次積層されている。配線基板１〜４には集積回路などが形成されているチップ１１が搭載されている。図２及び図３は概略的に記載したのでチップ１１と配線基板１〜４とを電気的に接続する接続系の記載を省略している。これら配線基板１〜４には位置決めを行うための切り欠きが形成されている。切り欠きの形成方法は、第１層の配線基板１が他のものとは異なっている。これは、切り欠き６が第４層の配線基板４から第２層の配線基板２までに施されているのに対し、最下面となる第１層の配線基板１には施されていないところに特徴がある。切欠き６の形状は、半円状であることが好ましいが、位置決め効果が得られれば特に形状を限定するものではない。また、切り欠き５が配線基板全部に形成されている。切り欠き５は、切り欠き６が形成された辺とは隣接する辺に形成されている。
【００１１】
切り欠き５、６は、いずれも位置決め用に使用されるので吸着ヘッドのピンが配置されるが、切り欠き６に囲まれた第１層の配線基板１の吸着領域１２には、吸着ヘッドの吸着ノズルが吸着されて配線基板を保持する。したがって、この切り欠き６は、吸着用切り欠きとしても用いられる。また切り欠き５は、この部分に外部端子が形成配置されるので、外部端子用切り欠きとしても用いられる。
次に、図４及び図５を参照して図１に示される半導体装置の製造方法を説明する。
【００１２】
図４及び図５は、半導体装置の製造工程断面図である。まず、積層された配線基板を搭載する素子基板１０を用意する。素子基板１０は、例えば、エポキシ樹脂などを材料としている。この素子基板１０の主面にはんだペーストを印刷する（図４（ａ））。次に、印刷されたはんだペーストをリフローしてはんだボール１８を形成する（図４（ｂ））。なお、はんだペーストを使用せず、はんだボールを使用し、リフローによりボールを形成しても良い。次に、積層した配線基板１〜４を素子基板１０に載置する。このときはんだボール１８は、配線基板の切り欠き５に入るように配置する（図４（ｃ））。その後、素子基板１０と積層された配線基板１〜４とをヒートプレス１９により加熱加圧して図１に示す積層型半導体装置を形成する。はんだボール１８は、各配線基板の切り欠き５に形成されている接続電極１５、１６に接続され、外部端子を構成する。
【００１３】
次に、図６乃至図８を参照して半導体装置の製造方法を実施する半導体製造装置を説明する。
図６は、チップを搭載した配線基板の供給工程、切り欠き形成工程、配線基板積層工程、配線基板の素子基板への搭載工程及び積層された配線基板のプレス工程及び半導体装置の搬出までを処理する半導体製造装置の概略図である。図６において、チップを搭載した配線基板の供給工程は、供給装置、切り欠き形成工程は、切断装置、配線基板積層工程は、積層装置、配線基板の素子基板への搭載工程は、搬送装置及び積層された配線基板のプレス工程は加圧装置で行われる。
ウェーハ処理により素子、集積回路などが形成されたチップをウェーハから分離し、これを配線基板に搭載する。このように形成された複数の配線基板は、基板トレイ（供給装置）に乗せて半導体製造装置に搬送する。搬送された基板トレイは、複数の配線基板を搭載して、金型などの切断装置の近傍に搬送される。
【００１４】
切断装置（金型）では、配線基板１〜４を並べ金型により、図２に示す形状に切り欠きを形成する。配線基板１には、切り欠き５が対向する１対の辺に半円形状に整列させるように形成される。配線基板２、３、４には、切り欠き５が対向する１対の辺に半円形状に整列させるように形成されと共に切り欠き５が形成された辺とは隣接する辺に切り欠き６が形成される。切り欠き５、６は、いずれも位置決め用に使用される。また、この切り欠き６は、吸着用切り欠きとしても用いられる。切り欠き５は、この部分に外部端子が配置されるので外部端子用切り欠きとしても用いられる。
【００１５】
積層装置では、切り欠き加工された配線基板を順次積層して配線基板の積層体を形成する。第１層の配線基板１は、最下層に配置され、配線基板２〜４は、その上に順次積層され、図３に示す前記積層体が形成される。切り欠き５、６は、どの配線基板も同じ位置に形成されるので、積層体の切り欠きも重なって形成される。しかし、第１層の配線基板１には切り欠き６が形成されていないので、他の配線基板の切り欠きが形成されているされるべき領域は、吸着ノズルが吸着する領域として用いられる。
【００１６】
搬送装置では、積層された配線基板を積層体の状態で加圧装置まで搬送する。搬送装置としては、図７に示される位置決めヘッドを用いる。図７は、位置決めヘッドの側面図及び底面図である。位置決めヘッド７は、対向する１対の辺に形成された少なくとも２つの位置決め兼吸着ピン（吸着ノズル）８と複数の位置決め補助ピン９を有している。また、位置決め補助ピン９の一部に、温度センサもしくは荷重測定センサ機能を持たせて積層時の加工点管理を行うことができる。なお、位置決め兼吸着ピン８の方が位置決め補助ピン９より配線基板の厚さ分だけピン長さが異なっている。さらに、図７では位置決め補助ピン９は、１０本あるが、本数に関しては特に限定するものではない。
【００１７】
次に、図８を参照して配線基板の積層体を搬送する状態を説明する。
図８は、配線基板の積層体が装着された位置決めヘッドの断面図である。配線基板の積層体は、位置決めヘッド７が下降することによって、位置決め兼吸着ピンである吸着ノズル８及び位置決め補助ピン９によって、４個の配線基板１〜４が位置決めされ、吸着ノズル８が積層体の最下面となる第１の配線基板１と接触し、位置決め兼吸着ピン８内部からのバキューム２０によって、位置決め及び固定が終了すると共に、積層時には位置決め補助ピン９の一部の温度センサ又は荷重測定センサにより積層時の加工点管理を行うことが可能となる。
以上、実施例では配線基板とチップとの電気的な接続は、チップの接続電極上のバンプにより行われていたが、本発明は、このような方法に限定されず、例えば、両者の間に異方性導電樹脂フィルムを介在させ、これに導電路を形成する方法も可能である。異方性導電樹脂フィルムは、チップと配線基板との間に設けられるので両者の間の空間を密封する樹脂封止体の役割りを果たすことになる。
【００１８】
【発明の効果】
本発明の半導体装置は、以上の構成により、配線基板とチップからなる薄型の半導体素子を積層する時の位置合わせや搬送を容易に行うことができる。また、複数の配線基板を積層する際の位置決め及び搬送を行う際の手段として、半導体製造装置のＸＹＺ軸を有する吸着ヘッドに設けた複数の突起は、吸着ノズル機能を有するものであり、また積層時の加熱温度を測定する為の測温機能もしくは積層時の加圧を測定する機能を有するものである。個々の突起が有する機能により、吸着による搬送、温度測定、荷重測定を実施することが可能となる。
【図面の簡単な説明】
【図１】本発明の半導体装置の断面図及び半導体装置を構成するチップを搭載した配線基板の断面図。
【図２】本発明の半導体装置を構成する積層された配線基板の斜視図。
【図３】本発明の半導体装置を構成する配線基板の積層を説明する斜視図。
【図４】本発明の半導体装置の製造工程断面図。
【図５】本発明の半導体装置の製造工程断面図。
【図６】本発明の半導体製造装置の概略図。
【図７】本発明の半導体製造装置を構成する搬送装置の位置決めヘッドの側面図及び底面図。
【図８】図７の位置決めヘッドの配線基板を保持する状態を説明する断面図。
【符号の説明】
１、２、３、４・・・配線基板、 ５・・・外部端子用位置決め切り欠き、
６・・・吸着用位置決め切り欠き、 ７・・・位置決めヘッド、
８・・・位置決め兼吸着ピン（吸着ノズル）、
９・・・位置決め補助ピン、 １０・・・素子基板、
１１・・・チップ、 １２・・・吸着領域、
１３・・・アンダーフィル樹脂封止体、 １４・・・金バンプ、
１５、１６・・・接続電極、 １７・・・配線、 １８・・・外部端子、
１９・・・ヒートプレス、 ２０・・・バキューム。
Claims (6)
- 複数の接続電極及びこの接続電極に電気的に接続されたリードとを有する複数の配線基板と、
前記配線基板に搭載され、複数の接続電極が前記配線基板の前記リードに電気的に接続された少なくとも１つの半導体素子と、
前記複数の配線基板が積層された状態で搭載され、前記配線基板の前記接続電極に電気的に接続された外部電極を有する素子基板とを具備し、
前記素子基板に接している第１層の配線基板上のこの配線基板以外の配線基板には切り欠きが形成され、前記第１層の配線基板上の前記切り欠きで囲まれた領域は、配線基板保持部として用いられることを特徴とする半導体装置。 - 前記複数の配線基板は、矩形状であり、且つ実質的に全て同じ形状であることを特徴とする請求項１に記載の半導体装置。
- 前記第１層の配線基板以外の配線基板は複数配置されており、前記切り欠きは、各配線基板の同じ領域に形成されていることを特徴とする請求項２に記載の半導体装置。
- 前記配線基板にはこの配線基板の前記接続電極と電気的に接続される前記外部端子が配置される外部端子用切り欠きが形成されていることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
- 前記切り欠きは、前記配線基板の向い合う１対の辺の少なくともいずれか一方に形成され、前記端子用切り欠きは、前記切り欠きが形成された辺と隣接する辺に形成されていることを特徴とする請求項２乃至請求項４のいずれかに記載の半導体装置。
- 複数の接続電極及びこの接続電極に電気的に接続されたリードとを有する複数の配線基板に前記リードに電気的に接続された少なくとも１つの半導体素子を搭載する工程と、
前記配線基板が積層搭載される素子基板に外部端子を形成する工程と、
前記少なくとも１つの半導体素子が搭載された配線基板の内、前記素子基板に直接接する第１層の配線基板を除いた配線基板の所定の位置に切り欠きを形成する工程と、
前記第１層の配線基板を最下層にして前記複数の配線基板を積層する工程と、前記第１層の配線基板の前記切り欠きに囲まれた領域に吸着ノズルを吸着させて前記積層された配線基板を搬送し、これを素子基板に載置する工程と、
前記素子基板及びこの素子基板に積層された前記複数の配線基板とを加熱加圧することによって前記外部端子を前記配線基板の接続電極に接続する工程とを具備したことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000068285A JP3708399B2 (ja) | 2000-03-13 | 2000-03-13 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000068285A JP3708399B2 (ja) | 2000-03-13 | 2000-03-13 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001257308A JP2001257308A (ja) | 2001-09-21 |
| JP3708399B2 true JP3708399B2 (ja) | 2005-10-19 |
Family
ID=18587355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000068285A Expired - Fee Related JP3708399B2 (ja) | 2000-03-13 | 2000-03-13 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3708399B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3853634B2 (ja) * | 2001-10-29 | 2006-12-06 | シャープ株式会社 | 半導体装置用基板およびこれを用いた半導体装置ならびに積層構造体 |
| JP2008282895A (ja) * | 2007-05-09 | 2008-11-20 | Sanae Murakami | 半導体パッケージ |
| JP5215244B2 (ja) * | 2009-06-18 | 2013-06-19 | 新光電気工業株式会社 | 半導体装置 |
| JP5232213B2 (ja) * | 2010-12-03 | 2013-07-10 | シャープ株式会社 | 裏面電極型太陽電池セル、太陽電池モジュール、太陽電池ウェハおよび太陽電池モジュールの製造方法 |
-
2000
- 2000-03-13 JP JP2000068285A patent/JP3708399B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001257308A (ja) | 2001-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7915718B2 (en) | Apparatus for flip-chip packaging providing testing capability | |
| JP5151053B2 (ja) | 半導体装置の製造方法 | |
| US20070120243A1 (en) | Assembly jig and manufacturing method of multilayer semiconductor device | |
| US6426549B1 (en) | Stackable flex circuit IC package and method of making same | |
| US6388333B1 (en) | Semiconductor device having protruding electrodes higher than a sealed portion | |
| US8188585B2 (en) | Electronic device and method for producing a device | |
| JP4225036B2 (ja) | 半導体パッケージ及び積層型半導体パッケージ | |
| US6100113A (en) | Very thin multi-chip-package and method of mass producing the same | |
| JP4766050B2 (ja) | 電子回路装置の製造方法 | |
| JP2013021058A (ja) | 半導体装置の製造方法 | |
| KR20060107938A (ko) | 상보형 패키지 쌍 유닛과 멀티패키지 모듈 및 그 제작 방법 | |
| US10804190B2 (en) | Multi-chip module and method for manufacturing same | |
| JP2001185578A (ja) | 半導体装置 | |
| KR100510316B1 (ko) | 반도체 장치 및 그 제조방법, 회로기판 및 전자기기 | |
| JP2004119729A (ja) | 回路装置の製造方法 | |
| JP3708399B2 (ja) | 半導体装置及びその製造方法 | |
| JP3450477B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04304693A (ja) | チップ実装体と複合チップ実装体 | |
| JP3710003B2 (ja) | 実装基板及び実装基板の製造方法 | |
| JPH118474A (ja) | 多層基板の製造方法 | |
| JP2008311347A (ja) | 半導体モジュール及びその製造方法 | |
| TWI324385B (en) | Multiple die integrated circuit package | |
| JP2001345132A (ja) | 異方導電シート体およびそれを用いたパッケージ構造ならびに半導体装置 | |
| JPH04329659A (ja) | 混成集積回路装置およびその製造方法 | |
| TWI229427B (en) | Multi-chip semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040309 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050725 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050728 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050803 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130812 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |