JP2008282895A - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP2008282895A
JP2008282895A JP2007124172A JP2007124172A JP2008282895A JP 2008282895 A JP2008282895 A JP 2008282895A JP 2007124172 A JP2007124172 A JP 2007124172A JP 2007124172 A JP2007124172 A JP 2007124172A JP 2008282895 A JP2008282895 A JP 2008282895A
Authority
JP
Japan
Prior art keywords
memory
silicon interposer
memory controller
semiconductor package
rewiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007124172A
Other languages
English (en)
Inventor
Sanae Murakami
早苗 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP2007124172A priority Critical patent/JP2008282895A/ja
Publication of JP2008282895A publication Critical patent/JP2008282895A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Semiconductor Memories (AREA)

Abstract

【課題】制御速度を向上させて、情報処理作業の迅速化を図る。
【解決手段】左右の側壁に夫々所要数の半円状の切欠部３、３、３・・・を設けたシリコンインターポーザー２の表裏両面に、印刷によって再配線回路４、５を形成する。また該再配線回路４、５を前記切欠部３、３、３・・・内に施したメッキ６、６により電気的に接続する。シリコンインターポーザー２の中央にメモリコントローラＩＣ７を形成して前記再配線回路５に接続する。シリコンインターポーザー２の表面にメモリＩＣ８を載せ、その電極部をはんだバンプ９、９、９をもって前記再配線回路４に接続する。
【選択図】図３

Description

本発明は、メモリＩＣと該メモリＩＣを制御するメモリコントローラＩＣとを一体化し、パーソナルコンピュータやデジタルスチルカメラ等に着脱可能に装着して使用するシリコンディスク或いはメモリーカードと称される外部記憶装置の部品として用いられる半導体パッケージに関するものである。
パーソナルコンピュータやデジタルスチルカメラ等に着脱可能に装着して使用するシリコンディスク或いはメモリーカードと称される外部記憶装置には、その部品として、絶縁基板と、メモリＩＣと、該メモリＩＣを制御するメモリコントローラＩＣを使用した半導体パッケージが用いられる。
図５には斯かる半導体パッケージの従来例を示しており、図において１００は半導体パッケージである。そして、該半導体パッケージ１００は、絶縁基板１０１の上に絶縁性接着剤１０２を介してメモリＩＣ１０３を載せると共に、更に該メモリＩＣ１０３の上に絶縁性接着剤１０４を介してメモリコントローラＩＣ１０５を載せ、これら重なったメモリＩＣ１０３とメモリコントローラＩＣ１０５の夫々の電極パッド１０３ａ、１０３ａ、１０５ａ、１０５ａをワイヤー１０６、１０７をもって絶縁基板１０１の上面に形成した再配線回路１０８の電極部１０８ａに接続し、この状態において封止樹脂１０９によりモールドしてなるものである。
しかし、斯かる従来の半導体パッケージには、次の如き問題点がある。それは、メモリＩＣ１０３とメモリコントローラＩＣ１０５との電気的接続を、ワイヤー１０６、１０７を介して行っていることによるものである。このようにワイヤー１０６、１０７を介して電気的な接続を行う場合には、どうしても厚みが大きくなり、自ずと部品自体が大嵩となるため、使用できる製品に限界がある。また、メモリコントローラＩＣ１０５によるメモリＩＣ１０３に対する制御速度が遅く、情報処理作業を迅速に行うことができない。
本発明は上記の点に鑑みなされたものであって、メモリコントローラＩＣとメモリＩＣとの電気的接続を直接的に行うようになして、従来に比してはるかに小型化すると共に、制御速度を向上させることができ、もって情報処理作業の迅速化を図ることができるようになした半導体パッケージを提供せんとするものである。
而して、本発明の要旨とするところは、メモリコントローラＩＣのシリコンインターポーザー部分の左右の側壁に夫々所要数の半円状の切欠部を設けると共に、該シリコンインターポーザー部分の表裏両面に再配線回路を形成し、該シリコンインターポーザー部分の表裏両面の再配線回路を前記切欠部内にメッキ等により施した導体により電気的に接続し、前記メモリコントローラＩＣを前記再配線回路に接続する一方、前記メモリコントローラＩＣの表面にメモリＩＣを載せ、該メモリＩＣの電極部をはんだバンプをもって前記再配線回路に接続してなることを特徴とする半導体パッケージにある。尚、前記メモリコントローラＩＣはシリコンインターポーザーの中央に設けることが望ましい。
本発明は上記の如き構成であり、メモリＩＣをメモリコントローラＩＣの表面に載せ、その電極部をはんだバンプをもってシリコンインターポーザーに形成された再配線回路に接続したものであるから、メモリコントローラＩＣとメモリＩＣとの電気的接続を直接化することができるものである。したがって、従来のワイヤーを介して行う場合に比してはるかに小型化することができると共に、制御速度を向上させることができ、もって情報処理作業の迅速化を図ることができるものである。
本発明を実施するための最良の形態は、メモリコントローラＩＣのシリコンインターポーザー部分の左右の側壁に夫々所要数の半円状の切欠部を設けると共に、前記シリコンインターポーザーの表裏両面に再配線回路を形成すると共に、該表裏両面の再配線回路を前記切欠部内に施したメッキ等により施した導体により電気的に接続し、前記メモリコントローラＩＣの表面にメモリＩＣを載せ、該メモリＩＣの電極部をはんだバンプをもって前記再配線回路に接続することにある。尚、前記メモリコントローラＩＣはシリコンインターポーザーの中央部に設けることが望ましい。
以下、本発明の実施例について説明する。
図１は本発明の一実施例の斜視図、図２は同平面図、図３は図２中Ａ−Ａ線断面図である。
図中、１は半導体パッケージである。２はシリコンインターポーザーである。また、該シリコンインターポーザー２は、左右の側壁に夫々所要数の半円状の切欠部３、３、３・・・を設けている。更にまた、該シリコンインターポーザー２は、その表裏両面に印刷によって再配線回路４、５を形成すると共に、該表裏両面の再配線回路４、５を前記切欠部３、３、３・・・内に施した銅メッキ６、６によって電気的に接続している。尚、メモリコントローラＩＣにおけるシリコンインターポーザー２はダイニングラインを大きめにとり、その空間部をインターポーザーとしたものである。
７は前記シリコンインターポーザー２の裏面中央に形成したメモリコントローラＩＣである。したがって、メモリコントローラＩＣとメモリＩＣ８との間にはシリコンインターポーザーの一部が介在している。そしてまた、該メモリコントローラＩＣ７は、前記シリコンインターポーザー２に形成した再配線回路５に接続している。
８は前記シリコンインターポーザー２の表面に載せたメモリＩＣであり、その電極部（図示せず。）をはんだバンプ９、９、９・・・をもって前記シリコンインターポーザー２の表面に形成した再配線回路４に接続している。尚、該メモリＩＣ８は、図示はしないが、電極部に接続された再配線回路８を形成すると共に該再配線回路上にはんだ等の導電材による熱応力緩和ポストを形成し、該熱応力緩和ポスト上にはんだバンプを形成してなるものである。
上記実施例によれば、メモリコントローラＩＣ７とメモリＩＣ８との電気的接続を直接化することができるものである。したがって、従来のワイヤーを介して行う、所謂ワイヤボンディングの場合に比してはるかに小型化することができると共に、制御速度を向上させることができ、もって情報処理作業の迅速化を図ることができるものである。
以下、本発明の第２実施例について説明する。
図４は本発明の第２実施例の断面図である。
この実施例が第１実施例と異なる点は、第１実施例ではメモリコントローラＩＣ７とメモリＩＣ８との間にインターポーザーの一部が介在しているが、第２実施例ではインターポーザーの中央部に、これが存在しないように形成した点である。その他の構成は、第１実施例と同様であるので、同一の部材には同一の符号を付して詳細な説明は省略する。
本発明の第１実施例の斜視図である。 本発明の第１実施例の平面図である。 図２中Ａ−Ａ線断面図である。 本発明の第２実施例の断面図である。 従来方法を示す説明図である。
符号の説明
１ 半導体パッケージ
２ シリコンインターポーザー
３、３、３ 半円状の切欠部
４、５ 再配線回路
６ 銅メッキ
７ メモリコントローラＩＣ
８ メモリＩＣ
９、９、９ はんだバンプ

Claims (3)

  1. メモリコントローラＩＣのシリコンインターポーザー部分の左右の側壁に夫々所要数の半円状の切欠部を設けると共に、該シリコンインターポーザー部分の表裏両面に再配線回路を形成し、該シリコンインターポーザー部分の表裏両面の再配線回路を前記切欠部内にメッキ等により施した導体により電気的に接続し、前記メモリコントローラＩＣを前記再配線回路に接続する一方、前記メモリコントローラＩＣの表面にメモリＩＣを載せ、該メモリＩＣの電極部をはんだバンプをもって前記再配線回路に接続してなることを特徴とする半導体パッケージ。
  2. 前記シリコンインターポーザーの中央部にメモリコントローラＩＣを形成してなることを特徴とする請求項１記載の半導体パッケージ。
  3. 前記シリコンインターポーザーの裏面中央部にメモリコントローラＩＣを形成してなることを特徴とする請求項１記載の半導体パッケージ。
JP2007124172A 2007-05-09 2007-05-09 半導体パッケージ Pending JP2008282895A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007124172A JP2008282895A (ja) 2007-05-09 2007-05-09 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007124172A JP2008282895A (ja) 2007-05-09 2007-05-09 半導体パッケージ

Publications (1)

Publication Number Publication Date
JP2008282895A true JP2008282895A (ja) 2008-11-20

Family

ID=40143485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007124172A Pending JP2008282895A (ja) 2007-05-09 2007-05-09 半導体パッケージ

Country Status (1)

Country Link
JP (1) JP2008282895A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140089609A1 (en) * 2012-09-26 2014-03-27 Advanced Micro Devices, Inc. Interposer having embedded memory controller circuitry

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291250A (ja) * 1993-04-06 1994-10-18 Nec Corp 半導体集積回路およびその形成方法
JP2000091496A (ja) * 1998-09-10 2000-03-31 Casio Comput Co Ltd 半導体装置及びその製造方法
JP2001257308A (ja) * 2000-03-13 2001-09-21 Toshiba Corp 半導体装置及びその製造方法
JP2004221372A (ja) * 2003-01-16 2004-08-05 Seiko Epson Corp 半導体装置、半導体モジュール、電子機器、半導体装置の製造方法および半導体モジュールの製造方法
JP2005101186A (ja) * 2003-09-24 2005-04-14 Seiko Epson Corp 積層型半導体集積回路
JP2005122823A (ja) * 2003-10-16 2005-05-12 Elpida Memory Inc 半導体装置および半導体チップ制御方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291250A (ja) * 1993-04-06 1994-10-18 Nec Corp 半導体集積回路およびその形成方法
JP2000091496A (ja) * 1998-09-10 2000-03-31 Casio Comput Co Ltd 半導体装置及びその製造方法
JP2001257308A (ja) * 2000-03-13 2001-09-21 Toshiba Corp 半導体装置及びその製造方法
JP2004221372A (ja) * 2003-01-16 2004-08-05 Seiko Epson Corp 半導体装置、半導体モジュール、電子機器、半導体装置の製造方法および半導体モジュールの製造方法
JP2005101186A (ja) * 2003-09-24 2005-04-14 Seiko Epson Corp 積層型半導体集積回路
JP2005122823A (ja) * 2003-10-16 2005-05-12 Elpida Memory Inc 半導体装置および半導体チップ制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140089609A1 (en) * 2012-09-26 2014-03-27 Advanced Micro Devices, Inc. Interposer having embedded memory controller circuitry

Similar Documents

Publication Publication Date Title
US7687903B2 (en) Power module and method of fabricating the same
US8785245B2 (en) Method of manufacturing stack type semiconductor package
JP5420505B2 (ja) 半導体装置の製造方法
JP4068974B2 (ja) 半導体装置
US20150061095A1 (en) Package-on-package devices, methods of fabricating the same, and semiconductor packages
TWI330872B (en) Semiconductor device
US20120199981A1 (en) Semiconductor device and method of fabricating the semiconductor device
KR20080095187A (ko) 패키지 적층을 위한 집적회로 패키지 시스템
JP2004071670A (ja) Ｉｃパッケージ、接続構造、および電子機器
US10582617B2 (en) Method of fabricating a circuit module
US8836093B2 (en) Lead frame and flip chip package device thereof
JP2013526770A (ja) ワイドバスメモリ及びシリアルメモリをチップ・スケール・パッケージフットプリント内のプロセッサに取り付けるための方法
JP4956643B2 (ja) 単層ボードオンチップパッケージ基板の製造方法
JP2007221045A (ja) マルチチップ構造を採用した半導体装置
JP2008282895A (ja) 半導体パッケージ
KR20190105343A (ko) 패키지 온 패키지의 제조방법 및 그의 본딩 장치
KR20100099778A (ko) 반도체 패키지 및 이의 제조 방법
TWI767957B (zh) 用於銲線接合應用之封裝結構中的中介層設計
JP4174008B2 (ja) 半導体装置
JP7454345B2 (ja) 半導体装置及びその製造方法、ならびに電子機器
JP7085974B2 (ja) 半導体装置
KR100216061B1 (ko) 반도체 패키지
JP2009164653A (ja) マルチチップモジュール
JP2006261463A (ja) 電子部品の実装構造、該実装構造を備えた記録装置、電子機器、並びに電子部品の実装方法
JP2016119379A (ja) 半導体装置及び電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120326

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120717