JP3708086B2 - Switching power supply controller and switching power supply - Google Patents

Switching power supply controller and switching power supply Download PDF

Info

Publication number
JP3708086B2
JP3708086B2 JP2003074275A JP2003074275A JP3708086B2 JP 3708086 B2 JP3708086 B2 JP 3708086B2 JP 2003074275 A JP2003074275 A JP 2003074275A JP 2003074275 A JP2003074275 A JP 2003074275A JP 3708086 B2 JP3708086 B2 JP 3708086B2
Authority
JP
Japan
Prior art keywords
signal
component
control
current
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003074275A
Other languages
Japanese (ja)
Other versions
JP2004282961A (en
Inventor
武 上松
浩司 川崎
考一 今井
幸一郎 三浦
研 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2003074275A priority Critical patent/JP3708086B2/en
Priority to US10/797,150 priority patent/US7075278B2/en
Publication of JP2004282961A publication Critical patent/JP2004282961A/en
Application granted granted Critical
Publication of JP3708086B2 publication Critical patent/JP3708086B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、スイッチング電源装置用制御装置及びスイッチング電源装置に関する。
【０００２】
【従来の技術】
スイッチング電源装置は、小型軽量かつ高効率等の特長を有しており、各種機器に組み込まれているマイコンやパソコン等の電源として幅広く利用されている。これらパソコン等では、低電圧化及び高速処理化が進み、消費電流が増加する一方である。そのため、スイッチング電源装置では、パソコン等における処理負荷に応じて、負荷電流が急減に増大したりあるいは減少したりする。また、スイッチング電源装置は、広い入力電圧範囲に対応が容易という特長を有しており、世界数カ国で対応可能な電源や入力電圧の仕様設定が広い電源としても利用されている。スイッチング電源装置では、パソコン等の負荷に応じた目標電圧となるように、このような負荷電流や入力電圧の変化に対して安定した出力電圧を補償する必要がある。さらに、負荷電流や入力電圧の急激な変化に対して出力電圧が過渡応答となった場合でも、スイッチング電源装置では、安定した状態に迅速に回復することが求められている。
【０００３】
そのために、スイッチング電源装置は、デジタル制御方式のコントローラＩＣ[Integrated Circuit]等の制御装置を備えており、この制御装置によりＦＥＴ[Field Effect Transistor]等のスイッチング素子を高速にオン／オフする。制御装置では、電圧モード制御や電流モード制御によるフィードバック制御により、スイッチング電源装置の出力電圧等に基づいてスイッチング素子をオン／オフするためのＰＷＭ[Pulse Width Modulation]信号を生成している。
【０００４】
例えば、Ｐ[Propotional]制御（比例制御）による電流モード制御の場合、制御装置では、目標電流信号と平滑回路のインダクタンスに流れる電流を検出した電流信号とを比較し、そのインダクタンス電流信号が目標電流信号に達するまでの期間をハイ信号とし、達した後の期間をロー信号とするＰＷＭ信号を生成する。目標電流信号は、目標電圧からスイッチング電源装置において検出した出力電圧を減算し、その減算値にＰ制御の利得を乗算した信号である。
【０００５】
デジタル制御方式の場合、出力電圧やインダクタンス電流をＡ／Ｄ変換した後に制御装置に入力しなければならない。インダクタンス電流はスイッチング素子の高速のオン／オフに応じて増減するので、Ａ／Ｄ変換を行うと、変換による遅れが発生する。そのため、制御装置で比較処理を行うときには、そのＡ／Ｄ変換による時間遅れを含んだインダクタンス電流を用いることになり、実際にインダクタンスに流れている電流に対応したＰＷＭ信号を生成することができない。そこで、装置内部で生成しているＰＷＭ信号によってインダクタンス電流を推定し、その推定電流を用いて電流モード制御を行う制御装置もある（特許文献１参照）。
【０００６】
【特許文献１】
特表２００２−５３００３６号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、推定電流の場合、実際のインダクタンス電流に比べて直流成分が大きく、高精度なＰＷＭ信号を生成することができない。そのため、従来の制御装置では、インダクタンスに流れる電流を検出し、その検出したインダクタンス電流によって推定電流を補正している。したがって、従来の制御装置では、実際のインダクタンス電流を用いて電流モード制御を行う場合にも、あるいは、推定電流を用いて電流モード制御を行う場合にも、インダクタンスの電流を検出する手段が必要となる。ところが、スイッチング電源装置は、小型軽量化が望まれているにもかかわらず、電流モード制御を行う場合、電圧モード制御に比べて電流検出手段が必要となって装置が大型化する。
【０００８】
そこで、本発明は、インダクタンス電流を検出する手段が無くても電流モード制御が可能なスイッチング電源装置用制御装置及びスイッチング電源装置を提供することを課題とする。
【０００９】
【課題を解決するための手段】
本発明に係るスイッチング電源装置用制御装置は、デジタル変換されたスイッチング電源装置における出力電圧と目標電圧とに基づいて制御信号を設定する制御信号設定手段と、スイッチング電源装置のスイッチング素子を制御するための駆動信号におけるスイッチング素子のオン期間をアップ係数に基づいて一定時間毎にカウントアップし、駆動信号におけるスイッチング素子のオフ期間をダウン係数に基づいて一定時間毎にカウントダウンするアップダウンカウンタによりスイッチング電源装置の平滑回路のインダクタンスに流れる電流を推定し、推定電流信号を生成する電流推定手段と、電流推定手段で推定した推定電流信号に含まれる直流成分を抽出し、推定電流信号から直流成分を除去する直流成分除去手段と、直流成分除去手段で抽出する直流成分を所定時間毎にリセットする直流成分リセット手段と、制御信号設定手段で設定した制御信号と直流成分除去手段で直流成分を除去した後の推定電流信号とを比較し、当該直流成分を除去した推定電流信号が制御信号に達するか否かを検出する比較手段とを含むことを特徴とする。
【００１０】
このスイッチング電源装置用制御装置は、電流モード制御によるフィードバック制御によって出力電圧を目標電圧に制御するために、Ａ／Ｄ変換されたスイッチング電源装置の出力電圧が入力され、制御信号設定手段によりその出力電圧と目標電圧とから制御信号を生成する。また、制御装置では、電流推定手段に駆動信号をフィードバックさせ、電流推定手段により駆動信号に基づいてスイッチング電源装置におけるインダクタンス電流を推定して推定電流信号を生成する。さらに、制御装置では、直流成分除去手段により推定電流信号から直流成分を抽出し、その推定電流信号から直流成分を除去する。この際、制御装置では、直流成分リセット手段により抽出する直流成分を所定時間毎にリセットしている。そして、制御装置では、直流成分除去後の推定電流信号と制御信号とを比較手段に入力し、比較手段により直流成分除去後の推定電流信号と制御信号とを比較し、直流成分除去後の推定電流信号が制御信号に達するか否かを判定する。そして、制御装置では、直流成分除去後の推定電流信号が制御信号に達しない期間をスイッチング素子をオンする信号とし、達した後の期間をスイッチング素子をオフする信号として駆動信号を生成する。このように、この制御装置では、装置内で生成している駆動信号により推定電流信号を生成し、この推定電流信号を用いて電流モード制御を行っているので、Ａ／Ｄ変換による処理遅れが発生しない。さらに、制御装置では、推定電流信号から直流成分を抽出し、その直流成分を除去した推定電流信号を用いているので、実際のインダクタンス電流との直流成分の違いを低減できる。特に、制御装置では、抽出する直流成分を所定時間毎にリセットしているので、直流成分除去手段において累積している直流成分をリセットすることができる。そのため、制御装置は、インダクタンス電流を検出する手段を備えないにもかかわらず、インダクタンス電流を推定することによって電流モード制御が可能であるとともに、推定電流の精度も高く、高精度な駆動信号を生成することができる。ちなみに、累積する直流成分をリセットしない場合、推定電流信号が無限大に大きくなり、制御不能となる。
【００１１】
なお、駆動信号は、スイッチング電源装置のスイッチング素子をオン／オフするための信号であり、例えば、ＰＷＭ信号である。制御信号は、電流モード制御によるフィードバック制御を行うための信号であり、スイッチング電源装置において実際に検出した出力電圧と目標電圧とに基づく信号であり、比較手段に入力されて直流成分除去後の推定電流信号と比較される信号である。推定電流信号は、電流モード制御によるフィードバック制御を行うための信号であり、スイッチング電源装置のインダクタンス電流を駆動信号に基づいて推定した信号である。所定時間は、直流成分除去手段において抽出する直流成分をリセットする時間間隔を示す時間であり、スイッチング電源装置の出力側のコンデンサ容量や制御装置におけるゼロクロス周波数等を考慮して設定される。
【００１２】
本発明の上記スイッチング電源装置用制御装置は、直流成分除去手段を、推定電流信号から直流成分を抽出するローパスフィルタと、電流推定手段で生成した推定電流信号からローパスフィルタで抽出した直流成分を減算する減算器とを含む構成としてもよい。
【００１３】
このスイッチング電源装置用制御装置は、直流成分除去手段の具体的な構成としてデジタルのローパスフィルタと減算器とを備えている。制御装置では、ローパスフィルタによって推定電流信号から直流成分を抽出し、減算器によって推定電流信号から抽出した直流成分を減算する。
【００１４】
本発明の上記スイッチング電源装置用制御装置は、直流成分リセット手段を、ローパスフィルタにリセット信号を入力し、ローパスフィルタの遅延器の出力を所定時間毎にリセットするように構成してもよい。
【００１５】
このスイッチング電源装置用制御装置は、ローパスフィルタにリセット信号を入力し、このリセット信号に応じてローパスフィルタの遅延器の出力をリセットすることによって、ローパスフィルタの出力である直流成分をリセットする。このように、制御装置では、デジタルのローパスフィルタによって直流成分を抽出する場合、このローパスフィルタにリセット信号を入力するだけで簡単に直流成分をリセットすることができる。
【００１６】
なお、リセット信号は、ローパスフィルタで抽出する直流成分をリセットするための信号であり、所定時間毎にリセットするための信号がセットされている。
【００１７】
本発明の上記スイッチング電源装置用制御装置は、所定時間を、駆動信号の周期の整数倍にすると好適である。
【００１８】
このスイッチング電源装置用制御装置は、直流成分をリセットするための所定時間を駆動信号の周期の整数倍に設定することによって、駆動信号の周期数をカウントするカウンタ等によって所定時間の設定手段を簡単化に構成することができる。
【００１９】
本発明の上記スイッチング電源装置用制御装置は、電流推定手段を、駆動信号におけるスイッチング素子のオン期間をアップ係数に基づいて一定時間毎にカウントアップし、駆動信号におけるスイッチング素子のオフ期間をダウン係数に基づいて一定時間毎にカウントダウンするアップダウンカウンタを含む構成としてもよい。
【００２０】
このスイッチング電源装置用制御装置は、電流推定手段の具体的な構成としてアップダウンカウンタを備えている。この制御装置では、アップダウンカウンタに駆動信号をフィードバックさせ、アップダウンカウンタにより駆動信号におけるスイッチング素子のオン期間を制御装置のマスタクロック等の一定時間毎にアップ係数に応じてカウントアップし、オフ期間を一定時間毎にダウン係数に応じてカウントダウンし、推定電流信号を生成する。このように、制御装置では、アップダウンカウンタにより簡単に電流推定手段を構成することができる。
【００２１】
なお、アップ係数は、駆動信号におけるスイッチング素子のオン期間に、スイッチング電源装置の平滑回路のインダクタンスに流れる電流の増加割合を示す係数であり、平滑回路の各素子のパラメータやカウントする際の一定時間等に基づいて設定される。ダウン係数は、駆動信号におけるスイッチング素子のオフ期間に、スイッチング電源装置の平滑回路のインダクタンスに流れる電流の減少割合を示す係数であり、平滑回路の各素子のパラメータやカウントする際の一定時間等に基づいて設定される。
【００２２】
本発明に係るスイッチング電源装置は、デジタル制御によってスイッチング素子をスイッチング制御するための駆動信号を生成する制御装置と、制御装置で生成した駆動信号に基づいてオン／オフするスイッチング素子とを含み、制御装置は、上記のいずれかの制御装置であることを特徴とする。
【００２３】
このスイッチング電源装置は、制御装置を上記制御装置の構成とし、駆動信号から推定された推定電流信号に基づいて生成された駆動信号によりスイッチング素子をオン／オフする。そして、このスイッチング電源装置では、目標電圧となるように、スイッチング素子のオン／オフにより入力電圧を出力電圧に変換する。上記制御装置によって制御されることにより、このスイッチング電源装置では、インダクタンス電流を検出する手段がなくても、電流モード制御によるフィードバック制御によってスイッチング素子をオン／オフできる。
【００２４】
【発明の実施の形態】
以下、図面を参照して、本発明に係るスイッチング電源装置用制御装置及びスイッチング電源装置の実施の形態を説明する。
【００２５】
本実施の形態では、本発明に係るスイッチング電源装置を降圧型のＤＣ／ＤＣコンバータに適用し、本発明に係るスイッチング電源装置用制御装置をＤＣ／ＤＣコンバータのスイッチング素子を制御するためのＰＷＭ信号を生成するコントローラＩＣに適用する。本実施の形態に係るコントローラＩＣは、高速で処理を行うデジタル制御式であり、ＰＷＭ信号に基づいてインダクタンス電流を推定した推定電流信号を用いて電流モード制御によりＤＣ／ＤＣコンバータをフィードバック制御する。
【００２６】
図１を参照して、ＤＣ／ＤＣコンバータ１の構成について説明する。図１は、ＤＣ／ＤＣコンバータの構成図である。
【００２７】
ＤＣ／ＤＣコンバータ１は、直流の入力電圧ＶIを直流の出力電圧ＶO（＜ＶI）に変換する電源回路であり、様々な用途で使用でき、例えば、ＶＲＭ[Voltage Regulator Module]で使用される。また、ＤＣ／ＤＣコンバータ１は、ＰＷＭ制御によりスイッチング素子をオン／オフするスイッチングレギュレータである。入力電圧ＶIは、可変であり、入力電圧範囲（例えば、５〜１２Ｖ）が設定されている。出力電圧ＶOは、負荷Ｌに応じて一定の目標電圧（例えば、１Ｖ）が設定されている。負荷Ｌは、例えば、コンピュータやルータ等の通信機器などのＣＰＵ、ＭＰＵ、ＤＳＰが相当し、処理負荷に応じて負荷電流が大きく変動する負荷である。
【００２８】
ＤＣ／ＤＣコンバータ１は、主な構成として、２個のＦＥＴ等のスイッチング素子２，３、インダクタンス４、コンデンサ５、Ａ／Ｄコンバータ６及びコントローラＩＣ７を備えている。スイッチング素子２は、コントローラＩＣ７からのＰＷＭ信号がハイ信号のときにオンする。スイッチング素子３は、ＰＷＭ信号がロー信号のときにオンする。インダクタンス４及びコンデンサ５は、平滑回路を構成する。スイッチング素子２，３のスイッチング動作によって振幅が入力電圧ＶIに等しいパルス状電圧が平滑回路に出力され、平滑回路においてそのパルス状電圧を平均化する。Ａ／Ｄコンバータ６は、電圧センサ（図示せず）で検出したアナログの出力電圧ＶOをデジタルの出力電圧ＶOに変換し、コントローラＩＣ７に出力する。コントローラＩＣ７は、出力電圧ＶOが目標電圧となるようにデジタルの出力電圧ＶOに基づいて電流モード制御によりＰＷＭ信号を生成し、スイッチング素子２，３のオン／オフを制御する。
【００２９】
図２〜図９を参照して、コントローラＩＣ７の構成について説明する。図２は、コントローラＩＣの構成図である。図３は、アップダウンカウンタであり、（ａ）がアップダウンカウンタの構成図であり、（ｂ）が（ａ）のフィルタの構成図である。図４は、アップダウンカウンタにおける推定電流信号生成の説明図であり、（ａ）がマスタクロックであり、（ｂ）がＰＷＭ信号であり、（ｃ）がセレクト信号であり、（ｄ）が推定電流信号である。図５は、図２のローパスフィルタの構成図である。図６は、コントローラＩＣにおいて推定電流信号から間欠的に直流成分を除去するタイミングチャートであり（直流成分が０より大きい場合）、（ａ）がＰＷＭ信号であり、（ｂ）が推定電流信号と直流成分であり、（ｃ）がリセット信号であり、（ｄ）が直流成分除去後の推定電流信号と制御信号である。図７は、コントローラＩＣにおいて推定電流信号から間欠的に直流成分を除去するタイミングチャートであり（直流成分が０以下の場合）、（ａ）がＰＷＭ信号であり、（ｂ）が推定電流信号と直流成分であり、（ｃ）がリセット信号であり、（ｄ）が直流成分除去後の推定電流信号と制御信号である。図８は、推定電流信号において直流成分が累積する理由を説明するための説明図である。図９は、コントローラＩＣにおける電流モード制御の説明図であり、（ａ）が制御信号と直流成分除去後の推定電流信号であり、（ｂ）がコンパレータ信号であり、（ｃ）がセット信号であり、（ｄ）がパルス幅制限信号であり、（ｅ）がＰＷＭ信号である。
【００３０】
コントローラＩＣ７は、マスタクロック（例えば、１０ＭＨｚ〜１００ＭＨｚ）に基づいて動作するデジタル回路である（図２参照）。コントローラＩＣ７では、Ｐ制御によるフィードバック制御により、Ａ／Ｄコンバータ６で変換されたデジタルの出力電圧ＶOと目標電圧ＶREFとの差分値にＰ制御の利得Ｇを乗算して制御信号ＣＳを生成する。また、コントローラＩＣ７では、生成したＰＷＭ信号ＰＳをマイナループによってフィードバックし、生成したＰＷＭ信号ＰＳに基づいてＤＣ／ＤＣコンバータ１のインダクタンス４に流れる電流を推定した推定電流信号ＰＣを生成する。さらに、コントローラＩＣ７では、推定電流信号ＰＣから直流成分ＤＣを除去するとともに累積している直流成分ＤＣを間欠的に０にリセットし、直流成分ＤＣを除去した推定電流信号ＰＣ’を生成する。そして、コントローラＩＣ７では、制御信号ＣＳと推定電流信号ＰＣ’からＰＷＭ信号ＰＳを生成する。そのために、コントローラＩＣ７は、減算器１０、乗算器１１、アップダウンカウンタ１２、リセット発生回路１３、ローパスフィルタ１４、減算器１５、コンパレータ１６、ＲＳフリップフロップ回路１７、アンド回路１８を備えている。なお、以下の説明におけるハイ信号はコントローラＩＣ７を電源電圧（例えば、５Ｖ）等が設定され、図中では１で示している。また、ロー信号は０Ｖが設定され、図中では０で示している。
【００３１】
なお、本実施の形態では、減算器１０及び乗算器１１が特許請求の範囲に記載する制御信号設定手段に相当し、アップダウンカウンタ１２が特許請求の範囲に記載する電流推定手段に相当し、ローパスフィルタ１４及び減算器１５が特許請求の範囲に記載する直流成分除去手段に相当し、リセット発生回路１３及びローパスフィルタ１４が特許請求の範囲に記載する直流成分リセット手段に相当し、コンパレータ１６が特許請求の範囲に記載する比較手段に相当する。
【００３２】
減算器１０は、目標電圧ＶREFと出力電圧ＶOが入力され、目標電圧ＶREFから出力電圧ＶOを減算し、その減算値（ＶREF−ＶO）を乗算器１１に出力する。
【００３３】
乗算器１１は、減算値（ＶREF−ＶO）が入力され、その減算値（ＶREF−ＶO）にＰ制御の利得Ｇを乗算し、その乗算値Ｇ（ＶREF−ＶO）を制御信号ＣＳとしてコンパレータ１６に出力する。この制御信号ＣＳは、推定電流信号ＰＣ’と比較する際の目標の電流信号である。
【００３４】
アップダウンカウンタ１２は、ＰＷＭ信号ＰＳに基づいて推定電流信号ＰＣを生成し、推定電流信号ＰＣをローパスフィルタ１４及び減算器１５に出力する。そのために、アップダウンカウンタ１２は、セレクタ２０及びフィルタ２１を備えている（図３参照）。推定電流信号ＰＣは、ＤＣ／ＤＣコンバータ１のインダクタンス４に流れる電流を推定した信号であり、ＰＷＭ信号ＰＳがスイッチング素子２をオンにする期間（ハイ信号期間）のときにアップ係数に基づいて増加し、オフする期間（ロー信号期間）のときにダウン係数に基づいて減少する信号である。
【００３５】
セレクタ２０は、ＰＷＭ信号ＰＳに基づいてセレクト信号ＳＬを生成する。そのために、セレクタ２０には、コントローラＩＣ７で生成しているＰＷＭ信号ＰＳが入力される。セレクタ２０では、ＰＷＭ信号ＰＳがハイ信号のときにはアップ係数（＝ａ）を選択し、セレクト信号ＳＬにａを設定する（図４（ｂ），（ｃ）参照）。また、セレクタ２０では、ＰＷＭ信号ＰＳがロー信号のときにはダウン係数（＝−ｂ）を選択し、セレクト信号ＳＬに−ｂを設定する（図４（ｂ），（ｃ）参照）。
【００３６】
なお、アップ係数のａとダウン係数の−ｂは、ＤＣ／ＤＣコンバータ１におけるインダクタンス４やコンデンサ５のパラメータやマスタクロックＭＣの一周期等に基づいて設定され、ＤＣ／ＤＣコンバータ１におけるインダクタンス電流の増加する割合を示す値又は減少する割合を示す値である。これら係数ａ，ｂは、実際のＤＣ／ＤＣコンバータ１におけるインダクタンス４に含まれる抵抗成分や入力電圧ＶIの変動等を考慮して設定されていない。そのため、これら係数ａ，ｂを用いて推定した推定電流信号ＰＣは、実際のインダクタンス電流とずれを生じ、誤差成分（直流成分）を含むことになる。
【００３７】
フィルタ２１は、積分特性を有するフィルタであり、セレクト信号ＳＬに基づいて推定電流信号ＰＣを生成する。フィルタ２１は、図３（ｂ）に示すように、Ｄフリップフロップ２１ａ及び加算器２１ｂからなる。Ｄフリップフロップ回路２１ａでは、出力値Ｙnが入力され、マスタクロックＭＣに基づいて出力値の前回値Ｙn-1を保持し、加算器２１ｂに出力する。加算器２１ｂでは、入力値Ｕnに出力値の前回値Ｙn-1を加算し、出力値Ｙnとして出力する。具体的には、フィルタ２１では、マスタクロックＭＣの一周期毎にセレクト信号ＳＬの値を前回値に順次加算し、その加算した値を推定電流信号ＰＣとして出力する（図４（ａ）、（ｃ）、（ｄ）参照）。つまり、セレクト信号ＳＬがａの値のときにはａを前回値に加算し、−ｂの値のときには前回値からｂを減算していく。
【００３８】
【数１】

Figure 0003708086
フィルタ２１は、（１）式で表され、Ｕnがセレクタ２０からのセレクト信号ＳＬであり、Ｙnが推定電流信号ＰＣである。
【００３９】
リセット発生回路１３は、ローパスフィルタ１４で抽出する直流成分ＤＣをリセットするタイミングを規定するリセット信号ＲＳを生成する。そのために、リセット発生回路１３には、コントローラＩＣ７で生成しているＰＷＭ信号ＰＳ及びローパスフィルタ１４で抽出した直流成分ＤＣが入力される。リセット発生回路１３では、リセットを行わないリセット解除期間の場合、リセット信号ＲＳとしてハイ信号を設定する（図６（ｃ）、図７（ｃ）参照）。また、リセット発生回路１３では、ＰＷＭ信号ＰＳの周期数（ロー信号からハイ信号の立ち上がり）をカウントし、そのカウント値が１０になると（すなわち、ＰＷＭ信号ＰＳの１０周期分が経過すると）、リセット期間を開始するためにリセット信号ＲＳにロー信号に設定する（図６（ａ）、（ｃ）、図７（ａ）、（ｃ）参照）。ロー信号に設定後、リセット発生回路１３では、直流成分ＤＣが０より大きいか否かを判定する。直流成分ＤＣが０より大きい場合、リセット発生回路１３では、ＰＷＭ信号ＰＳがロー信号からハイ信号の立ち上がったか否かを判定し、立ち上がったときには、リセット期間を終了するためにリセット信号ＲＳにハイ信号を設定する（図６（ａ）、（ｃ）参照）。ちなみに、直流成分が０より大きい場合には、リセット信号ＲＳがロー信号になると、推定電流信号ＰＣ’が急激にプラス側に大きくなって制御信号ＣＳより大きくなり、ＰＷＭ信号ＰＳとしてはロー信号になっている（図６（ａ）、（ｄ）参照）。一方、直流成分ＤＣが０以下の場合、リセット発生回路１３では、ＰＷＭ信号ＰＳがハイ信号からロー信号の立ち下がったか否かを判定し、立ち下がったときには、リセット期間を終了するためにリセット信号ＲＳにハイ信号を設定する（図７（ａ）、（ｃ）参照）。ちなみに、直流成分が０以下の場合には、リセット信号ＲＳがロー信号になると、推定電流信号ＰＣ’が急激にマイナス側に大きくなって制御信号ＣＳより小さくなり、ＰＷＭ信号ＰＳとしてはハイ信号になっている（図７（ｄ）参照）。そして、リセット発生回路１３では、そのリセット信号ＲＳをローパスフィルタ１４に出力する。
【００４０】
なお、リセット信号がロー信号になっている期間は、ＰＷＭ信号ＰＳの数周期分であり、累積している直流成分ＤＣの大きさ（ひいては、リセットした後の推定電流信号ＰＣ’の大きさ）や制御信号ＣＳの大きさによって決まる。というのは、ＰＷＭ信号ＰＳがロー信号からハイ信号又はハイ信号からロー信号に切り換るのは、推定電流信号ＰＣ’と制御信号ＣＳとが同じ値になった以降であり、推定電流信号ＰＣ’と制御信号ＣＳとの値が離れているほど切り換るのに時間を要する。そのため、リセット信号がロー信号になっている期間（リセット期間）は、リセット後の推定電流信号ＰＣ’と制御信号ＣＳとの関係に応じて決まる。
【００４１】
なお、直流成分ＤＣをリセットするタイミングをＰＷＭ信号ＰＳ（すなわち、スイッチング周期）の１０周期分としたが、この周期数はＤＣ／ＤＣコンバータ１のコンデンサ５の容量やコントローラＩＣ７におけるゼロクロス周波数等に応じて設定される。直流成分ＤＣをリセットした場合、ＤＣ／ＤＣコンバータ１における出力電圧ＶOに発生するリップル成分がそのリセットタイミングによって変化し、リセットする周期が短いほど、リップルが大きくなる。このリップルはコンデンサ５の容量とゼロクロス周波数の影響を受け、コンデンサ５の容量が大きい場合やゼロクロス周波数が低い場合にはリセットする周期を長く設定できる。
【００４２】
ローパスフィルタ１４は、ＩＩＲ[Infinite Impulse Response]型の１次のローパスフィルタであり、推定電流信号ＰＣから直流成分ＤＣを抽出するとともにリセット信号ＲＳに応じて蓄積している直流成分ＤＣをほぼ０にリセットする。ローパスフィルタ１４は、図５に示すように、３つの乗算器１４ａ，１４ｂ，１４ｃ、２つのＤフリップフロップ回路１４ｄ，１４ｅ及び加算器１４ｆから構成される。乗算器１４ａでは、入力値Ｕnにフィルタ係数ａ０を乗算して加算器１４ｆに出力する。Ｄフリップフロップ回路１４ｄでは、入力値Ｕnが入力され、マスタクロックＭＣに基づいて入力値の前回値Ｕn-1を保持し、乗算器１４ｂに出力する。乗算器１４ｂでは、入力値の前回値Ｕn-1にフィルタ係数ａ１を乗算して加算器１４ｆに出力する。Ｄフリップフロップ回路１４ｅでは、出力値Ｙnが入力され、マスタクロックＭＣに基づいて出力値の前回値Ｙn-1を保持し、乗算器１４ｃに出力する。乗算器１４ｃでは、出力値の前回値Ｙn-1にフィルタ係数ｂ１を乗算して加算器１４ｆに出力する。加算器１４ｆでは、乗算器１４ａ〜１４ｃの各乗算値を加算し、出力値Ｙnとして出力する。ローパスフィルタ１４では、カットオフ周波数を有し、推定電流信号ＰＣにおけるカットオフ周波数より低い周波数成分を直流成分ＤＣとして抽出する（図６（ｂ）、図７（ｂ）参照）。
【００４３】
【数２】
Figure 0003708086
ローパスフィルタ１４は、（２）式で表され、Ｕnがアップダウンカウンタ１２からの推定電流信号ＰＣであり、Ｙnが直流成分ＤＣである。このローパスフィルタ１４は、利得が１に設定され、時間の経過に応じて推定電流信号ＰＣに含まれる直流成分を徐々に抽出していき、ある程度時間が経過すると推定電流信号ＰＣに含まれる全ての直流成分を抽出する。したがって、図６（ｂ）、図７（ｂ）に示すように、直流成分ＤＣがリセットされた後、直流成分ＤＣが０から徐々に増加し、時間が経過するに従って直流成分ＤＣが推定電流信号ＰＣの実際の直流成分に近づいていく。
【００４４】
また、ローパスフィルタ１４では、推定電流信号ＰＣにおいて累積する直流成分ＤＣをリセットする。そのために、ローパスフィルタ１４には、リセット信号ＲＳが入力される。Ｄフリップフロップ回路１４ｅでは、リセット信号ＲＳが入力され、リセット信号ＲＳがハイ信号のときには出力値の前回値Ｙn-1を出力し、リセット信号ＲＳがロー信号になると無条件に０を出力する。出力値の前回値Ｙn-1が０になると、ローパスフィルタ１４では、フィルタ係数ａ０とａ１が１より十分に小さい値であり、フィルタ係数ｂ１が１より小さいが１に近い値であるので、出力値Ｙn（直流成分ＤＣ）がほぼ０になる。また、Ｄフリップフロップ回路１４ｅでは、リセット信号ＲＳがロー信号からハイ信号になると出力値の前回値Ｙn-1を出力する。出力値の前回値Ｙn-1が出力されると、ローパスフィルタ１４では、出力値Ｙn（直流成分ＤＣ）が推定電流信号ＰＣの実際の直流成分に徐々に近づいていく。なお、Ｄフリップフロップ回路１４ｄにも、リセット信号ＲＳを入力し、リセット信号ＲＳがロー信号になった場合に無条件に０を出力するようにしてもよい。
【００４５】
ここで、推定電流信号ＰＣにおける直流成分が累積する理由について説明する。ＰＷＭ信号ＰＳによってインダクタンス電流を推定した場合、推定電流には実際のインダクタンス電流よりも多くの直流成分（誤差成分）が含まれる。そこで、コントローラＩＣ７では、推定電流信号ＰＣから直流成分ＤＣを抽出し、推定電流信号ＰＣから直流成分ＤＣを減算している。しかし、積分特性を有するフィルタ２１によって推定電流信号ＰＣを生成しているので、図８の斜線部分で示すように、推定電流信号ＰＣでは、直流成分が所定の傾きを持って増加（あるいは、減少）し続ける。そのため、ローパスフィルタ１４においてある時点ｔ１で直流成分を抽出し、その後段の減算器１５において抽出した直流成分を減算する時点ｔ２では推定電流信号ＰＣにおける直流成分がある時点ｔ１の直流成分より増加（あるいは、減少）している。したがって、直流成分を減算した後もｔ１からｔ２の期間の増え（あるいは、減り）続ける直流成分が残り、ローパスフィルタ１４においてその直流成分を累積し、プラス側（あるいは、マイナス側）における直流成分が増加する。そのため、直流成分をリセットしないと、推定電流信号ＰＣや直流成分ＤＣがプラス側又はマイナス側に無限大に大きくなり、コントローラＩＣ７での処理ができなくなる。
【００４６】
減算器１５は、推定電流信号ＰＣと直流成分ＤＣが入力され、推定電流信号ＰＣから直流成分ＤＣを減算し、その減算値（ＰＣ−ＤＣ）を直流成分除去後の推定電流信号ＰＣ’として出力する。減算器１５では、マスタクロックＭＣの一周期毎に減算処理を行っている。ちなみに、直流成分ＤＣがプラス値の場合には直流成分除去後の推定電流信号ＰＣ’は推定電流信号ＰＣより小さくなり（図６（ｂ）、（ｄ）参照）、直流成分ＤＣがマイナス値の場合には直流成分除去後の推定電流信号ＰＣ’は推定電流信号ＰＣより大きくなる（図７（ｂ）、（ｄ）参照）。
【００４７】
コンパレータ１６は、直流電流除去後の推定電流信号ＰＣ’が制御信号ＣＳに達するか否かを判定し、コンパレータ信号ＣＯを生成する。そのために、コンパレータ１６には、非反転入力端子に推定電流信号ＰＣ’が入力され、反転入力端子に制御信号ＣＳが入力される。
【００４８】
直流成分ＤＣのリセット解除期間では、コンパレータ１６では、推定電流信号ＰＣ’と制御信号ＣＳとを比較し、推定電流信号ＰＣ’が制御信号ＣＳに達したときにコンパレータ信号ＣＯとしてハイ信号を出力し、達していないときにはコンパレータ信号ＣＯとしてロー信号を出力する（図９（ａ），（ｂ）参照）。コンパレータ信号ＣＯは、推定電流信号ＰＣ’が制御信号ＣＳに達した一瞬ハイ信号となる信号であり、ＲＳフリップフロップ回路１７に出力される。ちなみに、推定電流信号ＰＣ’は、制御信号ＣＳに達するまでは増加し、達すると減少するように生成されている。
【００４９】
直流成分ＤＣのリセット期間では、推定電流信号ＰＣ’は、プラス側又はマイナス側に急激に大きくなっているので、リセット解除期間のような制御ができなくなる。直流成分ＤＣが０より大きい場合、推定電流信号ＰＣ’は制御信号ＣＳより大きくなっており（図６（ｄ）参照）、コンパレータ１６では、推定電流信号ＰＣ’が制御信号ＣＳより小さくなるまでコンパレータ信号ＣＯとしてハイ信号を継続して出力し、推定電流信号ＰＣ’が制御信号ＣＳより小さくなるとコンパレータ信号ＣＯとしてロー信号を出力する。コンパレータ信号ＣＯは、リセット解除期間ではハイ信号は一瞬しか出力されないが、リセット期間ではＰＷＭ信号ＰＳの数周期分もハイ信号が出力され続ける。一方、直流成分ＤＣが０以下の場合、推定電流信号ＰＣ’は制御信号ＣＳより小さくなっており（図７（ｄ）参照）、コンパレータ１６では、推定電流信号ＰＣ’が制御信号ＣＳより大きくなるまでコンパレータ信号ＣＯとしてロー信号を出力し、推定電流信号ＰＣ’が制御信号ＣＳに達するとコンパレータ信号ＣＯとしてハイ信号を出力する。コンパレータ信号ＣＯは、リセット解除期間ではロー信号がＰＷＭ信号ＰＳの一周期分以上続けて出力されないが、リセット期間ではＰＷＭ信号ＰＳの数周期分もロー信号が出力され続ける。
【００５０】
ＲＳフリップフロップ回路１７は、ＰＷＭ信号ＰＳのもととなるハイ信号とロー信号を出力する。そのために、ＲＳフリップフロップ回路１７には、セット信号ＳＳとコンパレータ信号ＣＯが入力される（図９（ｂ）、（ｃ）参照）。
【００５１】
直流成分ＤＣのリセット解除期間では、ＲＳフリップフロップ回路１７では、セット信号ＳＳがハイ信号になると、ロー信号からハイ信号に切り換え、ハイ信号を保持する。そして、ＲＳフリップフロップ回路１７では、コンパレータ信号ＣＯがハイ信号になると、ハイ信号からロー信号に切り換え、ロー信号を保持する。ＰＷＭ信号ＰＳの周波数は、例えば、１００ｋＨｚ〜１ＭＨｚであり、ＤＣ／ＤＣコンバータ１におけるスイッチング周波数に相当する。
【００５２】
直流成分ＤＣのリセット期間では、コンパレータ１６のコンパレータ信号ＣＯにおいてハイ信号又はロー信号がＰＷＭ信号ＰＳの数周期分も続けて出力される。コンパレータ信号ＣＯとしてハイ信号が出力され続ける期間では、ＲＳフリップフロップ回路１７では、ロー信号を保持し続ける。この場合、セット信号ＳＳがハイ信号になるとロー信号からハイ信号に一瞬切り換えるが、一瞬なので、実質的にはロー信号が保持されている状態である。そして、ＲＳフリップフロップ回路１７では、コンパレータ信号ＣＯがハイ信号からロー信号に切り換った後にセット信号ＳＳがハイ信号になると、ロー信号からハイ信号に切り換え、ハイ信号を保持する。一方、ロー信号が出力され続ける期間では、ＲＳフリップフロップ回路１７では、ハイ信号を保持し続ける。そして、ＲＳフリップフロップ回路１７では、コンパレータ信号ＣＯがロー信号からハイ信号に切り換わると、ハイ信号からロー信号に切り換え、ロー信号を保持する。
【００５３】
なお、セット信号ＳＳは、分周器（図示せず）によってマスタクロックＭＣを分周した信号であり、ＰＷＭ信号ＰＳの一周期（ＤＣ／ＤＣコンバータ１のスイッチング周期）を規定する信号であり、ＰＷＭ信号ＰＳのロー信号からハイ信号への立ち上りを規定するパルスをハイ信号（マスタクロックＭＣの一周期分）で出力する。
【００５４】
アンド回路１８は、ＰＷＭ信号ＰＳのパルス幅を制限し、ＰＷＭ信号ＰＳを出力する。そのために、アンド回路１８には、ＲＳフリップフロップ回路１７の出力信号とパルス幅制限信号ＰＬＳが入力される（図９（ｄ）参照）。アンド回路１８では、ＲＳフリップフロップ回路１７の出力信号がハイ信号かつパルス幅制限信号ＰＬＳがハイ信号の場合にハイ信号を出力し、それ以外の場合にロー信号を出力する（図９（ｄ），（ｅ）参照）。このハイ信号とロー信号とからなる信号がＰＷＭ信号ＰＳである。
【００５５】
パルス幅制限信号ＰＬＳは、分周器によってマスタクロックＭＣを分周した信号であり、ＰＷＭ信号ＰＳの周期と同一周期であり、ＰＷＭ信号ＰＳで許容される最大のパルス幅（ひいては、ＤＣ／ＤＣコンバータ１で許容される最大の出力電圧）を規定する区間をハイ信号として出力する。
【００５６】
なお、直流成分ＤＣのリセット期間では、パルス幅制限信号ＰＬＳの全区間をハイ信号にするか、あるいは、アンド回路１８を通さずに、ＲＳフリップフロップ回路１７の出力をそのままＰＷＭ信号ＰＳとする。
【００５７】
図１〜図９を参照して、コントローラＩＣ７及びＤＣ／ＤＣコンバータ１の動作を説明する。特に、コントローラＩＣ７のリセット発生回路１３における動作は図１０のフローチャートに沿って説明する。図１０は、リセット発生回路における動作を示すフローチャートである。
【００５８】
ＤＣ／ＤＣコンバータ１に入力電圧ＶIが入力される。すると、ＤＣ／ＤＣコンバータ１では、コントローラＩＣ７からのＰＷＭ信号ＰＳに基づいてスイッチング素子２，３が交互にオン／オフする。さらに、ＤＣ／ＤＣコンバータ１では、インダクタンス４及びコンデンサ５でスイッチング素子２のオン期間にパルスとなって出力する入力電圧ＶIを平均化し、電圧ＶOを出力する。また、ＤＣ／ＤＣコンバータ１では、出力電圧ＶOを電圧センサで検出し、その検出した出力電圧ＶOをＡ／Ｄコンバータ６でデジタル化してコントローラＩＣ７にフィードバックさせる。
【００５９】
コントローラＩＣ７では、目標電圧ＶREFから出力電圧ＶOを減算し、その減算値にＰ制御の利得Ｇを乗算して制御信号ＣＳを生成する。また、コントローラＩＣ７では、生成したＰＷＭ信号ＰＳに基づいてインダクタンス電流を推定し、推定電流信号ＰＣを生成する（図４参照）。さらに、コントローラＩＣ７では、推定電流信号ＰＣから直流成分ＤＣを抽出し、その直流成分ＤＣを推定電流信号ＰＣから減算する（図６（ｂ）、（ｄ）、図７（ｂ）、（ｄ）参照）。そして、コントローラＩＣ７では、制御信号ＣＳと直流成分を除去した推定電流信号ＰＣ’とを比較し、推定電流信号ＰＣ’が制御信号ＣＳに達したときにハイ信号を出力するコンパレータ信号ＣＯを生成する（図９（ａ）、（ｂ）参照）。さらに、コントローラＩＣ７では、セット信号ＳＳのハイ信号からコンパレータ信号ＣＯのハイ信号までパルスを出力し、パルス幅制限信号ＰＬＳによってパルス幅に制限をかけて、ＰＷＭ信号ＰＳを出力する。
【００６０】
また、コントローラＩＣ７では、ローパスフィルタ１４で抽出する直流成分ＤＣをリセットするために、リセット信号ＲＳを生成する。まず、コントローラＩＣ７では、リセット信号ＲＳにハイ信号をセットするとともに（図１０のＳ１、図６（ｃ）、図７（ｃ）参照）、カウント値を０に初期化する（図１０のＳ２）。
【００６１】
そして、コントローラＩＣ７では、ＰＷＭ信号ＰＳがロー信号からハイ信号に立ち上がった否かを判定し（図１０のＳ３）、立ち上がるまでこの判定を続ける。Ｓ３で立ち上がったと判定すると、コントローラＩＣ７では、カウンタ値に１を加算する（図１０のＳ４）。つまり、ＰＷＭ信号ＰＳが一周期分の時間が経過する毎に、カウント値をカウントアップする。
【００６２】
続いて、コントローラＩＣ７では、カウント値が１０になったか否かを判定し（図１０のＳ５）、カウント値が１０でない場合にはＳ３の処理に移行してＰＷＭ信号ＰＳの立ち上がりを待つ。すなわち、ＰＷＭ信号ＰＳの１０周期分の時間が経過したか否かを判定している。この間、推定電流信号ＰＣに含まれる直流成分及び抽出する直流成分ＤＣはプラス側又はマイナス側に増加を続けている（図６（ｂ）、図７（ｂ）参照）。
【００６３】
Ｓ５でカウンタ値が１０になったと判定すると、コントローラＩＣ７では、リセット信号ＲＳにロー信号をセットし（図１０のＳ６、図６（ｃ）、図７（ｃ）参照）、直流成分除去を含まない制御に移る。リセット信号ＲＳがロー信号になると、コントローラＩＣ７では、抽出する直流成分ＤＣをほぼ０にリセットする（図６（ｂ）、（ｃ）、図７（ｂ）、（ｃ）参照）。
【００６４】
直流成分ＤＣがプラス値だった場合、推定電流信号ＰＣから減算されるプラスの直流成分ＤＣが無くなるので（図６（ｂ）参照）、推定電流信号ＰＣ’が急激に増加する（図６（ｄ）参照）。そのため、推定電流信号ＰＣ’が制御信号ＣＳの値を大きく超えるので、コントローラＩＣ７では、ＰＷＭ信号ＰＳをハイ信号からロー信号に直ちに切り換え、推定電流信号ＰＣ’が制御信号ＣＳより小さくなるまでＰＷＭ信号ＰＳのロー信号を継続する（図６（ａ）、（ｄ）参照）。ＰＷＭ信号ＰＳがロー信号を継続している間、推定電流信号ＰＣは減少を続け、それに応じて推定電流信号ＰＣ’も減少を続ける（図６（ｂ）、（ｄ）参照）。やがて、推定電流信号ＰＣ’が制御信号ＣＳより小さくなると通常の制御に戻り、コントローラＩＣ７では、セット信号ＳＳがハイ信号になると、ＰＷＭ信号ＰＳをロー信号からハイ信号に切り換える（図６（ａ）、（ｄ）参照）。
【００６５】
一方、直流成分ＤＣがマイナス値だった場合、推定電流信号ＰＣから減算されるマイナスの直流成分ＤＣが無くなるので（図７（ｂ）参照）、推定電流信号ＰＣ’が急激に減少する（図７（ｄ）参照）。そのため、推定電流信号ＰＣ’が制御信号ＣＳより相当小さくなるので、コントローラＩＣ７では、推定電流信号ＰＣ’が制御信号ＣＳに達するまでＰＷＭ信号ＰＳのハイ信号を継続する（図７（ａ）、（ｄ）参照）。ＰＷＭ信号ＰＳがハイ信号を継続している間、推定電流信号ＰＣは増加を続け、それに応じて推定電流信号ＰＣ’も増加を続ける（図７（ｂ）、（ｄ）参照）。やがて、推定電流信号ＰＣ’が制御信号ＣＳに達すると通常の制御に戻り、コントローラＩＣ７では、ＰＷＭ信号ＰＳをハイ信号からロー信号に切り換える（図７（ａ）、（ｄ）参照）。
【００６６】
リセット信号ＲＳをロー信号にセットした後、コントローラＩＣ７では、直流成分ＤＣが０より大きいか否かを判定する（図１０のＳ７）。ちなみに、リセット信号ＲＳがロー信号に切り換った後、直流成分ＤＣが０より大きい場合にはＰＷＭ信号ＰＳはロー信号を継続し、直流成分ＤＣが０以下の場合にはＰＷＭ信号ＰＳはハイ信号を継続している。
【００６７】
Ｓ７で直流成分ＤＣを０より大きいと判定すると、コントローラＩＣ７では、ＰＷＭ信号ＰＳがロー信号からハイ信号に立ち上がったか否かを判定し、立ち上がるまでのこの判定を続ける（図１０のＳ８）。Ｓ８で立ち上がったと判定すると、コントローラＩＣ７では、Ｓ１に戻ってリセット信号ＲＳにハイ信号をセットし、直流成分除去を含む通常制御に移る。通常制御に戻ると、推定電流信号ＰＣは減少し続けていた値がＰＷＭ信号ＰＳに応じて増減し、直流成分ＤＣは０から徐々に増加する（図６（ａ）、（ｂ）参照）。
【００６８】
一方、Ｓ７で直流成分ＤＣを０以下と判定すると、コントローラＩＣ７では、ＰＷＭ信号ＰＳがハイ信号からロー信号に立ち下がったか否かを判定し、立ち下がるまでのこの判定を続ける（図１０のＳ９）。Ｓ９で立ち下がったと判定すると、コントローラＩＣ７では、Ｓ１に戻ってリセット信号ＲＳにハイ信号をセットし、直流成分除去を含む通常制御に移る。通常制御に戻ると、推定電流信号ＰＣは増加し続けていた値がＰＷＭ信号ＰＳに応じて増減し、直流成分ＤＣは０から徐々に減少する（図７（ａ）、（ｂ）参照）。
【００６９】
このように直流成分ＤＣを間欠的にリセットすることによって、推定電流信号ＰＣでは累積していた直流成分が間欠的に除去され、推定電流信号ＰＣ及び直流成分ＤＣが無限大に大きくならない。そのため、コントローラＩＣ７において、推定電流信号ＰＣや直流成分ＤＣが大きくなり過ぎて制御不能になることがない。また、推定電流信号ＰＣが実際のインダクタンス電流からかけ離れていくことなく、インダクタンス電流の推定の精度が向上する。その結果、コントローラＩＣ７では、実際のインダクタンス電流による電流モード制御に近い精度で電流モード制御を行うことができる。
【００７０】
ちなみに、リセット期間は、出力電圧ＶOを目標電圧ＶREFに近づける通常の制御ができない。しかし、リセット期間はリセット解除期間に比べて十分に短いので、制御全体としては出力電圧ＶOを目標電流ＶREFに近づけるように制御される。
【００７１】
このコントローラＩＣ７によれば、インダクタンス４の電流検出手段を有しないが、インダクタンス電流を推定することによって電流モード制御を行うことができる。さらに、コントローラＩＣ７では、推定電流信号ＰＣから直流成分ＤＣを除去するとともに累積する直流成分ＤＣを間欠的にリセットすることによって、推定電流を実際のインダクタンス電流に出来る限り近づけ、電流モード制御における精度を向上させている。
【００７２】
また、コントローラＩＣ７では、セレクタ２０とフィルタ２１による簡単な構成によって推定電流信号ＰＣを生成することができる。さらに、コントローラＩＣ７では、１次のデジタルのローパスフィルタ１４による簡単な構成によって直流成分ＤＣの抽出と直流成分ＤＣのリセットを行うことができる。
【００７３】
以上、本発明に係る実施の形態について説明したが、本発明は上記実施の形態に限定されることなく様々な形態で実施される。
【００７４】
例えば、本実施の形態ではデジタル回路（ハードウエア）によって制御装置を構成したが、マイクロコンピュータ等に組み込まれるプログラム（ソフトウエア）により制御装置における各手段を実現するように構成してもよい。この各手段を実現するプログラムは、ＣＤ−ＲＯＭ等の記憶媒体やインターネット等による配信によって流通する場合あるいはコンピュータに組み込まれた状態で制御装置として流通する場合もある。
【００７５】
また、本実施の形態ではＤＣ／ＤＣコンバータに適用したが、ＡＣ／ＤＣコンバータやＤＣ／ＡＣコンバータにも適用可能である。また、本実施の形態ではトランスを有しない非絶縁型かつ降圧型のコンバータに適用したが、トランスを有する絶縁型のコンバータにも適用可能であり、昇圧型又は昇降圧型のコンバータにも適用可能である。
【００７６】
また、本実施の形態ではＰ制御に適用したが、ＰＩ制御やＰＩＤ制御等の他の制御にも適用可能である。
【００７７】
また、本実施の形態では直流成分を抽出する手段をＩＩＲ型の１次のローパスフィルタで構成したが、２次のローパスフィルタ等の他のローパスフィルタで構成してもよいし、ローパスフィルタ以外の他の回路によって構成してもよい。
【００７８】
また、本実施の形態では直流成分をリセットする信号をＰＷＭ信号の周期（スイッチング周期）の１０周期分からなるリセット信号としたが、マスタクロックの周期より十分に長い周期であれば、ＰＷＭ信号の１０周期分以外の他の周期数でもよいし、あるいは、ＰＷＭ信号の周期の整数倍の周期でなくてもよい。ＰＷＭ信号の周期の整数倍としない場合には、マスタクロックの周期等を基準としてリセット信号を設定する。また、本実施の形態ではＰＷＭ信号に基づいてＰＷＭ信号の周期数をカウントしたが、セット信号等を用いてカウントしてもよい。
【００７９】
また、本実施の形態ではＡ／ＤコンバータとコントローラＩＣとを別体で構成したが、Ａ／ＤコンバータがコントローラＩＣに含まれる構成でもよい。
【００８０】
【発明の効果】
本発明によれば、駆動信号に基づいてインダクタンス電流を推定し、その推定電流から直流成分を除去するとともに直流成分を間欠的にリセットすることによって、スイッチング電源回路に流れるインダクタンスの電流を検出する手段が無くても電流モード制御を行うことができる。
【図面の簡単な説明】
【図１】本実施の形態に係るＤＣ／ＤＣコンバータの構成図である。
【図２】図１のコントローラＩＣの構成図である。
【図３】図２のアップダウンカウンタであり、（ａ）がアップダウンカウンタの構成図であり、（ｂ）が（ａ）のフィルタの構成図である。
【図４】図２のアップダウンカウンタにおける推定電流信号生成の説明図であり、（ａ）がマスタクロックであり、（ｂ）がＰＷＭ信号であり、（ｃ）がセレクト信号であり、（ｄ）が推定電流信号である。
【図５】図２のローパスフィルタの構成図である。
【図６】図２のコントローラＩＣにおいて推定電流信号から間欠的に直流成分を除去するタイミングチャートであり（直流成分が０より大きい場合）、（ａ）がＰＷＭ信号であり、（ｂ）が推定電流信号と直流成分であり、（ｃ）がリセット信号であり、（ｄ）が直流成分除去後の推定電流信号と制御信号である。
【図７】図２のコントローラＩＣにおいて推定電流信号から間欠的に直流成分を除去するタイミングチャートであり（直流成分が０以下の場合）、（ａ）がＰＷＭ信号であり、（ｂ）が推定電流信号と直流成分であり、（ｃ）がリセット信号であり、（ｄ）が直流成分除去後の推定電流信号と制御信号である。
【図８】推定電流信号において直流成分が累積する理由を説明するための説明図である。
【図９】図２のコントローラＩＣにおける電流モード制御の説明図であり、（ａ）が制御信号と直流成分除去後の推定電流信号であり、（ｂ）がコンパレータ信号であり、（ｃ）がセット信号であり、（ｄ）がパルス幅制限信号であり、（ｅ）がＰＷＭ信号である。
【図１０】図２のリセット発生回路における動作を示すフローチャートである。
【符号の説明】
１…ＤＣ／ＤＣコンバータ、２，３…スイッチング素子、４…インダクタンス、５…コンデンサ、６…Ａ／Ｄコンバータ、７…コントローラＩＣ、１０…減算器、１１…乗算器、１２…アップダウンカウンタ、１３…リセット発生回路、１４…ローパスフィルタ、１４ａ〜１４ｂ…乗算器、１４ｄ，１４ｅ…Ｄフリップフロップ回路、１４ｆ…加算器、１５…減算器、１６…コンパレータ、１７…ＲＳフリップフロップ回路、１８…アンド回路、２０…セレクタ、２１…フィルタ、２１ａ…Ｄフリップフロップ回路、２１ｂ…加算器[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a switching power supply controller and a switching power supply.
[0002]
[Prior art]
The switching power supply device has features such as small size, light weight and high efficiency, and is widely used as a power source for microcomputers and personal computers incorporated in various devices. In these personal computers and the like, the voltage consumption and the high-speed processing are advanced, and the current consumption is increasing. Therefore, in the switching power supply device, the load current increases or decreases rapidly depending on the processing load in the personal computer or the like. In addition, the switching power supply device has a feature that it can easily cope with a wide input voltage range, and is also used as a power supply that can be supported in several countries around the world and a power supply with a wide input voltage specification setting. In a switching power supply device, it is necessary to compensate for a stable output voltage against such a change in load current or input voltage so that a target voltage corresponding to a load of a personal computer or the like is obtained. Furthermore, even when the output voltage has a transient response to a sudden change in load current or input voltage, the switching power supply is required to quickly recover to a stable state.
[0003]
For this purpose, the switching power supply device includes a control device such as a digital control type controller IC [Integrated Circuit], and this control device turns on and off switching elements such as FET [Field Effect Transistor] at high speed. The control device generates a PWM [Pulse Width Modulation] signal for turning on / off the switching element based on the output voltage of the switching power supply device or the like by feedback control using voltage mode control or current mode control.
[0004]
For example, in the case of current mode control by P [Propotional] control (proportional control), the control device compares the target current signal with a current signal that detects the current flowing through the inductance of the smoothing circuit, and the inductance current signal is the target current. A PWM signal is generated in which a period until reaching the signal is a high signal and a period after the signal is reached is a low signal. The target current signal is a signal obtained by subtracting the output voltage detected in the switching power supply device from the target voltage and multiplying the subtracted value by the gain of P control.
[0005]
In the case of the digital control system, the output voltage and the inductance current must be input to the control device after A / D conversion. Since the inductance current increases / decreases in accordance with the high-speed on / off of the switching element, a delay due to the conversion occurs when A / D conversion is performed. Therefore, when the comparison process is performed by the control device, an inductance current including a time delay due to the A / D conversion is used, and a PWM signal corresponding to the current actually flowing through the inductance cannot be generated. Therefore, there is also a control device that estimates an inductance current using a PWM signal generated inside the device and performs current mode control using the estimated current (see Patent Document 1).
[0006]
[Patent Document 1]
Special table 2002-530036 gazette
[0007]
[Problems to be solved by the invention]
However, in the case of the estimated current, the DC component is larger than the actual inductance current, and a highly accurate PWM signal cannot be generated. Therefore, in the conventional control device, the current flowing through the inductance is detected, and the estimated current is corrected by the detected inductance current. Therefore, the conventional control device requires a means for detecting the inductance current both when the current mode control is performed using the actual inductance current or when the current mode control is performed using the estimated current. Become. However, although switching power supply devices are desired to be reduced in size and weight, when current mode control is performed, current detection means is required compared to voltage mode control, and the size of the device increases.
[0008]
Accordingly, an object of the present invention is to provide a switching power supply controller and a switching power supply capable of current mode control without means for detecting an inductance current.
[0009]
[Means for Solving the Problems]
A control device for a switching power supply according to the present invention controls control signal setting means for setting a control signal based on an output voltage and a target voltage in a digitally converted switching power supply, and controls a switching element of the switching power supply. of An up / down counter that counts up the ON period of the switching element in the drive signal at regular intervals based on the up coefficient and counts down the OFF period of the switching element in the drive signal at regular intervals based on the down coefficient Estimating the current that flows through the inductance of the smoothing circuit of the switching power supply device, current estimation means for generating an estimated current signal, and extracting the DC component included in the estimated current signal estimated by the current estimation means, and then extracting the DC component from the estimated current signal DC component removing means, DC component resetting means for resetting the DC component extracted by the DC component removing means every predetermined time, control signal set by the control signal setting means and DC component removing means for removing the DC component And comparing means for comparing with the estimated current signal after the detection and detecting whether or not the estimated current signal from which the DC component is removed reaches the control signal.
[0010]
The control device for switching power supply device receives the output voltage of the switching power supply device after A / D conversion in order to control the output voltage to the target voltage by feedback control by current mode control, and outputs the output voltage by the control signal setting means. A control signal is generated from the voltage and the target voltage. In the control device, the drive signal is fed back to the current estimating means, and the estimated current signal is generated by estimating the inductance current in the switching power supply device based on the drive signal by the current estimating means. Further, in the control device, the direct current component removing unit extracts the direct current component from the estimated current signal and removes the direct current component from the estimated current signal. At this time, the control device resets the direct current component extracted by the direct current component resetting means every predetermined time. Then, in the control device, the estimated current signal after removal of the DC component and the control signal are input to the comparison means, the comparison means compares the estimated current signal after removal of the DC component with the control signal, and the estimation after removal of the DC component is performed. It is determined whether or not the current signal reaches the control signal. Then, the control device generates a drive signal by setting a period during which the estimated current signal after removal of the direct current component does not reach the control signal as a signal for turning on the switching element and a period after reaching the signal as a signal for turning off the switching element. Thus, in this control device, an estimated current signal is generated by the drive signal generated in the device, and current mode control is performed using this estimated current signal, so that processing delay due to A / D conversion is reduced. Does not occur. Further, since the control device uses the estimated current signal obtained by extracting the DC component from the estimated current signal and removing the DC component, the difference in DC component from the actual inductance current can be reduced. In particular, in the control device, the DC component to be extracted is reset every predetermined time, so that the DC component accumulated in the DC component removing means can be reset. Therefore, the control device can control the current mode by estimating the inductance current even though it does not have a means for detecting the inductance current, and also generates a highly accurate drive signal with high accuracy of the estimated current. can do. Incidentally, if the accumulated direct current component is not reset, the estimated current signal becomes infinitely large and control becomes impossible.
[0011]
The drive signal is a signal for turning on / off the switching element of the switching power supply device, and is, for example, a PWM signal. The control signal is a signal for performing feedback control by current mode control, and is a signal based on the output voltage actually detected in the switching power supply device and the target voltage, and is input to the comparison means and estimated after removing the DC component It is a signal that is compared with the current signal. The estimated current signal is a signal for performing feedback control by current mode control, and is a signal obtained by estimating the inductance current of the switching power supply device based on the drive signal. The predetermined time is a time indicating a time interval for resetting the DC component extracted by the DC component removing means, and is set in consideration of the capacitor capacity on the output side of the switching power supply device, the zero cross frequency in the control device, and the like.
[0012]
In the switching power supply controller according to the present invention, the DC component removing means subtracts the DC component extracted by the low-pass filter from the estimated current signal generated by the current estimating means and the low-pass filter that extracts the DC component from the estimated current signal. It is good also as a structure containing a subtractor to perform.
[0013]
The switching power supply controller includes a digital low-pass filter and a subtractor as a specific configuration of the DC component removing unit. In the control device, a direct current component is extracted from the estimated current signal by a low-pass filter, and a direct current component extracted from the estimated current signal is subtracted by a subtractor.
[0014]
In the switching power supply controller according to the present invention, the DC component reset means may be configured to input a reset signal to the low-pass filter and reset the output of the delay unit of the low-pass filter every predetermined time.
[0015]
The switching power supply control device resets the direct current component, which is the output of the low-pass filter, by inputting a reset signal to the low-pass filter and resetting the output of the delay device of the low-pass filter in response to the reset signal. As described above, in the control apparatus, when a DC component is extracted by a digital low-pass filter, the DC component can be easily reset only by inputting a reset signal to the low-pass filter.
[0016]
The reset signal is a signal for resetting the DC component extracted by the low-pass filter, and a signal for resetting every predetermined time is set.
[0017]
In the switching power supply controller according to the present invention, it is preferable that the predetermined time is an integral multiple of the cycle of the drive signal.
[0018]
This switching power supply controller can easily set the predetermined time by means of a counter or the like that counts the number of cycles of the drive signal by setting the predetermined time for resetting the DC component to an integral multiple of the cycle of the drive signal. Can be configured.
[0019]
In the control device for a switching power supply according to the present invention, the current estimating means counts up the ON period of the switching element in the drive signal at regular intervals based on the up coefficient, and sets the OFF period of the switching element in the drive signal as the down coefficient. An up / down counter that counts down every predetermined time based on the above may be included.
[0020]
This switching power supply controller includes an up / down counter as a specific configuration of the current estimation means. In this control device, the drive signal is fed back to the up / down counter, and the ON period of the switching element in the drive signal is counted by the up / down counter in accordance with the up coefficient every fixed time such as the master clock of the control device. Is counted down according to the down coefficient at regular time intervals to generate an estimated current signal. Thus, in the control device, the current estimation means can be easily configured by the up / down counter.
[0021]
The up coefficient is a coefficient indicating the rate of increase of the current flowing in the inductance of the smoothing circuit of the switching power supply device during the ON period of the switching element in the drive signal. Etc. are set based on the above. The down coefficient is a coefficient indicating the rate of decrease in the current flowing in the inductance of the smoothing circuit of the switching power supply device during the off period of the switching element in the drive signal. Set based on.
[0022]
The switching power supply device according to the present invention includes a control device that generates a drive signal for switching control of the switching device by digital control, and a switching device that is turned on / off based on the drive signal generated by the control device. The device is any one of the control devices described above.
[0023]
In this switching power supply device, the control device is configured as the control device, and the switching element is turned on / off by the drive signal generated based on the estimated current signal estimated from the drive signal. In this switching power supply device, the input voltage is converted into the output voltage by turning on / off the switching element so as to be the target voltage. By being controlled by the control device, in this switching power supply device, the switching element can be turned on / off by feedback control by current mode control without means for detecting the inductance current.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of a switching power supply controller and a switching power supply according to the present invention will be described below with reference to the drawings.
[0025]
In the present embodiment, the switching power supply according to the present invention is applied to a step-down DC / DC converter, and the switching power supply controller according to the present invention is used to control a switching element of the DC / DC converter. This is applied to the controller IC that generates The controller IC according to the present embodiment is a digital control type that performs high-speed processing, and feedback-controls the DC / DC converter by current mode control using an estimated current signal that estimates an inductance current based on a PWM signal.
[0026]
The configuration of the DC / DC converter 1 will be described with reference to FIG. FIG. 1 is a configuration diagram of a DC / DC converter.
[0027]
The DC / DC converter 1 has a DC input voltage V I DC output voltage V O (<V I ) And can be used for various purposes, for example, VRM [Voltage Regulator Module]. The DC / DC converter 1 is a switching regulator that turns on / off a switching element by PWM control. Input voltage V I Is variable, and an input voltage range (for example, 5 to 12 V) is set. Output voltage V O A constant target voltage (for example, 1 V) is set according to the load L. The load L corresponds to, for example, a CPU, an MPU, or a DSP such as a communication device such as a computer or a router, and the load current greatly varies depending on the processing load.
[0028]
The DC / DC converter 1 includes switching elements 2 and 3 such as two FETs, an inductance 4, a capacitor 5, an A / D converter 6 and a controller IC 7 as main components. The switching element 2 is turned on when the PWM signal from the controller IC 7 is a high signal. The switching element 3 is turned on when the PWM signal is a low signal. The inductance 4 and the capacitor 5 constitute a smoothing circuit. Due to the switching operation of the switching elements 2 and 3, the amplitude is the input voltage V I Is output to the smoothing circuit, and the smoothing circuit averages the pulsed voltage. The A / D converter 6 is an analog output voltage V detected by a voltage sensor (not shown). O The digital output voltage V O And output to the controller IC 7. The controller IC 7 has an output voltage V O Output voltage V so that becomes the target voltage O Based on the above, a PWM signal is generated by current mode control to control on / off of the switching elements 2 and 3.
[0029]
The configuration of the controller IC 7 will be described with reference to FIGS. FIG. 2 is a configuration diagram of the controller IC. FIG. 3 is an up / down counter, (a) is a configuration diagram of the up / down counter, and (b) is a configuration diagram of the filter of (a). FIG. 4 is an explanatory diagram of the generation of an estimated current signal in the up / down counter, where (a) is a master clock, (b) is a PWM signal, (c) is a select signal, and (d) is estimated. It is a current signal. FIG. 5 is a configuration diagram of the low-pass filter of FIG. FIG. 6 is a timing chart for intermittently removing the DC component from the estimated current signal in the controller IC (when the DC component is greater than 0), (a) is the PWM signal, and (b) is the estimated current signal. DC component, (c) is a reset signal, and (d) is an estimated current signal and control signal after DC component removal. FIG. 7 is a timing chart for intermittently removing the DC component from the estimated current signal in the controller IC (when the DC component is 0 or less), (a) is the PWM signal, and (b) is the estimated current signal. DC component, (c) is a reset signal, and (d) is an estimated current signal and control signal after DC component removal. FIG. 8 is an explanatory diagram for explaining the reason why the DC component accumulates in the estimated current signal. FIG. 9 is an explanatory diagram of current mode control in the controller IC, where (a) is a control signal and an estimated current signal after DC component removal, (b) is a comparator signal, and (c) is a set signal. Yes, (d) is a pulse width limit signal, and (e) is a PWM signal.
[0030]
The controller IC 7 is a digital circuit that operates based on a master clock (for example, 10 MHz to 100 MHz) (see FIG. 2). In the controller IC 7, the digital output voltage V converted by the A / D converter 6 by feedback control by P control. O And target voltage V REF The control signal CS is generated by multiplying the difference value by the gain G of P control. Further, the controller IC 7 feeds back the generated PWM signal PS by a minor loop, and generates an estimated current signal PC in which the current flowing through the inductance 4 of the DC / DC converter 1 is estimated based on the generated PWM signal PS. Further, the controller IC 7 removes the direct current component DC from the estimated current signal PC and intermittently resets the accumulated direct current component DC to 0 to generate an estimated current signal PC ′ from which the direct current component DC is removed. Then, the controller IC 7 generates a PWM signal PS from the control signal CS and the estimated current signal PC ′. For this purpose, the controller IC 7 includes a subtracter 10, a multiplier 11, an up / down counter 12, a reset generation circuit 13, a low-pass filter 14, a subtractor 15, a comparator 16, an RS flip-flop circuit 17, and an AND circuit 18. Note that the high signal in the following description is set to a power supply voltage (for example, 5 V) for the controller IC 7 and is indicated by 1 in the figure. The low signal is set to 0V and is indicated by 0 in the figure.
[0031]
In the present embodiment, the subtractor 10 and the multiplier 11 correspond to control signal setting means described in the claims, and the up / down counter 12 corresponds to current estimation means described in the claims. The low-pass filter 14 and the subtractor 15 correspond to DC component removal means described in the claims, the reset generation circuit 13 and the low-pass filter 14 correspond to DC component reset means described in the claims, and the comparator 16 This corresponds to the comparison means described in the claims.
[0032]
The subtracter 10 generates a target voltage V REF And output voltage V O Is input and the target voltage V REF To output voltage V O Is subtracted and the subtraction value (V REF -V O ) To the multiplier 11.
[0033]
The multiplier 11 calculates the subtraction value (V REF -V O ) And the subtraction value (V REF -V O ) Is multiplied by the gain G of the P control, and the multiplication value G (V REF -V O ) As a control signal CS. The control signal CS is a target current signal when compared with the estimated current signal PC ′.
[0034]
The up / down counter 12 generates an estimated current signal PC based on the PWM signal PS, and outputs the estimated current signal PC to the low-pass filter 14 and the subtracter 15. For this purpose, the up / down counter 12 includes a selector 20 and a filter 21 (see FIG. 3). The estimated current signal PC is a signal obtained by estimating the current flowing through the inductance 4 of the DC / DC converter 1 and increases based on the up coefficient when the PWM signal PS is in a period during which the switching element 2 is turned on (high signal period). The signal decreases based on the down coefficient during the OFF period (low signal period).
[0035]
The selector 20 generates a select signal SL based on the PWM signal PS. For this purpose, the selector 20 receives the PWM signal PS generated by the controller IC 7. The selector 20 selects the up coefficient (= a) when the PWM signal PS is a high signal, and sets a to the select signal SL (see FIGS. 4B and 4C). The selector 20 selects a down coefficient (= −b) when the PWM signal PS is a low signal, and sets −b to the select signal SL (see FIGS. 4B and 4C).
[0036]
The up coefficient a and the down coefficient −b are set based on the parameters of the inductance 4 and the capacitor 5 in the DC / DC converter 1, one cycle of the master clock MC, and the like, and the inductance current in the DC / DC converter 1. A value indicating a rate of increase or a value indicating a rate of decrease. These coefficients a and b are the resistance component included in the inductance 4 and the input voltage V in the actual DC / DC converter 1. I It is not set in consideration of fluctuations in For this reason, the estimated current signal PC estimated using these coefficients a and b deviates from the actual inductance current and includes an error component (DC component).
[0037]
The filter 21 is a filter having an integral characteristic, and generates an estimated current signal PC based on the select signal SL. As shown in FIG. 3B, the filter 21 includes a D flip-flop 21a and an adder 21b. In the D flip-flop circuit 21a, the output value Y n And the previous output value Y based on the master clock MC n-1 Is output to the adder 21b. In the adder 21b, the input value U n The previous value Y of the output value n-1 And the output value Y n Output as. Specifically, the filter 21 sequentially adds the value of the select signal SL to the previous value every one cycle of the master clock MC, and outputs the added value as the estimated current signal PC (FIG. 4A, ( c) and (d)). That is, when the select signal SL is a value, a is added to the previous value, and when it is -b, b is subtracted from the previous value.
[0038]
[Expression 1]
Figure 0003708086
The filter 21 is expressed by equation (1), and U n Is the select signal SL from the selector 20, Y n Is the estimated current signal PC.
[0039]
The reset generation circuit 13 generates a reset signal RS that defines the timing for resetting the DC component DC extracted by the low-pass filter 14. For this purpose, the reset generation circuit 13 receives the PWM signal PS generated by the controller IC 7 and the DC component DC extracted by the low-pass filter 14. In the reset generation circuit 13, a high signal is set as the reset signal RS in a reset release period in which no reset is performed (see FIGS. 6C and 7C). Further, the reset generation circuit 13 counts the number of cycles of the PWM signal PS (rising from the low signal to the high signal), and resets when the count value becomes 10 (that is, when 10 cycles of the PWM signal PS have passed). In order to start the period, the reset signal RS is set to a low signal (see FIGS. 6A, 6C, 7A, and 7C). After setting the low signal, the reset generation circuit 13 determines whether or not the DC component DC is greater than zero. When the direct current component DC is larger than 0, the reset generation circuit 13 determines whether or not the PWM signal PS has risen from the low signal to the high signal. When the PWM signal PS has risen, the reset signal RS is supplied with a high signal to end the reset period. Is set (see FIGS. 6A and 6C). Incidentally, when the DC component is larger than 0, when the reset signal RS becomes a low signal, the estimated current signal PC ′ suddenly increases to the plus side and becomes larger than the control signal CS, and the PWM signal PS becomes a low signal. (See FIGS. 6A and 6D). On the other hand, when the DC component DC is 0 or less, the reset generation circuit 13 determines whether or not the PWM signal PS has fallen from the high signal to the low signal, and when it falls, the reset signal is used to end the reset period. A high signal is set in RS (see FIGS. 7A and 7C). Incidentally, when the DC component is 0 or less, when the reset signal RS becomes a low signal, the estimated current signal PC ′ suddenly increases to the minus side and becomes smaller than the control signal CS, and the PWM signal PS becomes a high signal. (See FIG. 7D). Then, the reset generation circuit 13 outputs the reset signal RS to the low-pass filter 14.
[0040]
The period during which the reset signal is a low signal is for several cycles of the PWM signal PS, and the magnitude of the accumulated DC component DC (and thus the magnitude of the estimated current signal PC ′ after reset). And the magnitude of the control signal CS. This is because the PWM signal PS switches from the low signal to the high signal or from the high signal to the low signal after the estimated current signal PC ′ and the control signal CS have the same value, and the estimated current signal PC. It takes time to switch as the value of 'and the control signal CS are further apart. Therefore, the period during which the reset signal is a low signal (reset period) is determined according to the relationship between the estimated current signal PC ′ after reset and the control signal CS.
[0041]
The timing for resetting the direct current component DC is set to 10 cycles of the PWM signal PS (that is, the switching cycle). Is set. When the DC component DC is reset, the output voltage V in the DC / DC converter 1 O The ripple component generated in the circuit changes depending on the reset timing, and the shorter the reset period, the larger the ripple. This ripple is affected by the capacitance of the capacitor 5 and the zero cross frequency, and when the capacitance of the capacitor 5 is large or the zero cross frequency is low, the reset period can be set long.
[0042]
The low pass filter 14 is an IIR [Infinite Impulse Response] type primary low pass filter that extracts the DC component DC from the estimated current signal PC and reduces the DC component DC accumulated according to the reset signal RS to almost zero. Reset. As shown in FIG. 5, the low-pass filter 14 includes three multipliers 14a, 14b, and 14c, two D flip-flop circuits 14d and 14e, and an adder 14f. In the multiplier 14a, the input value U n Is multiplied by the filter coefficient a0 and output to the adder 14f. In the D flip-flop circuit 14d, the input value U n And the previous value U of the input value based on the master clock MC n-1 Is output to the multiplier 14b. In the multiplier 14b, the previous value U of the input value. n-1 Is multiplied by the filter coefficient a1 and output to the adder 14f. In the D flip-flop circuit 14e, the output value Y n And the previous output value Y based on the master clock MC n-1 Is output to the multiplier 14c. In the multiplier 14c, the previous value Y of the output value n-1 Is multiplied by the filter coefficient b1 and output to the adder 14f. The adder 14f adds the multiplication values of the multipliers 14a to 14c, and outputs the output value Y. n Output as. The low-pass filter 14 extracts a frequency component having a cutoff frequency and lower than the cutoff frequency in the estimated current signal PC as a DC component DC (see FIGS. 6B and 7B).
[0043]
[Expression 2]
Figure 0003708086
The low-pass filter 14 is expressed by equation (2), and U n Is the estimated current signal PC from the up / down counter 12, Y n Is the DC component DC. The low-pass filter 14 has a gain set to 1 and gradually extracts a DC component included in the estimated current signal PC as time elapses. Extract DC component. Therefore, as shown in FIGS. 6B and 7B, after the DC component DC is reset, the DC component DC gradually increases from 0, and the DC component DC becomes the estimated current signal as time passes. It approaches the actual DC component of the PC.
[0044]
Further, the low pass filter 14 resets the DC component DC accumulated in the estimated current signal PC. For this purpose, the reset signal RS is input to the low-pass filter 14. In the D flip-flop circuit 14e, when the reset signal RS is input and the reset signal RS is a high signal, the previous value Y of the output value n-1 When the reset signal RS becomes a low signal, 0 is output unconditionally. Previous value Y of output value n-1 When 0 becomes 0, in the low-pass filter 14, since the filter coefficients a0 and a1 are sufficiently smaller than 1, and the filter coefficient b1 is smaller than 1 but close to 1, the output value Y n (DC component DC) becomes almost zero. In the D flip-flop circuit 14e, when the reset signal RS changes from a low signal to a high signal, the previous value Y of the output value n-1 Is output. Previous value Y of output value n-1 Is output, the low-pass filter 14 outputs the output value Y. n (DC component DC) gradually approaches the actual DC component of the estimated current signal PC. Note that the reset signal RS may be input to the D flip-flop circuit 14d, and 0 may be output unconditionally when the reset signal RS becomes a low signal.
[0045]
Here, the reason why the DC component in the estimated current signal PC is accumulated will be described. When the inductance current is estimated by the PWM signal PS, the estimated current includes more direct current components (error components) than the actual inductance current. Therefore, the controller IC 7 extracts the DC component DC from the estimated current signal PC and subtracts the DC component DC from the estimated current signal PC. However, since the estimated current signal PC is generated by the filter 21 having integral characteristics, the DC component increases (or decreases) with a predetermined slope in the estimated current signal PC as shown by the hatched portion in FIG. ) Continue to do. For this reason, the DC component is extracted at a certain time t1 in the low-pass filter 14, and the DC component extracted by the subtracter 15 at the subsequent stage is subtracted from the DC component at the time t1 at the time t2 when the DC component in the estimated current signal PC is increased ( Or, it is decreasing). Therefore, a DC component that continues to increase (or decrease) after the subtraction of the DC component remains, accumulates the DC component in the low-pass filter 14, and the DC component on the plus side (or minus side) becomes To increase. Therefore, if the direct current component is not reset, the estimated current signal PC and the direct current component DC become infinitely large on the plus side or the minus side, and processing by the controller IC 7 becomes impossible.
[0046]
The subtracter 15 receives the estimated current signal PC and the direct current component DC, subtracts the direct current component DC from the estimated current signal PC, and outputs the subtraction value (PC-DC) as the estimated current signal PC ′ after removal of the direct current component. To do. The subtracter 15 performs a subtraction process for each cycle of the master clock MC. Incidentally, when the direct current component DC is a positive value, the estimated current signal PC ′ after removal of the direct current component is smaller than the estimated current signal PC (see FIGS. 6B and 6D), and the direct current component DC has a negative value. In this case, the estimated current signal PC ′ after removal of the DC component is larger than the estimated current signal PC (see FIGS. 7B and 7D).
[0047]
The comparator 16 determines whether or not the estimated current signal PC ′ after removal of the direct current reaches the control signal CS, and generates a comparator signal CO. For this purpose, the comparator 16 receives the estimated current signal PC ′ at the non-inverting input terminal and the control signal CS at the inverting input terminal.
[0048]
In the reset cancellation period of the DC component DC, the comparator 16 compares the estimated current signal PC ′ with the control signal CS, and outputs a high signal as the comparator signal CO when the estimated current signal PC ′ reaches the control signal CS. If not, a low signal is output as the comparator signal CO (see FIGS. 9A and 9B). The comparator signal CO is a signal that becomes a high signal for a moment when the estimated current signal PC ′ reaches the control signal CS, and is output to the RS flip-flop circuit 17. Incidentally, the estimated current signal PC ′ is generated so as to increase until reaching the control signal CS and to decrease when reaching the control signal CS.
[0049]
In the reset period of the direct current component DC, the estimated current signal PC ′ suddenly increases toward the plus side or the minus side, so that control as in the reset release period cannot be performed. When the DC component DC is larger than 0, the estimated current signal PC ′ is larger than the control signal CS (see FIG. 6D), and the comparator 16 compares the estimated current signal PC ′ until it becomes smaller than the control signal CS. A high signal is continuously output as the signal CO. When the estimated current signal PC ′ becomes smaller than the control signal CS, a low signal is output as the comparator signal CO. As for the comparator signal CO, a high signal is output only for an instant in the reset release period, but the high signal continues to be output for several cycles of the PWM signal PS in the reset period. On the other hand, when the DC component DC is 0 or less, the estimated current signal PC ′ is smaller than the control signal CS (see FIG. 7D), and in the comparator 16, the estimated current signal PC ′ is larger than the control signal CS. The low signal is output as the comparator signal CO until the estimated current signal PC ′ reaches the control signal CS, and the high signal is output as the comparator signal CO. As for the comparator signal CO, the low signal is not continuously output for one period or more of the PWM signal PS in the reset release period, but the low signal is continuously output for several periods of the PWM signal PS in the reset period.
[0050]
The RS flip-flop circuit 17 outputs a high signal and a low signal that are the basis of the PWM signal PS. For this purpose, the set signal SS and the comparator signal CO are input to the RS flip-flop circuit 17 (see FIGS. 9B and 9C).
[0051]
In the reset release period of the DC component DC, when the set signal SS becomes a high signal, the RS flip-flop circuit 17 switches from the low signal to the high signal and holds the high signal. In the RS flip-flop circuit 17, when the comparator signal CO becomes a high signal, the high signal is switched to the low signal, and the low signal is held. The frequency of the PWM signal PS is, for example, 100 kHz to 1 MHz, and corresponds to the switching frequency in the DC / DC converter 1.
[0052]
In the reset period of the DC component DC, a high signal or a low signal is continuously output for several cycles of the PWM signal PS in the comparator signal CO of the comparator 16. During the period in which the high signal continues to be output as the comparator signal CO, the RS flip-flop circuit 17 continues to hold the low signal. In this case, when the set signal SS becomes a high signal, the low signal is switched to the high signal for a moment, but since it is a moment, the low signal is substantially held. In the RS flip-flop circuit 17, when the set signal SS becomes a high signal after the comparator signal CO is switched from the high signal to the low signal, the low signal is switched to the high signal and the high signal is held. On the other hand, in the period during which the low signal is continuously output, the RS flip-flop circuit 17 continues to hold the high signal. Then, in the RS flip-flop circuit 17, when the comparator signal CO is switched from the low signal to the high signal, the high signal is switched to the low signal, and the low signal is held.
[0053]
The set signal SS is a signal obtained by dividing the master clock MC by a frequency divider (not shown), and is a signal that defines one cycle of the PWM signal PS (switching cycle of the DC / DC converter 1). A pulse that defines the rise of the PWM signal PS from a low signal to a high signal is output as a high signal (one cycle of the master clock MC).
[0054]
The AND circuit 18 limits the pulse width of the PWM signal PS and outputs the PWM signal PS. For this purpose, the output signal of the RS flip-flop circuit 17 and the pulse width limit signal PLS are input to the AND circuit 18 (see FIG. 9D). The AND circuit 18 outputs a high signal when the output signal of the RS flip-flop circuit 17 is a high signal and the pulse width limit signal PLS is a high signal, and outputs a low signal otherwise (FIG. 9D). (See (e)). A signal composed of the high signal and the low signal is the PWM signal PS.
[0055]
The pulse width limit signal PLS is a signal obtained by dividing the master clock MC by a frequency divider, has the same period as the period of the PWM signal PS, and the maximum pulse width (and thus DC / DC) allowed by the PWM signal PS. A section defining the maximum output voltage allowed by the converter 1 is output as a high signal.
[0056]
In the reset period of the direct current component DC, all the sections of the pulse width limit signal PLS are set to a high signal, or the output of the RS flip-flop circuit 17 is directly used as the PWM signal PS without passing through the AND circuit 18.
[0057]
The operation of the controller IC 7 and the DC / DC converter 1 will be described with reference to FIGS. In particular, the operation of the reset generation circuit 13 of the controller IC 7 will be described along the flowchart of FIG. FIG. 10 is a flowchart showing the operation of the reset generation circuit.
[0058]
Input voltage V to DC / DC converter 1 I Is entered. Then, in the DC / DC converter 1, the switching elements 2 and 3 are alternately turned on / off based on the PWM signal PS from the controller IC 7. Further, in the DC / DC converter 1, the input voltage V that is output as a pulse during the ON period of the switching element 2 by the inductance 4 and the capacitor 5. I And the voltage V O Is output. In the DC / DC converter 1, the output voltage V O Is detected by a voltage sensor, and the detected output voltage V O Is digitized by the A / D converter 6 and fed back to the controller IC 7.
[0059]
In the controller IC7, the target voltage V REF To output voltage V O And the control signal CS is generated by multiplying the subtraction value by the gain G of the P control. Further, the controller IC 7 estimates the inductance current based on the generated PWM signal PS and generates the estimated current signal PC (see FIG. 4). Further, the controller IC 7 extracts the direct current component DC from the estimated current signal PC, and subtracts the direct current component DC from the estimated current signal PC (FIGS. 6B, 6D, 7B, 7D). reference). The controller IC 7 compares the control signal CS with the estimated current signal PC ′ from which the DC component is removed, and generates a comparator signal CO that outputs a high signal when the estimated current signal PC ′ reaches the control signal CS. (See FIGS. 9A and 9B). Further, the controller IC 7 outputs a pulse from the high signal of the set signal SS to the high signal of the comparator signal CO, limits the pulse width by the pulse width limiting signal PLS, and outputs the PWM signal PS.
[0060]
Further, the controller IC 7 generates a reset signal RS in order to reset the direct current component DC extracted by the low pass filter 14. First, the controller IC 7 sets a high signal to the reset signal RS (see S1, FIG. 6C, FIG. 7C) and initializes the count value to 0 (S2 in FIG. 10). .
[0061]
Then, the controller IC 7 determines whether or not the PWM signal PS has risen from a low signal to a high signal (S3 in FIG. 10), and continues this determination until it rises. If it is determined that the signal has risen in S3, the controller IC 7 adds 1 to the counter value (S4 in FIG. 10). That is, the count value is counted up every time the PWM signal PS has elapsed for one cycle.
[0062]
Subsequently, the controller IC 7 determines whether or not the count value has reached 10 (S5 in FIG. 10). If the count value is not 10, the process proceeds to S3 and waits for the rise of the PWM signal PS. That is, it is determined whether or not the time of 10 cycles of the PWM signal PS has elapsed. During this time, the DC component included in the estimated current signal PC and the DC component DC to be extracted continue to increase toward the plus side or the minus side (see FIGS. 6B and 7B).
[0063]
If it is determined in S5 that the counter value has reached 10, the controller IC 7 sets a low signal to the reset signal RS (see S6 in FIG. 10, FIGS. 6C and 7C), and includes DC component removal. Move to no control. When the reset signal RS becomes a low signal, the controller IC 7 resets the DC component DC to be extracted to almost 0 (see FIGS. 6B, 6C, 7B, and 7C).
[0064]
When the direct current component DC is a positive value, the positive direct current component DC subtracted from the estimated current signal PC disappears (see FIG. 6B), so the estimated current signal PC ′ increases rapidly (FIG. 6D). )reference). Therefore, since the estimated current signal PC ′ greatly exceeds the value of the control signal CS, the controller IC 7 immediately switches the PWM signal PS from the high signal to the low signal, and the PWM signal until the estimated current signal PC ′ becomes smaller than the control signal CS. The PS low signal is continued (see FIGS. 6A and 6D). While the PWM signal PS continues the low signal, the estimated current signal PC continues to decrease, and the estimated current signal PC ′ also continues to decrease accordingly (see FIGS. 6B and 6D). Eventually, when the estimated current signal PC ′ becomes smaller than the control signal CS, the control returns to the normal control. When the set signal SS becomes a high signal, the controller IC 7 switches the PWM signal PS from the low signal to the high signal (FIG. 6A). (See (d)).
[0065]
On the other hand, when the direct current component DC is a negative value, the negative direct current component DC subtracted from the estimated current signal PC disappears (see FIG. 7B), and therefore the estimated current signal PC ′ decreases rapidly (FIG. 7). (See (d)). Therefore, since the estimated current signal PC ′ is considerably smaller than the control signal CS, the controller IC 7 continues the high signal of the PWM signal PS until the estimated current signal PC ′ reaches the control signal CS (FIG. 7 (a), ( d)). While the PWM signal PS continues to be a high signal, the estimated current signal PC continues to increase, and the estimated current signal PC ′ also increases accordingly (see FIGS. 7B and 7D). Eventually, when the estimated current signal PC ′ reaches the control signal CS, the control returns to the normal control, and the controller IC 7 switches the PWM signal PS from a high signal to a low signal (see FIGS. 7A and 7D).
[0066]
After setting the reset signal RS to a low signal, the controller IC 7 determines whether or not the direct current component DC is greater than 0 (S7 in FIG. 10). By the way, after the reset signal RS switches to a low signal, the PWM signal PS continues to be a low signal when the DC component DC is greater than 0, and the PWM signal PS is high when the DC component DC is 0 or less. The signal continues.
[0067]
If the DC component DC is determined to be greater than 0 in S7, the controller IC 7 determines whether or not the PWM signal PS has risen from a low signal to a high signal, and continues this determination until it rises (S8 in FIG. 10). If it is determined in S8 that the controller IC 7 has risen, the controller IC 7 returns to S1, sets a high signal to the reset signal RS, and shifts to normal control including DC component removal. When returning to normal control, the value of the estimated current signal PC that has continued to decrease increases or decreases according to the PWM signal PS, and the DC component DC gradually increases from 0 (see FIGS. 6A and 6B).
[0068]
On the other hand, when the DC component DC is determined to be 0 or less in S7, the controller IC 7 determines whether or not the PWM signal PS has fallen from the high signal to the low signal, and continues this determination until it falls (S9 in FIG. 10). ). If it is determined in S9 that it has fallen, the controller IC 7 returns to S1, sets a high signal to the reset signal RS, and shifts to normal control including DC component removal. When returning to normal control, the value of the estimated current signal PC that has continued to increase increases or decreases according to the PWM signal PS, and the DC component DC gradually decreases from 0 (see FIGS. 7A and 7B).
[0069]
By intermittently resetting the DC component DC in this way, the DC component accumulated in the estimated current signal PC is intermittently removed, and the estimated current signal PC and the DC component DC do not become infinitely large. Therefore, in the controller IC 7, the estimated current signal PC and the direct current component DC do not become too large to be controlled. Further, the accuracy of the estimation of the inductance current is improved without the estimated current signal PC being far from the actual inductance current. As a result, the controller IC 7 can perform current mode control with an accuracy close to that of current mode control using an actual inductance current.
[0070]
Incidentally, during the reset period, the output voltage V O Is the target voltage V REF Normal control to get closer to is not possible. However, since the reset period is sufficiently shorter than the reset release period, the output voltage V O The target current V REF It is controlled to be close to
[0071]
The controller IC 7 does not have a current detection means for the inductance 4, but can perform current mode control by estimating the inductance current. Further, the controller IC 7 removes the direct current component DC from the estimated current signal PC and intermittently resets the accumulated direct current component DC, thereby bringing the estimated current as close as possible to the actual inductance current, thereby improving the accuracy in the current mode control. It is improving.
[0072]
Further, the controller IC 7 can generate the estimated current signal PC with a simple configuration using the selector 20 and the filter 21. Further, the controller IC 7 can extract the DC component DC and reset the DC component DC with a simple configuration using the primary digital low-pass filter 14.
[0073]
As mentioned above, although embodiment which concerns on this invention was described, this invention is implemented in various forms, without being limited to the said embodiment.
[0074]
For example, in the present embodiment, the control device is configured by a digital circuit (hardware), but each means in the control device may be realized by a program (software) incorporated in a microcomputer or the like. A program for realizing each means may be distributed by distribution via a storage medium such as a CD-ROM or the Internet, or may be distributed as a control device in a state of being incorporated in a computer.
[0075]
In this embodiment, the present invention is applied to a DC / DC converter. However, the present invention can also be applied to an AC / DC converter and a DC / AC converter. In this embodiment, the present invention is applied to a non-insulating and step-down converter having no transformer. However, the present invention can also be applied to an insulating converter having a transformer, and can also be applied to a step-up or step-up / step-down converter. is there.
[0076]
Moreover, although applied to P control in this Embodiment, it is applicable also to other controls, such as PI control and PID control.
[0077]
Further, in the present embodiment, the means for extracting the direct current component is constituted by an IIR type primary low-pass filter, but may be constituted by other low-pass filters such as a secondary low-pass filter. You may comprise by another circuit.
[0078]
In this embodiment, the signal for resetting the DC component is a reset signal consisting of 10 PWM signal cycles (switching cycles). However, if the cycle is sufficiently longer than the master clock cycle, the PWM signal 10 The number of periods other than the period may be used, or the period may not be an integer multiple of the period of the PWM signal. When the PWM signal cycle is not an integral multiple, the reset signal is set based on the master clock cycle or the like. In this embodiment, the number of periods of the PWM signal is counted based on the PWM signal, but may be counted using a set signal or the like.
[0079]
In the present embodiment, the A / D converter and the controller IC are configured separately, but the A / D converter may be included in the controller IC.
[0080]
【The invention's effect】
According to the present invention, means for detecting an inductance current flowing through a switching power supply circuit by estimating an inductance current based on a drive signal, removing a DC component from the estimated current and intermittently resetting the DC component. Current mode control can be performed even if there is no current.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of a DC / DC converter according to an embodiment.
FIG. 2 is a configuration diagram of the controller IC in FIG. 1;
3 is an up / down counter of FIG. 2, (a) is a configuration diagram of the up / down counter, and (b) is a configuration diagram of a filter of (a).
4 is an explanatory diagram of generation of an estimated current signal in the up / down counter of FIG. 2, wherein (a) is a master clock, (b) is a PWM signal, (c) is a select signal, and (d ) Is an estimated current signal.
5 is a configuration diagram of the low-pass filter of FIG. 2. FIG.
6 is a timing chart for intermittently removing a DC component from an estimated current signal in the controller IC of FIG. 2 (when the DC component is larger than 0), (a) is a PWM signal, and (b) is estimated. The current signal and the DC component, (c) is the reset signal, and (d) is the estimated current signal and the control signal after the DC component is removed.
7 is a timing chart for intermittently removing a DC component from an estimated current signal in the controller IC of FIG. 2 (when the DC component is 0 or less), (a) is a PWM signal, and (b) is estimated. The current signal and the DC component, (c) is the reset signal, and (d) is the estimated current signal and the control signal after the DC component is removed.
FIG. 8 is an explanatory diagram for explaining the reason why a DC component accumulates in an estimated current signal.
9 is an explanatory diagram of current mode control in the controller IC of FIG. 2, wherein (a) is a control signal and an estimated current signal after removal of a DC component, (b) is a comparator signal, and (c) is It is a set signal, (d) is a pulse width limit signal, and (e) is a PWM signal.
10 is a flowchart showing an operation in the reset generation circuit of FIG. 2;
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... DC / DC converter, 2, 3 ... Switching element, 4 ... Inductance, 5 ... Capacitor, 6 ... A / D converter, 7 ... Controller IC, 10 ... Subtractor, 11 ... Multiplier, 12 ... Up / down counter, DESCRIPTION OF SYMBOLS 13 ... Reset generation circuit, 14 ... Low pass filter, 14a-14b ... Multiplier, 14d, 14e ... D flip-flop circuit, 14f ... Adder, 15 ... Subtractor, 16 ... Comparator, 17 ... RS flip-flop circuit, 18 ... AND circuit, 20 ... selector, 21 ... filter, 21a ... D flip-flop circuit, 21b ... adder

Claims (5)

デジタル変換されたスイッチング電源装置における出力電圧と目標電圧とに基づいて制御信号を設定する制御信号設定手段と、
スイッチング電源装置のスイッチング素子を制御するための駆動信号におけるスイッチング素子のオン期間をアップ係数に基づいて一定時間毎にカウントアップし、駆動信号におけるスイッチング素子のオフ期間をダウン係数に基づいて一定時間毎にカウントダウンするアップダウンカウンタによりスイッチング電源装置の平滑回路のインダクタンスに流れる電流を推定し、推定電流信号を生成する電流推定手段と、
前記電流推定手段で推定した推定電流信号に含まれる直流成分を抽出し、前記推定電流信号から直流成分を除去する直流成分除去手段と、
前記直流成分除去手段で抽出する直流成分を所定時間毎にリセットする直流成分リセット手段と、
前記制御信号設定手段で設定した制御信号と前記直流成分除去手段で直流成分を除去した後の推定電流信号とを比較し、当該直流成分を除去した推定電流信号が前記制御信号に達するか否かを検出する比較手段と
を含むことを特徴とするスイッチング電源装置用制御装置。Control signal setting means for setting a control signal based on the output voltage and the target voltage in the digitally converted switching power supply device;
The ON period of the switching element in the drive signal for controlling the switching element of the switching power supply device is counted up at regular intervals based on the up coefficient, and the OFF period of the switching element in the drive signal is incremented at regular intervals based on the down coefficient Current estimation means for estimating the current flowing in the inductance of the smoothing circuit of the switching power supply device by an up / down counter that counts down to generate an estimated current signal;
DC component removing means for extracting a DC component contained in the estimated current signal estimated by the current estimating means and removing the DC component from the estimated current signal;
DC component resetting means for resetting the DC component extracted by the DC component removing means every predetermined time;
The control signal set by the control signal setting means is compared with the estimated current signal after the DC component is removed by the DC component removing means, and whether or not the estimated current signal from which the DC component is removed reaches the control signal. And a control means for detecting the switching power supply controller. 前記直流成分除去手段は、
前記推定電流信号から直流成分を抽出するローパスフィルタと、
前記電流推定手段で生成した推定電流信号から前記ローパスフィルタで抽出した直流成分を減算する減算器と
を含むことを特徴とする請求項１に記載するスイッチング電源装置用制御装置。The DC component removing means includes
A low-pass filter for extracting a DC component from the estimated current signal;
The control device for a switching power supply according to claim 1, further comprising: a subtractor that subtracts a direct current component extracted by the low-pass filter from an estimated current signal generated by the current estimating means. 前記直流成分リセット手段は、前記ローパスフィルタにリセット信号を入力し、前記ローパスフィルタの遅延器の出力を前記所定時間毎にリセットすることを特徴とする請求項２に記載するスイッチング電源装置用制御装置。  3. The switching power supply control device according to claim 2, wherein the DC component resetting unit inputs a reset signal to the low-pass filter and resets an output of a delay unit of the low-pass filter every predetermined time. . 前記所定時間は、前記駆動信号の周期の整数倍であることを特徴とする請求項１〜請求項３のいずれか１項に記載するスイッチング電源装置用制御装置。  The switching power supply control device according to any one of claims 1 to 3, wherein the predetermined time is an integral multiple of a period of the drive signal. デジタル制御によってスイッチング素子をスイッチング制御するための駆動信号を生成する制御装置と、
前記制御装置で生成した駆動信号に基づいてオン／オフするスイッチング素子と
を含み、
前記制御装置は、請求項１〜請求項４のいずれか１項に記載する制御装置であることを特徴とするスイッチング電源装置。A control device for generating a drive signal for switching control of the switching element by digital control;
A switching element that is turned on / off based on a drive signal generated by the control device,
5. The switching power supply device according to claim 1 , wherein the control device is the control device according to claim 1 .
JP2003074275A 2003-03-13 2003-03-18 Switching power supply controller and switching power supply Expired - Fee Related JP3708086B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003074275A JP3708086B2 (en) 2003-03-18 2003-03-18 Switching power supply controller and switching power supply
US10/797,150 US7075278B2 (en) 2003-03-13 2004-03-11 Switching power supply controller and switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003074275A JP3708086B2 (en) 2003-03-18 2003-03-18 Switching power supply controller and switching power supply

Publications (2)

Publication Number Publication Date
JP2004282961A JP2004282961A (en) 2004-10-07
JP3708086B2 true JP3708086B2 (en) 2005-10-19

Family

ID=33289968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003074275A Expired - Fee Related JP3708086B2 (en) 2003-03-13 2003-03-18 Switching power supply controller and switching power supply

Country Status (1)

Country Link
JP (1) JP3708086B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101233467B (en) * 2005-08-01 2012-12-26 Nxp股份有限公司 Dc-dc converter with switchable estimators
JP5194666B2 (en) * 2007-09-14 2013-05-08 Ｔｄｋラムダ株式会社 Power supply
JP5338159B2 (en) * 2008-07-07 2013-11-13 日産自動車株式会社 Flyback switching power supply
JP5112258B2 (en) * 2008-10-31 2013-01-09 シャープ株式会社 Switching control circuit and switching power supply device using the same
JP5461025B2 (en) * 2009-02-17 2014-04-02 スパンション エルエルシー DC-DC converter control method, DC-DC converter control circuit, DC-DC converter
JP5251594B2 (en) * 2009-02-26 2013-07-31 富士通セミコンダクター株式会社 POWER CONTROL DEVICE, POWER CONTROL METHOD, AND ELECTRONIC DEVICE
JP2012080756A (en) 2010-09-07 2012-04-19 Renesas Electronics Corp Integrated circuit device for switching regulator and design method therefor

Also Published As

Publication number Publication date
JP2004282961A (en) 2004-10-07

Similar Documents

Publication Publication Date Title
JP3708090B2 (en) Switching power supply controller and switching power supply
JP4287851B2 (en) Switching power supply control device and switching power supply
US6960904B2 (en) Switching power supply controller and switching power supply
JP5313252B2 (en) Switch mode power supply (SMPS) and method thereof
TWI328920B (en) Dc-dc converter control circuit and dc-dc converter control method
JP4901939B2 (en) Switching power supply
KR20170107961A (en) Digital slope compensation for peak current controlled switch mode power converters
US8587282B2 (en) Integrated circuit device for switching regulator having the same clock frequency as the switching frequency
JPWO2003058799A1 (en) Power factor improving converter and control method thereof
US10326354B2 (en) Method and system for DC-DC voltage converters with diminished PWM jitter
JPWO2010131496A1 (en) PFC converter
US8213200B2 (en) Switching power supply apparatus
JP2011109788A (en) Rush current limiting circuit
JP3708086B2 (en) Switching power supply controller and switching power supply
US7075278B2 (en) Switching power supply controller and switching power supply
JP6358815B2 (en) Control circuit for digital control power supply circuit, control method, digital control power supply circuit using the same, electronic device and base station
JP2014147224A (en) Switching regulator
JP2010193603A (en) Method and circuit for controlling dc-dc converter, and dc-dc converter
JP5423906B2 (en) Switching power supply
JP4266318B2 (en) Switching power supply controller and switching power supply
JP5791567B2 (en) Power converter
JP2021141737A (en) Switching power supply device
JP5194666B2 (en) Power supply
JPH02262868A (en) Constant voltage output circuit
JP3809155B2 (en) Switching power supply controller

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050802

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080812

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090812

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090812

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100812

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100812

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110812

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120812

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130812

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees