JP3696069B2 - 固体撮像素子の欠陥画素検出方法および装置 - Google Patents
固体撮像素子の欠陥画素検出方法および装置 Download PDFInfo
- Publication number
- JP3696069B2 JP3696069B2 JP2000273688A JP2000273688A JP3696069B2 JP 3696069 B2 JP3696069 B2 JP 3696069B2 JP 2000273688 A JP2000273688 A JP 2000273688A JP 2000273688 A JP2000273688 A JP 2000273688A JP 3696069 B2 JP3696069 B2 JP 3696069B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- defective pixel
- defective
- address
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Color Television Image Signal Generators (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、固体撮像素子の欠陥画素検出方法および装置に関する。
【０００２】
【従来の技術】
ＣＣＤ（固体撮像素子）を構成する画素の中には、所定の信号レベルの電気信号を発生しない欠陥画素が製造段階で生じることがある。この欠陥画素には、入射光に対して所定以上の大きさの電気信号を出力する白点の欠陥画素と呼ばれるものと所定以下の電気信号しか出力しない黒点の欠陥画素と呼ばれるものとがある。特に、白点の欠陥画素が１つでもあると、よく目立ち、画質を著しく低下させるため、画素欠陥補正を行なう必要がある。
【０００３】
画素欠陥補正方法としては、欠陥画素の位置を検出して記憶しておき、欠陥画素の隣接画素の信号を使って欠陥画素の信号を補正する方法が一般的である。ＣＣＤ製造時に発生している画素欠陥に対しては、その位置を不揮発性の外部メモリに記憶させておき、その位置情報に基づいて画素欠陥補正を行なう。欠陥画素は経時変化によって発生することもあるため、ＣＣＤ製造後も欠陥画素を検出して、補正できるようにしておく必要がある。
【０００４】
図１は、画素欠陥検出・補正機能を備えた従来のＣＣＤ信号処理回路の構成を示している。
【０００５】
ＣＣＤ１の出力信号は、ＣＤＳ（相関２重サンプリング回路）２およびＡＧＣ（自動利得制御回路）３で処理された後、Ａ／Ｄ変換回路４でデジタル信号に変換される。Ａ／Ｄ変換回路４の出力データは、画素欠陥検出・補正回路１０に送られる。
【０００６】
画素欠陥検出・補正回路１０は、外部メモリ７の情報を元に、入力データに対して画素欠陥補正を行なう。画素欠陥検出・補正回路１０の出力データは、カメラ信号処理回路５に送られ、通常のカメラ信号処理が行なわれる。なお、タイミング制御回路６は、各部のタイミングを制御する。
【０００７】
画素欠陥検出・補正回路１０は、欠陥画素検出回路１１、画素欠陥補正回路１２、選択回路１３、アドレス比較回路１４、水平アドレスカウンタ（Ｈアドレスカウンタ）１５、垂直アドレスカウンタ（Ｖアドレスカウンタ）１６および複数の欠陥画素アドレスメモリ１７を備えている。
【０００８】
図２は、欠陥画素検出回路１１の構成を示している。この例では、白点の欠陥画素を検出する回路を示している。
【０００９】
欠陥画素検出回路１１は、欠陥画素検出モード時において、欠陥画素を検出する。欠陥画素検出回路１１は、２つの遅延回路２１、２２と、判定回路２３とからなる。各遅延回路２１、２２は、１画素分が伝送されるに要する時間と等しい時間だけ入力データを遅延させて出力する。
【００１０】
判定回路２３には、隣接する３つの画素の画素データＤ１、Ｄ２、Ｄ３が入力される。３つの画素のうち中央の画素を注目画素とすると、判定回路２３は、注目画素の画素データＤ２と、その前後の画素の画素データＤ１、Ｄ３との差の絶対値（｜Ｄ２−Ｄ１｜、｜Ｄ３−Ｄ２｜）をそれぞれ求め、両絶対値がともに所定値Ｔｈより大きいときに、注目画素を白点の欠陥画素と見做して、注目画素に対する垂直アドレス（Ｖアドレス）と水平アドレス（Ｈアドレス）とを、欠陥画素アドレスデータとして欠陥画素アドレスメモリ１７に格納する。欠陥画素アドレスメモリ１７に格納された欠陥画素アドレスデータは、外部メモリ７に格納される。
【００１１】
従来においては、奇数フィールドにおいて検出された欠陥画素アドレスデータと、偶数フィールドにおいて検出された欠陥画素アドレスデータとが区別されて外部メモリ７に格納される。そして、通常モード時において、奇数フィールドが入力されるときには、奇数フィールドにおいて検出された欠陥画素アドレスデータが欠陥画素アドレスメモリ１７に設定され、偶数フィールドが入力されるときには、偶数フィールドにおいて検出された欠陥画素アドレスデータが欠陥画素アドレスメモリ１７に設定される。
【００１２】
図３は、画素欠陥補正回路１２の構成を示している。
【００１３】
画素欠陥補正回路１２は、２つの遅延回路３１、３２と、加算平均回路３３とからなる。各遅延回路３１、３２は、１画素分が伝送されるに要する時間と等しい時間だけ入力データを遅延させて出力する。
【００１４】
加算平均回路３３には、隣接する３つの画素の画素データＤ１、Ｄ２、Ｄ３のうち、両側の画素の画素データＤ１、Ｄ３が入力される。３つの画素のうち中央の画素が欠陥画素である場合には、中央の画素の補正後の画素データＤ２’は、その前後の画素の画素データＤ１、Ｄ３の加算平均値｛（Ｄ１＋Ｄ３）／２｝として求められる。
【００１５】
画素欠陥補正回路１２の後段に設けられた選択回路１３（図１参照）は、水平アドレスカウンタ１５の水平アドレスおよび垂直アドレスカウンタ１６の垂直アドレスが、欠陥画素アドレスメモリ１７に記憶されている欠陥画素アドレスと一致したときに、欠陥補正回路１２によって算出された当該欠陥画素アドレスに対応する補正値を選択して出力する。
【００１６】
【発明が解決しようとする課題】
従来例では、製造後に発生する白点の欠陥画素を正確に検出して、補正することは困難であった。特に、ＡＧＣゲインが大きいときにのみ認知できるような画素欠陥を、ノイズと区別して正確に検出することが困難であった。
【００１７】
また、従来では、欠陥画素アドレスを、奇数フィールド、偶数フィールドに分けて外部メモリ７に保持しているため、外部メモリ７としては、大きな容量のメモリが必要であった。
【００１８】
この発明は、白点の欠陥画素を正確に検出することができる固体撮像素子の欠陥画素検出方法及び装置を提供することを目的とする。
【００１９】
この発明は、欠陥画素の位置データを記憶する外部メモリの容量の低減化が図れる固体撮像素子の欠陥画素検出方法及び装置を提供することを目的とする。
【００２１】
【課題を解決するための手段】
第１の発明による固体撮像素子の欠陥画素検出方法は、注目画素の周囲の画素データの平均値と、注目画素の画素データとを比較することによって、注目画素が欠陥画素である否かを判定することを特徴とする固体撮像素子の欠陥画素検出方法であって、所定フィールド数に相当する１セット分の欠陥画素判定処理を開始し、１フィールド毎に欠陥画素であると判定された画素のアドレスを欠陥画素アドレスメモリに記憶し、１フィールドに対する欠陥画素判定が終了する毎に、欠陥画素アドレスメモリに格納された欠陥画素アドレスを読み込んで、欠陥画素と判定された画素それぞれに対して、当該画素が欠陥画素であると判定された回数を算出するといった動作を繰り返して行い、１セット分の欠陥画素判定処理が終了したときに、欠陥画素であると判定された回数が所定値以上である画素を欠陥画素として検出し、第１セット目において、欠陥画素であると判定された画素の数が、欠陥画素アドレスメモリに記憶できる欠陥画素アドレスの個数よりも多い場合には、第１セットの各フィールド毎に欠陥画素アドレスメモリに記憶された欠陥画素アドレスの最大のアドレスのうち、第１セット目において最小のアドレスを欠陥画素判定の再開位置として第２セット目の欠陥画素判定処理を行なうようにし、第２セット目以降においても、欠陥画素であると判定された画素の数が、欠陥画素アドレスメモリに記憶できる欠陥画素アドレスの個数よりも多い場合には、同様にして次のセットの欠陥画素判定処理を行なうことを特徴とする。
【００２４】
第２の発明による固体撮像素子の欠陥画素装置は、固体撮像素子と、該固体撮像素子の注目画素の周囲の画素データの平均値と、注目画素の画素データとを比較することによって、注目画素が欠陥画素である否かを判定する欠陥画素検出手段を備え、前記欠陥画素検出手段は、所定フィールド数に相当する１セット分の欠陥画素判定処理を開始し、１フィールド毎に欠陥画素であると判定された画素のアドレスを欠陥画素アドレスメモリに記憶し、１フィールドに対する欠陥画素判定が終了する毎に、欠陥画素アドレスメモリに格納された欠陥画素アドレスを読み込んで、欠陥画素と判定された画素それぞれに対して、当該画素が欠陥画素であると判定された回数を算出するといった動作を繰り返して行い、１セット分の欠陥画素判定処理が終了したときに、欠陥画素であると判定された回数が所定値以上である画素を欠陥画素として検出し、第１セット目において、欠陥画素であると判定された画素の数が、欠陥画素アドレスメモリに記憶できる欠陥画素アドレスの個数よりも多い場合には、第１セットの各フィールド毎に欠陥画素アドレスメモリに記憶された欠陥画素アドレスの最大のアドレスのうち、第１セット目において最小のアドレスを欠陥画素判定の再開位置として第２セット目の欠陥画素判定処理を行なうようにし、第２セット目以降においても、欠陥画素であると判定された画素の数が、欠陥画素アドレスメモリに記憶できる欠陥画素アドレスの個数よりも多い場合には、同様にして次のセットの欠陥画素判定処理を行なうことを特徴とする。
【００２６】
【発明の実施の形態】
以下、図４〜図８を参照して、この発明の実施の形態について説明する。
【００２７】
〔１〕全体構成の説明
【００２８】
図４は、画素欠陥検出・補正機能を備えたＣＣＤ信号処理回路の構成を示している。
【００２９】
図４において、図１と同じものには、同じ符号を付してその説明を省略する。
【００３０】
ＣＣＤ１は、図５に示すように、色フィルタアレイを備えている。この例では、奇数番目の行においては、シアン（Ｃｙ）の色フィルタと、黄色（Ｙｅ）の色フィルタとが水平方向に交互に配置されている。偶数番目の行においては、マゼンダ（Ｍｇ）の色フィルタと、緑（Ｇ）の色フィルタとが水平方向に交互に配置されている。
【００３１】
このような色フィルタアレイを備えたＣＣＤ１からの信号の読み出し方式について説明する。
【００３２】
奇数（ＯＤＤ）フィールドにおいては、垂直方向奇数番目の行の画素値とその下側の偶数番目の行の画素値とが加算されて出力される。つまり、ｎ番目の走査線では、Ｄ１（＝Ｃｙ＋Ｍｇ）、Ｄ２（＝Ｙｅ＋Ｇ）、Ｄ１、Ｄ２…の順番に、ｎ＋１番目の走査線ではＤ３（＝Ｃｙ＋Ｇ）、Ｄ４（＝Ｙｅ＋Ｍｇ）、Ｄ３、Ｄ４…の順番に、信号が出力されていく。
【００３３】
偶数（ＥＶＥＮ）フィールドにおいては、垂直方向偶数番目の行の画素値とその下側の奇数番目の行の画素値とが加算されて出力される。つまり、ｍ番目の走査線では、Ｄ１（＝Ｍｇ＋Ｃｙ）、Ｄ２（＝Ｇ＋Ｙｅ）、Ｄ１、Ｄ２…の順番に、ｍ＋１番目の走査線ではＤ３（＝Ｇ＋Ｃｙ）、Ｄ４（＝Ｍｇ＋Ｙｅ）、Ｄ３、Ｄ４…の順番に、信号が出力されていく。
【００３４】
ＣＣＤ１から出力された信号Ｄ１〜Ｄ４は、ＣＤＳ（相関２重サンプリング回路）２およびＡＧＣ（自動利得制御回路）３で処理された後、Ａ／Ｄ変換回路４でデジタル信号に変換される。Ａ／Ｄ変換回路４の出力データは、画素欠陥検出・補正回路５０に送られる。
【００３５】
画素欠陥検出・補正回路５０は、入力データに対して画素欠陥補正を行なう。画素欠陥検出・補正回路５０の出力データは、カメラ信号処理回路５に送られ、通常のカメラ信号処理が行なわれる。なお、タイミング制御回路６は、各部のタイミングを制御する。
【００３６】
画素欠陥検出・補正回路５０は、欠陥画素検出回路５１、画素欠陥補正回路５２、選択回路５３、アドレス比較回路５４、水平アドレスカウンタ（Ｈアドレスカウンタ）５５、垂直アドレスカウンタ（Ｖアドレスカウンタ）５６、複数の欠陥画素アドレスメモリ５７および複数の検出欠陥画素アドレスメモリ５８を備えている。
【００３７】
欠陥画素アドレスメモリ５７および検出欠陥画素アドレスメモリ５８は、ＣＰＵ４０に接続されている。ＣＰＵ４０は、外部メモリ７を備えている。
【００３８】
〔２〕欠陥画素検出回路の説明
【００３９】
図６は、欠陥画素検出回路５１の構成を示している。この例では、白点の欠陥画素を検出する回路を示している。
【００４０】
白点の画素欠陥検出は、真っ黒な画面を撮像している状態またはＣＣＤカメラにレンズキャップが嵌められたまま撮像している状態で行なわれる。
【００４１】
白点の欠陥画素を検出する回路は、２つのラインメモリ６１、６２、６つの遅延回路６３、６４、６５、６６、６７、６８と、判定回路６９とからなる。各ラインメモリ６１、６２は、１水平ライン分が伝送されるに要する時間と等しい時間だけ入力データを遅延させて出力する。各遅延回路６３〜６８は、１画素分が伝送されるに要する時間と等しい時間だけ入力データを遅延させて出力する。
【００４２】
したがって、判定回路６９には、図７に示すように、３×３画素の大きさのブロック内の各画素の画素データＤ１〜Ｄ９が入力される。９つの画素のうち中央の画素を注目画素とすると、判定回路２３は、次式（１）の条件を満たすか否かを判定する。
【００４３】
｛（Ｄ１＋Ｄ２＋Ｄ３＋Ｄ４＋Ｄ６＋Ｄ７＋Ｄ８＋Ｄ９）／８｝＋Ｔｈ＜Ｄ５ …（１）
【００４４】
つまり、判定回路６９は、注目画素の画素データＤ５が、周辺の８画素の画素データの平均値に所定値Ｔｈを加えた値より大きいという条件を満たすか否かを判定する。そして、この条件を満たした場合には、判定回路６９は、注目画素を白点の欠陥画素候補と判定して、注目画素に対する垂直アドレス（Ｖアドレス）と水平アドレス（Ｈアドレス）とを検出欠陥画素アドレスメモリ５８に格納する。このような判定を行なうと、欠陥画素の周囲にノイズがあっても、欠陥画素を正確に検出できるようになる。
【００４５】
〔２−１〕欠陥画素検出処理（その１）の説明
【００４６】
欠陥画素検出回路５１は、このような欠陥画素検出処理を複数フィールドにわたって繰り返し行なう。最初の１フィールドに対する欠陥画素検出処理が終了すると、ＣＰＵ４０は、検出欠陥画素アドレスメモリ５８の内容を読み出して、欠陥画素アドレスとして内部メモリ（図示略）に記憶する。
【００４７】
以後、１フィールドに対する欠陥画素検出処理が終了する毎に、ＣＰＵ４０は、検出欠陥画素アドレスメモリ５８の内容を読み出して、既に欠陥画素アドレスとして記憶されているものと比較する。そして、新たな欠陥画素アドレスであれば、その欠陥画素アドレスを内部メモリに記憶する。既に記憶されている欠陥画素アドレスと同じ欠陥画素アドレスであれば、内部メモリに既に記憶されているその欠陥画素アドレスに関連して検出回数を記憶する。
【００４８】
このようにして、ＣＰＵ４０による所定フィールド数に相当するＮ回分の欠陥画素アドレス記憶および検出回数カウント処理が終了すると、ＣＰＵ４０は、検出回数が予め定められた所定回数以上である欠陥画素アドレスのみを欠陥画素であると判定し、外部メモリ７に欠陥画素と判定した欠陥画素アドレスを格納する。
【００４９】
〔２−２〕欠陥画素検出処理（その２）の説明
【００５０】
１フィールドにおいて欠陥画素検出回路５１によって検出される欠陥画素候補数が、検出欠陥画素アドレスメモリ５８の欠陥画素アドレス記憶最大数ｋより多くなる場合も考えられる。そこで、このような場合には、次のようにして、欠陥画素検出を行なう。
【００５１】
欠陥画素検出回路５１による最初の１フィールドに対する欠陥画素検出処理において、検出欠陥画素アドレスメモリ５８の欠陥画素アドレス記憶最大数ｋ以上の欠陥画素候補が検出されたとすると、検出欠陥画素アドレスメモリ５８には、図８（ａ）に示すように、１〜ｋ番目に検出された欠陥画素候補に対応する欠陥画素アドレスが格納される。図８の例では、ｋ＝８としている。ｋ＋１番目移行に検出された欠陥画素候補に対応する欠陥画素アドレスは、検出欠陥画素アドレスメモリ５８には格納されない。
【００５２】
そして、欠陥画素検出回路５１によるＮフィールド分の欠陥画素検出処理およびそれに伴うＣＰＵ４０による欠陥画素アドレス記憶および検出回数カウント処理が終了したとする。ここでは、Ｎ＝４とし、２フィールド目、３フィールド目および４フィールド目において、検出欠陥画素アドレスメモリ５８に、図８（ｂ）、図８（ｃ）および図８（ｄ）に示すように、欠陥画素検出回路５１によって検出された１〜ｋ個目の欠陥画素候補に対応する欠陥画素アドレスが格納されたとする。なお、図８（ａ）〜（ｄ）において、欠陥画素を示す四角内の数字は、当該画素が欠陥画素として検出された回数を示している。
【００５３】
ＣＰＵ４０は、上記と同様に、欠陥画素アドレス記憶および検出回数カウント処理を１フィールド毎に行ない、Ｎ回分の欠陥画素アドレス記憶および検出回数カウント処理が終了すると、検出回数が予め定められた所定回数以上である欠陥画素アドレスのみを欠陥画素であると判定し、外部メモリ７に欠陥画素と判定した欠陥画素アドレスを格納する。
【００５４】
この後、検出開始位置を変えて、Ｎフィールド分の欠陥画素検出処理を開始する。各フィールドにおいて検出された１〜ｋ個目の欠陥画素候補は、全て一致しているとは限らないので、図８（ａ）〜（ｄ）に示すように、各フィールドにおいてｋ番目に検出された欠陥画素候補のアドレスは、通常、一致しない。
【００５５】
そこで、図８（ｅ）に示すように、前回のＮフィールド分の欠陥画素検出処理において、各フィールドで検出されたｋ番目の欠陥画素候補のうち、最も小さいアドレスを、検出開始位置として、欠陥画素検出処理を開始する。
【００５６】
２回目のＮフィールド分の欠陥画素検出処理においても、検出欠陥画素アドレスメモリ５８の欠陥画素アドレス記憶最大数ｋ以上の欠陥画素候補が検出された場合には、同様にして３回目のＮフィールド分の欠陥画素検出処理を行なうことになる。
【００５７】
そして、Ｎフィールド分の欠陥画素検出処理において、検出された欠陥画素候補数が、検出欠陥画素アドレスメモリ５８の欠陥画素アドレス記憶最大数ｋより少ない数となった場合に、欠陥画素検出処理は終了する。
【００５８】
上記方法によれば、検出欠陥画素アドレスメモリ５８の容量が小さくても、画面全体の欠陥画素を検出できるようになる。
【００５９】
〔２−３〕欠陥画素アドレスデータの改良についての説明
【００６０】
ところで、図９に示すように、ＣＣＤ１の欠陥画素は、欠陥画素の位置によって、奇数（ＯＤＤ）フィールドと偶数（ＥＶＥＮ）フィールドとで、同じアドレスとなる場合（図９（ａ））と、奇数（ＯＤＤ）フィールドと偶数（ＥＶＥＮ）フィールドとで、垂直アドレスが１ラインずれる場合（図９（ｂ））とがある。
【００６１】
そこで、１ビットの状態フラグＦを用いて、この２つの状態を区別するようにするようにすることが好ましい。つまり、欠陥画素アドレスデータを、奇数フィールドでの水平および垂直アドレスと状態フラグＦとで構成して、外部メモリ７に格納するようにする。もちろん、欠陥画素アドレスデータを、偶数フィールドでの水平および垂直アドレスと状態フラグＦとで構成して、外部メモリ７に格納するようにしてもよい。
【００６２】
このようにすると、図９（ｂ）に示すように、同じ欠陥画素であっても、奇数フィールドと偶数フィールドとで、垂直アドレスが１ラインずれる場合にも、１つの欠陥画素アドレスデータのみを外部メモリ７に格納できるようになる。このため、外部メモリ７の容量の低減化が図れる。
【００６３】
このようにした場合には、ＣＰＵ４０は、外部メモリ７内の欠陥画素アドレスデータに基づいて、入力フィールドに応じた欠陥画素アドレス（奇数フィールドでの欠陥画素アドレス、偶数フィールドでの欠陥画素アドレス）を求め、求めた欠陥画素アドレスをフィールド毎に欠陥画素アドレスメモリ５７に設定する。
【００６４】
〔２−４〕欠陥画素検出開始条件についての説明
【００６５】
白点の欠陥画素は、画面一面が黒の画像を撮像している状態またはＣＣＤカメラにキャップを嵌めて撮像している状態で、かつＡＧＣ回路３のゲインが大きくなければ、正確に検出することができない。したがって、このような検出条件下以外で、白点の欠陥画素検出が行なわれないように、欠陥画素検出開始時に検出条件を満たしているか否かを判定をし、検出条件を満たしている場合にのみ、欠陥画素検出を開始させるようにすることが好ましい。
【００６６】
つまり、ＡＧＣ回路３のゲインが最大でかつ画面内を数領域に分割したそのすべての領域の平均輝度レベルが所定レベル以下である場合に、画素欠陥検出指令が入力された場合にのみ、画素欠陥検出を開始させる。
【００６７】
〔３〕画素欠陥補正回路の説明
【００６８】
図１０は、画素欠陥補正回路５２の構成を示している。
【００６９】
画素欠陥補正回路５２は、４つの遅延回路７１、７２、７３、７４と、加算平均回路７５と、加重加算回路７６とからなる。各遅延回路７１〜７４は、１画素分が伝送されるに要する時間と等しい時間だけ入力データを遅延させて出力する。
【００７０】
したがって、最新の入力データＤ５と４つの遅延回路７１〜７４とによって、隣接する５つの画素の画素データＤ１〜Ｄ５を得ることができる。隣接する５つの画素５つの画素のうち中央の画素が欠陥画素であるとする。
【００７１】
加算平均回路７５には、隣接する５つの画素の画素データＤ１〜Ｄ５のうち、両端の画素の画素データＤ１、Ｄ５が入力され、その加算平均値｛（Ｄ１＋Ｄ５）／２｝が算出される。加重加算回路７６には、加算平均回路７５の出力と、５つの画素のうち中央の画素の画素データＤ３とが入力され、それらが加重加算される。
【００７２】
加重加算回路７６は、Ｋを０≦Ｋ≦１の範囲の係数とし、欠陥画素の画像データＤ３の補正後のデータをＤ３’とすると、次式（２）の演算を行なって、欠陥画素の画像データＤ３を補正する。
【００７３】
Ｄ３’＝Ｋ・｛（Ｄ１＋Ｄ５）／２｝＋（１−Ｋ）・Ｄ３ …（２）
【００７４】
つまり、色再生しても欠陥画素が目立たないようにするために、欠陥画素の前後に存在しかつ欠陥画素と同色カラーフィルタの画素データＤ１，Ｄ５を用いて、欠陥画素を補正する。また、白点の欠陥画素は正常画素に比べてレベルが大きくなるが、映像信号も含んでいるので、欠陥画素の画素データＤ３と、Ｄ１およびＤ５の加算平均値とを加重加算することにより、白点ノイズを目立たなくしつつ、その画素情報も映像に再現させるようにしているのである。
【００７５】
画素欠陥補正回路５２の後段に設けられた選択回路５３（図４参照）は、水平アドレスカウンタ５５の水平アドレスおよび垂直アドレスカウンタ５６の垂直アドレスが、欠陥画素アドレスメモリ５７に記憶されている欠陥画素アドレスと一致したときに、画素欠陥補正回路５２によって算出された当該欠陥画素アドレスに対応する補正値を選択して出力する。
【００７６】
【発明の効果】
この発明によれば、白点の欠陥画素を正確に検出することができるようになる。
【００７７】
また、この発明によれば、欠陥画素の位置データを記憶する外部メモリの容量の低減化が図れるようになる。
【００７８】
また、この発明によれば、白点の欠陥画素の白点ノイズを目立たなくしつつ、その欠陥画素で検出された画素情報も映像に再現させることができるようになる。
【図面の簡単な説明】
【図１】画素欠陥検出・補正機能を備えた従来のＣＣＤ信号処理回路の構成を示すブロック図である。
【図２】図１の欠陥画素検出回路１１の構成を示すブロック図である。
【図３】図１の画素欠陥補正回路１２の構成を示すブロック図である。
【図４】画素欠陥検出・補正機能を備えたＣＣＤ信号処理回路の構成を示すブロック図である。
【図５】ＣＣＤ１に設けられた色フィルタアレイの一部を示す模式図である。
【図６】図４の欠陥画素検出回路５１の構成を示すブロック図である。
【図７】図６の判定回路６９に入力される３×３画素分の画像データを示す模式図である。
【図８】欠陥画素検出処理を説明するための模式図である。
【図９】欠陥画素の位置によって、奇数フィールドと偶数フィールドとで、同じアドレスとなる場合と、垂直アドレスが１ラインずれる場合とがあることを示す模式図である。
【図１０】図４の画素欠陥補正回路５２の構成を示すブロック図である。
【符号の説明】
７ 外部メモリ
４０ ＣＰＵ
５０ 画素欠陥検出・補正回路
５１ 欠陥画素検出回路
５２ 画素欠陥補正回路
５３ 選択回路
５４ アドレス比較回路
５５ 水平アドレスカウンタ
５６ 垂直アドレスカウンタ
５７ 欠陥画素アドレスメモリ
５８ 検出欠陥画素アドレスメモリ
【発明の属する技術分野】
この発明は、固体撮像素子の欠陥画素検出方法および装置に関する。
【０００２】
【従来の技術】
ＣＣＤ（固体撮像素子）を構成する画素の中には、所定の信号レベルの電気信号を発生しない欠陥画素が製造段階で生じることがある。この欠陥画素には、入射光に対して所定以上の大きさの電気信号を出力する白点の欠陥画素と呼ばれるものと所定以下の電気信号しか出力しない黒点の欠陥画素と呼ばれるものとがある。特に、白点の欠陥画素が１つでもあると、よく目立ち、画質を著しく低下させるため、画素欠陥補正を行なう必要がある。
【０００３】
画素欠陥補正方法としては、欠陥画素の位置を検出して記憶しておき、欠陥画素の隣接画素の信号を使って欠陥画素の信号を補正する方法が一般的である。ＣＣＤ製造時に発生している画素欠陥に対しては、その位置を不揮発性の外部メモリに記憶させておき、その位置情報に基づいて画素欠陥補正を行なう。欠陥画素は経時変化によって発生することもあるため、ＣＣＤ製造後も欠陥画素を検出して、補正できるようにしておく必要がある。
【０００４】
図１は、画素欠陥検出・補正機能を備えた従来のＣＣＤ信号処理回路の構成を示している。
【０００５】
ＣＣＤ１の出力信号は、ＣＤＳ（相関２重サンプリング回路）２およびＡＧＣ（自動利得制御回路）３で処理された後、Ａ／Ｄ変換回路４でデジタル信号に変換される。Ａ／Ｄ変換回路４の出力データは、画素欠陥検出・補正回路１０に送られる。
【０００６】
画素欠陥検出・補正回路１０は、外部メモリ７の情報を元に、入力データに対して画素欠陥補正を行なう。画素欠陥検出・補正回路１０の出力データは、カメラ信号処理回路５に送られ、通常のカメラ信号処理が行なわれる。なお、タイミング制御回路６は、各部のタイミングを制御する。
【０００７】
画素欠陥検出・補正回路１０は、欠陥画素検出回路１１、画素欠陥補正回路１２、選択回路１３、アドレス比較回路１４、水平アドレスカウンタ（Ｈアドレスカウンタ）１５、垂直アドレスカウンタ（Ｖアドレスカウンタ）１６および複数の欠陥画素アドレスメモリ１７を備えている。
【０００８】
図２は、欠陥画素検出回路１１の構成を示している。この例では、白点の欠陥画素を検出する回路を示している。
【０００９】
欠陥画素検出回路１１は、欠陥画素検出モード時において、欠陥画素を検出する。欠陥画素検出回路１１は、２つの遅延回路２１、２２と、判定回路２３とからなる。各遅延回路２１、２２は、１画素分が伝送されるに要する時間と等しい時間だけ入力データを遅延させて出力する。
【００１０】
判定回路２３には、隣接する３つの画素の画素データＤ１、Ｄ２、Ｄ３が入力される。３つの画素のうち中央の画素を注目画素とすると、判定回路２３は、注目画素の画素データＤ２と、その前後の画素の画素データＤ１、Ｄ３との差の絶対値（｜Ｄ２−Ｄ１｜、｜Ｄ３−Ｄ２｜）をそれぞれ求め、両絶対値がともに所定値Ｔｈより大きいときに、注目画素を白点の欠陥画素と見做して、注目画素に対する垂直アドレス（Ｖアドレス）と水平アドレス（Ｈアドレス）とを、欠陥画素アドレスデータとして欠陥画素アドレスメモリ１７に格納する。欠陥画素アドレスメモリ１７に格納された欠陥画素アドレスデータは、外部メモリ７に格納される。
【００１１】
従来においては、奇数フィールドにおいて検出された欠陥画素アドレスデータと、偶数フィールドにおいて検出された欠陥画素アドレスデータとが区別されて外部メモリ７に格納される。そして、通常モード時において、奇数フィールドが入力されるときには、奇数フィールドにおいて検出された欠陥画素アドレスデータが欠陥画素アドレスメモリ１７に設定され、偶数フィールドが入力されるときには、偶数フィールドにおいて検出された欠陥画素アドレスデータが欠陥画素アドレスメモリ１７に設定される。
【００１２】
図３は、画素欠陥補正回路１２の構成を示している。
【００１３】
画素欠陥補正回路１２は、２つの遅延回路３１、３２と、加算平均回路３３とからなる。各遅延回路３１、３２は、１画素分が伝送されるに要する時間と等しい時間だけ入力データを遅延させて出力する。
【００１４】
加算平均回路３３には、隣接する３つの画素の画素データＤ１、Ｄ２、Ｄ３のうち、両側の画素の画素データＤ１、Ｄ３が入力される。３つの画素のうち中央の画素が欠陥画素である場合には、中央の画素の補正後の画素データＤ２’は、その前後の画素の画素データＤ１、Ｄ３の加算平均値｛（Ｄ１＋Ｄ３）／２｝として求められる。
【００１５】
画素欠陥補正回路１２の後段に設けられた選択回路１３（図１参照）は、水平アドレスカウンタ１５の水平アドレスおよび垂直アドレスカウンタ１６の垂直アドレスが、欠陥画素アドレスメモリ１７に記憶されている欠陥画素アドレスと一致したときに、欠陥補正回路１２によって算出された当該欠陥画素アドレスに対応する補正値を選択して出力する。
【００１６】
【発明が解決しようとする課題】
従来例では、製造後に発生する白点の欠陥画素を正確に検出して、補正することは困難であった。特に、ＡＧＣゲインが大きいときにのみ認知できるような画素欠陥を、ノイズと区別して正確に検出することが困難であった。
【００１７】
また、従来では、欠陥画素アドレスを、奇数フィールド、偶数フィールドに分けて外部メモリ７に保持しているため、外部メモリ７としては、大きな容量のメモリが必要であった。
【００１８】
この発明は、白点の欠陥画素を正確に検出することができる固体撮像素子の欠陥画素検出方法及び装置を提供することを目的とする。
【００１９】
この発明は、欠陥画素の位置データを記憶する外部メモリの容量の低減化が図れる固体撮像素子の欠陥画素検出方法及び装置を提供することを目的とする。
【００２１】
【課題を解決するための手段】
第１の発明による固体撮像素子の欠陥画素検出方法は、注目画素の周囲の画素データの平均値と、注目画素の画素データとを比較することによって、注目画素が欠陥画素である否かを判定することを特徴とする固体撮像素子の欠陥画素検出方法であって、所定フィールド数に相当する１セット分の欠陥画素判定処理を開始し、１フィールド毎に欠陥画素であると判定された画素のアドレスを欠陥画素アドレスメモリに記憶し、１フィールドに対する欠陥画素判定が終了する毎に、欠陥画素アドレスメモリに格納された欠陥画素アドレスを読み込んで、欠陥画素と判定された画素それぞれに対して、当該画素が欠陥画素であると判定された回数を算出するといった動作を繰り返して行い、１セット分の欠陥画素判定処理が終了したときに、欠陥画素であると判定された回数が所定値以上である画素を欠陥画素として検出し、第１セット目において、欠陥画素であると判定された画素の数が、欠陥画素アドレスメモリに記憶できる欠陥画素アドレスの個数よりも多い場合には、第１セットの各フィールド毎に欠陥画素アドレスメモリに記憶された欠陥画素アドレスの最大のアドレスのうち、第１セット目において最小のアドレスを欠陥画素判定の再開位置として第２セット目の欠陥画素判定処理を行なうようにし、第２セット目以降においても、欠陥画素であると判定された画素の数が、欠陥画素アドレスメモリに記憶できる欠陥画素アドレスの個数よりも多い場合には、同様にして次のセットの欠陥画素判定処理を行なうことを特徴とする。
【００２４】
第２の発明による固体撮像素子の欠陥画素装置は、固体撮像素子と、該固体撮像素子の注目画素の周囲の画素データの平均値と、注目画素の画素データとを比較することによって、注目画素が欠陥画素である否かを判定する欠陥画素検出手段を備え、前記欠陥画素検出手段は、所定フィールド数に相当する１セット分の欠陥画素判定処理を開始し、１フィールド毎に欠陥画素であると判定された画素のアドレスを欠陥画素アドレスメモリに記憶し、１フィールドに対する欠陥画素判定が終了する毎に、欠陥画素アドレスメモリに格納された欠陥画素アドレスを読み込んで、欠陥画素と判定された画素それぞれに対して、当該画素が欠陥画素であると判定された回数を算出するといった動作を繰り返して行い、１セット分の欠陥画素判定処理が終了したときに、欠陥画素であると判定された回数が所定値以上である画素を欠陥画素として検出し、第１セット目において、欠陥画素であると判定された画素の数が、欠陥画素アドレスメモリに記憶できる欠陥画素アドレスの個数よりも多い場合には、第１セットの各フィールド毎に欠陥画素アドレスメモリに記憶された欠陥画素アドレスの最大のアドレスのうち、第１セット目において最小のアドレスを欠陥画素判定の再開位置として第２セット目の欠陥画素判定処理を行なうようにし、第２セット目以降においても、欠陥画素であると判定された画素の数が、欠陥画素アドレスメモリに記憶できる欠陥画素アドレスの個数よりも多い場合には、同様にして次のセットの欠陥画素判定処理を行なうことを特徴とする。
【００２６】
【発明の実施の形態】
以下、図４〜図８を参照して、この発明の実施の形態について説明する。
【００２７】
〔１〕全体構成の説明
【００２８】
図４は、画素欠陥検出・補正機能を備えたＣＣＤ信号処理回路の構成を示している。
【００２９】
図４において、図１と同じものには、同じ符号を付してその説明を省略する。
【００３０】
ＣＣＤ１は、図５に示すように、色フィルタアレイを備えている。この例では、奇数番目の行においては、シアン（Ｃｙ）の色フィルタと、黄色（Ｙｅ）の色フィルタとが水平方向に交互に配置されている。偶数番目の行においては、マゼンダ（Ｍｇ）の色フィルタと、緑（Ｇ）の色フィルタとが水平方向に交互に配置されている。
【００３１】
このような色フィルタアレイを備えたＣＣＤ１からの信号の読み出し方式について説明する。
【００３２】
奇数（ＯＤＤ）フィールドにおいては、垂直方向奇数番目の行の画素値とその下側の偶数番目の行の画素値とが加算されて出力される。つまり、ｎ番目の走査線では、Ｄ１（＝Ｃｙ＋Ｍｇ）、Ｄ２（＝Ｙｅ＋Ｇ）、Ｄ１、Ｄ２…の順番に、ｎ＋１番目の走査線ではＤ３（＝Ｃｙ＋Ｇ）、Ｄ４（＝Ｙｅ＋Ｍｇ）、Ｄ３、Ｄ４…の順番に、信号が出力されていく。
【００３３】
偶数（ＥＶＥＮ）フィールドにおいては、垂直方向偶数番目の行の画素値とその下側の奇数番目の行の画素値とが加算されて出力される。つまり、ｍ番目の走査線では、Ｄ１（＝Ｍｇ＋Ｃｙ）、Ｄ２（＝Ｇ＋Ｙｅ）、Ｄ１、Ｄ２…の順番に、ｍ＋１番目の走査線ではＤ３（＝Ｇ＋Ｃｙ）、Ｄ４（＝Ｍｇ＋Ｙｅ）、Ｄ３、Ｄ４…の順番に、信号が出力されていく。
【００３４】
ＣＣＤ１から出力された信号Ｄ１〜Ｄ４は、ＣＤＳ（相関２重サンプリング回路）２およびＡＧＣ（自動利得制御回路）３で処理された後、Ａ／Ｄ変換回路４でデジタル信号に変換される。Ａ／Ｄ変換回路４の出力データは、画素欠陥検出・補正回路５０に送られる。
【００３５】
画素欠陥検出・補正回路５０は、入力データに対して画素欠陥補正を行なう。画素欠陥検出・補正回路５０の出力データは、カメラ信号処理回路５に送られ、通常のカメラ信号処理が行なわれる。なお、タイミング制御回路６は、各部のタイミングを制御する。
【００３６】
画素欠陥検出・補正回路５０は、欠陥画素検出回路５１、画素欠陥補正回路５２、選択回路５３、アドレス比較回路５４、水平アドレスカウンタ（Ｈアドレスカウンタ）５５、垂直アドレスカウンタ（Ｖアドレスカウンタ）５６、複数の欠陥画素アドレスメモリ５７および複数の検出欠陥画素アドレスメモリ５８を備えている。
【００３７】
欠陥画素アドレスメモリ５７および検出欠陥画素アドレスメモリ５８は、ＣＰＵ４０に接続されている。ＣＰＵ４０は、外部メモリ７を備えている。
【００３８】
〔２〕欠陥画素検出回路の説明
【００３９】
図６は、欠陥画素検出回路５１の構成を示している。この例では、白点の欠陥画素を検出する回路を示している。
【００４０】
白点の画素欠陥検出は、真っ黒な画面を撮像している状態またはＣＣＤカメラにレンズキャップが嵌められたまま撮像している状態で行なわれる。
【００４１】
白点の欠陥画素を検出する回路は、２つのラインメモリ６１、６２、６つの遅延回路６３、６４、６５、６６、６７、６８と、判定回路６９とからなる。各ラインメモリ６１、６２は、１水平ライン分が伝送されるに要する時間と等しい時間だけ入力データを遅延させて出力する。各遅延回路６３〜６８は、１画素分が伝送されるに要する時間と等しい時間だけ入力データを遅延させて出力する。
【００４２】
したがって、判定回路６９には、図７に示すように、３×３画素の大きさのブロック内の各画素の画素データＤ１〜Ｄ９が入力される。９つの画素のうち中央の画素を注目画素とすると、判定回路２３は、次式（１）の条件を満たすか否かを判定する。
【００４３】
｛（Ｄ１＋Ｄ２＋Ｄ３＋Ｄ４＋Ｄ６＋Ｄ７＋Ｄ８＋Ｄ９）／８｝＋Ｔｈ＜Ｄ５ …（１）
【００４４】
つまり、判定回路６９は、注目画素の画素データＤ５が、周辺の８画素の画素データの平均値に所定値Ｔｈを加えた値より大きいという条件を満たすか否かを判定する。そして、この条件を満たした場合には、判定回路６９は、注目画素を白点の欠陥画素候補と判定して、注目画素に対する垂直アドレス（Ｖアドレス）と水平アドレス（Ｈアドレス）とを検出欠陥画素アドレスメモリ５８に格納する。このような判定を行なうと、欠陥画素の周囲にノイズがあっても、欠陥画素を正確に検出できるようになる。
【００４５】
〔２−１〕欠陥画素検出処理（その１）の説明
【００４６】
欠陥画素検出回路５１は、このような欠陥画素検出処理を複数フィールドにわたって繰り返し行なう。最初の１フィールドに対する欠陥画素検出処理が終了すると、ＣＰＵ４０は、検出欠陥画素アドレスメモリ５８の内容を読み出して、欠陥画素アドレスとして内部メモリ（図示略）に記憶する。
【００４７】
以後、１フィールドに対する欠陥画素検出処理が終了する毎に、ＣＰＵ４０は、検出欠陥画素アドレスメモリ５８の内容を読み出して、既に欠陥画素アドレスとして記憶されているものと比較する。そして、新たな欠陥画素アドレスであれば、その欠陥画素アドレスを内部メモリに記憶する。既に記憶されている欠陥画素アドレスと同じ欠陥画素アドレスであれば、内部メモリに既に記憶されているその欠陥画素アドレスに関連して検出回数を記憶する。
【００４８】
このようにして、ＣＰＵ４０による所定フィールド数に相当するＮ回分の欠陥画素アドレス記憶および検出回数カウント処理が終了すると、ＣＰＵ４０は、検出回数が予め定められた所定回数以上である欠陥画素アドレスのみを欠陥画素であると判定し、外部メモリ７に欠陥画素と判定した欠陥画素アドレスを格納する。
【００４９】
〔２−２〕欠陥画素検出処理（その２）の説明
【００５０】
１フィールドにおいて欠陥画素検出回路５１によって検出される欠陥画素候補数が、検出欠陥画素アドレスメモリ５８の欠陥画素アドレス記憶最大数ｋより多くなる場合も考えられる。そこで、このような場合には、次のようにして、欠陥画素検出を行なう。
【００５１】
欠陥画素検出回路５１による最初の１フィールドに対する欠陥画素検出処理において、検出欠陥画素アドレスメモリ５８の欠陥画素アドレス記憶最大数ｋ以上の欠陥画素候補が検出されたとすると、検出欠陥画素アドレスメモリ５８には、図８（ａ）に示すように、１〜ｋ番目に検出された欠陥画素候補に対応する欠陥画素アドレスが格納される。図８の例では、ｋ＝８としている。ｋ＋１番目移行に検出された欠陥画素候補に対応する欠陥画素アドレスは、検出欠陥画素アドレスメモリ５８には格納されない。
【００５２】
そして、欠陥画素検出回路５１によるＮフィールド分の欠陥画素検出処理およびそれに伴うＣＰＵ４０による欠陥画素アドレス記憶および検出回数カウント処理が終了したとする。ここでは、Ｎ＝４とし、２フィールド目、３フィールド目および４フィールド目において、検出欠陥画素アドレスメモリ５８に、図８（ｂ）、図８（ｃ）および図８（ｄ）に示すように、欠陥画素検出回路５１によって検出された１〜ｋ個目の欠陥画素候補に対応する欠陥画素アドレスが格納されたとする。なお、図８（ａ）〜（ｄ）において、欠陥画素を示す四角内の数字は、当該画素が欠陥画素として検出された回数を示している。
【００５３】
ＣＰＵ４０は、上記と同様に、欠陥画素アドレス記憶および検出回数カウント処理を１フィールド毎に行ない、Ｎ回分の欠陥画素アドレス記憶および検出回数カウント処理が終了すると、検出回数が予め定められた所定回数以上である欠陥画素アドレスのみを欠陥画素であると判定し、外部メモリ７に欠陥画素と判定した欠陥画素アドレスを格納する。
【００５４】
この後、検出開始位置を変えて、Ｎフィールド分の欠陥画素検出処理を開始する。各フィールドにおいて検出された１〜ｋ個目の欠陥画素候補は、全て一致しているとは限らないので、図８（ａ）〜（ｄ）に示すように、各フィールドにおいてｋ番目に検出された欠陥画素候補のアドレスは、通常、一致しない。
【００５５】
そこで、図８（ｅ）に示すように、前回のＮフィールド分の欠陥画素検出処理において、各フィールドで検出されたｋ番目の欠陥画素候補のうち、最も小さいアドレスを、検出開始位置として、欠陥画素検出処理を開始する。
【００５６】
２回目のＮフィールド分の欠陥画素検出処理においても、検出欠陥画素アドレスメモリ５８の欠陥画素アドレス記憶最大数ｋ以上の欠陥画素候補が検出された場合には、同様にして３回目のＮフィールド分の欠陥画素検出処理を行なうことになる。
【００５７】
そして、Ｎフィールド分の欠陥画素検出処理において、検出された欠陥画素候補数が、検出欠陥画素アドレスメモリ５８の欠陥画素アドレス記憶最大数ｋより少ない数となった場合に、欠陥画素検出処理は終了する。
【００５８】
上記方法によれば、検出欠陥画素アドレスメモリ５８の容量が小さくても、画面全体の欠陥画素を検出できるようになる。
【００５９】
〔２−３〕欠陥画素アドレスデータの改良についての説明
【００６０】
ところで、図９に示すように、ＣＣＤ１の欠陥画素は、欠陥画素の位置によって、奇数（ＯＤＤ）フィールドと偶数（ＥＶＥＮ）フィールドとで、同じアドレスとなる場合（図９（ａ））と、奇数（ＯＤＤ）フィールドと偶数（ＥＶＥＮ）フィールドとで、垂直アドレスが１ラインずれる場合（図９（ｂ））とがある。
【００６１】
そこで、１ビットの状態フラグＦを用いて、この２つの状態を区別するようにするようにすることが好ましい。つまり、欠陥画素アドレスデータを、奇数フィールドでの水平および垂直アドレスと状態フラグＦとで構成して、外部メモリ７に格納するようにする。もちろん、欠陥画素アドレスデータを、偶数フィールドでの水平および垂直アドレスと状態フラグＦとで構成して、外部メモリ７に格納するようにしてもよい。
【００６２】
このようにすると、図９（ｂ）に示すように、同じ欠陥画素であっても、奇数フィールドと偶数フィールドとで、垂直アドレスが１ラインずれる場合にも、１つの欠陥画素アドレスデータのみを外部メモリ７に格納できるようになる。このため、外部メモリ７の容量の低減化が図れる。
【００６３】
このようにした場合には、ＣＰＵ４０は、外部メモリ７内の欠陥画素アドレスデータに基づいて、入力フィールドに応じた欠陥画素アドレス（奇数フィールドでの欠陥画素アドレス、偶数フィールドでの欠陥画素アドレス）を求め、求めた欠陥画素アドレスをフィールド毎に欠陥画素アドレスメモリ５７に設定する。
【００６４】
〔２−４〕欠陥画素検出開始条件についての説明
【００６５】
白点の欠陥画素は、画面一面が黒の画像を撮像している状態またはＣＣＤカメラにキャップを嵌めて撮像している状態で、かつＡＧＣ回路３のゲインが大きくなければ、正確に検出することができない。したがって、このような検出条件下以外で、白点の欠陥画素検出が行なわれないように、欠陥画素検出開始時に検出条件を満たしているか否かを判定をし、検出条件を満たしている場合にのみ、欠陥画素検出を開始させるようにすることが好ましい。
【００６６】
つまり、ＡＧＣ回路３のゲインが最大でかつ画面内を数領域に分割したそのすべての領域の平均輝度レベルが所定レベル以下である場合に、画素欠陥検出指令が入力された場合にのみ、画素欠陥検出を開始させる。
【００６７】
〔３〕画素欠陥補正回路の説明
【００６８】
図１０は、画素欠陥補正回路５２の構成を示している。
【００６９】
画素欠陥補正回路５２は、４つの遅延回路７１、７２、７３、７４と、加算平均回路７５と、加重加算回路７６とからなる。各遅延回路７１〜７４は、１画素分が伝送されるに要する時間と等しい時間だけ入力データを遅延させて出力する。
【００７０】
したがって、最新の入力データＤ５と４つの遅延回路７１〜７４とによって、隣接する５つの画素の画素データＤ１〜Ｄ５を得ることができる。隣接する５つの画素５つの画素のうち中央の画素が欠陥画素であるとする。
【００７１】
加算平均回路７５には、隣接する５つの画素の画素データＤ１〜Ｄ５のうち、両端の画素の画素データＤ１、Ｄ５が入力され、その加算平均値｛（Ｄ１＋Ｄ５）／２｝が算出される。加重加算回路７６には、加算平均回路７５の出力と、５つの画素のうち中央の画素の画素データＤ３とが入力され、それらが加重加算される。
【００７２】
加重加算回路７６は、Ｋを０≦Ｋ≦１の範囲の係数とし、欠陥画素の画像データＤ３の補正後のデータをＤ３’とすると、次式（２）の演算を行なって、欠陥画素の画像データＤ３を補正する。
【００７３】
Ｄ３’＝Ｋ・｛（Ｄ１＋Ｄ５）／２｝＋（１−Ｋ）・Ｄ３ …（２）
【００７４】
つまり、色再生しても欠陥画素が目立たないようにするために、欠陥画素の前後に存在しかつ欠陥画素と同色カラーフィルタの画素データＤ１，Ｄ５を用いて、欠陥画素を補正する。また、白点の欠陥画素は正常画素に比べてレベルが大きくなるが、映像信号も含んでいるので、欠陥画素の画素データＤ３と、Ｄ１およびＤ５の加算平均値とを加重加算することにより、白点ノイズを目立たなくしつつ、その画素情報も映像に再現させるようにしているのである。
【００７５】
画素欠陥補正回路５２の後段に設けられた選択回路５３（図４参照）は、水平アドレスカウンタ５５の水平アドレスおよび垂直アドレスカウンタ５６の垂直アドレスが、欠陥画素アドレスメモリ５７に記憶されている欠陥画素アドレスと一致したときに、画素欠陥補正回路５２によって算出された当該欠陥画素アドレスに対応する補正値を選択して出力する。
【００７６】
【発明の効果】
この発明によれば、白点の欠陥画素を正確に検出することができるようになる。
【００７７】
また、この発明によれば、欠陥画素の位置データを記憶する外部メモリの容量の低減化が図れるようになる。
【００７８】
また、この発明によれば、白点の欠陥画素の白点ノイズを目立たなくしつつ、その欠陥画素で検出された画素情報も映像に再現させることができるようになる。
【図面の簡単な説明】
【図１】画素欠陥検出・補正機能を備えた従来のＣＣＤ信号処理回路の構成を示すブロック図である。
【図２】図１の欠陥画素検出回路１１の構成を示すブロック図である。
【図３】図１の画素欠陥補正回路１２の構成を示すブロック図である。
【図４】画素欠陥検出・補正機能を備えたＣＣＤ信号処理回路の構成を示すブロック図である。
【図５】ＣＣＤ１に設けられた色フィルタアレイの一部を示す模式図である。
【図６】図４の欠陥画素検出回路５１の構成を示すブロック図である。
【図７】図６の判定回路６９に入力される３×３画素分の画像データを示す模式図である。
【図８】欠陥画素検出処理を説明するための模式図である。
【図９】欠陥画素の位置によって、奇数フィールドと偶数フィールドとで、同じアドレスとなる場合と、垂直アドレスが１ラインずれる場合とがあることを示す模式図である。
【図１０】図４の画素欠陥補正回路５２の構成を示すブロック図である。
【符号の説明】
７ 外部メモリ
４０ ＣＰＵ
５０ 画素欠陥検出・補正回路
５１ 欠陥画素検出回路
５２ 画素欠陥補正回路
５３ 選択回路
５４ アドレス比較回路
５５ 水平アドレスカウンタ
５６ 垂直アドレスカウンタ
５７ 欠陥画素アドレスメモリ
５８ 検出欠陥画素アドレスメモリ
Claims (2)
- 注目画素の周囲の画素データの平均値と、注目画素の画素データとを比較することによって、注目画素が欠陥画素である否かを判定することを特徴とする固体撮像素子の欠陥画素検出方法であって、
所定フィールド数に相当する１セット分の欠陥画素判定処理を開始し、１フィールド毎に欠陥画素であると判定された画素のアドレスを欠陥画素アドレスメモリに記憶し、１フィールドに対する欠陥画素判定が終了する毎に、欠陥画素アドレスメモリに格納された欠陥画素アドレスを読み込んで、欠陥画素と判定された画素それぞれに対して、当該画素が欠陥画素であると判定された回数を算出するといった動作を繰り返して行い、１セット分の欠陥画素判定処理が終了したときに、欠陥画素であると判定された回数が所定値以上である画素を欠陥画素として検出し、
第１セット目において、欠陥画素であると判定された画素の数が、欠陥画素アドレスメモリに記憶できる欠陥画素アドレスの個数よりも多い場合には、第１セットの各フィールド毎に欠陥画素アドレスメモリに記憶された欠陥画素アドレスの最大のアドレスのうち、第１セット目において最小のアドレスを欠陥画素判定の再開位置として第２セット目の欠陥画素判定処理を行なうようにし、
第２セット目以降においても、欠陥画素であると判定された画素の数が、欠陥画素アドレスメモリに記憶できる欠陥画素アドレスの個数よりも多い場合には、同様にして次のセットの欠陥画素判定処理を行なうことを特徴とする固体撮像素子の欠陥画素検出方法。 - 固体撮像素子と、該固体撮像素子の注目画素の周囲の画素データの平均値と、注目画素の画素データとを比較することによって、注目画素が欠陥画素である否かを判定する欠陥画素検出手段を備え、
前記欠陥画素検出手段は、所定フィールド数に相当する１セット分の欠陥画素判定処理を開始し、１フィールド毎に欠陥画素であると判定された画素のアドレスを欠陥画素アドレスメモリに記憶し、１フィールドに対する欠陥画素判定が終了する毎に、欠陥画素アドレスメモリに格納された欠陥画素アドレスを読み込んで、欠陥画素と判定された画素それぞれに対して、当該画素が欠陥画素であると判定された回数を算出するといった動作を繰り返して行い、１セット分の欠陥画素判定処理が終了したときに、欠陥画素であると判定された回数が所定値以上である画素を欠陥画素として検出し、
第１セット目において、欠陥画素であると判定された画素の数が、欠陥画素アドレスメモリに記憶できる欠陥画素アドレスの個数よりも多い場合には、第１セットの各フィールド毎に欠陥画素アドレスメモリに記憶された欠陥画素アドレスの最大のアドレスのうち、第１セット目において最小のアドレスを欠陥画素判定の再開位置として第２セット目の欠陥画素判定処理を行なうようにし、
第２セット目以降においても、欠陥画素であると判定された画素の数が、欠陥画素アドレスメモリに記憶できる欠陥画素アドレスの個数よりも多い場合には、同様にして次のセットの欠陥画素判定処理を行なうことを特徴とする固体撮像素子の欠陥画素検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000273688A JP3696069B2 (ja) | 2000-09-08 | 2000-09-08 | 固体撮像素子の欠陥画素検出方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000273688A JP3696069B2 (ja) | 2000-09-08 | 2000-09-08 | 固体撮像素子の欠陥画素検出方法および装置 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005035330A Division JP2005168057A (ja) | 2005-02-14 | 2005-02-14 | 固体撮像素子の画素欠陥補正方法および装置 |
| JP2005142002A Division JP2005318642A (ja) | 2005-05-16 | 2005-05-16 | 固体撮像素子の欠陥画素検出方法および装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002084464A JP2002084464A (ja) | 2002-03-22 |
| JP3696069B2 true JP3696069B2 (ja) | 2005-09-14 |
Family
ID=18759587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000273688A Expired - Fee Related JP3696069B2 (ja) | 2000-09-08 | 2000-09-08 | 固体撮像素子の欠陥画素検出方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3696069B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3995511B2 (ja) * | 2002-04-05 | 2007-10-24 | 三菱電機株式会社 | 点滅欠陥検出方法、映像補正方法及び固体撮像装置 |
| JP2004320128A (ja) | 2003-04-11 | 2004-11-11 | Mega Chips Corp | 欠陥画素補正装置 |
| JP4498086B2 (ja) * | 2004-09-28 | 2010-07-07 | キヤノン株式会社 | 画像処理装置および画像処理方法 |
| JP2006211319A (ja) * | 2005-01-28 | 2006-08-10 | Matsushita Electric Ind Co Ltd | 画素欠陥補正装置および方法 |
| JP2007251698A (ja) * | 2006-03-16 | 2007-09-27 | Sharp Corp | 欠陥画素補正方法、及び欠陥画素補正回路 |
| JP2008054067A (ja) * | 2006-08-25 | 2008-03-06 | Pentax Corp | 撮像装置 |
| JP5217833B2 (ja) * | 2008-09-19 | 2013-06-19 | コニカミノルタエムジー株式会社 | 異常画素判定方法、放射線画像検出器及び異常画素判定システム |
| JP2014010859A (ja) * | 2012-06-29 | 2014-01-20 | Hitachi Consumer Electronics Co Ltd | 光情報記録再生方法、及び装置 |
| JP2019153821A (ja) * | 2016-06-08 | 2019-09-12 | 株式会社日立製作所 | センサアレイデバイス |
-
2000
- 2000-09-08 JP JP2000273688A patent/JP3696069B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002084464A (ja) | 2002-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3984936B2 (ja) | 撮像装置および撮像方法 | |
| US8013914B2 (en) | Imaging apparatus including noise suppression circuit | |
| JP4374488B2 (ja) | デモザイク処理及び不良ピクセル補正を組み合わせるためのディジタル画像システム及び方法 | |
| US20080278609A1 (en) | Imaging apparatus, defective pixel correcting apparatus, processing method in the apparatuses, and program | |
| US7911514B2 (en) | Defective pixel correction device | |
| JP4453332B2 (ja) | 欠陥画素検出方法、検出装置および撮像装置 | |
| KR101001431B1 (ko) | 화소 결함 검출 보정 장치 및 화소 결함 검출 보정 방법 | |
| EP2026563A1 (en) | System and method for detecting defective pixels | |
| US8212899B2 (en) | Imaging apparatus capable of highly accurate defective pixel correction processing | |
| US20050243181A1 (en) | Device and method of detection of erroneous image sample data of defective image samples | |
| WO2003103275A1 (en) | Method and apparatus for real time identification and correction of pixel defects for image sensor arrays | |
| JP2012044452A (ja) | 撮像装置及びその欠陥画素検出方法 | |
| KR100986203B1 (ko) | 촬상 장치 및 이에 이용하는 결함 화소 보정 방법 | |
| US20080273102A1 (en) | Detection device for defective pixel in photographic device | |
| JP3544304B2 (ja) | 画素欠陥補正装置及び画素欠陥補正方法 | |
| JP3696069B2 (ja) | 固体撮像素子の欠陥画素検出方法および装置 | |
| JP2005328421A (ja) | 撮像装置および撮像方法 | |
| JP2003023570A (ja) | 画像データの修正方法及び画像信号処理装置 | |
| JP3257131B2 (ja) | 固体撮像装置の自動欠陥検出装置及び固体撮像装置 | |
| JP2010068329A (ja) | 撮像装置 | |
| JP2000217039A (ja) | 点欠陥検出方法および点欠陥画素値補正方法 | |
| JP2002271806A (ja) | Ｃｃｄ撮像素子の画素欠陥信号補正回路 | |
| JPH07336605A (ja) | 画素欠陥補正装置 | |
| JP2005318642A (ja) | 固体撮像素子の欠陥画素検出方法および装置 | |
| JPH11355667A (ja) | 画素信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050316 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050516 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050615 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050628 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080708 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |