JP3691631B2 - 導波路型半導体受光素子 - Google Patents
導波路型半導体受光素子 Download PDFInfo
- Publication number
- JP3691631B2 JP3691631B2 JP11221997A JP11221997A JP3691631B2 JP 3691631 B2 JP3691631 B2 JP 3691631B2 JP 11221997 A JP11221997 A JP 11221997A JP 11221997 A JP11221997 A JP 11221997A JP 3691631 B2 JP3691631 B2 JP 3691631B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- light
- waveguide
- receiving element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、導波路型半導体受光素子に関し、更に詳細には、受光した光信号を高いリニアリティ（低変調歪）で電流信号に光−電気変換し、かつ高速動作性に優れた導波路型半導体受光素子に関するものである。
【０００２】
【従来の技術】
長波長帯の光伝送システムで使用されている受光素子には、空乏層で発生した電子・ホールが電極まで走行することによって発生する光電流を検出するＰＩＮ型、光電流を増幅する機能を有するＡＰＤ型、半導体層の表面に一対の電極を形成し、これらの電極の間に発生する光電流を検出するＭＳＭ型などの受光素子がある。
【０００３】
最も基本的な構造のＰＩＮ型の受光素子は、面入射型受光素子と呼ばれ、半導体層に垂直な方向から光を受光し、空乏化したｉ型の半導体層で光電変換して光電流を検出している。面入射型受光素子は、構造が簡単で、製造コストが低く、しかも感度などの特性が優れ、更に、低い逆バイアス印加電圧で駆動でき、雑音が小さいなどの長所がある。
ところで、アナログ光伝送の受光素子では、高速動作性に優れ、受光した光信号を高いリニアリティで電流信号に光−電気変換できること、即ち低変調歪で光−電気変換できることが重要であるが、面入射型の受光素子では、この要求を満足することが困難であった。この点について、以下に詳しく説明する。
面入射型受光素子では、一般に、ＧａＩｎＡｓ材料を光吸収層に使っている。
ＧａＩｎＡｓは光伝送システムで用いられる１．３μm 或いは１．５５μm の波長の光に対する吸収係数が大きいため、感度特性の点では優れた材料であるが、光吸収層のクラッド層との界面近傍で大きな光吸収が生じ、結果として界面近傍で多くの光キャリアが発生する。
光キャリアが一部分に密集して発生すると、光キャリア自身の空間電荷効果により、電界に不均一が生じ、そのためにキャリアの拡散が抑制され、その結果として変調歪が大きくなるので、面入射型受光素子には、変調歪が大きいという問題があった。
【０００４】
従来、面入射型受光素子で発生する変調歪を低減するために、図４に示すように、面入射型受光素子の受光面にフォーカスからずれた形で光を入射し、受光面全面にわたり出来るだけ均一な強度で光を受光するような試みも成された。
しかし、フォーカスからずれた形で光を入射すると、受光感度が低下し、また積層構造の深さ方向に見ると、やはり光キャリアが一部で集中して発生していることには変わり無く、変調歪の発生を抑制する効果には限界があった。
【０００５】
そこで、面入射型受光素子に代えて、図５に示すように、受光素子を構成する半導体積層構造の端面から光を受光して、光の入射方向に設けた導波路構造に光を導き、光吸収を受けながら導波させるようにした導波路型半導体受光素子が開発された。
導波路型半導体受光素子では、低キャリア濃度の光吸収層の上下にＰ型及びＮ型の導電層がそれぞれ配置され、ＰＮ接合を形成している。Ｐ型導電層とＮ型導電層との間に逆バイアス電圧を印加して、低キャリア濃度の光吸収層を空乏化すると共に空乏層内に生じた高電界を利用して、光吸収層に入射した信号光を光電変換し、発生した光電流を検出する。
すなわち、入射光によって励起キャリアが空乏層内でホール・電子の対として発生し、空乏層内に形成されている電界によって分離され、ドリフトする。この結果、ホールはＰ型導電層に、電子はＮ型導電層に達し、光電流として検出される。
導波路型半導体受光素子では、光吸収層が最も高い屈折率を有し、光吸収層を挟むＰ型導電層とＮ型導電層が光吸収層より低い屈折率を有するように構成することにより、光吸収層と１対の光閉じ込め層とからなる導波路構造を形成し、光吸収を受けつつ、端面で受光した入射光を導波する。
導波路型半導体受光素子では、光吸収層を薄くすることにより、キャリアの走行時間を短くして、高速動作性を向上させ、変調歪を抑制することができる。
【０００６】
【発明が解決しようとする課題】
しかし、従来の導波路型受光素子では、光吸収層の厚さを２μm 以上にして感度を向上させているために、高速動作性及び変調歪の特性が、面入射型の受光素子に比べて優れているとは評価できなかった。
また、導波路構造のヘテロ界面の価電子帯のエネルギー段差に起因したノッチに有効質量の大きいホールがパイルアップするために、変調歪が増大するという問題もあった。
【０００７】
そこで、受光感度が高く、高速動作性及び低変調歪特性に優れた導波路型受光素子を実現するために、以下に列挙するような種々の試みが成されている。
（１）クラッド層と光吸収層の間に、両者の中間的な屈折率を持つ光閉じ込め層を設け、導波光のスポットサイズを拡大するとともに、高次モードの励起を可能にする。
（２）（１）と同様に光閉じ込め層を設け、かつ光吸収層の層厚を２μm から３μm の範囲の厚さにする。
（３）（１）と同様に光閉じ込め層を設け、（２）とは逆に光吸収層の層厚を０．１μm 以下の厚さに薄くする。
【０００８】
ところで、（１）又は（２）の方法では、受光感度を高めることはできるが、高速動作性の向上と低変調歪とを実現することは難しかった。
また、（３）の方法では、高速動作性を向上させ、低変調歪を実現できるものの、光吸収層が薄いために光の閉じ込め能が弱くなり、その結果、実効的な吸収係数が小さくなるので、十分な光吸収を行って受光感度を高くするためには、長い導波路長が必要になる。一方、光吸収層が薄いために、空乏層が薄くなって、大きな内部容量が発生するので、それを改善するには、導波路長を短くする必要がある。このように、満足すべき両者の導波路長条件が相反しているために、（３）のやり方では、高感度、高速動作性及び低変調歪を満足できる導波路型受光素子を実現することは難しかった。
【０００９】
上述した問題に照らして、本発明の目的は、感度が高く、高速動作性に優れ、しかも優れた光−電気変換歪特性を有する導波路型半導体受光素子を提供することである。
【００１０】
【課題を解決するための手段】
本発明者は、上記目的を達成する上で、受光感度、高速動作性及び変調歪に関係する因子として、結合効率、導波路の吸収係数、光閉じ込め係数、空乏層の厚さ、光閉じ込め層の厚さ及びクラッド層の厚さを挙げ、それぞれについて以下のように考察した。
【００１１】
（１）結合効率
受光感度は、受光素子の最も基本的な特性であって、一次近似では基本モードのスポットサイズ（１／ｅ2になる全幅）によって決まる。
図６は、基板及びクラッド層をＩｎＰ、光閉じ込め層を３μm 厚でエネルギーギャップ波長１．１５μm のＧａＩｎＡｓＰ、及び光吸収層をＧａＩｎＡｓで、それぞれ形成した層構造の場合に、光吸収層の厚さに対して計算で求めたスポットサイズの大きさを示すグラフである。また、図６は、波長１．３μm の光をＤＳＦ（Dispersion Shift Fiber)から入射したときの結合効率を同時に示している。図６で用いたＧａＩｎＡｓＰ層、及びＧａＩｎＡｓ層は、それぞれ、基板のＩｎＰに格子整合している。
図６によれば、光吸収層の厚さが薄くなるに従い、スポットサイズが大きくなり、結合効率は大きくなる。例えば、スポットサイズが２．２μm では結合効率が８０％、２．７μm では９０％となる。図６に示す計算値は、同様な層構造を有する試料の実験結果とも一致している。
高感度を得るには、少なくとも７０％以上の結合効率、望ましくは、波長１．３μm の光の受光感度が０．８４Ａ／Ｗ、また波長１．５５μm の光の受光感度が１．０Ａ／Ｗになる、８０％以上の結合効率が必要である。８０％以上の結合効率を得るためには、図６によれば、光吸収層の厚さは、０．１μm 以下、望ましくは０．０７μm 以下にすることが必要である。
【００１２】
（２）導波路の吸収係数
導波路で局部的に光が吸収され、光キャリアがそこに密に発生すると、変調歪が大きくなる。従って、導波路の光の吸収係数を下げ、光の吸収を導波路領域全域で受けるようにすれば、このような現象を防いで、変調歪の発生を抑制することができる。
即ち、受光感度を高くするには、吸収係数が大きいことが望ましいが、一方、低変調歪を実現するためには、吸収係数が小さく、導波路長に沿って均一に光吸収が生じるようにすることが必要である。
ところで、導波路の光の吸収係数は、材料で決まる値αと導波路の構造で決まる光閉じ込め係数Гとの積、Гαで表されるので、光閉じ込め係数Гを下げることにより、光の吸収係数を擬似的に下げることが可能である。
図７は、導波路の光の吸収係数をパラメータとした、導波路長と受光感度との関係を示すグラフである。グラフでは、飽和感度を１Ａ／Ｗとした。例えば、吸収係数が１０００cm-1の場合には、光は導波路長５０μm で殆ど吸収されるが、吸収係数が１００cm-1のときには、導波路長３００μm でも、波路長５０μm の時の光吸収の９５％程度の吸収しか起きない。
従って、実用的な導波路長は５０μm 以上であり、また後述する容量の制限から導波路長を３００μm 以下にすることが必要であることを考慮すると、受光感度を０．６５Ａ／Ｗ以上にするには、導波路の吸収係数は、２００cm-1から１０００cm-1の範囲、好ましくは３００cm-1から４００cm-1の範囲である。
【００１３】
（３）光閉じ込め係数
光閉じ込め係数Гとは、光吸収層に存在する光エネルギーの導波光に対する割合であって、光吸収層の厚さと光閉じ込め層の厚さで決まる係数である。ＩｎＰに格子整合した波長１．５５μm 以上のＧａＩｎＡｓＰ層やＧａＩｎＡｓ層を光吸収層として用いる場合、バルクの吸収係数αは、波長１．５５μm の光に対して５ｘ１０3cm-1から６．９ｘ１０3cm-1である。
従って、ＧａＩｎＡｓの場合、導波路の吸収係数をそれぞれ２００cm-1、３００cm-1、４００cm-1及び１０００cm-1にするために必要な光閉じ込め係数Гは、それぞれ、２．９％、４．４％、５．９％及び１４．７％である。よって、導波路の吸収係数を２００cm-1から１０００cm-1の範囲、好ましくは３００cm-1から４００cm-1の範囲にするためには、光閉じ込め係数を２．９％〜１４．７％、好ましくは４．４％〜５．９％にする。
【００１４】
図８は、光吸収層の厚さと光閉じ込め係数との関係を示すグラフであって、その層構造は、図６と同様に、基板及びクラッド層がＩｎＰ、光閉じ込め層が３μm 厚でエネルギーギャップ波長１．１５μm のＧａＩｎＡｓＰ、及び光吸収層がＧａＩｎＡｓで形成されている。図８によれば、光吸収層の厚さが０．０５μm のときには、光閉じ込め係数は３．５％であるが、厚さが０．１μm のときには、光閉じ込め係数は１２％になる。
従って、導波路の吸収係数を上述した特定の範囲にするために、光閉じ込め係数を２．９％から１４．７％の範囲にするには、図８のグラフを外挿して、光吸収層の厚さは、０．０４μm から０．１２μm の範囲になり、光閉じ込め係数を４．４％から５．９％の範囲にするには、光吸収層の厚さは０．０５５μm から０．０６６μm の範囲になる。
（１）で述べたように、光吸収層の厚さは受光感度からも制限を受けるので、双方を満足させるには、光吸収層の厚さが０．０４μm から０．１μm の範囲、好ましくは、０．０５５μm から０．０６６μm の範囲にあることが必要である。
【００１５】
（４）空乏層の厚さ
先ず、導波路構造について考える。
従来の導波路型半導体受光素子では、図９に示すように、ｉ層の光吸収層の両面をｐ層及びｎ層によって挟むような導波路構造になっている。そのため、図９に示すように、導波路構造のヘテロ界面の価電子帯のエネルギー段差に起因したノッチに、有効質量の大きいホールがパイルアップし、変調歪が増大するという問題を招いている。
そこで、本発明者は、ヘテロ界面の価電子帯のエネルギー段差によるホールのパイルアップをなくすために、ヘテロ界面に高電界を作用させることを着想した。即ち、図１０に示すように、光吸収層に隣接するｐ層及びｎ層のうち所定厚さだけの境界層をｉ層に転化しておくことにより、逆バイアス電圧の印加時、境界層が空乏化し、ヘテロ界面に高電界が発生して、ホールのパイルアップを抑制することができる。
【００１６】
空乏層の厚さ、即ちｐ層及びｎ層の境界層の厚さは、ドープ濃度を階段状に変えることにより、材料の種類に因ることなく定義することができる。例えば、１ｘ１０15ｃｍ-3の低濃度のキャリア濃度では、逆バイアス電圧が１Ｖでも、２μm 程度の厚さの層が空乏化するが、キャリア濃度が１ｘ１０18ｃｍ-3では、逆バイアス電圧が１０Ｖでも、０．１μm 程度の厚さの層しか空乏化しない。
従って、空乏化したい領域を１ｘ１０15ｃｍ-3以下のキャリア濃度又はノンドープ層とし、空乏化させない領域を１ｘ１０18ｃｍ-3程度のキャリア濃度にしておけば、逆バイアス電圧に依存しない空乏層の厚さを設定することができる。
【００１７】
ところで、光吸収層を薄くした場合は、トンネル電流がツェナーブレークダウンにより発生して暗電流として検知され、信号電流のＳ／Ｎ比の劣化、寿命の低下などの原因となるので、その発生を押さえなければならない。
そこで、光吸収層の厚さを０．０４μm から０．１μm の範囲、好ましくは、０．０５５μm から０．０６６μm の範囲に薄くするためには、空乏層の厚さを厚くして、ツェナーブレークダウンを防止する必要がある。
図１１は、空乏層の厚さをパラメータとし、逆バイアス電圧に対してＧａＩｎＡｓ光吸収層に流れるトンネル電流を計算により求め、その計算値を示したグラフである。図１１に示すトンネル電流の計算値は、その正さが実験によって確認されている。
図１１に示すように、薄い空乏層から厚い空乏層の順に、同じ逆バイアス電圧で、大きなトンネル電流が発生する。
受光素子に印加する逆バイアス電圧の大きさは、電子回路などの設計条件に依存しており、最近の小消費電力化の傾向に応じて、３Ｖ程度の低バイアス化が進んでいる。しかし、アナログ用途の低歪性受光素子の場合、ビデオ回路が高い電圧で駆動されるため、受光素子にも８Ｖ程度の逆バイアス電圧を印加することが多い。一方、１０ｎＡ以下のトンネル電流であれば、素子の特性の低下は顕著でない。
よって、最大逆バイアス電圧を８Ｖ、許容トンネル電流を１０ｎＡとすれば、図１１により、空乏層の厚さ、即ちｐ層及びｎ層の境界層の厚さは、０．４μm 以上であれば良い。
【００１８】
また、容量について見ると、図１２に示すように、同じ導波路長では、空乏層の厚さを薄くするにつれて、容量が増大する。図１２は、空乏層の厚さをパラメータとした、導波路長と容量との関係を示すグラフである。
受光素子の帯域、出力インピーダンス、Ｓ／Ｎなどの観点から、０．８ｐＦ以下に容量を制限することが好ましいので、１００μm から２００μm の範囲を最適な導波路長としたとき、空乏層の厚さは０．５μm 以上あることが必要である。
【００１９】
空乏層では、光電変換により励起したキャリアは、空乏層内の高電界によって拡散、走行してして、ｐ層及びｎ層に到達する。この空乏層の走行時間が、受光素子の帯域を決める１つの要因となる。
図１３は、光吸収層の厚さをパラメータとした、キャリアの速度と帯域幅との関係を示すグラフである。２．４ＧＨｚの帯域幅が高速受光素子の１つの基準であるとすれば、空乏層の厚さを３μm 以下とすると、３ＧＨｚ以上の帯域を有するためには、図１３から、キャリアの速度を１ｘ１０6 cm／sec 以上にする必要がある。
【００２０】
図１４は、ＧａＩｎＡｓ層中の電子とホールの速度と電界強度との関係を示すグラフである。図１４に示すように、有効質量の小さい電子は、１０ｋＶ／cm以下の低い電界でも、１ｘ１０6 cm／sec 以上の十分に速い速度を有するが、有効質量の大きいホールは、１０ｋＶcm以上の大きな電界が必要となる。
【００２１】
図１５は、空乏層の厚さをパラメータとして、バイアス電圧と電界との関係を示すグラフである。空乏層の厚さを１μm 以下にすることで、１Ｖ以上の逆バイアス電圧によって２０ｋＶ／cm以上の電界強度をもつことができる。
図１５に示すように、空乏層の厚さが薄いと、同じ逆バイアス電圧で電界強度が大きくなるが、一方、図１１に示すように、大きなトンネル電流が発生する。
これは、トレードオフの関係にある。
【００２２】
以上の許容トンネル電流値、容量及びキャリアの速度を総合して、本発明者は、空乏層の厚さは、０．５μm 以上でかつ３μm 以下、好適には０．７μm 以上、１．５μm 以下であるとした。
【００２３】
図１４に示すように、２０ｋＶ／cmの電界では、電子の速度は、ホールの速度の５倍、１００ｋＶ／cmの電界では、電子の速度は、ホールの速度の２倍である。
キャリアの拡散では、ホールの方に問題があることを考えると、ｐ層に隣接する空乏層を薄くする方が効果的であって、ｐ層に隣接する空乏層の厚さは、ｎ層に隣接する空乏層の１／１５から１／２、好ましくは１／５から１／２の厚さにする。すなわち、ｐ層に近い領域を０．５μm の厚さでノンドープで配置するときには、ｎ層に近い領域を１μm の厚さでノンドープで配置することが好ましい。
【００２４】
（５）光閉じ込め層の厚さ
図１６は、光閉じ込め層の厚さと最大励起次数との関係を示すグラフである。
図１６では、図６と同様に、基板及びクラッド層をＩｎＰ、光閉じ込め層を３μm 厚でエネルギーギャップ波長１．１５μm のＧａＩｎＡｓＰ、及び光吸収層をＧａＩｎＡｓで形成した層構造を想定し、光吸収層の厚さを０．０６μm としいる。
図１６に示すように、光吸収層の厚さを０．０６μm としたとき、光閉じ込め層の厚さを厚くするにつれて、最大励起次数は増える。最大励起次数が大きいほど、軸ずれを生じた際に放射光の発生を押さえることができ、感度の低下が少ない。
位置ずれを生じた際の感度低下の許容量を実装許容量と言うが、光ファイバとの突き合わせのモジュール作製を考えた場合、０．５ｄＢ程度の低下を許容するとして、光ファイバと受光素子との芯合わせを１．５μm 程度の位置ずれ以内に収める必要がある。これを実現するためには、最大励起次数は、少なくとも４以上、好適には、６以上となる。
このためには、図１６によれば、光閉じ込め層の厚さは、少なくとも２μm 、好適には３μm 以上にする。しかし、厚さをあまりに厚くすると、良質の結晶成長を行うことが難しくなるので、現実的には光閉じ込め層の厚さは５μm 以下にする。
【００２５】
（６）クラッドの厚さ
図１７は、６次の導波光のフィールドの形を示したものである。図１７では、図６と同様に、基板及びクラッド層をＩｎＰ、光閉じ込め層を３μm 厚でエネルギーギャップ波長１．１５μm のＧａＩｎＡｓＰ、及び光吸収層をＧａＩｎＡｓで形成した層構造を想定している。図１７は、厚さ３μm の光閉じ込め層を越えてクラッドに滲み出した光が励起されていることを示している。
このため、クラッド層の厚さは、０．５μm 以上、好適には１μm 以上にする。特に、基板をＩｎＰとした場合、基板をクラッドとして使用することもあるが、基板とエピタキシャル成長層の界面は、光を散乱する原因となる種々の欠陥が存在しているため、基板側には、バッファーとしてクラッド層の厚さを０．５μm 以上、好適には１μm 以上にすることが必要である。
【００２６】
上記目的を達成するために、以上の知見に基づいて、本発明に係る導波路型半導体受光素子は、半導体基板上に、第１の半導体層と、第１の半導体層上にあって所定波長の光を吸収する第２の半導体層と、第２の半導体層上の第３の半導体層とを有し、かつ第１及び第３の半導体層のエネルギーギャップが第２の半導体層のエネルギーギャップより大きな半導体積層構造の導波路を備え、第２の半導体層に平行に入射した光を積層構造の端面で受光する導波路型受光素子において、
第１及び第３の半導体層を成す半導体層のうち、第２の半導体層と界面を有する所定厚さの境界層が、それぞれ、１ｘ１０15ｃｍ-3以下の低いキャリア濃度層又はノンドープ層であることを特徴としている。
【００２７】
好適には、第１及び第３の半導体層の境界層のうちの少なくとも一方の所定厚さが、それぞれ、０．５μｍ以上であって３μｍ以下であるようにする。
また、第１の半導体層及び第３の半導体層がそれぞれｎドープ及びｐドープされており、かつ第１の半導体層の境界層の所定厚さが第１の半導体層の境界層の所定厚さの２倍から１５倍、好ましくは２倍から５倍である。
更に、好適には、第１から第３の半導体層からなる半導体積層構造がＩｎＰからなる基板上に形成されたＩｎＰ系の半導体積層構造で構成され、第１の半導体層及び第３の半導体層のそれぞれの外側に、０．５μｍ以上の層厚のＩｎＰ層を基板とは別に設ける。
本発明の好適な実施態様では、導波路型受光素子は、半導体積層構造の端面に平行な導波路の断面の幅が、電極との接触面で最大に、光吸収層で最小になるように、逆台形型に形成されたリッジストライプ構造の導波路を有する。
【００２８】
【発明の実施の形態】
以下に、添付図面を参照し、実施例を挙げて、本発明の実施の形態を具体的かつ詳細に説明する。
実施例１
本実施例は、ＧａＩｎＡｓを光吸収層にした受光素子に本発明に係る導波路型半導体受光素子の構成を適用した実施例であって、図１は本導波路型半導体受光素子の要部の層構造を示す模式的断面図である。
本実施例の導波路型半導体受光素子１０（簡単に受光素子１０と言う）は、図１に示すように、キャリア濃度４ｘ１０18cm-3のｎ−ＩｎＰ基板１２と、基板１２上に、順次、基板と格子整合してエピタキシャル成長させた、バッファ層（兼下部クラッド層）１４、ｎ−光閉じ込め層１６、光吸収層１８、ｐ−光閉じ込め層２０、ｐ−上部クラッド層２２、ｐ−コンタクト層２４及びｐ−バッファ層２６からなる半導体層の積層構造とから構成されている。
【００２９】
以下に各半導体層の構成を示す。
【００３０】
本実施例では、ｎ−光閉じ込め層１６の光吸収層１８と接する厚さ０．６μm の境界層１６ａ、及び、ｐ−光閉じ込め層２０の光吸収層１８と接する厚さ０．３μm の境界層２０ａは、それぞれ、ノンドープ層として構成されている。
【００３１】
以下に、実施例１の受光素子１０の作製方法を説明する。
先ず、基板１２上に、基板と格子整合して、順次、ｎ−バッファ層（兼下部クラッド層）１４、ｎ−光閉じ込め層１６、光吸収層１８、ｐ−光閉じ込め層２０、ｐ−上部クラッド層２２、ｐ−コンタクト層２４及びｐ−バッファ層２６をエピタキシャル成長させ、半導体積層構造を形成した。
尚、ｎ−光閉じ込め層１６及びｐ−光閉じ込め層２０のドーピングする際には、それそれ、境界層１６ａ及び境界層２０ａをノンドープ層として形成するような条件でドーピングする。
次いで、通常のフォトリソグラフの手法によりパターン形成を行い、図２に示すように、ｐ−ブッファ層２６、ｐ−コンタクト層２４、ｐ−上部クラッド層２２、ｐ−光閉じ込め層２０、光吸収層１８及びｎ−光閉じ込め層１６の一部をウェットエッチングし、断面が逆台形型のリッジストライプ状に加工した。ストライプの幅は１８μm 、長さは３００μm であった。ストライプの方向は、〔０１１〕方向であり、ウエットエッチングは臭化メタノール溶液を用いた。
リッジを形成した後、ｐ−バッファ層２６上にＳｉＮを蒸着し、パッシベーションと絶縁の処理を施し、次いで、ポリイミドを蒸着し、素子分離する領域からポリイミドを除去した。
【００３２】
次に、ストライプ上の一部のＳｉＮを除去してコンタクト用の窓とし、その上にＴｉ、Ｐｔ及びＡｕからなるｐ型オーミック電極２８を蒸着した。電極はストライプ上部からポリイミド上に引き出し、ポリイミド上で５０μm 四方のボンディング領域のみを形成した。ボンディング領域は、４μm と厚いポリイミドの上に配置し、不要な容量が発生しないようにした。
基板１２を裏面から研磨して１２０μm の板厚に調節した後、基板１２の裏面にＡｕＧｅＮｉ合金とＡｕからなるｎ型オーミック電極２９を蒸着した。
ストライプの中央部で、ストライプに垂直にへき開し、平坦な受光端面を作製した。これにより、ストライプ長さは１５０μm に制限される。更に、光の入射する側の端面には、ＳｉＮｘからなる無反射膜を蒸着した。
最後に、個々の受光素子に分離して、本実施例の受光素子１０を得た。
【００３３】
得た受光素子１０の特性を評価するために、次の評価試験を行った。
先ず、受光素子１０とＤＳＦ（Dispersion Shift Fiber)ファイバとをバッドジョイントで突き合わせ結合して受光素子１０の感度を測定したところ、最大結合点で１．５５μm の波長の光に対して０．９５Ａ／Ｗ、１．３μm の波長の光に対して０．９Ａ／Ｗという高感度で受光した。
受光素子１０の素子容量は０．２ｐＦ、直列抵抗も５Ωと良好であり、５０Ωの負荷抵抗により周波数特性を試験したところ、３Ｖの逆バイアス電圧印加時で３ｄＢ低下の帯域幅が９ＧＨｚという良好な値を得ることができた。
変調周波数が２４４ＭＨｚ及び２５０ＭＨｚ、変調度７０％、平均入力電力０ｄＢｍの試験条件で光ヘテロダイン法により、受光素子１０の２次及び３次の相互変調歪を求めたところ、２次及び３次の変調歪は、それぞれ、平均で−８０ｄＢｃ及び−１１０ｄＢｃであり、従来の受光素子の中で最良値を示した。
また、位置ずれによる感度の低下を調べたところ、最大結合点から±２．０μm の位置で０．５ｄＢの低下が観測された。±２．０μm という実装許容度は、モジュール化を極めて容易にする数値である。
受光素子１０の暗電流を測定したところ、逆バイアス電圧が３Ｖで１００ｐＡと極めて低かった。更に、逆バイアス電圧を上げ、テェナーブレークダウンを生じさせた時の降伏電圧は、２０Ｖと高かった。
【００３４】
実施例２
本実施例は、波長が１．３μm の光専用に用いる受光素子に本発明に係る導波路型半導体受光素子の構成を適用した実施例であって、図３は本導波路型半導体受光素子の要部の層構造を示す模式的断面図である。
本実施例の導波路型半導体受光素子３０（簡単に受光素子３０と言う）は、図３に示すように、キャリア濃度４ｘ１０18cm-3のｎ−ＩｎＰ基板３２上に、順次、基板と格子整合してエピタキシャル成長させた、ｎ−バッファ層（兼下部クラッド層）３４、ｎ−光閉じ込め層３６、光吸収層３８、ｐ−光閉じ込め層４０、ｐ−上部クラッド層４２、ｐ−コンタクト層４４及びｐ−バッファ層４６の半導体層の積層構造とから構成されている。
実施例２の受光素子３０は、図３に示すように、バンドギャップ波長１．４μm のＧａＩｎＡｓＰで光吸収層３８を構成し、ｎ−光閉じ込め層３６及びｐ−光閉じ込め層４０の光吸収層３８に接する厚さ１μm 及び０．１μm の境界層３６ａ及び４０ａがノンドープ層となっていることを除いて、実施例１の受光素子１０の構成と同じである。
【００３５】
受光素子３０では、光吸収層３８とｎ−光閉じ込め層３６及び光吸収層３８とｐ−光閉じ込め層４０との屈折率差が小さいので、スポットサイズが大きくなり、光閉じ込め係数が小さくなる効果を奏する。
受光素子３０は、ストライプの長さを１００μm にしたことを除いて、実施例１の受光素子１０と同様にして作製されている。
実施例１と同様にして、受光素子３０の変調歪を求めたところ、２次、３次の変調歪は平均で−９０ｄＢｃと−１１０ｄＢｃであり、実施例１と同様にこれまでの受光素子の最良値を示した。特に、２次歪は、以下に述べるように容量が低下しているために、更に、良くなっている。
空乏層の厚さが厚くなったことと、ストライプの長さが短くなったことのために、素子容量は０．１ｐＦと極めて低くなった。
３ｄＢ低下の高周波応答のバイアス依存性を調べたところ、逆バイアス電圧が３Ｖのときは、電界が低く、ホールの速度が十分でないため８ＧＨｚであったが、１０Ｖの逆バイアス電圧を印加すると、ホールが十分加速されて３ｄＢ帯域も３０ＧＨｚまで延びた。
【００３６】
以上、実施例では、光閉じ込め層にＧａＩｎＡｓＰ層を用いているが、ＡｌＧａＩｎＡｓなどの材料を用いても同様な効果が得られる。
【００３７】
【発明の効果】
本発明によれば、光吸収層の第２の半導体層を第１及び第３の半導体層で挟んだ半導体積層構造で構成された導波路を有する導波路型受光素子において、第１及び第３の半導体層のうち、それぞれ第２の半導体層との界面を有する所定厚さの境界層を１ｘ１０15ｃｍ-3以下の低いキャリア濃度層又はノンドープ層にすることにより、高感度で、高速動作性に優れ、しかも低変調歪の導波路型受光素子を実現している。
【図面の簡単な説明】
【図１】実施例１の導波路型半導体受光素子の要部の層構造を示す模式的断面図である。
【図２】実施例１の導波路型半導体受光素子の斜視図である。
【図３】実施例２の導波路型半導体受光素子の要部の層構造を示す模式的断面図である。
【図４】従来の面入射型受光素子の層構造を示す模式的断面図である。
【図５】従来の導波路型半導体受光素子の層構造を示す模式的断面図である。
【図６】基板及びクラッド層をＩｎＰ、光閉じ込め層を３μm 厚でエネルギーギャップ波長１．１５μm のＧａＩｎＡｓＰ、光吸収層をＧａＩｎＡｓにした層構造の場合の、光吸収層の厚さに対して計算で求めたスポットサイズの大きさ、及びＤＳＦにより入射したときの結合効率を示す。
【図７】導波路の光の吸収係数をパラメータとした、導波路長と受光感度との関係を示すグラフである。
【図８】図６と同じ層構造の場合の、光吸収層の厚さと光閉じ込め係数との関係を示すグラフである。
【図９】従来の光吸収層付近でのキャリアの挙動を示す模式図である。
【図１０】本発明に係る導波路型半導体受光素子の光吸収層付近でのキャリアの挙動を示す模式図である。
【図１１】空乏層の厚さをパラメータとし、逆バイアス電圧に対してＧａＩｎＡｓ光吸収層に流れるトンネル電流を強度を示したグラフである。
【図１２】空乏層の厚さをパラメータとした、導波路長と容量との関係を示すグラフである。
【図１３】光吸収層の厚さをパラメータとした、キャリアの速度と帯域幅との関係を示すグラフである。
【図１４】ＧａＩｎＡｓ層中の電子とホールの速度と電界強度との関係を示すグラフである。
【図１５】空乏層の厚さをパラメータとして、バイアス電圧と電界との関係を示すグラフである。
【図１６】図６と同じ層構造とし、光吸収層の厚さを０．０６μm とした時の、光閉じ込め層の厚さと最大励起次数との関係を示すグラフである。
【図１７】図６と同じ層構造における６次の導波光のフィールドの形を示したものである。
【符号の説明】
１０ 実施例１の導波路型半導体受光素子
１２ 基板
１４ ｎ−バッファ層（兼下部クラッド層）
１６ ｎ−光閉じ込め層
１６ａ ｎ−光閉じ込め層うちのノンドープ層
１８ 光吸収層
２０ ｐ−光閉じ込め層
２０ａ ｐ−光閉じ込め層うちのノンドープ層
２２ ｐ−上部クラッド層
２４ ｐ−コンタクト層
２６ ｐ−バッファ層
２８ ｐ型電極
２９ ｎ型電極
３０ 実施例２の導波路型半導体受光素子
３２ 基板
３４ バッファ層（兼下部クラッド層）
３６ ｎ−光閉じ込め層
３６ａ ｎ−光閉じ込め層うちのノンドープ層
３８ 光吸収層
４０ ｐ−光閉じ込め層
４０ａ ｐ−光閉じ込め層うちのノンドープ層
４２ ｐ−上部クラッド層
４４ ｐ−コンタクト層
【発明の属する技術分野】
本発明は、導波路型半導体受光素子に関し、更に詳細には、受光した光信号を高いリニアリティ（低変調歪）で電流信号に光−電気変換し、かつ高速動作性に優れた導波路型半導体受光素子に関するものである。
【０００２】
【従来の技術】
長波長帯の光伝送システムで使用されている受光素子には、空乏層で発生した電子・ホールが電極まで走行することによって発生する光電流を検出するＰＩＮ型、光電流を増幅する機能を有するＡＰＤ型、半導体層の表面に一対の電極を形成し、これらの電極の間に発生する光電流を検出するＭＳＭ型などの受光素子がある。
【０００３】
最も基本的な構造のＰＩＮ型の受光素子は、面入射型受光素子と呼ばれ、半導体層に垂直な方向から光を受光し、空乏化したｉ型の半導体層で光電変換して光電流を検出している。面入射型受光素子は、構造が簡単で、製造コストが低く、しかも感度などの特性が優れ、更に、低い逆バイアス印加電圧で駆動でき、雑音が小さいなどの長所がある。
ところで、アナログ光伝送の受光素子では、高速動作性に優れ、受光した光信号を高いリニアリティで電流信号に光−電気変換できること、即ち低変調歪で光−電気変換できることが重要であるが、面入射型の受光素子では、この要求を満足することが困難であった。この点について、以下に詳しく説明する。
面入射型受光素子では、一般に、ＧａＩｎＡｓ材料を光吸収層に使っている。
ＧａＩｎＡｓは光伝送システムで用いられる１．３μm 或いは１．５５μm の波長の光に対する吸収係数が大きいため、感度特性の点では優れた材料であるが、光吸収層のクラッド層との界面近傍で大きな光吸収が生じ、結果として界面近傍で多くの光キャリアが発生する。
光キャリアが一部分に密集して発生すると、光キャリア自身の空間電荷効果により、電界に不均一が生じ、そのためにキャリアの拡散が抑制され、その結果として変調歪が大きくなるので、面入射型受光素子には、変調歪が大きいという問題があった。
【０００４】
従来、面入射型受光素子で発生する変調歪を低減するために、図４に示すように、面入射型受光素子の受光面にフォーカスからずれた形で光を入射し、受光面全面にわたり出来るだけ均一な強度で光を受光するような試みも成された。
しかし、フォーカスからずれた形で光を入射すると、受光感度が低下し、また積層構造の深さ方向に見ると、やはり光キャリアが一部で集中して発生していることには変わり無く、変調歪の発生を抑制する効果には限界があった。
【０００５】
そこで、面入射型受光素子に代えて、図５に示すように、受光素子を構成する半導体積層構造の端面から光を受光して、光の入射方向に設けた導波路構造に光を導き、光吸収を受けながら導波させるようにした導波路型半導体受光素子が開発された。
導波路型半導体受光素子では、低キャリア濃度の光吸収層の上下にＰ型及びＮ型の導電層がそれぞれ配置され、ＰＮ接合を形成している。Ｐ型導電層とＮ型導電層との間に逆バイアス電圧を印加して、低キャリア濃度の光吸収層を空乏化すると共に空乏層内に生じた高電界を利用して、光吸収層に入射した信号光を光電変換し、発生した光電流を検出する。
すなわち、入射光によって励起キャリアが空乏層内でホール・電子の対として発生し、空乏層内に形成されている電界によって分離され、ドリフトする。この結果、ホールはＰ型導電層に、電子はＮ型導電層に達し、光電流として検出される。
導波路型半導体受光素子では、光吸収層が最も高い屈折率を有し、光吸収層を挟むＰ型導電層とＮ型導電層が光吸収層より低い屈折率を有するように構成することにより、光吸収層と１対の光閉じ込め層とからなる導波路構造を形成し、光吸収を受けつつ、端面で受光した入射光を導波する。
導波路型半導体受光素子では、光吸収層を薄くすることにより、キャリアの走行時間を短くして、高速動作性を向上させ、変調歪を抑制することができる。
【０００６】
【発明が解決しようとする課題】
しかし、従来の導波路型受光素子では、光吸収層の厚さを２μm 以上にして感度を向上させているために、高速動作性及び変調歪の特性が、面入射型の受光素子に比べて優れているとは評価できなかった。
また、導波路構造のヘテロ界面の価電子帯のエネルギー段差に起因したノッチに有効質量の大きいホールがパイルアップするために、変調歪が増大するという問題もあった。
【０００７】
そこで、受光感度が高く、高速動作性及び低変調歪特性に優れた導波路型受光素子を実現するために、以下に列挙するような種々の試みが成されている。
（１）クラッド層と光吸収層の間に、両者の中間的な屈折率を持つ光閉じ込め層を設け、導波光のスポットサイズを拡大するとともに、高次モードの励起を可能にする。
（２）（１）と同様に光閉じ込め層を設け、かつ光吸収層の層厚を２μm から３μm の範囲の厚さにする。
（３）（１）と同様に光閉じ込め層を設け、（２）とは逆に光吸収層の層厚を０．１μm 以下の厚さに薄くする。
【０００８】
ところで、（１）又は（２）の方法では、受光感度を高めることはできるが、高速動作性の向上と低変調歪とを実現することは難しかった。
また、（３）の方法では、高速動作性を向上させ、低変調歪を実現できるものの、光吸収層が薄いために光の閉じ込め能が弱くなり、その結果、実効的な吸収係数が小さくなるので、十分な光吸収を行って受光感度を高くするためには、長い導波路長が必要になる。一方、光吸収層が薄いために、空乏層が薄くなって、大きな内部容量が発生するので、それを改善するには、導波路長を短くする必要がある。このように、満足すべき両者の導波路長条件が相反しているために、（３）のやり方では、高感度、高速動作性及び低変調歪を満足できる導波路型受光素子を実現することは難しかった。
【０００９】
上述した問題に照らして、本発明の目的は、感度が高く、高速動作性に優れ、しかも優れた光−電気変換歪特性を有する導波路型半導体受光素子を提供することである。
【００１０】
【課題を解決するための手段】
本発明者は、上記目的を達成する上で、受光感度、高速動作性及び変調歪に関係する因子として、結合効率、導波路の吸収係数、光閉じ込め係数、空乏層の厚さ、光閉じ込め層の厚さ及びクラッド層の厚さを挙げ、それぞれについて以下のように考察した。
【００１１】
（１）結合効率
受光感度は、受光素子の最も基本的な特性であって、一次近似では基本モードのスポットサイズ（１／ｅ2になる全幅）によって決まる。
図６は、基板及びクラッド層をＩｎＰ、光閉じ込め層を３μm 厚でエネルギーギャップ波長１．１５μm のＧａＩｎＡｓＰ、及び光吸収層をＧａＩｎＡｓで、それぞれ形成した層構造の場合に、光吸収層の厚さに対して計算で求めたスポットサイズの大きさを示すグラフである。また、図６は、波長１．３μm の光をＤＳＦ（Dispersion Shift Fiber)から入射したときの結合効率を同時に示している。図６で用いたＧａＩｎＡｓＰ層、及びＧａＩｎＡｓ層は、それぞれ、基板のＩｎＰに格子整合している。
図６によれば、光吸収層の厚さが薄くなるに従い、スポットサイズが大きくなり、結合効率は大きくなる。例えば、スポットサイズが２．２μm では結合効率が８０％、２．７μm では９０％となる。図６に示す計算値は、同様な層構造を有する試料の実験結果とも一致している。
高感度を得るには、少なくとも７０％以上の結合効率、望ましくは、波長１．３μm の光の受光感度が０．８４Ａ／Ｗ、また波長１．５５μm の光の受光感度が１．０Ａ／Ｗになる、８０％以上の結合効率が必要である。８０％以上の結合効率を得るためには、図６によれば、光吸収層の厚さは、０．１μm 以下、望ましくは０．０７μm 以下にすることが必要である。
【００１２】
（２）導波路の吸収係数
導波路で局部的に光が吸収され、光キャリアがそこに密に発生すると、変調歪が大きくなる。従って、導波路の光の吸収係数を下げ、光の吸収を導波路領域全域で受けるようにすれば、このような現象を防いで、変調歪の発生を抑制することができる。
即ち、受光感度を高くするには、吸収係数が大きいことが望ましいが、一方、低変調歪を実現するためには、吸収係数が小さく、導波路長に沿って均一に光吸収が生じるようにすることが必要である。
ところで、導波路の光の吸収係数は、材料で決まる値αと導波路の構造で決まる光閉じ込め係数Гとの積、Гαで表されるので、光閉じ込め係数Гを下げることにより、光の吸収係数を擬似的に下げることが可能である。
図７は、導波路の光の吸収係数をパラメータとした、導波路長と受光感度との関係を示すグラフである。グラフでは、飽和感度を１Ａ／Ｗとした。例えば、吸収係数が１０００cm-1の場合には、光は導波路長５０μm で殆ど吸収されるが、吸収係数が１００cm-1のときには、導波路長３００μm でも、波路長５０μm の時の光吸収の９５％程度の吸収しか起きない。
従って、実用的な導波路長は５０μm 以上であり、また後述する容量の制限から導波路長を３００μm 以下にすることが必要であることを考慮すると、受光感度を０．６５Ａ／Ｗ以上にするには、導波路の吸収係数は、２００cm-1から１０００cm-1の範囲、好ましくは３００cm-1から４００cm-1の範囲である。
【００１３】
（３）光閉じ込め係数
光閉じ込め係数Гとは、光吸収層に存在する光エネルギーの導波光に対する割合であって、光吸収層の厚さと光閉じ込め層の厚さで決まる係数である。ＩｎＰに格子整合した波長１．５５μm 以上のＧａＩｎＡｓＰ層やＧａＩｎＡｓ層を光吸収層として用いる場合、バルクの吸収係数αは、波長１．５５μm の光に対して５ｘ１０3cm-1から６．９ｘ１０3cm-1である。
従って、ＧａＩｎＡｓの場合、導波路の吸収係数をそれぞれ２００cm-1、３００cm-1、４００cm-1及び１０００cm-1にするために必要な光閉じ込め係数Гは、それぞれ、２．９％、４．４％、５．９％及び１４．７％である。よって、導波路の吸収係数を２００cm-1から１０００cm-1の範囲、好ましくは３００cm-1から４００cm-1の範囲にするためには、光閉じ込め係数を２．９％〜１４．７％、好ましくは４．４％〜５．９％にする。
【００１４】
図８は、光吸収層の厚さと光閉じ込め係数との関係を示すグラフであって、その層構造は、図６と同様に、基板及びクラッド層がＩｎＰ、光閉じ込め層が３μm 厚でエネルギーギャップ波長１．１５μm のＧａＩｎＡｓＰ、及び光吸収層がＧａＩｎＡｓで形成されている。図８によれば、光吸収層の厚さが０．０５μm のときには、光閉じ込め係数は３．５％であるが、厚さが０．１μm のときには、光閉じ込め係数は１２％になる。
従って、導波路の吸収係数を上述した特定の範囲にするために、光閉じ込め係数を２．９％から１４．７％の範囲にするには、図８のグラフを外挿して、光吸収層の厚さは、０．０４μm から０．１２μm の範囲になり、光閉じ込め係数を４．４％から５．９％の範囲にするには、光吸収層の厚さは０．０５５μm から０．０６６μm の範囲になる。
（１）で述べたように、光吸収層の厚さは受光感度からも制限を受けるので、双方を満足させるには、光吸収層の厚さが０．０４μm から０．１μm の範囲、好ましくは、０．０５５μm から０．０６６μm の範囲にあることが必要である。
【００１５】
（４）空乏層の厚さ
先ず、導波路構造について考える。
従来の導波路型半導体受光素子では、図９に示すように、ｉ層の光吸収層の両面をｐ層及びｎ層によって挟むような導波路構造になっている。そのため、図９に示すように、導波路構造のヘテロ界面の価電子帯のエネルギー段差に起因したノッチに、有効質量の大きいホールがパイルアップし、変調歪が増大するという問題を招いている。
そこで、本発明者は、ヘテロ界面の価電子帯のエネルギー段差によるホールのパイルアップをなくすために、ヘテロ界面に高電界を作用させることを着想した。即ち、図１０に示すように、光吸収層に隣接するｐ層及びｎ層のうち所定厚さだけの境界層をｉ層に転化しておくことにより、逆バイアス電圧の印加時、境界層が空乏化し、ヘテロ界面に高電界が発生して、ホールのパイルアップを抑制することができる。
【００１６】
空乏層の厚さ、即ちｐ層及びｎ層の境界層の厚さは、ドープ濃度を階段状に変えることにより、材料の種類に因ることなく定義することができる。例えば、１ｘ１０15ｃｍ-3の低濃度のキャリア濃度では、逆バイアス電圧が１Ｖでも、２μm 程度の厚さの層が空乏化するが、キャリア濃度が１ｘ１０18ｃｍ-3では、逆バイアス電圧が１０Ｖでも、０．１μm 程度の厚さの層しか空乏化しない。
従って、空乏化したい領域を１ｘ１０15ｃｍ-3以下のキャリア濃度又はノンドープ層とし、空乏化させない領域を１ｘ１０18ｃｍ-3程度のキャリア濃度にしておけば、逆バイアス電圧に依存しない空乏層の厚さを設定することができる。
【００１７】
ところで、光吸収層を薄くした場合は、トンネル電流がツェナーブレークダウンにより発生して暗電流として検知され、信号電流のＳ／Ｎ比の劣化、寿命の低下などの原因となるので、その発生を押さえなければならない。
そこで、光吸収層の厚さを０．０４μm から０．１μm の範囲、好ましくは、０．０５５μm から０．０６６μm の範囲に薄くするためには、空乏層の厚さを厚くして、ツェナーブレークダウンを防止する必要がある。
図１１は、空乏層の厚さをパラメータとし、逆バイアス電圧に対してＧａＩｎＡｓ光吸収層に流れるトンネル電流を計算により求め、その計算値を示したグラフである。図１１に示すトンネル電流の計算値は、その正さが実験によって確認されている。
図１１に示すように、薄い空乏層から厚い空乏層の順に、同じ逆バイアス電圧で、大きなトンネル電流が発生する。
受光素子に印加する逆バイアス電圧の大きさは、電子回路などの設計条件に依存しており、最近の小消費電力化の傾向に応じて、３Ｖ程度の低バイアス化が進んでいる。しかし、アナログ用途の低歪性受光素子の場合、ビデオ回路が高い電圧で駆動されるため、受光素子にも８Ｖ程度の逆バイアス電圧を印加することが多い。一方、１０ｎＡ以下のトンネル電流であれば、素子の特性の低下は顕著でない。
よって、最大逆バイアス電圧を８Ｖ、許容トンネル電流を１０ｎＡとすれば、図１１により、空乏層の厚さ、即ちｐ層及びｎ層の境界層の厚さは、０．４μm 以上であれば良い。
【００１８】
また、容量について見ると、図１２に示すように、同じ導波路長では、空乏層の厚さを薄くするにつれて、容量が増大する。図１２は、空乏層の厚さをパラメータとした、導波路長と容量との関係を示すグラフである。
受光素子の帯域、出力インピーダンス、Ｓ／Ｎなどの観点から、０．８ｐＦ以下に容量を制限することが好ましいので、１００μm から２００μm の範囲を最適な導波路長としたとき、空乏層の厚さは０．５μm 以上あることが必要である。
【００１９】
空乏層では、光電変換により励起したキャリアは、空乏層内の高電界によって拡散、走行してして、ｐ層及びｎ層に到達する。この空乏層の走行時間が、受光素子の帯域を決める１つの要因となる。
図１３は、光吸収層の厚さをパラメータとした、キャリアの速度と帯域幅との関係を示すグラフである。２．４ＧＨｚの帯域幅が高速受光素子の１つの基準であるとすれば、空乏層の厚さを３μm 以下とすると、３ＧＨｚ以上の帯域を有するためには、図１３から、キャリアの速度を１ｘ１０6 cm／sec 以上にする必要がある。
【００２０】
図１４は、ＧａＩｎＡｓ層中の電子とホールの速度と電界強度との関係を示すグラフである。図１４に示すように、有効質量の小さい電子は、１０ｋＶ／cm以下の低い電界でも、１ｘ１０6 cm／sec 以上の十分に速い速度を有するが、有効質量の大きいホールは、１０ｋＶcm以上の大きな電界が必要となる。
【００２１】
図１５は、空乏層の厚さをパラメータとして、バイアス電圧と電界との関係を示すグラフである。空乏層の厚さを１μm 以下にすることで、１Ｖ以上の逆バイアス電圧によって２０ｋＶ／cm以上の電界強度をもつことができる。
図１５に示すように、空乏層の厚さが薄いと、同じ逆バイアス電圧で電界強度が大きくなるが、一方、図１１に示すように、大きなトンネル電流が発生する。
これは、トレードオフの関係にある。
【００２２】
以上の許容トンネル電流値、容量及びキャリアの速度を総合して、本発明者は、空乏層の厚さは、０．５μm 以上でかつ３μm 以下、好適には０．７μm 以上、１．５μm 以下であるとした。
【００２３】
図１４に示すように、２０ｋＶ／cmの電界では、電子の速度は、ホールの速度の５倍、１００ｋＶ／cmの電界では、電子の速度は、ホールの速度の２倍である。
キャリアの拡散では、ホールの方に問題があることを考えると、ｐ層に隣接する空乏層を薄くする方が効果的であって、ｐ層に隣接する空乏層の厚さは、ｎ層に隣接する空乏層の１／１５から１／２、好ましくは１／５から１／２の厚さにする。すなわち、ｐ層に近い領域を０．５μm の厚さでノンドープで配置するときには、ｎ層に近い領域を１μm の厚さでノンドープで配置することが好ましい。
【００２４】
（５）光閉じ込め層の厚さ
図１６は、光閉じ込め層の厚さと最大励起次数との関係を示すグラフである。
図１６では、図６と同様に、基板及びクラッド層をＩｎＰ、光閉じ込め層を３μm 厚でエネルギーギャップ波長１．１５μm のＧａＩｎＡｓＰ、及び光吸収層をＧａＩｎＡｓで形成した層構造を想定し、光吸収層の厚さを０．０６μm としいる。
図１６に示すように、光吸収層の厚さを０．０６μm としたとき、光閉じ込め層の厚さを厚くするにつれて、最大励起次数は増える。最大励起次数が大きいほど、軸ずれを生じた際に放射光の発生を押さえることができ、感度の低下が少ない。
位置ずれを生じた際の感度低下の許容量を実装許容量と言うが、光ファイバとの突き合わせのモジュール作製を考えた場合、０．５ｄＢ程度の低下を許容するとして、光ファイバと受光素子との芯合わせを１．５μm 程度の位置ずれ以内に収める必要がある。これを実現するためには、最大励起次数は、少なくとも４以上、好適には、６以上となる。
このためには、図１６によれば、光閉じ込め層の厚さは、少なくとも２μm 、好適には３μm 以上にする。しかし、厚さをあまりに厚くすると、良質の結晶成長を行うことが難しくなるので、現実的には光閉じ込め層の厚さは５μm 以下にする。
【００２５】
（６）クラッドの厚さ
図１７は、６次の導波光のフィールドの形を示したものである。図１７では、図６と同様に、基板及びクラッド層をＩｎＰ、光閉じ込め層を３μm 厚でエネルギーギャップ波長１．１５μm のＧａＩｎＡｓＰ、及び光吸収層をＧａＩｎＡｓで形成した層構造を想定している。図１７は、厚さ３μm の光閉じ込め層を越えてクラッドに滲み出した光が励起されていることを示している。
このため、クラッド層の厚さは、０．５μm 以上、好適には１μm 以上にする。特に、基板をＩｎＰとした場合、基板をクラッドとして使用することもあるが、基板とエピタキシャル成長層の界面は、光を散乱する原因となる種々の欠陥が存在しているため、基板側には、バッファーとしてクラッド層の厚さを０．５μm 以上、好適には１μm 以上にすることが必要である。
【００２６】
上記目的を達成するために、以上の知見に基づいて、本発明に係る導波路型半導体受光素子は、半導体基板上に、第１の半導体層と、第１の半導体層上にあって所定波長の光を吸収する第２の半導体層と、第２の半導体層上の第３の半導体層とを有し、かつ第１及び第３の半導体層のエネルギーギャップが第２の半導体層のエネルギーギャップより大きな半導体積層構造の導波路を備え、第２の半導体層に平行に入射した光を積層構造の端面で受光する導波路型受光素子において、
第１及び第３の半導体層を成す半導体層のうち、第２の半導体層と界面を有する所定厚さの境界層が、それぞれ、１ｘ１０15ｃｍ-3以下の低いキャリア濃度層又はノンドープ層であることを特徴としている。
【００２７】
好適には、第１及び第３の半導体層の境界層のうちの少なくとも一方の所定厚さが、それぞれ、０．５μｍ以上であって３μｍ以下であるようにする。
また、第１の半導体層及び第３の半導体層がそれぞれｎドープ及びｐドープされており、かつ第１の半導体層の境界層の所定厚さが第１の半導体層の境界層の所定厚さの２倍から１５倍、好ましくは２倍から５倍である。
更に、好適には、第１から第３の半導体層からなる半導体積層構造がＩｎＰからなる基板上に形成されたＩｎＰ系の半導体積層構造で構成され、第１の半導体層及び第３の半導体層のそれぞれの外側に、０．５μｍ以上の層厚のＩｎＰ層を基板とは別に設ける。
本発明の好適な実施態様では、導波路型受光素子は、半導体積層構造の端面に平行な導波路の断面の幅が、電極との接触面で最大に、光吸収層で最小になるように、逆台形型に形成されたリッジストライプ構造の導波路を有する。
【００２８】
【発明の実施の形態】
以下に、添付図面を参照し、実施例を挙げて、本発明の実施の形態を具体的かつ詳細に説明する。
実施例１
本実施例は、ＧａＩｎＡｓを光吸収層にした受光素子に本発明に係る導波路型半導体受光素子の構成を適用した実施例であって、図１は本導波路型半導体受光素子の要部の層構造を示す模式的断面図である。
本実施例の導波路型半導体受光素子１０（簡単に受光素子１０と言う）は、図１に示すように、キャリア濃度４ｘ１０18cm-3のｎ−ＩｎＰ基板１２と、基板１２上に、順次、基板と格子整合してエピタキシャル成長させた、バッファ層（兼下部クラッド層）１４、ｎ−光閉じ込め層１６、光吸収層１８、ｐ−光閉じ込め層２０、ｐ−上部クラッド層２２、ｐ−コンタクト層２４及びｐ−バッファ層２６からなる半導体層の積層構造とから構成されている。
【００２９】
以下に各半導体層の構成を示す。
本実施例では、ｎ−光閉じ込め層１６の光吸収層１８と接する厚さ０．６μm の境界層１６ａ、及び、ｐ−光閉じ込め層２０の光吸収層１８と接する厚さ０．３μm の境界層２０ａは、それぞれ、ノンドープ層として構成されている。
【００３１】
以下に、実施例１の受光素子１０の作製方法を説明する。
先ず、基板１２上に、基板と格子整合して、順次、ｎ−バッファ層（兼下部クラッド層）１４、ｎ−光閉じ込め層１６、光吸収層１８、ｐ−光閉じ込め層２０、ｐ−上部クラッド層２２、ｐ−コンタクト層２４及びｐ−バッファ層２６をエピタキシャル成長させ、半導体積層構造を形成した。
尚、ｎ−光閉じ込め層１６及びｐ−光閉じ込め層２０のドーピングする際には、それそれ、境界層１６ａ及び境界層２０ａをノンドープ層として形成するような条件でドーピングする。
次いで、通常のフォトリソグラフの手法によりパターン形成を行い、図２に示すように、ｐ−ブッファ層２６、ｐ−コンタクト層２４、ｐ−上部クラッド層２２、ｐ−光閉じ込め層２０、光吸収層１８及びｎ−光閉じ込め層１６の一部をウェットエッチングし、断面が逆台形型のリッジストライプ状に加工した。ストライプの幅は１８μm 、長さは３００μm であった。ストライプの方向は、〔０１１〕方向であり、ウエットエッチングは臭化メタノール溶液を用いた。
リッジを形成した後、ｐ−バッファ層２６上にＳｉＮを蒸着し、パッシベーションと絶縁の処理を施し、次いで、ポリイミドを蒸着し、素子分離する領域からポリイミドを除去した。
【００３２】
次に、ストライプ上の一部のＳｉＮを除去してコンタクト用の窓とし、その上にＴｉ、Ｐｔ及びＡｕからなるｐ型オーミック電極２８を蒸着した。電極はストライプ上部からポリイミド上に引き出し、ポリイミド上で５０μm 四方のボンディング領域のみを形成した。ボンディング領域は、４μm と厚いポリイミドの上に配置し、不要な容量が発生しないようにした。
基板１２を裏面から研磨して１２０μm の板厚に調節した後、基板１２の裏面にＡｕＧｅＮｉ合金とＡｕからなるｎ型オーミック電極２９を蒸着した。
ストライプの中央部で、ストライプに垂直にへき開し、平坦な受光端面を作製した。これにより、ストライプ長さは１５０μm に制限される。更に、光の入射する側の端面には、ＳｉＮｘからなる無反射膜を蒸着した。
最後に、個々の受光素子に分離して、本実施例の受光素子１０を得た。
【００３３】
得た受光素子１０の特性を評価するために、次の評価試験を行った。
先ず、受光素子１０とＤＳＦ（Dispersion Shift Fiber)ファイバとをバッドジョイントで突き合わせ結合して受光素子１０の感度を測定したところ、最大結合点で１．５５μm の波長の光に対して０．９５Ａ／Ｗ、１．３μm の波長の光に対して０．９Ａ／Ｗという高感度で受光した。
受光素子１０の素子容量は０．２ｐＦ、直列抵抗も５Ωと良好であり、５０Ωの負荷抵抗により周波数特性を試験したところ、３Ｖの逆バイアス電圧印加時で３ｄＢ低下の帯域幅が９ＧＨｚという良好な値を得ることができた。
変調周波数が２４４ＭＨｚ及び２５０ＭＨｚ、変調度７０％、平均入力電力０ｄＢｍの試験条件で光ヘテロダイン法により、受光素子１０の２次及び３次の相互変調歪を求めたところ、２次及び３次の変調歪は、それぞれ、平均で−８０ｄＢｃ及び−１１０ｄＢｃであり、従来の受光素子の中で最良値を示した。
また、位置ずれによる感度の低下を調べたところ、最大結合点から±２．０μm の位置で０．５ｄＢの低下が観測された。±２．０μm という実装許容度は、モジュール化を極めて容易にする数値である。
受光素子１０の暗電流を測定したところ、逆バイアス電圧が３Ｖで１００ｐＡと極めて低かった。更に、逆バイアス電圧を上げ、テェナーブレークダウンを生じさせた時の降伏電圧は、２０Ｖと高かった。
【００３４】
実施例２
本実施例は、波長が１．３μm の光専用に用いる受光素子に本発明に係る導波路型半導体受光素子の構成を適用した実施例であって、図３は本導波路型半導体受光素子の要部の層構造を示す模式的断面図である。
本実施例の導波路型半導体受光素子３０（簡単に受光素子３０と言う）は、図３に示すように、キャリア濃度４ｘ１０18cm-3のｎ−ＩｎＰ基板３２上に、順次、基板と格子整合してエピタキシャル成長させた、ｎ−バッファ層（兼下部クラッド層）３４、ｎ−光閉じ込め層３６、光吸収層３８、ｐ−光閉じ込め層４０、ｐ−上部クラッド層４２、ｐ−コンタクト層４４及びｐ−バッファ層４６の半導体層の積層構造とから構成されている。
実施例２の受光素子３０は、図３に示すように、バンドギャップ波長１．４μm のＧａＩｎＡｓＰで光吸収層３８を構成し、ｎ−光閉じ込め層３６及びｐ−光閉じ込め層４０の光吸収層３８に接する厚さ１μm 及び０．１μm の境界層３６ａ及び４０ａがノンドープ層となっていることを除いて、実施例１の受光素子１０の構成と同じである。
【００３５】
受光素子３０では、光吸収層３８とｎ−光閉じ込め層３６及び光吸収層３８とｐ−光閉じ込め層４０との屈折率差が小さいので、スポットサイズが大きくなり、光閉じ込め係数が小さくなる効果を奏する。
受光素子３０は、ストライプの長さを１００μm にしたことを除いて、実施例１の受光素子１０と同様にして作製されている。
実施例１と同様にして、受光素子３０の変調歪を求めたところ、２次、３次の変調歪は平均で−９０ｄＢｃと−１１０ｄＢｃであり、実施例１と同様にこれまでの受光素子の最良値を示した。特に、２次歪は、以下に述べるように容量が低下しているために、更に、良くなっている。
空乏層の厚さが厚くなったことと、ストライプの長さが短くなったことのために、素子容量は０．１ｐＦと極めて低くなった。
３ｄＢ低下の高周波応答のバイアス依存性を調べたところ、逆バイアス電圧が３Ｖのときは、電界が低く、ホールの速度が十分でないため８ＧＨｚであったが、１０Ｖの逆バイアス電圧を印加すると、ホールが十分加速されて３ｄＢ帯域も３０ＧＨｚまで延びた。
【００３６】
以上、実施例では、光閉じ込め層にＧａＩｎＡｓＰ層を用いているが、ＡｌＧａＩｎＡｓなどの材料を用いても同様な効果が得られる。
【００３７】
【発明の効果】
本発明によれば、光吸収層の第２の半導体層を第１及び第３の半導体層で挟んだ半導体積層構造で構成された導波路を有する導波路型受光素子において、第１及び第３の半導体層のうち、それぞれ第２の半導体層との界面を有する所定厚さの境界層を１ｘ１０15ｃｍ-3以下の低いキャリア濃度層又はノンドープ層にすることにより、高感度で、高速動作性に優れ、しかも低変調歪の導波路型受光素子を実現している。
【図面の簡単な説明】
【図１】実施例１の導波路型半導体受光素子の要部の層構造を示す模式的断面図である。
【図２】実施例１の導波路型半導体受光素子の斜視図である。
【図３】実施例２の導波路型半導体受光素子の要部の層構造を示す模式的断面図である。
【図４】従来の面入射型受光素子の層構造を示す模式的断面図である。
【図５】従来の導波路型半導体受光素子の層構造を示す模式的断面図である。
【図６】基板及びクラッド層をＩｎＰ、光閉じ込め層を３μm 厚でエネルギーギャップ波長１．１５μm のＧａＩｎＡｓＰ、光吸収層をＧａＩｎＡｓにした層構造の場合の、光吸収層の厚さに対して計算で求めたスポットサイズの大きさ、及びＤＳＦにより入射したときの結合効率を示す。
【図７】導波路の光の吸収係数をパラメータとした、導波路長と受光感度との関係を示すグラフである。
【図８】図６と同じ層構造の場合の、光吸収層の厚さと光閉じ込め係数との関係を示すグラフである。
【図９】従来の光吸収層付近でのキャリアの挙動を示す模式図である。
【図１０】本発明に係る導波路型半導体受光素子の光吸収層付近でのキャリアの挙動を示す模式図である。
【図１１】空乏層の厚さをパラメータとし、逆バイアス電圧に対してＧａＩｎＡｓ光吸収層に流れるトンネル電流を強度を示したグラフである。
【図１２】空乏層の厚さをパラメータとした、導波路長と容量との関係を示すグラフである。
【図１３】光吸収層の厚さをパラメータとした、キャリアの速度と帯域幅との関係を示すグラフである。
【図１４】ＧａＩｎＡｓ層中の電子とホールの速度と電界強度との関係を示すグラフである。
【図１５】空乏層の厚さをパラメータとして、バイアス電圧と電界との関係を示すグラフである。
【図１６】図６と同じ層構造とし、光吸収層の厚さを０．０６μm とした時の、光閉じ込め層の厚さと最大励起次数との関係を示すグラフである。
【図１７】図６と同じ層構造における６次の導波光のフィールドの形を示したものである。
【符号の説明】
１０ 実施例１の導波路型半導体受光素子
１２ 基板
１４ ｎ−バッファ層（兼下部クラッド層）
１６ ｎ−光閉じ込め層
１６ａ ｎ−光閉じ込め層うちのノンドープ層
１８ 光吸収層
２０ ｐ−光閉じ込め層
２０ａ ｐ−光閉じ込め層うちのノンドープ層
２２ ｐ−上部クラッド層
２４ ｐ−コンタクト層
２６ ｐ−バッファ層
２８ ｐ型電極
２９ ｎ型電極
３０ 実施例２の導波路型半導体受光素子
３２ 基板
３４ バッファ層（兼下部クラッド層）
３６ ｎ−光閉じ込め層
３６ａ ｎ−光閉じ込め層うちのノンドープ層
３８ 光吸収層
４０ ｐ−光閉じ込め層
４０ａ ｐ−光閉じ込め層うちのノンドープ層
４２ ｐ−上部クラッド層
４４ ｐ−コンタクト層
Claims (4)
- 半導体基板上に、第１の半導体層と、第１の半導体層上にあって所定波長の光を吸収する第２の半導体層と、第２の半導体層上の第３の半導体層とを有し、かつ第１及び第３の半導体層のエネルギーギャップが第２の半導体層のエネルギーギャップより大きな半導体積層構造の導波路を備え、第２の半導体層に入射した光を上記積層構造で吸収して、受光する導波路型受光素子において、
導波路長が１００〜２００μｍであり、
第１及び第３の半導体層を成す半導体層のうち、第２の半導体層と界面を有する所定厚さの境界層が、それぞれ、１ｘ１０15ｃｍ-3以下の低いキャリア濃度層又はノンドープ層で、第１及び第３の半導体層の境界層のうちの少なくとも一方の所定厚さが、０．５μｍ以上３μｍ以下であることを特徴とする導波路型半導体受光素子。 - 第１の半導体層及び第３の半導体層がそれぞれｎドープ及びｐドープされており、かつ第１の半導体層の境界層の所定厚さが第３の半導体層の境界層の所定厚さの２倍から１５倍、好ましくは２倍から５倍であることを特徴とする請求項１に記載の半導体導波路型受光素子。
- 第１から第３の半導体層を有する半導体積層構造がＩｎＰからなる基板上に形成されたＩｎＰ系の半導体積層構造で構成され、第１の半導体層及び第３の半導体層のそれぞれの外側に、０．５μｍ以上の層厚のＩｎＰ層を基板とは別に設けたことを特徴とする請求項１又は２に記載の半導体導波路型受光素子。
- 半導体積層構造の端面に平行な導波路の断面の幅が、電極との接触面で最大に、そこから光吸収層に近くなるにつれて小さくなるように、逆台形型に形成されたリッジストライプ構造の導波路を有することを特徴とする請求項１から３のうちのいずれか１項に記載の半導体導波路型受光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11221997A JP3691631B2 (ja) | 1997-04-30 | 1997-04-30 | 導波路型半導体受光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11221997A JP3691631B2 (ja) | 1997-04-30 | 1997-04-30 | 導波路型半導体受光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10303449A JPH10303449A (ja) | 1998-11-13 |
| JP3691631B2 true JP3691631B2 (ja) | 2005-09-07 |
Family
ID=14581245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11221997A Expired - Fee Related JP3691631B2 (ja) | 1997-04-30 | 1997-04-30 | 導波路型半導体受光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3691631B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4173716B2 (ja) * | 2002-10-21 | 2008-10-29 | 三菱電機株式会社 | 導波路型フォトダイオードおよびその製造方法 |
| JP4318981B2 (ja) * | 2003-07-29 | 2009-08-26 | 三菱電機株式会社 | 導波路型受光素子 |
| JP5294558B2 (ja) * | 2006-12-19 | 2013-09-18 | 三菱電機株式会社 | 埋込導波路型受光素子とその製造方法 |
-
1997
- 1997-04-30 JP JP11221997A patent/JP3691631B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10303449A (ja) | 1998-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8637951B2 (en) | Semiconductor light receiving element and optical communication device | |
| US8330242B2 (en) | Semiconductor light-receiving element | |
| US20110241070A1 (en) | Avalanche photodiode and method for manufacturing the avalanche photodiode | |
| US20050263787A1 (en) | Semiconductor device | |
| US7808065B2 (en) | Semiconductor light receiving element | |
| JP4093304B2 (ja) | アバランシ・フォトダイオード | |
| US5926585A (en) | Waveguide type light receiving element | |
| JP3691631B2 (ja) | 導波路型半導体受光素子 | |
| CN113345978A (zh) | 光波导型光探测器 | |
| US5594237A (en) | PIN detector having improved linear response | |
| WO2021124441A1 (ja) | 受光デバイス | |
| JPH0482277A (ja) | 半導体受光素子 | |
| CN115224138B (zh) | 一种水平拉通型锗硅雪崩光电探测器 | |
| JP2004111763A (ja) | 半導体受光装置 | |
| JP2001267620A (ja) | 半導体受光素子 | |
| JP5626897B2 (ja) | フォトダイオード | |
| US5991473A (en) | Waveguide type semiconductor photodetector | |
| EP1387411A1 (en) | Semiconductor light receiving element provided with acceleration spacer layers between a plurality of light absorbing layers and method for fabricating the same | |
| JP2003158290A (ja) | フォトダイオード | |
| JP3831707B2 (ja) | 入射光を光吸収層内で繰り返し伝搬させる半導体受光素子及びその製造方法 | |
| JP4284781B2 (ja) | Ｍｓｍ型フォトダイオード | |
| JP3708758B2 (ja) | 半導体受光素子 | |
| US20240154047A1 (en) | Light Receiving Element and Manufacturing Method Therefor | |
| JP3610910B2 (ja) | 半導体受光素子 | |
| JPH11133367A (ja) | 半導体光変調装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041015 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050523 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050616 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080624 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130624 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |