JP3690199B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3690199B2 JP3690199B2 JP22449099A JP22449099A JP3690199B2 JP 3690199 B2 JP3690199 B2 JP 3690199B2 JP 22449099 A JP22449099 A JP 22449099A JP 22449099 A JP22449099 A JP 22449099A JP 3690199 B2 JP3690199 B2 JP 3690199B2
- Authority
- JP
- Japan
- Prior art keywords
- metal post
- insulating layer
- semiconductor device
- wiring pattern
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の属する技術分野】
本発明は、半導体素子上に配線層を形成したチップサイズパッケージ(CSP)と呼称される半導体装置及びその製造方法に係わる。
【0002】
【従来の技術】
近年、電子装置の小型化により、電子装置に組み込まれる(実装される)半導体装置は高密度での実装が行われるようになっており、それにともなって、半導体装置はより一層小型とすることが要求されている。
この要求に答える技術として、チップサイズパッケージ(Chip SizePackage、以下CSPと記す)、BGA(ボールグリッドアレイ)等が提案されている。
CSPは半導体素子(ICチップ)と略同等のサイズとすることができ、半導体装置の小型化にとって有効な手段といえる。
CSPの構造、形態は種々のものが提案されているが、以下にCSPの構造を模式的に示す図面に基づき、一般的なCSPの形態につき説明を行う。
【0003】
図6は従来の半導体装置61(CSP)の例を模式的に示す断面説明図である。
【0004】
図6に示すように、アルミ等からなる電極63(接続用パッド)を形成した半導体素子62上には電極63を露出するようパッシベーション膜64が形成されている。
次いで、パッシベーション膜64上に電極63を露出するよう絶縁性樹脂等からなる第一の絶縁層65が形成される。また、第一の絶縁層65上には電極63と接続した配線パターン67(配線層)が形成されており、配線パターン67上に銅等からなるメタルポスト69を配設している。なお、図6の例では、配線パターン67の下にメタルバリア層66を形成している。
次いで、配線パターン67および第一の絶縁層65上にはメタルポスト69を露出するよう第二の絶縁層68が形成されている。
また、メタルポスト69を露出するよう封止樹脂70にて樹脂封止が行われている。
【0005】
なお、1枚のSi(シリコン)ウェファー上に半導体素子62を面付けして複数個形成している場合、Siウェファー上に上記第二の絶縁層68の形成まで行い、その後、Siウェファーにダイシングを行い個々の半導体素子62に断裁すれば、個々の半導体素子62と略同一のサイズとなった半導体装置61(CSP)を得ることができる。
【0006】
メタルポスト69は配線パターン67を介して電極63と電気的に接続しているもので、半導体装置61と外部との電気的接続、例えば半導体装置61が搭載される実装基板との電気的接続はメタルポスト69を介して行われる。なお、必要により図6に示すようにメタルポスト69上面に外部接続端子74としてハンダ(半田)ボール71等を形成する場合もある。
【0007】
メタルポスト69と外部(例えば実装基板)との接続はハンダを用い熱圧着にて行う場合が多いが、その際に例えば180℃〜250℃程度と高温になるとメタルポスト69の一部がハンダに溶解消失することになる。この溶解消失を考慮してメタルポスト69の高さは3μm〜50μm程度とすることが一般的となっている。
【0008】
しかし、かかる構造とした半導体装置においてはメタルポスト69と配線パターン67との接続強度が不足し、半導体装置の信頼性が低いものとなっていた。
すなわち、半導体装置を実装基板に搭載した際に半導体装置と実装基板との熱膨張率の差により半導体装置に応力が加わり、クラック、断線等が半導体装置に生じるものである。
【0009】
ちなみに、本発明者らが従来より用いられていた半導体装置を実装した基板に温度サイクル試験(−40℃から+125℃まで温度を変化させて1サイクルとし、この温度変化を複数回繰り返す試験)を行ったところ、50〜200サイクル程度でメタルポスト69と配線パターン67が剥がれ断線が生じたものである。
【0010】
また、半導体装置の製造コストを考慮した場合、第一の絶縁層65および第二の絶縁層68の膜厚は各々10μm前後もしくはそれ以下とすることが望ましい。
かかる膜厚にて絶縁層を形成し、また、メタルポスト69にハンダボール71を形成した上で外部との接続を行うと、熱応力等のストレスが経時的に半導体装置61の外部接続端子74であるハンダボール71に集中し、ハンダボール71近傍の絶縁層にクラックが入り、また、ハンダボール近傍で断線が生じることになる。
【0011】
このような問題を解決するため、第二の絶縁層68を例えば100μm程度に厚く形成し、かつ、メタルポスト69の高さを100μmとすることが試みられている。すなわち、メタルポスト69の高さを高くすることで、実装基板との熱膨張率の差により半導体装置に加わる応力を緩和させようとするものである。
【0012】
しかし、かかる構成とした半導体装置とすることは新たな問題を生じることになる。すなわち、メタルポスト69の形成にあたっては、メッキ法を用いることが一般的となっており、そのためメッキ法にて100μmの高さのメタルポスト69を形成することは半導体装置の製造コストを引き上げ、また、製造収率を下げることになる。また、第二の絶縁層68を例えば100μm程度と厚く形成することも製造コスト上望ましいとはいえない。
【0013】
さらに、メッキ法によるメタルポスト69の形成では、第二の絶縁層68をメッキマスクとし、第二の絶縁層68の開口部にメタルポスト69を形成している。このため、膜厚を厚くした第二の絶縁層68の膜厚より高いメタルポスト69を形成しようとする場合、メタルポスト69の高さにバラツキを生じ、また、メタルポスト69の質を低下させやすい。このため外部との電気的接続を行うと部分的に接続不良が生じる等、電気的接続の信頼性を低下させる要因となるものである。なお、上述したメタルポストの質の低下とは、断線等の電気的欠陥に結びつくボイド(空孔)が部分的にメタルポスト内に生じることを意味する。
さらに加えて、メタルポスト69の高さがバラツキ、また、ハンダボール71の大きさや形状が不均一となった場合、半導体装置と実装基板との熱圧着時にハンダもしくはハンダボールに加わる圧力に差を生じ、接続不良や半導体装置の破損を生じるという問題もある。
【0014】
また、絶縁層として樹脂を用いた場合、配線パターン67を形成した第一の絶縁層65上を第二の絶縁層68で被覆した後、キュア(焼きかため)にて第二の絶縁層68の硬化を行う。この第二の絶縁層68の形成工程で行われる加熱の際、第一の絶縁層65よりガスが発生し、ガスによる気泡で絶縁層が膨れ配線パターン67の断線を引き起こすことになる。
【0015】
【発明が解決しようとする課題】
本発明は以上の問題に鑑みなされたもので、メタルポストと配線パターンの接続強度が高く、外部との電気的接続の信頼性が高く、さらに絶縁層からガスが発生しても配線パターンの断線の生じない、信頼性の高いチップサイズパッケージタイプの半導体装置及びその製造方法を提供しようとするものである。
【0016】
【課題を解決するための手段】
本発明者らは、上記の課題を達成するために鋭意検討を行い本発明に至ったものである。
すなわち請求項1においては、半導体素子に形成された電極を露出して半導体素子上に形成されたパッシベーション膜上に前記パッシベーション膜と略同一形状の第一の絶縁層が形成され、前記第一の絶縁層上に半導体素子の電極と接続する配線パターンが形成され、前記配線パターン上に外部接続用のメタルポストが形成され、前記メタルポスト先端面を除いたメタルポストの側面を被覆し、メタルポスト側面領域を除いた第二の絶縁層の表面の高さを、メタルポスト先端面より低い位置に設定した配線パターンに密着する第二の絶縁層が形成され、前記メタルポスト先端面を露出するよう封止樹脂にて樹脂封止され、かつ、前記メタルポスト先端面に外部接続端子を配設したことで、メタルポストと配線パターンとの断線を防止したことを特徴とする半導体装置としたものである。
【0023】
さらに請求項2においては、半導体素子に形成された電極を露出するよう形成したパッシベーション膜上に前記電極を露出するよう第一の絶縁層を形成する工程と、前記第一の絶縁層上に前記電極と接続する配線パターンを形成する工程と、前記配線パターンの所定の位置に外部接続用のメタルポストを所定の高さにて形成する工程と、スピンコート法にて前記メタルポストを含むよう絶縁性樹脂を塗布した後、フォトリソグラフィー法にて外部と接続するメタルポストの先端面領域から絶縁性樹脂を除去し、前記メタルポスト先端面を除いたメタルポストの側面を被覆し、メタルポスト側面領域を除いた第二の絶縁層の表面の高さをメタルポスト先端面より低い位置に設定した第二の絶縁層とする工程と、メタルポストの先端面を露出するよう封止樹脂にて樹脂封止する工程と、メタルポストの先端面に外部接続端子を配設する工程とを少なくとも有することを特徴とする請求項1に記載の半導体装置の製造方法としたものである。
【0025】
また、請求項3においては、第二の絶縁層を形成した半導体素子を冷却用ヒートシンクに貼りつけた後、メタルポスト先端面および、半導体素子を貼りつけた面と反対面側の冷却用ヒートシンク面を露出するよう樹脂封止し、しかる後、メタルポスト先端面に外部接続端子を搭載することを特徴とする請求項2に記載の半導体装置の製造方法としたものである。
【0026】
また、請求項4においては、面付けされた複数の半導体素子に一括して第二の絶縁層の形成まで行った後、ダイシングにより個々の半導体素子に分離し、しかる後、冷却用ヒートシンクへの貼りつけを行うことを特徴とする請求項2または3に記載の半導体装置の製造方法としたものである。
【0027】
【発明の実施の形態】
以下に、本発明の実施形態につき図面に基づき説明する。
本発明の半導体装置1(CSP)においては、図1に示すように、半導体素子2に形成された電極3を露出するよう形成されたパッシベーション膜4上に、電極3を露出するようパッシベーション膜4と略同一形状とした第一の絶縁層5を形成している。ついで、第1の絶縁層5上に電極3と接続する配線パターン7(配線層)を形成しており、配線パターン7上の所定の位置に外部接続用の3μm〜50μm程度の高さとしたメタルポスト9を形成している。
次いで、メタルポスト9の先端面を除いてメタルポスト9の側面を被覆する、配線パターン7及び第1の絶縁層5に密着した第2の絶縁層8を形成している。
次いで、メタルポスト9の先端面を露出するよう半導体素子を封止樹脂10にて樹脂封止しており、また、メタルポスト9上に外部接続端子14を配設している。
【0028】
本発明の半導体装置1においては、メタルポスト9先端より下部(半導体素子方向)においては第二の絶縁層8とメタルポスト9との密着性を優先させる構造としている。すなわち、先端部を除いたメタルポスト9の側面を被覆するよう第二の絶縁層8を形成している。これにより、第二の絶縁層8とメタルポスト9との密着性が補強され、それにともない、メタルポスト9と配線パターン7との接続強度も向上しメタルポスト9と配線パターン7との断線が防止できる。
【0029】
また、外部接続端子14と外部(例えば実装基板)との実装の際に支障をきたさないよう、上述した請求項2に記したように、第2の絶縁層8の表面を、メタルポスト9先端面より低い位置となるように形成している。
【0030】
CSP、BGA等の半導体装置においては、パッケージの信頼性向上や機械的強度の保持等を目的として半導体素子を含めた主要部を樹脂封止することが必要である。
図6に示すように、通常の半導体装置においては、例えば3μm〜50μm程度の高さのメタルポスト69を形成し、メタルポスト69上に外部接続端子74を配設するものであり、第二の絶縁層68の厚みをも考慮すると樹脂封止後の半導体装置61の厚みは必要以上に厚いものとなる。また、封止樹脂70の表面がメタルポスト69の先端面より比較的高い位置に形成された場合、外部接続端子74の熱圧着(例えばハンダ付け)等による配設の際に支障が生じるものである。さらに、第二の絶縁層68は比較的高価な材質のものを使用するため、第二の絶縁層68を厚く形成することは半導体装置の製造コストを上げることになり不経済といえる。
本発明者らは外部接続端子の熱圧着の作業性向上等を目的として、第二の絶縁層とメタルポストとの高さを最適化することを提案するものである。
【0031】
すなわち、図1に示すように、メタルポスト9の側面を被覆する部位を除く第二の絶縁層8の高さがメタルポスト9先端面の高さより低い位置になるよう第二の絶縁層8を形成することを提案するものである。
この点につき以下に説明を行う。
従来の半導体装置の一部拡大図である図8に示すように、第二の絶縁層68の表面がメタルポスト69先端面の高さと同等もしくは高い場合、第二の絶縁層68上に形成される封止樹脂70の表面の高さはメタルポスト69先端面より高いものとなる。このため、封止樹脂70の開口部より露出したメタルポスト69先端面上に外部接続端子74(例えばハンダボール)を配設しようとしても封止樹脂70で邪魔をされ、メタルポスト69先端面と外部接続端子74との間に隙間が生じる等、メタルポスト69と外部接続端子74との電気的接続不良が生じる。
【0032】
しかるに本発明の半導体装置の一部拡大図である図7に示すように、メタルポスト9の側面を被覆する部位を除く第二の絶縁層8の高さをメタルポスト9先端面の高さより低くすれば、封止樹脂10表面とメタルポスト9先端面とを近くすることが出来、封止樹脂10が邪魔をしないため、外部接続端子14を配設する際にメタルポスト9先端面と外部接続端子14との間に隙間が生じず、メタルポスト9と外部接続端子14との電気的接続不良を防止できる。
【0033】
ここで第一の絶縁層5に使用する材料は、耐熱性、密着性が良く、半導体素子2に影響が無いものであれば特に限定するものではないが、半導体素子2と触れるという点で純度の高いものが好ましい。また、誘電率の低い材料が好ましいが、高純度のものが得られるという点ではポリイミドが好ましいといえ、製造上の観点からは感光性のポリイミド材料あるいは感光性のポリイミドシロキサン組成物等が好適である。さらに、熱膨張率は低い方が良く、おおよそ60ppm(60×10exp−6in/in/℃)以下のものが実用上望ましい。
【0034】
次いで、第二の絶縁層8の材料は、第二の絶縁層8が半導体素子2と直接に触れないため第一の絶縁層5に使用するものより純度の低い樹脂を使用しても構わない。
例えば、前述したポリイミドの他、エポキシ樹脂、アクリル樹脂、あるいはこれらの樹脂をシリコーン変成させたもの等が使用できる。
【0035】
次いで、配線パターン7の材料は導電性の良いものが望ましく、例えば、銅、銀、アルミニウム、これらの合金、あるいは他の良導体金属等が使用できる。
なお、銅や銀等を配線パターン7の材料として用いる場合には、配線パターン7の形成に先立ち、下引き層としてTiW合金、TiN、TaN、W、Cr等からなるメタルバリヤ層6を形成し、しかる後、メタルバリヤ層6上に配線パターン7を形成することが望ましい。
【0036】
次いで、本発明の半導体装置1は、図1に示すように、外部に開放された中空部を有する保持体の表面に導電性材料を配設した形状とした、外部(例えば実装基板)との電気的接続を行う外部接続端子14をメタルポスト9先端に配設している。
すなわち、実装した後に実装基板と半導体装置との熱膨張率の差により半導体装置にかかる応力を、図1、図2および図3に示すように、外部に開放された中空部を有する保持体15の表面に導電性材料16を配設した外部接続端子14で緩和させている。なお、図2は本発明に係わる外部接続端子14の一例を側面から見た図であり、図3は図2のA?A’線における断面を上方から見た(例えば実装基板側から見た)図である。
【0037】
上述した点につき説明を行う。
前述したように、半導体装置1を実装基板に実装すると、シリコン等で形成される半導体素子2(例えば、熱膨張率が約3ppm程度)と実装基板(例えば、エポキシ系樹脂からなるプリント基板:熱膨張率40〜200ppm程度、但しTg点以上では200ppmを超える)との熱膨張率の差で生じるストレス(応力)が半導体装置1にかかる。
従来より、CSP、BGA等の半導体装置をプリント基板等の実装基板に実装するには、例えば200〜400μm径程度のハンダボールを外部接続端子としてメタルポスト上に形成し、ハンダボールを介して実装基板に熱圧着することが簡便であり、また実際に行われていた。
【0038】
しかし、熱膨張率の差で生じるストレス(応力)がハンダボールにかかり、ハンダボールを介して伝わるストレス(応力)により半導体装置もしくはプリント基板等の樹脂基板にクラックが発生し、また半導体装置内では比較的簡単に断線する傾向があった。
【0039】
外部接続端子14は応力緩和機能を持たせるため、中空とした保持体15の表面に導電性材料16を形成したものである。中空とした保持体15は柔構造のため、外部接続端子14と接続した実装基板が相当量の熱伸縮を繰り返しても、発生したストレス(応力)を吸収し応力を緩和することができる。これにより、絶縁層および封止樹脂と外部接続端子14との界面でのクラックの発生、および、クラックによる断線を防止できる。
【0040】
また、保持体15の中空部は外部雰囲気に開放され、外部雰囲気の空気が自由に中空部に出入り可能な状態としておくことが望ましい。
この点につき説明する。
後述するように保持体15は樹脂で形成することが望ましいが、樹脂は水分を吸収しやすく、水分を含んだ樹脂は加水分解を生じ劣化しやすい。しかし、保持体15の中空部を外部雰囲気に開放したものとし、外部雰囲気の空気(エアー)が自由に中空部に出入り可能な状態にしておけば、保持体15に含まれた水分が外部雰囲気に放出され樹脂の劣化が防止できる。また、保持体15の中空部が外部雰囲気に開放されていれば、実装時に加熱された際に、保持体15中の水分が蒸発した水蒸気や膨張した空気は外部雰囲気に放出され、保持体15に破裂が生じることを防止できる。さらに、実装後に半導体装置に熱が加わても、保持体15中の水分が外部雰囲気に放出されることになり、保持体15の破裂や劣化を防止できる。
【0041】
ここで、保持体の外形形状は円筒状、四角柱状、六角柱状、もしくは八角柱状、算盤玉状等であっても構わないが、円筒状であればハンダ付け時にハンダが溶解した際、ハンダの表面張力によりセルフアライメント効果が期待でき、さらに材料の入手の容易性をも考慮すると図2、図3に示すようなシリンダー状(円筒状)が望ましいといえる。
また、半導体装置1の使用される環境が熱変化の少ないものであり、半導体装置1と実装基板との間で生じる応力が小さいものであれば、保持体15の形状は中空部を有しない円筒状として構わない。
【0042】
CSP、BGA等の半導体装置は外部(例えば実装基板)への実装、電気的接続の際、ハンダ、低融点合金、異方性導電膜等による熱圧着実装を行うことが一般的である。このため、外部接続端子14を構成する保持体15の材質は、耐熱性を有するエンジニアプラスチックが好ましい。ここでエンジニアプラスチックとは、耐熱性が100℃以上、強度が49MPa以上、曲げ弾性率が2.4Gpa以上のプラスチックのことをいうものである。上記条件を満たす材質として、ポリイミド、ポリアミドイミド、ポリエーテルイミド、熱可塑性ポリイミド、ポリアミド、ポリアセタール、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリスチレン、シンジオタクチックポリスチレン、ポリフェニレンサルファイド、ポリエーテルケトン、液晶ポリマー、ポリエーテルニトリル、フッ素樹脂、ポリカーボネート、変成ポリフェニレンエーテル、ポリサルフォン、ポリエーテルサルホン、およびポリアリレート等の樹脂が挙げられる。また、上記エンジニアプラスチックのポリマーアロイであっても構わない。
【0043】
次いで、本発明の半導体装置1は外部接続端子14を介して外部(例えば実装基板)との固定および電気的接続を行うもので、外部接続端子14を構成する保持体15の表面には導電性材料16を配設する。導電性材料16は、外部と固定を行い、かつ、電気的接続が可能でなければならない。
このような条件を満たす導電性材料16としては、
▲1▼グラファイト、カーボンもしくは金属微粒子分散体、
▲2▼金、銀、銅、アルミニウム、もしくはニッケルの単体、または前記金属を二種類以上含む合金、
▲3▼錫もしくは鉛を主成分とする低融点合金、が挙げられ、
上記▲1▼〜▲3▼のうちから選択することが望ましい。
【0044】
なお、上述した低融点合金としては、水銀、ガリウム、またはインジウム等の金属を用いたものが挙げられるが、製造コスト等の観点から、錫もしくは鉛を主成分としたハンダ(半田)合金が好ましい。ハンダ合金としては、共晶ハンダや鉛の比率を高めた高融点ハンダが適用でき、また必要に応じてビスマス、カドミウム、アンチモン、亜鉛、マンガン、インジウム、錫、銀等を添加しても構わない。
なお、図2および図3の例に示すように、保持体15と導電性材料16との接着性を向上させるために導電性材料16の配設に先立ち、保持体15の表面に接着層17を形成しても構わない。
【0045】
外部接続端子14の例として、例えば中空部を有する100μm〜1000μm外径の円筒状のポリイミドを保持体15とし、保持体15の表面に導電性材料16として数μm〜数10μm厚のハンダ合金を被着し外部接続端子14とすることが挙げられる。なお、導電性材料16の被着に先立ち、チューブの表面に接着層17として接着金属層を形成しても構わない。また、導電性材料16の厚みは必要に応じてもっと厚くしても構わず、さらに保持体15の長さおよび径は半導体装置1の仕様等に合わせて適宜設定して構わない。
【0046】
次いで、前述した請求項2においては本発明の半導体装置1の製造方法を提案している。すなわち、図4(a)に示す、従来公知の製造方法により得られた、外部との電気的接続を行う電極3が形成され、かつ、電極3を露出するパッシベーション膜4が表面に形成された半導体素子2に、電極3を露出するようパッシベーション膜4と略同一形状とした第一の絶縁層5を形成した後、第一の絶縁層5上に電極3と接続する所定の形状とした配線パターン7を形成し図4(b)の状態とする工程と、配線パターン7の所定の位置に外部接続用のメタルポスト9を所定の高さ(3μm〜50μm程度)にて形成し図4(c)とする工程と、メタルポスト9を含めた第一の絶縁層5上に絶縁性樹脂を塗布した後、外部と接続するメタルポスト9の先端領域から絶縁性樹脂を除去し第二の絶縁層8とし図4(d)の状態とする工程と、封止樹脂10にて樹脂封止を行い図4(e)とする工程と、外部接続端子14を配設し図4(f)とする工程とを少なくとも有する半導体装置の製造方法としたものである。なお、図4の例においては、配線パターン7の形成に先立ち、下引き層としてメタルバリヤ層6を形成している。
【0047】
上述したように、メタルポスト9を形成後、塗布形成した絶縁性樹脂にて第二の絶縁層8を形成するが、その際、メタルポスト9の側面を除く第二の絶縁層8の高さをメタルポスト9先端面の高さより低い位置になるように形成する。そのため、絶縁性樹脂を感光性のものとし、塗布、パターン露光、現像等を行い不要部の絶縁性樹脂の除去を行うフォトリソグラフィー法を用いることが望ましい。
【0048】
第二の絶縁層8とする絶縁性樹脂の塗布には、スピンコート法、カーテンコート法、スクリーン印刷法、スリットアンドスピンコート法等の公知の塗布手段を用いることで構わない。
しかし、メタルポスト9の側面を除く第二の絶縁層8の高さをメタルポスト9先端面の高さより低い位置になるように形成することを考慮した場合、スピンコート法が望ましい。すなわち、メタルポスト9の形成後にスピンコート法にて絶縁性樹脂の塗布を行えば、余分な絶縁性樹脂は半導体素子の外へ除去される。このため塗布条件を適宜設定することで、メタルポスト9の側面部位を除いた領域ではメタルポスト9先端面の高さより薄い膜厚にて絶縁性樹脂を塗布でき、かつ、メタルポスト9の側面にも絶縁性樹脂を塗布できることになる。なお、メタルポスト9先端面に残った絶縁性樹脂の除去は、前述したフォトリソグラフィー法の他に、レーザー、ドライエッチング、逆スパッタ等で選択的に除去することであっても構わない。
【0049】
次いで、半導体装置1として、半導体素子2の冷却のために冷却用ヒートシンク12を有するものが要求される場合がある。請求項3に係わる発明は、冷却用ヒートシンク12を有する半導体装置の製造方法を提案するものである。
すなわち、図4(d)に示す第二の絶縁層8まで形成した半導体素子2に、冷却用ヒートシンク12を貼りつけた後、メタルポスト9先端面および、半導体素子2を貼りつけた面と反対面側の冷却用ヒートシンク12面を露出するよう封止樹脂10にて樹脂封止し図4(e)の状態とする。しかる後、メタルポスト9先端面に外部接続端子14を搭載し、図1および図4(f)の半導体装置1を得ることを特徴とする半導体装置の製造方法としたものである。
【0050】
次いで、半導体素子2は、板状の一枚のシリコンウェファーに複数個面付けされた状態で形成される場合が多い。
請求項4に係わる発明は、面付けして複数個形成された半導体素子2を有するシリコンウェファーから個々の半導体装置1を得る製造方法を提案するものである。すなわち、面付けされた複数個の半導体素子2を有するシリコンウェファー上に一括して前述した第二の絶縁層8の形成まで行った後にダイシングにより個々の半導体素子2に分離し、しかる後、分離された個々の半導体素子2に各々冷却用ヒートシンク12の貼りつけを行うことを特徴とする半導体装置の製造方法としたものである。
【0051】
【実施例】
以下に、本発明の実施例につき図面に基づき説明する。
<実施例>
図4(a)は本発明の半導体装置1に組み込む、従来公知の手段により得られた半導体素子2である。半導体素子2はシリコンウェファーを基材としてアルミからなる電極3が形成されており、また、半導体素子2上には電極3を露出するようパッシベーション膜4が形成されている。なお、本実施例においては半導体素子2は一枚のシリコンウェファー上に複数個面付けされているが、説明の都合上、その内の1個の半導体素子2を図示している。
【0052】
次いで、半導体素子2上に感光性ポリイミド(旭化成工業(株)製、商品名「パイメル」)を塗布した後、パターン露光、現像等を行う公知のフォトエッチング法を用い、電極3を露出する膜厚約10μmの第一の絶縁層5を形成した。
次いでスパッタリング法にて膜厚2000ÅのTiN層および膜厚5000ÅのCu層を順次第一の絶縁層5上に積層した。次いで、公知のフォトエッチング法を用いTiN層およびCu層をパターニング処理し、電極3と電気的に接続した配線パターン7を得た(図4(b))。なお、第一の絶縁層5と配線パターン7との間のTiN層はバリアメタル層6として形成したものである。
【0053】
次いで、図4(c)に示すように、配線パターン7上にメタルポスト9を形成した後、第一の絶縁層5上に感光性ポリイミド(旭化成工業(株)製、商品名「パイメル」)をスピンコート法にて塗布した後、フォトエッチング法にてメタルポスト9上面および側面部を除く余分なポリイミドを取り除き第二の絶縁層8を得た(図4(d))。図4(d)に示すように、第二の絶縁層8はメタルポスト9上面を露出し、かつ、メタルポスト9側面を被覆させ、その他の部位ではメタルポスト9上面より低くなるよう膜厚10μmとした。なお、メタルポスト9の形成にあたってはマスクメッキ法を用いたものであり、以下にマスクメッキ法の工程を記す。
すなわち、図4(b)を得た後、第一の絶縁層5および配線パターン7上に膜厚20μmの感光性レジスト層を形成した後、公知のフォトエッチング法を用いメタルポスト形成部位の配線パターン7を露出させたメッキマスク13を形成した(図5(a))。次いで、電解メッキ法を用い、メッキマスク13より露出した配線パターン7上に銅からなるメタルポスト9(高さ15μm)を形成した(図5(d))。次いで、メッキマスク13を剥膜し図4(c)としたものである。
【0054】
次いで、図4(d)とした後、半導体素子2が面付けされたシリコンウェファーにダイシングを行い、半導体素子2を個片化した後、半導体素子2の裏面(半導体集積回路が形成された面と反対面側)にCu板からなるヒートシンク12を貼りつけた。次いで、メタルポスト9の上面およびヒートシンク12が露出するよう封止樹脂10にて樹脂モールドを行った(図4(e))。
【0055】
次いで、メタルポスト9上に外部接続端子14を載置し、半導体装置1を得た(図4(f))。
本実施例で用いた外部接続端子14は、図2に示すように熱可塑性ポリイミドからなる中空の保持体15の表面に導電性材料16として共晶ハンダを形成したもので、以下に記す工程で得た。
すなわちまず、内径0.15mm、肉厚50μmの中空の熱可塑性ポリイミドチューブを長尺状で購入した。次いで、チューブ表面(外側面)に金属クロムと銅を順次積層成膜した。金属クロムおよび銅は導電性材料を積層する際に接着層17としての役目を持たせたもので、金属クロムの膜厚を0.2μm、銅の膜厚を0.4μmとなるようスパッタリングにより成膜した。接着層17を形成した後、導電性材料16として膜厚約20μmの共晶ハンダをメッキ形成した。
次いで、共晶ハンダの形成後、長尺状の熱可塑性ポリイミドチューブを各々長さ約0.3mmにカッティングし、図2および図3に示す、外部接続端子14とした。
【0056】
本実施例で得た半導体装置1をプリント基板に実装した。実装は220℃、8秒間の加熱圧着(ハンダ付け)で行った。その加熱圧着の際、上述した中空の保持体15を有する外部接続端子14が加熱圧着時にかかる圧力を吸収するため、従来必要とされていた圧力より軽い圧力で実装接続できた。ちなみに本実施例に係わる半導体装置1では1か所の外部接続端子14当たり5グラム程度と、従来必要とされていた圧力の半分程度の圧力で実装接続できた。また、プリント基板の厚みやメタルポスト9の高さにバラツキが有り不均一となった場合でも、実装の際に中空の保持体15が容易に変形したためこの不均一を吸収したものであり、半導体装置1とプリント基板との接続不良を生じること無く実装できた。
【0057】
本実施例に係わる半導体装置1を実装したプリント基板に−45℃〜+125℃の温度サイクル試験を行い信頼性の評価を行ったが、1000回のサイクルテストを行った後も断線が生じなかった。
【0058】
以上、本発明の実施例につき説明したが、本発明の実施の形態は上述した図面および記述に限定されるものではなく、本発明の趣旨に基づき種々の変形を行っても構わないことはいうまでもない。
【0059】
例えば、上述した説明では本発明に係わる外部接続端子をCSPに用いた例を示したが、本発明に係わる外部接続端子はBGA等の半導体装置に形成しても構わない。
また、上述した説明では配線パターン7の成膜にスパッタリング法を用いたが、成膜方法は真空蒸着法、イオンプレーティング法、CVD法、もしくはゾルゲル法等が適用可能であり形態に応じて適宜成膜法を選択して構わない。
さらに、絶縁層の材質および膜厚、導電性材料の材質、膜厚、または、保持体の材質、径および長さ等も半導体装置の仕様等に応じて適宜選択して構わない。
【0060】
さらに、保持体と導電性材料との間に形成する接着層として、クロムの代わりに、金属酸化物や金属窒化物、あるいはアルミニウム等を用いても良く、接着層の成膜手段はスパッタ法のような真空成膜に変えて、パラジウムによる活性化処理、銅やニッケルの無電解メッキ、電解メッキ等を用いても構わない。
さらにまた、保持体への成膜を行う前に保持体表面を表面処理することであっても構わず、その手段として、プラズマエッチング、イオンエッチング、あるいはウェットエッチング等のエッチング手段、もしくはサンドブラストを用いても構わない。
【0061】
【発明の効果】
上述したように、本発明においては、外部接続用のメタルポスト9の側面を第二の絶縁層8で補強しメタルポスト9の機械的強度を向上させており、また、第二の絶縁層8を必要部のみに形成している。このため、本発明の半導体装置は、熱歪み、応力歪みに起因する電気的接続不良を減少させることが可能である。すなわち、本発明により高信頼性の半導体装置(CSP)を得ることが可能となる。
また、本発明の半導体装置1を構成するメタルポスト9は第二の絶縁層8で補強されているため機械的強度に優れており、フリップチップタイプの半導体装置やビルドアップ型多層配線板等に形成するメタルポストにも適用することが可能である。
【0062】
さらに、第二の絶縁層8を形成する際、スピンコート法を用い、また、メタルポスト9上部を含めた不要な樹脂の除去にフォトエッチング法を用いている。
これによりメタルポスト9側面を除き、第二の絶縁層の表面をメタルポスト上面より低く形成することが可能となる。これにより半導体装置1の厚みを薄くでき、また、封止樹脂が接触することで生じる外部接続端子とメタルポストとの電気的接続不良を防止できる。
【0063】
また、第二の絶縁層8は、配線パターン7を被覆するよう、かつ、メタルポスト9側面を除く領域をメタルポスト9先端面より低く形成している。これにより、第二の絶縁層8を形成するためのキュア(焼きかため)を行った際(例えば高温オーブンにて400℃、1時間の加熱を行った際)、第一の絶縁層5を構成する樹脂より残留ガスが発生しても、残留ガスは第二の絶縁層8の膜厚の薄い部位(配線パターン7上の領域)より抜けることになる。このため、残留ガスによる気泡で樹脂部が膨れ配線パターン7が断線することを防止できる。
【0064】
また、第二の絶縁層8を形成後にダイシングにより個片化した後、半導体素子2の裏面にヒートシンク12を貼れば、放熱性に優れた半導体装置1を得ることができる。また、メタルポスト9先端面を除いて樹脂封止を行うため、装置表面および側面が封止樹脂で保護され、気密性に優れ、吸湿によるパッケージクラック等の無い信頼性に優れた半導体装置を得ることができる。
【0065】
さらに本発明の半導体装置1では、外部接続端子14を中空とした保持体15で構成している。すなわち本発明では、簡単な構成かつ簡単な製造プロセスで得られる外部接続端子14に応力緩和機能を持たせたものである。これにより、半導体装置1を実装基板に搭載した際、半導体装置1と実装基板との熱膨張率の差により半導体装置1に加わる応力は、応力緩和機能を有する外部接続端子14で吸収されクラック、断線等の発生を防止できるもので、信頼性の高い半導体装置とすることが可能となる。
従来よりBGAではインターポーザーと呼称される応力緩和手段等を設けて装置に加わる外力を緩和していたが、応力緩和手段が大きくなり装置のサイズを小さくするには限界があった。しかるに本発明の半導体装置1では、簡単な構成の外部接続端子14で応力を緩和できるため装置のサイズを小さくすることが可能となる。
また、プリント基板の厚みやメタルポスト9の高さがバラツキ不均一となっている場合でも、実装の際に応力緩和機能を有する外部接続端子14が容易に変形可能しこの不均一を吸収することができ、プリント基板の厚みやメタルポストの高さのバラツキ不均一による接続不良を防止できる。
【0066】
また、外部接続端子14を構成する保持体15を外部に開放された中空部を有する例えばシリンダー状(円筒状)とすることで、半導体装置1を実装する際の電気的接続の信頼性を向上することができる。すなわち、保持体15中に水分が存在した場合、実装時に加熱した際に保持体14より水分が放出され、この水分が電気的接続不良等の不具合の原因となる。また、保持体15中の水分は保持体15の劣化をもたらすものである。しかし、保持体15を中空としているため、加熱の際に水分が中空部より外部雰囲気に逃げることになり、実装の際の電気的接続不良等を防止でき、また、保持体15中の水分が外部雰囲気に放出され保持体15の劣化を防止できる。
【0067】
【図面の簡単な説明】
【図1】本発明の半導体装置の一実施例を模式的に示す断面説明図。
【図2】本発明に係わる外部接続端子の一例を示す説明図。
【図3】本発明に係わる外部接続端子の一例を示す断面説明図。
【図4】(a)〜(f)は本発明の半導体装置の製造方法の一例を工程順に示す断面説明図。
【図5】(a)〜(b)はメタルポストの形成方法の一例を工程順に示す断面説明図。
【図6】従来の半導体装置の一例を模式的に示す断面説明図。
【図7】本発明の半導体装置の一例の要部を模式的に示す拡大説明図。
【図8】従来の半導体装置における接続不良の例を示す拡大説明図。
【符号の説明】
1、61 半導体装置
2、62 半導体素子
3、63 電極
4、64 パッシベーション膜
5、65 第一の絶縁層
6、66 バリア層
7、67 配線パターン
8、68 第二の絶縁層
9、69 メタルポスト
10、70 封止樹脂
11、71 ハンダボール
12 ヒートシンク
13 メッキマスク
14、74 外部接続端子
15 保持体
16 導電性材料
17 接着層
Claims (4)
- 半導体素子に形成された電極を露出して半導体素子上に形成されたパッシベーション膜上に前記パッシベーション膜と略同一形状の第一の絶縁層が形成され、前記第一の絶縁層上に半導体素子の電極と接続する配線パターンが形成され、前記配線パターン上に外部接続用のメタルポストが形成され、前記メタルポスト先端面を除いたメタルポストの側面を被覆し、メタルポスト側面領域を除いた第二の絶縁層の表面の高さを、メタルポスト先端面より低い位置に設定した配線パターンに密着する第二の絶縁層が形成され、前記メタルポスト先端面を露出するよう封止樹脂にて樹脂封止され、かつ、前記メタルポスト先端面に外部接続端子を配設したことで、メタルポストと配線パターンとの断線を防止したことを特徴とする半導体装置。
- 半導体素子に形成された電極を露出するよう形成したパッシベーション膜上に前記電極を露出するよう第一の絶縁層を形成する工程と、前記第一の絶縁層上に前記電極と接続する配線パターンを形成する工程と、前記配線パターンの所定の位置に外部接続用のメタルポストを所定の高さにて形成する工程と、スピンコート法にて前記メタルポストを含むよう絶縁性樹脂を塗布した後、フォトリソグラフィー法にて外部と接続するメタルポストの先端面領域から絶縁性樹脂を除去し、前記メタルポスト先端面を除いたメタルポストの側面を被覆し、メタルポスト側面領域を除いた第二の絶縁層の表面の高さをメタルポスト先端面より低い位置に設定した第二の絶縁層とする工程と、メタルポストの先端面を露出するよう封止樹脂にて樹脂封止する工程と、メタルポストの先端面に外部接続端子を配設する工程とを少なくとも有することを特徴とする請求項1に記載の半導体装置の製造方法。
- 第二の絶縁層を形成した半導体素子を冷却用ヒートシンクに貼りつけた後、メタルポスト先端面および、半導体素子を貼りつけた面と反対面側の冷却用ヒートシンク面を露出するよう樹脂封止し、しかる後、メタルポスト先端面に外部接続端子を搭載することを特徴とする請求項2に記載の半導体装置の製造方法。
- 面付けされた複数の半導体素子に一括して第二の絶縁層の形成まで行った後、ダイシングにより個々の半導体素子に分離し、しかる後、冷却用ヒートシンクへの貼りつけを行うことを特徴とする請求項2または3に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22449099A JP3690199B2 (ja) | 1999-08-06 | 1999-08-06 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22449099A JP3690199B2 (ja) | 1999-08-06 | 1999-08-06 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001053184A JP2001053184A (ja) | 2001-02-23 |
JP3690199B2 true JP3690199B2 (ja) | 2005-08-31 |
Family
ID=16814623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22449099A Expired - Fee Related JP3690199B2 (ja) | 1999-08-06 | 1999-08-06 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3690199B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001338947A (ja) * | 2000-05-26 | 2001-12-07 | Nec Corp | フリップチップ型半導体装置及びその製造方法 |
JP3856304B2 (ja) * | 2002-03-25 | 2006-12-13 | 株式会社リコー | Cspにおける抵抗素子およびcspを備えた半導体装置 |
JP2021012041A (ja) * | 2019-07-03 | 2021-02-04 | デクセリアルズ株式会社 | 電気特性の検査冶具 |
-
1999
- 1999-08-06 JP JP22449099A patent/JP3690199B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001053184A (ja) | 2001-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3973340B2 (ja) | 半導体装置、配線基板、及び、それらの製造方法 | |
JP4895054B2 (ja) | 電子部品の実装方法 | |
US8513818B2 (en) | Semiconductor device and method for fabricating the same | |
JP3770007B2 (ja) | 半導体装置の製造方法 | |
JP4568337B2 (ja) | 集積半導体装置 | |
JP2004055628A (ja) | ウエハレベルの半導体装置及びその作製方法 | |
JP4504434B2 (ja) | 集積半導体装置 | |
JP2005175019A (ja) | 半導体装置及び積層型半導体装置 | |
JP5135246B2 (ja) | 半導体モジュールおよびその製造方法、ならびに携帯機器 | |
JP2001085560A (ja) | 半導体装置およびその製造方法 | |
JP2007096198A (ja) | 半導体装置及びその製造方法並びに電子装置 | |
US20100078813A1 (en) | Semiconductor module and method for manufacturing the semiconductor module | |
US6936927B2 (en) | Circuit device having a multi-layer conductive path | |
US7969005B2 (en) | Packaging board, rewiring, roughened conductor for semiconductor module of a portable device, and manufacturing method therefor | |
JP2009224581A (ja) | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、電極構造、携帯機器 | |
JP4352294B2 (ja) | 半導体装置の製造方法 | |
JP2009158830A (ja) | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器 | |
JP2007242783A (ja) | 半導体装置及び電子装置 | |
JP4513973B2 (ja) | 半導体装置の製造方法 | |
JP3690199B2 (ja) | 半導体装置及びその製造方法 | |
JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
JP3313058B2 (ja) | 半導体装置とその製造方法 | |
JP2001118959A (ja) | 接続端子及びそれを用いた半導体装置 | |
JP2002064162A (ja) | 半導体チップ | |
JP3982360B2 (ja) | 半導体装置とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050606 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080624 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |