JP3687435B2 - Semiconductor chip and manufacturing method thereof, semiconductor device, computer, circuit board, and electronic device - Google Patents

Semiconductor chip and manufacturing method thereof, semiconductor device, computer, circuit board, and electronic device Download PDF

Info

Publication number
JP3687435B2
JP3687435B2 JP24161799A JP24161799A JP3687435B2 JP 3687435 B2 JP3687435 B2 JP 3687435B2 JP 24161799 A JP24161799 A JP 24161799A JP 24161799 A JP24161799 A JP 24161799A JP 3687435 B2 JP3687435 B2 JP 3687435B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
electrode
semiconductor
conductive material
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP24161799A
Other languages
Japanese (ja)
Other versions
JP2001068618A (en
Inventor
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP24161799A priority Critical patent/JP3687435B2/en
Publication of JP2001068618A publication Critical patent/JP2001068618A/en
Application granted granted Critical
Publication of JP3687435B2 publication Critical patent/JP3687435B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体チップおよびその製造方法、半導体装置、コンピュータ、回路基板ならびに電子機器に係り、特に複数の半導体チップを積層して用いるのに好適なものに関する。
【０００２】
【従来の技術】
半導体装置の分野においては、近年半導体装置の小型化、軽量化を目的として、単一のパッケージ内に複数の半導体チップを設ける、特に各半導体チップを積層状態に設けるものが多く開発されてきた。このような半導体装置は、マルチチップパッケージ（ＭＣＰ）、またはマルチチップモジュール（ＭＣＭ）と呼ばれている。このような装置の具体的な例としては、実開昭６２−１５８８４０号の発明が挙げられる。すなわち、単一のセラミック・パッケージにおいて複数のチップを積層し、各チップの電極をワイヤーで接続するものである。また、別な事例として、特開平１１−１３５７１１号の発明のように、インターポーザと呼ばれる配線基板に半導体チップを実装し、インターポーザ同士を相互に接続するとともに、積層して単一の半導体装置とするものである。
【０００３】
【発明が解決しようとする課題】
ところが、積層される半導体チップの大きさが略同一の場合、実開昭６２−１５８８４０号の発明においては、最上部に位置する半導体チップ以外のものは、その電極が上位に位置する半導体チップで隠された状態になるので、ボンディングが困難となる。また、特開平１１−１３５７１１号の発明においては、略同一の大きさの半導体チップを積層して単一の半導体装置とすることは容易にできるが、各半導体チップをインターポーザに実装し、さらにインターポーザ間の電気的接続を確保するために、実開昭６２−１５８８４０号の発明よりも複雑な製造工程を要することになる。
そこで、本発明は、前記した従来技術の欠点を解消するためになされたもので、インターポーザを介することなく積層可能であり、積層した半導体チップをその大きさに関係なく電気的に接続できる半導体チップおよびその製造方法、半導体装置、コンピュータ、回路基板ならびに電子機器を提供することを目的としている。
【０００４】
【課題を解決するための手段】
本発明は、上記の目的を達成するために、半導体チップの一方の面に形成されてなる電極と、前記半導体チップを貫通して設けられた接続孔と、前記接続孔内に充填された、樹脂ボールからなる第一の導電材と前記半導体チップの他方の面に形成され、前記第一の導電材を介して電気的に接続された第二の導電材と、を含む、半導体チップであつて、
前記樹脂ボ−ルは、芯材となる樹脂と、前記樹脂の外側周囲全面に被覆された導電被覆と、前記導電被覆の外側周囲全面に被覆された絶縁被覆と、からなることを特徴とするものとした。
このように構成した本発明においては、半導体チップの一方の面に設けられた電極と導電材を接続孔を介して電気的接続することにより、当該導電材の半導体チップの他方の面から突出した部分を別の電極として用いることができる。よって、半導体チップに対する電気的接続の確保が半導体チップの表裏両面のどちら側からでも可能となる。また、複数の半導体チップを積層して１つの半導体装置を構成する場合に、これら電極を用いることにより、隣接する半導体チップ間の電気的接続を確保することが容易にできる。
【０００５】
また、上記の半導体チップにおいて、前記半導体チップの他方の面に前記電極と異なる第２の電極を設けたことを特徴とするものとした。
【０００６】
このように構成した本発明においては、隣接する半導体チップの電極との間隔、配置等に応じて適宜別の電極を形成することができるので、半導体チップ間の電気的接続がより確実に確保できる。
【０００７】
また、上記の半導体チップにおいて、前記半導体チップには、応力緩和手段が形成されてなることを特徴とするものとした。
【０００８】
このように構成した本発明においては、半導体チップに加わる外部応力を応力緩和手段において吸収できる。
【０００９】
さらに、半導体装置において、上記のいずれかに記載の半導体チップが複数層積層されてなり、複数層の半導体チップのうち第１の半導体チップに形成された導電材と第２の半導体チップに形成された電極とが接続してなることを特徴とするものとした。
【００１０】
このように構成した本発明においては、半導体チップを積層するだけで各半導体チップ間の電気的接続を確保することができる。なお、各半導体チップの電極および別の電極の配置、高さは同じものとすることが好ましい。
【００１１】
さらに、コンピュータにおいて、上記の半導体装置を少なくとも１つ有するとともに、前記複数層の半導体チップは、少なくとも１つのマイクロプロセッサと、少なくとも１つのスタティック・ランダム・アクセス・メモリと、少なくとも１つのダイナミック・ランダム・アクセス・メモリと、を含んでなることを特徴とするものとした。
【００１２】
このように構成した本発明においては、上述の半導体装置自体が独立したコンピュータとしての構成を有するので、必要とする実装面積がベアチップに近いコンピュータを提供することができる。
【００１３】
さらに、回路基板において、上記の半導体装置が実装されてなることを特徴とするものとした。
【００１４】
このように構成した本発明においては、上述の半導体装置の必要とする実装面積がベアチップ相当なので、従来よりも小型化された回路基板を提供することができる。
【００１５】
くわえて、電子機器において、上記の回路基板を有することを特徴とするものとした。
【００１６】
このように構成した本発明においては、従来よりも小型化された回路基板を利用するので、電子機器自体の小型化を図ることが容易になる。
【００１７】
くわえて、電極を設けた半導体チップに当該電極を設けた面と反対側の面から当該電極に至る接続孔を穿設する第１の工程と、前記接続孔内に樹脂ボ−ルからなる導電材を設ける第２の工程と、前記樹脂ボ−ルの略中心付近にレ−ザ−光を照射する第３の工程と、前記導電材の前記反対側の面の端部に接続される別の電極を設ける第４の工程と、を少なくとも有する半導体チップの製造方法であって、
前記第２の工程の樹脂ボ−ルは芯材となる樹脂と、前記樹脂の外側周囲全面に被覆された導電被覆と、前記導電被覆の外側周囲全面に被覆された絶縁被覆と、からなることを特徴とするものとした。
【００１８】
このように構成した本発明においては、１つの半導体チップの表裏両面に設けられた電極を導電ボールにより電気的に接続することができる。よって、半導体チップに対する電気的接続の確保が半導体チップの表裏両面のどちら側からでも可能となる。また、複数の半導体チップを積層して１つの半導体装置を構成する場合に、これら電極を用いることにより、隣接する半導体チップ間の電気的接続を確保することが容易にできる。なお、導電ボールは、その一部を接続孔の外部に突出させて設けても良い。
【００１９】
また、上記の半導体チップの製造方法において、レーザ光線を照射することにより前記半導体チップに穿孔することを特徴とするものとした。
【００２０】
このように構成した本発明においては、接続孔を迅速に設けることができる。また、半導体チップが厚い場合でも、容易に接続孔を設けることができる。
【００２１】
また、上記の半導体チップの製造方法において、エッチングにより前記半導体チップに穿孔することを特徴とするものとした。
【００２２】
このように構成した本発明においては、微少な接続孔を設けることが容易にできる。
【００２３】
【発明の実施の形態】
以下に、本発明に係る配線基板もしくはその製造方法、半導体装置、コンピュータ、回路基板ならびに電子機器の好適な実施の形態について添付図面を参照しながら詳細に説明する。
【００２４】
図１は、本発明の第１の実施の形態に係る半導体チップおよびその半導体チップを用いた半導体装置を示す断面図である。また、図２は、本発明の第１の実施の形態に係る半導体チップの製造工程を説明する断面図である。また、図３は、本発明の第１の実施の形態に係る第２電極の変形例を示す断面図である。また、図４は、本発明の第２の実施の形態に係る半導体チップの説明図であり、（１）は半導体チップの断面図であり、（２）は導電ボールの断面図である。また、図５は、本発明の実施の形態に係る半導体装置を実装した回路基板の説明図である。さらに、図６は、本発明の実施の形態に係る半導体装置を実装した回路基板を備えた電子機器の説明図である。くわえて、図７は、本発明の実施の形態に係る半導体装置よりなるコンピュータの説明図である。
【００２５】
まず、本発明の第１の実施の形態についてする。図１に示すように、この実施の形態に係る半導体装置１００は、半導体チップ１０ａ、１０ｂ、１０ｃを、電極１２を設けた能動素子形成面（以下、能動面とする）を上に向けた状態で積層した構造としている。電極１２は、半導体チップ１０ａ、１０ｂ、１０ｃの図示しない配線層に接続されており、外部電極の役割を果たす。また、積層した半導体チップ１０の間には樹脂３２を設けている。また、最上部の半導体チップ１０の能動面上には、当該能動面を保護するための絶縁膜３０を設けている。絶縁膜３０は、半導体ウェハ製造工程中で形成される後述するようなものを半導体ウェハ製造段階で形成し、用いればよい。また、絶縁膜３０は半導体チップに分割後に設けても良い。図１に示すように、少なくとも能動素子が外の環境に対向する半導体チップ１０ａの表面に形成してある方が好ましい。図１のように、電極１２ａ上にまで形成してあっても良い。
【００２６】
また、電極１２ａ上もしくは半導体チップ１０ａの能動面全面、または得られる半導体装置の側面に後加工、例えばポッティング、蒸着、トランスファーモールドなどで絶縁膜を形成しても良い。なお、電極１２は、アルミニウム（Ａｌ）、アルミニウム−シリコン（Ａｌ−Ｓｉ）、銅（Ｃｕ）、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）など一般的に半導体チップの電極や配線として用いられているものであれば、どのような材質のものであっても良い。さらに、導電材１６と接続される電極上に、接続が容易で安定的に行えるように、一般的にアンダーバンプメタルとして知られているような金属層（例えば、Ｔｉ−Ｗ、Ｐｔ−Ａｕ、Ｎｉ、Ｃｕ−Ａｕなど）を形成するようにすることが望ましい。
【００２７】
また、電極１２ａ、１２ｂ、１２ｃの直下には接続孔を形成している。接続孔の内部には、導電材１６ａ、１６ｂ、１６ｃをそれぞれ電極１２ａ、１２ｂ、１２ｃと接続した状態で設けており、さらに、その先端部１６２が能動面と反対側の面から突出するように形成されている。また、先端部１６２は、その下側に位置する半導体チップの電極、例えば半導体チップ１０ａの導電材１６ａの先端部１６２は半導体チップ１０ｂの電極１２ｂに接続している。よって、先端部１６２は、半導体チップ間の接続電極としての役割を果たしていると言える。
【００２８】
なお、導電材１６の材質としては、導電性を有するものであればよいが、後述する方法により接続孔内に充填することが容易にできるもの、例えば銅（Ｃｕ）、金（Ａｕ）、ハンダなどの金属や金属ペースト（導電ペースト）などが好ましい。また、低抵抗の多結晶シリコンなどが充填されていても良い。くわえて、最下部に位置する半導体チップ１０ｃの導電材１６ｃの先端部１６２は、基板等に接続するための外部電極として用いても良い。また、接続孔は、半導体チップの内部に形成された拡散層や配線層を設けた部位を避けて形成することが好ましい。外部電極と、外部の装置との接続の際に、外部電極と導電材１６ｃと半導体チップ１０ｃとのショートを防止するために、半導体チップ１０ｃの裏面の導電材１６ｃ以外の部分に絶縁膜を上述と同様の方法で形成しても良い。
【００２９】
さらに、外部電極と、外部装置との接続性を上げるために、導電材１６ｃの上にメッキ、印刷、ボール搭載などの方法で、ハンダ、金、銅などの金属や、それらの複合材料、導電性ペーストなどの有機導電材料で導電材１６ｃとは別に外部電極を形成しても良い。
【００３０】
また、半導体チップ間の接続、接合は、半導体チップの導電材と、電極の材質、接続電極の数、半導体チップの面積などによって、その方式を決定するようにすれば良い。接続を金属接合とする場合は、それらの接合が必要とするエネルギー、例えば熱、超音波などを印加し、樹脂を用いた機械的な圧接をする場合は、熱、光などを印加することで達成すれば良い。必要に応じて圧力を印加して、接続を安定させるようにしても良い。
【００３１】
さらに、このエネルギー印加量を減らし、半導体チップへのダメージを減らすために、導電材や電極の表面をプラズマ処理して接合を容易にしても良い。
【００３２】
また、接続孔の内周面には絶縁膜１４を設けており、半導体チップ１０ａ、１０ｂ、１０ｃの内部に設けられた図示しない拡散層や配線層と導電材が直接接して短絡することを防止している。なお、絶縁膜３０は、絶縁性がある膜であればどのような材質であっても良いが、電極の裏面、すなわち導電材と接続される側の面に付着しないように設けることが可能であるものが好ましい。具体的には、後述する方法によって形成されるシリコン酸化膜（ＳｉＯ2）やシリコン窒化膜（ＳｉＮ）が最も好適である。
【００３３】
また、樹脂３２は、アンダーフィルと呼ばれるようなエポキシ系、シリコーン系やアクリル系の絶縁樹脂でも良いし、それらの樹脂中に導電粒子を拡散配合した異方性導電性接着材料であっても良い。異方性導電接着材料とした場合、導電性を有さない樹脂を用いる場合よりもコスト的に割高になるが、導電粒子が電極と導電材の先端部との間に介在した状態で設けることができるので、半導体チップ間の電気的接続をより確実なものにできる。なお、異方性導電性接着材料は、シート状のもの（ＡＣＦ）でも、ペースト状のもの（ＡＣＰ）でも良い。さらに、導電材１６ａ、１６ｂと、電極１２ｂ、１２ｃとの間にのみハンダ、ロウ材、異方性導電接着剤などの導電性部材を配置し、その他の部分を樹脂で覆うようにしても良い。
【００３４】
なお、半導体チップの導電材と電極の接続と同時もしくは接続後に、樹脂の硬化メカニズムに合ったエネルギーを印加し、樹脂を硬化させることが好ましい。もちろん、接続に要するエネルギー印加と兼ねても良い。
【００３５】
以上のように構成された第１の実施の形態においては、半導体チップ１０ａの図示しない配線層に接続された電極１２ａは、導電材１６ａに接続され、さらに、導電材１６ａの先端部１６２は、半導体チップ１０ａの下に位置する半導体チップ１０ｂの電極１０ｂに接続されているので、半導体チップ１０ａと半導体チップ１０ｂとは電気的に接続されることになる。また、半導体チップ１０ｂ、１０ｃも半導体チップ１０ａと同様の構成を有するので、結局のところ、積層された各半導体チップは、導電材を介して電気的に接続されることになる。なお、積層される半導体チップの個数は、３個に限られるものではなく、上記のような構造を構成することが可能であるならば１個以上何個であっても良い。また、その直下に接続孔および導電材を設ける電極の個数は、上述の構成を設けることができる限り、つまり電極の直下に接続孔を形成する際の障害物が存在しない限り何個であっても良い。
【００３６】
また、すべての電極の直下に、この構造を作成する必要がなく、上下接続の必要な場合のみ、この構成を作成するようにしても良い。
【００３７】
さらに、３個の積層のうち、上下の半導体チップのみを接続したような場合、すなわちある半導体チップの上の層と接続したい場合は、接続してない半導体チップにその半導体チップ内部には配線されないダミーの電極を形成し、その電極を介して上下の接続を行うようにしても良い。
【００３８】
くわえて、導電材に接続されるのは、金属配線層に接続されたバンプであっても良い。このようなバンプの形成方法としては、例えば、金属配線層上にポリイミド樹脂の保護層とレジストを塗布し、レジストのバンプ形成部に当たる部分だけを反応性イオン・エッチングで除去する。この後、金やインジウム（Ｉｎ）を蒸着すると、エッチングで除去した部分だけに金やインジウムの層が形成される。最後に保護層とレジストを除去する。この方法によれば、高さ１μｍ程度のバンプが形成でき、半導体装置の小型化に適応したものとなる。
【００３９】
続けて、第１の実施の形態に係る接続孔および導電材を形成する工程について、図２に従って説明する。以下のプロセスは、本来半導体チップ単品に切断される前のウェハの状態で行われる。この工程の後、半導体チップ個片切断されて積層されるようにすることが好ましい。また、積層までウェハ状態で行って、その後、積層された半導体装置全体を個片切断するようにしても良い。
【００４０】
まず、図２（Ａ）に示すように、電極１２の形成までの工程を終えた半導体チップ１０において、その裏面の接続孔を部位に対してレーザ光を照射可能な状態に配置する。次に、図２（Ｂ）に示すように、接続孔を設ける部位にレーザ光４０を照射して接続孔１８を形成する。なお、電極１２と後述する導電材１６との電気的接続を確実に行うために、電極１２の少なくとも一部分を接続孔側に露出させる必要がある。同時に、レーザ光４０の照射は、電極１２に穿孔などの損傷を与えないように注意深く行わなければならない。
【００４１】
なお、接続孔は、半導体チップの裏面側からウェット法や他のドライ法でエッチングして設けるものとしても良い。他のエッチングの場合、レーザ光を用いる方法よりも穿孔に時間を要するが電極を損傷する可能性が小さい。具体的な、他のエッチング方法としては、ウェットエッチングはＫＯＨ等のアルカリ溶液、ドライエッチングはＣＦ4等のエッチングガスを用いた方法、プラズマを用いた方法など、シリコン加工で用いられるものを用いるようにすれば良い。
【００４２】
次に、図２（Ｃ）に示すように、半導体チップ１０を酸素を含む高温雰囲気中で熱処理して、接続孔１８の内周面に露出したシリコンを酸化してシリコン酸化膜を形成する。ところで、特に図示しないが、シリコン酸化膜は接続孔の周辺などにも形成される。しかし、それが半導体チップの機能的な面に影響を及ぼすことはないので、除去等の処理は不要である。なお、接続孔の内周面のシリコン酸化膜は、ＣＶＤなど他の方法で形成しても良い。また、シリコン酸化膜の代わりにシリコン窒化膜など無機の絶縁膜やポリイミドなどの有機絶縁膜を形成しても良い。
【００４３】
次に、図２（Ｄ）に示すように、接続孔１８が露出した側の面にフォトレジストを塗布してレジスト膜４２を設け、続けてメッキを行って、接続孔１８の内部に導電材１６を設ける。なお、導電材の材質は、メッキ法に適したものであれば、ハンダ、金（Ａｕ）、銅（Ｃｕ）などどのようなものでも良い。最後に、図２（Ｅ）に示すように、レジスト膜４２を除去する。なお、接続孔１８に導電材を設ける方法は、メッキ法に限られるものではなく、例えば導電ペーストやハンダを充填して、突起形成するなど他の方法によって形成しても良い。
【００４４】
なお、第１の実施の形態の変形例として、導電材の先端部を電極の代わりに用いる構成のほかに、例えば図３に示すように、導電材１６の先端部にハンダ等により第２電極２０を別途設けても良い。この変形例によれば、半導体チップ１０の裏面に所望の大きさ、形状の電極を形成することが容易にできる。なお、第２電極の形成方法は、導電材の先端部に接続可能であれば、前述の通り印刷等どのような方法であっても良い。
【００４５】
次に、本発明の第２の実施の形態について図４に従って説明する。図４の（１）に示すように、半導体チップ１０の接続孔の内部に導電性を有する導電ボール５０を２個挿入して直列状態に設けている。導電ボールとしては、金、銅、ズズ、ハンダなどの金属製のもの、プラスチックに金属メッキを施したものなどが好ましく、自己溶融性のあるものは、加熱して、それらの導電ボール同士を接続しても良い。それらを、印刷、ボール載置技術を利用して接続孔内部に載置する。さらに、一方の導電ボール５０は、後述する方法により、電極１２に電気的に接続されているとともに、他方のものは接続孔の開口部に設けられた第２電極２０にも電気的に接続されている。さらに、導電ボール５０同士の接触部分においても電気的に接続されている。なお、接続孔の内周面側は、後述する理由により絶縁膜を設けていない。その他の構成については第１の実施の形態と同じである。
【００４６】
導電ボール５０の一形態としては、図４の（２）に示すように、芯材となる樹脂ボール５２の周囲に導電被覆５４を設け、さらにその周囲に絶縁被覆５６を設ける例について説明する。導電被覆は、ニッケル（Ｎｉ）、金（Ａｕ）などの金属で形成されている。また、絶縁被覆５６は、樹脂により形成されている。このままの状態では、導電ボールの周囲全体が絶縁被覆５６で覆われているので導電性がない。そこで、導電性が必要となる部分の絶縁被覆をレーザ光等で除去し、導電被覆５４を露出させることにより、除去部分５８のみ導電性を発揮させることができる。
【００４７】
よって、図４の（１）に示した導電ボール５０においては、２個の導電ボール５０を接続孔内に互いに接触するように、かつ下側の導電ボールが電極１２に当接するように挿入しておく。なお、第２電極２０はまだ設けない。ここで、矢印Ａに示す方向からレーザ光を２個の導電ボール５０の中心を貫くように照射し、上側の導電ボール５０の頂上とその周辺部分、２個の導電ボール５０の接触部分、下側の導電ボール５０の電極１２との接触部分、の各部分の導電被覆を除去する。これにより、これらの部分においては、絶縁被覆５６が除去されるので、第２電極２０を上側の導電ボール５０の頂上とその周辺部分に接続するように設ければ、電極１２と第２電極２０とは電気的に接続されることになる。また、樹脂ボール５０の接続孔と当接する部分においては依然として絶縁被覆が残っているので、接続孔に対する絶縁状態は保たれる。この場合、接続孔内に絶縁膜を形成する必要がない。
【００４８】
なお、接続孔の内部に設ける導電ボールの個数は、２個に限られるものではなく、電極および第２電極の双方に接続可能に設けられるのであれば何個でも良い。また、絶縁被覆は、導電ボールを接続孔の内部に挿入する際に剥離して導電被覆が露出しない程度の厚さと強度を持つことが好ましい。
【００４９】
以上のように、本発明においては、半導体チップ、特に複数の半導体チップを積層して１つの半導体装置を形成する場合において、積層された半導体チップ相互の電気的接続を行うための工程が容易になる。なお、第１の実施の形態に係る構成を有する半導体チップと、第２の実施の形態に係る構成を有する半導体チップとを適宜組み合わせて１つの半導体装置を構成するものとしても良い。
【００５０】
以上、述べた以外の内容は、第１の実施の形態で説明した内容をそのまま適用できる。
【００５１】
また、図５には、本発明のその他の実施の形態に係る半導体装置１１００を実装した回路基板１０００を示している。回路基板１０００には、例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板１０００には、例えば銅箔からなるボンディング部が所望の回路となるように形成されている。そして、ボンディング部と半導体装置１１００の外部電極とをハンダ付けや熱圧着などで機械的に接続することでそれらの電気的導通が図られる。
【００５２】
この際、半導体装置と回路基板の熱膨張係数に差がある場合は、半導体装置に熱応力の緩和手段を付加しても良い。具体的には、導電材として可撓性のある導電性ペーストを用いたり、接続孔内部に導電性を有するプラスチックに金属メッキを施したボールを充填したり、接続孔内部の絶縁膜を可撓性のあるポリイミドなどの有機膜とする等の方法を用いることができる。さらに、半導体装置の外部電極の周囲を樹脂で覆ったり、外部電極と回路基板との間に樹脂を充填するようにしても良い。このようにすることで、半導体装置を実装した回路基板の信頼性をさらに向上することができる。
【００５３】
なお、半導体装置１１００は、実装面積をベアチップにて実装する面積にまで小さくすることができるので、この回路基板１０００を電子機器に用いれば電気機器自体の小型化が図れる。また、同一面積内においては、より実装スペースを確保することができ、高機能化を図ることも可能である。
【００５４】
そして、この回路基板１０００を備える電子機器として、図６にノート型パーソナルコンピュータ１２００が示している。
【００５５】
さらに、本発明に係る半導体装置を、１つのシステムを１パッケージ化する「システム・イン・パケージ」に応用すれば、実装面積がチップサイズで済むシステムとして利用することができる。例えば、図７に示すように、積層される半導体チップをマイクロプロセッサ２００と、スタティック・ランダム・アクセス・メモリ２１０とを含むものとし、さらに、ダイナミック・ランダム・アクセス・メモリ２２０を必要枚数積層すれば、１つのコンピュータ３００とすることができる。
【００５６】
【発明の効果】
以上に説明したように、本発明によれば、拡散層を形成したシリコン基板上に配線層や絶縁層を積層させて形成するとともに、当該配線層に接続される電極を設けてなる半導体チップにおいて、一方の端部を前記半導体チップを貫通して設けられる接続孔を介して前記電極に接続して設けられるとともに、他方の端部を前記電極を設けた面と反対側の面から突出して設けられる導電材を有する構成としているため、半導体チップを積層して設けるだけで、半導体チップ同士の電気的接続を行うことができるので、半導体チップ同士を電気的に接続するための工程が不要となる。また、インターポーザを介することなく積層できるので、半導体装置の小型化にも寄与するとともに、半導体装置のコストダウンにも著しく寄与する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体チップおよびその半導体チップを用いた半導体装置を示す断面図である。
【図２】本発明の第１の実施の形態に係る半導体チップの製造工程を説明する断面図である。
【図３】本発明の第１の実施の形態に係る第２電極の変形例を示す断面図である。
【図４】本発明の第２の実施の形態に係る半導体チップの説明図であり、（１）は半導体チップの断面図であり、（２）は導電ボールの断面図である。
【図５】本発明の実施の形態に係る半導体装置を実装した回路基板の説明図である。
【図６】本発明の実施の形態に係る半導体装置を実装した回路基板を備えた電子機器の説明図である。
【図７】本発明の実施の形態に係る半導体装置よりなるコンピュータの説明図である。
【符号の説明】
１０ 半導体チップ
１０ａ 半導体チップ
１０ｂ 半導体チップ
１０ｃ 半導体チップ
１２ 電極
１２ａ 電極
１２ｂ 電極
１２ｃ 電極
１４ 絶縁膜
１６ 導電材
１６ａ 導電材
１６ｂ 導電材
１６ｃ 導電材
１６２ 先端部
１８ 貫通孔
２０ 第２電極
３０ 絶縁膜
３２ 樹脂
４０ レーザ光
４２ レジスト膜
５０ 導電ボール
５２ 樹脂ボール
５４ 導電被覆
５６ 絶縁被覆
５８ 除去部分
１００ 半導体装置
２００ マイクロプロセッサ
２１０ スタティック・ランダム・アクセス・メモリ
２２０ ダイナミック・ランダム・アクセス・メモリ
３００ コンピュータ
１０００ 回路基板
１１００ 半導体装置
１２００ ノート型パーソナルコンピュータ[0001]
BACKGROUND OF THE INVENTION
  The present invention relates to a semiconductor chip and a manufacturing method thereof, a semiconductor device, a computer, a circuit board, and an electronic device, and more particularly to a semiconductor chip suitable for stacking a plurality of semiconductor chips.
[0002]
[Prior art]
  In the field of semiconductor devices, in recent years, for the purpose of reducing the size and weight of semiconductor devices, many semiconductor chips are provided in a single package, in particular, each semiconductor chip is provided in a stacked state. Such a semiconductor device is called a multichip package (MCP) or a multichip module (MCM). A specific example of such an apparatus is the invention of Japanese Utility Model Laid-Open No. 62-158840. That is, a plurality of chips are stacked in a single ceramic package, and the electrodes of each chip are connected by wires. As another example, as in the invention of JP-A-11-135711, semiconductor chips are mounted on a wiring board called an interposer, the interposers are connected to each other, and stacked to form a single semiconductor device. Is.
[0003]
[Problems to be solved by the invention]
  However, when the semiconductor chips to be stacked are substantially the same size, in the invention of Japanese Utility Model Publication No. 62-158840, the semiconductor chip other than the semiconductor chip located at the uppermost part is a semiconductor chip whose electrode is located at the upper level. Since it is in a hidden state, bonding becomes difficult. In the invention of Japanese Patent Application Laid-Open No. 11-135711, it is easy to stack semiconductor chips of substantially the same size to form a single semiconductor device. However, each semiconductor chip is mounted on an interposer, and further, the interposer In order to secure the electrical connection between them, a more complicated manufacturing process is required than the invention of Japanese Utility Model Laid-Open No. 62-158840.
  Accordingly, the present invention has been made to solve the above-described disadvantages of the prior art, and can be stacked without using an interposer, and the stacked semiconductor chips can be electrically connected regardless of their sizes. Another object of the present invention is to provide a manufacturing method thereof, a semiconductor device, a computer, a circuit board, and an electronic device.
[0004]
[Means for Solving the Problems]
  In order to achieve the above object, the present inventionAn electrode formed on one surface of the semiconductor chip, a connection hole provided through the semiconductor chip, a first conductive material made of resin balls and filled in the connection hole, and the semiconductor chip A second conductive material formed on the other surface of the first conductive material and electrically connected via the first conductive material.
The resin ball includes a resin as a core, a conductive coating coated on the entire outer periphery of the resin, and an insulating coating coated on the entire outer periphery of the conductive coating;It is characterized by comprising.
  In the present invention configured as described above, the electrode provided on one surface of the semiconductor chip and the conductive material are electrically connected via the connection hole, thereby protruding from the other surface of the semiconductor chip of the conductive material. The part can be used as another electrode. Therefore, it is possible to ensure electrical connection to the semiconductor chip from either the front or back side of the semiconductor chip. Further, when one semiconductor device is configured by stacking a plurality of semiconductor chips, it is possible to easily secure electrical connection between adjacent semiconductor chips by using these electrodes.
[0005]
  In the semiconductor chip, a second electrode different from the electrode is provided on the other surface of the semiconductor chip.
[0006]
  In the present invention configured as described above, another electrode can be appropriately formed according to the interval, arrangement, etc. between the electrodes of the adjacent semiconductor chips, so that the electrical connection between the semiconductor chips can be more reliably ensured. .
[0007]
  In the semiconductor chip, stress relaxation means is formed on the semiconductor chip.
[0008]
  In the present invention configured as described above, external stress applied to the semiconductor chip can be absorbed by the stress relaxation means.
[0009]
  Further, in the semiconductor device, a plurality of the semiconductor chips described above are stacked, and formed on the second semiconductor chip and the conductive material formed on the first semiconductor chip among the plurality of semiconductor chips. The electrode is connected to the electrode.
[0010]
  In the present invention configured as described above, the electrical connection between the semiconductor chips can be ensured only by stacking the semiconductor chips. In addition, it is preferable that the arrangement | positioning and height of the electrode of each semiconductor chip and another electrode are the same.
[0011]
  Further, the computer has at least one semiconductor device described above, and the plurality of layers of semiconductor chips include at least one microprocessor, at least one static random access memory, and at least one dynamic random memory. And an access memory.
[0012]
  In the present invention configured as described above, since the semiconductor device itself has a configuration as an independent computer, it is possible to provide a computer having a required mounting area close to a bare chip.
[0013]
  Further, the above-described semiconductor device is mounted on a circuit board.
[0014]
  In the present invention configured as described above, since the mounting area required for the semiconductor device described above is equivalent to a bare chip, it is possible to provide a circuit board that is smaller than the conventional one.
[0015]
  In addition, an electronic apparatus has the above circuit board.
[0016]
  In the present invention configured as described above, since the circuit board that is smaller than the conventional one is used, it is easy to reduce the size of the electronic device itself.
[0017]
  In addition, a first step of drilling a connection hole from the surface opposite to the surface on which the electrode is provided to the semiconductor chip provided with the electrode to the electrode;A second step of providing a conductive material made of a resin ball in the connection hole; a third step of irradiating a laser beam in the vicinity of the approximate center of the resin ball;A fourth step of providing another electrode connected to an end portion of the opposite surface of the conductive material, and a method of manufacturing a semiconductor chip having at least
The resin ball of the second step is a resin as a core, a conductive coating coated on the entire outer periphery of the resin, an insulating coating coated on the entire outer periphery of the conductive coating,It is characterized by comprising.
[0018]
  In the present invention configured as described above, the electrodes provided on the front and back surfaces of one semiconductor chip can be electrically connected by the conductive ball. Therefore, it is possible to ensure electrical connection to the semiconductor chip from either the front or back side of the semiconductor chip. Further, when one semiconductor device is configured by stacking a plurality of semiconductor chips, it is possible to easily secure electrical connection between adjacent semiconductor chips by using these electrodes. Note that a part of the conductive ball may protrude from the connection hole.
[0019]
  In the method for manufacturing a semiconductor chip, the semiconductor chip is perforated by irradiating a laser beam.
[0020]
  In the present invention configured as described above, the connection hole can be provided quickly. Further, even when the semiconductor chip is thick, the connection hole can be easily provided.
[0021]
  Further, in the semiconductor chip manufacturing method, the semiconductor chip is perforated by etching.
[0022]
  In the present invention configured as described above, a minute connection hole can be easily provided.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
  Hereinafter, preferred embodiments of a wiring board or a manufacturing method thereof, a semiconductor device, a computer, a circuit board, and an electronic device according to the present invention will be described in detail with reference to the accompanying drawings.
[0024]
  FIG. 1 is a cross-sectional view showing a semiconductor chip and a semiconductor device using the semiconductor chip according to the first embodiment of the present invention. FIG. 2 is a cross-sectional view for explaining the manufacturing process of the semiconductor chip according to the first embodiment of the present invention. FIG. 3 is a sectional view showing a modification of the second electrode according to the first embodiment of the present invention. FIG. 4 is an explanatory view of a semiconductor chip according to the second embodiment of the present invention, (1) is a cross-sectional view of the semiconductor chip, and (2) is a cross-sectional view of a conductive ball. FIG. 5 is an explanatory diagram of a circuit board on which the semiconductor device according to the embodiment of the present invention is mounted. Further, FIG. 6 is an explanatory diagram of an electronic apparatus provided with a circuit board on which the semiconductor device according to the embodiment of the present invention is mounted. In addition, FIG. 7 is an explanatory diagram of a computer including the semiconductor device according to the embodiment of the present invention.
[0025]
  First, a first embodiment of the present invention will be described. As shown in FIG. 1, in the semiconductor device 100 according to this embodiment, the semiconductor chips 10a, 10b, and 10c are in a state in which the active element forming surface (hereinafter referred to as an active surface) provided with the electrodes 12 faces upward. The structure is laminated. The electrode 12 is connected to a wiring layer (not shown) of the semiconductor chips 10a, 10b, and 10c and serves as an external electrode. A resin 32 is provided between the stacked semiconductor chips 10. Further, an insulating film 30 for protecting the active surface is provided on the active surface of the uppermost semiconductor chip 10. The insulating film 30 may be formed and used in the semiconductor wafer manufacturing stage, as will be described later, formed during the semiconductor wafer manufacturing process. The insulating film 30 may be provided after being divided into semiconductor chips. As shown in FIG. 1, it is preferable that at least the active elements are formed on the surface of the semiconductor chip 10a facing the outside environment. As shown in FIG. 1, it may be formed even on the electrode 12a.
[0026]
  Further, an insulating film may be formed on the electrode 12a, the entire active surface of the semiconductor chip 10a, or the side surface of the obtained semiconductor device by post-processing such as potting, vapor deposition, transfer molding or the like. The electrode 12 is generally used as an electrode or wiring of a semiconductor chip such as aluminum (Al), aluminum-silicon (Al-Si), copper (Cu), aluminum-silicon-copper (Al-Si-Cu). Any material can be used as long as it is. Further, a metal layer generally known as an under bump metal (for example, Ti—W, Pt—Au, etc.) is formed on the electrode connected to the conductive material 16 so that the connection can be easily and stably performed. Ni, Cu-Au, etc.) are preferably formed.
[0027]
  A connection hole is formed immediately below the electrodes 12a, 12b, and 12c. Conductive materials 16a, 16b, and 16c are provided in the connection hole in a state of being connected to the electrodes 12a, 12b, and 12c, respectively, and the tip 162 protrudes from the surface opposite to the active surface. Is formed. Further, the tip 162 is an electrode of the semiconductor chip located below, for example, the tip 162 of the conductive material 16a of the semiconductor chip 10a is connected to the electrode 12b of the semiconductor chip 10b. Therefore, it can be said that the front-end | tip part 162 has played the role as a connection electrode between semiconductor chips.
[0028]
  The conductive material 16 may be any material as long as it has conductivity, but can be easily filled in the connection hole by a method described later, for example, copper (Cu), gold (Au), solder. A metal such as a metal paste (conductive paste) or the like is preferable. Further, low resistance polycrystalline silicon or the like may be filled. In addition, the tip 162 of the conductive material 16c of the semiconductor chip 10c located at the bottom may be used as an external electrode for connection to a substrate or the like. Further, it is preferable that the connection hole is formed avoiding a portion provided with a diffusion layer or a wiring layer formed inside the semiconductor chip. In order to prevent a short circuit between the external electrode, the conductive material 16c, and the semiconductor chip 10c when the external electrode is connected to an external device, the insulating film is provided on the back surface of the semiconductor chip 10c other than the conductive material 16c. You may form by the method similar to.
[0029]
  Furthermore, in order to improve the connectivity between the external electrode and the external device, a metal such as solder, gold or copper, a composite material thereof, a conductive material or the like can be obtained by plating, printing, or ball mounting on the conductive material 16c. An external electrode may be formed separately from the conductive material 16c with an organic conductive material such as a conductive paste.
[0030]
  Further, the connection and bonding between the semiconductor chips may be determined in accordance with the conductive material of the semiconductor chip, the material of the electrodes, the number of connection electrodes, the area of the semiconductor chip, and the like. When the connection is metal bonding, the energy required for the bonding, such as heat and ultrasonic waves, is applied. When mechanical pressure welding using resin is applied, heat, light, etc. are applied. It only has to be achieved. Pressure may be applied as necessary to stabilize the connection.
[0031]
  Further, in order to reduce the amount of energy applied and reduce damage to the semiconductor chip, the surface of the conductive material or electrode may be plasma treated to facilitate bonding.
[0032]
  In addition, an insulating film 14 is provided on the inner peripheral surface of the connection hole to prevent a short circuit due to direct contact between a diffusion layer or a wiring layer (not shown) provided in the semiconductor chips 10a, 10b, and 10c and a conductive material. doing. The insulating film 30 may be made of any material as long as it has an insulating property, but can be provided so as not to adhere to the back surface of the electrode, that is, the surface connected to the conductive material. Some are preferred. Specifically, a silicon oxide film (SiO 2) formed by a method described later.2And silicon nitride (SiN) are most preferred.
[0033]
  The resin 32 may be an epoxy-based, silicone-based or acrylic-based insulating resin called underfill, or may be an anisotropic conductive adhesive material in which conductive particles are diffusion-mixed in these resins. . When an anisotropic conductive adhesive material is used, the cost is higher than when using a resin having no electrical conductivity, but the conductive particles are provided between the electrode and the tip of the conductive material. Thus, the electrical connection between the semiconductor chips can be made more reliable. The anisotropic conductive adhesive material may be a sheet (ACF) or a paste (ACP). Furthermore, a conductive member such as solder, brazing material, or anisotropic conductive adhesive may be disposed only between the conductive materials 16a and 16b and the electrodes 12b and 12c, and other portions may be covered with resin. .
[0034]
  Note that it is preferable to cure the resin by applying energy suitable for the curing mechanism of the resin simultaneously with or after the connection of the conductive material and the electrode of the semiconductor chip. Of course, it may also serve as energy application required for connection.
[0035]
  In the first embodiment configured as described above, the electrode 12a connected to the wiring layer (not shown) of the semiconductor chip 10a is connected to the conductive material 16a, and the tip 162 of the conductive material 16a is Since it is connected to the electrode 10b of the semiconductor chip 10b located under the semiconductor chip 10a, the semiconductor chip 10a and the semiconductor chip 10b are electrically connected. Further, since the semiconductor chips 10b and 10c have the same configuration as the semiconductor chip 10a, eventually, the stacked semiconductor chips are electrically connected via a conductive material. Note that the number of stacked semiconductor chips is not limited to three, and may be one or more as long as the structure as described above can be configured. In addition, the number of electrodes in which the connection hole and the conductive material are provided immediately below is as long as the above-described configuration can be provided, that is, as long as there is no obstacle when the connection hole is formed immediately below the electrode. Also good.
[0036]
  Further, it is not necessary to create this structure directly below all the electrodes, and this configuration may be created only when vertical connection is necessary.
[0037]
  Furthermore, when only the upper and lower semiconductor chips of the three stacked layers are connected, that is, when it is desired to connect to the upper layer of a certain semiconductor chip, the semiconductor chip that is not connected is not wired inside the semiconductor chip. A dummy electrode may be formed, and the upper and lower connections may be made through the electrode.
[0038]
  In addition, the bump connected to the metal wiring layer may be connected to the conductive material. As a method of forming such a bump, for example, a protective layer of polyimide resin and a resist are applied on a metal wiring layer, and only a portion corresponding to the bump forming portion of the resist is removed by reactive ion etching. Thereafter, when gold or indium (In) is deposited, a gold or indium layer is formed only in the portion removed by etching. Finally, the protective layer and the resist are removed. According to this method, a bump having a height of about 1 μm can be formed, which is suitable for downsizing of a semiconductor device.
[0039]
  Subsequently, a process of forming the connection hole and the conductive material according to the first embodiment will be described with reference to FIG. The following process is originally performed in the state of the wafer before being cut into single semiconductor chips. After this step, the semiconductor chips are preferably cut and stacked. Alternatively, the stacking may be performed in a wafer state, and then the entire stacked semiconductor device may be cut into individual pieces.
[0040]
  First, as shown in FIG. 2A, in the semiconductor chip 10 after the steps up to the formation of the electrode 12, the connection holes on the back surface thereof are arranged in a state where the laser beam can be irradiated to the part. Next, as shown in FIG. 2 (B), the connection hole 18 is formed by irradiating the portion where the connection hole is provided with the laser beam 40. Note that at least a part of the electrode 12 needs to be exposed to the connection hole side in order to ensure electrical connection between the electrode 12 and the conductive material 16 described later. At the same time, the irradiation of the laser beam 40 must be performed carefully so as not to damage the electrode 12 such as perforations.
[0041]
  Note that the connection hole may be provided by etching from the back side of the semiconductor chip by a wet method or another dry method. In the case of other etching, the drilling takes more time than the method using laser light, but the possibility of damaging the electrode is small. Specifically, as other etching methods, wet etching is an alkaline solution such as KOH, and dry etching is CF.FourWhat is used in silicon processing such as a method using an etching gas such as a method using plasma or the like may be used.
[0042]
  Next, as shown in FIG. 2C, the semiconductor chip 10 is heat-treated in a high temperature atmosphere containing oxygen to oxidize silicon exposed on the inner peripheral surface of the connection hole 18 to form a silicon oxide film. Incidentally, although not particularly shown, the silicon oxide film is also formed around the connection hole. However, since it does not affect the functional surface of the semiconductor chip, processing such as removal is unnecessary. The silicon oxide film on the inner peripheral surface of the connection hole may be formed by other methods such as CVD. In place of the silicon oxide film, an inorganic insulating film such as a silicon nitride film or an organic insulating film such as polyimide may be formed.
[0043]
  Next, as shown in FIG. 2D, a photoresist is applied to the surface on which the connection hole 18 is exposed to provide a resist film 42, followed by plating, and a conductive material is formed inside the connection hole 18. 16 is provided. The conductive material may be any material such as solder, gold (Au), copper (Cu), etc., as long as it is suitable for the plating method. Finally, as shown in FIG. 2E, the resist film 42 is removed. The method of providing the conductive material in the connection hole 18 is not limited to the plating method, and may be formed by other methods such as filling a conductive paste or solder and forming a protrusion.
[0044]
  As a modification of the first embodiment, in addition to the configuration in which the tip of the conductive material is used instead of the electrode, for example, as shown in FIG. 20 may be provided separately. According to this modification, it is possible to easily form an electrode having a desired size and shape on the back surface of the semiconductor chip 10. Note that the second electrode may be formed by any method such as printing as long as it can be connected to the tip of the conductive material.
[0045]
  Next, a second embodiment of the present invention will be described with reference to FIG. As shown in FIG. 4A, two conductive balls 50 having conductivity are inserted into the connection holes of the semiconductor chip 10 and provided in series. Conductive balls are preferably made of metal such as gold, copper, tin, or solder, or plastic plated with metal, and those that are self-melting are heated to connect the conductive balls together. You may do it. They are placed inside the connection holes using printing and ball placement techniques. Furthermore, one conductive ball 50 is electrically connected to the electrode 12 by a method described later, and the other is electrically connected to the second electrode 20 provided in the opening of the connection hole. ing. Further, the contact portions between the conductive balls 50 are also electrically connected. Note that an insulating film is not provided on the inner peripheral surface side of the connection hole for the reason described later. Other configurations are the same as those in the first embodiment.
[0046]
  As an example of the conductive ball 50, as shown in FIG. 4B, an example in which a conductive coating 54 is provided around a resin ball 52 serving as a core and an insulating coating 56 is provided around the conductive coating 54 will be described. The conductive coating is formed of a metal such as nickel (Ni) or gold (Au). The insulating coating 56 is made of resin. In this state, since the entire periphery of the conductive ball is covered with the insulating coating 56, there is no conductivity. Therefore, the conductive coating 54 is exposed by removing the insulating coating of the portion that requires electrical conductivity with a laser beam or the like and exposing the conductive coating 54, so that only the removed portion 58 can exhibit electrical conductivity.
[0047]
  Therefore, in the conductive ball 50 shown in FIG. 4A, the two conductive balls 50 are inserted into the connection holes so that the lower conductive balls come into contact with the electrode 12. Keep it. The second electrode 20 is not yet provided. Here, laser light is irradiated from the direction indicated by the arrow A so as to penetrate the centers of the two conductive balls 50, the top of the upper conductive ball 50 and its peripheral portion, the contact portion of the two conductive balls 50, the bottom The conductive coating of each part of the side conductive ball 50 in contact with the electrode 12 is removed. As a result, since the insulating coating 56 is removed in these portions, if the second electrode 20 is provided so as to be connected to the top of the upper conductive ball 50 and its peripheral portion, the electrode 12 and the second electrode 20 are provided. Are electrically connected. Further, since the insulating coating still remains in the portion of the resin ball 50 that contacts the connection hole, the insulation state with respect to the connection hole is maintained. In this case, it is not necessary to form an insulating film in the connection hole.
[0048]
  The number of conductive balls provided in the connection hole is not limited to two, and any number may be used as long as it can be connected to both the electrode and the second electrode. The insulating coating preferably has such a thickness and strength that the conductive coating is peeled off when the conductive ball is inserted into the connection hole and the conductive coating is not exposed.
[0049]
  As described above, in the present invention, in the case of forming a semiconductor device by stacking a plurality of semiconductor chips, in particular, a plurality of semiconductor chips, a process for performing electrical connection between the stacked semiconductor chips is facilitated. Become. Note that one semiconductor device may be configured by appropriately combining the semiconductor chip having the configuration according to the first embodiment and the semiconductor chip having the configuration according to the second embodiment.
[0050]
  The contents described above in the first embodiment can be applied as they are to the contents other than those described above.
[0051]
  FIG. 5 shows a circuit board 1000 on which a semiconductor device 1100 according to another embodiment of the present invention is mounted. As the circuit board 1000, an organic substrate such as a glass epoxy substrate is generally used. The circuit board 1000 is formed with a bonding portion made of, for example, copper foil so as to form a desired circuit. The bonding portion and the external electrode of the semiconductor device 1100 are mechanically connected to each other by soldering, thermocompression bonding, or the like, thereby achieving electrical connection therebetween.
[0052]
  At this time, if there is a difference in the thermal expansion coefficient between the semiconductor device and the circuit board, thermal stress relaxation means may be added to the semiconductor device. Specifically, a flexible conductive paste is used as the conductive material, the conductive hole is filled with a metal-plated ball of plastic, or the insulating film inside the connection hole is flexible. For example, a method of forming an organic film such as a flexible polyimide film can be used. Furthermore, the periphery of the external electrode of the semiconductor device may be covered with resin, or the resin may be filled between the external electrode and the circuit board. By doing so, the reliability of the circuit board on which the semiconductor device is mounted can be further improved.
[0053]
  Note that since the mounting area of the semiconductor device 1100 can be reduced to a mounting area with a bare chip, if the circuit board 1000 is used for an electronic device, the electric device itself can be downsized. In addition, in the same area, more mounting space can be secured and higher functionality can be achieved.
[0054]
  A notebook personal computer 1200 is shown in FIG. 6 as an electronic device including the circuit board 1000.
[0055]
  Furthermore, if the semiconductor device according to the present invention is applied to “system-in-package” in which one system is packaged, it can be used as a system that requires only a chip size for the mounting area. For example, as shown in FIG. 7, if the stacked semiconductor chips include a microprocessor 200 and a static random access memory 210, and further, a required number of dynamic random access memories 220 are stacked, One computer 300 can be used.
[0056]
【The invention's effect】
  As described above, according to the present invention, in a semiconductor chip formed by laminating a wiring layer or an insulating layer on a silicon substrate on which a diffusion layer is formed, and providing an electrode connected to the wiring layer One end is provided to be connected to the electrode through a connection hole provided through the semiconductor chip, and the other end is provided to protrude from the surface opposite to the surface on which the electrode is provided. Since the semiconductor chip can be electrically connected to each other simply by stacking the semiconductor chips, a process for electrically connecting the semiconductor chips is not necessary. . In addition, since the layers can be stacked without using an interposer, it contributes to downsizing of the semiconductor device and significantly contributes to cost reduction of the semiconductor device.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a semiconductor chip and a semiconductor device using the semiconductor chip according to a first embodiment of the present invention.
FIG. 2 is a cross-sectional view illustrating a manufacturing step of the semiconductor chip according to the first embodiment of the invention.
FIG. 3 is a cross-sectional view showing a modification of the second electrode according to the first embodiment of the present invention.
4A and 4B are explanatory diagrams of a semiconductor chip according to a second embodiment of the present invention, in which FIG. 4A is a cross-sectional view of the semiconductor chip, and FIG. 4B is a cross-sectional view of a conductive ball.
FIG. 5 is an explanatory diagram of a circuit board on which a semiconductor device according to an embodiment of the present invention is mounted.
FIG. 6 is an explanatory diagram of an electronic apparatus including a circuit board on which a semiconductor device according to an embodiment of the present invention is mounted.
FIG. 7 is an explanatory diagram of a computer including a semiconductor device according to an embodiment of the present invention.
[Explanation of symbols]
10 Semiconductor chip
10a Semiconductor chip
10b Semiconductor chip
10c Semiconductor chip
12 electrodes
12a electrode
12b electrode
12c electrode
14 Insulating film
16 Conductive material
16a Conductive material
16b Conductive material
16c conductive material
162 Tip
18 Through hole
20 Second electrode
30 Insulating film
32 resin
40 Laser light
42 Resist film
50 Conductive ball
52 Resin balls
54 Conductive coating
56 Insulation coating
58 Removal part
100 Semiconductor device
200 microprocessor
210 Static random access memory
220 dynamic random access memory
300 computers
1000 circuit board
1100 Semiconductor device
1200 notebook personal computer

Claims (10)

半導体チップの一方の面に形成されてなる電極と、An electrode formed on one surface of the semiconductor chip;
前記半導体チップを貫通して設けられた接続孔と、A connection hole provided through the semiconductor chip;
前記接続孔内に充填された、樹脂ボールからなる第一の導電材とA first conductive material made of resin balls, filled in the connection hole;
前記半導体チップの他方の面に形成され、前記第一の導電材を介して電気的に接続された第二の導電材と、A second conductive material formed on the other surface of the semiconductor chip and electrically connected via the first conductive material;
を含む、半導体チップであつて、Including a semiconductor chip,
前記樹脂ボ−ルは、The resin ball is
芯材となる樹脂と、A resin as a core material;
前記樹脂の外側周囲全面に被覆された導電被覆と、A conductive coating coated on the entire outer periphery of the resin;
前記導電被覆の外側周囲全面に被覆された絶縁被覆と、An insulating coating coated on the entire outer periphery of the conductive coating;
を含む、半導体チップ。Including a semiconductor chip. 前記半導体チップの他方の面に前記電極と異なる第２の電極を設けたことを特徴とする請求項１に記載の半導体チップ。  The semiconductor chip according to claim 1, wherein a second electrode different from the electrode is provided on the other surface of the semiconductor chip. 前記半導体チップには、応力緩和手段が形成されてなることを特徴とする請求項１乃至請求項２のいずれかに記載の半導体チップ。  The semiconductor chip according to claim 1, wherein stress relaxation means is formed on the semiconductor chip. 請求項１乃至請求項３のいずれかに記載の半導体チップが複数層積層されてなり、複数層の半導体チップのうち第１の半導体チップに形成された導電材と第２の半導体チップに形成された電極とが接続してなることを特徴とする半導体装置。  A plurality of the semiconductor chips according to any one of claims 1 to 3 are stacked, and the conductive material formed on the first semiconductor chip and the second semiconductor chip among the plurality of semiconductor chips are formed. A semiconductor device characterized by being connected to an electrode. 請求項４に記載の半導体装置を少なくとも１つ有するとともに、前記複数層の半導体チップは、少なくとも１つのマイクロプロセッサと、少なくとも１つのスタティック・ランダム・アクセス・メモリと、少なくとも１つのダイナミック・ランダム・アクセス・メモリと、を含んでなることを特徴とするコンピュータ。  5. The semiconductor device according to claim 4, wherein the plurality of semiconductor chips includes at least one microprocessor, at least one static random access memory, and at least one dynamic random access. A computer comprising a memory. 請求項４に記載の半導体装置が実装されてなることを特徴とする回路基板。  A circuit board on which the semiconductor device according to claim 4 is mounted. 請求項６に記載の回路基板を有することを特徴とする電子機器。  An electronic apparatus comprising the circuit board according to claim 6. 電極を設けた半導体チップに当該電極を設けた面と反対側の面から当該電極に至る接続孔を穿設する第１の工程と、
前記接続孔内に樹脂ボ−ルからなる導電材を充填する第２の工程と、
前記樹脂ボ−ルの略中心付近にレ−ザ−光を照射する第３の工程と、
前記導電材の前記反対側の面の端部に接続される別の電極を設ける第４の工程と、
を少なくとも有する、半導体チップの製造方法であって、
前記第２の工程の樹脂ボ−ルは芯材となる樹脂と、
前記樹脂の外側周囲全面に被覆された導電被覆と、
前記導電被覆の外側周囲全面に被覆された絶縁被覆と、
を含む導体チップの製造方法。A first step of drilling a connection hole from the surface opposite to the surface on which the electrode is provided to the semiconductor chip provided with the electrode to the electrode;
A second step of filling the connection hole with a conductive material made of a resin ball;
A third step of irradiating a laser beam near the substantial center of the resin ball;
A fourth step of providing another electrode connected to an end of the opposite surface of the conductive material;
At least having a method for manufacturing a semiconductor chip,
The resin ball in the second step is a resin as a core material;
A conductive coating coated on the entire outer periphery of the resin;
An insulating coating coated on the entire outer periphery of the conductive coating;
The manufacturing method of the conductor chip containing this . レーザ光線を照射することにより前記半導体チップに穿孔することを特徴とする請求項８に記載の半導体チップの製造方法。  9. The method of manufacturing a semiconductor chip according to claim 8, wherein the semiconductor chip is perforated by irradiation with a laser beam. エッチングにより前記半導体チップに穿孔することを特徴とする請求項８に記載の半導体チップの製造方法。  9. The method of manufacturing a semiconductor chip according to claim 8, wherein the semiconductor chip is perforated by etching.
JP24161799A 1999-08-27 1999-08-27 Semiconductor chip and manufacturing method thereof, semiconductor device, computer, circuit board, and electronic device Expired - Lifetime JP3687435B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24161799A JP3687435B2 (en) 1999-08-27 1999-08-27 Semiconductor chip and manufacturing method thereof, semiconductor device, computer, circuit board, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24161799A JP3687435B2 (en) 1999-08-27 1999-08-27 Semiconductor chip and manufacturing method thereof, semiconductor device, computer, circuit board, and electronic device

Publications (2)

Publication Number Publication Date
JP2001068618A JP2001068618A (en) 2001-03-16
JP3687435B2 true JP3687435B2 (en) 2005-08-24

Family

ID=17077001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24161799A Expired - Lifetime JP3687435B2 (en) 1999-08-27 1999-08-27 Semiconductor chip and manufacturing method thereof, semiconductor device, computer, circuit board, and electronic device

Country Status (1)

Country Link
JP (1) JP3687435B2 (en)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI232560B (en) 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
TWI229435B (en) 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
US7399683B2 (en) 2002-06-18 2008-07-15 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device
JP2004095849A (en) * 2002-08-30 2004-03-25 Fujikura Ltd Method for manufacturing semiconductor substrate with through electrode, and method for manufacturing semiconductor device with through electrode
TWI227550B (en) 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
US6790775B2 (en) * 2002-10-31 2004-09-14 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
JP4401181B2 (en) 2003-08-06 2010-01-20 三洋電機株式会社 Semiconductor device and manufacturing method thereof
US7371676B2 (en) 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
US7393770B2 (en) 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
JP5222459B2 (en) * 2005-10-18 2013-06-26 新光電気工業株式会社 Semiconductor chip manufacturing method, multichip package
US7307348B2 (en) 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
TWI324800B (en) 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device
US7659612B2 (en) 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
JP4773307B2 (en) 2006-09-15 2011-09-14 Ｏｋｉセミコンダクタ株式会社 Manufacturing method of semiconductor device
KR100826979B1 (en) 2006-09-30 2008-05-02 주식회사 하이닉스반도체 Stack package and method for fabricating the same
JP5194537B2 (en) * 2007-04-23 2013-05-08 株式会社デンソー Semiconductor device and manufacturing method thereof
JP2008305938A (en) 2007-06-07 2008-12-18 Toshiba Corp Semiconductor device, and manufacturing method thereof
JP4484923B2 (en) * 2007-12-27 2010-06-16 株式会社日立製作所 Processor
KR101078735B1 (en) * 2009-07-07 2011-11-02 주식회사 하이닉스반도체 Semiconductor package and method of manufacturing the same
KR101692434B1 (en) * 2010-06-28 2017-01-18 삼성전자주식회사 Semiconductor device and method of manufacturing the same
JP2012138401A (en) * 2010-12-24 2012-07-19 Elpida Memory Inc Semiconductor device manufacturing method
JP2014063974A (en) * 2012-08-27 2014-04-10 Ps4 Luxco S A R L Chip laminate, semiconductor device including chip laminate and semiconductor device manufacturing method
JP2015023235A (en) 2013-07-23 2015-02-02 株式会社東芝 Semiconductor device and manufacturing method of the same

Also Published As

Publication number Publication date
JP2001068618A (en) 2001-03-16

Similar Documents

Publication Publication Date Title
JP3687435B2 (en) Semiconductor chip and manufacturing method thereof, semiconductor device, computer, circuit board, and electronic device
JP3684978B2 (en) SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE
JP3879816B2 (en) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, LAMINATED SEMICONDUCTOR DEVICE, CIRCUIT BOARD AND ELECTRONIC DEVICE
JP4145301B2 (en) Semiconductor device and three-dimensional mounting semiconductor device
JP4594934B2 (en) Integrated electronic chip and interconnect device, and method for manufacturing the same
US7397129B2 (en) Interposers with flexible solder pad elements
JP3186941B2 (en) Semiconductor chips and multi-chip semiconductor modules
JP3778256B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JP4380130B2 (en) Semiconductor device
EP1662566A2 (en) Semiconductor device and method of fabricating the same
JP2006286677A (en) Semiconductor device and its manufacturing method
JP2006019433A (en) Semiconductor device and manufacturing method thereof
JPH1154649A (en) Semiconductor device and manufacture thereof
JP2005340389A (en) Semiconductor device and manufacturing method thereof
JP2002184904A (en) Semiconductor device and method for manufacturing the same
JP2010074194A (en) Semiconductor device, and method of manufacturing the same
JP2001135663A (en) Semiconductor device and its manufacturing method
TW200903763A (en) Inter-connecting structure for semiconductor device package and method of the same
JP2002305282A (en) Semiconductor element and structure for connecting the same, and semiconductor device with stacked semiconductor elements
JP2004165189A (en) Semiconductor device and method of manufacturing the same
CN110854093A (en) Three-dimensional laminated packaging structure and manufacturing method thereof
JP2005005632A (en) Chip-like electronic component, its manufacturing method, and its packaging structure
JP2007142026A (en) Interposer and method of manufacturing same, and semiconductor device
JP5171726B2 (en) Semiconductor device
JP2001085600A (en) Semiconductor chip, multichip package, semiconductor device, and electronic apparatus

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050530

R150 Certificate of patent or registration of utility model

Ref document number: 3687435

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090617

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100617

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110617

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110617

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120617

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130617

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130617

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term