JP2001068618A - Semiconductor chip and its manufacture, semiconductor device, computer, circuit board and electronic equipment - Google Patents
Semiconductor chip and its manufacture, semiconductor device, computer, circuit board and electronic equipmentInfo
- Publication number
- JP2001068618A JP2001068618A JP24161799A JP24161799A JP2001068618A JP 2001068618 A JP2001068618 A JP 2001068618A JP 24161799 A JP24161799 A JP 24161799A JP 24161799 A JP24161799 A JP 24161799A JP 2001068618 A JP2001068618 A JP 2001068618A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- electrode
- semiconductor
- conductive material
- connection hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体チップおよ
びその製造方法、半導体装置、コンピュータ、回路基板
ならびに電子機器に係り、特に複数の半導体チップを積
層して用いるのに好適なものに関する。The present invention relates to a semiconductor chip and a method for manufacturing the same, a semiconductor device, a computer, a circuit board, and an electronic apparatus, and more particularly to a semiconductor chip suitable for stacking a plurality of semiconductor chips.
【０００２】[0002]
【従来の技術】半導体装置の分野においては、近年半導
体装置の小型化、軽量化を目的として、単一のパッケー
ジ内に複数の半導体チップを設ける、特に各半導体チッ
プを積層状態に設けるものが多く開発されてきた。この
ような半導体装置は、マルチチップパッケージ（ＭＣ
Ｐ）、またはマルチチップモジュール（ＭＣＭ）と呼ば
れている。このような装置の具体的な例としては、実開
昭６２−１５８８４０号の発明が挙げられる。すなわ
ち、単一のセラミック・パッケージにおいて複数のチッ
プを積層し、各チップの電極をワイヤーで接続するもの
である。また、別な事例として、特開平１１−１３５７
１１号の発明のように、インターポーザと呼ばれる配線
基板に半導体チップを実装し、インターポーザ同士を相
互に接続するとともに、積層して単一の半導体装置とす
るものである。2. Description of the Related Art In the field of semiconductor devices, in recent years, in order to reduce the size and weight of semiconductor devices, a plurality of semiconductor chips are provided in a single package, and in particular, many semiconductor chips are provided in a stacked state. Has been developed. Such a semiconductor device is a multi-chip package (MC
P), or multi-chip module (MCM). A specific example of such a device is the invention disclosed in Japanese Utility Model Laid-Open No. Sho 62-158840. That is, a plurality of chips are stacked in a single ceramic package, and the electrodes of each chip are connected by wires. Another example is disclosed in Japanese Patent Application Laid-Open No. 11-1357.
As in the invention of No. 11, a semiconductor chip is mounted on a wiring board called an interposer, and the interposers are connected to each other and stacked to form a single semiconductor device.
【０００３】[0003]
【発明が解決しようとする課題】ところが、積層される
半導体チップの大きさが略同一の場合、実開昭６２−１
５８８４０号の発明においては、最上部に位置する半導
体チップ以外のものは、その電極が上位に位置する半導
体チップで隠された状態になるので、ボンディングが困
難となる。また、特開平１１−１３５７１１号の発明に
おいては、略同一の大きさの半導体チップを積層して単
一の半導体装置とすることは容易にできるが、各半導体
チップをインターポーザに実装し、さらにインターポー
ザ間の電気的接続を確保するために、実開昭６２−１５
８８４０号の発明よりも複雑な製造工程を要することに
なる。そこで、本発明は、前記した従来技術の欠点を解
消するためになされたもので、インターポーザを介する
ことなく積層可能であり、積層した半導体チップをその
大きさに関係なく電気的に接続できる半導体チップおよ
びその製造方法、半導体装置、コンピュータ、回路基板
ならびに電子機器を提供することを目的としている。However, in the case where the size of the semiconductor chips to be stacked is substantially the same, the actual size of the semiconductor chip is as follows.
In the invention of No. 58840, bonding becomes difficult since the electrodes other than the uppermost semiconductor chip are hidden by the uppermost semiconductor chip. In the invention of Japanese Patent Application Laid-Open No. 11-135711, it is easy to stack semiconductor chips of substantially the same size to form a single semiconductor device. However, each semiconductor chip is mounted on an interposer, and the interposer is further mounted. In order to secure the electrical connection between
This requires a more complicated manufacturing process than the invention of No. 8840. Therefore, the present invention has been made to solve the above-described drawbacks of the prior art, and a semiconductor chip which can be stacked without an interposer and which can electrically connect the stacked semiconductor chips regardless of their size. It is an object of the present invention to provide a method of manufacturing the same, a semiconductor device, a computer, a circuit board, and an electronic device.
【０００４】[0004]
【課題を解決するための手段】本発明は、上記の目的を
達成するために、電極が形成されてなる半導体チップに
おいて、前記半導体チップの一方の面に形成されてなる
前記電極と、他方の面に形成されてなる導電材と、が前
記半導体チップを貫通して設けられる接続孔を介して接
続してなることを特徴とするものとした。このように構
成した本発明においては、半導体チップの一方の面に設
けられた電極と導電材を接続孔を介して電気的接続する
ことにより、当該導電材の半導体チップの他方の面から
突出した部分を別の電極として用いることができる。よ
って、半導体チップに対する電気的接続の確保が半導体
チップの表裏両面のどちら側からでも可能となる。ま
た、複数の半導体チップを積層して１つの半導体装置を
構成する場合に、これら電極を用いることにより、隣接
する半導体チップ間の電気的接続を確保することが容易
にできる。SUMMARY OF THE INVENTION In order to achieve the above object, the present invention provides a semiconductor chip having electrodes formed thereon, wherein the electrodes formed on one surface of the semiconductor chip are connected to the other electrode. A conductive material formed on the surface is connected through a connection hole provided through the semiconductor chip. In the present invention configured as described above, the electrode provided on one surface of the semiconductor chip and the conductive material are electrically connected through the connection hole, so that the conductive material protrudes from the other surface of the semiconductor chip. The part can be used as another electrode. Therefore, electrical connection to the semiconductor chip can be ensured from both the front and back surfaces of the semiconductor chip. In the case where one semiconductor device is formed by stacking a plurality of semiconductor chips, by using these electrodes, electrical connection between adjacent semiconductor chips can be easily ensured.
【０００５】また、上記の半導体チップにおいて、前記
半導体チップの他方の面に前記電極と異なる第２の電極
を設けたことを特徴とするものとした。[0005] In the above semiconductor chip, a second electrode different from the electrode is provided on the other surface of the semiconductor chip.
【０００６】このように構成した本発明においては、隣
接する半導体チップの電極との間隔、配置等に応じて適
宜別の電極を形成することができるので、半導体チップ
間の電気的接続がより確実に確保できる。In the present invention having such a configuration, another electrode can be formed as appropriate in accordance with the interval, arrangement, and the like between the electrodes of the adjacent semiconductor chips. Can be secured.
【０００７】また、上記の半導体チップにおいて、前記
接続孔は、その内周面に絶縁膜が形成されてなることを
特徴とするものとした。Further, in the above-mentioned semiconductor chip, the connection hole is formed by forming an insulating film on an inner peripheral surface thereof.
【０００８】このように構成した本発明においては、半
導体チップ内部に設けられた配線層または拡散層と導電
材とが短絡することを防止することができる。なお、絶
縁膜の材質としては、貫通孔の内周面に形成することが
容易にできるシリコン酸化膜（ＳｉＯ2）またはシリコ
ン窒化膜（ＳｉＮ）が好ましい。According to the present invention thus configured, it is possible to prevent a short circuit between the conductive material and the wiring layer or diffusion layer provided inside the semiconductor chip. As a material of the insulating film, a silicon oxide film (SiO 2 ) or a silicon nitride film (SiN) that can be easily formed on the inner peripheral surface of the through hole is preferable.
【０００９】また、上記の半導体チップにおいて、前記
導電材は、メッキにより形成されてなることを特徴とす
るものとした。Further, in the above-mentioned semiconductor chip, the conductive material is formed by plating.
【００１０】このように構成した本発明においては、接
続孔内に導電材を形成することが容易にできる。[0010] In the present invention having such a configuration, it is possible to easily form a conductive material in the connection hole.
【００１１】また、上記の半導体チップにおいて、前記
半導体チップには、応力緩和手段が形成されてなること
を特徴とするものとした。Further, in the above-mentioned semiconductor chip, the semiconductor chip is formed with stress relaxation means.
【００１２】このように構成した本発明においては、半
導体チップに加わる外部応力を応力緩和手段において吸
収できる。According to the present invention having such a configuration, the external stress applied to the semiconductor chip can be absorbed by the stress relaxation means.
【００１３】また、上記の半導体チップにおいて、前記
接続孔内には、導電材が充填されてなることを特徴とす
るものとした。Further, in the above-mentioned semiconductor chip, the connection hole is filled with a conductive material.
【００１４】このように構成した本発明においては、１
つの半導体チップの表裏両面に設けられた電極を導電材
を介して電気的に接続することができる。In the present invention thus configured, 1
Electrodes provided on both front and back surfaces of one semiconductor chip can be electrically connected via a conductive material.
【００１５】また、上記の半導体チップにおいて、前記
導電材は、樹脂ボールと、該樹脂ボールの少なくとも一
部に形成された金属被覆とから形成されてなることを特
徴とするものとした。Further, in the above-mentioned semiconductor chip, the conductive material is formed of a resin ball and a metal coating formed on at least a part of the resin ball.
【００１６】このように構成した本発明においては、充
填された導電ボールにより電気的導通を確保することが
可能となる。In the present invention configured as described above, it is possible to secure electrical conduction by the filled conductive balls.
【００１７】さらに、半導体装置において、上記のいず
れかに記載の半導体チップが複数層積層されてなり、複
数層の半導体チップのうち第１の半導体チップに形成さ
れた導電材と第２の半導体チップに形成された電極とが
接続してなることを特徴とするものとした。Further, in the semiconductor device, the semiconductor chip according to any one of the above is stacked in a plurality of layers, and the conductive material formed on the first semiconductor chip and the second semiconductor chip among the plurality of layers of the semiconductor chip are stacked. Is connected to the electrode formed on the substrate.
【００１８】このように構成した本発明においては、半
導体チップを積層するだけで各半導体チップ間の電気的
接続を確保することができる。なお、各半導体チップの
電極および別の電極の配置、高さは同じものとすること
が好ましい。In the present invention configured as described above, electrical connection between the semiconductor chips can be ensured only by stacking the semiconductor chips. Note that it is preferable that the arrangement and the height of the electrode of each semiconductor chip and another electrode are the same.
【００１９】さらに、コンピュータにおいて、上記の半
導体装置を少なくとも１つ有するとともに、前記複数層
の半導体チップは、少なくとも１つのマイクロプロセッ
サと、少なくとも１つのスタティック・ランダム・アク
セス・メモリと、少なくとも１つのダイナミック・ラン
ダム・アクセス・メモリと、を含んでなることを特徴と
するものとした。Furthermore, in the computer, at least one of the above semiconductor devices is provided, and the semiconductor chips of the plurality of layers include at least one microprocessor, at least one static random access memory, and at least one dynamic memory. And a random access memory.
【００２０】このように構成した本発明においては、上
述の半導体装置自体が独立したコンピュータとしての構
成を有するので、必要とする実装面積がベアチップに近
いコンピュータを提供することができる。In the present invention configured as described above, since the above-described semiconductor device itself has a configuration as an independent computer, it is possible to provide a computer which requires a mounting area close to a bare chip.
【００２１】さらに、回路基板において、上記の半導体
装置が実装されてなることを特徴とするものとした。Further, the present invention is characterized in that the semiconductor device is mounted on a circuit board.
【００２２】このように構成した本発明においては、上
述の半導体装置の必要とする実装面積がベアチップ相当
なので、従来よりも小型化された回路基板を提供するこ
とができる。In the present invention configured as described above, since the mounting area required for the above-described semiconductor device is equivalent to a bare chip, it is possible to provide a circuit board that is smaller than the conventional one.
【００２３】くわえて、電子機器において、上記の回路
基板を有することを特徴とするものとした。In addition, an electronic device is provided with the above-mentioned circuit board.
【００２４】このように構成した本発明においては、従
来よりも小型化された回路基板を利用するので、電子機
器自体の小型化を図ることが容易になる。In the present invention configured as described above, since the circuit board smaller than the conventional one is used, it is easy to reduce the size of the electronic device itself.
【００２５】くわえて、電極を設けた半導体チップに当
該電極を設けた面と反対側の面から当該電極に至る接続
孔を穿設する第１の工程と、前記接続孔の内周面に絶縁
膜を形成する第２の工程と、前記接続孔内に導電材を設
ける第３の工程と、前記導電材の前記反対側の面の端部
に接続される別の電極を設ける第４の工程と、を少なく
とも有することを特徴とするものとした。In addition, a first step of piercing a connection hole from the surface opposite to the surface on which the electrode is provided to the electrode on the semiconductor chip provided with the electrode; A second step of forming a film, a third step of providing a conductive material in the connection hole, and a fourth step of providing another electrode connected to an end of the opposite surface of the conductive material And at least:
【００２６】このように構成した本発明においては、１
つの半導体チップの表裏両面に設けられた電極を導電材
により電気的に接続することができる。よって、半導体
チップに対する電気的接続の確保が半導体チップの表裏
両面のどちら側からでも可能となる。また、複数の半導
体チップを積層して１つの半導体装置を構成する場合
に、これら電極を用いることにより、隣接する半導体チ
ップ間の電気的接続を確保することが容易にできる。な
お、第２の工程は、貫通孔の内周面への形成が容易であ
るシリコン酸化膜（ＳｉＯ2）またはシリコン窒化膜
（ＳｉＮ）を形成するものであることが好ましい。In the present invention thus configured, 1
Electrodes provided on the front and back surfaces of one semiconductor chip can be electrically connected by a conductive material. Therefore, electrical connection to the semiconductor chip can be ensured from both the front and back surfaces of the semiconductor chip. In the case where one semiconductor device is formed by stacking a plurality of semiconductor chips, by using these electrodes, electrical connection between adjacent semiconductor chips can be easily ensured. In the second step, it is preferable to form a silicon oxide film (SiO 2 ) or a silicon nitride film (SiN), which can easily be formed on the inner peripheral surface of the through hole.
【００２７】また、上記の半導体チップの製造方法にお
いて、前記導電材は、樹脂ボール表面の少なくとも一部
が金属被覆で覆われた導電ボールからなり、前記接続孔
に前記導電ボールを充填することを特徴とするものとし
た。In the above method for manufacturing a semiconductor chip, the conductive material may be a conductive ball having at least a portion of a resin ball surface covered with a metal coating, and the connection hole may be filled with the conductive ball. The feature was adopted.
【００２８】このように構成した本発明においては、１
つの半導体チップの表裏両面に設けられた電極を導電ボ
ールにより電気的に接続することができる。よって、半
導体チップに対する電気的接続の確保が半導体チップの
表裏両面のどちら側からでも可能となる。また、複数の
半導体チップを積層して１つの半導体装置を構成する場
合に、これら電極を用いることにより、隣接する半導体
チップ間の電気的接続を確保することが容易にできる。
なお、導電ボールは、その一部を接続孔の外部に突出さ
せて設けても良い。In the present invention thus configured, 1
Electrodes provided on both front and back surfaces of one semiconductor chip can be electrically connected by conductive balls. Therefore, electrical connection to the semiconductor chip can be ensured from both the front and back surfaces of the semiconductor chip. In the case where one semiconductor device is formed by stacking a plurality of semiconductor chips, by using these electrodes, electrical connection between adjacent semiconductor chips can be easily ensured.
Note that the conductive ball may be provided with a part thereof protruding outside the connection hole.
【００２９】また、上記の半導体チップの製造方法にお
いて、レーザ光線を照射することにより前記半導体チッ
プに穿孔することを特徴とするものとした。Further, in the above method of manufacturing a semiconductor chip, the semiconductor chip is pierced by irradiating a laser beam.
【００３０】このように構成した本発明においては、接
続孔を迅速に設けることができる。また、半導体チップ
が厚い場合でも、容易に接続孔を設けることができる。In the present invention having such a configuration, the connection hole can be provided quickly. Further, even when the semiconductor chip is thick, the connection hole can be easily provided.
【００３１】また、上記の半導体チップの製造方法にお
いて、エッチングにより前記半導体チップに穿孔するこ
とを特徴とするものとした。Further, in the above-described method for manufacturing a semiconductor chip, the semiconductor chip is perforated by etching.
【００３２】このように構成した本発明においては、微
少な接続孔を設けることが容易にできる。In the present invention configured as described above, it is easy to provide minute connection holes.
【００３３】[0033]
【発明の実施の形態】以下に、本発明に係る配線基板も
しくはその製造方法、半導体装置、コンピュータ、回路
基板ならびに電子機器の好適な実施の形態について添付
図面を参照しながら詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of a wiring board or a method of manufacturing the same, a semiconductor device, a computer, a circuit board, and an electronic apparatus according to the present invention will be described below in detail with reference to the accompanying drawings.
【００３４】図１は、本発明の第１の実施の形態に係る
半導体チップおよびその半導体チップを用いた半導体装
置を示す断面図である。また、図２は、本発明の第１の
実施の形態に係る半導体チップの製造工程を説明する断
面図である。また、図３は、本発明の第１の実施の形態
に係る第２電極の変形例を示す断面図である。また、図
４は、本発明の第２の実施の形態に係る半導体チップの
説明図であり、（１）は半導体チップの断面図であり、
（２）は導電ボールの断面図である。また、図５は、本
発明の実施の形態に係る半導体装置を実装した回路基板
の説明図である。さらに、図６は、本発明の実施の形態
に係る半導体装置を実装した回路基板を備えた電子機器
の説明図である。くわえて、図７は、本発明の実施の形
態に係る半導体装置よりなるコンピュータの説明図であ
る。FIG. 1 is a sectional view showing a semiconductor chip and a semiconductor device using the semiconductor chip according to the first embodiment of the present invention. FIG. 2 is a cross-sectional view illustrating a manufacturing process of the semiconductor chip according to the first embodiment of the present invention. FIG. 3 is a sectional view showing a modification of the second electrode according to the first embodiment of the present invention. FIG. 4 is an explanatory view of a semiconductor chip according to a second embodiment of the present invention, wherein (1) is a sectional view of the semiconductor chip,
(2) is a sectional view of the conductive ball. FIG. 5 is an explanatory diagram of a circuit board on which the semiconductor device according to the embodiment of the present invention is mounted. FIG. 6 is an explanatory diagram of an electronic device including a circuit board on which the semiconductor device according to the embodiment of the present invention is mounted. FIG. 7 is an explanatory diagram of a computer including a semiconductor device according to an embodiment of the present invention.
【００３５】まず、本発明の第１の実施の形態について
する。図１に示すように、この実施の形態に係る半導体
装置１００は、半導体チップ１０ａ、１０ｂ、１０ｃ
を、電極１２を設けた能動素子形成面（以下、能動面と
する）を上に向けた状態で積層した構造としている。電
極１２は、半導体チップ１０ａ、１０ｂ、１０ｃの図示
しない配線層に接続されており、外部電極の役割を果た
す。また、積層した半導体チップ１０の間には樹脂３２
を設けている。また、最上部の半導体チップ１０の能動
面上には、当該能動面を保護するための絶縁膜３０を設
けている。絶縁膜３０は、半導体ウェハ製造工程中で形
成される後述するようなものを半導体ウェハ製造段階で
形成し、用いればよい。また、絶縁膜３０は半導体チッ
プに分割後に設けても良い。図１に示すように、少なく
とも能動素子が外の環境に対向する半導体チップ１０ａ
の表面に形成してある方が好ましい。図１のように、電
極１２ａ上にまで形成してあっても良い。First, a first embodiment of the present invention will be described. As shown in FIG. 1, a semiconductor device 100 according to this embodiment includes semiconductor chips 10a, 10b, and 10c.
Are stacked with the active element forming surface on which the electrode 12 is provided (hereinafter referred to as the active surface) facing upward. The electrodes 12 are connected to wiring layers (not shown) of the semiconductor chips 10a, 10b, and 10c, and serve as external electrodes. A resin 32 is provided between the stacked semiconductor chips 10.
Is provided. On the active surface of the uppermost semiconductor chip 10, an insulating film 30 for protecting the active surface is provided. The insulating film 30 may be formed at the semiconductor wafer manufacturing stage and used later, which is formed during the semiconductor wafer manufacturing process, and used. Further, the insulating film 30 may be provided after the semiconductor chip is divided. As shown in FIG. 1, a semiconductor chip 10a in which at least an active element faces an external environment.
It is more preferable that it is formed on the surface. As shown in FIG. 1, it may be formed even on the electrode 12a.
【００３６】また、電極１２ａ上もしくは半導体チップ
１０ａの能動面全面、または得られる半導体装置の側面
に後加工、例えばポッティング、蒸着、トランスファー
モールドなどで絶縁膜を形成しても良い。なお、電極１
２は、アルミニウム（Ａｌ）、アルミニウム−シリコン
（Ａｌ−Ｓｉ）、銅（Ｃｕ）、アルミニウム−シリコン
−銅（Ａｌ−Ｓｉ−Ｃｕ）など一般的に半導体チップの
電極や配線として用いられているものであれば、どのよ
うな材質のものであっても良い。さらに、導電材１６と
接続される電極上に、接続が容易で安定的に行えるよう
に、一般的にアンダーバンプメタルとして知られている
ような金属層（例えば、Ｔｉ−Ｗ、Ｐｔ−Ａｕ、Ｎｉ、
Ｃｕ−Ａｕなど）を形成するようにすることが望まし
い。An insulating film may be formed on the electrode 12a, on the entire active surface of the semiconductor chip 10a, or on the side surface of the obtained semiconductor device by post-processing, for example, potting, vapor deposition, transfer molding, or the like. The electrode 1
2 is a material generally used as an electrode or wiring of a semiconductor chip, such as aluminum (Al), aluminum-silicon (Al-Si), copper (Cu), aluminum-silicon-copper (Al-Si-Cu). Any material may be used. Further, a metal layer (for example, Ti-W, Pt-Au, or the like) generally known as an under bump metal is formed on the electrode connected to the conductive material 16 so that the connection can be easily and stably performed. Ni,
It is desirable to form Cu—Au or the like.
【００３７】また、電極１２ａ、１２ｂ、１２ｃの直下
には接続孔を形成している。接続孔の内部には、導電材
１６ａ、１６ｂ、１６ｃをそれぞれ電極１２ａ、１２
ｂ、１２ｃと接続した状態で設けており、さらに、その
先端部１６２が能動面と反対側の面から突出するように
形成されている。また、先端部１６２は、その下側に位
置する半導体チップの電極、例えば半導体チップ１０ａ
の導電材１６ａの先端部１６２は半導体チップ１０ｂの
電極１２ｂに接続している。よって、先端部１６２は、
半導体チップ間の接続電極としての役割を果たしている
と言える。A connection hole is formed immediately below the electrodes 12a, 12b and 12c. Inside the connection holes, conductive materials 16a, 16b, and 16c are provided with electrodes 12a, 12c, respectively.
b, 12c, and is formed so that the tip 162 protrudes from the surface opposite to the active surface. Further, the tip portion 162 is provided with an electrode of a semiconductor chip located thereunder, such as the semiconductor chip 10a.
Of the conductive material 16a is connected to the electrode 12b of the semiconductor chip 10b. Therefore, the tip 162 is
It can be said that it plays a role as a connection electrode between semiconductor chips.
【００３８】なお、導電材１６の材質としては、導電性
を有するものであればよいが、後述する方法により接続
孔内に充填することが容易にできるもの、例えば銅（Ｃ
ｕ）、金（Ａｕ）、ハンダなどの金属や金属ペースト
（導電ペースト）などが好ましい。また、低抵抗の多結
晶シリコンなどが充填されていても良い。くわえて、最
下部に位置する半導体チップ１０ｃの導電材１６ｃの先
端部１６２は、基板等に接続するための外部電極として
用いても良い。また、接続孔は、半導体チップの内部に
形成された拡散層や配線層を設けた部位を避けて形成す
ることが好ましい。外部電極と、外部の装置との接続の
際に、外部電極と導電材１６ｃと半導体チップ１０ｃと
のショートを防止するために、半導体チップ１０ｃの裏
面の導電材１６ｃ以外の部分に絶縁膜を上述と同様の方
法で形成しても良い。The material of the conductive material 16 may be any material as long as it has conductivity, but a material that can be easily filled into the connection hole by a method described later, for example, copper (C
u), a metal such as gold (Au), solder, or a metal paste (conductive paste). Further, low-resistance polycrystalline silicon or the like may be filled. In addition, the tip 162 of the conductive material 16c of the semiconductor chip 10c located at the lowermost position may be used as an external electrode for connecting to a substrate or the like. Further, it is preferable that the connection hole is formed so as to avoid a portion provided with a diffusion layer or a wiring layer formed inside the semiconductor chip. In order to prevent a short circuit between the external electrode, the conductive material 16c and the semiconductor chip 10c when the external electrode is connected to an external device, an insulating film is formed on a portion other than the conductive material 16c on the back surface of the semiconductor chip 10c. It may be formed by the same method as described above.
【００３９】さらに、外部電極と、外部装置との接続性
を上げるために、導電材１６ｃの上にメッキ、印刷、ボ
ール搭載などの方法で、ハンダ、金、銅などの金属や、
それらの複合材料、導電性ペーストなどの有機導電材料
で導電材１６ｃとは別に外部電極を形成しても良い。Further, in order to improve the connectivity between the external electrode and the external device, a metal such as solder, gold, copper, etc.
An external electrode may be formed separately from the conductive material 16c using an organic conductive material such as a composite material or a conductive paste.
【００４０】また、半導体チップ間の接続、接合は、半
導体チップの導電材と、電極の材質、接続電極の数、半
導体チップの面積などによって、その方式を決定するよ
うにすれば良い。接続を金属接合とする場合は、それら
の接合が必要とするエネルギー、例えば熱、超音波など
を印加し、樹脂を用いた機械的な圧接をする場合は、
熱、光などを印加することで達成すれば良い。必要に応
じて圧力を印加して、接続を安定させるようにしても良
い。The connection and bonding between the semiconductor chips may be determined according to the conductive material of the semiconductor chip, the material of the electrodes, the number of connection electrodes, the area of the semiconductor chip, and the like. When the connection is metal bonding, the energy required for those bonding, for example, heat, applying ultrasonic waves, etc., when performing mechanical pressure welding using resin,
What is necessary is just to achieve by applying heat, light, etc. Pressure may be applied as needed to stabilize the connection.
【００４１】さらに、このエネルギー印加量を減らし、
半導体チップへのダメージを減らすために、導電材や電
極の表面をプラズマ処理して接合を容易にしても良い。Further, this energy application amount is reduced,
In order to reduce damage to the semiconductor chip, the surface of the conductive material or the electrode may be subjected to plasma treatment to facilitate the bonding.
【００４２】また、接続孔の内周面には絶縁膜１４を設
けており、半導体チップ１０ａ、１０ｂ、１０ｃの内部
に設けられた図示しない拡散層や配線層と導電材が直接
接して短絡することを防止している。なお、絶縁膜３０
は、絶縁性がある膜であればどのような材質であっても
良いが、電極の裏面、すなわち導電材と接続される側の
面に付着しないように設けることが可能であるものが好
ましい。具体的には、後述する方法によって形成される
シリコン酸化膜（ＳｉＯ2）やシリコン窒化膜（Ｓｉ
Ｎ）が最も好適である。Further, an insulating film 14 is provided on the inner peripheral surface of the connection hole, and a conductive material is in direct contact with a diffusion layer or a wiring layer (not shown) provided inside the semiconductor chips 10a, 10b, and 10c to short-circuit. Is preventing that. The insulating film 30
Although any material may be used as long as it is an insulating film, a material that can be provided so as not to adhere to the back surface of the electrode, that is, the surface on the side connected to the conductive material is preferable. Specifically, a silicon oxide film (SiO 2 ) or a silicon nitride film (Si
N) is most preferred.
【００４３】また、樹脂３２は、アンダーフィルと呼ば
れるようなエポキシ系、シリコーン系やアクリル系の絶
縁樹脂でも良いし、それらの樹脂中に導電粒子を拡散配
合した異方性導電性接着材料であっても良い。異方性導
電接着材料とした場合、導電性を有さない樹脂を用いる
場合よりもコスト的に割高になるが、導電粒子が電極と
導電材の先端部との間に介在した状態で設けることがで
きるので、半導体チップ間の電気的接続をより確実なも
のにできる。なお、異方性導電性接着材料は、シート状
のもの（ＡＣＦ）でも、ペースト状のもの（ＡＣＰ）で
も良い。さらに、導電材１６ａ、１６ｂと、電極１２
ｂ、１２ｃとの間にのみハンダ、ロウ材、異方性導電接
着剤などの導電性部材を配置し、その他の部分を樹脂で
覆うようにしても良い。The resin 32 may be an epoxy-based, silicone-based, or acrylic-based insulating resin called underfill, or an anisotropic conductive adhesive material in which conductive particles are diffused and blended into those resins. May be. In the case of using an anisotropic conductive adhesive material, it is more costly than in the case of using a resin having no conductivity, but the conductive particles should be provided in a state interposed between the electrode and the tip of the conductive material. Therefore, the electrical connection between the semiconductor chips can be made more reliable. The anisotropic conductive adhesive material may be a sheet (ACF) or a paste (ACP). Further, the conductive materials 16a and 16b and the electrode 12
A conductive member such as a solder, a brazing material, or an anisotropic conductive adhesive may be disposed only between b and 12c, and the other portions may be covered with a resin.
【００４４】なお、半導体チップの導電材と電極の接続
と同時もしくは接続後に、樹脂の硬化メカニズムに合っ
たエネルギーを印加し、樹脂を硬化させることが好まし
い。もちろん、接続に要するエネルギー印加と兼ねても
良い。It is preferable that the resin is cured by applying energy suitable for the curing mechanism of the resin simultaneously with or after the connection between the conductive material of the semiconductor chip and the electrodes. Of course, it may also serve as energy application for connection.
【００４５】以上のように構成された第１の実施の形態
においては、半導体チップ１０ａの図示しない配線層に
接続された電極１２ａは、導電材１６ａに接続され、さ
らに、導電材１６ａの先端部１６２は、半導体チップ１
０ａの下に位置する半導体チップ１０ｂの電極１０ｂに
接続されているので、半導体チップ１０ａと半導体チッ
プ１０ｂとは電気的に接続されることになる。また、半
導体チップ１０ｂ、１０ｃも半導体チップ１０ａと同様
の構成を有するので、結局のところ、積層された各半導
体チップは、導電材を介して電気的に接続されることに
なる。なお、積層される半導体チップの個数は、３個に
限られるものではなく、上記のような構造を構成するこ
とが可能であるならば１個以上何個であっても良い。ま
た、その直下に接続孔および導電材を設ける電極の個数
は、上述の構成を設けることができる限り、つまり電極
の直下に接続孔を形成する際の障害物が存在しない限り
何個であっても良い。In the first embodiment configured as described above, the electrode 12a connected to the wiring layer (not shown) of the semiconductor chip 10a is connected to the conductive material 16a, and further, the tip of the conductive material 16a 162 is the semiconductor chip 1
Since the semiconductor chip 10b is connected to the electrode 10b of the semiconductor chip 10b located below 0a, the semiconductor chip 10a and the semiconductor chip 10b are electrically connected. Further, since the semiconductor chips 10b and 10c also have the same configuration as the semiconductor chip 10a, after all, the stacked semiconductor chips are electrically connected via the conductive material. The number of semiconductor chips to be stacked is not limited to three, but may be one or more as long as the above-described structure can be configured. Further, the number of electrodes provided with the connection holes and the conductive material directly thereunder is any number as long as the above configuration can be provided, that is, as long as there is no obstacle at the time of forming the connection holes immediately below the electrodes. Is also good.
【００４６】また、すべての電極の直下に、この構造を
作成する必要がなく、上下接続の必要な場合のみ、この
構成を作成するようにしても良い。It is not necessary to create this structure immediately below all the electrodes, and this structure may be created only when vertical connection is required.
【００４７】さらに、３個の積層のうち、上下の半導体
チップのみを接続したような場合、すなわちある半導体
チップの上の層と接続したい場合は、接続してない半導
体チップにその半導体チップ内部には配線されないダミ
ーの電極を形成し、その電極を介して上下の接続を行う
ようにしても良い。Further, when only the upper and lower semiconductor chips of the three stacked layers are connected, that is, when it is desired to connect to a layer above a certain semiconductor chip, the unconnected semiconductor chip is placed inside the semiconductor chip. May form a dummy electrode that is not wired, and may connect vertically through the electrode.
【００４８】くわえて、導電材に接続されるのは、金属
配線層に接続されたバンプであっても良い。このような
バンプの形成方法としては、例えば、金属配線層上にポ
リイミド樹脂の保護層とレジストを塗布し、レジストの
バンプ形成部に当たる部分だけを反応性イオン・エッチ
ングで除去する。この後、金やインジウム（Ｉｎ）を蒸
着すると、エッチングで除去した部分だけに金やインジ
ウムの層が形成される。最後に保護層とレジストを除去
する。この方法によれば、高さ１μｍ程度のバンプが形
成でき、半導体装置の小型化に適応したものとなる。In addition, the bump connected to the conductive material may be a bump connected to the metal wiring layer. As a method of forming such a bump, for example, a protective layer of a polyimide resin and a resist are applied on a metal wiring layer, and only a portion of the resist corresponding to a bump forming portion is removed by reactive ion etching. After that, when gold or indium (In) is deposited, a layer of gold or indium is formed only in a portion removed by etching. Finally, the protective layer and the resist are removed. According to this method, a bump having a height of about 1 μm can be formed, which is suitable for miniaturization of a semiconductor device.
【００４９】続けて、第１の実施の形態に係る接続孔お
よび導電材を形成する工程について、図２に従って説明
する。以下のプロセスは、本来半導体チップ単品に切断
される前のウェハの状態で行われる。この工程の後、半
導体チップ個片切断されて積層されるようにすることが
好ましい。また、積層までウェハ状態で行って、その
後、積層された半導体装置全体を個片切断するようにし
ても良い。Next, a process for forming the connection hole and the conductive material according to the first embodiment will be described with reference to FIG. The following process is performed in a state of a wafer before it is originally cut into a single semiconductor chip. After this step, it is preferable that the semiconductor chips are cut and stacked. Alternatively, the stacking may be performed in a wafer state, and thereafter, the entire stacked semiconductor device may be cut into individual pieces.
【００５０】まず、図２（Ａ）に示すように、電極１２
の形成までの工程を終えた半導体チップ１０において、
その裏面の接続孔を部位に対してレーザ光を照射可能な
状態に配置する。次に、図２（Ｂ）に示すように、接続
孔を設ける部位にレーザ光４０を照射して接続孔１８を
形成する。なお、電極１２と後述する導電材１６との電
気的接続を確実に行うために、電極１２の少なくとも一
部分を接続孔側に露出させる必要がある。同時に、レー
ザ光４０の照射は、電極１２に穿孔などの損傷を与えな
いように注意深く行わなければならない。First, as shown in FIG.
In the semiconductor chip 10 which has completed the steps up to the formation of
The connection hole on the back surface is arranged so that the portion can be irradiated with laser light. Next, as shown in FIG. 2B, a portion where the connection hole is provided is irradiated with laser light 40 to form the connection hole 18. Note that at least a part of the electrode 12 needs to be exposed to the connection hole side in order to reliably perform electrical connection between the electrode 12 and a conductive material 16 described later. At the same time, the irradiation of the laser beam 40 must be performed carefully so as not to damage the electrode 12 such as perforation.
【００５１】なお、接続孔は、半導体チップの裏面側か
らウェット法や他のドライ法でエッチングして設けるも
のとしても良い。他のエッチングの場合、レーザ光を用
いる方法よりも穿孔に時間を要するが電極を損傷する可
能性が小さい。具体的な、他のエッチング方法として
は、ウェットエッチングはＫＯＨ等のアルカリ溶液、ド
ライエッチングはＣＦ4等のエッチングガスを用いた方
法、プラズマを用いた方法など、シリコン加工で用いら
れるものを用いるようにすれば良い。The connection holes may be formed by etching from the back side of the semiconductor chip by a wet method or another dry method. In the case of other etching, perforation requires more time than the method using laser light, but the possibility of damaging the electrode is small. As another specific etching method, a method used in silicon processing such as a method using an alkaline solution such as KOH for wet etching, a method using an etching gas such as CF 4 for dry etching, and a method using plasma may be used. You can do it.
【００５２】次に、図２（Ｃ）に示すように、半導体チ
ップ１０を酸素を含む高温雰囲気中で熱処理して、接続
孔１８の内周面に露出したシリコンを酸化してシリコン
酸化膜を形成する。ところで、特に図示しないが、シリ
コン酸化膜は接続孔の周辺などにも形成される。しか
し、それが半導体チップの機能的な面に影響を及ぼすこ
とはないので、除去等の処理は不要である。なお、接続
孔の内周面のシリコン酸化膜は、ＣＶＤなど他の方法で
形成しても良い。また、シリコン酸化膜の代わりにシリ
コン窒化膜など無機の絶縁膜やポリイミドなどの有機絶
縁膜を形成しても良い。Next, as shown in FIG. 2C, the semiconductor chip 10 is heat-treated in a high-temperature atmosphere containing oxygen to oxidize silicon exposed on the inner peripheral surface of the connection hole 18 to form a silicon oxide film. Form. Incidentally, although not particularly shown, the silicon oxide film is also formed around the connection hole. However, since it does not affect the functional aspect of the semiconductor chip, processing such as removal is unnecessary. The silicon oxide film on the inner peripheral surface of the connection hole may be formed by another method such as CVD. Further, an inorganic insulating film such as a silicon nitride film or an organic insulating film such as polyimide may be formed instead of the silicon oxide film.
【００５３】次に、図２（Ｄ）に示すように、接続孔１
８が露出した側の面にフォトレジストを塗布してレジス
ト膜４２を設け、続けてメッキを行って、接続孔１８の
内部に導電材１６を設ける。なお、導電材の材質は、メ
ッキ法に適したものであれば、ハンダ、金（Ａｕ）、銅
（Ｃｕ）などどのようなものでも良い。最後に、図２
（Ｅ）に示すように、レジスト膜４２を除去する。な
お、接続孔１８に導電材を設ける方法は、メッキ法に限
られるものではなく、例えば導電ペーストやハンダを充
填して、突起形成するなど他の方法によって形成しても
良い。Next, as shown in FIG.
A photoresist is applied to the surface on the side where 8 is exposed, and a resist film 42 is provided. Subsequently, plating is performed, and the conductive material 16 is provided inside the connection hole 18. The material of the conductive material may be any material such as solder, gold (Au), or copper (Cu) as long as it is suitable for the plating method. Finally, FIG.
As shown in (E), the resist film 42 is removed. The method of providing the conductive material in the connection hole 18 is not limited to the plating method, and may be formed by another method such as filling a conductive paste or solder and forming a protrusion.
【００５４】なお、第１の実施の形態の変形例として、
導電材の先端部を電極の代わりに用いる構成のほかに、
例えば図３に示すように、導電材１６の先端部にハンダ
等により第２電極２０を別途設けても良い。この変形例
によれば、半導体チップ１０の裏面に所望の大きさ、形
状の電極を形成することが容易にできる。なお、第２電
極の形成方法は、導電材の先端部に接続可能であれば、
前述の通り印刷等どのような方法であっても良い。As a modification of the first embodiment,
In addition to using the tip of the conductive material instead of the electrode,
For example, as shown in FIG. 3, the second electrode 20 may be separately provided at the tip of the conductive material 16 by soldering or the like. According to this modification, an electrode having a desired size and shape can be easily formed on the back surface of the semiconductor chip 10. Note that the method of forming the second electrode is such that the second electrode can be connected to the tip of the conductive material.
As described above, any method such as printing may be used.
【００５５】次に、本発明の第２の実施の形態について
図４に従って説明する。図４の（１）に示すように、半
導体チップ１０の接続孔の内部に導電性を有する導電ボ
ール５０を２個挿入して直列状態に設けている。導電ボ
ールとしては、金、銅、ズズ、ハンダなどの金属製のも
の、プラスチックに金属メッキを施したものなどが好ま
しく、自己溶融性のあるものは、加熱して、それらの導
電ボール同士を接続しても良い。それらを、印刷、ボー
ル載置技術を利用して接続孔内部に載置する。さらに、
一方の導電ボール５０は、後述する方法により、電極１
２に電気的に接続されているとともに、他方のものは接
続孔の開口部に設けられた第２電極２０にも電気的に接
続されている。さらに、導電ボール５０同士の接触部分
においても電気的に接続されている。なお、接続孔の内
周面側は、後述する理由により絶縁膜を設けていない。
その他の構成については第１の実施の形態と同じであ
る。Next, a second embodiment of the present invention will be described with reference to FIG. As shown in FIG. 4A, two conductive balls 50 having conductivity are inserted in the connection holes of the semiconductor chip 10 and provided in series. The conductive balls are preferably made of metal such as gold, copper, tin, and solder, or those obtained by applying metal plating to plastic, and those having self-melting properties are heated to connect the conductive balls. You may. They are mounted inside the connection holes using printing and ball mounting technology. further,
One conductive ball 50 is connected to the electrode 1 by a method described later.
2 and the other is also electrically connected to the second electrode 20 provided in the opening of the connection hole. Further, the contact portions between the conductive balls 50 are also electrically connected. The insulating film is not provided on the inner peripheral surface side of the connection hole for the reason described later.
Other configurations are the same as those of the first embodiment.
【００５６】導電ボール５０の一形態としては、図４の
（２）に示すように、芯材となる樹脂ボール５２の周囲
に導電被覆５４を設け、さらにその周囲に絶縁被覆５６
を設ける例について説明する。導電被覆は、ニッケル
（Ｎｉ）、金（Ａｕ）などの金属で形成されている。ま
た、絶縁被覆５６は、樹脂により形成されている。この
ままの状態では、導電ボールの周囲全体が絶縁被覆５６
で覆われているので導電性がない。そこで、導電性が必
要となる部分の絶縁被覆をレーザ光等で除去し、導電被
覆５４を露出させることにより、除去部分５８のみ導電
性を発揮させることができる。As one form of the conductive ball 50, as shown in FIG. 4B, a conductive coating 54 is provided around a resin ball 52 serving as a core material, and an insulating coating 56 is further provided therearound.
An example will be described. The conductive coating is formed of a metal such as nickel (Ni) and gold (Au). Further, the insulating coating 56 is formed of a resin. In this state, the entire periphery of the conductive ball is covered with the insulating coating 56.
There is no conductivity because it is covered with. Therefore, by removing the insulating coating of the portion requiring conductivity with a laser beam or the like and exposing the conductive coating 54, only the removed portion 58 can exhibit conductivity.
【００５７】よって、図４の（１）に示した導電ボール
５０においては、２個の導電ボール５０を接続孔内に互
いに接触するように、かつ下側の導電ボールが電極１２
に当接するように挿入しておく。なお、第２電極２０は
まだ設けない。ここで、矢印Ａに示す方向からレーザ光
を２個の導電ボール５０の中心を貫くように照射し、上
側の導電ボール５０の頂上とその周辺部分、２個の導電
ボール５０の接触部分、下側の導電ボール５０の電極１
２との接触部分、の各部分の導電被覆を除去する。これ
により、これらの部分においては、絶縁被覆５６が除去
されるので、第２電極２０を上側の導電ボール５０の頂
上とその周辺部分に接続するように設ければ、電極１２
と第２電極２０とは電気的に接続されることになる。ま
た、樹脂ボール５０の接続孔と当接する部分においては
依然として絶縁被覆が残っているので、接続孔に対する
絶縁状態は保たれる。この場合、接続孔内に絶縁膜を形
成する必要がない。Therefore, in the conductive ball 50 shown in FIG. 4A, the two conductive balls 50 are in contact with each other in the connection hole, and the lower conductive ball is
Insert so that it abuts. Note that the second electrode 20 is not provided yet. Here, a laser beam is radiated from the direction indicated by arrow A so as to penetrate the centers of the two conductive balls 50, and the top and the peripheral portion of the upper conductive ball 50, the contact portion of the two conductive balls 50, and the lower portion Electrode 1 of the conductive ball 50 on the side
The conductive coating of each portion of the contact portion with 2 is removed. As a result, the insulating coating 56 is removed from these portions, and if the second electrode 20 is provided so as to be connected to the top of the upper conductive ball 50 and its peripheral portion, the electrode 12
And the second electrode 20 are electrically connected. In addition, since the insulating coating still remains in the portion of the resin ball 50 that comes into contact with the connection hole, the insulating state with respect to the connection hole is maintained. In this case, there is no need to form an insulating film in the connection hole.
【００５８】なお、接続孔の内部に設ける導電ボールの
個数は、２個に限られるものではなく、電極および第２
電極の双方に接続可能に設けられるのであれば何個でも
良い。また、絶縁被覆は、導電ボールを接続孔の内部に
挿入する際に剥離して導電被覆が露出しない程度の厚さ
と強度を持つことが好ましい。Note that the number of conductive balls provided inside the connection hole is not limited to two, but may be an electrode and a second conductive ball.
Any number of electrodes may be used as long as they can be connected to both electrodes. The insulating coating preferably has such a thickness and strength that the conductive coating is not exposed when the conductive ball is inserted into the connection hole and the conductive coating is not exposed.
【００５９】以上のように、本発明においては、半導体
チップ、特に複数の半導体チップを積層して１つの半導
体装置を形成する場合において、積層された半導体チッ
プ相互の電気的接続を行うための工程が容易になる。な
お、第１の実施の形態に係る構成を有する半導体チップ
と、第２の実施の形態に係る構成を有する半導体チップ
とを適宜組み合わせて１つの半導体装置を構成するもの
としても良い。As described above, according to the present invention, in the case of forming a semiconductor device by stacking a plurality of semiconductor chips, in particular, a plurality of semiconductor chips, a process for making electrical connection between the stacked semiconductor chips is performed. Becomes easier. Note that one semiconductor device may be configured by appropriately combining the semiconductor chip having the configuration according to the first embodiment and the semiconductor chip having the configuration according to the second embodiment.
【００６０】以上、述べた以外の内容は、第１の実施の
形態で説明した内容をそのまま適用できる。As for the contents other than those described above, the contents described in the first embodiment can be applied as they are.
【００６１】また、図５には、本発明のその他の実施の
形態に係る半導体装置１１００を実装した回路基板１０
００を示している。回路基板１０００には、例えばガラ
スエポキシ基板等の有機系基板を用いることが一般的で
ある。回路基板１０００には、例えば銅箔からなるボン
ディング部が所望の回路となるように形成されている。
そして、ボンディング部と半導体装置１１００の外部電
極とをハンダ付けや熱圧着などで機械的に接続すること
でそれらの電気的導通が図られる。FIG. 5 shows a circuit board 10 on which a semiconductor device 1100 according to another embodiment of the present invention is mounted.
00 is shown. For the circuit board 1000, an organic substrate such as a glass epoxy substrate is generally used. On the circuit board 1000, a bonding portion made of, for example, copper foil is formed so as to form a desired circuit.
Then, by electrically connecting the bonding portion and the external electrode of the semiconductor device 1100 by soldering, thermocompression bonding, or the like, their electrical continuity is achieved.
【００６２】この際、半導体装置と回路基板の熱膨張係
数に差がある場合は、半導体装置に熱応力の緩和手段を
付加しても良い。具体的には、導電材として可撓性のあ
る導電性ペーストを用いたり、接続孔内部に導電性を有
するプラスチックに金属メッキを施したボールを充填し
たり、接続孔内部の絶縁膜を可撓性のあるポリイミドな
どの有機膜とする等の方法を用いることができる。さら
に、半導体装置の外部電極の周囲を樹脂で覆ったり、外
部電極と回路基板との間に樹脂を充填するようにしても
良い。このようにすることで、半導体装置を実装した回
路基板の信頼性をさらに向上することができる。At this time, if there is a difference in the thermal expansion coefficient between the semiconductor device and the circuit board, a means for reducing thermal stress may be added to the semiconductor device. Specifically, a flexible conductive paste is used as a conductive material, a conductive plastic is filled with metal-plated balls inside the connection holes, or the insulating film inside the connection holes is made flexible. For example, a method of forming an organic film of polyimide or the like can be used. Further, the periphery of the external electrode of the semiconductor device may be covered with a resin, or the resin may be filled between the external electrode and the circuit board. By doing so, the reliability of the circuit board on which the semiconductor device is mounted can be further improved.
【００６３】なお、半導体装置１１００は、実装面積を
ベアチップにて実装する面積にまで小さくすることがで
きるので、この回路基板１０００を電子機器に用いれば
電気機器自体の小型化が図れる。また、同一面積内にお
いては、より実装スペースを確保することができ、高機
能化を図ることも可能である。Since the mounting area of the semiconductor device 1100 can be reduced to the area for mounting with bare chips, the use of this circuit board 1000 for electronic equipment can reduce the size of the electrical equipment itself. Further, in the same area, more mounting space can be secured, and higher functionality can be achieved.
【００６４】そして、この回路基板１０００を備える電
子機器として、図６にノート型パーソナルコンピュータ
１２００が示している。FIG. 6 shows a notebook personal computer 1200 as an electronic apparatus provided with the circuit board 1000.
【００６５】さらに、本発明に係る半導体装置を、１つ
のシステムを１パッケージ化する「システム・イン・パ
ケージ」に応用すれば、実装面積がチップサイズで済む
システムとして利用することができる。例えば、図７に
示すように、積層される半導体チップをマイクロプロセ
ッサ２００と、スタティック・ランダム・アクセス・メ
モリ２１０とを含むものとし、さらに、ダイナミック・
ランダム・アクセス・メモリ２２０を必要枚数積層すれ
ば、１つのコンピュータ３００とすることができる。Further, when the semiconductor device according to the present invention is applied to a “system-in-package” in which one system is packaged in one package, the semiconductor device can be used as a system that requires only a chip-size mounting area. For example, as shown in FIG. 7, the semiconductor chips to be stacked include a microprocessor 200 and a static random access memory 210.
When the required number of random access memories 220 are stacked, one computer 300 can be obtained.
【００６６】[0066]
【発明の効果】以上に説明したように、本発明によれ
ば、拡散層を形成したシリコン基板上に配線層や絶縁層
を積層させて形成するとともに、当該配線層に接続され
る電極を設けてなる半導体チップにおいて、一方の端部
を前記半導体チップを貫通して設けられる接続孔を介し
て前記電極に接続して設けられるとともに、他方の端部
を前記電極を設けた面と反対側の面から突出して設けら
れる導電材を有する構成としているため、半導体チップ
を積層して設けるだけで、半導体チップ同士の電気的接
続を行うことができるので、半導体チップ同士を電気的
に接続するための工程が不要となる。また、インターポ
ーザを介することなく積層できるので、半導体装置の小
型化にも寄与するとともに、半導体装置のコストダウン
にも著しく寄与する。As described above, according to the present invention, a wiring layer and an insulating layer are laminated on a silicon substrate on which a diffusion layer is formed, and an electrode connected to the wiring layer is provided. A semiconductor chip, one end of which is connected to the electrode through a connection hole provided through the semiconductor chip, and the other end of which is opposite to the surface on which the electrode is provided. Since the semiconductor chip has a configuration having a conductive material provided to protrude from the surface, electrical connection between the semiconductor chips can be performed only by stacking and providing the semiconductor chips. No process is required. In addition, since the layers can be stacked without using an interposer, the semiconductor device can be downsized and the cost of the semiconductor device can be significantly reduced.
【図１】本発明の第１の実施の形態に係る半導体チップ
およびその半導体チップを用いた半導体装置を示す断面
図である。FIG. 1 is a sectional view showing a semiconductor chip and a semiconductor device using the semiconductor chip according to a first embodiment of the present invention.
【図２】本発明の第１の実施の形態に係る半導体チップ
の製造工程を説明する断面図である。FIG. 2 is a cross-sectional view illustrating a manufacturing step of the semiconductor chip according to the first embodiment of the present invention.
【図３】本発明の第１の実施の形態に係る第２電極の変
形例を示す断面図である。FIG. 3 is a sectional view showing a modified example of the second electrode according to the first embodiment of the present invention.
【図４】本発明の第２の実施の形態に係る半導体チップ
の説明図であり、（１）は半導体チップの断面図であ
り、（２）は導電ボールの断面図である。FIG. 4 is an explanatory view of a semiconductor chip according to a second embodiment of the present invention, wherein (1) is a sectional view of the semiconductor chip, and (2) is a sectional view of a conductive ball.
【図５】本発明の実施の形態に係る半導体装置を実装し
た回路基板の説明図である。FIG. 5 is an explanatory diagram of a circuit board on which the semiconductor device according to the embodiment of the present invention is mounted.
【図６】本発明の実施の形態に係る半導体装置を実装し
た回路基板を備えた電子機器の説明図である。FIG. 6 is an explanatory diagram of an electronic apparatus including a circuit board on which the semiconductor device according to the embodiment of the present invention is mounted.
【図７】本発明の実施の形態に係る半導体装置よりなる
コンピュータの説明図である。FIG. 7 is an explanatory diagram of a computer including a semiconductor device according to an embodiment of the present invention.
１０ 半導体チップ １０ａ 半導体チップ １０ｂ 半導体チップ １０ｃ 半導体チップ １２ 電極 １２ａ 電極 １２ｂ 電極 １２ｃ 電極 １４ 絶縁膜 １６ 導電材 １６ａ 導電材 １６ｂ 導電材 １６ｃ 導電材 １６２ 先端部 １８ 貫通孔 ２０ 第２電極 ３０ 絶縁膜 ３２ 樹脂 ４０ レーザ光 ４２ レジスト膜 ５０ 導電ボール ５２ 樹脂ボール ５４ 導電被覆 ５６ 絶縁被覆 ５８ 除去部分 １００ 半導体装置 ２００ マイクロプロセッサ ２１０ スタティック・ランダム・アクセス・メモリ ２２０ ダイナミック・ランダム・アクセス・メモリ ３００ コンピュータ １０００ 回路基板 １１００ 半導体装置 １２００ ノート型パーソナルコンピュータ Reference Signs List 10 semiconductor chip 10a semiconductor chip 10b semiconductor chip 10c semiconductor chip 12 electrode 12a electrode 12b electrode 12c electrode 14 insulating film 16 conductive material 16a conductive material 16b conductive material 16c conductive material 162 Tip 18 through hole 20 second electrode 30 insulating film 32 resin REFERENCE SIGNS LIST 40 laser light 42 resist film 50 conductive ball 52 resin ball 54 conductive coating 56 insulating coating 58 removed part 100 semiconductor device 200 microprocessor 210 static random access memory 220 dynamic random access memory 300 computer 1000 circuit board 1100 semiconductor Device 1200 notebook personal computer
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/3205 29/41 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 21/3205 29/41
Claims (15)
いて、前記半導体チップの一方の面に形成されてなる前
記電極と、他方の面に形成されてなる導電材と、が前記
半導体チップを貫通して設けられる接続孔を介して接続
してなることを特徴とする半導体チップ。1. A semiconductor chip having electrodes formed thereon, wherein the electrodes formed on one surface of the semiconductor chip and a conductive material formed on the other surface penetrate the semiconductor chip. A semiconductor chip characterized by being connected via a connection hole provided in the semiconductor chip.
と異なる第２の電極を設けたことを特徴とする請求項１
に記載の半導体チップ。2. The semiconductor device according to claim 1, wherein a second electrode different from said electrode is provided on the other surface of said semiconductor chip.
A semiconductor chip according to claim 1.
成されてなることを特徴とする請求項１または請求項２
に記載の半導体チップ。3. The connection hole according to claim 1, wherein an insulating film is formed on an inner peripheral surface of the connection hole.
A semiconductor chip according to claim 1.
なることを特徴とする請求項１乃至請求項３のいずれか
に記載の半導体チップ。4. The semiconductor chip according to claim 1, wherein said conductive material is formed by plating.
形成されてなることを特徴とする請求項１乃至請求項４
のいずれかに記載の半導体チップ。5. The semiconductor chip according to claim 1, wherein a stress relaxation means is formed on said semiconductor chip.
A semiconductor chip according to any one of the above.
なることを特徴とする請求項１乃至請求項５のいずれか
に記載の半導体チップ。6. The semiconductor chip according to claim 1, wherein said connection hole is filled with a conductive material.
ールの少なくとも一部に形成された金属被覆とから形成
されてなることを特徴とする請求項６に記載の半導体チ
ップ。7. The semiconductor chip according to claim 6, wherein the conductive material is formed of a resin ball and a metal coating formed on at least a part of the resin ball.
の半導体チップが複数層積層されてなり、複数層の半導
体チップのうち第１の半導体チップに形成された導電材
と第２の半導体チップに形成された電極とが接続してな
ることを特徴とする半導体装置。8. The semiconductor chip according to claim 1, wherein a plurality of semiconductor chips are stacked, and a conductive material formed on a first semiconductor chip among the plurality of semiconductor chips and a second semiconductor chip are stacked. A semiconductor device characterized by being connected to an electrode formed on a semiconductor chip.
も１つ有するとともに、前記複数層の半導体チップは、
少なくとも１つのマイクロプロセッサと、少なくとも１
つのスタティック・ランダム・アクセス・メモリと、少
なくとも１つのダイナミック・ランダム・アクセス・メ
モリと、を含んでなることを特徴とするコンピュータ。9. A semiconductor device comprising at least one semiconductor device according to claim 8;
At least one microprocessor, at least one
A computer comprising: one static random access memory; and at least one dynamic random access memory.
れてなることを特徴とする回路基板。10. A circuit board on which the semiconductor device according to claim 8 is mounted.
ことを特徴とする電子機器。11. An electronic apparatus comprising the circuit board according to claim 10.
を設けた面と反対側の面から当該電極に至る接続孔を穿
設する第１の工程と、前記接続孔の内周面に絶縁膜を形
成する第２の工程と、前記接続孔内に導電材を設ける第
３の工程と、前記導電材の前記反対側の面の端部に接続
される別の電極を設ける第４の工程と、を少なくとも有
することを特徴とする半導体チップの製造方法。12. A first step of forming a connection hole from a surface opposite to a surface on which the electrode is provided to the electrode on a semiconductor chip provided with the electrode, and an insulating film on an inner peripheral surface of the connection hole. A second step of forming a conductive material in the connection hole, and a fourth step of providing another electrode connected to an end of the opposite surface of the conductive material. And a method for producing a semiconductor chip.
くとも一部が金属被覆で覆われた導電ボールからなり、
前記接続孔に前記導電ボールを充填することを特徴とす
る請求項１２に記載の半導体チップの製造方法。13. The conductive material comprises a conductive ball having at least a portion of a resin ball surface covered with a metal coating,
13. The method according to claim 12, wherein the connection holes are filled with the conductive balls.
半導体チップに穿孔することを特徴とする請求項１２ま
たは請求項１３に記載の半導体チップの製造方法。14. The method according to claim 12, wherein the semiconductor chip is pierced by irradiating the semiconductor chip with a laser beam.
穿孔することを特徴とする請求項１２または請求項１３
に記載の半導体チップの製造方法。15. The semiconductor chip according to claim 12, wherein holes are formed in the semiconductor chip by etching.
3. The method for manufacturing a semiconductor chip according to item 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24161799A JP3687435B2 (en) | 1999-08-27 | 1999-08-27 | Semiconductor chip and manufacturing method thereof, semiconductor device, computer, circuit board, and electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24161799A JP3687435B2 (en) | 1999-08-27 | 1999-08-27 | Semiconductor chip and manufacturing method thereof, semiconductor device, computer, circuit board, and electronic device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001068618A true JP2001068618A (en) | 2001-03-16 |
| JP3687435B2 JP3687435B2 (en) | 2005-08-24 |
Family
ID=17077001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24161799A Expired - Lifetime JP3687435B2 (en) | 1999-08-27 | 1999-08-27 | Semiconductor chip and manufacturing method thereof, semiconductor device, computer, circuit board, and electronic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3687435B2 (en) |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004095849A (en) * | 2002-08-30 | 2004-03-25 | Fujikura Ltd | Method for manufacturing semiconductor substrate with through electrode, and method for manufacturing semiconductor device with through electrode |
| JP2004153269A (en) * | 2002-10-31 | 2004-05-27 | Hewlett-Packard Development Co Lp | Method for forming interconnection of substrate penetration |
| JP2007115776A (en) * | 2005-10-18 | 2007-05-10 | Shinko Electric Ind Co Ltd | Semiconductor chip and its manufacturing method |
| KR100826979B1 (en) | 2006-09-30 | 2008-05-02 | 주식회사 하이닉스반도체 | Stack package and method for fabricating the same |
| US7399683B2 (en) | 2002-06-18 | 2008-07-15 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device |
| JP2008270600A (en) * | 2007-04-23 | 2008-11-06 | Denso Corp | Semiconductor device and manufacturing method thereof |
| JP2008546174A (en) * | 2005-05-19 | 2008-12-18 | マイクロン テクノロジー， インク． | Backside processing method and system for manufacturing semiconductor devices using conductive interconnects |
| JP2009157775A (en) * | 2007-12-27 | 2009-07-16 | Hitachi Ltd | Processor |
| US7662670B2 (en) | 2002-10-30 | 2010-02-16 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device |
| US7719102B2 (en) | 2002-06-18 | 2010-05-18 | Sanyo Electric Co., Ltd. | Semiconductor device |
| US7795115B2 (en) | 2005-12-28 | 2010-09-14 | Sanyo Electric Co., Ltd. | Method of manufacturing semiconductor device |
| US7919875B2 (en) | 2003-08-06 | 2011-04-05 | Sanyo Electric Co., Ltd. | Semiconductor device with recess portion over pad electrode |
| KR101078735B1 (en) * | 2009-07-07 | 2011-11-02 | 주식회사 하이닉스반도체 | Semiconductor package and method of manufacturing the same |
| US8053909B2 (en) | 2005-04-08 | 2011-11-08 | Micron Technology, Inc. | Semiconductor component having through wire interconnect with compressed bump |
| JP2012009847A (en) * | 2010-06-28 | 2012-01-12 | Samsung Electronics Co Ltd | Semiconductor device and manufacturing method of the same |
| US8105856B2 (en) | 2002-04-23 | 2012-01-31 | Semiconductor Components Industries, Llc | Method of manufacturing semiconductor device with wiring on side surface thereof |
| US8120167B2 (en) | 2006-04-24 | 2012-02-21 | Micron Technology, Inc. | System with semiconductor components having encapsulated through wire interconnects (TWI) |
| US8178421B2 (en) | 2006-09-15 | 2012-05-15 | Oki Semiconductor Co., Ltd. | Method of fabricating semiconductor device |
| US8193646B2 (en) | 2005-12-07 | 2012-06-05 | Micron Technology, Inc. | Semiconductor component having through wire interconnect (TWI) with compressed wire |
| JP2012138401A (en) * | 2010-12-24 | 2012-07-19 | Elpida Memory Inc | Semiconductor device manufacturing method |
| US8269315B2 (en) | 2007-06-07 | 2012-09-18 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing semiconductor device |
| WO2014034691A1 (en) * | 2012-08-27 | 2014-03-06 | Ps4 Luxco S.A.R.L. | Chip stack, semiconductor devices having the same, and manufacturing methods for chip stack |
| US9287225B2 (en) | 2013-07-23 | 2016-03-15 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
-
1999
- 1999-08-27 JP JP24161799A patent/JP3687435B2/en not_active Expired - Lifetime
Cited By (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8105856B2 (en) | 2002-04-23 | 2012-01-31 | Semiconductor Components Industries, Llc | Method of manufacturing semiconductor device with wiring on side surface thereof |
| US7399683B2 (en) | 2002-06-18 | 2008-07-15 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device |
| EP2207198A3 (en) * | 2002-06-18 | 2011-06-29 | Sanyo Electric Co., Ltd. | Manufacturing method of a semiconductor device |
| US7719102B2 (en) | 2002-06-18 | 2010-05-18 | Sanyo Electric Co., Ltd. | Semiconductor device |
| JP2004095849A (en) * | 2002-08-30 | 2004-03-25 | Fujikura Ltd | Method for manufacturing semiconductor substrate with through electrode, and method for manufacturing semiconductor device with through electrode |
| US7662670B2 (en) | 2002-10-30 | 2010-02-16 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device |
| JP2004153269A (en) * | 2002-10-31 | 2004-05-27 | Hewlett-Packard Development Co Lp | Method for forming interconnection of substrate penetration |
| JP2011187992A (en) * | 2002-10-31 | 2011-09-22 | Samsung Electronics Co Ltd | Method for forming through-substrate interconnection |
| US7919875B2 (en) | 2003-08-06 | 2011-04-05 | Sanyo Electric Co., Ltd. | Semiconductor device with recess portion over pad electrode |
| US8053909B2 (en) | 2005-04-08 | 2011-11-08 | Micron Technology, Inc. | Semiconductor component having through wire interconnect with compressed bump |
| JP2008546174A (en) * | 2005-05-19 | 2008-12-18 | マイクロン テクノロジー， インク． | Backside processing method and system for manufacturing semiconductor devices using conductive interconnects |
| US8546931B2 (en) | 2005-05-19 | 2013-10-01 | Micron Technology, Inc. | Stacked semiconductor components having conductive interconnects |
| JP2007115776A (en) * | 2005-10-18 | 2007-05-10 | Shinko Electric Ind Co Ltd | Semiconductor chip and its manufacturing method |
| US8193646B2 (en) | 2005-12-07 | 2012-06-05 | Micron Technology, Inc. | Semiconductor component having through wire interconnect (TWI) with compressed wire |
| US9013044B2 (en) | 2005-12-07 | 2015-04-21 | Micron Technology, Inc. | Through wire interconnect (TWI) for semiconductor components having wire in via and bonded connection with substrate contact |
| US7795115B2 (en) | 2005-12-28 | 2010-09-14 | Sanyo Electric Co., Ltd. | Method of manufacturing semiconductor device |
| US9018751B2 (en) | 2006-04-24 | 2015-04-28 | Micron Technology, Inc. | Semiconductor module system having encapsulated through wire interconnect (TWI) |
| US8741667B2 (en) | 2006-04-24 | 2014-06-03 | Micron Technology, Inc. | Method for fabricating a through wire interconnect (TWI) on a semiconductor substrate having a bonded connection and an encapsulating polymer layer |
| US8581387B1 (en) | 2006-04-24 | 2013-11-12 | Micron Technology, Inc. | Through wire interconnect (TWI) having bonded connection and encapsulating polymer layer |
| US8404523B2 (en) | 2006-04-24 | 2013-03-26 | Micron Technoloy, Inc. | Method for fabricating stacked semiconductor system with encapsulated through wire interconnects (TWI) |
| US8217510B2 (en) | 2006-04-24 | 2012-07-10 | Micron Technology, Inc. | Semiconductor module system having stacked components with encapsulated through wire interconnects (TWI) |
| US8120167B2 (en) | 2006-04-24 | 2012-02-21 | Micron Technology, Inc. | System with semiconductor components having encapsulated through wire interconnects (TWI) |
| US8178421B2 (en) | 2006-09-15 | 2012-05-15 | Oki Semiconductor Co., Ltd. | Method of fabricating semiconductor device |
| KR100826979B1 (en) | 2006-09-30 | 2008-05-02 | 주식회사 하이닉스반도체 | Stack package and method for fabricating the same |
| US7871925B2 (en) | 2006-09-30 | 2011-01-18 | Hynix Semiconductor Inc. | Stack package and method for manufacturing the same |
| US7525186B2 (en) | 2006-09-30 | 2009-04-28 | Hynix Semiconductor Inc. | Stack package having guard ring which insulates through-via interconnection plug and method for manufacturing the same |
| JP2008270600A (en) * | 2007-04-23 | 2008-11-06 | Denso Corp | Semiconductor device and manufacturing method thereof |
| US8269315B2 (en) | 2007-06-07 | 2012-09-18 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing semiconductor device |
| JP2009157775A (en) * | 2007-12-27 | 2009-07-16 | Hitachi Ltd | Processor |
| JP4484923B2 (en) * | 2007-12-27 | 2010-06-16 | 株式会社日立製作所 | Processor |
| KR101078735B1 (en) * | 2009-07-07 | 2011-11-02 | 주식회사 하이닉스반도체 | Semiconductor package and method of manufacturing the same |
| JP2012009847A (en) * | 2010-06-28 | 2012-01-12 | Samsung Electronics Co Ltd | Semiconductor device and manufacturing method of the same |
| JP2012138401A (en) * | 2010-12-24 | 2012-07-19 | Elpida Memory Inc | Semiconductor device manufacturing method |
| WO2014034691A1 (en) * | 2012-08-27 | 2014-03-06 | Ps4 Luxco S.A.R.L. | Chip stack, semiconductor devices having the same, and manufacturing methods for chip stack |
| US9287225B2 (en) | 2013-07-23 | 2016-03-15 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
| US9673147B2 (en) | 2013-07-23 | 2017-06-06 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3687435B2 (en) | 2005-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3687435B2 (en) | Semiconductor chip and manufacturing method thereof, semiconductor device, computer, circuit board, and electronic device | |
| JP3186941B2 (en) | Semiconductor chips and multi-chip semiconductor modules | |
| JP3335575B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3386029B2 (en) | Flip chip type semiconductor device and manufacturing method thereof | |
| TWI384630B (en) | Method of manufacturing an electronic parts packaging structure | |
| JP4594934B2 (en) | Integrated electronic chip and interconnect device, and method for manufacturing the same | |
| JP3684978B2 (en) | SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE | |
| JP3778256B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
| TWI280641B (en) | Chip structure | |
| US9209146B2 (en) | Electronic device packages having bumps and methods of manufacturing the same | |
| JP2002208655A (en) | Semiconductor device and its manufacturing method, laminated semiconductor device, circuit board and electronic equipment | |
| JP2001320014A (en) | Semiconductor device and its manufacturing method | |
| JP2006019433A (en) | Semiconductor device and manufacturing method thereof | |
| JP2006319243A (en) | Memory module and its manufacturing method | |
| KR102647008B1 (en) | Fan-out packages and methods of forming the same | |
| JP2002184904A (en) | Semiconductor device and method for manufacturing the same | |
| TW200421960A (en) | Semiconductor device, and the manufacturing method of the same | |
| JP2002305282A (en) | Semiconductor element and structure for connecting the same, and semiconductor device with stacked semiconductor elements | |
| JP2001135785A (en) | Semiconductor chip, multi-chip package, semiconductor device, electronics and manufacturing method | |
| KR100990396B1 (en) | Stacked wafer level package and method manufacturing the same | |
| CN110854093A (en) | Three-dimensional laminated packaging structure and manufacturing method thereof | |
| JP2002050721A (en) | Electronic device and manufacturing method thereof | |
| JP2005005632A (en) | Chip-like electronic component, its manufacturing method, and its packaging structure | |
| JP2000286304A (en) | Manufacture of semiconductor element, semiconductor element, and manufacture of semiconductor device, and mounting module | |
| JP3661528B2 (en) | Manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050314 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050530 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3687435 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130617 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130617 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |