JP3686858B2 - 半導体素子収納用パッケージおよび半導体装置 - Google Patents
半導体素子収納用パッケージおよび半導体装置 Download PDFInfo
- Publication number
- JP3686858B2 JP3686858B2 JP2001323787A JP2001323787A JP3686858B2 JP 3686858 B2 JP3686858 B2 JP 3686858B2 JP 2001323787 A JP2001323787 A JP 2001323787A JP 2001323787 A JP2001323787 A JP 2001323787A JP 3686858 B2 JP3686858 B2 JP 3686858B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- line
- central
- frame
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、信号入出力部に同軸コネクタを用いた半導体素子収納用パッケージおよび半導体装置に関する。
【０００２】
【従来の技術】
従来、光通信分野で用いられる半導体素子や、マイクロ波帯，ミリ波帯等の高周波信号で駆動される各種半導体素子を収納する半導体素子収納用パッケージ（以下、半導体パッケージという）には、半導体素子と外部電気回路基板とを電気的に接続するための入出力端子として同軸コネクタが用いられている。この同軸コネクタを具備した半導体パッケージを図５に断面図で示す。同図において、２１は基体、２２は枠体、２３は同軸コネクタ、２４は蓋体、２６は回路基板である。
【０００３】
基体２１は鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金や銅（Ｃｕ）−タングステン（Ｗ）の焼結材等の金属から成る略四角形の板状体であり、その上側主面の略中央部には、ＩＣ，ＬＳＩ，半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の半導体素子２５を搭載して成る回路基板２６を載置する載置部２１ａが形成されている。載置部２１ａには、半導体素子２５が、例えばアルミナ（Ａｌ2Ｏ3）質セラミックス等から成る回路基板２６に搭載された状態で載置固定される。
【０００４】
なお、回路基板２６に搭載された半導体素子２５は、その電極が、回路基板２６に被着形成されている線路導体２６ａにボンディングワイヤ２７等を介して電気的に接続されている。
【０００５】
基体２１の上側主面の外周部には載置部２１ａを囲繞するようにして枠体２２が立設されており、枠体２２は基体２１とともにその内側に半導体素子２５を収容する空所を形成する。この枠体２２は基体２１と同様にＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から成り、基体２１と一体成形される、または基体２１に銀ろう等のろう材を介してろう付けされる、またはシーム溶接法等の溶接法により接合されることによって基体２１の上側主面の外周部に立設される。
【０００６】
枠体２２の側部には同軸コネクタ２３が嵌着される貫通孔２２ａが形成されており、貫通孔２２ａ内に同軸コネクタ２３を嵌め込むとともに半田等の封着材２８を貫通孔２２ａ内の隙間に挿入し、しかる後、加熱して封着材２８を溶融させ、溶融した封着材２８を毛細管現象により同軸コネクタ２３と貫通孔２２ａの内面との隙間に充填させることによって、同軸コネクタ２３が貫通孔２２ａ内に封着材２８を介して嵌着接合される。
【０００７】
同軸コネクタ２３は、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成る円筒状の外周導体２３ａの中心軸部分に、信号線路としてＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る棒状の中心導体２３ｂが絶縁体２３ｃを介して固定されて成る。そして、接地導体としての外周導体２３ａが封着材２８を介して枠体２２に電気的に接続されており、特性インピーダンスに整合された同軸線路モードの信号線路を形成している。また、中心導体２３ｂが半田等から成る導電性接着材２６ｂを介して回路基板２６の線路導体２６ａに電気的に接続される。線路導体２６ａは、所定の特性インピーダンスに整合されたマイクロストリップ線路となっている。
【０００８】
そして、枠体２２の上面に蓋体２４をろう付け法やシームウエルド法等の溶接法によって接合し、基体２１、枠体２２および蓋体２４から成る容器内部に半導体素子２５を収容し気密に封止することによって製品としての半導体装置となる。
【０００９】
なお、図５において、２１ｂは基体２１を外部電気回路基板等にネジ止めするための貫通孔、２２ｂは同軸コネクタプラグ２９を嵌め込むための貫通孔、２９は同軸コネクタプラグ、３０は外部電気回路に接続された同軸ケーブルである。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体パッケージでは、枠体２２内側に突出した同軸コネクタ２３の中心導体２３ｂが同軸構造となっていない。そのため、伝送される高周波信号の周波数が高くなると、同軸構造になっていない部分に発生するインピーダンスが非常に大きくなり、かつ信号の伝播モードにずれを生じていた。従って、中心導体２３ｂの枠体２２内側に突出していない部分と回路基板２６の線路導体２６ａとの間のインピーダンスのギャップおよび信号の伝播モードのずれが非常に大きくなっていた。その結果、高周波信号の入出力時における反射損失が大きくなり、半導体素子２５の作動性が劣化するという問題点を有していた。
【００１１】
即ち、上記従来の構成では、外周導体２３ａの内周面に覆われた中心導体２３ｂの部位、およびマイクロストリップ線路構造である線路導体２６ａでの高周波信号の伝播モードはＴＥＭ（Transverse Electro Magnetic）モードである。それに対して、枠体２２の内側に露出した中心導体２３ｂであって、回路基板２６の線路導体２６ａとの接続部以外の部位の伝播モードはＴＥ（Transverse Electric）モードである。従って、高周波信号は、ＴＥＭモード、ＴＥモード、ＴＥＭモードと伝播モードが変化するため、伝播モードの変化部でインピーダンスがステップ状に変化し、高周波信号の反射損失が大きくなる。
【００１２】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、高周波信号の伝送効率に優れた半導体パッケージを提供することである。
【００１３】
【課題を解決するための手段】
本発明は、上側主面に半導体素子および回路基板を載置するための載置部を有する基体と、該基体の前記上側主面に前記載置部を囲繞するように接合され、側部に貫通孔が形成された枠体と、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成るとともに前記貫通孔に嵌着された同軸コネクタとを具備した半導体素子収納用パッケージにおいて、前記中心導体は、前記絶縁体より突出しているとともに、前記枠体内面から前記枠体内部側に０．０３〜０．１５ｍｍの位置にある部位から前記回路基板に接続される先端までの部位の厚さがその残部の１０〜５０％とされた薄肉部となっており、該薄肉部とその残部との間になだらかな形状の段差が形成されており、前記回路基板は、その上面に一端側が前記中心導体に他端側が前記半導体素子にそれぞれ電気的に接続された線路導体が形成されており、さらに前記線路導体は、マイクロストリップ線路であって、前記中心導体との接続部が前記中心導体の幅の０．７〜０．９倍の幅狭部とされ、残部が前記中心導体と略同じ幅とされているとともに、前記幅狭部から前記残部へと幅が変化する傾斜部が形成され、さらに該傾斜部に前記中心導体の先端部が位置していることを特徴とする。
【００１４】
本発明の半導体パッケージによれば、中心導体は、絶縁体より突出しているとともに、枠体内面から枠体内部側に０．０３〜０．１５ｍｍの位置にある部位から回路基板に接続される先端までの部位の厚さがその残部の１０〜５０％とされていることから、中心導体の枠体内側に突出していない部分と、回路基板の線路導体との間のインピーダンスのギャップを小さくすることができ、高周波信号の入出力時における反射損失を極めて小さなものとすることができる。
【００１５】
即ち、高周波信号の伝送時に回路基板の線路導体で発生する電界の大きさは、同軸コネクタの中心導体が枠体内側にそのまま突出した場合（薄肉部がない場合）にその部分に発生する電界の大きさよりも、中心導体の厚さを残部の厚さの１０〜５０％とした薄肉部に発生する電界の大きさに近いものとなる。そのため、中心導体の薄肉部を線路導体と接続することにより、線路導体と中心導体との間の電界の変化を緩やかなものにできる。その結果、中心導体と線路導体との接続部で、インピーダンスの急激な変化を抑えることができ、インピーダンスの変化により発生する反射損失を極めて小さくできる。
【００１６】
また、中心導体が枠体内面から突出する部位の近傍において、中心導体の厚さを枠体内面から枠体内部側に０．０３〜０．１５ｍｍの位置にある部位まで、その厚さを残部の１０〜５０％とした薄肉部としたため、その部位におけるインピーダンスは、中心導体の厚さがそのままの部分（薄肉部でない部分）と比較してインピーダンスが増加し、中心導体が枠体内側に突出する部位でさらにインピーダンスが増加する。その結果、従来中心導体が枠体内側に突出する部位において、急激にインピーダンスの増加していたのに対し、枠体内面から枠体内部側に０．０３〜０．１５ｍｍの位置にある中心導体の薄肉部、中心導体が枠体内側に突出する部位の２箇所で段階的にインピーダンスを変化させ、急激なインピーダンスの変化を防止することとなり、中心導体を伝送する高周波信号の反射損失を抑制することができる。
【００１７】
さらに、線路導体との接続部において、線路導体は中心導体の幅の０．７〜０．９倍の幅狭部とされていることから、線路導体は接続部で特性インピーダンスより高いインピーダンス値とされ、線路導体の表面に中心導体が載置固定されても、接続部を特性インピーダンスに整合させることができる。
【００１８】
以上の作用により、信号線路の全体においてインピーダンスの急激な変化を抑えることができ、高周波信号の入出力時の反射損失を小さくすることができ、伝送特性が良好となる。
【００１９】
また、本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記同軸コネクタに前記線路導体を介して電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする。
【００２０】
本発明は、上記の構成により、上記本発明の半導体パッケージを用いた信頼性の高い半導体装置を提供できる。
【００２１】
【発明の実施の形態】
本発明の半導体パッケージについて以下に詳細に説明する。図１は本発明の半導体パッケージについて実施の形態の一例を示す断面図であり、１は基体、２は枠体、３は同軸コネクタ、４は蓋体、６は回路基板である。
【００２２】
本発明の半導体パッケージは、上側主面に半導体素子５および回路基板６を載置するための載置部１ａを有する基体１と、基体１の上側主面に載置部１ａを囲繞するように接合され、側部に貫通孔２ａが形成された枠体２と、筒状の外周導体３ａおよびその中心軸に設置された中心導体３ｂならびにそれらの間に介在させた絶縁体３ｃから成るとともに貫通孔２ａに嵌着された同軸コネクタ３とを具備した基本構成である。そして、中心導体３ｂは、絶縁体３ｃより突出しているとともに、枠体２内面から枠体２内部側に０．０３〜０．１５ｍｍの位置にある部位から回路基板６に接続される先端までの部位の厚さがその残部の１０〜５０％とされており、回路基板６は、その上面に一端側が中心導体３ｂに他端側が半導体素子５にそれぞれ電気的に接続された線路導体６ａが形成されており、さらに線路導体６ａは、中心導体３ｂとの接続部が中心導体３ｂの幅の０．７〜０．９倍の幅狭部とされ、残部が中心導体３ｂと略同じ幅とされている。
【００２３】
本発明の基体１はＦｅ−Ｎｉ−Ｃｏ合金等の金属やＣｕ−Ｗの焼結材等から成り、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法、または射出成形と切削加工等を施すことによって、所定の形状に製作される。基体１の上側主面の略中央部には、ＩＣ，ＬＳＩ，半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の半導体素子５を載置するための載置部１ａが設けられており、載置部１ａには半導体素子５を搭載して成る回路基板６が載置固定される。半導体素子５は、その電極が、回路基板６の上面に被着形成されている線路導体６ａにボンディングワイヤ７等を介して電気的に接続されている。つまり、線路導体６ａは、その一端側が中心導体３ｂに他端側が半導体素子５にそれぞれ電気的に接続されている。
【００２４】
また、基体１の上側主面の外周部には載置部１ａを囲繞するようにして枠体２が立設接合されており、枠体２は基体１とともにその内側に半導体素子５を収容する空所を形成する。この枠体２は、基体１と同様にＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から成り、基体１と一体成形される、または基体１に銀（Ａｇ）ろう等のろう材を介してろう付けされる、またはシーム溶接法等の溶接法により接合されることによって基体１の上側主面の外周部に立設される。
【００２５】
枠体２の側部には同軸コネクタ３が嵌着される貫通孔２ａが形成されている。貫通孔２ａ内に同軸コネクタ３を嵌め込むとともに半田等の封着材８を貫通孔２ａとの隙間に挿入する。しかる後、加熱して封着材８を溶融させ、溶融した封着材８は毛細管現象により同軸コネクタ３と貫通孔２ａの内面との隙間に充填されることによって、同軸コネクタ３が貫通孔２ａ内に封着材８を介して嵌着接合される。
【００２６】
同軸コネクタ３は、内部に収容する半導体素子５を外部の同軸ケーブル１０に電気的に接続するものであり、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成る円筒状の外周導体３ａの中心軸に同じくＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る中心導体３ｂが絶縁体３ｃを介して固定された構造をしている。中心導体３ｂで伝送される高周波信号は、貫通孔２ａ，２ｂ部において貫通孔２ａ，２ｂの中心軸を同軸線路のモードで伝送し、特性インピーダンス値に整合されている。中心導体３ｂが枠体２の内面から突出して線路導体６ａと半田等の導電性接着材６ｂにより接続された部分以降では、高周波信号は回路基板６の上面に被着形成された線路導体６ａ上を伝送される。
【００２７】
図２（ｂ）〜（ｅ）は、本発明の中心導体３ｂと線路導体６ａとの接続部における線路方向に平行な面での断面図であり、中心導体３ｂの枠体２内面から枠体２内部側の薄肉部３ｄの長さをＬ１とする。本発明では、図２（ｂ）〜（ｅ）に示すように、中心導体３ｂが絶縁体３ｃより突出し、かつ中心導体３ｂの枠体２内面から枠体２内部側にＬ１＝０．０３〜０．１５ｍｍの位置にある部位から回路基板６に接続される先端までの部位の厚さがその残部の１０〜５０％とされた薄肉部３ｄとなっていることから、中心導体３ｂの枠体２内側に突出していない部分（薄肉部３ｄではない部分）と、線路導体６ａとの間のインピーダンスのギャップを小さくすることができ、高周波信号の入出力時における反射損失を極めて小さなものとすることができる。
【００２８】
即ち、高周波信号の伝送時に線路導体６ａで発生する電界の大きさは、中心導体３ｂが枠体２内側にそのまま突出した場合（薄肉部３ｄがない場合）にその部分に発生する電界の大きさよりも、中心導体３ｂの厚さが残部の厚さの１０〜５０％とされた薄肉部３ｄに発生する電界の大きさに近いものとなる。そのため、薄肉部３ｄを線路導体６ａと接続することにより、線路導体６ａと中心導体３ｂとの間の電界の変化を緩やかなものにできる。その結果、中心導体３ｂと線路導体６ａとの接続部で、インピーダンスの急激な変化を抑えることができ、インピーダンスの変化により発生する反射損失を極めて小さくできる。
【００２９】
また、中心導体３ｂが枠体２内面から突出する部位の近傍において、中心導体３ｂの厚さを枠体２内面から枠体２内部側にＬ１＝０．０３〜０．１５ｍｍの位置にある部位まで、その厚さを残部の１０〜５０％とした薄肉部３ｄとしたため、その部位におけるインピーダンスは、中心導体３ｂの厚さがそのままの部分（薄肉部３ｄでない部分）と比較してインピーダンスが増加し、中心導体３ｂが枠体２内側に突出する部位でさらにインピーダンスが増加する。その結果、従来、図５の中心導体２３ｂが枠体２２内側に突出する部位において、急激にインピーダンスが増加していたのに対し、枠体２内面から枠体２内部側にＬ１＝０．０３〜０．１５ｍｍの位置にある薄肉部３ｄ、中心導体３ｂが枠体２内側に突出する部位の２箇所で段階的にインピーダンスを変化させ、急激なインピーダンスの変化を防止することとなり、中心導体３ｂを伝送する高周波信号の反射損失を抑制することができる。
【００３０】
また、Ｌ１＜０．０３ｍｍの場合、枠体２内面から枠体２内部側での薄肉部３ｄの長さが短かすぎて、中心導体３ｂが枠体２内面から突出する部位の近傍での信号線路のインピーダンスの変化が急激となるため、中心導体３ｂが枠体２内面から突出する部位の近傍での高周波信号の反射損失が抑制できない。Ｌ１＞０．１５ｍｍの場合、枠体２内面から枠体２内部側で中心導体３ｂの特性インピーダンスに整合されていない薄肉部３ｄが長くなるため、薄肉部３ｄでの透過損失が大きくなり、信号線路全体での高周波信号の損失を小さくすることが困難になる。
【００３１】
薄肉部３ｄはその残部との間に段差を形成しており、その段差は、図２（ｂ）のように円弧状のなだらかなくぼんだ曲面である構成、図２（ｃ）のように傾斜面である構成等の種々の構成とすることができる。図２（ｂ），図２（ｃ）のように、段差をなだらかな形状とすることにより、表皮効果によって信号線路の表面近くを伝送する高周波信号の反射損失を抑えることができる。図２（ｃ）において、段差である傾斜面の傾斜角が３０〜６０°であるのが好ましく、信号線路の表面近くを伝送する高周波信号の反射損失を最小限に抑え、高周波信号を効率よく伝送させることが可能となる。
【００３２】
薄肉部３ｄと線路導体６ａとの接続部の構成は、図２（ｂ）〜（ｃ）に示すような中心導体３ｂの先端部の上側を切り欠いて形成した薄肉部３ｄが線路導体６ａに接続される構成、中心導体３ｂの先端部の下側を切り欠いて形成した薄肉部３ｄが線路導体６ａに接続される構成、図２（ｅ）に示すような中心導体３ｂの先端部の上側と下側とを切り欠いて形成した薄肉部３ｄが線路導体６ａに接続される構成とし得る。
【００３３】
さらに、中心導体３ｂと線路導体６ａとの接続部（以下、単に「接続部」といえば線路導体６ａと中心導体３ｂとの接続部をいう）では、図３の線路方向に対し垂直な面での断面図に示すように、中心導体３ｂの厚みがその残部の１０〜５０％とされた薄肉部３ｄとなっている。この接続部においては、ＴＥＭモードとＴＥモードが混在したものとなるが、中心導体３ｂの薄肉部３ｄでの伝播モードはＴＥＭモードとなる。そのため、伝播モードの変化は非常に小さなものとなり、その結果、インピーダンスの変化が極めて緩やかになり、高周波信号の反射損失を非常に小さなものとすることができる。
【００３４】
即ち、線路導体６ａの容量成分は線路導体６ａと回路基板６下面の接地導体との間で発生しており、接続部ではほぼ中心導体３ｂの表面積の分だけ容量成分を発生させる対向電極の面積が増大することになるが、本発明のように接続部で中心導体３ｂを薄肉化することにより中心導体３ｂの表面積が小さくなり、容量成分を発生させる対向電極の面積が減少して容量成分が小さくなる。
【００３５】
また、中心導体３ｂの薄肉部３ｄの厚みがその残部の厚みの１０％未満では、薄肉部３ｄが薄すぎて折れ等の破損が生じ、中心導体３ｂで高周波信号を伝送できなくなる可能性がある。５０％を超える場合は、薄肉部３ｄが接続部での容量成分の増加が大きくなり、接続部における信号線路のインピーダンスが大きく低下して、接続部における信号線路のインピーダンスが特性インピーダンスに比べ大幅に小さい値となり反射損失が大きくなる。
【００３６】
また、薄肉部３ｄの線路方向に垂直な面における断面形状は、図３のような半円形状のみならず、四角形等様々な形状とし得る。
【００３７】
さらに、薄肉部３ｄの上面は回路基板６の下面に略平行な平坦面であることが好ましい。この場合、薄肉部３ｄの上面から出た電気力線は上方に延びるのみで回路基板６下面の接地導体に結合することがないため、薄肉部３ｄ上面が容量成分を生じる対向電極とはならない。即ち、薄肉部３ｄ上面は容量成分の増加に全く寄与することがなくなるため、容量成分の低減に有効な構成となる。
【００３８】
図４は回路基板６の平面図であるが、線路導体６ａは中心導体３ｂとの接続部が中心導体３ｂの幅の０．７〜０．９倍の幅狭部６ｃとされ、残部が中心導体３ｂと略同じ幅とされている。
【００３９】
ここで、幅狭部６ｃを除く線路導体６ａの幅をＷ１、幅狭部６ｃの幅をＷ２、中心導体３ｂの幅をｄとしたとき、０．７ｄ≦Ｗ２≦０．９ｄ，Ｗ１＞Ｗ２となっている。なお、Ｗ１とｄについては、０．９ｄ≦Ｗ１≦１．１ｄといった程度の範囲内で同じ幅であればよい。この構成により、幅狭部６ｃを除く部分の線路導体６ａを特性インピーダンス値に略整合させ、幅狭部６ｃ部においては特性インピーダンス値よりも高いインピーダンス値とすることができる。幅狭部６ｃと線路導体６ａの残部との間で線路幅に段差が生じるが、この段差部については、幅狭部６ｃから幅の広い線路導体６ａへ変化している傾斜部の線路導体６ａに対する傾斜角度θは３０〜６０°として連続的に漸次線路幅を変化させる。この場合反射損失による高周波信号の減衰を抑制させることができる。
【００４０】
図３に示すように、線路導体６ａと中心導体３ｂとを接続することにより、接続部では信号線路が中心導体３ｂ，線路導体６ａおよび導電性接着材６ｂとなっている。線路導体６ａのみが信号線路である場合と比して、信号線路の容量成分が増加し、接続部のインピーダンスが低下することとなる。従って、接続部における線路導体６ａを幅狭部６ｃとして、幅狭部６ｃ単体のインピーダンス値は特性インピーダンスより高い値とし、中心導体３ｂを接続して接続部のインピーダンスが低下することにより、接続部を特性インピーダンスに略整合させることができる。また接続部は、導電性接着材６ｂの量を適宜調整して、信号線路のインピーダンスを整合している。このようにして、半導体パッケージ内において、反射損失や透過損失等の伝送損失の小さい良好な伝送特性の信号線路が形成される。
【００４１】
枠体２の貫通孔２ｂ内に挿入固定される同軸コネクタプラグ９は、外部電気回路に接続された同軸ケーブル１０と枠体２に嵌着された同軸コネクタ３とを接続するためのプラグである。
【００４２】
そして、本発明の半導体パッケージは、半導体素子５の電極と回路基板６上面の線路導体６ａとを電気的に接続し、線路導体６ａと中心導体３ｂとを半田等の導電性接着材６ｂを介して電気的に接続し、しかる後、枠体２の上面にＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る蓋体４を半田付け法やシームウエルド法により接合することにより製品としての半導体装置となる。この半導体装置は、基体１がネジ止め等により、外部電気回路基板に実装される。また、同軸コネクタプラグ９と外部電気回路に接続された同軸ケーブル１０とを接続することにより、内部に収容する半導体素子５が外部電気回路に電気的に接続され、半導体素子５が高周波信号で作動することとなる。
【００４３】
本発明における高周波信号の好ましい周波数は５〜１００ＧＨｚ程度であり、この場合に高周波信号の伝送特性を良好なものとすることができる。
【００４４】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。
【００４５】
【発明の効果】
本発明は、同軸コネクタの中心導体は、絶縁体より突出しているとともに、中心導体の枠体内面から枠体内部側に０．０３〜０．１５ｍｍの位置にある部位から回路基板に接続される先端までの部位の厚さがその残部の１０〜５０％とされた薄肉部となっており、この薄肉部とその残部との間になだらかな形状の段差が形成され、線路導体は、マイクロストリップ線路であって、中心導体との接続部が中心導体の幅の０．７〜０．９倍の幅狭部とされ、残部が中心導体と略同じ幅とされているとともに、前記幅狭部から前記残部へと幅が変化する傾斜部が形成され、さらに該傾斜部に前記中心導体の先端部が位置していることから、中心導体の枠体内側に突出していない部分と、回路基板の線路導体との間のインピーダンスのギャップを小さくすることができ、かつ接続部のインピーダンスを特性インピーダンスに略整合させ、高周波信号の入出力時における反射損失を極めて小さなものとし、高周波信号を効率よく伝送することができる。
【００４６】
本発明の半導体装置は、本発明の半導体素子収納用パッケージと、載置部に載置固定されるとともに同軸コネクタに線路導体を介して電気的に接続された半導体素子と、枠体の上面に接合された蓋体とを具備したことにより、上記本発明の作用効果を有する半導体パッケージを用いた信頼性の高い半導体装置となる。
【図面の簡単な説明】
【図１】本発明の半導体パッケージについて実施の形態の例を示す断面図である。
【図２】（ｂ）〜（ｅ）は本発明の半導体パッケージについて実施の形態の各種例を示し、半導体パッケージ内に収容された回路基板の接続部の線路方向に平行な面に
おける断面図である。
【図３】本発明の半導体パッケージ内に収容された回路基板の接続部の線路方向に垂直な面における断面図である。
【図４】本発明の半導体パッケージについて実施の形態の他の例を示し、半導体パッケージ内に収容された回路基板の平面図である。
【図５】従来の半導体パッケージの断面図である。
【発明の属する技術分野】
本発明は、信号入出力部に同軸コネクタを用いた半導体素子収納用パッケージおよび半導体装置に関する。
【０００２】
【従来の技術】
従来、光通信分野で用いられる半導体素子や、マイクロ波帯，ミリ波帯等の高周波信号で駆動される各種半導体素子を収納する半導体素子収納用パッケージ（以下、半導体パッケージという）には、半導体素子と外部電気回路基板とを電気的に接続するための入出力端子として同軸コネクタが用いられている。この同軸コネクタを具備した半導体パッケージを図５に断面図で示す。同図において、２１は基体、２２は枠体、２３は同軸コネクタ、２４は蓋体、２６は回路基板である。
【０００３】
基体２１は鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金や銅（Ｃｕ）−タングステン（Ｗ）の焼結材等の金属から成る略四角形の板状体であり、その上側主面の略中央部には、ＩＣ，ＬＳＩ，半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の半導体素子２５を搭載して成る回路基板２６を載置する載置部２１ａが形成されている。載置部２１ａには、半導体素子２５が、例えばアルミナ（Ａｌ2Ｏ3）質セラミックス等から成る回路基板２６に搭載された状態で載置固定される。
【０００４】
なお、回路基板２６に搭載された半導体素子２５は、その電極が、回路基板２６に被着形成されている線路導体２６ａにボンディングワイヤ２７等を介して電気的に接続されている。
【０００５】
基体２１の上側主面の外周部には載置部２１ａを囲繞するようにして枠体２２が立設されており、枠体２２は基体２１とともにその内側に半導体素子２５を収容する空所を形成する。この枠体２２は基体２１と同様にＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から成り、基体２１と一体成形される、または基体２１に銀ろう等のろう材を介してろう付けされる、またはシーム溶接法等の溶接法により接合されることによって基体２１の上側主面の外周部に立設される。
【０００６】
枠体２２の側部には同軸コネクタ２３が嵌着される貫通孔２２ａが形成されており、貫通孔２２ａ内に同軸コネクタ２３を嵌め込むとともに半田等の封着材２８を貫通孔２２ａ内の隙間に挿入し、しかる後、加熱して封着材２８を溶融させ、溶融した封着材２８を毛細管現象により同軸コネクタ２３と貫通孔２２ａの内面との隙間に充填させることによって、同軸コネクタ２３が貫通孔２２ａ内に封着材２８を介して嵌着接合される。
【０００７】
同軸コネクタ２３は、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成る円筒状の外周導体２３ａの中心軸部分に、信号線路としてＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る棒状の中心導体２３ｂが絶縁体２３ｃを介して固定されて成る。そして、接地導体としての外周導体２３ａが封着材２８を介して枠体２２に電気的に接続されており、特性インピーダンスに整合された同軸線路モードの信号線路を形成している。また、中心導体２３ｂが半田等から成る導電性接着材２６ｂを介して回路基板２６の線路導体２６ａに電気的に接続される。線路導体２６ａは、所定の特性インピーダンスに整合されたマイクロストリップ線路となっている。
【０００８】
そして、枠体２２の上面に蓋体２４をろう付け法やシームウエルド法等の溶接法によって接合し、基体２１、枠体２２および蓋体２４から成る容器内部に半導体素子２５を収容し気密に封止することによって製品としての半導体装置となる。
【０００９】
なお、図５において、２１ｂは基体２１を外部電気回路基板等にネジ止めするための貫通孔、２２ｂは同軸コネクタプラグ２９を嵌め込むための貫通孔、２９は同軸コネクタプラグ、３０は外部電気回路に接続された同軸ケーブルである。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体パッケージでは、枠体２２内側に突出した同軸コネクタ２３の中心導体２３ｂが同軸構造となっていない。そのため、伝送される高周波信号の周波数が高くなると、同軸構造になっていない部分に発生するインピーダンスが非常に大きくなり、かつ信号の伝播モードにずれを生じていた。従って、中心導体２３ｂの枠体２２内側に突出していない部分と回路基板２６の線路導体２６ａとの間のインピーダンスのギャップおよび信号の伝播モードのずれが非常に大きくなっていた。その結果、高周波信号の入出力時における反射損失が大きくなり、半導体素子２５の作動性が劣化するという問題点を有していた。
【００１１】
即ち、上記従来の構成では、外周導体２３ａの内周面に覆われた中心導体２３ｂの部位、およびマイクロストリップ線路構造である線路導体２６ａでの高周波信号の伝播モードはＴＥＭ（Transverse Electro Magnetic）モードである。それに対して、枠体２２の内側に露出した中心導体２３ｂであって、回路基板２６の線路導体２６ａとの接続部以外の部位の伝播モードはＴＥ（Transverse Electric）モードである。従って、高周波信号は、ＴＥＭモード、ＴＥモード、ＴＥＭモードと伝播モードが変化するため、伝播モードの変化部でインピーダンスがステップ状に変化し、高周波信号の反射損失が大きくなる。
【００１２】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、高周波信号の伝送効率に優れた半導体パッケージを提供することである。
【００１３】
【課題を解決するための手段】
本発明は、上側主面に半導体素子および回路基板を載置するための載置部を有する基体と、該基体の前記上側主面に前記載置部を囲繞するように接合され、側部に貫通孔が形成された枠体と、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成るとともに前記貫通孔に嵌着された同軸コネクタとを具備した半導体素子収納用パッケージにおいて、前記中心導体は、前記絶縁体より突出しているとともに、前記枠体内面から前記枠体内部側に０．０３〜０．１５ｍｍの位置にある部位から前記回路基板に接続される先端までの部位の厚さがその残部の１０〜５０％とされた薄肉部となっており、該薄肉部とその残部との間になだらかな形状の段差が形成されており、前記回路基板は、その上面に一端側が前記中心導体に他端側が前記半導体素子にそれぞれ電気的に接続された線路導体が形成されており、さらに前記線路導体は、マイクロストリップ線路であって、前記中心導体との接続部が前記中心導体の幅の０．７〜０．９倍の幅狭部とされ、残部が前記中心導体と略同じ幅とされているとともに、前記幅狭部から前記残部へと幅が変化する傾斜部が形成され、さらに該傾斜部に前記中心導体の先端部が位置していることを特徴とする。
【００１４】
本発明の半導体パッケージによれば、中心導体は、絶縁体より突出しているとともに、枠体内面から枠体内部側に０．０３〜０．１５ｍｍの位置にある部位から回路基板に接続される先端までの部位の厚さがその残部の１０〜５０％とされていることから、中心導体の枠体内側に突出していない部分と、回路基板の線路導体との間のインピーダンスのギャップを小さくすることができ、高周波信号の入出力時における反射損失を極めて小さなものとすることができる。
【００１５】
即ち、高周波信号の伝送時に回路基板の線路導体で発生する電界の大きさは、同軸コネクタの中心導体が枠体内側にそのまま突出した場合（薄肉部がない場合）にその部分に発生する電界の大きさよりも、中心導体の厚さを残部の厚さの１０〜５０％とした薄肉部に発生する電界の大きさに近いものとなる。そのため、中心導体の薄肉部を線路導体と接続することにより、線路導体と中心導体との間の電界の変化を緩やかなものにできる。その結果、中心導体と線路導体との接続部で、インピーダンスの急激な変化を抑えることができ、インピーダンスの変化により発生する反射損失を極めて小さくできる。
【００１６】
また、中心導体が枠体内面から突出する部位の近傍において、中心導体の厚さを枠体内面から枠体内部側に０．０３〜０．１５ｍｍの位置にある部位まで、その厚さを残部の１０〜５０％とした薄肉部としたため、その部位におけるインピーダンスは、中心導体の厚さがそのままの部分（薄肉部でない部分）と比較してインピーダンスが増加し、中心導体が枠体内側に突出する部位でさらにインピーダンスが増加する。その結果、従来中心導体が枠体内側に突出する部位において、急激にインピーダンスの増加していたのに対し、枠体内面から枠体内部側に０．０３〜０．１５ｍｍの位置にある中心導体の薄肉部、中心導体が枠体内側に突出する部位の２箇所で段階的にインピーダンスを変化させ、急激なインピーダンスの変化を防止することとなり、中心導体を伝送する高周波信号の反射損失を抑制することができる。
【００１７】
さらに、線路導体との接続部において、線路導体は中心導体の幅の０．７〜０．９倍の幅狭部とされていることから、線路導体は接続部で特性インピーダンスより高いインピーダンス値とされ、線路導体の表面に中心導体が載置固定されても、接続部を特性インピーダンスに整合させることができる。
【００１８】
以上の作用により、信号線路の全体においてインピーダンスの急激な変化を抑えることができ、高周波信号の入出力時の反射損失を小さくすることができ、伝送特性が良好となる。
【００１９】
また、本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記同軸コネクタに前記線路導体を介して電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする。
【００２０】
本発明は、上記の構成により、上記本発明の半導体パッケージを用いた信頼性の高い半導体装置を提供できる。
【００２１】
【発明の実施の形態】
本発明の半導体パッケージについて以下に詳細に説明する。図１は本発明の半導体パッケージについて実施の形態の一例を示す断面図であり、１は基体、２は枠体、３は同軸コネクタ、４は蓋体、６は回路基板である。
【００２２】
本発明の半導体パッケージは、上側主面に半導体素子５および回路基板６を載置するための載置部１ａを有する基体１と、基体１の上側主面に載置部１ａを囲繞するように接合され、側部に貫通孔２ａが形成された枠体２と、筒状の外周導体３ａおよびその中心軸に設置された中心導体３ｂならびにそれらの間に介在させた絶縁体３ｃから成るとともに貫通孔２ａに嵌着された同軸コネクタ３とを具備した基本構成である。そして、中心導体３ｂは、絶縁体３ｃより突出しているとともに、枠体２内面から枠体２内部側に０．０３〜０．１５ｍｍの位置にある部位から回路基板６に接続される先端までの部位の厚さがその残部の１０〜５０％とされており、回路基板６は、その上面に一端側が中心導体３ｂに他端側が半導体素子５にそれぞれ電気的に接続された線路導体６ａが形成されており、さらに線路導体６ａは、中心導体３ｂとの接続部が中心導体３ｂの幅の０．７〜０．９倍の幅狭部とされ、残部が中心導体３ｂと略同じ幅とされている。
【００２３】
本発明の基体１はＦｅ−Ｎｉ−Ｃｏ合金等の金属やＣｕ−Ｗの焼結材等から成り、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法、または射出成形と切削加工等を施すことによって、所定の形状に製作される。基体１の上側主面の略中央部には、ＩＣ，ＬＳＩ，半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の半導体素子５を載置するための載置部１ａが設けられており、載置部１ａには半導体素子５を搭載して成る回路基板６が載置固定される。半導体素子５は、その電極が、回路基板６の上面に被着形成されている線路導体６ａにボンディングワイヤ７等を介して電気的に接続されている。つまり、線路導体６ａは、その一端側が中心導体３ｂに他端側が半導体素子５にそれぞれ電気的に接続されている。
【００２４】
また、基体１の上側主面の外周部には載置部１ａを囲繞するようにして枠体２が立設接合されており、枠体２は基体１とともにその内側に半導体素子５を収容する空所を形成する。この枠体２は、基体１と同様にＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から成り、基体１と一体成形される、または基体１に銀（Ａｇ）ろう等のろう材を介してろう付けされる、またはシーム溶接法等の溶接法により接合されることによって基体１の上側主面の外周部に立設される。
【００２５】
枠体２の側部には同軸コネクタ３が嵌着される貫通孔２ａが形成されている。貫通孔２ａ内に同軸コネクタ３を嵌め込むとともに半田等の封着材８を貫通孔２ａとの隙間に挿入する。しかる後、加熱して封着材８を溶融させ、溶融した封着材８は毛細管現象により同軸コネクタ３と貫通孔２ａの内面との隙間に充填されることによって、同軸コネクタ３が貫通孔２ａ内に封着材８を介して嵌着接合される。
【００２６】
同軸コネクタ３は、内部に収容する半導体素子５を外部の同軸ケーブル１０に電気的に接続するものであり、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成る円筒状の外周導体３ａの中心軸に同じくＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る中心導体３ｂが絶縁体３ｃを介して固定された構造をしている。中心導体３ｂで伝送される高周波信号は、貫通孔２ａ，２ｂ部において貫通孔２ａ，２ｂの中心軸を同軸線路のモードで伝送し、特性インピーダンス値に整合されている。中心導体３ｂが枠体２の内面から突出して線路導体６ａと半田等の導電性接着材６ｂにより接続された部分以降では、高周波信号は回路基板６の上面に被着形成された線路導体６ａ上を伝送される。
【００２７】
図２（ｂ）〜（ｅ）は、本発明の中心導体３ｂと線路導体６ａとの接続部における線路方向に平行な面での断面図であり、中心導体３ｂの枠体２内面から枠体２内部側の薄肉部３ｄの長さをＬ１とする。本発明では、図２（ｂ）〜（ｅ）に示すように、中心導体３ｂが絶縁体３ｃより突出し、かつ中心導体３ｂの枠体２内面から枠体２内部側にＬ１＝０．０３〜０．１５ｍｍの位置にある部位から回路基板６に接続される先端までの部位の厚さがその残部の１０〜５０％とされた薄肉部３ｄとなっていることから、中心導体３ｂの枠体２内側に突出していない部分（薄肉部３ｄではない部分）と、線路導体６ａとの間のインピーダンスのギャップを小さくすることができ、高周波信号の入出力時における反射損失を極めて小さなものとすることができる。
【００２８】
即ち、高周波信号の伝送時に線路導体６ａで発生する電界の大きさは、中心導体３ｂが枠体２内側にそのまま突出した場合（薄肉部３ｄがない場合）にその部分に発生する電界の大きさよりも、中心導体３ｂの厚さが残部の厚さの１０〜５０％とされた薄肉部３ｄに発生する電界の大きさに近いものとなる。そのため、薄肉部３ｄを線路導体６ａと接続することにより、線路導体６ａと中心導体３ｂとの間の電界の変化を緩やかなものにできる。その結果、中心導体３ｂと線路導体６ａとの接続部で、インピーダンスの急激な変化を抑えることができ、インピーダンスの変化により発生する反射損失を極めて小さくできる。
【００２９】
また、中心導体３ｂが枠体２内面から突出する部位の近傍において、中心導体３ｂの厚さを枠体２内面から枠体２内部側にＬ１＝０．０３〜０．１５ｍｍの位置にある部位まで、その厚さを残部の１０〜５０％とした薄肉部３ｄとしたため、その部位におけるインピーダンスは、中心導体３ｂの厚さがそのままの部分（薄肉部３ｄでない部分）と比較してインピーダンスが増加し、中心導体３ｂが枠体２内側に突出する部位でさらにインピーダンスが増加する。その結果、従来、図５の中心導体２３ｂが枠体２２内側に突出する部位において、急激にインピーダンスが増加していたのに対し、枠体２内面から枠体２内部側にＬ１＝０．０３〜０．１５ｍｍの位置にある薄肉部３ｄ、中心導体３ｂが枠体２内側に突出する部位の２箇所で段階的にインピーダンスを変化させ、急激なインピーダンスの変化を防止することとなり、中心導体３ｂを伝送する高周波信号の反射損失を抑制することができる。
【００３０】
また、Ｌ１＜０．０３ｍｍの場合、枠体２内面から枠体２内部側での薄肉部３ｄの長さが短かすぎて、中心導体３ｂが枠体２内面から突出する部位の近傍での信号線路のインピーダンスの変化が急激となるため、中心導体３ｂが枠体２内面から突出する部位の近傍での高周波信号の反射損失が抑制できない。Ｌ１＞０．１５ｍｍの場合、枠体２内面から枠体２内部側で中心導体３ｂの特性インピーダンスに整合されていない薄肉部３ｄが長くなるため、薄肉部３ｄでの透過損失が大きくなり、信号線路全体での高周波信号の損失を小さくすることが困難になる。
【００３１】
薄肉部３ｄはその残部との間に段差を形成しており、その段差は、図２（ｂ）のように円弧状のなだらかなくぼんだ曲面である構成、図２（ｃ）のように傾斜面である構成等の種々の構成とすることができる。図２（ｂ），図２（ｃ）のように、段差をなだらかな形状とすることにより、表皮効果によって信号線路の表面近くを伝送する高周波信号の反射損失を抑えることができる。図２（ｃ）において、段差である傾斜面の傾斜角が３０〜６０°であるのが好ましく、信号線路の表面近くを伝送する高周波信号の反射損失を最小限に抑え、高周波信号を効率よく伝送させることが可能となる。
【００３２】
薄肉部３ｄと線路導体６ａとの接続部の構成は、図２（ｂ）〜（ｃ）に示すような中心導体３ｂの先端部の上側を切り欠いて形成した薄肉部３ｄが線路導体６ａに接続される構成、中心導体３ｂの先端部の下側を切り欠いて形成した薄肉部３ｄが線路導体６ａに接続される構成、図２（ｅ）に示すような中心導体３ｂの先端部の上側と下側とを切り欠いて形成した薄肉部３ｄが線路導体６ａに接続される構成とし得る。
【００３３】
さらに、中心導体３ｂと線路導体６ａとの接続部（以下、単に「接続部」といえば線路導体６ａと中心導体３ｂとの接続部をいう）では、図３の線路方向に対し垂直な面での断面図に示すように、中心導体３ｂの厚みがその残部の１０〜５０％とされた薄肉部３ｄとなっている。この接続部においては、ＴＥＭモードとＴＥモードが混在したものとなるが、中心導体３ｂの薄肉部３ｄでの伝播モードはＴＥＭモードとなる。そのため、伝播モードの変化は非常に小さなものとなり、その結果、インピーダンスの変化が極めて緩やかになり、高周波信号の反射損失を非常に小さなものとすることができる。
【００３４】
即ち、線路導体６ａの容量成分は線路導体６ａと回路基板６下面の接地導体との間で発生しており、接続部ではほぼ中心導体３ｂの表面積の分だけ容量成分を発生させる対向電極の面積が増大することになるが、本発明のように接続部で中心導体３ｂを薄肉化することにより中心導体３ｂの表面積が小さくなり、容量成分を発生させる対向電極の面積が減少して容量成分が小さくなる。
【００３５】
また、中心導体３ｂの薄肉部３ｄの厚みがその残部の厚みの１０％未満では、薄肉部３ｄが薄すぎて折れ等の破損が生じ、中心導体３ｂで高周波信号を伝送できなくなる可能性がある。５０％を超える場合は、薄肉部３ｄが接続部での容量成分の増加が大きくなり、接続部における信号線路のインピーダンスが大きく低下して、接続部における信号線路のインピーダンスが特性インピーダンスに比べ大幅に小さい値となり反射損失が大きくなる。
【００３６】
また、薄肉部３ｄの線路方向に垂直な面における断面形状は、図３のような半円形状のみならず、四角形等様々な形状とし得る。
【００３７】
さらに、薄肉部３ｄの上面は回路基板６の下面に略平行な平坦面であることが好ましい。この場合、薄肉部３ｄの上面から出た電気力線は上方に延びるのみで回路基板６下面の接地導体に結合することがないため、薄肉部３ｄ上面が容量成分を生じる対向電極とはならない。即ち、薄肉部３ｄ上面は容量成分の増加に全く寄与することがなくなるため、容量成分の低減に有効な構成となる。
【００３８】
図４は回路基板６の平面図であるが、線路導体６ａは中心導体３ｂとの接続部が中心導体３ｂの幅の０．７〜０．９倍の幅狭部６ｃとされ、残部が中心導体３ｂと略同じ幅とされている。
【００３９】
ここで、幅狭部６ｃを除く線路導体６ａの幅をＷ１、幅狭部６ｃの幅をＷ２、中心導体３ｂの幅をｄとしたとき、０．７ｄ≦Ｗ２≦０．９ｄ，Ｗ１＞Ｗ２となっている。なお、Ｗ１とｄについては、０．９ｄ≦Ｗ１≦１．１ｄといった程度の範囲内で同じ幅であればよい。この構成により、幅狭部６ｃを除く部分の線路導体６ａを特性インピーダンス値に略整合させ、幅狭部６ｃ部においては特性インピーダンス値よりも高いインピーダンス値とすることができる。幅狭部６ｃと線路導体６ａの残部との間で線路幅に段差が生じるが、この段差部については、幅狭部６ｃから幅の広い線路導体６ａへ変化している傾斜部の線路導体６ａに対する傾斜角度θは３０〜６０°として連続的に漸次線路幅を変化させる。この場合反射損失による高周波信号の減衰を抑制させることができる。
【００４０】
図３に示すように、線路導体６ａと中心導体３ｂとを接続することにより、接続部では信号線路が中心導体３ｂ，線路導体６ａおよび導電性接着材６ｂとなっている。線路導体６ａのみが信号線路である場合と比して、信号線路の容量成分が増加し、接続部のインピーダンスが低下することとなる。従って、接続部における線路導体６ａを幅狭部６ｃとして、幅狭部６ｃ単体のインピーダンス値は特性インピーダンスより高い値とし、中心導体３ｂを接続して接続部のインピーダンスが低下することにより、接続部を特性インピーダンスに略整合させることができる。また接続部は、導電性接着材６ｂの量を適宜調整して、信号線路のインピーダンスを整合している。このようにして、半導体パッケージ内において、反射損失や透過損失等の伝送損失の小さい良好な伝送特性の信号線路が形成される。
【００４１】
枠体２の貫通孔２ｂ内に挿入固定される同軸コネクタプラグ９は、外部電気回路に接続された同軸ケーブル１０と枠体２に嵌着された同軸コネクタ３とを接続するためのプラグである。
【００４２】
そして、本発明の半導体パッケージは、半導体素子５の電極と回路基板６上面の線路導体６ａとを電気的に接続し、線路導体６ａと中心導体３ｂとを半田等の導電性接着材６ｂを介して電気的に接続し、しかる後、枠体２の上面にＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る蓋体４を半田付け法やシームウエルド法により接合することにより製品としての半導体装置となる。この半導体装置は、基体１がネジ止め等により、外部電気回路基板に実装される。また、同軸コネクタプラグ９と外部電気回路に接続された同軸ケーブル１０とを接続することにより、内部に収容する半導体素子５が外部電気回路に電気的に接続され、半導体素子５が高周波信号で作動することとなる。
【００４３】
本発明における高周波信号の好ましい周波数は５〜１００ＧＨｚ程度であり、この場合に高周波信号の伝送特性を良好なものとすることができる。
【００４４】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。
【００４５】
【発明の効果】
本発明は、同軸コネクタの中心導体は、絶縁体より突出しているとともに、中心導体の枠体内面から枠体内部側に０．０３〜０．１５ｍｍの位置にある部位から回路基板に接続される先端までの部位の厚さがその残部の１０〜５０％とされた薄肉部となっており、この薄肉部とその残部との間になだらかな形状の段差が形成され、線路導体は、マイクロストリップ線路であって、中心導体との接続部が中心導体の幅の０．７〜０．９倍の幅狭部とされ、残部が中心導体と略同じ幅とされているとともに、前記幅狭部から前記残部へと幅が変化する傾斜部が形成され、さらに該傾斜部に前記中心導体の先端部が位置していることから、中心導体の枠体内側に突出していない部分と、回路基板の線路導体との間のインピーダンスのギャップを小さくすることができ、かつ接続部のインピーダンスを特性インピーダンスに略整合させ、高周波信号の入出力時における反射損失を極めて小さなものとし、高周波信号を効率よく伝送することができる。
【００４６】
本発明の半導体装置は、本発明の半導体素子収納用パッケージと、載置部に載置固定されるとともに同軸コネクタに線路導体を介して電気的に接続された半導体素子と、枠体の上面に接合された蓋体とを具備したことにより、上記本発明の作用効果を有する半導体パッケージを用いた信頼性の高い半導体装置となる。
【図面の簡単な説明】
【図１】本発明の半導体パッケージについて実施の形態の例を示す断面図である。
【図２】（ｂ）〜（ｅ）は本発明の半導体パッケージについて実施の形態の各種例を示し、半導体パッケージ内に収容された回路基板の接続部の線路方向に平行な面に
おける断面図である。
【図３】本発明の半導体パッケージ内に収容された回路基板の接続部の線路方向に垂直な面における断面図である。
【図４】本発明の半導体パッケージについて実施の形態の他の例を示し、半導体パッケージ内に収容された回路基板の平面図である。
【図５】従来の半導体パッケージの断面図である。
Claims (2)
- 上側主面に半導体素子および回路基板を載置するための載置部を有する基体と、該基体の前記上側主面に前記載置部を囲繞するように接合され、側部に貫通孔が形成された枠体と、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成るとともに前記貫通孔に嵌着された同軸コネクタとを具備した半導体素子収納用パッケージにおいて、前記中心導体は、前記絶縁体より突出しているとともに、前記枠体内面から前記枠体内部側に０．０３〜０．１５ｍｍの位置にある部位から前記回路基板に接続される先端までの部位の厚さがその残部の１０〜５０％とされた薄肉部となっており、該薄肉部とその残部との間になだらかな形状の段差が形成されており、前記回路基板は、その上面に一端側が前記中心導体に他端側が前記半導体素子にそれぞれ電気的に接続された線路導体が形成されており、さらに前記線路導体は、マイクロストリップ線路であって、前記中心導体との接続部が前記中心導体の幅の０．７〜０．９倍の幅狭部とされ、残部が前記中心導体と略同じ幅とされているとともに、前記幅狭部から前記残部へと幅が変化する傾斜部が形成され、さらに該傾斜部に前記中心導体の先端部が位置していることを特徴とする半導体素子収納用パッケージ。
- 請求項１記載の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記同軸コネクタに前記線路導体を介して電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001323787A JP3686858B2 (ja) | 2001-10-22 | 2001-10-22 | 半導体素子収納用パッケージおよび半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001323787A JP3686858B2 (ja) | 2001-10-22 | 2001-10-22 | 半導体素子収納用パッケージおよび半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003133456A JP2003133456A (ja) | 2003-05-09 |
| JP3686858B2 true JP3686858B2 (ja) | 2005-08-24 |
Family
ID=19140626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001323787A Expired - Fee Related JP3686858B2 (ja) | 2001-10-22 | 2001-10-22 | 半導体素子収納用パッケージおよび半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3686858B2 (ja) |
-
2001
- 2001-10-22 JP JP2001323787A patent/JP3686858B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003133456A (ja) | 2003-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3686858B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3619479B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3686853B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3663349B2 (ja) | 半導体素子収納用パッケージ | |
| JP3752473B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3682010B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3619478B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3652287B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3682012B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3716173B2 (ja) | 回路基板およびそれを用いた半導体素子収納用パッケージ | |
| JP3686854B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3686855B2 (ja) | 回路基板および半導体素子収納用パッケージ並びにそれを用いた半導体装置 | |
| JP3619473B2 (ja) | 半導体素子収納用パッケージ | |
| JP3659328B2 (ja) | 半導体素子収納用パッケージ | |
| JP3716199B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2001237482A (ja) | 光半導体素子収納用パッケージ | |
| JP3574798B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2004228965A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3825343B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2003124368A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2003163512A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2003163301A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2002026618A (ja) | 半導体素子収納用パッケージ | |
| JP2004128990A (ja) | 電子部品用パッケージ及び高周波用基板 | |
| JP3619445B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20040526 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040629 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040827 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050531 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050606 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100610 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |