JP3663349B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージ Download PDFInfo
- Publication number
- JP3663349B2 JP3663349B2 JP2000310682A JP2000310682A JP3663349B2 JP 3663349 B2 JP3663349 B2 JP 3663349B2 JP 2000310682 A JP2000310682 A JP 2000310682A JP 2000310682 A JP2000310682 A JP 2000310682A JP 3663349 B2 JP3663349 B2 JP 3663349B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- semiconductor element
- recess
- circuit board
- central conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高周波で作動する半導体素子を収納するための半導体素子収納用パッケージに関する。
【０００２】
【従来の技術】
従来、光通信やマイクロ波帯、ミリ波帯等の高周波信号を用いる各種半導体素子を収納する半導体素子収納用パッケージ（以下、半導体パッケージという）には、半導体素子と外部電気回路基板とを電気的に接続するための入出力端子として同軸コネクタが設けられている。この同軸コネクタを具備した半導体パッケージを図３に断面図で示す。
【０００３】
図３において、鉄（Fe）−ニッケル（Ni）−コバルト（Co）合金や銅（Cu）−タングステン（Ｗ）合金等の金属から成り、上面の略中央部に半導体素子を収容するための凹部１１ａとその側面に貫通孔１１ｂ，１１ｃ，１１ｄを有する基体１１と、この基体１１の貫通孔１１ｂ内に挿入されるとともに基体１１の内外を気密に仕切るようにして接合される同軸コネクタ１２と、基体１１の上面に接合され、半導体素子１４を封止するための蓋体１３とから構成されている。
【０００４】
同軸コネクタ１２は、鉄−ニッケル−コバルト合金等の金属から成る円筒状の外周導体１２ａの中心部に鉄−ニッケル−コバルト合金等の金属から成る棒状の中心導体１２ｂが絶縁体１２ｃを介して固定されて成り、接地電位（グランド）としての外周導体１２ａが封着材１７を介して基体１１に電気的に接続されている。
【０００５】
この従来の半導体パッケージにおいて、絶縁体から成り、配線導体１５ａと半導体素子１４の搭載部を上面に有する回路基板１５を、半導体素子１４を搭載した状態で凹部１１ａに収容する。
【０００６】
そして、この回路基板１５の配線導体１５ａと同軸コネクタ１２の中心導体１２ｂとが半田等の導電性接着剤１５ｂを介して電気的に接続され、配線導体１５ａと半導体素子１４とがボンディングワイヤ１６を介して電気的に接続され、しかる後、基体１１の上面に蓋体１３をろう付け法やシームウエルド法等の溶接法を採用して接合し、凹部１１ａ、同軸コネクタ１２および蓋体１３から成る容器内部に半導体素子１４を収容し封止することによって製品としての半導体装置となる。
【０００７】
凹部１１ａの内側面からは、貫通孔１１ｂよりも小径の円形の貫通孔１１ｄが形成され、その中心軸に中心導体１２ｂが配置され、同軸線路が形成されている。中心導体１２ｂは配線導体１５ａと接続しておらず中空に突出した部分に関しては、凹部１１ａの底面をグランド面とする中空型線路を形成している。また、凹部１１ａは、中心導体１２ｂの凹部１１ａ内側面と先端部との間において、中心導体１２ｂの下方に位置する底面が、図４に示すような段差１１ｅを形成している場合もあり、段差１１ｅの側面と回路基板１５の側面が接するようにして、回路基板１５の載置される位置が決定される。
【０００８】
この同軸コネクタ１２を備えた半導体パッケージは、内周面にネジ切りを有する貫通孔１１ｃに同軸コネクタプラグ１８のネジ状の外周面がネジ止めされ、外部電気回路に接続された同軸ケーブル１９が同軸コネクタプラグ１８に装着されることによって、内部に収納された半導体素子１４が同軸コネクタ１２の中心導体１２ｂを介して外部電気回路に電気的に接続されることとなる。
【０００９】
この半導体装置は、同軸ケーブル１９が外部電気回路基板に電気的に接合されることにより、半導体素子１４が高周波信号で作動することとなる。
【００１０】
【発明が解決しようとする課題】
しかしながら、この従来の半導体パッケージでは、同軸コネクタ１２の中心導体１２ｂが基体１１の凹部１１ａ内に突出し配線導体１５ａと接続するまでに信号線路の伝送モードが変化するため、異なる伝送モード同士の境界部においては信号の反射が生じてしまい、伝送効率の劣化の原因となっていた。
【００１１】
同軸コネクタ１２の中心導体１２ｂを信号が伝送され、回路基板１５の配線導体１５ａに電気的に接続されるまでの信号線路の伝送モードは、貫通孔１１ｂ，１１ｃ，１１ｄにおいては貫通孔１１ｂ，１１ｃ，１１ｄの内周をグランド面とする同軸線路のモードであり、中心導体１２ｂが凹部１１ａ内に突出した部分においてはその下方の凹部１１ａの底面をグランド面とする中空型線路のモードであり、中心導体１２ｂが導電性接着剤１５ｂを介して配線導体１５ａに接続した部分においてはマイクロストリップ線路のモードである。即ち、貫通孔１１ｄの凹部１１ａ内壁側開口部において伝送モードが同軸線路から中空型線路に変化することとなり、そして導電性接着剤１５ｂ部においては、中空型線路からマイクロストリップ線路へと変化することとなる。
【００１２】
信号線路の伝送モードが異なると、信号線路とグランド面の間に発生する電界成分の分布、磁界成分の分布が異なることと成り、信号線路の伝送モードが変わる境界部においては、信号線路とグランドとの間における電界成分の分布、磁界成分の分布が不連続に変化し、インピーダンスが不連続となる。従って、同軸線路−中空型線路の境界部および中空型線路−マイクロストリップ線路の境界部においてインピーダンスの不連続が生じていた。このインピーダンスの不連続部において高周波信号の反射が生ずることとなり、この反射によって高周波信号の伝送に損失が生じていた。
【００１３】
例えば、マイクロ波増幅器の信号入力用として同軸コネクタを用いる場合、前述のようなインピーダンスの不連続部が存在すると、同軸コネクタから入力された高周波信号が効率的に増幅回路に入力されずに入力側に反射され、システム全体から見ると、増幅器の増幅率を大幅に低下させるという問題を有していた。
【００１４】
このような、異なる伝送モード間でのインピーダンス不整合を緩和する従来例として、円筒状の外導体内の所定位置に誘導体にて内導体を支持してなり一端にて同軸線路に接合するとともに他端にてマイクロストリップ線路に接続するマイクロ波同軸コネクタにおいて、誘導体を、同軸線路の側からマイクロストリップ線路の側に向けて先細り形状となるように構成することにより、同軸伝送モードからストリップ伝送モードへのインピーダンス整合を行なうものが提案されている（従来例１：実開平４−１３１８８１号参照）。
【００１５】
この従来例１においては、インピーダンス不整合による反射損失を低減することはできるが、同軸線路を構成する誘導体を先細り形状となるように形成しているため同軸構造が崩れることとなり、その結果同軸伝送モードでの透過損失が増大し、全体として高周波信号の伝送損失を小さくすることが困難であった。
【００１６】
従って、本発明は、上記問題点に鑑み完成されたものであり、その目的は、信号線路のインピーダンスの不連続を緩和させ、入出力信号の伝送損失を小さくした、良好な高周波信号の伝送路を有するものとすることにある。
【００１７】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、半導体素子を収容するための凹部が形成された金属製の基体と、該基体の側部に設けられた貫通孔に外側より嵌着された、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成る同軸コネクタとを具備しており、前記中心導体は前記凹部の内側面から突出してその先端部が回路基板を介して前記凹部内に載置される前記半導体素子に電気的に接続されているとともに、前記内側面と前記先端部との間において前記中心導体の下方に位置する前記凹部の底面が前記半導体素子側に向かって傾斜している傾斜面とされており、該傾斜面は前記底面の中央部との間に段差を有しているとともに、前記回路基板の端面が前記段差に接していることを特徴とするものである。
【００１８】
本発明の半導体素子収納用パッケージによれば、同軸コネクタの中心導体が基体の凹部の内側面に突出している中空部分の下方における凹部の底面が半導体素子側に向かって下降するように傾斜している傾斜面となっていることから、同軸コネクタの中心導体が基体の凹部内に突出して中空型線路部分となっている領域において、中心導体を伝送する高周波信号は凹部の底面をグランド面として伝送するため、インピーダンスを漸次変化させることができる。したがって、同軸線路−中空型線路の境界部および中空型線路−マイクロストリップ線路の境界部の２箇所において発生するインピーダンスの大きな不連続部を結び合わせるようにして、信号線路のインピーダンスを漸次変化させることができ、インピーダンスの不連続部にて発生していた高周波信号の反射を減少させることができる。反射を減少させることによって、良好な高周波信号の伝送路を形成することができる。
【００１９】
さらに、本発明の半導体素子収納用パッケージにおいて、前記半導体素子は回路基板を介して前記凹部内に載置されており、前記傾斜面は前記底面の中央部との間に段差を有しているとともに、前記回路基板の端面が前記段差に接している。
【００２０】
この構成により、半導体素子を搭載する回路基板は、その側面を凹部の底面に形成された段差部に接するようにして、凹部に載置する位置が決定できる。回路基板を凹部に載置する際、回路基板の凹部内での位置合わせを確実に行うことができ、同軸コネクタの中心導体と回路基板との接続位置を一定させることができる。その結果、同軸コネクタの中心導体と半導体パッケージに収納された回路基板の配線導体との接続部の位置が一定し、接続部におけるインピーダンスが安定した、良好な高周波信号の伝送路が形成される。
【００２１】
また本発明の半導体素子収納用パッケージにおいて、好ましくは、前記傾斜面の前記底面に対する傾斜角が３０〜６０°であることを特徴とする。
【００２２】
この構成により、中空型線路部において、中心導体からグランド面までの距離を緩やかに変化させ、信号線路のインピーダンスをマイクロストリップ線路に略整合するように緩やかに変化させることができ、高周波信号の反射を有効に減少させ、より良好な高周波信号の伝送路を形成することができる。
【００２３】
【発明の実施の形態】
以下、本発明の半導体パッケージを添付の図面に基づいて説明する。図１は本発明の半導体パッケージの実施の形態の一例を示す断面図であり、１は基体、２は同軸コネクタ、３は蓋体である。
【００２４】
基体１は鉄−ニッケル−コバルト合金や銅−タングステン合金等の金属から成り、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施すことによって所定の形状に製作される。その上面略中央部には、ＩＣ、ＬＳＩ、半導体レーザー（ＬＤ）、フォトダイオード（ＰＤ）等の半導体素子を収容するための凹部１ａが形成されており、凹部１ａには半導体素子４が、例えばアルミナ質セラミックスから成る回路基板５に搭載された状態で載置固定される。回路基板５に搭載された半導体素子４は、その電極が回路基板５に被着形成されているメタライズ配線導体５ａにボンディングワイヤ６等を介して電気的に接続されている。
【００２５】
基体１の側面には同軸コネクタ２が挿入固定される貫通孔１ｂが形成されており、貫通孔１ｂ内には同軸コネクタ２が挿入されるとともに外周導体２ａの外周面と貫通孔１ｂの内周面とが半田等から成る封着材７を介して固定されている。
【００２６】
基体１の貫通孔１ｂ内に挿入固定される同軸コネクタ２は、内部に収容する半導体素子４を外部の同軸ケーブル９に電気的に接続するものであり、鉄−ニッケル−コバルト合金等の金属から成る円筒状の外周導体２ａの中心軸に同じく鉄−ニッケル−コバルト合金等の金属から成る中心導体２ｂが絶縁体２ｃを介して固定された構造をしている。
【００２７】
同軸コネクタ２は、外周導体２ａが基体１に封着材７を介して、また中心導体２ｂが回路基板５の配線導体５ａに半田等の導電性接着剤５ｂを介してそれぞれ電気的に接続されている。また、回路基板５がなく、中心導体２ｂと半導体素子４の電極とが直接接続される構造となっていても良い。中心導体２ｂが基体１の凹部１ａの内側面に突出している部分の下方において、凹部１ａの底面には、半導体素子４側に向かって下降するように傾斜している傾斜面１ｅを有している。
【００２８】
中心導体２ｂを伝送する高周波信号は、貫通孔１ｂ，１ｃ，１ｄ部において貫通孔１ｂ，１ｃ，１ｄの中心軸を伝送する同軸線路のモードで伝送し、凹部１ａの内側面から突出してその先端部が回路基板５の配線導体５ａに接続されるまでの間は中空型線路のモードで伝送する。配線導体５ａに接続した後は、マイクロストリップ線路のモードで配線導体５ａ上を伝送する。
【００２９】
この中心導体２ｂを伝送する高周波信号のインピーダンスは、同軸線路−中空型線路の伝送モードの境界部および中空型線路−マイクロストリップ線路の伝送モードの境界部において不連続になっているが、中心導体２ｂの凹部１ａの内側面と先端部との間の突出部の下方における凹部１ａの底面が半導体素子４側に向かって下降するように傾斜している傾斜面１ｅを有しているため、同軸線路−中空型線路の境界部におけるインピーダンス値と、中空型線路−マイクロストリップ線路の境界部におけるインピーダンス値を略連続的に結びつけることができ、インピーダンスの不連続を最小限に抑えることができる。その結果、インピーダンスが不連続な部位にて生ずる高周波信号の反射を最小限に抑えた、良好な高周波信号の伝送路が形成される。
【００３０】
傾斜面１ｅについては、貫通孔１ｄの直径以上の幅を有し、傾斜面１ｅの最下部から中心導体１ｂの表面までの距離が中心導体を伝送する信号の波長の１／４以下とすると、損失が小さく効果的である。
【００３１】
また、図２に示すように、傾斜面１ｅは凹部１ａの底面の中央部との間に段差１ｆを有しており、回路基板５の端面が段差１ｆに接するようにする。段差１ｆに接するように回路基板５の端面を位置合わせすることにより、同軸コネクタ２の中心導体２ｂと回路基板５の配線導体５ａとの接続位置を一定に合わせることが可能となる。その結果、導電性接着剤５ｂを介して伝送する高周波信号のインピーダンスを所定値に安定させることができ、良好な高周波信号の伝送路が形成される。
【００３２】
また、傾斜面１ｅの凹部１ａの底面に対する傾斜角は３０〜６０°であるのが良い。傾斜角が３０°未満、または６０°を超える場合、同軸線路−中空型線路の境界部および中空型線路−マイクロストリップ線路の境界部におけるインピーダンスの不連続を緩やかにすることができなくなり、高周波信号の反射を有効に減少させることができなくなる。
【００３３】
基体１の貫通孔１ｃ内に挿入固定される同軸コネクタプラグ８は、外部電気回路に接続された同軸ケーブル９と基体１に装着された同軸コネクタ２とを接続するためのプラグであり、その外周面はネジ状となっており、内周面にネジ切りを有する貫通孔１ｃにネジ止めされる。
【００３４】
そして、本発明の半導体パッケージは、基体１の載置部に半導体素子４をその電極と電気的に接続された配線導体５ａを有する回路基板５に搭載した状態で載置固定し、回路基板５の配線導体５ａと同軸コネクタ２の中心導体２ｂとを半田等の導電性接着剤５ｂを介して電気的に接続し、しかる後、基体１の上面に鉄−ニッケル−コバルト合金等の金属から成る蓋体３を半田付け法やシームウエルド法により接合することにより製品としての半導体装置となる。また、同軸コネクタプラグ８と外部電気回路に接続された同軸ケーブル９とを接続することにより、内部に収容する半導体素子４が外部電気回路に電気的に接続されることとなる。
【００３５】
この半導体装置は、同軸ケーブル９が外部電気回路基板に電気的に接続されることにより、半導体素子４が高周波信号で作動することとなる。
【００３６】
本発明においては、高周波信号の周波数が１０〜５０ＧＨｚで高周波信号の反射を有効に減少させることが出来る。
【００３７】
【実施例】
以下に本発明の実施例について説明する。
【００３８】
（実施例）本発明の実施例と従来例について、信号線路の伝送特性を以下のように解析した。伝送特性の解析は、図５〜７に示す３種類の解析モデルについて行なった。図５はの一実施形態を示す解析モデル（モデルＡ）の要部断面図、図６は本発明の実施形態を示す解析モデル（モデルＢ）であり、傾斜面１ｅが凹部１ａの底面の中央部との間に段差１ｆを有しているとともに、回路基板５の端面がその段差１ｆに接している構成の要部断面図である。また、図７は従来の構成を示す解析モデル（モデルＣ）の断面図である。
【００３９】
各解析モデルにおいて、回路基板５（１５）（厚さ０．２ｍｍ）はアルミナセラミックス（比誘電率εｒ＝９．６）からなり、回路基板５（１５）上には特性インピーダンスを５０Ωとした配線導体５ａ（１５ａ）が形成されている。また各解析モデルにおける、基体１（１１）、中心導体２ｂ（１２ｂ）および導電性接着剤５ｂ（１５ｂ）の材質は、それぞれ同様の材質から成るものとし、基体１（１１）および中心導体２ｂ（１２ｂ）の詳細な寸法はそれぞれ図５〜７に示す通りである（単位はｍｍ）。これらの解析モデルに対し、０〜６５ＧＨｚの周波数帯域について、反射損失と透過損失を求めた。
【００４０】
図８は各解析モデルの反射損失のグラフであり、図９は各解析モデルの透過損失のグラフである。図８において、周波数が８ＧＨｚ以上の場合、従来のモデルＣに比べ、モデルＡ，Ｂの反射損失が小さいことがわかる。図９において、周波数が０〜６５ＧＨｚにおいて、従来のモデルＣに比べ、モデルＡ，Ｂの透過損失が小さいことがわかる。また、図８および図９から、モデルＡ，Ｂの伝送損失の違いはほとんどないことがわかる。
【００４１】
これらの結果において、各解析モデルを構成する各部材は、それぞれ同様の材質から成っており、同軸線路部、中心導体２ｂ（１２ｂ）の先端部および配線導体５ａ（１５ａ）部に起因する伝送損失は同じとみなせることから、各解析モデルの伝送損失の違いは、凹部１ａ（１１ａ）内側面と中心導体２ｂ（１２ｂ）の先端部との間における中心導体２ｂ（１２ｂ）の下方に位置する凹部１ａ（１１ａ）の底面の形状の違い、即ち傾斜面１ｅの有無、傾斜面１ｅおよび段差１ｆの有無に基づくものとみなせる。
【００４２】
従って、モデルＡ，Ｂは、従来のモデルＣに比べ、反射特性および透過特性に優れた良好な信号線路を構成することがわかった。特に、モデルＡ，Ｂは透過特性に優れており、これは、同軸線路部の同軸構造が上述の従来例１のように崩れていないため高周波信号の透過特性が良好になっているとともに、上記のようにインピーダンスの不連続性が緩和されているため高周波信号の反射特性および透過特性が良好になっているからであると考えられる。このような、同軸構造を厳密に保持することによる透過特性の向上、およびインピーダンスの不連続性の緩和による反射特性および透過特性の向上は、高周波信号の周波数が高くなるほど重要である。
【００４３】
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。
【００４４】
【発明の効果】
本発明の半導体パッケージによれば、上面に半導体素子を収容するための凹部が形成された金属製の基体と、基体の側部に設けられた貫通孔に外側より嵌着された、筒状の外周導体およびその中心軸に設置されるとともに半導体素子に電気的に接続される中心導体ならびにそれらの間に介在させた絶縁体から成る同軸コネクタとを具備しており、中心導体は凹部の内側面から突出してその先端部が半導体素子に接続されているとともに、内側面と先端部との間において中心導体の下方に位置する凹部の底面が半導体素子側に向かって傾斜している傾斜面とされていることから、同軸コネクタの中心導体が基体の凹部に突出し中空型線路となっている領域において、中心導体を伝送する高周波信号は傾斜面とされた凹部の底面をグランド面として伝送するため、インピーダンスを漸次変化させることができる。従って、信号線路で同軸線路−中空型線路の伝送モードの境界部および中空型線路−マイクロストリップ線路の伝送モードの境界部の２箇所において発生するインピーダンスの大きな不連続部を結び合わせるようにして、信号線路のインピーダンスを漸次変化させることができ、インピーダンスの不連続を減少させることができる。その結果、不連続部にて発生していた高周波信号の反射を有効に減少させることができ、それによって良好な高周波信号の伝送路を構成できる。
【００４５】
また、同軸線路部の同軸構造が崩れていないため特に高周波信号の透過特性の点において優れており、また上記のように反射特性にも優れるため、全体として伝送特性がきわめて向上したものとなる。
【００４６】
さらに本発明は、半導体素子は回路基板を介して凹部内に載置されており、傾斜面は凹部の底面の中央部との間に段差を有しているとともに、回路基板の端面を段差に接するように載置することにより、回路基板を凹部に載置する位置を一定に決めることができる。その結果、同軸コネクタの中心導体と回路基板の配線導体との接続部の位置が一定し、接続部におけるインピーダンスが安定した、良好な高周波信号の伝送路が構成できる。
【００４７】
また、好ましくは、傾斜面の凹部の底面に対する傾斜角を３０〜６０°とすることにより、同軸コネクタの中心導体が基体の凹部内に突出している領域において、中心導体を伝送する信号のインピーダンスは、同軸線路−中空型線路の境界部および中空型線路−マイクロストリップ線路の境界部の２箇所において発生するインピーダンスの大きな不連続部を有効に結び合わせることができるとともに、信号線路のインピーダンスの変化を緩やかにすることにより、高周波信号の反射を有効に減少させることができ、より良好な高周波信号の伝送路を構成することができる。
【図面の簡単な説明】
【図１】本発明の半導体パッケージの一実施形態を示す断面図である。
【図２】本発明の半導体パッケージの一実施形態を示す要部拡大断面図である。
【図３】従来の半導体パッケージの断面図である。
【図４】従来の半導体パッケージの他の形態を示す断面図である。
【図５】解析モデル（モデルＡ）の断面図である。
【図６】本発明の実施形態を示す解析モデル（モデルＢ）の断面図である。
【図７】従来例を示す解析モデル（モデルＣ）の断面図である。
【図８】モデルＡ，Ｂ，Ｃの反射損失の解析結果を示すグラフである。
【図９】モデルＡ，Ｂ，Ｃの挿入損失の解析結果を示すグラフである。
【符号の説明】
１：基体
１ａ：凹部
１ｂ：貫通孔
１ｅ：傾斜面
１ｆ：段差
２：同軸コネクタ
２ａ：外周導体
２ｂ：中心導体
２ｃ：絶縁体
４：半導体素子
５：回路基板
【発明の属する技術分野】
本発明は、高周波で作動する半導体素子を収納するための半導体素子収納用パッケージに関する。
【０００２】
【従来の技術】
従来、光通信やマイクロ波帯、ミリ波帯等の高周波信号を用いる各種半導体素子を収納する半導体素子収納用パッケージ（以下、半導体パッケージという）には、半導体素子と外部電気回路基板とを電気的に接続するための入出力端子として同軸コネクタが設けられている。この同軸コネクタを具備した半導体パッケージを図３に断面図で示す。
【０００３】
図３において、鉄（Fe）−ニッケル（Ni）−コバルト（Co）合金や銅（Cu）−タングステン（Ｗ）合金等の金属から成り、上面の略中央部に半導体素子を収容するための凹部１１ａとその側面に貫通孔１１ｂ，１１ｃ，１１ｄを有する基体１１と、この基体１１の貫通孔１１ｂ内に挿入されるとともに基体１１の内外を気密に仕切るようにして接合される同軸コネクタ１２と、基体１１の上面に接合され、半導体素子１４を封止するための蓋体１３とから構成されている。
【０００４】
同軸コネクタ１２は、鉄−ニッケル−コバルト合金等の金属から成る円筒状の外周導体１２ａの中心部に鉄−ニッケル−コバルト合金等の金属から成る棒状の中心導体１２ｂが絶縁体１２ｃを介して固定されて成り、接地電位（グランド）としての外周導体１２ａが封着材１７を介して基体１１に電気的に接続されている。
【０００５】
この従来の半導体パッケージにおいて、絶縁体から成り、配線導体１５ａと半導体素子１４の搭載部を上面に有する回路基板１５を、半導体素子１４を搭載した状態で凹部１１ａに収容する。
【０００６】
そして、この回路基板１５の配線導体１５ａと同軸コネクタ１２の中心導体１２ｂとが半田等の導電性接着剤１５ｂを介して電気的に接続され、配線導体１５ａと半導体素子１４とがボンディングワイヤ１６を介して電気的に接続され、しかる後、基体１１の上面に蓋体１３をろう付け法やシームウエルド法等の溶接法を採用して接合し、凹部１１ａ、同軸コネクタ１２および蓋体１３から成る容器内部に半導体素子１４を収容し封止することによって製品としての半導体装置となる。
【０００７】
凹部１１ａの内側面からは、貫通孔１１ｂよりも小径の円形の貫通孔１１ｄが形成され、その中心軸に中心導体１２ｂが配置され、同軸線路が形成されている。中心導体１２ｂは配線導体１５ａと接続しておらず中空に突出した部分に関しては、凹部１１ａの底面をグランド面とする中空型線路を形成している。また、凹部１１ａは、中心導体１２ｂの凹部１１ａ内側面と先端部との間において、中心導体１２ｂの下方に位置する底面が、図４に示すような段差１１ｅを形成している場合もあり、段差１１ｅの側面と回路基板１５の側面が接するようにして、回路基板１５の載置される位置が決定される。
【０００８】
この同軸コネクタ１２を備えた半導体パッケージは、内周面にネジ切りを有する貫通孔１１ｃに同軸コネクタプラグ１８のネジ状の外周面がネジ止めされ、外部電気回路に接続された同軸ケーブル１９が同軸コネクタプラグ１８に装着されることによって、内部に収納された半導体素子１４が同軸コネクタ１２の中心導体１２ｂを介して外部電気回路に電気的に接続されることとなる。
【０００９】
この半導体装置は、同軸ケーブル１９が外部電気回路基板に電気的に接合されることにより、半導体素子１４が高周波信号で作動することとなる。
【００１０】
【発明が解決しようとする課題】
しかしながら、この従来の半導体パッケージでは、同軸コネクタ１２の中心導体１２ｂが基体１１の凹部１１ａ内に突出し配線導体１５ａと接続するまでに信号線路の伝送モードが変化するため、異なる伝送モード同士の境界部においては信号の反射が生じてしまい、伝送効率の劣化の原因となっていた。
【００１１】
同軸コネクタ１２の中心導体１２ｂを信号が伝送され、回路基板１５の配線導体１５ａに電気的に接続されるまでの信号線路の伝送モードは、貫通孔１１ｂ，１１ｃ，１１ｄにおいては貫通孔１１ｂ，１１ｃ，１１ｄの内周をグランド面とする同軸線路のモードであり、中心導体１２ｂが凹部１１ａ内に突出した部分においてはその下方の凹部１１ａの底面をグランド面とする中空型線路のモードであり、中心導体１２ｂが導電性接着剤１５ｂを介して配線導体１５ａに接続した部分においてはマイクロストリップ線路のモードである。即ち、貫通孔１１ｄの凹部１１ａ内壁側開口部において伝送モードが同軸線路から中空型線路に変化することとなり、そして導電性接着剤１５ｂ部においては、中空型線路からマイクロストリップ線路へと変化することとなる。
【００１２】
信号線路の伝送モードが異なると、信号線路とグランド面の間に発生する電界成分の分布、磁界成分の分布が異なることと成り、信号線路の伝送モードが変わる境界部においては、信号線路とグランドとの間における電界成分の分布、磁界成分の分布が不連続に変化し、インピーダンスが不連続となる。従って、同軸線路−中空型線路の境界部および中空型線路−マイクロストリップ線路の境界部においてインピーダンスの不連続が生じていた。このインピーダンスの不連続部において高周波信号の反射が生ずることとなり、この反射によって高周波信号の伝送に損失が生じていた。
【００１３】
例えば、マイクロ波増幅器の信号入力用として同軸コネクタを用いる場合、前述のようなインピーダンスの不連続部が存在すると、同軸コネクタから入力された高周波信号が効率的に増幅回路に入力されずに入力側に反射され、システム全体から見ると、増幅器の増幅率を大幅に低下させるという問題を有していた。
【００１４】
このような、異なる伝送モード間でのインピーダンス不整合を緩和する従来例として、円筒状の外導体内の所定位置に誘導体にて内導体を支持してなり一端にて同軸線路に接合するとともに他端にてマイクロストリップ線路に接続するマイクロ波同軸コネクタにおいて、誘導体を、同軸線路の側からマイクロストリップ線路の側に向けて先細り形状となるように構成することにより、同軸伝送モードからストリップ伝送モードへのインピーダンス整合を行なうものが提案されている（従来例１：実開平４−１３１８８１号参照）。
【００１５】
この従来例１においては、インピーダンス不整合による反射損失を低減することはできるが、同軸線路を構成する誘導体を先細り形状となるように形成しているため同軸構造が崩れることとなり、その結果同軸伝送モードでの透過損失が増大し、全体として高周波信号の伝送損失を小さくすることが困難であった。
【００１６】
従って、本発明は、上記問題点に鑑み完成されたものであり、その目的は、信号線路のインピーダンスの不連続を緩和させ、入出力信号の伝送損失を小さくした、良好な高周波信号の伝送路を有するものとすることにある。
【００１７】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、半導体素子を収容するための凹部が形成された金属製の基体と、該基体の側部に設けられた貫通孔に外側より嵌着された、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成る同軸コネクタとを具備しており、前記中心導体は前記凹部の内側面から突出してその先端部が回路基板を介して前記凹部内に載置される前記半導体素子に電気的に接続されているとともに、前記内側面と前記先端部との間において前記中心導体の下方に位置する前記凹部の底面が前記半導体素子側に向かって傾斜している傾斜面とされており、該傾斜面は前記底面の中央部との間に段差を有しているとともに、前記回路基板の端面が前記段差に接していることを特徴とするものである。
【００１８】
本発明の半導体素子収納用パッケージによれば、同軸コネクタの中心導体が基体の凹部の内側面に突出している中空部分の下方における凹部の底面が半導体素子側に向かって下降するように傾斜している傾斜面となっていることから、同軸コネクタの中心導体が基体の凹部内に突出して中空型線路部分となっている領域において、中心導体を伝送する高周波信号は凹部の底面をグランド面として伝送するため、インピーダンスを漸次変化させることができる。したがって、同軸線路−中空型線路の境界部および中空型線路−マイクロストリップ線路の境界部の２箇所において発生するインピーダンスの大きな不連続部を結び合わせるようにして、信号線路のインピーダンスを漸次変化させることができ、インピーダンスの不連続部にて発生していた高周波信号の反射を減少させることができる。反射を減少させることによって、良好な高周波信号の伝送路を形成することができる。
【００１９】
さらに、本発明の半導体素子収納用パッケージにおいて、前記半導体素子は回路基板を介して前記凹部内に載置されており、前記傾斜面は前記底面の中央部との間に段差を有しているとともに、前記回路基板の端面が前記段差に接している。
【００２０】
この構成により、半導体素子を搭載する回路基板は、その側面を凹部の底面に形成された段差部に接するようにして、凹部に載置する位置が決定できる。回路基板を凹部に載置する際、回路基板の凹部内での位置合わせを確実に行うことができ、同軸コネクタの中心導体と回路基板との接続位置を一定させることができる。その結果、同軸コネクタの中心導体と半導体パッケージに収納された回路基板の配線導体との接続部の位置が一定し、接続部におけるインピーダンスが安定した、良好な高周波信号の伝送路が形成される。
【００２１】
また本発明の半導体素子収納用パッケージにおいて、好ましくは、前記傾斜面の前記底面に対する傾斜角が３０〜６０°であることを特徴とする。
【００２２】
この構成により、中空型線路部において、中心導体からグランド面までの距離を緩やかに変化させ、信号線路のインピーダンスをマイクロストリップ線路に略整合するように緩やかに変化させることができ、高周波信号の反射を有効に減少させ、より良好な高周波信号の伝送路を形成することができる。
【００２３】
【発明の実施の形態】
以下、本発明の半導体パッケージを添付の図面に基づいて説明する。図１は本発明の半導体パッケージの実施の形態の一例を示す断面図であり、１は基体、２は同軸コネクタ、３は蓋体である。
【００２４】
基体１は鉄−ニッケル−コバルト合金や銅−タングステン合金等の金属から成り、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施すことによって所定の形状に製作される。その上面略中央部には、ＩＣ、ＬＳＩ、半導体レーザー（ＬＤ）、フォトダイオード（ＰＤ）等の半導体素子を収容するための凹部１ａが形成されており、凹部１ａには半導体素子４が、例えばアルミナ質セラミックスから成る回路基板５に搭載された状態で載置固定される。回路基板５に搭載された半導体素子４は、その電極が回路基板５に被着形成されているメタライズ配線導体５ａにボンディングワイヤ６等を介して電気的に接続されている。
【００２５】
基体１の側面には同軸コネクタ２が挿入固定される貫通孔１ｂが形成されており、貫通孔１ｂ内には同軸コネクタ２が挿入されるとともに外周導体２ａの外周面と貫通孔１ｂの内周面とが半田等から成る封着材７を介して固定されている。
【００２６】
基体１の貫通孔１ｂ内に挿入固定される同軸コネクタ２は、内部に収容する半導体素子４を外部の同軸ケーブル９に電気的に接続するものであり、鉄−ニッケル−コバルト合金等の金属から成る円筒状の外周導体２ａの中心軸に同じく鉄−ニッケル−コバルト合金等の金属から成る中心導体２ｂが絶縁体２ｃを介して固定された構造をしている。
【００２７】
同軸コネクタ２は、外周導体２ａが基体１に封着材７を介して、また中心導体２ｂが回路基板５の配線導体５ａに半田等の導電性接着剤５ｂを介してそれぞれ電気的に接続されている。また、回路基板５がなく、中心導体２ｂと半導体素子４の電極とが直接接続される構造となっていても良い。中心導体２ｂが基体１の凹部１ａの内側面に突出している部分の下方において、凹部１ａの底面には、半導体素子４側に向かって下降するように傾斜している傾斜面１ｅを有している。
【００２８】
中心導体２ｂを伝送する高周波信号は、貫通孔１ｂ，１ｃ，１ｄ部において貫通孔１ｂ，１ｃ，１ｄの中心軸を伝送する同軸線路のモードで伝送し、凹部１ａの内側面から突出してその先端部が回路基板５の配線導体５ａに接続されるまでの間は中空型線路のモードで伝送する。配線導体５ａに接続した後は、マイクロストリップ線路のモードで配線導体５ａ上を伝送する。
【００２９】
この中心導体２ｂを伝送する高周波信号のインピーダンスは、同軸線路−中空型線路の伝送モードの境界部および中空型線路−マイクロストリップ線路の伝送モードの境界部において不連続になっているが、中心導体２ｂの凹部１ａの内側面と先端部との間の突出部の下方における凹部１ａの底面が半導体素子４側に向かって下降するように傾斜している傾斜面１ｅを有しているため、同軸線路−中空型線路の境界部におけるインピーダンス値と、中空型線路−マイクロストリップ線路の境界部におけるインピーダンス値を略連続的に結びつけることができ、インピーダンスの不連続を最小限に抑えることができる。その結果、インピーダンスが不連続な部位にて生ずる高周波信号の反射を最小限に抑えた、良好な高周波信号の伝送路が形成される。
【００３０】
傾斜面１ｅについては、貫通孔１ｄの直径以上の幅を有し、傾斜面１ｅの最下部から中心導体１ｂの表面までの距離が中心導体を伝送する信号の波長の１／４以下とすると、損失が小さく効果的である。
【００３１】
また、図２に示すように、傾斜面１ｅは凹部１ａの底面の中央部との間に段差１ｆを有しており、回路基板５の端面が段差１ｆに接するようにする。段差１ｆに接するように回路基板５の端面を位置合わせすることにより、同軸コネクタ２の中心導体２ｂと回路基板５の配線導体５ａとの接続位置を一定に合わせることが可能となる。その結果、導電性接着剤５ｂを介して伝送する高周波信号のインピーダンスを所定値に安定させることができ、良好な高周波信号の伝送路が形成される。
【００３２】
また、傾斜面１ｅの凹部１ａの底面に対する傾斜角は３０〜６０°であるのが良い。傾斜角が３０°未満、または６０°を超える場合、同軸線路−中空型線路の境界部および中空型線路−マイクロストリップ線路の境界部におけるインピーダンスの不連続を緩やかにすることができなくなり、高周波信号の反射を有効に減少させることができなくなる。
【００３３】
基体１の貫通孔１ｃ内に挿入固定される同軸コネクタプラグ８は、外部電気回路に接続された同軸ケーブル９と基体１に装着された同軸コネクタ２とを接続するためのプラグであり、その外周面はネジ状となっており、内周面にネジ切りを有する貫通孔１ｃにネジ止めされる。
【００３４】
そして、本発明の半導体パッケージは、基体１の載置部に半導体素子４をその電極と電気的に接続された配線導体５ａを有する回路基板５に搭載した状態で載置固定し、回路基板５の配線導体５ａと同軸コネクタ２の中心導体２ｂとを半田等の導電性接着剤５ｂを介して電気的に接続し、しかる後、基体１の上面に鉄−ニッケル−コバルト合金等の金属から成る蓋体３を半田付け法やシームウエルド法により接合することにより製品としての半導体装置となる。また、同軸コネクタプラグ８と外部電気回路に接続された同軸ケーブル９とを接続することにより、内部に収容する半導体素子４が外部電気回路に電気的に接続されることとなる。
【００３５】
この半導体装置は、同軸ケーブル９が外部電気回路基板に電気的に接続されることにより、半導体素子４が高周波信号で作動することとなる。
【００３６】
本発明においては、高周波信号の周波数が１０〜５０ＧＨｚで高周波信号の反射を有効に減少させることが出来る。
【００３７】
【実施例】
以下に本発明の実施例について説明する。
【００３８】
（実施例）本発明の実施例と従来例について、信号線路の伝送特性を以下のように解析した。伝送特性の解析は、図５〜７に示す３種類の解析モデルについて行なった。図５はの一実施形態を示す解析モデル（モデルＡ）の要部断面図、図６は本発明の実施形態を示す解析モデル（モデルＢ）であり、傾斜面１ｅが凹部１ａの底面の中央部との間に段差１ｆを有しているとともに、回路基板５の端面がその段差１ｆに接している構成の要部断面図である。また、図７は従来の構成を示す解析モデル（モデルＣ）の断面図である。
【００３９】
各解析モデルにおいて、回路基板５（１５）（厚さ０．２ｍｍ）はアルミナセラミックス（比誘電率εｒ＝９．６）からなり、回路基板５（１５）上には特性インピーダンスを５０Ωとした配線導体５ａ（１５ａ）が形成されている。また各解析モデルにおける、基体１（１１）、中心導体２ｂ（１２ｂ）および導電性接着剤５ｂ（１５ｂ）の材質は、それぞれ同様の材質から成るものとし、基体１（１１）および中心導体２ｂ（１２ｂ）の詳細な寸法はそれぞれ図５〜７に示す通りである（単位はｍｍ）。これらの解析モデルに対し、０〜６５ＧＨｚの周波数帯域について、反射損失と透過損失を求めた。
【００４０】
図８は各解析モデルの反射損失のグラフであり、図９は各解析モデルの透過損失のグラフである。図８において、周波数が８ＧＨｚ以上の場合、従来のモデルＣに比べ、モデルＡ，Ｂの反射損失が小さいことがわかる。図９において、周波数が０〜６５ＧＨｚにおいて、従来のモデルＣに比べ、モデルＡ，Ｂの透過損失が小さいことがわかる。また、図８および図９から、モデルＡ，Ｂの伝送損失の違いはほとんどないことがわかる。
【００４１】
これらの結果において、各解析モデルを構成する各部材は、それぞれ同様の材質から成っており、同軸線路部、中心導体２ｂ（１２ｂ）の先端部および配線導体５ａ（１５ａ）部に起因する伝送損失は同じとみなせることから、各解析モデルの伝送損失の違いは、凹部１ａ（１１ａ）内側面と中心導体２ｂ（１２ｂ）の先端部との間における中心導体２ｂ（１２ｂ）の下方に位置する凹部１ａ（１１ａ）の底面の形状の違い、即ち傾斜面１ｅの有無、傾斜面１ｅおよび段差１ｆの有無に基づくものとみなせる。
【００４２】
従って、モデルＡ，Ｂは、従来のモデルＣに比べ、反射特性および透過特性に優れた良好な信号線路を構成することがわかった。特に、モデルＡ，Ｂは透過特性に優れており、これは、同軸線路部の同軸構造が上述の従来例１のように崩れていないため高周波信号の透過特性が良好になっているとともに、上記のようにインピーダンスの不連続性が緩和されているため高周波信号の反射特性および透過特性が良好になっているからであると考えられる。このような、同軸構造を厳密に保持することによる透過特性の向上、およびインピーダンスの不連続性の緩和による反射特性および透過特性の向上は、高周波信号の周波数が高くなるほど重要である。
【００４３】
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。
【００４４】
【発明の効果】
本発明の半導体パッケージによれば、上面に半導体素子を収容するための凹部が形成された金属製の基体と、基体の側部に設けられた貫通孔に外側より嵌着された、筒状の外周導体およびその中心軸に設置されるとともに半導体素子に電気的に接続される中心導体ならびにそれらの間に介在させた絶縁体から成る同軸コネクタとを具備しており、中心導体は凹部の内側面から突出してその先端部が半導体素子に接続されているとともに、内側面と先端部との間において中心導体の下方に位置する凹部の底面が半導体素子側に向かって傾斜している傾斜面とされていることから、同軸コネクタの中心導体が基体の凹部に突出し中空型線路となっている領域において、中心導体を伝送する高周波信号は傾斜面とされた凹部の底面をグランド面として伝送するため、インピーダンスを漸次変化させることができる。従って、信号線路で同軸線路−中空型線路の伝送モードの境界部および中空型線路−マイクロストリップ線路の伝送モードの境界部の２箇所において発生するインピーダンスの大きな不連続部を結び合わせるようにして、信号線路のインピーダンスを漸次変化させることができ、インピーダンスの不連続を減少させることができる。その結果、不連続部にて発生していた高周波信号の反射を有効に減少させることができ、それによって良好な高周波信号の伝送路を構成できる。
【００４５】
また、同軸線路部の同軸構造が崩れていないため特に高周波信号の透過特性の点において優れており、また上記のように反射特性にも優れるため、全体として伝送特性がきわめて向上したものとなる。
【００４６】
さらに本発明は、半導体素子は回路基板を介して凹部内に載置されており、傾斜面は凹部の底面の中央部との間に段差を有しているとともに、回路基板の端面を段差に接するように載置することにより、回路基板を凹部に載置する位置を一定に決めることができる。その結果、同軸コネクタの中心導体と回路基板の配線導体との接続部の位置が一定し、接続部におけるインピーダンスが安定した、良好な高周波信号の伝送路が構成できる。
【００４７】
また、好ましくは、傾斜面の凹部の底面に対する傾斜角を３０〜６０°とすることにより、同軸コネクタの中心導体が基体の凹部内に突出している領域において、中心導体を伝送する信号のインピーダンスは、同軸線路−中空型線路の境界部および中空型線路−マイクロストリップ線路の境界部の２箇所において発生するインピーダンスの大きな不連続部を有効に結び合わせることができるとともに、信号線路のインピーダンスの変化を緩やかにすることにより、高周波信号の反射を有効に減少させることができ、より良好な高周波信号の伝送路を構成することができる。
【図面の簡単な説明】
【図１】本発明の半導体パッケージの一実施形態を示す断面図である。
【図２】本発明の半導体パッケージの一実施形態を示す要部拡大断面図である。
【図３】従来の半導体パッケージの断面図である。
【図４】従来の半導体パッケージの他の形態を示す断面図である。
【図５】解析モデル（モデルＡ）の断面図である。
【図６】本発明の実施形態を示す解析モデル（モデルＢ）の断面図である。
【図７】従来例を示す解析モデル（モデルＣ）の断面図である。
【図８】モデルＡ，Ｂ，Ｃの反射損失の解析結果を示すグラフである。
【図９】モデルＡ，Ｂ，Ｃの挿入損失の解析結果を示すグラフである。
【符号の説明】
１：基体
１ａ：凹部
１ｂ：貫通孔
１ｅ：傾斜面
１ｆ：段差
２：同軸コネクタ
２ａ：外周導体
２ｂ：中心導体
２ｃ：絶縁体
４：半導体素子
５：回路基板
Claims (2)
- 上面に半導体素子を収容するための凹部が形成された金属製の基体と、該基体の側部に設けられた貫通孔に外側より嵌着された、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成る同軸コネクタとを具備しており、前記中心導体は前記凹部の内側面から突出してその先端部が回路基板を介して前記凹部内に載置される前記半導体素子に電気的に接続されているとともに、前記内側面と前記先端部との間において前記中心導体の下方に位置する前記凹部の底面が前記半導体素子側に向かって傾斜している傾斜面とされており、該傾斜面は前記底面の中央部との間に段差を有しているとともに、前記回路基板の端面が前記段差に接していることを特徴とする半導体素子収納用パッケージ。
- 前記傾斜面の前記底面に対する傾斜角が３０〜６０°であることを特徴とする請求項１記載の半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000310682A JP3663349B2 (ja) | 2000-10-11 | 2000-10-11 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000310682A JP3663349B2 (ja) | 2000-10-11 | 2000-10-11 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002118190A JP2002118190A (ja) | 2002-04-19 |
| JP3663349B2 true JP3663349B2 (ja) | 2005-06-22 |
Family
ID=18790596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000310682A Expired - Fee Related JP3663349B2 (ja) | 2000-10-11 | 2000-10-11 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3663349B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011123105A (ja) * | 2009-12-08 | 2011-06-23 | Anritsu Corp | コネクタの芯線の接合方法、及びこれにより製造した光変調器モジュール |
| JP2011123188A (ja) * | 2009-12-09 | 2011-06-23 | Anritsu Corp | コネクタの芯線の接合方法、及びこれにより製造した光変調器モジュール |
| JP2011123189A (ja) * | 2009-12-09 | 2011-06-23 | Anritsu Corp | コネクタの芯線の接合方法、及びこれにより製造した光変調器モジュール |
| JP5734072B2 (ja) * | 2011-04-15 | 2015-06-10 | 京セラ株式会社 | 電子部品収納用パッケージおよび電子装置 |
-
2000
- 2000-10-11 JP JP2000310682A patent/JP3663349B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002118190A (ja) | 2002-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004311923A (ja) | 光半導体素子用パッケージ | |
| JP3663349B2 (ja) | 半導体素子収納用パッケージ | |
| JP4903738B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP3752473B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3619479B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3686853B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3686855B2 (ja) | 回路基板および半導体素子収納用パッケージ並びにそれを用いた半導体装置 | |
| JP3652287B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3619478B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3825343B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3682012B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3686858B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3716173B2 (ja) | 回路基板およびそれを用いた半導体素子収納用パッケージ | |
| JP3686854B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3682010B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3659328B2 (ja) | 半導体素子収納用パッケージ | |
| JP3716199B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3574798B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2002026618A (ja) | 半導体素子収納用パッケージ | |
| JP2003124368A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3619445B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003007884A (ja) | 半導体素子収納用パッケージ | |
| JP2003163301A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2003163512A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2004146406A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050322 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050328 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080401 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090401 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090401 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100401 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110401 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110401 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120401 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |