JP3684861B2 - Variable gain amplifier - Google Patents
Variable gain amplifier Download PDFInfo
- Publication number
- JP3684861B2 JP3684861B2 JP27337498A JP27337498A JP3684861B2 JP 3684861 B2 JP3684861 B2 JP 3684861B2 JP 27337498 A JP27337498 A JP 27337498A JP 27337498 A JP27337498 A JP 27337498A JP 3684861 B2 JP3684861 B2 JP 3684861B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- base terminal
- circuit
- variable gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Circuits Of Receivers In General (AREA)
Description
【0001】
【発明の属する技術分野】
本発明はデジタル無線通信装置用受信フロントエンド部に使用する可変利得増幅器に関するものである。
【0002】
【従来の技術】
移動体通信では、基地局−移動局間の距離に応じて受信電界が大きく変化するため受信系に広いダイナミックレンジが必要となり、受信フロントエンド部の低雑音増幅器には利得制御機能が要求される。
【0003】
以下、従来の可変利得増幅器について説明する。図5は従来の可変利得増幅器の回路図である。
【0004】
図5において、501,502はトランジスタ、503、504は抵抗、505はインダクタ、506は接地容量、507は入力整合回路、508は出力整合回路、509は利得制御端子、510,511は電源端子、512は高周波入力端子、513は高周波出力端子である。
【0005】
以上のように構成された可変利得増幅器について、以下その動作について説明する。
【0006】
弱電界入力時には、利得制御端子509には高利得が得られる電圧Vagc1を印加する。この時、可変利得増幅器の入出力インピーダンスは、伝送線路の特性インピーダンスに一致するように、入力整合回路507と出力整合回路508の回路構成およびインダクタ505の値を設定する。一方 、強電界入力時には利得制御端子509には低利得となる電圧Vagc2(Vagc2<Vagc1)を設定し、増幅器の利得を低減する。
【0007】
【発明が解決しようとする課題】
しかしながら従来の構成では、利得切替時に増幅器の入力インピーダンスが変動し、伝送線路の特性インピーダンスと不整合を生じるとともに、トランジスタの電流を下げて利得を低減するために、非線形効果による高次歪が増大するという欠点を有していた。
【0008】
本発明は、前記従来技術の課題を解決するもので、インピーダンス補償回路を適用することで、利得切替え時でも、入力整合を保ち、かつ高次歪特性が劣化しない可変利得増幅器を提供することを目的とする。
【0009】
【課題を解決するための手段】
この目的を達成するため本発明は、エミッタ端子を接地した第一、第二のトランジスタのコレクタとベース端子を高周波的に接地した第三のトランジスタのエミッタをカスコード接続した増幅器において、前記第一または第二のトランジスタのベース端子のいずれか一方を選択してベースバイアスを供給するバイアス切替回路を有するものである。
【0010】
これにより、利得切替時でも、入力整合を保ち、かつ高次歪特性が劣化しない可変利得増幅器が得られる。
【0011】
【発明の実施の形態】
本発明の請求項1に記載の発明は、エミッタ端子を接地した第一、第二のトランジスタのコレクタとベース端子を高周波的に接地した第三のトランジスタのエミッタをカスコード接続した増幅器において、前記第一または第二のトランジスタのベース端子のいずれか一方を選択してベースバイアスを供給するバイアス切替回路を有する可変利得増幅器であって、前記バイアス切替回路は、第一の電源回路と、第二の電源回路と、切替スイッチより構成され、前記第一の電源回路は、ベース端子が前記第一のトランジスタのベース端子に接続される第五のトランジスタと、一端が電源に接続されるとともに他端が前記第五のトランジスタのコレクタ端子に接続される第四の抵抗と、コレクタ端子が電源に接続されるとともにベース端子が前記第五のトランジスタのコレクタ端子及び前記第四の抵抗との接続中点に接続される第七のトランジスタと、前記第五のトランジスタのベース端子に接続されるとともに前記第七のトランジスタのエミッタ端子に接続される第一の高周波阻止回路とを有し、前記第二の電源回路は、ベース端子が前記第二のトランジスタのベース端子に接続される第六のトランジスタと、一端が電源に接続されるとともに他端が前記第六のトランジスタのコレクタ端子に接続される第五の抵抗と、コレクタ端子が電源に接続されるとともにベース端子が前記第六のトランジスタのコレクタ端子及び前記第五の抵抗との接続中点に接続される第八のトランジスタと、前記第六のトランジスタのベース端子に接続されるとともに前記第八のトランジスタのエミッタ端子に接続される第二の高周波阻止回路とを有し、前記切替スイッチは、前記第一のトランジスタにおけるベース端子と前記第五のトランジスタにおけるベース端子とが接続されることで形成される第一のカレントミラー回路にバイアスを供給する第九のトランジスタと、前記第二のトランジスタにおけるベース端子と前記第六のトランジスタにおけるベース端子とが接続されることで形成される第二のカレントミラー回路にバイアスを供給する第十のトランジスタと、前記第九または第十のトランジスタのどちらか一方を動作させる第十一のトランジスタとを有する可変利得増幅器としたものであり、入力信号の第一のカレントミラー回路及び第二のカレントミラー回路への漏洩を阻止することができ、バイアス切替回路による雑音指数特性の劣化を防止することができ、第五のトランジスタ及び第六のトランジスタのベース端子の入力インピーダンスは充分高いため、問題とならない。さらに、カレントミラー対となるトランジスタのベース端子間に電圧降下を生じる抵抗が存在しないため、トランジスタの順方向電流増幅率バラツキに対する電流変動を抑えることができるという作用を有する。
本発明の請求項2に記載の発明は、前記第二のトランジスタのエミッタ端子を接地する帰還抵抗を有する請求項1記載の可変利得増幅器である。
本発明の請求項3に記載の発明は、前記第二のトランジスタの入力インピーダンスを制御する第一のインピーダンス補償回路と、前記第一のトランジスタ及び前記第二のトランジスタのベース端子間を疎結合し前記第二のトランジスタの入力インピーダンスを制御する第二のインピーダンス補償回路とを有する請求項1または2記載の可変利得増幅器であり、低利得に切替えた時には第一のインピーダンス補償回路が第二のトランジスタのベース端子に容量を付加し、第二のトランジスタの入力インピーダンスを制御することで、利得切替時でも入力整合を保ち、高次歪の発生を抑圧することができるという作用を有する。
【0012】
そして、請求項4に記載の発明のように、前記第一のインピーダンス補償回路は、前記第二のトランジスタのベース端子に接続された第一の抵抗と、前記第一の抵抗に接続された第一の容量と、前記第一の容量に接続され前記第一の容量の接地・非接地を切替える第四のトランジスタとを有し、前記第二のインピーダンス補償回路は、前記第一のトランジスタのベース端子に接続された第一のインダクタと、一端が前記第一のインダクタに接続されるとともに他端が前記第二のトランジスタのベース端子に接続される第二の容量とを有する請求項3記載の可変利得増幅器としても、同様の作用を呈する。
【0013】
請求項5に記載の発明は、前記第一のトランジスタに対して前記第二のトランジスタのサイズを小さくした請求項1ないし4のいずれか記載の可変利得増幅器であり、第一のトランジスタが動作する高利得時に雑音指数が劣化することを抑制できるという作用を有する。
【0014】
請求項6に記載の発明は、前記第一の高周波阻止回路は第二の抵抗である請求項1ないし5のいずれか記載の可変利得増幅器であり、バイアス切替回路による雑音指数特性の劣化が低減できるとともに、カレントミラー対となるトランジスタのベース端子間に電圧降下を生じる抵抗が存在しないため、トランジスタの順方向電流増幅率バラツキに対する電流変動を抑えることができるという作用を有する。
【0015】
請求項7に記載の発明は、前記第一の高周波阻止回路は第二のインダクタである請求項1ないし5のいずれか記載の可変利得増幅器であり、電圧降下のため高い抵抗値をとりにくい第二の抵抗よりも効果的に、高周波信号のバイアス切替回路への流入を阻止することができるという作用を有する。
【0016】
請求項8に記載の発明は、前記第一の高周波阻止回路は第一のインダクタである請求項1ないし5のいずれか記載の可変利得増幅器であり、一つの部品に二つの機能をもたせることで、部品点数を削減できるという作用を有する。
【0017】
請求項9に記載の発明は、請求項1ないし8のいずれか記載の可変利得増幅器を有する無線通信装置であり、利得切替時でも、入力整合を保ち、かつ高次歪特性が劣化しない可変利得増幅器を有する無線通信装置が得られるという作用を有する。
【0018】
以下、本発明の実施の形態について、図1から図4を用いて説明する。
(実施の形態1)
図1は本実施の形態における可変利得増幅器の回路図である。図1において、1はエミッタ端子を直接接地した第一のトランジスタ、2は第一のトランジスタ1とコレクタ端子同士を接続した第二のトランジスタ、3は第二のトランジスタ2のエミッタ端子を接地する帰還抵抗、4は第一のトランジスタ1及び第二のトランジスタ2のコレクタ端子間を接続する抵抗、5は第一のトランジスタ1および第二のトランジスタ2とカスコード接続する第三のトランジスタ、6は第三のトランジスタ5にベースバイアスを供給する抵抗、7は第三のトランジスタ5のベース端子に接続する接地容量、8は第一のトランジスタ1及び第二のトランジスタ2のベース端子間を疎結合する第二の容量、101は第二のトランジスタ2の入力インピーダンスを制御する第一のインダクタ、102は第二の容量8及び第一のインダクタ101より構成される第二のインピーダンス補償回路、9は入力整合回路、10は出力整合回路、11は第三のトランジスタ5にコレクタバイアスを供給し、かつ出力整合回路10とともに出力整合をとるインダクタ、12及び13は電源端子、14は高周波入力端子、15は高周波出力端子、103及び104はそれぞれ第一のトランジスタ1及び第二のトランジスタ2にベースバイアスを供給する電源、105は第一のトランジスタ1か第二のトランジスタ2のいずれを動作させるか選択するスイッチ、106はインバータ、16は利得制御端子、107は利得制御端子16、電源103,104、スイッチ105、及びインバータ106より構成されるバイアス切替回路、17及び18は第二のトランジスタ2の入力インピーダンスを制御する第一の容量及び第一の抵抗、19はバイアス切替回路107と連動し、Vagc1が第一のトランジスタ1のベース端子に印可されるときには動作せず、Vagc2が第二のトランジスタ2のベース端子に印可されるときに動作して、第一の容量17の接地・非接地を切替える第四のトランジスタ、20は第一の容量17、第一の抵抗18及び第四のトランジスタ19より構成される第一のインピーダンス補償回路、108は第一のトランジスタ1、第二のトランジスタ2、帰還抵抗3、抵抗4、第三のトランジスタ5、第二の容量8、第一のインピーダンス補償回路20、及びバイアス切替回路107より構成される集積回路である。
【0019】
高周波入力端子14より入力された高周波信号は、入力整合回路9を通って第一のトランジスタ1のベース端子に、また入力整合回路9と第二のインピーダンス補償回路102とを通って第二のトランジスタ2のベース端子に入力される。
【0020】
弱電界入力時は、第一のトランジスタ1のベース端子にVagc1を印可することで、所望の利得を得る。一方、強電界入力時にはバイアス切替回路107を用いて、第二のトランジスタ2のベース端子にVagc1より小さなVagc2を印可すること、及び帰還抵抗3の作用により第1のトランジスタが動作する場合と比較して利得が低減する。
【0021】
入力インピーダンスは、第一のトランジスタ1または第二のトランジスタ2のうち動作しているトランジスタにより決定される。第一のトランジスタ1と第二のトランジスタ2との入力容量の差、及び第二のトランジスタ2のエミッタ端子−接地間に接続した帰還抵抗3により、第二のトランジスタ2の動作時と第一のトランジスタ1の動作時との入力インピーダンスは異なる。そこで、バイアス切替回路107と連動して動作する第四のトランジスタ19により、第二のトランジスタ2の動作時には、第二のトランジスタ2のベース端子−接地間に第一の容量17及び第一の抵抗18を接続し、第一のトランジスタ1の入力インピーダンスと同等とする。さらに、第一のトランジスタ1の動作時における第二のトランジスタ2の影響を軽減するために、第一のトランジスタ1と第二のトランジスタ2のベース端子間を第二の容量8により疎結合とするため、第一のインダクタ101によるインピーダンス補償回路も接続する。
【0022】
本実施の形態によれば、低利得に切替えた時には第一のインピーダンス補償回路が第二のトランジスタのベース端子に第一の容量を付加し、第二のトランジスタの入力インピーダンスを制御することで、利得切替時でも入力整合を保ち、高次歪の発生を抑圧することができる。
【0023】
なお、第二の容量8と第一のインダクタ101の配置は変更可能であるが、第二の容量8を集積回路108に内蔵して部品点数を削減することができる点で、図1に示した構成がより好ましい。
【0024】
また、第一のトランジスタ1のエミッタサイズに比べ、第二のトランジスタ2のエミッタサイズを小さくすることにより、第二のトランジスタ2を付加することによる高利得時の雑音指数の劣化を抑制することができる。
【0025】
(実施の形態2)
図2は本実施の形態における可変利得増幅器の回路図である。図2において、201及び202は第一のトランジスタ1及び第二のトランジスタ2とそれぞれカレントミラーを形成する対となる第五及び第六のトランジスタ、203及び204は第五のトランジスタ201及び第六のトランジスタ202のエミッタ端子をそれぞれ接地する第一及び第二のエミッタ抵抗、205及び206は第一のトランジスタ1及び第二のトランジスタ2にそれぞれベース電流を供給する第七及び第八のトランジスタ、207は第一のトランジスタ1、第五のトランジスタ201、第七のトランジスタ205及び第一のエミッタ抵抗203より構成される第一のカレントミラー回路、208は第二のトランジスタ2、第六のトランジスタ202、第八のトランジスタ206及び第二のエミッタ抵抗204より構成される第二のカレントミラー回路、209及び210は第七のトランジスタ205及び第八のトランジスタ206のエミッタ端子とそれぞれ第一のトランジスタ1及び第二のトランジスタ2のベース端子間を接続する第二及び第三の抵抗、211及び212は第二の抵抗209、第三の抵抗210よりそれぞれ構成される第一及び第二の高周波阻止回路、213及び214は第一のカレントミラー回路207及び第二のカレントミラー回路208にそれぞれバイアスを供給する第九及び第十のトランジスタ、215は第九のトランジスタ213または第十のトランジスタ214のどちらか一方を動作させる第十一のトランジスタ、216は利得制御端子16、第九のトランジスタ213、第十のトランジスタ214及び第十一のトランジスタ215より構成される切替スイッチ、217−219はバイアスを供給する抵抗、220および221は定電流源、222は電源端子、223は第五のトランジスタ201、第六のトランジスタ202、第一のエミッタ抵抗203、第二のエミッタ抵抗204、第七のトランジスタ205、第八のトランジスタ206、切替スイッチ216、抵抗217−219、定電流源220,221、及び電源端子222より構成され、利得制御端子16の電位により、第一のトランジスタ1または第二のトランジスタ2のどちらか一方にベースバイアスを供給するバイアス切替回路、224は第一のトランジスタ1、第二のトランジスタ2、帰還抵抗3、抵抗4、第三のトランジスタ5、第二の容量8、第一のインピーダンス補償回路20、第一の高周波阻止回路211、第二の高周波阻止回路212及びバイアス切替回路223より構成される集積回路である。なお、上記以外の構成要素、符号については実施の形態1と同一である。
【0026】
本実施の形態によれば、第二の抵抗209及び第三の抵抗210に、それぞれ第一のトランジスタ1及び第二のトランジスタ2の入力インピーダンスより充分に高い値を選択することにより、入力信号の第一のカレントミラー回路207及び第二のカレントミラー回路208への漏洩を阻止することができ、バイアス切替回路223による雑音指数特性の劣化を防止することができる。なお、第五のトランジスタ201及び第六のトランジスタ202のベース端子の入力インピーダンスは充分高いため、問題とならない。さらに、カレントミラー対となるトランジスタのベース端子間に電圧降下を生じる抵抗が存在しないため、トランジスタの順方向電流増幅率バラツキに対する電流変動を抑えることができる。その他の動作、作用は実施の形態1と同様である。
【0027】
なお、図2には第一のエミッタ抵抗203を第五のトランジスタ201のエミッタ端子に接続してミラー比を大きくとっているが、それほど大きなミラー比が要求されない場合にはこの第一のエミッタ抵抗203は削除可能であり、このときには抵抗バラツキに対する電流変動も抑えることができる。
【0028】
(実施の形態3)
図3は本実施の形態における可変利得増幅器の回路図である。図3において、301は第一のトランジスタ1のベース端子及び第七のトランジスタ205のエミッタ端子間を接続する第二のインダクタ、302は第二のインダクタ301より構成される第一の高周波阻止回路、303は第一のトランジスタ1、第二のトランジスタ2、帰還抵抗3、抵抗4、第三のトランジスタ5、第二の容量8、第一のインピーダンス補償回路20、第二の高周波阻止回路212及びバイアス切替回路223より構成される集積回路である。なお、上記以外の構成要素と符号については実施の形態2と同様である。
【0029】
本実施の形態によれば、第二のインダクタ301に、第一のトランジスタ1の入力インピーダンスより充分に高いインピーダンスとなるインダクタンス値を選択することにより、第二のインダクタ301を介して、第一のトランジスタ1にベースバイアスを供給し、かつ入力信号の第一のカレントミラー回路207への漏洩を阻止することができ、バイアス切替回路223による雑音指数特性の劣化を防止することができる。その他の動作、作用は実施の形態2と同様である。
【0030】
なお、第二のインダクタ301を、第一のトランジスタ1及び第五のトランジスタ201のベース端子間に接続しても同様の効果が得られることは言うまでもない。
【0031】
(実施の形態4)
図4は本実施の形態における可変利得増幅器の回路図である。図4において、401は第一のトランジスタ1及び第二のトランジスタ2のベース端子間を接続する第一のインダクタ、402は第二の容量8及び第一のインダクタ401より構成される第二のインピーダンス補償回路、403は第一のインダクタ 401より構成される第一の高周波阻止回路、404は第一のトランジスタ1、第二のトランジスタ2、帰還抵抗3、抵抗4、第三のトランジスタ5、第二の容量8、第一のインピーダンス補償回路20、第二の高周波阻止回路212及びバイアス切替回路223より構成される集積回路である。なお、上記以外の構成要素、符号については実施の形態3と同様である。
【0032】
本実施の形態によれば、第二のインピーダンス補償回路402に用いられている第一のインダクタ401を、入力信号の第一のカレントミラー回路207への漏洩阻止用として兼用することにより、部品点数を削減できる。その他の動作、作用は実施の形態3と同様である。
【0033】
【発明の効果】
以上のように本発明によれば、インピーダンス補償回路を適用することで、利得切替え時でも、入力整合を保ち、かつ高次歪の発生を防止できるという有利な効果が得られる。
【図面の簡単な説明】
【図1】本発明の一実施の形態による可変利得増幅器の回路図
【図2】本発明の一実施の形態による可変利得増幅器の回路図
【図3】本発明の一実施の形態による可変利得増幅器の回路図
【図4】本発明の一実施の形態による可変利得増幅器の回路図
【図5】従来の可変利得増幅器の回路図
【符号の説明】
1 第一のトランジスタ
2 第二のトランジスタ
3 帰還抵抗
4、6、217、218、219、503、504 抵抗
5 第三のトランジスタ
7、506 接地容量
8 第二の容量
9、507 入力整合回路
10、508 出力整合回路
11、505 インダクタ
12、13、222、510、511 電源端子
14、512 高周波入力端子
15、513 高周波出力端子
16、509 利得制御端子
17 第一の容量
18 第一の抵抗
19 第四のトランジスタ
20 第一のインピーダンス補償回路
101、401 第一のインダクタ
102、402 第二のインピーダンス補償回路
103、104 電源
105 スイッチ
106 インバータ
107、223 バイアス切替回路
108、224、303、404 集積回路
201 第五のトランジスタ
202 第六のトランジスタ
203 第一のエミッタ抵抗
204 第二のエミッタ抵抗
205 第七のトランジスタ
206 第八のトランジスタ
207 第一のカレントミラー回路
208 第二のカレントミラー回路
209 第二の抵抗
210 第三の抵抗
211、302、403 第一の高周波阻止回路
212 第二の高周波阻止回路
213 第九のトランジスタ
214 第十のトランジスタ
215 第十一のトランジスタ
216 切替スイッチ
220、221 定電流源
301 第二のインダクタ
501、502 トランジスタ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a variable gain amplifier used in a reception front end unit for a digital wireless communication apparatus.
[0002]
[Prior art]
In mobile communication, the received electric field varies greatly depending on the distance between the base station and the mobile station, so a wide dynamic range is required in the receiving system, and a gain control function is required for the low-noise amplifier in the receiving front end unit. .
[0003]
A conventional variable gain amplifier will be described below. FIG. 5 is a circuit diagram of a conventional variable gain amplifier.
[0004]
In FIG. 5, 501 and 502 are transistors, 503 and 504 are resistors, 505 is an inductor, 506 is a ground capacitance, 507 is an input matching circuit, 508 is an output matching circuit, 509 is a gain control terminal, 510 and 511 are power supply terminals, 512 is a high frequency input terminal, and 513 is a high frequency output terminal.
[0005]
The operation of the variable gain amplifier configured as described above will be described below.
[0006]
When a weak electric field is input, a voltage Vagc1 that provides a high gain is applied to the gain control terminal 509. At this time, the circuit configuration of the input matching circuit 507 and the
[0007]
[Problems to be solved by the invention]
However, in the conventional configuration, the input impedance of the amplifier fluctuates during gain switching, resulting in mismatch with the characteristic impedance of the transmission line, and the higher-order distortion due to nonlinear effects increases because the transistor current is reduced to reduce the gain. Had the disadvantage of
[0008]
The present invention solves the above-described problems of the prior art, and provides a variable gain amplifier that maintains input matching and does not deteriorate high-order distortion characteristics even during gain switching by applying an impedance compensation circuit. Objective.
[0009]
[Means for Solving the Problems]
To achieve this object the present invention, first the emitter grounded terminal, in the second third of the amplifier with cascode the emitter of the transistor where the collector and base terminal high-frequency manner to the ground of the transistor, before Symbol first or those having a bias switching circuits supplies a base bias by selecting one of the base terminal of the second transistor.
[0010]
As a result, a variable gain amplifier that maintains input matching and does not deteriorate high-order distortion characteristics even at the time of gain switching can be obtained.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
According to a first aspect of the present invention, there is provided an amplifier in which the collectors of the first and second transistors whose emitter terminals are grounded and the emitters of the third transistor whose base terminals are grounded in high frequency are cascode-connected. What variable gain amplifier der having a bias switching circuit for supplying the base bias by selecting one of the base terminal of the first or second transistor, the bias switching circuit includes a first power supply circuit, the second The first power circuit includes a fifth transistor whose base terminal is connected to the base terminal of the first transistor, one end connected to the power source and the other end. A fourth resistor connected to the collector terminal of the fifth transistor, a collector terminal connected to a power source and a base terminal connected to the power supply A seventh transistor connected to a midpoint of connection between the collector terminal of the transistor and the fourth resistor, a base terminal of the fifth transistor, and an emitter terminal of the seventh transistor. A first high-frequency blocking circuit, wherein the second power supply circuit includes a sixth transistor whose base terminal is connected to the base terminal of the second transistor, one end connected to the power supply and the other. A fifth resistor having an end connected to the collector terminal of the sixth transistor and a collector terminal connected to a power source and a base terminal being connected to the collector terminal of the sixth transistor and the fifth resistor An eighth transistor connected to a point; and an emitter terminal of the eighth transistor connected to a base terminal of the sixth transistor A second high-frequency blocking circuit to be connected, and the changeover switch includes a first current formed by connecting a base terminal of the first transistor and a base terminal of the fifth transistor. A bias is supplied to a second current mirror circuit formed by connecting a ninth transistor for supplying a bias to the mirror circuit, and a base terminal of the second transistor and a base terminal of the sixth transistor. A variable gain amplifier having a tenth transistor and an eleventh transistor for operating either the ninth or the tenth transistor. Leakage to the second current mirror circuit, and the poor noise figure characteristics due to the bias switching circuit. Since the input impedances of the base terminals of the fifth transistor and the sixth transistor are sufficiently high, there is no problem. Furthermore, since there is no resistance that causes a voltage drop between the base terminals of the transistors that form the current mirror pair, it is possible to suppress current fluctuations due to variations in the forward current amplification factor of the transistors.
The invention according to claim 2 of the present invention is the variable gain amplifier according to claim 1, further comprising a feedback resistor for grounding the emitter terminal of the second transistor.
According to a third aspect of the present invention, a first impedance compensation circuit that controls an input impedance of the second transistor and a base terminal of the first transistor and the second transistor are loosely coupled. 3. The variable gain amplifier according to claim 1, further comprising a second impedance compensation circuit for controlling an input impedance of the second transistor, wherein the first impedance compensation circuit is a second transistor when switched to a low gain. By adding a capacitor to the base terminal and controlling the input impedance of the second transistor, it is possible to maintain input matching even during gain switching and suppress the occurrence of higher-order distortion.
[0012]
Then, as in the invention of claim 4, wherein the first impedance compensation circuit, first a first resistor connected to the base terminal of the second transistor, connected to the first resistor and one capacitor, connected to said first capacitor and a fourth transistor for switching ground and non-ground of the first capacitor, the second impedance compensation circuit, the base of said first transistor claim that Yusuke a first inductor connected to the terminal, and a second capacitor which is the other end with one end connected to the first inductor is connected to the base terminal of the second transistor 3 The described variable gain amplifier also exhibits the same effect.
[0013]
Invention of claim 5, claims 1 to reduce the size of the second transistor to the first transistor is a variable gain amplifier according to any of 4, the first transistor is operating It is possible to suppress the degradation of the noise figure at the time of high gain.
[0014]
A sixth aspect of the present invention is the variable gain amplifier according to any one of the first to fifth aspects , wherein the first high-frequency blocking circuit is a second resistor, and the degradation of noise figure characteristics due to the bias switching circuit is reduced. In addition, since there is no resistance that causes a voltage drop between the base terminals of the transistors constituting the current mirror pair, there is an effect that current fluctuations due to variations in the forward current amplification factor of the transistors can be suppressed.
[0015]
A seventh aspect of the present invention is the variable gain amplifier according to any one of the first to fifth aspects , wherein the first high-frequency blocking circuit is a second inductor, and it is difficult to obtain a high resistance value due to a voltage drop. More effectively than the second resistor, the high-frequency signal can be prevented from flowing into the bias switching circuit.
[0016]
The invention according to claim 8 is the variable gain amplifier according to any one of claims 1 to 5 , wherein the first high-frequency blocking circuit is a first inductor, wherein one component has two functions. This has the effect of reducing the number of parts.
[0017]
A ninth aspect of the present invention is a wireless communication apparatus having the variable gain amplifier according to any one of the first to eighth aspects, wherein a variable gain that maintains input matching and does not deteriorate high-order distortion characteristics even at the time of gain switching. It has the effect that a wireless communication device having an amplifier can be obtained .
[0018]
Hereinafter, embodiments of the present invention will be described with reference to FIGS.
(Embodiment 1)
FIG. 1 is a circuit diagram of a variable gain amplifier according to the present embodiment. In FIG. 1, 1 is a first transistor whose emitter terminal is directly grounded, 2 is a second transistor in which the first transistor 1 is connected to the collector terminals, and 3 is a feedback that grounds the emitter terminal of the second transistor 2. Resistor, 4 is a resistor connecting the collector terminals of the first transistor 1 and the second transistor 2, 5 is a third transistor cascode-connected to the first transistor 1 and the second transistor 2, and 6 is a third transistor. A resistor for supplying a base bias to the transistor 5, 7 a grounding capacitor connected to the base terminal of the third transistor 5, and 8 a second that loosely couples the base terminals of the first transistor 1 and the second transistor 2. , 101 is a first inductor that controls the input impedance of the second transistor 2, and 102 is the second capacitor 8 and the first A second impedance compensation circuit composed of an inductor 101, 9 is an input matching circuit, 10 is an output matching circuit, 11 is an inductor that supplies a collector bias to the third transistor 5 and performs output matching with the output matching circuit 10 , 12 and 13 are power supply terminals, 14 is a high frequency input terminal, 15 is a high frequency output terminal, 103 and 104 are power supplies for supplying base bias to the first transistor 1 and the second transistor 2, respectively, and 105 is a first transistor. A switch for selecting which one of the first and second transistors 2 is to be operated, 106 is an inverter, 16 is a gain control terminal, 107 is a gain control terminal 16,
[0019]
The high-frequency signal input from the high-frequency input terminal 14 passes through the input matching circuit 9 to the base terminal of the first transistor 1, and passes through the input matching circuit 9 and the second impedance compensation circuit 102 to the second transistor. 2 is input to the base terminal.
[0020]
When a weak electric field is input, a desired gain is obtained by applying Vagc1 to the base terminal of the first transistor 1. On the other hand, when a strong electric field is input, the bias switching circuit 107 is used to apply Vagc2 smaller than Vagc1 to the base terminal of the second transistor 2 and the case where the first transistor operates by the action of the feedback resistor 3. The gain is reduced.
[0021]
The input impedance is determined by the operating transistor of the first transistor 1 or the second transistor 2. Due to the difference in input capacitance between the first transistor 1 and the second transistor 2 and the feedback resistor 3 connected between the emitter terminal of the second transistor 2 and the ground, the first transistor 1 and the first transistor 1 are operated. The input impedance of the transistor 1 is different from that during operation. Therefore, the fourth transistor 19 operating in conjunction with the bias switching circuit 107 causes the first capacitor 17 and the first resistor between the base terminal of the second transistor 2 and the ground when the second transistor 2 operates. 18 is connected to be equivalent to the input impedance of the first transistor 1. Further, in order to reduce the influence of the second transistor 2 during the operation of the first transistor 1, the base terminals of the first transistor 1 and the second transistor 2 are loosely coupled by the second capacitor 8. Therefore, an impedance compensation circuit using the first inductor 101 is also connected.
[0022]
According to this embodiment, when switching to low gain, the first impedance compensation circuit adds the first capacitor to the base terminal of the second transistor, and controls the input impedance of the second transistor, Even at the time of gain switching, input matching can be maintained and generation of higher-order distortion can be suppressed.
[0023]
Although the arrangement of the second capacitor 8 and the first inductor 101 can be changed, the second capacitor 8 can be incorporated in the integrated circuit 108 and the number of components can be reduced as shown in FIG. The configuration is more preferable.
[0024]
Further, by reducing the emitter size of the second transistor 2 as compared with the emitter size of the first transistor 1, it is possible to suppress the deterioration of the noise figure at the time of high gain by adding the second transistor 2. it can.
[0025]
(Embodiment 2)
FIG. 2 is a circuit diagram of the variable gain amplifier according to the present embodiment. In FIG. 2,
[0026]
According to this embodiment, by selecting values sufficiently higher than the input impedances of the first transistor 1 and the second transistor 2 for the
[0027]
In FIG. 2, the
[0028]
(Embodiment 3)
FIG. 3 is a circuit diagram of the variable gain amplifier according to the present embodiment. In FIG. 3, 301 is a second inductor connecting the base terminal of the first transistor 1 and the emitter terminal of the
[0029]
According to this embodiment, by selecting an inductance value that is sufficiently higher than the input impedance of the first transistor 1 for the
[0030]
Needless to say, the same effect can be obtained by connecting the
[0031]
(Embodiment 4)
FIG. 4 is a circuit diagram of the variable gain amplifier according to the present embodiment. In FIG. 4, 401 is a first inductor that connects the base terminals of the first transistor 1 and the second transistor 2, and 402 is a second impedance constituted by the second capacitor 8 and the first inductor 401. Compensation circuit 403 is a first high-frequency blocking circuit composed of a first inductor 401, 404 is a first transistor 1, a second transistor 2, a feedback resistor 3, a resistor 4, a third transistor 5, and a second The integrated circuit is composed of the capacitor 8, the first
[0032]
According to the present embodiment, the first inductor 401 used in the second impedance compensation circuit 402 is also used for preventing leakage of the input signal to the first current mirror circuit 207, so that the number of parts is increased. Can be reduced. Other operations and actions are the same as those in the third embodiment.
[0033]
【The invention's effect】
As described above, according to the present invention, by applying the impedance compensation circuit, it is possible to obtain an advantageous effect that input matching can be maintained and high-order distortion can be prevented even during gain switching.
[Brief description of the drawings]
1 is a circuit diagram of a variable gain amplifier according to an embodiment of the present invention. FIG. 2 is a circuit diagram of a variable gain amplifier according to an embodiment of the present invention. FIG. 3 is a variable gain according to an embodiment of the present invention. FIG. 4 is a circuit diagram of a variable gain amplifier according to an embodiment of the present invention. FIG. 5 is a circuit diagram of a conventional variable gain amplifier.
DESCRIPTION OF SYMBOLS 1 1st transistor 2 2nd transistor 3
Claims (9)
前記バイアス切替回路は、第一の電源回路と、第二の電源回路と、切替スイッチより構成され、
前記第一の電源回路は、ベース端子が前記第一のトランジスタのベース端子に接続される第五のトランジスタと、一端が電源に接続されるとともに他端が前記第五のトランジスタのコレクタ端子に接続される第四の抵抗と、コレクタ端子が電源に接続されるとともにベース端子が前記第五のトランジスタのコレクタ端子及び前記第四の抵抗との接続中点に接続される第七のトランジスタと、前記第五のトランジスタのベース端子に接続されるとともに前記第七のトランジスタのエミッタ端子に接続される第一の高周波阻止回路とを有し、
前記第二の電源回路は、ベース端子が前記第二のトランジスタのベース端子に接続される第六のトランジスタと、一端が電源に接続されるとともに他端が前記第六のトランジスタのコレクタ端子に接続される第五の抵抗と、コレクタ端子が電源に接続されるとともにベース端子が前記第六のトランジスタのコレクタ端子及び前記第五の抵抗との接続中点に接続される第八のトランジスタと、前記第六のトランジスタのベース端子に接続されるとともに前記第八のトランジスタのエミッタ端子に接続される第二の高周波阻止回路とを有し、
前記切替スイッチは、前記第一のトランジスタにおけるベース端子と前記第五のトランジスタにおけるベース端子とが接続されることで形成される第一のカレントミラー回路にバイアスを供給する第九のトランジスタと、前記第二のトランジスタにおけるベース端子と前記第六のトランジスタにおけるベース端子とが接続されることで形成される第二のカレントミラー回路にバイアスを供給する第十のトランジスタと、前記第九または第十のトランジスタのどちらか一方を動作させる第十一のトランジスタとを有する可変利得増幅器。 In the amplifier in which the collector of the first and second transistors with the emitter terminal grounded and the emitter of the third transistor with the base terminal grounded in high frequency are cascode-connected, either the base terminal of the first or second transistor A variable gain amplifier having a bias switching circuit for selecting one and supplying a base bias ,
The bias switching circuit includes a first power supply circuit, a second power supply circuit, and a changeover switch.
The first power supply circuit includes a fifth transistor whose base terminal is connected to the base terminal of the first transistor, one end connected to the power supply, and the other end connected to the collector terminal of the fifth transistor. And a seventh transistor having a collector terminal connected to a power source and a base terminal connected to a collector midpoint of the fifth transistor and the fourth resistor, A first high-frequency blocking circuit connected to the base terminal of the fifth transistor and connected to the emitter terminal of the seventh transistor;
The second power supply circuit includes a sixth transistor whose base terminal is connected to the base terminal of the second transistor, one end connected to the power supply, and the other end connected to the collector terminal of the sixth transistor. And an eighth transistor having a collector terminal connected to a power source and a base terminal connected to a collector midpoint of the sixth transistor and the fifth resistor, A second high-frequency blocking circuit connected to the base terminal of the sixth transistor and connected to the emitter terminal of the eighth transistor;
The changeover switch includes a ninth transistor that supplies a bias to a first current mirror circuit formed by connecting a base terminal of the first transistor and a base terminal of the fifth transistor; A tenth transistor for supplying a bias to a second current mirror circuit formed by connecting a base terminal of the second transistor and a base terminal of the sixth transistor; and the ninth or tenth transistor A variable gain amplifier comprising: an eleventh transistor that operates one of the transistors.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27337498A JP3684861B2 (en) | 1998-09-28 | 1998-09-28 | Variable gain amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27337498A JP3684861B2 (en) | 1998-09-28 | 1998-09-28 | Variable gain amplifier |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005112036A Division JP4142665B2 (en) | 2005-04-08 | 2005-04-08 | Bias circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000101371A JP2000101371A (en) | 2000-04-07 |
JP3684861B2 true JP3684861B2 (en) | 2005-08-17 |
Family
ID=17527021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27337498A Expired - Fee Related JP3684861B2 (en) | 1998-09-28 | 1998-09-28 | Variable gain amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3684861B2 (en) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4405113B2 (en) * | 2001-08-16 | 2010-01-27 | パナソニック株式会社 | Variable gain amplifier circuit |
JP3973486B2 (en) | 2002-05-24 | 2007-09-12 | Necエレクトロニクス株式会社 | Variable gain amplifier and differential amplifier |
KR20040029617A (en) * | 2002-10-01 | 2004-04-08 | 엘지이노텍 주식회사 | Bias circuit for power amplifier |
US7071784B2 (en) * | 2002-11-29 | 2006-07-04 | Linear Technology Corporation | High linearity digital variable gain amplifier |
DE10300431A1 (en) * | 2003-01-09 | 2004-07-22 | Deutsche Thomson-Brandt Gmbh | Adjustable HF broadband amplifier with constant input impedance |
US6987422B2 (en) * | 2003-05-15 | 2006-01-17 | Agilent Technologies, Inc. | Equal phase multiple gain state amplifier |
JP4539159B2 (en) * | 2004-04-28 | 2010-09-08 | セイコーエプソン株式会社 | Amplifier circuit and wireless receiver circuit using the same |
JP2006014241A (en) * | 2004-06-29 | 2006-01-12 | Mitsubishi Electric Corp | Amplification apparatus |
JP2006197227A (en) * | 2005-01-13 | 2006-07-27 | Renesas Technology Corp | Variable gain amplifier circuit, receiver, and transmitter |
JP2007259409A (en) * | 2006-02-27 | 2007-10-04 | Mitsubishi Electric Corp | Variable gain amplifier |
JP2011097638A (en) * | 2006-02-27 | 2011-05-12 | Mitsubishi Electric Corp | Variable gain amplifier |
JP2008205827A (en) | 2007-02-20 | 2008-09-04 | Fujitsu Ltd | Amplifier circuit |
US7911269B2 (en) * | 2009-01-19 | 2011-03-22 | Qualcomm Incorporated | Ultra low noise high linearity LNA for multi-mode transceiver |
JP5374452B2 (en) * | 2010-07-09 | 2013-12-25 | パナソニック株式会社 | Amplifier with pass-through |
JP6104485B1 (en) * | 2016-06-27 | 2017-03-29 | 三菱電機株式会社 | Power amplifier and variable gain amplifier |
CN114844473B (en) * | 2022-04-11 | 2023-06-02 | 电子科技大学 | Double-control-bit type variable gain amplifier adopting compensation capacitance technology |
CN115268556B (en) * | 2022-07-29 | 2024-01-12 | 大唐恩智浦半导体有限公司 | Anti-electromagnetic interference band-gap reference circuit and battery management chip |
-
1998
- 1998-09-28 JP JP27337498A patent/JP3684861B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000101371A (en) | 2000-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3684861B2 (en) | Variable gain amplifier | |
US5999056A (en) | Variable gain amplifier using impedance network | |
JP4765036B2 (en) | Variable gain amplifier with improved linearity | |
US6522201B1 (en) | RF amplifier having switched load impedance for back-off power efficiency | |
US11664768B2 (en) | Amplification circuit | |
JP5064224B2 (en) | Dual bias control circuit | |
JP2007522771A (en) | Adaptive bias current circuit and method for amplifiers | |
US7298205B2 (en) | Amplifier and frequency converter | |
US6987422B2 (en) | Equal phase multiple gain state amplifier | |
CN108429541A (en) | Predistorter for compensating for linearity of amplifier | |
JPH1188064A (en) | Wide band amplifier | |
JP4015222B2 (en) | Amplifier circuit with variable bandwidth | |
JP2005045440A (en) | Power amplifier and radio communication apparatus using the same | |
JP3570298B2 (en) | Variable gain amplifier | |
JP2002043875A (en) | Variable gain amplifier and electronic equipment provided with the same | |
JP4142665B2 (en) | Bias circuit | |
JP3951521B2 (en) | Distortion compensation circuit and method of using the same | |
US9667211B1 (en) | Variable gain and slope active topology | |
US7282995B2 (en) | Variable gain amplifier | |
JP3312911B2 (en) | Coupling circuit | |
JP4686487B2 (en) | Amplifier including variable inductor and wireless terminal equipped with the amplifier | |
EP1578012A2 (en) | Amplifier and radio communication apparatus using the same | |
JP3233107B2 (en) | Bias generation circuit and mixer | |
JP2008154280A (en) | Bias circuit | |
US9407220B1 (en) | Digitally controlled variable transductance stage for microwave mixers and amplifiers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040217 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050408 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050523 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080610 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130610 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |