JP3681942B2 - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法 Download PDFInfo
- Publication number
- JP3681942B2 JP3681942B2 JP37388199A JP37388199A JP3681942B2 JP 3681942 B2 JP3681942 B2 JP 3681942B2 JP 37388199 A JP37388199 A JP 37388199A JP 37388199 A JP37388199 A JP 37388199A JP 3681942 B2 JP3681942 B2 JP 3681942B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- layer
- etching
- base
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000005530 etching Methods 0.000 claims description 39
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 34
- 230000002093 peripheral effect Effects 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 75
- 239000011241 protective layer Substances 0.000 description 20
- 238000000034 method Methods 0.000 description 14
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 12
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 12
- 230000003321 amplification Effects 0.000 description 9
- 239000011259 mixed solution Substances 0.000 description 9
- 238000003199 nucleic acid amplification method Methods 0.000 description 9
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 8
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 6
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 102000016550 Complement Factor H Human genes 0.000 description 1
- 108010053085 Complement Factor H Proteins 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
- H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、移動体通信機器等に用いられ、高利得、低歪み、低消費電力が可能なバイポーラトランジスタ、およびその製造方法に関するものである。
【０００２】
【従来の技術】
近年、携帯電話に代表される移動体通信機器に用いられる送信用電力増幅器のトランジスタとしては、低消費電力が可能なGaAsを材料とする電解効果型トランジスタ（ＭＥＳＦＥＴ）が多く用いられてきた。しかしながら、ＭＥＳＦＥＴではゲート端子のバイアスは、通常負電源が用いられるため、送信用電力増幅器としては正負２電源が必要となる。その場合、増幅器の小型化の点では不利となるため、正電源だけで動作するトランジスタが強く求められている。また、ＣＤＭＡ（Code Devision Multi-Channel Acces）に代表される近年の通信方式では、送信用電力増幅器の低歪み（線形）性も強く求められている。これらの要求を満たすトランジスタとして、エミッタにベースよりもバンドギャップの大きい半導体を用いるヘテロ接合バイポーラトランジスタ（ＨＢＴ）が実用化されるようになってきた。
【０００３】
このＨＢＴの材料系としては、GaAsをベース層に、AlGaAsをエミッタの材料に用いることが多かったが、近年、AlGaAsよりも表面再結合が小さく、信頼性が優れているInGaPをエミッタ層の材料に用いる開発が盛んになってきている。
【０００４】
ところで、バイポーラトランジスタの高速性を表す性能指数として、最大発振周波数ｆmaxがある。ｆmaxは、電流遮断周波数ｆtとベース抵抗Ｒbとベース・コレクタ間容量Ｃbcを用いて、（ｆt／（８πＲbＣbc））1/2と表される。
【０００５】
また、ＨＢＴでは、ベース濃度を高くしても価電子帯のバンド不連続（ΔEv）の効果により、十分な電流増幅率が得られる。その結果、ベースの薄層化によるｆtの増加と、ベースの高濃度化によるＲbの低減が同時に実現でき、高いｆmaxが得られる。
【０００６】
しかしながら、このＨＢＴを携帯電話等に用いられる０．８〜２GHz程度の周波数で用いる時には、ｆmaxの値よりも、その周波数での電力利得(ＭＳＧ; Maximum Stable Gain)が重要になってくる。
【０００７】
図１１にシミュレーションで求めたＨＢＴの２GHzのＭＳＧのＣbc依存性、図１２にＲb依存性を示す。横軸はそれぞれ、Ｃbcの初期値Ｃbc0、Ｒbの初期値Ｒb0で規格化している。この結果から、周波数を２GHzとして用いる場合のＭＳＧは、Ｒbにほとんど依存せず、Ｃbcに強く依存することがわかる。したがって、ＨＢＴとしては、Ｒbを犠牲にしてもＣbcを低減する構造が効果的であるといえる。
【０００８】
さて、ＨＢＴの構造上、Ｃbcを小さくするためには、エミッタからの少数キャリアの注入が起きない外部ベース領域の面積を小さくすることが必要である。その断面構造としては、２つのエミッタ領域の間にベース電極を配することが効果的である。
【０００９】
一方、ＨＢＴにおいてエミッタ・ベース界面での再結合を低減させる構造として、エミッタ領域周辺部に空乏化したエミッタ層を残す方法が一般的になっている。この空乏化したエミッタ層のことをエミッタ保護層、ガードリング、あるいはレッジなどと呼ばれている。このエミッタ領域の間にベース電極を配し、かつエミッタ保護層を有するＨＢＴの製造方法を図９と図１０に基づいて説明する。
【００１０】
まず、図９(a)に示すように、半絶縁性GaAs基板３１上にn+-GaAsコレクタコンタクト層３２、 n--GaAsコレクタ層３３、 p+-GaAsベース層３４、n-InGaPエミッタ層３５、n-GaAs/n+-InGaAsから構成されるエミッタコンタクト層３６をエピタキシャル成長した基板を用意する。そして、高融点金属膜であるWSi膜３７をスパッタ法で堆積させる 。
【００１１】
次に、WSi膜３７上にレジスト（図示せず）をパターニングして反応性ドライエッチングによりWSi膜３７を加工することにより、図９(b)に示すように、エミッタ電極３８を形成する。
【００１２】
次に、図９(c)に示すように、エミッタ電極３８をマスクとして、硫酸、過酸化水素水と水の混合液でn-GaAs/n+-InGaAsから構成されるエミッタコンタクト層３６をエッチングする。このエッチング液に対してはn-InGaPエミッタ層３５はエッチングされないため、完全に選択エッチングが可能である。
【００１３】
次に、ベース領域を規定するためのレジストパターン（図示せず）を形成して、塩酸と水の混合液でn-InGaPエミッタ層３５を、図９(d)に示すように、硫酸、過酸化水素水と水の混合液でn--GaAsコレクタ層３３の途中までエッチングする。
【００１４】
次に、コレクタ電極を形成するためのレジストパターン（図示せず）を形成して、硫酸、過酸化水素水と水の混合液でn--GaAsコレクタ層３３をエッチングして、図１０(a)に示すように、AuGe/Auより構成されるコレクタ電極３９をn+-GaAs３２上にリフトオフ法で形成する。その後、４５０℃での熱処理を行うことにより、コレクタ電極３９は良好なオーミック特性が得られる。
【００１５】
ベース電極を形成するためのレジストパターンを形成して、n-InGaPエミッタ層３５を塩酸と水の混合液でエッチングした後、図１０(b)Ti/Pt/Auから構成されるベース電極４０をp+-GaAs３４上にリフトオフ法で形成するとＨＢＴ構造が完成する。
【００１６】
図１０(b)における、右側のエミッタとベースの近傍の拡大図を図８に示す。
【００１７】
図８において、n-InGaPエミッタ層３５のうち、エミッタ領域はエミッタコンタクト層３６の下部で点線内に示される４１であり、このエミッタ領域４１の外側の領域と、内側にある領域は、それぞれ外側エミッタ保護層４２および外側エミッタ保護層４３となる。
【００１８】
【発明が解決しようとする課題】
しかしながら、上記バイポーラトランジスタの構造では、図８におけるエミッタ領域４１の外側にある外側エミッタ保護層４２の下にはベース層３４が存在する。そのために、ベース面積が増加して、寄生容量としてのＣbcが増加してしまうことにより、数GHzでのＭＳＧを低下させてしまう。
【００１９】
本発明は上記課題を解決して、環状のエミッタ構造を用い、環状のエミッタの外側に外側エミッタ保護層４２を形成されることを防ぐことにより、寄生容量としてのＣbcを極めて小さくすることが可能なバイポーラトランジスタおよびその製造方法を提供することを目的とする。
【００２０】
【課題を解決するための手段】
上記課題を解決するために、本発明のバイポーラトランジスタの製造方法は、コレクタ領域を有するコレクタ層、ベース領域を有するベース層、エミッタ領域を有するエミッタ層、およびエミッタコンタクト層が順次積層され、前記エミッタコンタクト層およびエミッタ領域が略環状の構造であり、前記エミッタ領域の外周形状が前記ベース領域の外周形状に等しいバイポーラトランジスタの製造方法であって、基板上に、コレクタ層、ＧａＡｓよりなるベース層、ＧａＩｎＰよりなるエミッタ層、およびエミッタコンタクト層を順次形成する工程と、前記エミッタコンタクト層上にエミッタ電極となるエッチングマスクを形成し、そのエッチングマスクを用いた第１のエッチングにより、前記エッチングマスク外側にある前記エミッタコンタクト層をエッチングする工程と、前記エッチングマスクを用いて、前記第１のエッチングとは異なるエッチャントを用いた第２のエッチングにより、前記エッチングマスク外側にある前記エミッタ層をエッチングする工程と、前記第２のエッチングに続き、前記エッチングマスクを用いて、前記第２のエッチングとは異なるエッチャントを用いた第３のエッチングにより、前記ベース層をエッチングし、前記エミッタ領域の外周と前記ベース領域の外周とを一致させるとともに、前記エミッタ層を前記ベース層より外側に突出させる工程と、前記エッチングマスクを環状にし、そのエッチングマスクを用いてマスク内側のエミッタコンタクト層をエッチングした後、エミッタ層をエッチングしてベース層を露出させ、そのベース層にベース電極を形成する工程とを有する。
【００２１】
その結果、環状のエミッタ領域の外側に外側エミッタ保護層が形成されることがないため、ベース面積が増加せず、その結果ベース・コレクタ間容量を小さくすることができる。
【００２２】
【発明の実施の形態】
次に、本発明の実施の形態におけるバイポーラトランジスタおよびその製造方法について、図面を参照しながら説明する。
【００２３】
図１および図２は、本発明の実施の形態におけるバイポーラトランジスタの製造方法を示す工程断面図である。まず、図１(a)に示すように、半絶縁性GaAs基板１上にn+-GaAsコレクタコンタクト層２、 n--GaAsコレクタ層３、 p+-GaAsベース層４、n-InGaPエミッタ層５、n-GaAs/n+-InGaAsから構成されるエミッタコンタクト層６を順次エピタキシャル成長により形成する。そして、高融点金属膜であるWSi膜７をスパッタ法で堆積させる 。
【００２４】
次に、WSi膜７上に円形のレジスト（図示せず）をパターニングして、このレジストをマスクとした反応性ドライエッチングにより、図１(b)に示すようにWSi膜７を加工する。
【００２５】
次に、図１(c)に示すように、WSi膜７をマスクとして、硫酸、過酸化水素水と水の混合液でn-GaAs/n+-InGaAsから構成されるエミッタコンタクト層６をエッチングし、さらに塩酸と水の混合液でn-InGaPエミッタ層５をエッチングする。
【００２６】
引き続き、図１(d)に示すように、硫酸、過酸化水素水と水の混合液でp+-GaAsベース層４の全部とn--GaAsコレクタ層３の途中までエッチングする。
【００２７】
さらに、円形に開口しているレジストパターン（図示せず）をマスクとしてWSi膜７を反応性ドライエッチングによりエッチングして、環状のエミッタ電極８を形成する。そのエミッタ電極８をマスクにして、図２(a)に示すように、硫酸、過酸化水素水と水の混合液でn-GaAs/n+-InGaAsから構成されるエミッタコンタクト層６をエッチングする。
【００２８】
次に、コレクタ電極を形成するためのレジストパターン（図示せず）を形成して、硫酸、過酸化水素水と水の混合液でn--GaAsコレクタ層３をエッチングして、図２(b)に示すように、AuGe/Auより構成されるコレクタ電極９をn+-GaAs２上にリフトオフ法で形成する。その後、４５０℃での熱処理を行うことにより、コレクタ電極９は良好なオーミック特性が得られる。
【００２９】
次に、ベース電極を形成するためのレジストパターン（図示せず）を形成して、n-InGaPエミッタ層５を塩酸と水の混合液でエッチング後、図２(c)に示すように、Ti/Pt/Auから構成されるベース電極１０をリフトオフ法で形成するとＨＢＴ構造が完成する。
【００３０】
図２(c)においてベース電極１０と、右側に現れているn-InGaPエミッタ層５の近傍の拡大図を図６に示す。図６において、n-InGaPエミッタ層５のうち、エミッタ領域１１はエミッタコンタクト層６に接する部分であり、このエミッタ領域１１とベース電極１０の間にある、n-InGaPエミッタ層５の一部分が内側エミッタ保護層１２となる。ここで、エミッタ領域１１の外周形状と、p+-GaAsベース層４のうち、エミッタ領域１１に接する部分であるベース領域の外周形状とがほぼ等しいために、ベース面積が増加せず、その結果ベース・コレクタ間容量を小さくすることができる。また、エミッタ領域１１の禁制帯幅は、ベース領域を構成するエミッタ領域１１直下のp+-GaAsベース層４の禁制帯幅よりも大きい。
【００３１】
また、InGaP とGaAsが完全に選択的にエッチングされるために、図７に示すように、n-InGaPエミッタ層５がp+-GaAsベース層４よりも突出した外側エミッタ保護層１３を形成する場合があるが、エミッタ領域１１とベース領域は外周が一致しており、この場合も同様にベース面積が増加しないので、ベース・コレクタ間容量を低減できるという効果を奏する。
【００３２】
図３は、図２(c)に示したバイポーラトランジスタの平面図を示すものである。エミッタ層５はエミッタ電極８に対して自己整合で形成されており、ウエットエッチングの影響によりサイドエッチングされている。そのエミッタ領域１１の外周線は６a、内周線は６bで示される。
【００３３】
なお、本発明はエミッタコンタクト領域６が円形での場合について説明したが、円形である必要はない。
【００３４】
図４に、その一例の平面図を示す。エミッタコンタクト層１６の内周線１６bは円形であるが、外周線１６aは円弧と直線を用いている。ここでは、エミッタ電極１７はエミッタコンタクト層１６の上に非自己整合、すなわち、別工程で形成されている。このような構造にすることにより、ベース電極１９の引き出し配線を形成する場合に、配線がエミッタ電極１７を跨ぐ必要が無く、また、エミッタコンタクト層１６を交差するときの段差が低くなる。その結果、配線の段切れが起きにくい。
【００３５】
さらに、エミッタコンタクト層１６が円形でない場合のバイポーラトランジスタの平面図を図５に示す。図５において、エミッタコンタクト層２１の外周線は２１a、内周線は２１bに示される。この場合でも、エミッタ電極２２はエミッタ領域２１と非自己整合で形成されている。
【００３６】
以上説明したように、本発明の実施の形態におけるバイポーラトランジスタは、エミッタ領域の外側に位置するエミッタ層（外側エミッタ保護層）が形成されない。このような構成が電流増幅率に与える影響を調べた結果を図１３に示す。
【００３７】
図１３は、環状のエミッタ領域の内側または外側に形成されるエミッタ保護層の有無と電流増幅率との関係を示すものである。ケースＡは、従来のＨＢＴの場合（エミッタ保護層がエミッタ領域の外側および内側の両側にある図８に示す従来構造）を示しており、ケースＢは、内側エミッタ保護層のみ存在する図６に示した本発明の構造の場合を示しており、ケースＣは、エミッタ領域の内側にも外側にもエミッタ保護層が形成されていない場合、すなわち、エミッタ層とエミッタコンタクト領域とが同一の形状である場合を示している。また、エミッタ層の材料はInGaP（線ａ）とAlGaAs（線ｂ）の２種類の場合で調べた。縦軸の電流増幅率ＨFEは従来例の構造の電流増幅率であるＨFE0で規格化してある。この図の結果から、エミッタ材料がInGaP の場合は、エミッタ保護層がベース電極側にのみ存在すれば、従来例のように両側にある場合と同程度の電流増幅率が得られる。また、エミッタ保護層がなくても電流増幅率の低下は１０%程度で実用上、大きな問題とならないことがわかる。これは、InGaPが表面再結合が少なく、エミッタ保護層の効果が少ないためであると考えられる。
【００３８】
一方、上記３つのＨＢＴ構造のベース・コレクタ間容量を計算から求めると、図１４に示す結果となる。縦軸のベース・コレクタ間容量Ｃbcは、従来例の構造のベース・コレクタ間容量であるＣbc0で規格化してある。本発明の構造に相当する上記のケースＢまたはケースＣのＣbcは、従来例に相当するケースＡに比べて、Ｃbcが30%以上低減されるのがわかる。なお、この計算において、エミッタ内周円の半径は３μm、エミッタ外周円の半径は５μm、従来例の場合のエミッタ外周円の外側にあるエミッタ保護層の幅は１μmとした。
【００３９】
【発明の効果】
以上のように、本発明のバイポーラトランジスタのおよびその製造方法では、ベース・コレクタ間容量を極めて小さくできることにより、携帯電話等で使用されている０．８〜２GHzの電力利得が極めて高くなり、その結果低歪み、低消費電力が可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるバイポーラトランジスタの製造工程を示す工程断面図
【図２】本発明の実施の形態におけるバイポーラトランジスタの製造工程を示す工程断面図
【図３】本発明の実施の形態におけるバイポーラトランジスタの平面図
【図４】本発明の実施の形態における他のバイポーラトランジスタの平面図
【図５】本発明の実施の形態における他のバイポーラトランジスタの平面図
【図６】本発明の実施の形態におけるバイポーラトランジスタの要部断面図
【図７】本発明の実施の形態におけるバイポーラトランジスタの要部断面図
【図８】従来のバイポーラトランジスタの要部断面図
【図９】従来のバイポーラトランジスタの製造工程を示す工程断面図
【図１０】従来のバイポーラトランジスタの製造工程を示す工程断面図
【図１１】ベース・コレクタ間容量と電力利得(MSG)との関係を示す図
【図１２】ベース抵抗と電力利得(MSG)との関係を示す図
【図１３】エミッタ保護層の有無と電流増幅率との関係を示す図
【図１４】エミッタ保護層の有無とベース・コレクタ間容量との関係を示す図
【符号の説明】
１ 半絶縁性GaAs基板
２ n+-GaAsコレクタコンタクト層
３ n--GaAsコレクタ層
４ p+-GaAsベース層
５ n-InGaPエミッタ層
６ n-GaAs/n+-InGaAsエミッタコンタクト層
６a エミッタ外周線
６b エミッタ内周線
７ WSi膜
８ エミッタ電極
９ コレクタ電極
１０ ベース電極
１１ エミッタ領域
１２ 内側エミッタ保護層
１３ 外側エミッタ保護層
１６ エミッタコンタクト層
１６a エミッタ外周線
１６b エミッタ内周線
１７ エミッタ電極
１８ コレクタ電極
１９ ベース電極
２０ 内側エミッタ保護層
２１ エミッタコンタクト層
２１a エミッタ外周線
２１b エミッタ内周線
２２ エミッタ電極
２３ コレクタ電極
２４ ベース電極
【発明の属する技術分野】
本発明は、移動体通信機器等に用いられ、高利得、低歪み、低消費電力が可能なバイポーラトランジスタ、およびその製造方法に関するものである。
【０００２】
【従来の技術】
近年、携帯電話に代表される移動体通信機器に用いられる送信用電力増幅器のトランジスタとしては、低消費電力が可能なGaAsを材料とする電解効果型トランジスタ（ＭＥＳＦＥＴ）が多く用いられてきた。しかしながら、ＭＥＳＦＥＴではゲート端子のバイアスは、通常負電源が用いられるため、送信用電力増幅器としては正負２電源が必要となる。その場合、増幅器の小型化の点では不利となるため、正電源だけで動作するトランジスタが強く求められている。また、ＣＤＭＡ（Code Devision Multi-Channel Acces）に代表される近年の通信方式では、送信用電力増幅器の低歪み（線形）性も強く求められている。これらの要求を満たすトランジスタとして、エミッタにベースよりもバンドギャップの大きい半導体を用いるヘテロ接合バイポーラトランジスタ（ＨＢＴ）が実用化されるようになってきた。
【０００３】
このＨＢＴの材料系としては、GaAsをベース層に、AlGaAsをエミッタの材料に用いることが多かったが、近年、AlGaAsよりも表面再結合が小さく、信頼性が優れているInGaPをエミッタ層の材料に用いる開発が盛んになってきている。
【０００４】
ところで、バイポーラトランジスタの高速性を表す性能指数として、最大発振周波数ｆmaxがある。ｆmaxは、電流遮断周波数ｆtとベース抵抗Ｒbとベース・コレクタ間容量Ｃbcを用いて、（ｆt／（８πＲbＣbc））1/2と表される。
【０００５】
また、ＨＢＴでは、ベース濃度を高くしても価電子帯のバンド不連続（ΔEv）の効果により、十分な電流増幅率が得られる。その結果、ベースの薄層化によるｆtの増加と、ベースの高濃度化によるＲbの低減が同時に実現でき、高いｆmaxが得られる。
【０００６】
しかしながら、このＨＢＴを携帯電話等に用いられる０．８〜２GHz程度の周波数で用いる時には、ｆmaxの値よりも、その周波数での電力利得(ＭＳＧ; Maximum Stable Gain)が重要になってくる。
【０００７】
図１１にシミュレーションで求めたＨＢＴの２GHzのＭＳＧのＣbc依存性、図１２にＲb依存性を示す。横軸はそれぞれ、Ｃbcの初期値Ｃbc0、Ｒbの初期値Ｒb0で規格化している。この結果から、周波数を２GHzとして用いる場合のＭＳＧは、Ｒbにほとんど依存せず、Ｃbcに強く依存することがわかる。したがって、ＨＢＴとしては、Ｒbを犠牲にしてもＣbcを低減する構造が効果的であるといえる。
【０００８】
さて、ＨＢＴの構造上、Ｃbcを小さくするためには、エミッタからの少数キャリアの注入が起きない外部ベース領域の面積を小さくすることが必要である。その断面構造としては、２つのエミッタ領域の間にベース電極を配することが効果的である。
【０００９】
一方、ＨＢＴにおいてエミッタ・ベース界面での再結合を低減させる構造として、エミッタ領域周辺部に空乏化したエミッタ層を残す方法が一般的になっている。この空乏化したエミッタ層のことをエミッタ保護層、ガードリング、あるいはレッジなどと呼ばれている。このエミッタ領域の間にベース電極を配し、かつエミッタ保護層を有するＨＢＴの製造方法を図９と図１０に基づいて説明する。
【００１０】
まず、図９(a)に示すように、半絶縁性GaAs基板３１上にn+-GaAsコレクタコンタクト層３２、 n--GaAsコレクタ層３３、 p+-GaAsベース層３４、n-InGaPエミッタ層３５、n-GaAs/n+-InGaAsから構成されるエミッタコンタクト層３６をエピタキシャル成長した基板を用意する。そして、高融点金属膜であるWSi膜３７をスパッタ法で堆積させる 。
【００１１】
次に、WSi膜３７上にレジスト（図示せず）をパターニングして反応性ドライエッチングによりWSi膜３７を加工することにより、図９(b)に示すように、エミッタ電極３８を形成する。
【００１２】
次に、図９(c)に示すように、エミッタ電極３８をマスクとして、硫酸、過酸化水素水と水の混合液でn-GaAs/n+-InGaAsから構成されるエミッタコンタクト層３６をエッチングする。このエッチング液に対してはn-InGaPエミッタ層３５はエッチングされないため、完全に選択エッチングが可能である。
【００１３】
次に、ベース領域を規定するためのレジストパターン（図示せず）を形成して、塩酸と水の混合液でn-InGaPエミッタ層３５を、図９(d)に示すように、硫酸、過酸化水素水と水の混合液でn--GaAsコレクタ層３３の途中までエッチングする。
【００１４】
次に、コレクタ電極を形成するためのレジストパターン（図示せず）を形成して、硫酸、過酸化水素水と水の混合液でn--GaAsコレクタ層３３をエッチングして、図１０(a)に示すように、AuGe/Auより構成されるコレクタ電極３９をn+-GaAs３２上にリフトオフ法で形成する。その後、４５０℃での熱処理を行うことにより、コレクタ電極３９は良好なオーミック特性が得られる。
【００１５】
ベース電極を形成するためのレジストパターンを形成して、n-InGaPエミッタ層３５を塩酸と水の混合液でエッチングした後、図１０(b)Ti/Pt/Auから構成されるベース電極４０をp+-GaAs３４上にリフトオフ法で形成するとＨＢＴ構造が完成する。
【００１６】
図１０(b)における、右側のエミッタとベースの近傍の拡大図を図８に示す。
【００１７】
図８において、n-InGaPエミッタ層３５のうち、エミッタ領域はエミッタコンタクト層３６の下部で点線内に示される４１であり、このエミッタ領域４１の外側の領域と、内側にある領域は、それぞれ外側エミッタ保護層４２および外側エミッタ保護層４３となる。
【００１８】
【発明が解決しようとする課題】
しかしながら、上記バイポーラトランジスタの構造では、図８におけるエミッタ領域４１の外側にある外側エミッタ保護層４２の下にはベース層３４が存在する。そのために、ベース面積が増加して、寄生容量としてのＣbcが増加してしまうことにより、数GHzでのＭＳＧを低下させてしまう。
【００１９】
本発明は上記課題を解決して、環状のエミッタ構造を用い、環状のエミッタの外側に外側エミッタ保護層４２を形成されることを防ぐことにより、寄生容量としてのＣbcを極めて小さくすることが可能なバイポーラトランジスタおよびその製造方法を提供することを目的とする。
【００２０】
【課題を解決するための手段】
上記課題を解決するために、本発明のバイポーラトランジスタの製造方法は、コレクタ領域を有するコレクタ層、ベース領域を有するベース層、エミッタ領域を有するエミッタ層、およびエミッタコンタクト層が順次積層され、前記エミッタコンタクト層およびエミッタ領域が略環状の構造であり、前記エミッタ領域の外周形状が前記ベース領域の外周形状に等しいバイポーラトランジスタの製造方法であって、基板上に、コレクタ層、ＧａＡｓよりなるベース層、ＧａＩｎＰよりなるエミッタ層、およびエミッタコンタクト層を順次形成する工程と、前記エミッタコンタクト層上にエミッタ電極となるエッチングマスクを形成し、そのエッチングマスクを用いた第１のエッチングにより、前記エッチングマスク外側にある前記エミッタコンタクト層をエッチングする工程と、前記エッチングマスクを用いて、前記第１のエッチングとは異なるエッチャントを用いた第２のエッチングにより、前記エッチングマスク外側にある前記エミッタ層をエッチングする工程と、前記第２のエッチングに続き、前記エッチングマスクを用いて、前記第２のエッチングとは異なるエッチャントを用いた第３のエッチングにより、前記ベース層をエッチングし、前記エミッタ領域の外周と前記ベース領域の外周とを一致させるとともに、前記エミッタ層を前記ベース層より外側に突出させる工程と、前記エッチングマスクを環状にし、そのエッチングマスクを用いてマスク内側のエミッタコンタクト層をエッチングした後、エミッタ層をエッチングしてベース層を露出させ、そのベース層にベース電極を形成する工程とを有する。
【００２１】
その結果、環状のエミッタ領域の外側に外側エミッタ保護層が形成されることがないため、ベース面積が増加せず、その結果ベース・コレクタ間容量を小さくすることができる。
【００２２】
【発明の実施の形態】
次に、本発明の実施の形態におけるバイポーラトランジスタおよびその製造方法について、図面を参照しながら説明する。
【００２３】
図１および図２は、本発明の実施の形態におけるバイポーラトランジスタの製造方法を示す工程断面図である。まず、図１(a)に示すように、半絶縁性GaAs基板１上にn+-GaAsコレクタコンタクト層２、 n--GaAsコレクタ層３、 p+-GaAsベース層４、n-InGaPエミッタ層５、n-GaAs/n+-InGaAsから構成されるエミッタコンタクト層６を順次エピタキシャル成長により形成する。そして、高融点金属膜であるWSi膜７をスパッタ法で堆積させる 。
【００２４】
次に、WSi膜７上に円形のレジスト（図示せず）をパターニングして、このレジストをマスクとした反応性ドライエッチングにより、図１(b)に示すようにWSi膜７を加工する。
【００２５】
次に、図１(c)に示すように、WSi膜７をマスクとして、硫酸、過酸化水素水と水の混合液でn-GaAs/n+-InGaAsから構成されるエミッタコンタクト層６をエッチングし、さらに塩酸と水の混合液でn-InGaPエミッタ層５をエッチングする。
【００２６】
引き続き、図１(d)に示すように、硫酸、過酸化水素水と水の混合液でp+-GaAsベース層４の全部とn--GaAsコレクタ層３の途中までエッチングする。
【００２７】
さらに、円形に開口しているレジストパターン（図示せず）をマスクとしてWSi膜７を反応性ドライエッチングによりエッチングして、環状のエミッタ電極８を形成する。そのエミッタ電極８をマスクにして、図２(a)に示すように、硫酸、過酸化水素水と水の混合液でn-GaAs/n+-InGaAsから構成されるエミッタコンタクト層６をエッチングする。
【００２８】
次に、コレクタ電極を形成するためのレジストパターン（図示せず）を形成して、硫酸、過酸化水素水と水の混合液でn--GaAsコレクタ層３をエッチングして、図２(b)に示すように、AuGe/Auより構成されるコレクタ電極９をn+-GaAs２上にリフトオフ法で形成する。その後、４５０℃での熱処理を行うことにより、コレクタ電極９は良好なオーミック特性が得られる。
【００２９】
次に、ベース電極を形成するためのレジストパターン（図示せず）を形成して、n-InGaPエミッタ層５を塩酸と水の混合液でエッチング後、図２(c)に示すように、Ti/Pt/Auから構成されるベース電極１０をリフトオフ法で形成するとＨＢＴ構造が完成する。
【００３０】
図２(c)においてベース電極１０と、右側に現れているn-InGaPエミッタ層５の近傍の拡大図を図６に示す。図６において、n-InGaPエミッタ層５のうち、エミッタ領域１１はエミッタコンタクト層６に接する部分であり、このエミッタ領域１１とベース電極１０の間にある、n-InGaPエミッタ層５の一部分が内側エミッタ保護層１２となる。ここで、エミッタ領域１１の外周形状と、p+-GaAsベース層４のうち、エミッタ領域１１に接する部分であるベース領域の外周形状とがほぼ等しいために、ベース面積が増加せず、その結果ベース・コレクタ間容量を小さくすることができる。また、エミッタ領域１１の禁制帯幅は、ベース領域を構成するエミッタ領域１１直下のp+-GaAsベース層４の禁制帯幅よりも大きい。
【００３１】
また、InGaP とGaAsが完全に選択的にエッチングされるために、図７に示すように、n-InGaPエミッタ層５がp+-GaAsベース層４よりも突出した外側エミッタ保護層１３を形成する場合があるが、エミッタ領域１１とベース領域は外周が一致しており、この場合も同様にベース面積が増加しないので、ベース・コレクタ間容量を低減できるという効果を奏する。
【００３２】
図３は、図２(c)に示したバイポーラトランジスタの平面図を示すものである。エミッタ層５はエミッタ電極８に対して自己整合で形成されており、ウエットエッチングの影響によりサイドエッチングされている。そのエミッタ領域１１の外周線は６a、内周線は６bで示される。
【００３３】
なお、本発明はエミッタコンタクト領域６が円形での場合について説明したが、円形である必要はない。
【００３４】
図４に、その一例の平面図を示す。エミッタコンタクト層１６の内周線１６bは円形であるが、外周線１６aは円弧と直線を用いている。ここでは、エミッタ電極１７はエミッタコンタクト層１６の上に非自己整合、すなわち、別工程で形成されている。このような構造にすることにより、ベース電極１９の引き出し配線を形成する場合に、配線がエミッタ電極１７を跨ぐ必要が無く、また、エミッタコンタクト層１６を交差するときの段差が低くなる。その結果、配線の段切れが起きにくい。
【００３５】
さらに、エミッタコンタクト層１６が円形でない場合のバイポーラトランジスタの平面図を図５に示す。図５において、エミッタコンタクト層２１の外周線は２１a、内周線は２１bに示される。この場合でも、エミッタ電極２２はエミッタ領域２１と非自己整合で形成されている。
【００３６】
以上説明したように、本発明の実施の形態におけるバイポーラトランジスタは、エミッタ領域の外側に位置するエミッタ層（外側エミッタ保護層）が形成されない。このような構成が電流増幅率に与える影響を調べた結果を図１３に示す。
【００３７】
図１３は、環状のエミッタ領域の内側または外側に形成されるエミッタ保護層の有無と電流増幅率との関係を示すものである。ケースＡは、従来のＨＢＴの場合（エミッタ保護層がエミッタ領域の外側および内側の両側にある図８に示す従来構造）を示しており、ケースＢは、内側エミッタ保護層のみ存在する図６に示した本発明の構造の場合を示しており、ケースＣは、エミッタ領域の内側にも外側にもエミッタ保護層が形成されていない場合、すなわち、エミッタ層とエミッタコンタクト領域とが同一の形状である場合を示している。また、エミッタ層の材料はInGaP（線ａ）とAlGaAs（線ｂ）の２種類の場合で調べた。縦軸の電流増幅率ＨFEは従来例の構造の電流増幅率であるＨFE0で規格化してある。この図の結果から、エミッタ材料がInGaP の場合は、エミッタ保護層がベース電極側にのみ存在すれば、従来例のように両側にある場合と同程度の電流増幅率が得られる。また、エミッタ保護層がなくても電流増幅率の低下は１０%程度で実用上、大きな問題とならないことがわかる。これは、InGaPが表面再結合が少なく、エミッタ保護層の効果が少ないためであると考えられる。
【００３８】
一方、上記３つのＨＢＴ構造のベース・コレクタ間容量を計算から求めると、図１４に示す結果となる。縦軸のベース・コレクタ間容量Ｃbcは、従来例の構造のベース・コレクタ間容量であるＣbc0で規格化してある。本発明の構造に相当する上記のケースＢまたはケースＣのＣbcは、従来例に相当するケースＡに比べて、Ｃbcが30%以上低減されるのがわかる。なお、この計算において、エミッタ内周円の半径は３μm、エミッタ外周円の半径は５μm、従来例の場合のエミッタ外周円の外側にあるエミッタ保護層の幅は１μmとした。
【００３９】
【発明の効果】
以上のように、本発明のバイポーラトランジスタのおよびその製造方法では、ベース・コレクタ間容量を極めて小さくできることにより、携帯電話等で使用されている０．８〜２GHzの電力利得が極めて高くなり、その結果低歪み、低消費電力が可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるバイポーラトランジスタの製造工程を示す工程断面図
【図２】本発明の実施の形態におけるバイポーラトランジスタの製造工程を示す工程断面図
【図３】本発明の実施の形態におけるバイポーラトランジスタの平面図
【図４】本発明の実施の形態における他のバイポーラトランジスタの平面図
【図５】本発明の実施の形態における他のバイポーラトランジスタの平面図
【図６】本発明の実施の形態におけるバイポーラトランジスタの要部断面図
【図７】本発明の実施の形態におけるバイポーラトランジスタの要部断面図
【図８】従来のバイポーラトランジスタの要部断面図
【図９】従来のバイポーラトランジスタの製造工程を示す工程断面図
【図１０】従来のバイポーラトランジスタの製造工程を示す工程断面図
【図１１】ベース・コレクタ間容量と電力利得(MSG)との関係を示す図
【図１２】ベース抵抗と電力利得(MSG)との関係を示す図
【図１３】エミッタ保護層の有無と電流増幅率との関係を示す図
【図１４】エミッタ保護層の有無とベース・コレクタ間容量との関係を示す図
【符号の説明】
１ 半絶縁性GaAs基板
２ n+-GaAsコレクタコンタクト層
３ n--GaAsコレクタ層
４ p+-GaAsベース層
５ n-InGaPエミッタ層
６ n-GaAs/n+-InGaAsエミッタコンタクト層
６a エミッタ外周線
６b エミッタ内周線
７ WSi膜
８ エミッタ電極
９ コレクタ電極
１０ ベース電極
１１ エミッタ領域
１２ 内側エミッタ保護層
１３ 外側エミッタ保護層
１６ エミッタコンタクト層
１６a エミッタ外周線
１６b エミッタ内周線
１７ エミッタ電極
１８ コレクタ電極
１９ ベース電極
２０ 内側エミッタ保護層
２１ エミッタコンタクト層
２１a エミッタ外周線
２１b エミッタ内周線
２２ エミッタ電極
２３ コレクタ電極
２４ ベース電極
Claims (1)
- コレクタ領域を有するコレクタ層、ベース領域を有するベース層、エミッタ領域を有するエミッタ層、およびエミッタコンタクト層が順次積層され、前記エミッタコンタクト層およびエミッタ領域が略環状の構造であり、前記エミッタ領域の外周形状が前記ベース領域の外周形状に等しいバイポーラトランジスタの製造方法であって、
基板上に、コレクタ層、ＧａＡｓよりなるベース層、ＩｎＧａＰよりなるエミッタ層、およびエミッタコンタクト層を順次形成する工程と、
前記エミッタコンタクト層上にエミッタ電極となるエッチングマスクを形成し、そのエッチングマスクを用いた第１のエッチングにより、前記エッチングマスク外側にある前記エミッタコンタクト層をエッチングする工程と、
前記エッチングマスクを用いて、前記第１のエッチングとは異なるエッチャントを用いた第２のエッチングにより、前記エッチングマスク外側にある前記エミッタ層をエッチングする工程と、
前記第２のエッチングに続き、前記エッチングマスクを用いて、前記第２のエッチングとは異なるエッチャントを用いた第３のエッチングにより、前記ベース層をエッチングし、前記エミッタ領域の外周と前記ベース領域の外周とを一致させるとともに、前記エミッタ層を前記ベース層より外側に突出させる工程と、
前記エッチングマスクを環状にし、そのエッチングマスクを用いてマスク内側のエミッタコンタクト層をエッチングした後、エミッタ層をエッチングしてベース層を露出させ、そのベース層にベース電極を形成する工程と
を有することを特徴とするバイポーラトランジスタの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37388199A JP3681942B2 (ja) | 1999-12-28 | 1999-12-28 | バイポーラトランジスタの製造方法 |
| US09/741,032 US6677625B2 (en) | 1999-12-28 | 2000-12-21 | Bipolar transistor |
| KR1020000083515A KR100658251B1 (ko) | 1999-12-28 | 2000-12-28 | 바이폴라 트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37388199A JP3681942B2 (ja) | 1999-12-28 | 1999-12-28 | バイポーラトランジスタの製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003288749A Division JP2004006979A (ja) | 2003-08-07 | 2003-08-07 | バイポーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001189319A JP2001189319A (ja) | 2001-07-10 |
| JP3681942B2 true JP3681942B2 (ja) | 2005-08-10 |
Family
ID=18502923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37388199A Expired - Fee Related JP3681942B2 (ja) | 1999-12-28 | 1999-12-28 | バイポーラトランジスタの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6677625B2 (ja) |
| JP (1) | JP3681942B2 (ja) |
| KR (1) | KR100658251B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100658251B1 (ko) * | 1999-12-28 | 2006-12-14 | 마츠시타 덴끼 산교 가부시키가이샤 | 바이폴라 트랜지스터 및 그 제조방법 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1353384A3 (en) | 2002-04-10 | 2005-01-12 | Hitachi, Ltd. | Heterojunction bipolar transistor, manufacturing thereof and power amplifier module |
| US20040099879A1 (en) * | 2002-11-27 | 2004-05-27 | Win Semiconductors Corp. | Heterojunction bipolar transistor power transistor |
| JP2004296567A (ja) | 2003-03-26 | 2004-10-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2005101134A (ja) * | 2003-09-24 | 2005-04-14 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP4872222B2 (ja) * | 2005-03-14 | 2012-02-08 | ソニー株式会社 | ヘテロ接合型バイポーラトランジスタの製造方法 |
| JP4412237B2 (ja) * | 2005-06-02 | 2010-02-10 | セイコーエプソン株式会社 | 光素子及びその製造方法 |
| US7566920B2 (en) * | 2005-07-13 | 2009-07-28 | Panasonic Corporation | Bipolar transistor and power amplifier |
| DE102006035121B4 (de) * | 2006-07-28 | 2011-05-19 | Infineon Technologies Ag | Bipolartransistor mit reduziertem Substratstrom |
| JP5236931B2 (ja) * | 2007-11-07 | 2013-07-17 | 日本電信電話株式会社 | 電極構造、ヘテロ接合バイポーラトランジスタおよびヘテロ接合バイポーラトランジスタの製造方法 |
| CN103093018B (zh) * | 2011-11-04 | 2016-02-10 | 上海华虹宏力半导体制造有限公司 | 用于提取hbt器件中基区寄生电阻的方法 |
| CN107910366B (zh) * | 2017-11-16 | 2020-09-04 | 厦门市三安集成电路有限公司 | 一种异质结双极性晶体管 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH053204A (ja) * | 1991-06-26 | 1993-01-08 | Hitachi Ltd | 耐α線半導体装置、半導体集積回路装置および論理計算装置 |
| JPH05326540A (ja) * | 1992-05-21 | 1993-12-10 | Toshiba Corp | バイポーラトランジスタ及びその製造方法 |
| JP2988138B2 (ja) * | 1992-08-27 | 1999-12-06 | 日本電気株式会社 | バイポーラトランジスタおよびその製造方法 |
| EP0608999B1 (en) | 1993-01-29 | 1997-03-26 | National Semiconductor Corporation | Bipolar transistors and methods for fabrication thereof |
| JP3117831B2 (ja) * | 1993-02-17 | 2000-12-18 | シャープ株式会社 | 半導体装置 |
| US5682046A (en) * | 1993-08-12 | 1997-10-28 | Fujitsu Limited | Heterojunction bipolar semiconductor device and its manufacturing method |
| JPH098055A (ja) * | 1995-06-20 | 1997-01-10 | Fujitsu Ltd | ヘテロバイポーラ型半導体装置及びその製造方法 |
| DE69326340T2 (de) * | 1993-09-27 | 2000-01-13 | Stmicroelectronics S.R.L., Agrate Brianza | Geräuscharmer pnp-Transistor |
| JP2550906B2 (ja) * | 1993-12-15 | 1996-11-06 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5837589A (en) * | 1996-12-27 | 1998-11-17 | Raytheon Company | Method for making heterojunction bipolar mixer circuitry |
| US5786622A (en) * | 1997-05-16 | 1998-07-28 | Tritech Microelectronics International Ltd. | Bipolar transistor with a ring emitter |
| JP3594482B2 (ja) * | 1998-04-02 | 2004-12-02 | 三菱電機株式会社 | ヘテロ接合バイポーラトランジスタ |
| JP2000021895A (ja) * | 1998-07-02 | 2000-01-21 | Sharp Corp | 半導体装置及びその製造方法 |
| US6236071B1 (en) * | 1998-07-30 | 2001-05-22 | Conexant Systems, Inc. | Transistor having a novel layout and an emitter having more than one feed point |
| JP3252805B2 (ja) * | 1998-08-20 | 2002-02-04 | 日本電気株式会社 | バイポーラトランジスタ |
| JP3681942B2 (ja) * | 1999-12-28 | 2005-08-10 | 松下電器産業株式会社 | バイポーラトランジスタの製造方法 |
-
1999
- 1999-12-28 JP JP37388199A patent/JP3681942B2/ja not_active Expired - Fee Related
-
2000
- 2000-12-21 US US09/741,032 patent/US6677625B2/en not_active Expired - Lifetime
- 2000-12-28 KR KR1020000083515A patent/KR100658251B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100658251B1 (ko) * | 1999-12-28 | 2006-12-14 | 마츠시타 덴끼 산교 가부시키가이샤 | 바이폴라 트랜지스터 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001189319A (ja) | 2001-07-10 |
| US20010010388A1 (en) | 2001-08-02 |
| KR100658251B1 (ko) | 2006-12-14 |
| KR20010062795A (ko) | 2001-07-07 |
| US6677625B2 (en) | 2004-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5166081A (en) | Method of producing a bipolar transistor | |
| JP3681942B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH1070134A (ja) | ダブルヘテロ構造バイポーラトランジスタデバイスの製造方法 | |
| US5332912A (en) | Heterojunction bipolar transistor | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JPH05136159A (ja) | ヘテロ接合型バイポーラトランジスタ及びその製造方法 | |
| JPH0845958A (ja) | ヘテロ接合バイポーラトランジスタのベース−コレクタ接合の寄生キャパシタンス減少方法 | |
| Hafizi | Submicron, fully self-aligned HBT with an emitter geometry of 0.3 μm | |
| JP2004006979A (ja) | バイポーラトランジスタ | |
| JPH10178021A (ja) | ヘテロバイポーラトランジスタ及びその製造方法 | |
| Park et al. | Submicron self-aligned HBT's by selective emitter regrowth | |
| KR20050063019A (ko) | 이종 접합 쌍극자 트랜지스터 및 그 제조 방법 | |
| JP3470281B2 (ja) | 半導体装置の製造方法 | |
| KR100328148B1 (ko) | 완전 자기정열된 양방향 ＩｎＧａｐ／ＧａＡｓ 이중 이종접합 바이폴라 트랜지스터 및 그 제조방법 | |
| KR100494559B1 (ko) | 에미터 렛지를 갖는 이종접합 쌍극자 트랜지스터 제조방법 | |
| JP4164775B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| KR100357122B1 (ko) | 이종접합 바이폴라 트랜지스터 및 그 제조방법 | |
| JPH10303214A (ja) | ヘテロバイポーラ型半導体装置とその製造方法 | |
| JPH02188964A (ja) | 半導体装置およびその製造方法 | |
| JP3719985B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH031542A (ja) | バイポーラトランジスタの製造方法 | |
| KR20010008658A (ko) | 이종접합 바이폴라 트랜지스터 제조방법 | |
| JPH02159036A (ja) | バイポーラトランジスタの製造方法 | |
| JPS63155762A (ja) | ヘテロ接合半導体装置の製造方法 | |
| JPH03245534A (ja) | バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031204 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050323 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050519 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100527 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130527 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130527 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |