JP3680561B2 - インバータ装置 - Google Patents
インバータ装置 Download PDFInfo
- Publication number
- JP3680561B2 JP3680561B2 JP17910998A JP17910998A JP3680561B2 JP 3680561 B2 JP3680561 B2 JP 3680561B2 JP 17910998 A JP17910998 A JP 17910998A JP 17910998 A JP17910998 A JP 17910998A JP 3680561 B2 JP3680561 B2 JP 3680561B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- inverter
- photocoupler
- pwm
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Description
【発明の属する技術分野】
本発明は、負荷に高周波電力を供給するインバータ装置に関するものであり、さらに詳しくは、外部から供給されるデューティ可変のPWM信号により負荷電力を制御可能なインバータ装置に関するものである。
【0002】
【従来の技術】
図1にこの種のインバータ装置の全体構成を示す。このインバータ装置は、負荷1に高周波電力を供給するインバータ回路2と、インバータ回路2を制御するインバータ制御回路3と、デューティ可変のPWM信号(パルス幅変調信号)を受けてインバータ制御回路3に信号を伝達するPWM信号伝達回路4とから構成されている。
【0003】
PWM信号伝達回路4の具体的な構成例を図2に示す。外部から供給されるPWM信号はフォトカプラPCの入力部の発光ダイオードに入力されている。フォトカプラPCの出力部のフォトトランジスタはエミッタ側をグランドレベルに接続され、コレクタ側を抵抗R1を介して直流電源V1に接続されており、抵抗R1とフォトカプラPCの接続点がPWM出力端子となっている。
【0004】
このPWM信号伝達回路4の動作について説明する。まず、PWM入力信号が立ち上がるときにはフォトカプラPCの発光ダイオードが発光し、その光信号を受光してフォトトランジスタはONとなる。このとき、直流電源V1より抵抗R1を介して電流I1がフォトトランジスタに流れ込むため、PWM出力端子の電圧は、直流電源V1からグランドレベルに低下する。すなわち、PWM出力信号はPWM入力信号の反転信号となる。
【0005】
次に、PWM信号が立ち下がるときにはフォトカプラPCのフォトトランジスタはOFFとなり、PWM出力端子の電圧は直流電源V1まで上昇するが、フォトカプラPCの電流伝達率(CTR)によりPWM出力端子の電圧はグランドレベルから立ち上がるまでの間に伝達遅延時間taが発生し、そのため、PWM出力信号はPWM入力信号に遅延時間が足された信号となるため、インバータ制御回路3には元のPWM信号とは異なる信号が入力され、本来の信号であるPWM信号が入力されたときとは異なる出力が負荷1に供給されて、その出力の変化が大きくなってしまうという問題があった。
【0006】
この様子を図3に示す。図中、(a)はフォトカプラPCの発光ダイオードに入力されるPWM入力信号、(b)は抵抗R1とフォトカプラPCの接続点に得られるPWM出力信号、(c)はインバータ制御回路3で認識するPWM信号を示している。ここで、インバータ制御回路3に入力される信号は図3(b)のPWM出力信号であるが、通常、インバータ制御回路3内では入力信号を電圧比較器により所定の基準レベルと比較して、PWM信号を認識するようになっており、図3(c)に示すような波形として認識される。
【0007】
このようなフォトカプラPCの電流伝達率(CTR)による伝達遅延時間taの発生による出力の変化を抑えるために、高速のフォトカプラを用いて伝達遅延時間taを短くするという手段もあるが、コストアップにつながるという問題がある。
【0008】
そこで、伝達遅延時間taの発生とコストアップを抑えるために、PWM信号伝達回路4を図4に示すように構成することが考えられる。この構成では、図2に示す回路にダイオードD1と抵抗R2を追加したものであり、フォトカプラPCの出力部のフォトトランジスタと抵抗R1の接続点にダイオードD1のカソード側を接続し、ダイオードD1のアノード側を抵抗R2を介して直流電源V2に接続したものである。そして、抵抗R2とダイオードD1の接続点をPWM出力端子としたものである。
【0009】
このPWM信号伝達回路4の動作を図5に示し説明する。まず、フォトカプラPCの入力信号が立ち上がるときにはフォトカプラPCのフォトトランジスタには直流電源V1と抵抗R1によって決まる電流I1、並びに直流電源V2と抵抗R2によって決まる電流I2の合成電流I3が流れる。このため、PWM出力信号は立ち下がりが鋭くなる。次に、フォトカプラPCの入力信号が立ち下がるときには、フォトカプラPCのフォトトランジスタには直流電源V2の電圧が現れるが、フォトカプラPCの電流伝達率(CTR)のばらつきによって信号の遅延時間が大きくなる場合があるため、PWM出力信号のばらつきも大きくなる。PWM出力信号の立ち上がりにおいては、電流I2の大きさによって立ち上がりの角度が変わり、立ち上がりを急峻にするためには十分な電流I2の供給が必要であった。そのため、制御部での消費電流が大きくなり、効率が悪いという問題があった。
【0010】
以上のように、従来はフォトカプラPCの出力部に流す電流が減少した場合、フォトカプラPCの電流伝達率(CTR)による遅延時間が非常に大きくなる。それを小さくするためにフォトカプラPCの出力部に流す電流を大きくして、フォトカプラPCの遅延時間を短くするという手段があるが、消費電流が大きくなるため、回路効率が悪くなる。また、高速なフォトカプラを使用して、遅延時間を短くしている例もあるが、コストが高くなるという問題がある。
【0011】
【発明が解決しようとする課題】
本発明は上述のような点に鑑みてなされたものであり、その目的とするところは、外部から供給されるデューティ可変のPWM信号により負荷電力を制御可能としたインバータ装置において、制御部での消費電流を低減し、遅延時間の変化幅を低減させ、コストダウンを図ることにある。
【0012】
【課題を解決するための手段】
本発明のインバータ装置にあっては、上記の課題を解決するために、負荷1に高周波電力を供給するインバータ回路2と、インバータ回路2を制御するインバータ制御回路3と、デューティ可変のPWM信号を受けてインバータ制御回路3に信号を伝達するフォトカプラを含むPWM信号伝達回路4とを備え、PWM信号伝達回路4からの出力に応じてインバータ制御回路3からインバータ回路2に与えられる出力周波数が変化し、インバータ回路2から負荷1への供給電力が制御されるインバータ装置において、PWM入力信号に対するフォトカプラの遅延時間によって生じるPWM信号伝達回路4の伝達遅延時間に対する補正手段として抵抗とコンデンサとの時定数回路を付加し、上記時定数回路はフォトカプラの出力の立ち上がりと立ち下がりとでその時定数を変化させることを特徴とするものである。
【0013】
【発明の実施の形態】
(実施例1)
本発明の実施例1の回路構成を図6に示す。以下、その回路構成について説明する。外部から供給されるPWM入力信号はフォトカプラPCの発光ダイオードに入力されている。フォトカプラPCのフォトトランジスタはエミッタ側をグランドレベルに接続され、コレクタ側を抵抗R1を介して直流電源V1に接続されている。直流電源V1はグランドレベルに対して正の電位である。フォトトランジスタのコレクタと抵抗R1の接続点にはダイオードD1のアノード側を接続し、ダイオードD1のカソード側をPWM出力端子としたものである。PWM出力端子とグランドレベルの間には、コンデンサC1が接続されている。また、ダイオードD1の両端には抵抗R2が並列に接続されている。
【0014】
以下、本実施例のPWM信号伝達回路4の動作について説明する。まず、フォトカプラPCの入力信号が立ち上がるときにはフォトカプラPCのフォトトランジスタのコレクタ電位は比較的速くグランドレベルに落ちるが、PWM出力端子の電圧は抵抗R2とコンデンサC1による放電時定数によって穏やかに下降していく。また、フォトカプラPCの入力信号が立ち下がるときは、PWM出力端子の電圧は、抵抗R1、ダイオードD1、コンデンサC1の充電時定数によって緩やかに上昇していき、直流電源V1の電圧に達する。このときの充電時定数はフォトカプラPCの電流伝達率(CTR)には殆ど無関係に一定である。
【0015】
ここで、本実施例では、抵抗R1、ダイオードD1、コンデンサC1による充電時定数と、抵抗R2、コンデンサC1による放電時定数とは異なることを特徴としている。すなわち、PWM入力信号の立ち上がりでは、フォトカプラPCの電流伝達率(CTR)に余り関係なく、フォトトランジスタのコレクタ電位の立ち下がりが比較的速く行われ、PWM入力信号の立ち下がりでは、フォトカプラPCの電流伝達率(CTR)に基づくフォトトランジスタの立ち上がり時間(伝達遅延時間ta)が発生するものであるが、この伝達遅延時間taを上記放電時定数(抵抗R2、コンデンサC1)により補正してやることにより、結果として、インバータ制御回路3が認識するPWM信号が元のPWM入力信号を忠実に再現したものとなる。
【0016】
したがって、従来のように、高速のフォトカプラを使用しなくても、フォトカプラPCの電流伝達率(CTR)による遅延時間を放電時定数(抵抗R2、コンデンサC1)により補正できるため、コストダウンが可能である。また、大きな電流を流す必要はないので、制御部での消費電流を低減でき、回路効率が向上する。
【0017】
(実施例2)
本発明の実施例2の回路構成を図8に示す。以下、その回路構成について説明する。外部から供給されるPWM入力信号はフォトカプラPCの発光ダイオードに入力されている。フォトカプラPCのフォトトランジスタはエミッタ側をグランドレベルに接続され、コレクタ側を抵抗R1を介して直流電源V1に接続されている。直流電源V1はグランドレベルに対して正の電位である。フォトトランジスタのコレクタと抵抗R1の接続点にはスイッチング素子SW1の一端を接続し、スイッチング素子SW1の他端をPWM出力端子としたものである。PWM出力端子とグランドレベルの間には、コンデンサC1が接続されている。また、スイッチング素子SW1の両端には抵抗R2が並列に接続されている。本実施例の特徴は、図6に示した実施例1の構成において、抵抗R2と並列に接続されるダイオードD1をスイッチング素子SW1に変更したことである。スイッチング素子SW1はコンデンサC1の充電時にはオン、放電時にはオフされるものであり、その他の動作及び効果については実施例1と同様である。
【0018】
【発明の効果】
本発明によれば、負荷に高周波電力を供給するインバータ回路と、インバータ回路を制御するインバータ制御回路と、デューティ可変のPWM信号を受けてインバータ制御回路に信号を伝達するフォトカプラを含むPWM信号伝達回路とを備え、PWM信号伝達回路からの出力に応じてインバータ制御回路からインバータ回路に与えられる出力周波数が変化し、インバータ回路から負荷への供給電力が制御されるインバータ装置において、PWM入力信号に対するフォトカプラの遅延時間によって生じるPWM信号伝達回路の伝達遅延時間に対する補正手段として抵抗とコンデンサとの時定数回路を付加し、上記時定数回路はフォトカプラの出力の立ち上がりと立ち下がりとでその時定数を変化させるようにしたので、元のPWM入力信号を忠実に再現することができ、且つ、低消費電流で低コストなインバータ装置を実現できる効果がある。
【図面の簡単な説明】
【図1】本発明のインバータ装置の全体構成を示すブロック図である。
【図2】従来例1に用いるPWM信号伝達回路の回路図である。
【図3】従来例1の動作説明のための波形図である。
【図4】従来例2に用いるPWM信号伝達回路の回路図である。
【図5】従来例2の動作説明のための波形図である。
【図6】本発明の実施例1の回路構成を示す回路図である。
【図7】本発明の実施例1の回路動作を示す波形図である。
【図8】本発明の実施例2の回路構成を示す回路図である。
【符号の説明】
1 負荷
2 インバータ回路
3 インバータ制御回路
4 PWM信号伝達回路
PC フォトカプラ
R1 抵抗
R2 抵抗
C1 コンデンサ
D1 ダイオード
Claims (3)
- 負荷に高周波電力を供給するインバータ回路と、インバータ回路を制御するインバータ制御回路と、デューティ可変のPWM信号を受けてインバータ制御回路に信号を伝達するフォトカプラを含むPWM信号伝達回路とを備え、PWM信号伝達回路からの出力に応じてインバータ制御回路からインバータ回路に与えられる出力周波数が変化し、インバータ回路から負荷への供給電力が制御されるインバータ装置において、PWM入力信号に対するフォトカプラの遅延時間によって生じるPWM信号伝達回路の伝達遅延時間に対する補正手段として抵抗とコンデンサとの時定数回路を付加し、上記時定数回路はフォトカプラの出力の立ち上がりと立ち下がりとでその時定数を変化させることを特徴とするインバータ装置。
- インバータ制御回路は、PWM入力信号のデューティがある範囲内ではインバータ回路に与える出力周波数が変化しないように設定されていることを特徴とする請求項1記載のインバータ装置。
- 上記フォトカプラの出力の立ち上がりと立ち下がりとで時定数を変化させる手段として、抵抗とコンデンサとダイオードからなる時定数回路を用いたことを特徴とする請求項1又は2に記載のインバータ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17910998A JP3680561B2 (ja) | 1998-06-25 | 1998-06-25 | インバータ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17910998A JP3680561B2 (ja) | 1998-06-25 | 1998-06-25 | インバータ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000014160A JP2000014160A (ja) | 2000-01-14 |
JP3680561B2 true JP3680561B2 (ja) | 2005-08-10 |
Family
ID=16060184
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17910998A Expired - Fee Related JP3680561B2 (ja) | 1998-06-25 | 1998-06-25 | インバータ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3680561B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4575830B2 (ja) * | 2005-04-07 | 2010-11-04 | 新神戸電機株式会社 | 電池モジュール用制御システム |
JP5627203B2 (ja) * | 2009-06-19 | 2014-11-19 | 三菱電機株式会社 | 調光用点灯装置及び照明器具及び照明制御システム |
JP5962434B2 (ja) * | 2012-10-25 | 2016-08-03 | 豊田合成株式会社 | 調光制御システム |
CN107155351B (zh) * | 2015-03-18 | 2019-03-01 | 三菱电机株式会社 | 光电耦合器诊断装置 |
-
1998
- 1998-06-25 JP JP17910998A patent/JP3680561B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000014160A (ja) | 2000-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20040124889A1 (en) | Led drive circuit | |
US10826380B2 (en) | Switching converter, circuit and method for controlling the same | |
US20020105487A1 (en) | Light emitting diode driving circuit | |
KR20170007735A (ko) | 디밍 장치에서 led 수명 및 색 품질을 향상시키는 방법 및 시스템 | |
JP2004048011A (ja) | 発光ダイオードアレイ給電回路及び液晶表示ユニット | |
JP2010283616A (ja) | 照明光通信装置 | |
KR20060133020A (ko) | 전원 장치 및 표시 장치 | |
JP3939517B2 (ja) | 調光制御回路 | |
JP2007082316A (ja) | Dc/dcコンバータ | |
JP3680561B2 (ja) | インバータ装置 | |
JP2005347133A (ja) | Led点灯駆動回路 | |
US6111763A (en) | Switching power supply | |
CN111629496B (zh) | 一种电荷泵控制电路及驱动电源 | |
JP2007215152A (ja) | 制御回路、それを応用した負荷システムおよび可変調三角波発生器 | |
CN110120627B (zh) | 发光元件驱动电路 | |
KR100483396B1 (ko) | 강압형dc-dc변환기 | |
CN210579338U (zh) | 用于控制功率晶体管的控制电路、驱动电路及led灯*** | |
JPS5816581A (ja) | パルス変調形光出力制御回路 | |
KR100897894B1 (ko) | Lcd 백라이트 인버터 구동 시스템 | |
US11503687B1 (en) | Power converter for LED lighting device | |
JP2589820Y2 (ja) | スイッチング電源装置 | |
CN109302765B (zh) | 用于照明装置的驱动装置以及照明装置 | |
CN112822818B (zh) | 实现无极调光功能的电路结构 | |
CN114765422A (zh) | 隔离型变换器的控制方法和控制装置 | |
JP2008005216A (ja) | デジタル・アナログ変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050509 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080527 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100527 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100527 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130527 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130527 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |