JP3676379B2 - 多層配線板用樹脂付金属箔、その製造方法、多層配線板、および電子装置 - Google Patents

多層配線板用樹脂付金属箔、その製造方法、多層配線板、および電子装置 Download PDF

Info

Publication number
JP3676379B2
JP3676379B2 JP50039798A JP50039798A JP3676379B2 JP 3676379 B2 JP3676379 B2 JP 3676379B2 JP 50039798 A JP50039798 A JP 50039798A JP 50039798 A JP50039798 A JP 50039798A JP 3676379 B2 JP3676379 B2 JP 3676379B2
Authority
JP
Japan
Prior art keywords
resin
metal foil
multilayer wiring
wiring board
thermosetting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP50039798A
Other languages
English (en)
Inventor
照雄 片寄
昌三 木下
雄史 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei EMD Corp
Original Assignee
Asahi Kasei EMD Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei EMD Corp filed Critical Asahi Kasei EMD Corp
Application granted granted Critical
Publication of JP3676379B2 publication Critical patent/JP3676379B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0326—Organic insulating material consisting of one material containing O
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0358—Resin coated copper [RCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249994—Composite having a component wherein a constituent is liquid or is contained within preformed walls [e.g., impregnant-filled, previously void containing component, etc.]
    • Y10T428/249999—Differentially filled foam, filled plural layers, or filled layer with coat of filling material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether
    • Y10T428/31529—Next to metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Description

技術分野
本発明は熱硬化性樹脂の膜を片面に有する多層配線板用樹脂付金属箔、その製造方法、該多層配線板用樹脂付金属箔を用いた多層配線板、および該多層配線板と電子素子が配線手段を用いて接続された電子装置に関する。本発明の多層配線板は配線層間の距離が多層配線板の面内の位置にかかわらず実用上一定と見なせ、特性インピーダンスのばらつきが小さい。そのため、超高速ディジタル回路用の配線板として非常に優れた特性を有する。本発明の電子装置は特性インピーダンスの安定性が優れており、電子素子としてディジタル半導体が搭載されていれば、ディジタル半導体がより高速に動作することができる。電子素子としてアナログ部分を有する半導体が搭載されていれば、アナログ部分を有する半導体は、信号のクロストークが減少するためより高周波の信号を扱うことができる。また、熱硬化した樹脂のガラス転移温度が１８０℃以上であることにより本発明の多層配線板および電子装置は非常に高い信頼性を有する。熱硬化前の熱硬化性樹脂の比誘電率が１メガヘルツ以上の周波数で３．３以下と低いことにより、その熱硬化性樹脂が硬化されて用いられた本発明の多層配線板は特性インピーダンスの安定性、信号の高速伝送性、低クロストーク性に優れる。この多層配線板を用いた電子装置においては、ディジタル半導体は最も高速に、アナログ信号を扱う半導体は最も高い周波数で動作することができる。
背景技術
熱硬化性の樹脂膜を有する金属箔としては従来エポキシ樹脂付銅箔が知られている。しかしながら、樹脂付金属箔を繰り返し積層することを特徴とする多層配線板（逐次多層配線板）の製造方法、いわゆる積層ビルドアップ工法においてこのような従来の樹脂付金属箔を用いた場合には、電気絶縁体として機能する該熱硬化性樹脂の膜厚を配線板内のいたるところ一定として配線の特性インピーダンスを一定範囲内に収めることが困難であった。また、該熱硬化性樹脂の誘電特性や耐熱性は、該熱硬化性樹脂が高速回路および高周波アナログ回路を考慮したものではないためそれらの用途に用いるには不十分であった。従来の銅張積層板製造用エポキシ樹脂を用いた樹脂付金属箔においては、樹脂の誘電率は３．６〜３．９、硬化した樹脂のガラス転移温度は１２０〜１５０℃に過ぎなかった。
電気用配線板産業の分野では、めっきスルーホール工法よりも高密度な配線を形成しうる積層ビルドアップ工法の確立が急務とされているが、高速ディジタル回路および高周波アナログ回路に用いることができる適切な多層配線板用樹脂付金属箔がなかった。本発明は特定範囲の樹脂フロー、比誘電率、硬化後のガラス転移温度の熱硬化性樹脂の膜を片面に有する金属箔を用い、高速ディジタル回路および高周波アナログ回路に用い得る多層配線板およびそれを用いた電子装置を提供しようとするものである。
発明の開示
本発明者らは鋭意検討の結果、樹脂付金属箔の発明に到った。本発明は次に述べる１３の発明より構成される。
本願の第１発明は、金属箔の片面に比誘電率が１メガヘルツ以上の周波数領域で３．３以下の熱硬化性樹脂の膜を有し、樹脂フロー量が１％以上５０％以下であることを特徴とする逐次多層配線板用の樹脂付金属箔。
本願の第２発明は、金属箔の片面に比誘電率が１メガヘルツ以上の周波数領域で３．３以下の熱硬化性樹脂の膜を有し、樹脂フロー量が５％以上５０％以下であることを特徴とする逐次多層配線板の樹脂付金属箔。
本願の第３発明は、請求の範囲第１項または請求の範囲第２項の逐次多層配線板用の樹脂付金属箔のうち、熱硬化性樹脂が無機充填材を含んでなることを特徴とする逐次多層配線板用の樹脂付金属箔。
本願の第４発明は、請求の範囲第１項、請求の範囲第２項または請求の範囲第３項の逐次多層配線板用の樹脂付金属箔のうち、熱硬化性樹脂が硬化されたときガラス転移温度が１８０℃以上であることを特徴とする逐次多層配線板用の樹脂付金属箔。
本願の第５発明は、請求の範囲第１項、請求の範囲第２項、請求の範囲第３項または請求の範囲第４項の逐次多層配線板用の樹脂付金属箔のうち、熱硬化性樹脂が熱硬化性ポリフェニレンエーテル樹脂であることを特徴とする逐次多層配線板用の樹脂付金属箔。
本願の第６発明は、請求の範囲第５項の逐次多層配線板用の樹脂付金属箔において、熱硬化性樹脂がポリスチレン系重合体を含む熱硬化性ポリフェニレンエーテル樹脂であることを特徴とする逐次多層配線板用の樹脂付金属箔。
本願の第７発明は、熱硬化性ポリフェニレンエーテル樹脂と溶剤からなる樹脂ワニスを金属箔に塗布し、得られた塗布膜を乾燥するにあたって、溶剤の蒸発速度が０．１０ｇ／（ｃｍ2・分）以下となる条件下で乾燥することを特徴とする請求の範囲第５項または請求の範囲第６項の逐次多層配線板用の樹脂付金属箔の製造方法。
本願の第８発明は、熱硬化性ポリフェニレンエーテル樹脂と溶剤からなる樹脂ワニスを金属箔に塗布し、得られた塗布膜を乾燥するにあたって、熱硬化性樹脂の塗布膜の残存溶媒濃度が２０００００ｐｐｍに達するまでの溶剤の蒸発速度が０．１０ｇ／（ｃｍ2・分）以下となる条件下で乾燥することを特徴とする請求の範囲第５項または請求の範囲第６項の逐次多層配線板用の樹脂付金属箔の製造方法。
本願の第９発明は、請求の範囲第５項または請求の範囲第６項の逐次多層配線板用の樹脂付金属箔の製造方法において、熱硬化性ポリフェニレンエーテル樹脂を実質的に分解させない条件下で溶融、押し出しすることを特徴とする逐次多層配線板用樹脂付金属箔の製造方法。
本願の第１０発明は、容易に剥離可能な樹脂面保護シートを有することを特徴とする請求の範囲第１項〜第６項の何れか一項に記載の逐次多層配線板用の樹脂付金属箔。
本願の第１１発明は、請求の範囲第１項、請求の範囲第２項、請求の範囲第３項、請求の範囲第４項または請求の範囲第５項の逐次多層配線板用の樹脂付金属箔を逐次に積層することにより配線層を形成したことを特徴とする逐次多層配線板。
本願の第１２発明は、上記第１１発明の逐次多層配線板に配線手段を用いて電子素子を接続したことを特徴とする電子装置。
本願の第１３発明は、電気信号の伝搬速度が１ナノ秒当たり１６．５ｃｍ以上であり、かつ耐熱温度が１８０℃以上である上記第１１発明の逐次多層配線板と電子素子からなる上記第１２発明の電子装置。
【図面の簡単な説明】
第１図は、本発明の熱硬化性樹脂付着金属箔の構造を示す断面図である。第２図は、第１１発明の逐次多層配線板の構造の一例を示す断面図である。第３図は、第１１発明の逐次多層配線板の製造工程の一例を示す断面図である。第４図乃至第６図は、第１２発明の電子装置の構造の例を示す断面図である。
発明を実施するための最良の形態
以下にこの発明を詳しく説明する。
本発明中の金属箔としてはどのようなものも用いることができるが、例えば銅箔、アルミ箔、錫箔、金箔などが挙げられる。容易に入手できかつ容易にエッチングできることから銅箔、アルミ箔が好ましく、銅箔は最も好ましい。金属箔の厚みは特に限定されないが、扱い易さの点から５００μｍ以下が好ましく、２００μｍ以下がより好ましく、１０５μｍ以下が最も好ましい。金属箔の熱硬化性樹脂の膜が形成される側の面は該樹脂との密着性を強めるため、粗面化および／またはカップリング処理されていてもよい。配線板製造用として製造販売されている粗化処理電解銅箔は、本発明の多層配線板用樹脂付銅箔の製造にそのまま用いることができる。金属箔は本発明の多層配線板の導体として主に使用されるが、放熱を目的として使用されることもある。金属箔はそれらの目的に応じても選ばれる。
第１図に、本発明の熱硬化性樹脂付金属箔の構造を断面図として示す。同図において、１は金属箔、２は熱硬化性樹脂の膜である。
本発明中の熱硬化性樹脂については、樹脂フロー量が１％以上５０％以下の熱硬化性樹脂であれば所望の著しい効果を得ることができる。樹脂フロー量は５％以上５０％以下がより好ましく、７％以上４５％以下が最も好ましい。１％未満の樹脂フロー量では内層回路の埋め込み不良を発生し、多層配線板の形成が困難である。樹脂フロー量は大きい方が内層回路の埋め込みが容易であるが、５０％を越える樹脂フロー量では絶縁層の厚みを配線板内で一定に保つことができず、配線の特性インピーダンスを一定に保つことができない。
樹脂フロー量は、以下の方法で測定される。
（１）１０ｃｍ×１０ｃｍの金属箔の重量を測定し、この重量をａとする。
（２）１０ｃｍ×１０ｃｍの樹脂付金属箔の重量を測定し、この重量をｂとする。
（３）上記の樹脂付金属箔を温度１７０℃において圧力２２ｋｇ／ｃｍ2で１０分間加圧した後、金属箔からはみ出した樹脂分を取り除き、残った樹脂付金属箔の重量を測定し、この重量をｂ’とする。
（４）下記に示す式により、樹脂フロー量を求める。
Figure 0003676379
本発明に用いられる熱硬化性樹脂としては例えば、熱硬化性ポリフェニレンエーテル樹脂、フェノール樹脂、低誘電率化エポキシ樹脂、ジアリルフタレート樹脂、ジビニルベンゼン樹脂、多官能性アクリロイル樹脂、多官能性メタクリロイル樹脂、多官能性マレイミド樹脂、多官能性シアン酸エステル樹脂、多官能性イソシアネート樹脂、不飽和ポリエステル樹脂、ポリブタジエン樹脂、スチレン−ブタジエン・スチレン−ブタジエン−スチレン等の架橋性ポリマーなどが挙げられる。これらの樹脂は、工業技術上当然のことであるが、単一の化合物とは限らず、所望の性質を得るために様々な他の物質が添加され、あるいは変性が施されて用いられる。熱硬化性樹脂に熱可塑性樹脂がブレンドされてもよい。本発明においては熱硬化性樹脂の比誘電率が３．３以下であって、かつ多層配線板用樹脂付金属箔となされたときに樹脂フロー量が請求の範囲に規定の範囲であることが必須である。
上記の熱硬化性樹脂の例のうち、本発明の樹脂付金属箔に用いられる熱硬化性樹脂として好ましいものは、熱硬化性ポリフェニレンエーテル樹脂、ポリスチレン系重合体を含む熱硬化性ポリフェニレンエーテル樹脂、ポリジビニルベンゼンを含む樹脂組成物、ポリブタジエンを含む樹脂組成物、トリアリルシアヌレートおよび／またはトリアリルイソシアヌレートの重合体および／または共重合体を含む樹脂組成物である。
以下、これらの熱硬化性樹脂について説明する。
一般に硬化物のガラス転移温度が高く、しかも比誘電率が硬化前後とも３．０以下であり、かつフロー特性の調節が可能な熱硬化性ポリフェニレンエーテル樹脂は特に好ましい樹脂である。熱硬化性ポリフェニレンエーテル樹脂としては、例えば特許公開平７−１６５８４６に記載の組成物、特許公開平７−１６６０４９に記載の組成物、特許公告平７−３７５６７に記載の組成物、特許公告平７−２６０１３に記載の組成物等が挙げられる。ポリスチレン系重合体を樹脂組成物全体を１００重量部としてそのうち１〜２０重量部となるように添加したものは、樹脂膜の平滑性および強靭性に優れるというより好ましい特徴を有する。
ここに言うポリスチレン系重合体とは、スチレンのホモポリマーもしくはスチレンの構造単位数が全繰り返し単位数の８０％以上であるような任意の熱可塑性コポリマーを指す。重量平均分子量は、１万以上であることが好ましい。
本発明におけるポリジビニルベンゼンとは、ジビニルベンゼンおよび／またはその水素原子が任意の原子団で置換されたジビニルベンゼン誘導体を重合あるいは共重合して得られる重合体のうち、ジビニルベンゼンおよび／またはジビニルベンゼン誘導体の２個の不飽和２重結合の片方だけが重合され片方が残った物を指す。このような重合体としては、例えば特許公告平４−１９０２に記載の重合体が挙げられる。全繰り返し単位数のうちジビニルベンゼンまたはジビニルベンゼン誘導体由来の繰り返し単位が占める割合は５％以上が好ましく、１０％以上がより好ましい。重量平均分子量は、１万以上が好ましい。
本発明における多官能性シアン酸エステル樹脂について説明する。多官能シアン酸エステルは、炭素−窒素三重結合の熱３量化反応でトリアジン環を形成して架橋し、硬化する。多官能性シアン酸エステルは、単量体のまま、あるいは部分的に３量化を施したプレポリマーの形で、多官能性シアン酸エステル樹脂として用いられる。本発明においては、膜状の形態をなして用いる都合上、室温で半固体状のプレポリマーが好ましい。
本発明におけるポリブタジエンとは、公知のポリ（１，３−ブタジエン）を指す。数平均分子量は５００以上５万以下が好ましい。５００以上１万以下がより好ましく、５００以上５０００以下が最も好ましい。数平均分子量が５００未満では粘度が低すぎるし、５万を越えると粘度が高くなりすぎる。
トリアリルシアヌレートおよび／またはトリアリルイソシアヌレートの重合体および／または共重合体も本発明の樹脂付金属箔の熱硬化性樹脂として好適に用いることができる。この重合体または共重合体は、トリアリルシアヌレートおよび／またはトリアリルイソシアヌレートを、例えばトルエンのような溶媒中で、例えば有機過酸化物のような重合開始剤の存在下に加熱し、アリル基の一部を重合することによって得られる。分子構造は直線状であっても分岐を有していても、どちらでもよい。重量平均分子量は、１０００以上１０万以下が好ましく、２０００以上１０万以下がより好ましい。
本発明では、熱硬化性樹脂に、その用途に応じて所望の性能を付与させる目的で本来の性質を損なわない範囲の量の充填剤や添加剤を配合して用いることができる。充填剤は繊維状であっても粉末状であってもよく、シリカ、アルミナ、酸化チタン、チタン酸バリウム、タルク、雲母、ガラスビーズ、ガラス中空球、アラミド繊維等を挙げることができる。充填材は熱膨張率の低減、誘電率の調節などの目的で本発明において有効に利用される。添加剤としては、難燃剤、酸化防止剤、熱安定剤、帯電防止剤、可塑剤、顔料、染料、着色剤等が挙げられる。
無機充填材の添加は、樹脂層の耐熱性および電気特性において著しい効果を有するので好ましい。シリカおよびガラス中空球は最も好ましい無機充填剤の例である。
熱硬化性樹脂膜の厚さは特に限定されないが、１０μｍ以上が好ましく、２０μｍ以上がより好ましく、３０μｍ以上が最も好ましい。極端に膜厚が小さいと積層ビルドアップ工法を行うことが困難になる。
熱硬化性樹脂膜を形成する方法としては、どのような手段によってもよいが、好ましい方法としては例えば、該樹脂を溶剤に溶解もしくは分散させたワニスを塗布、乾燥させる方法が挙げられる。溶剤は樹脂の選択に応じて適した物が選ばれる。また、別の好ましい方法として、無溶剤で溶解製膜する方法も挙げられる。
金属箔と熱硬化性樹脂膜を密着した形態になす方法は、一切限定されない。樹脂膜は直接に金属箔上に形成してもよいし、あらかじめ別にフィルム状に形成したものを金属箔に加熱加圧等の手段によって密着させてもよい。膜状になされた樹脂の上に蒸着、スパッタリングあるいは化学めっきなどの公知の手段によって金属皮膜を形成するという手順を取ることもできる。
熱硬化性樹脂が熱硬化性ポリフェニレンエーテル樹脂もしくはポリスチレン系重合体を含む熱硬化性ポリフェニレンエーテル樹脂であって、熱硬化性樹脂の樹脂ワニスからの製膜による製造方法を採用する場合は、本件第７発明および第８発明の特別な製造方法を用いることにより、樹脂膜から粉落ちすることがなく、かつ樹脂膜表面に乾燥割れのない良好な品質の樹脂付金属箔を、高い生産性で製造することができる。
ポリフェニレンエーテル樹脂のワニスの調製に用いる溶剤としては、ベンゼン、トルエン、キシレンなどの芳香族系炭化水素、ジクロロメタン、クロロホルム、トリクロロエチレンなどのハロゲン系溶剤、さらにはＴＨＦ等があげられるが、これらは単体もしくは混合して使用できる。熱硬化性ポリフェニレンエーテル樹脂と溶剤とからなるワニスを塗布する方法としては、エアードコータ、ブレードコータ、ロッドコータ、ナイフコータ、グラビアコータ、リバースコータ、キャストコータなどの装置を用いる方法が挙げられる。塗布膜を乾燥する方法としては、熱風乾燥、ロール加熱乾燥、赤外線乾燥、遠赤外線乾燥等の装置を用いる方法が挙げられ、実施にあたってはこれらの装置が単独で、あるいは２種以上を組み合わせて用いられてもよい。
次に、熱硬化性ポリフェニレンエーテル樹脂と溶剤からなる樹脂ワニスを塗布し、塗布膜を乾燥するにあたっての蒸発速度について説明する。本発明における塗布膜を乾燥するにあたっての蒸発速度の具体的コントロール方法としては、例えば、乾燥するための熱風の温度、風量を調節することが挙げられる。また、蒸発温度をコントロールするため、高沸点溶剤をワニスに添加しても良い。このような高沸点溶剤としては、クロルベンゼン、テトラリン、アニソール等が挙げられる。
本発明において、溶剤の蒸発温度は、０．１０ｇ／（ｃｍ2・分）以下であることが必要であるが、好ましくは、蒸発速度が０．００１ｇ／（ｃｍ2・分）以上、０．１０ｇ／（ｃｍ2・分）以下である。０．１０ｇ／（ｃｍ2・分）を越えるとシート面に乾燥割れをおこす。一方、塗布膜を乾燥するにあたっての蒸発速度が０．００１ｇ／（ｃｍ2・分）を下回ると樹脂付金属箔の生産性が低下することがあるので好ましくない。
熱硬化性樹脂が熱硬化性ポリフェニレンエーテル樹脂もしくはポリスチレン系重合体を含む熱硬化性ポリフェニレンエーテル樹脂であって、樹脂の溶融製膜による製造方法を採用する場合は、本件第９発明の特別な製造方法を用いることにより、樹脂膜から粉落ちすることがなく、かつ樹脂膜表面に割れのない良好な品質の樹脂付金属箔を、高い生産性で製造することができる。
本件第９発明の製造方法においては、熱硬化性ポリフェニレンエーテル樹脂を実質的に分解させない樹脂溶融温度が選択されることが特徴である。
熱硬化性ポリフェニレンエーテル系樹脂を実質的に分解させないで溶融させ、押し出すために、溶融押し出し機の装置や溶融押し出し温度が選択される。熱硬化性ポリフェニレンエーテル系樹脂を実質的に分解させないで溶融させ、押し出すため溶融押し出しの温度は、５０℃以上、３００℃以下の範囲で選択される。
溶融押し出しの方法としては、押し出し部の先端にＴダイを有した単軸、あるいは多軸スクリュー型の溶融押し出し機、混練ゾーンを有する押し出し部の先端にＴダイを有した単軸、あるいは多軸スクリュー型の溶融押し出し機などの装置を用いる方法等が挙げられる。
樹脂フロー量を１％以上５０％以下、好ましくは５％以上５０％以下、更に好ましくは７％以上４５％以下に調節する方法は限定されない。例えば樹脂の化学構造あるいは組成の調節による方法が挙げられる。樹脂フロー量が大き過ぎる熱硬化性樹脂を熱処理あるいは光化学的処理など各樹脂に適した方法により部分的に硬化させ、樹脂フロー量を調節することも有効な手段として挙げられる。
本発明の多層配線板用樹脂付金属箔は、熱硬化性樹脂膜表面を容易に剥離可能な保護シートで被覆されることにより、実用上極めて扱いやすい、有用な多層配線板用資材となる。この、金属箔、熱硬化性樹脂膜、樹脂膜から容易に剥離可能な保護シートがこの順に密着してなる複合シートがすなわち本件第１０発明である。製造方法としては、樹脂付金属箔に保護シートを加熱加圧等により圧着する手順と、逆に保護シート上に熱硬化性樹脂膜が先に形成されたものに金属箔を密着させる手順との両方が可能である。
容易に剥離可能なシートとしては、樹脂フィルムが好ましい。その中でも、耐熱性の観点からポリエチレン、ポリプロピレン、ポリエチレンテレフタレートなどが好ましい。フィルム表面がシリコン樹脂やフッ素樹脂で離型加工されても良い。
本件第１〜６発明の多層配線板用樹脂付金属箔は、これを用いることにより多層配線板の各絶縁層の厚さがいたるところ実用上一定となり、特性インピーダンスがいたるところ実用上一定と見なせる多層配線板が得られるため、ひいてはその多層配線板を用いた電子機器、特に電子装置の電気特性を著しく向上させることができるため、産業上極めて有用である。絶縁層の厚み、ひいては特性インピーダンスのばらつきは±１０％以内であれば実用上一定と見なせ、ばらつきが多層配線板や半導体装置の電気的特性に悪影響を及ぼさなくなる。また、熱硬化性樹脂の比誘電率が１メガヘルツ以上の周波数領域で３．３以下、好ましくは３．０以下であることにより、熱硬化後の該樹脂も比誘電率が小さい。絶縁層の比誘電率が小さいと配線の幅を広げることができるため、配線形成について同一のプロセスマージンのもとで製造しても特性インピーダンスのばらつきが小さくなる。また、クロストークが小さくなる。これらの効果が相まってはじめて、本発明の多層配線板および電子装置が極めて優れた電気的特性を有するのである。
第３〜６発明においては、硬化した熱硬化性樹脂のガラス転移温度が１８０以上であることで多層配線板の優秀な信頼性が得られる。熱硬化した樹脂のガラス転移温度が１８０℃未満の場合、長期的な装置の使用で導体のマイグレーションによる絶縁抵抗の劣化、樹脂の劣化に起因する装置の機能の障害が発生する可能性がある。ガラス転移温度は２００℃以上であることがより好ましい。なお、ガラス転移温度はオリエンテック社製のレオバイブロン（動的粘弾性測定装置）にて昇温速度２℃／分、３５Ｈｚの条件で測定する。
第１１発明及び第１２発明においては、熱硬化した樹脂の比誘電率が１メガヘルツ以上の周波数で３．３以下であることにより、これらの多層配線板および半導体装置の優秀な電気特性が得られる。比誘電率は３．０以下であることがより好ましい。比誘電率が３．３を超えると、配線の単位長さあたりの遅延時間が大きくなり、高速ディジタル回路においてタイミングマージンが小さくなってしまいクロック周波数を高くできない。また比誘電率の平方根に比例する導体損失が大きくなるため、高周波回路において信号レベルマージンが小さくなってしまい利用できる周波数帯域が狭くなる。また、特性インピーダンスのばらつきおよびクロストークが大きくなり回路の動作に悪影響を及ぼすことは前に述べた通りである。
第１１発明の多層配線板の構造の例を第２図に示す。第２図において、３は硬化した熱硬化性樹脂膜。４は電気絶縁性の任意の板材料、５はバイア接続ホール、６はめっきスルーホールである。
第１１発明の逐次多層配線板の製造方法の例を第３図に示す。製造方法の例を順を追って説明する。
（１）例えば両面銅張積層板のように、電気絶縁性板状物８の両面に予め導体層７が形成されたものから製造を開始する。
（２）導体７を例えばエッチング等の既知の手段により回路パターン７’となす。
（３）本発明の熱硬化性樹脂付金属箔を例えば加熱加圧等の既知の手段によって積層する。導体層９と熱硬化した熱硬化性樹脂の層１０が形成される。
（４）ビア穴１１を形成する。
（５）無電解めっきに続いて電気銅めっきを行う等の公知の方法によって導体膜１２を形成してビア接続を得た後、（２）と同様に回路パターンを形成する。
（６）（３）と同様に本発明の熱硬化性樹脂付金属箔により新たな導体層１３及び新たな熱硬化した熱硬化性樹脂の層１２を形成する。
（７）必要に応じ、従来の多層配線板製造法と同様、全層を貫くスルーホールを形成する。
（８）（５）と同様、無電解めっきに続いて電気銅めっきを行う等の公知の方法によって導体層１６を形成してビア接続およびスルーホール接続を得た後、回路パターンを形成する。
第３図では６層基板を例示したが、本発明の熱硬化性樹脂付金属箔を用いれば、ビア形成、ビア接続及び回路形成を繰り返すことにより。いかなる層数の多層配線板をも逐次的に製造できることは明らかである。
第１２発明の電子装置の構造の例を第４図乃至第６図に示す。本件第１２発明は任意の構造の電子装置において使用される多層配線板に、本件発明の多層配線板を用いることによって電子装置の優秀な電気特性が得られることが特徴である。電子素子と多層配線板を接続する配線手段は構造に応じて適切な物を選べばよい。ワイヤボンディング、フリップチップ接続等が例として挙げられる。
第４図乃至第６図において、１７は本発明の多層配線板、１８は導体、１９は半導体チップ、２０は誘電体、キャパシタ、インダクタ、及び／または抵抗体等の個別電子素子、２１は封止手段、２２ははんだボール、２３は放熱板、２４はボンディングワイヤ、２５は金属ピン、２６はシリコンチップの接着手段である。
第１２発明の電子装置のうち、特に電気信号の伝搬速度が到るところ１ナノ秒当たり１６．５ｃｍ以上になるように設計し、かつ多層配線板の総合的な耐熱温度が１８０℃以上になるように選んだものが本件第１３発明である。
電子装置には様々な構造のものが存在するが、本発明に関するものは、シリコンやガリウムヒ素などの半導体ウェハやインゴットから切り出された半導体又はそれをキャリアに搭載するなど扱いやすい形にしたもの、誘電体、キャパシタ、インダクタ、および／または抵抗体等の電子素子、およびそれを搭載する多層配線板を必須の構成要素とするものである。多層配線板の内部及び表面に形成されている配線を信号が伝搬する速度が１ナノ秒当たり１６．５ｃｍ以上のものを使用すると、電子装置に由来する遅延時間が小さくなるばかりでなく、高速信号の扱いで問題となるディジタル信号の立ち上がりおよび立ち下がりの波形の乱れが小さくなり、極めて優秀な電子装置が得られる。これが本発明の著しい効果の一つである。実際の多層配線板においては、電気信号は信号線と、それに対応する接地電位面との間の電場の振動により伝搬されるので、信号線と接地電位導体の相互の位置関係と、その間の空間を占める絶縁材料の誘電特性が設計時に考慮されなければならない。逆に、接地電位導体と電源電位導体の相互の位置関係およびその間の絶縁材料の誘電特性は重要ではない。
今一つの効果は多層配線板の耐熱温度が１８０℃以上であることにより得られる。電子装置の動作特性は高速ディジタル回路や高速ディジタル／アナログ混載回路においては極めて安定であることが要求される。多層配線板の耐熱温度を１８０℃以上とすることにより、本発明の電子装置の特性が温度および湿度の変化に対して極めて変動しにくくなる。この２点の著しい効果が相まって、本件第１３発明の電子装置が高速ディジタル回路および高速ディジタル／アナログ混載回路用の部品として真に有用なものとなっているのである。
第１３発明に言う耐熱温度とは、例えば熱分解開始温度、相転移点など室温以上の温度において物質の特性が著しい変化を示すいくつかの温度のうち、最も室温に近い温度を指す。本発明における多層配線板は実用上当然各種材料の複合体であるが、本発明においてはそれら各種材料の個別の耐熱温度のうち最も室温に近い温度が多層配線板の耐熱温度である。実用上、樹脂、セラミック等混合されて一つの材料として機能する物は、複合された物を一つの成分として扱うことは言うまでもない。
本発明の逐次多層配線板において、逐次に形成する各配線層間の電気的接続を行うために従来のめっきスルーホールを形成しても良いが、高密度配線を可能にするためにはバイア接続ホール形成により層毎の接続とすることが好ましい。スルーホールとバイア接続ホールは混在させても良い。穴明けおよび層間の電気的接続は任意の方法によることができる。限定する意図ではないが、バイア接続ホールの形成手順の例を以下に説明する。バイア接続ホール形成は表面の金属箔にエッチング等の加工によりバイア接続ホールを形成したい部分にのみ穴を明けて熱硬化性樹脂層を露出させ、エキシマーレーザ、炭酸ガスレーザ、ＹＡＧレーザ等によるレーザ加工、イオンないしプラズマ等によるドライエッチング、もしくは腐食性薬品によるウェットエッチング等の方法により樹脂部分を取り除いて下の金属箔層を露出させた後、めっきあるいはスパッタリング等の方法により樹脂の穴内壁に金属膜を形成して層間接続するか、あるいは樹脂の穴内に導電性ペーストを詰めることにより接続しても良い。金属箔と樹脂層の穴明けを別々に行う方法を説明したが、勿論ドリルを用いて貫通しない深さの穴を明ける方法によっても構わない。
本発明の多層配線板は積層ビルドアップ工法によるものであるが、一部の層に感光性絶縁樹脂もしくは熱硬化性樹脂のレーザ加工と無電解厚付めっき技術による導体形成による方法などの、他の層形成法を適用しても構わない。
本発明の電子装置において、電子素子は本発明の多層配線板の上に搭載される場合と別の板状物、例えば放熱板を兼ねた金属板やセラミック板など、の上に搭載され本発明の多層配線板は電子素子をよける形でキャビティ状に加工されて該板状物と密着される場合等が挙げられる。また、本発明の多層配線板は積層ビルドアップ工法によるものであるから、任意の板状物の上に多層配線を形成し得る。この板状物自体が金属板、メタルコア配線板、セラミック板、セラミック多層配線板等、放熱、配線機能、または特別な電気特性を実現するための機能を有するものであってもよい。
以下、本発明を一層明確にするために実施例を挙げて説明するが、本発明の範囲をこれらの実施例に限定するものではない。
（実施例１）
熱硬化性樹脂として１メガヘルツにおける比誘電率が２．７の熱硬化性ポリフェニレンエーテル樹脂を用い、金属箔として厚さ１２μｍのプリント配線板用電解銅箔を用い、金属箔として厚さ１２μｍのプリント配線板用電解銅箔を用いて、多層配線板用樹脂付銅箔を作成した。樹脂膜の厚みは６０μｍとした。樹脂フロー量は３％であった。熱硬化性ポリフェニレンエーテル樹脂を熱硬化させてガラス転移温度を測定したところ、２２０℃であった。比誘電率は１メガヘルツの周波数において２．８であった。１８μｍの銅箔を両面に張った０．３ｍｍ厚の熱硬化性ポリフェニレンエーテル両面銅張積層板に内層回路を形成し、その両面に上記熱硬化性ポリフェニレンエーテル樹脂付金属箔を積層した。さらに外層回路を形成して３３０ｍｍ×４００ｍｍの４層配線板とした。この４層配線板の配線の特性インピーダンスを測定したところ、至る所プラスマイナス１０％以内の安定した特性であった。この４層配線板の一部をエポキシ樹脂に包埋し、断面を研磨した後光学顕微鏡で観察したところ、内層回路は熱硬化性ポリフェニレンエーテル樹脂によって完全に埋め込まれており、ボイドは見い出されなかった。
（実施例２）
熱硬化性樹脂として１メガヘルツにおける比誘電率が２．８の熱硬化性ポリフェニレンエーテル樹脂を用い、金属箔として厚さ１２μｍのプリント配線板用電解銅箔を用いて、多層配線板用樹脂付銅箔を作成した。樹脂膜の厚みは６０μｍとした。樹脂フロー量は３９％であった。熱硬化性ポリフェニレンエーテル樹脂を熱硬化させてガラス転移温度を測定したところ、２１０℃であった。比誘電率は１メガヘルツの周波数において２．９であった。１８μｍの銅箔を両面に張った０．３ｍｍ厚の熱硬化性ポリフェニレンエーテル両面銅張積層板に内層回路を形成し、その両面に上記熱硬化性ポリフェニレンエーテル樹脂付金属箔を積層した。さらに外層回路を形成して３３０ｍｍ×４００ｍｍの４層配線板とした。この４層配線板の配線の特性インピーダンスを測定したところ、至る所プラスマイナス１０％以内の安定した特性であった。同じ多層配線板用樹脂付き銅箔と両面銅張積層板を用いて３５ｍｍ×３５ｍｍの半導体装置用４層配線板を作成し、ディジタル半導体を搭載して半導体装置を作成した。可変クロック発生装置を備える試験用回路に該半導体装置を搭載して動作可能クロック周波数範囲を測定したところ、１００メガヘルツまで動作した。この半導体装置を１２１℃、２気圧のプレッシャークッカーで吸湿処理し、１００メガヘルツの動作を確認したところ、処理時間３０００時間まで動作に影響が表れなかった。また、−６５℃と１２５℃の間を往復させる冷熱衝撃試験を行ったところ、１０００サイクルまで動作に影響が表れなかった。
（実施例３）
実施例２の熱硬化性ポリフェニレンエーテル樹脂１００重量部に対して、重量平均分子量５０万のポリスチレンを４重量部添加した。このポリスチレンを含む熱硬化性ポリフェニレンエーテル樹脂の１メガヘルツにおける比誘電率は２．８であった。このポリスチレンを含む熱硬化性ポリフェニレンエーテル樹脂と厚さ１２μｍのプリント配線板用電解銅箔を用いて、多層配線板用樹脂付銅箔を作成した。滑らかな光沢を有する、厚み６０μｍの樹脂膜が容易に形成できた。樹脂フロー量は４０％であった。該熱硬化性ポリフェニレンエーテル樹脂を熱硬化させてガラス転移温度を測定したところ、２１０℃であった。比誘電率は１メガヘルツの周波数において２．９であった。１８μｍの銅箔を両面に張った０．３ｍｍ厚の熱硬化性ポリフェニレンエーテル両面銅張積層板に内層回路を形成し、その両面に上記熱硬化性ポリフェニレンエーテル樹脂付金属箔を積層した。さらに外層回路を形成して３３０ｍｍ×４００ｍｍの４層配線板とした。この４層配線板の配線の特性インピーダンスを測定したところ、至る所プラスマイナス１０％以内の安定した特性であった。同じ多層配線板用樹脂付き銅箔と両面銅張積層板を用いて３５ｍｍ×３５ｍｍの半導体装置用４層配線板を作成し、ディジタル半導体を搭載して半導体装置を作成した。可変クロック発生装置を備える試験用回路に該半導体装置を搭載して動作可能クロック周波数範囲を測定したところ、１００メガヘルツまで動作した。この半導体装置を１２１℃、２気圧のプレッシャークッカーで吸湿処理し、１００メガヘルツの動作を確認したところ、処理時間３０００時間まで動作に影響が表れなかった。また、−６５℃と１２５℃の間を往復させる冷熱衝撃試験を行ったところ、１０００サイクルまで動作に影響が表れなかった。
（実施例４）
分子量５万のポリ（パラジビニルベンゼン）９０重量部と下記構造式１のビスマレイミド１０重量部を混合して熱硬化性樹脂を調製した。この熱硬化性樹脂の１メガヘルツにおける誘電率は２．７であった。
Figure 0003676379
このポリジビニルベンゼンを含む熱硬化性樹脂と厚さ１２μｍのプリント配線板用電解銅箔を用いて、多層配線板用樹脂付銅箔を作成した。樹脂膜の厚みは６０μｍとした。樹脂フロー量は１５％であった。該熱硬化性ポリポリジビニルベンゼン樹脂を熱硬化させてガラス転移温度を測定したところ、４６０℃であった。比誘電率は１メガヘルツの周波数において２．８であった。１８μｍの銅箔を両面に張った０．３ｍｍ厚の熱硬化性ポリフェニレンエーテル両面銅張積層板に内層回路を形成し、その両面に上記ポリジビニルベンゼン樹脂付金属箔を積層した。さらに外層回路を形成して３３０ｍｍ×４００ｍｍの４層配線板とした。この４層配線板の配線の特性インピーダンスを測定したところ、至る所プラスマイナス１０％以内の安定した特性であった。同じ多層配線板用樹脂付き銅箔と両面銅張積層板を用いて３５ｍｍ×３５ｍｍの半導体装置用４層配線板を作成し、ディジタル半導体を搭載して半導体装置を作成した。可変クロック発生装置を備える試験用回路に該半導体装置を搭載して動作可能クロック周波数範囲を測定したところ、１００メガヘルツまで動作した。この半導体装置を１２１℃、２気圧のプレッシャークッカーで吸湿処理し、１００メガヘルツの動作を確認したところ、処理時間３０００時間まで動作に影響が表れなかった。また、−６５℃と１２５℃の間を往復させる冷熱衝撃試験を行ったところ、１０００サイクルまで動作に影響が表れなかった。
（実施例５）
下記構造式２の２官能シアン酸エステルを部分的に重合させてプレポリマーを調製した。このプレポリマーの数平均分子量は５６０、重量平均分子量は１３１０であった。プレポリマー１００重量部、ノニルフェノール１重量部、コバルトオクテート０．２５重量部を混合して多官能性シアン酸エステル樹脂を調製した。この熱硬化性樹脂の１メガヘルツにおける誘電率は２．９であった。
Figure 0003676379
この多官能性シアン酸エステル樹脂と厚さ１２μｍのプリント配線板用電解銅箔を用いて、多層配線板用樹脂付銅箔を作成した。樹脂膜の厚みは６０μｍとした。樹脂フロー量は４１％であった。該多官能性シアン酸エステル樹脂を熱硬化させてガラス転移温度を測定したところ、２８０℃であった。比誘電率は１メガヘルツの周波数において３．０であった。１８μｍの銅箔を両面に張った０．３ｍｍ厚の熱硬化性ポリフェニレンエーテル両面銅張積層板に内層回路を形成し、その両面に上記多官能性シアン酸エステル樹脂付金属箔を積層した。さらに外層回路を形成して３３０ｍｍ×４００ｍｍの４層配線板とした。この４層配線板の配線の特性インピーダンスを測定したところ、至る所プラスマイナス１０％以内の安定した特性であった。同じ多層配線板用樹脂付き銅箔と両面銅張積層板を用いて３５ｍｍ×３５ｍｍの半導体装置用４層配線板を作成し、ディジタル半導体を搭載して半導体装置を作成した。可変クロック発生装置を備える試験用回路に該半導体装置を搭載して動作可能クロック周波数範囲を測定したところ、１００メガヘルツまで動作した。この半導体装置を１２１℃、２気圧のプレッシャークッカーで吸湿処理し、１００メガヘルツの動作を確認したところ、処理時間３０００時間まで動作に影響が表れなかった。また、−６５℃と１２５℃の間を往復させる冷熱衝撃試験を行ったところ、１０００サイクルまで動作に影響が表れなかった。
（実施例６）
数平均分子量３１００のポリブタジエン１００重量部、過酸化ジクミル２重量部を混合して熱硬化性樹脂を調製した。この熱硬化性樹脂の１メガヘルツにおける誘電率は２．４であった。
このポリブタジエン系熱硬化性樹脂と厚さ１２μｍのプリント配線板用電解銅箔を用いて、多層配線板用樹脂付銅箔を作成した。樹脂膜の厚みは６０μｍとした。樹脂フロー量は４３％であった。該ポリブタジエン系熱硬化性樹脂を熱硬化させてガラス転移温度を測定したところ、１５０℃であった。比誘電率は１メガヘルツの周波数において２．５であった。１８μｍの銅箔を両面に張った０．３ｍｍ厚の熱硬化性ポリフェニレンエーテル両面銅張積層板に内層回路を形成し、その両面に上記ポリブタジエン系熱硬化性樹脂付金属箔を積層した。さらに外層回路を形成して３３０ｍｍ×４００ｍｍの４層配線板とした。この４層配線板の配線の特性インピーダンスを測定したところ、至る所プラスマイナス１０％以内の安定した特性であった。同じ多層配線板用樹脂付き銅箔と両面銅張積層板を用いて３５ｍｍ×３５ｍｍの半導体装置用４層配線板を作成し、ディジタル半導体を搭載して半導体装置を作成した。可変クロック発生装置を備える試験用回路に該半導体装置を搭載して動作可能クロック周波数範囲を測定したところ、１００メガヘルツまで動作した。
（実施例７）
トリアリルイソシアヌレートをトルエン中、過酸化物と共に加熱して重量平均分子量３０００のポリ（トリアリルイソシアヌレート）を得た。このポリトリアリルイソシアヌレート９０重量部、トリアリルイソシアヌレートモノマー１０重量部、および２，５−ジメチル−２，５−ジ（ｔ−ブチルパーオキシ）ヘキシン−３を３重量部混合して熱硬化性ポリ（トリアリルイソシアヌレート）樹脂を調製した。この熱硬化性樹脂の１メガヘルツにおける誘電率は３．１であった。
このポリ（トリアリルイソシアヌレート）を含む熱硬化性樹脂と厚さ１２μｍのプリント配線板用電解銅箔を用いて、多層配線板用樹脂付銅箔を作成した。樹脂膜の厚みは６０μｍとした。樹脂フロー量は２５％であった。該熱硬化性ポリ（トリアリルイソシアヌレート）樹脂を熱硬化させてガラス転移温度を測定したところ、３５０℃であった。比誘電率は１メガヘルツの周波数において３．３であった。１８μｍの銅箔を両面に張った０．３ｍｍ厚の熱硬化性ポリフェニレンエーテル両面銅張積層板に内層回路を形成し、その両面に上記ポリ（トリアリルイソシアヌレート）樹脂付金属箔を積層した。さらに外層回路を形成して３３０ｍｍ×４００ｍｍの４層配線板とした。この４層配線板の配線の特性インピーダンスを測定したところ、至る所プラスマイナス１０％以内の安定した特性であった。同じ多層配線板用樹脂付き銅箔と両面銅張積層板を用いて３５ｍｍ×３５ｍｍの半導体装置用４層配線板を作成し、ディジタル半導体を搭載して半導体装置を作成した。可変クロック発生装置を備える試験用回路に該半導体装置を搭載して動作可能クロック周波数範囲を測定したところ、１００メガヘルツまで動作した。この半導体装置を１２１℃、２気圧のプレッシャークッカーで吸湿処理し、１００メガヘルツの動作を確認したところ、処理時間３０００時間まで動作に影響が表れなかった。また、−６５℃と１２５℃の間を往復させる冷熱衝撃試験を行ったところ、１０００サイクルまで動作に影響が表れなかった。
（比較例１）
実施例２の熱硬化性ポリフェニレンエーテル樹脂の代わりに銅張積層板用エポキシ樹脂を用いて樹脂付銅箔を作成し、樹脂フロー量を測定したところ６５％であった。また該エポキシ樹脂を熱硬化してガラス転移温度を測定したところ、１５０℃であった。比誘電率は１メガヘルツの周波数において３．８であった。実施例１と同様に４層配線板を作成し、特性インピーダンスを測定したところ、プラスマイナス１６％のばらつきがあった。ディジタル半導体を搭載した半導体装置を作成し、動作可能なクロック周波数を測定したところ８０メガヘルツであった。１２１℃、２気圧のプレッシャークッカーで加湿試験を行ったところ、１０００時間で８０メガヘルツ動作が不能となった。この半導体装置について−６５℃と１２５℃の間を往復させる冷熱衝撃試験を行ったところ、３００サイクルにて動作不能となった。
（実施例８〜１０）
厚さ１２μｍのプリント基板用電解銅箔の片面に、乾燥後の樹脂厚さが５０μｍとなるように実施例２の熱硬化性ポリフェニレンエーテル系樹脂とトルエン溶剤からなる樹脂ワニスを塗布した。塗布膜を乾燥するにあたっては、熱風乾燥機を用い、塗布膜の残存溶媒濃度が２０００００ｐｐｍに達するまでの溶剤の蒸発速度が実施例８；０．００５ｇ・（ｃｍ2・分）、実施例９；０．０１ｇ／（ｃｍ2・分）、実施例１０；０．０５ｇ／（ｃｍ2・分）となるように熱風の温度・風量を調節した。得られた樹脂付シートは、塗布面の乾燥割れもなく、樹脂付金属箔のカットなどの加工時や逐次積層による多層配線板を作製する際のハンドリングにおいて粉落ちはなく、信頼性の高い多層配線板を作製することができた。
（比較例２）
実施例２の塗布膜を乾燥するにあたって、溶剤の蒸発速度が０．２ｇ／（ｃｍ2・分）になるように熱風の温度・風量を調節する以外は、実施例８〜１０と同様に樹脂付金属箔を作製した。得られたシートは、塗布面には乾燥割れが見られ、樹脂付金属箔のカットなどの加工時や逐次積層による多層配線板を作製する際のハンドリングにおいて粉落ちが見られた。作製した多層配線板の断面を観察したところ回路部に樹脂の埋込み不良が発生していた。
（実施例１１〜１３）
実施例２の熱硬化性ポリフェニレンエーテル系樹脂を用い、厚さ１２μｍのプリント基板用電解銅箔の片面に乾燥後の樹脂厚さが５０μｍとなるように、樹脂を溶融押し出しして銅箔上に樹脂膜を形成させた。溶融押し出しの装置としては、押し出し部の先端にＴダイを有した２軸スクリュー型の溶融押し出し機を用い、溶融押し出しの温度は、実施例１１；８０℃、実施例１２；１２０℃、実施例１３；２５０℃となるように装置を調整し実施した。得られた樹脂付金属箔は、表面が滑らかであり、樹脂付金属箔のカットなどの加工時や逐次積層による多層配線板を作製する際のハンドリングにおいて粉落ちはなく、信頼性の高い多層配線板を作製することができた。
（比較例３）
実施例２の熱硬化性ポリフェニレンエーテル樹脂の溶融成形膜を作製するあたって、溶融押し出しの温度が３５０℃となる以外は、実施例１１〜１３と同様に樹脂付金属箔を作製した。得られた樹脂付金属箔の表面は滑らかではなく、樹脂付基材のカットなどの加工時や逐次積層による多層配線板を作製する際のハンドリングにおいて粉落ちが見られないものの、作製した多層配線板の断面を観察したところ回路部に樹脂の埋込み不良が発生していた。
（実施例１４）
実施例２で作成した熱硬化性ポリフェニレンエーテル樹脂付金属箔の樹脂面に厚み１０μｍポリエチレンフィルムを１００℃のホットロールにて圧着し、該樹脂付金属箔の保護シートとした。保護シートを付けたまま、直径１０ｃｍの円筒に巻き付けて２３℃にて１週間保存したところ、金属箔の表面が熱硬化性ポリフェニレンエーテル樹脂で汚染されることはなかった。また、圧着したポリエチレンフィルムの縁を指でこすったところ、端から容易に剥離できた。
（実施例１５）
耐熱温度２００℃の熱硬化ポリフェニレンエーテル樹脂を絶縁樹脂とする多層配線板を作成した。配線総数を６層とした。この多層配線板の耐熱温度は２００℃であった。ＴＤＲ（時間領域反射測定法）によりこの多層配線板の電気信号伝搬速度を測定したところ、いたるところ１ナノ秒当たり１７．５ｃｍ以上であった。この多層配線板にフィールドプログラマブルゲートアレイチップ、ダンピング抵抗、およびキャパシタを搭載した後樹脂封止して電子装置とした。この電子装置を基準クロックが１００メガヘルツであるディジタル回路基板に搭載したところ問題なく動作した。このディジタル回路基板を６０℃、相対湿度９０％の条件で１０００時間加湿した後再び動作するかどうか調べたところ、問題なく動作した。
（比較例４）
実施例１５の多層配線板の代わりに通常の銅張積層板用エポキシ樹脂を絶縁樹脂とする多層配線板を用いたところ、ＴＤＲにより電気信号伝搬速度が最も大きい場所でも１ナノ秒当たり１５．０ｃｍであることがわかった。実施例１５と同じ素子を用いて電子装置を作成し、基準クロック１００メガヘルツの動作試験を行ったが正常に動作しなかった。基準クロックを７０メガヘルツに下げたところ動作した。このディジタル回路基板を６０℃、相対湿度９０％の条件で１０００時間加湿した後再び動作するかどうか調べたところ、正常に動作しなかった。
産業上の利用可能性
本発明の多層配線板用熱硬化性樹脂付金属箔により、積層ビルドアップ工法による特性インピーダンスの安定した高性能な多層配線板が製造できる。本発明の製造方法により、優れた品質のポリフェニレンエーテル樹脂付金属箔が製造できる。本発明の樹脂付金属箔には安価な樹脂面保護シートを圧着することができ、保管および取り扱い性に優れた樹脂付金属箔として利用できる。本発明の多層配線板は特性インピーダンスが安定し電気的に優れた特性を有するので、従来にない高性能な高速ディジタル回路および高周波回路を製造することができる。本発明の電子装置は、従来にない高速動作、高周波動作が可能な優れた装置である。

Claims (13)

  1. 金属箔の片面に比誘電率が１メガヘルツ以上の周波数領域で３．３以下の熱硬化性樹脂の膜を有し、樹脂フロー量が１％以上５０％以下であることを特徴とする逐次多層配線板用の樹脂付金属箔。
  2. 金属箔の片面に比誘電率が１メガヘルツ以上の周波数領域で３．３以下の熱硬化性樹脂の膜を有し、樹脂フロー量が５％以上５０％以下であることを特徴とする逐次多層配線板用の樹脂付金属箔。
  3. 請求の範囲第１項または請求の範囲第２項の逐次多層配線板用樹脂付金属箔のうち、熱硬化性樹脂が無機充填材を含んでなることを特徴とする逐次多層配線板用の樹脂付金属箔。
  4. 請求の範囲第１項、請求の範囲第２項または請求の範囲第３項の逐次多層配線板用の樹脂付金属箔のうち、熱硬化性樹脂が硬化されたときガラス転移温度が１８０℃以上であることを特徴とする逐次多層配線板用の樹脂付金属箔。
  5. 請求の範囲第１項、請求の範囲第２項、請求の範囲第３項または請求の範囲第４項の逐次多層配線板用の樹脂付金属箔のうち、熱硬化性樹脂が熱硬化性ポリフェニレンエーテル樹脂であることを特徴とする逐次多層配線板用の樹脂付金属箔。
  6. 請求の範囲第５項の逐次多層配線板用の樹脂付金属箔において、熱硬化性樹脂がポリスチレン系重合体を含む熱硬化性ポリフェニレンエーテル樹脂であることを特徴とする逐次多層配線板用の樹脂付金属箔。
  7. 熱硬化性ポリフェニレンエーテル樹脂と溶剤からなる樹脂ワニスを金属箔に塗布し、得られた塗布膜を乾燥するにあたって、溶剤の蒸発速度が０．１０ｇ／（ｃｍ2・分）以下となる条件下で乾燥することを特徴とする請求の範囲第５項または請求の範囲第６項の逐次多層配線板用の樹脂付金属箔の製造方法。
  8. 熱硬化性ポリフェニレンエーテル樹脂と溶剤からなる樹脂ワニスを金属箔に塗布し、得られた塗布膜を乾燥するにあたって、熱硬化性樹脂の塗布膜の残存溶媒濃度が２０００００ｐｐｍに達するまでの溶剤の蒸発速度が０．１０ｇ／（ｃｍ2・分）以下となる条件下で乾燥することを特徴とする請求の範囲第５項または請求の範囲第６項の逐次多層配線板用の樹脂付金属箔の製造方法。
  9. 請求の範囲第５項または請求の範囲第６項の逐次多層配線板用の樹脂付金属箔の製造方法において、熱硬化性ポリフェニレンエーテル樹脂を実質的に分解させない条件下で溶融、押し出しすることを特徴とする逐次多層配線板用の樹脂付金属箔の製造方法。
  10. 容易に剥離可能な樹脂面保護シートを有することを特徴とする請求の範囲第１項〜第６項の何れか一項に記載の逐次多層配線板用の樹脂付金属箔。
  11. 請求の範囲第１項、請求の範囲第２項、請求の範囲第３項、請求の範囲第４項または請求の範囲第５項の逐次多層配線板用の樹脂付金属箔を逐次に積層することにより配線層を形成したことを特徴とする逐次多層配線板。
  12. 請求の範囲第１２項の逐次多層配線板に配線手段を用いて電子素子を接続したことを特徴とする電子装置。
  13. 電気信号の伝搬速度が１ナノ秒当たり１６．５ｃｍ以上であり、かつ耐熱温度が１８０℃以上である請求の範囲第１２項の逐次多層配線板と電子素子からなる請求の範囲第１３項の電子装置。
JP50039798A 1996-06-07 1996-12-19 多層配線板用樹脂付金属箔、その製造方法、多層配線板、および電子装置 Expired - Lifetime JP3676379B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP14534896 1996-06-07
JP17957996 1996-07-09
PCT/JP1996/003712 WO1997047165A1 (fr) 1996-06-07 1996-12-19 Feuille de metal porteuse de resine pour tableau de cablage multicouche, procede de fabrication de cette feuille, tableau de cablage multicouche, et dispositif electronique

Publications (1)

Publication Number Publication Date
JP3676379B2 true JP3676379B2 (ja) 2005-07-27

Family

ID=26476502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50039798A Expired - Lifetime JP3676379B2 (ja) 1996-06-07 1996-12-19 多層配線板用樹脂付金属箔、その製造方法、多層配線板、および電子装置

Country Status (6)

Country Link
US (1) US6254971B1 (ja)
EP (1) EP0957664B1 (ja)
JP (1) JP3676379B2 (ja)
KR (1) KR100280911B1 (ja)
DE (1) DE69629061T2 (ja)
WO (1) WO1997047165A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013098393A (ja) * 2011-11-01 2013-05-20 Fujitsu Ltd 電子装置の製造方法

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6898180B2 (en) 1999-06-08 2005-05-24 Nokia Corporation Connection admission in a communications network
EP2028915A1 (en) * 1999-08-12 2009-02-25 Ibiden Co., Ltd. Multilayer printed wiring board, solder resist composition, method for manufacturing multilayer printed wiring board, and semiconductor device
US6871396B2 (en) * 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
JP2002033581A (ja) * 2000-07-13 2002-01-31 Mitsui Mining & Smelting Co Ltd 銅張積層板の製造方法
KR20020018078A (ko) * 2000-08-28 2002-03-07 나카히로 마오미 방향족 폴리이미드 필름에서의 관통홀 제조 방법
JP2002093853A (ja) * 2000-09-07 2002-03-29 Internatl Business Mach Corp <Ibm> プリント配線板およびフリップチップ実装方法
JP4529262B2 (ja) * 2000-09-14 2010-08-25 ソニー株式会社 高周波モジュール装置及びその製造方法
JP2002111222A (ja) * 2000-10-02 2002-04-12 Matsushita Electric Ind Co Ltd 多層基板
EP1481796B1 (en) 2002-03-05 2015-08-19 Hitachi Chemical Co., Ltd. Metal foil with resin and metal-clad laminate, and printed wiring board using the same and method for production thereof
US6734259B1 (en) * 2002-10-24 2004-05-11 International Business Machines Corporation Resin composition with a polymerizing agent and method of manufacturing prepreg and other laminate structures therefrom
US7023084B2 (en) * 2003-03-18 2006-04-04 Sumitomo Metal (Smi) Electronics Devices Inc. Plastic packaging with high heat dissipation and method for the same
US8414962B2 (en) 2005-10-28 2013-04-09 The Penn State Research Foundation Microcontact printed thin film capacitors
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
WO2009037332A1 (en) * 2007-09-20 2009-03-26 Agfa-Gevaert N.V. Security laminates with interlaminated transparent embossed polymer hologram
EP2042576A1 (en) * 2007-09-20 2009-04-01 Agfa-Gevaert Security laminates with interlaminated transparent embossed polymer hologram.
TWI611922B (zh) * 2008-03-25 2018-01-21 Ajinomoto Co., Inc. 絕緣樹脂薄片及使用該絕緣樹脂薄片的多層印刷電路板之製造方法
US20100320743A1 (en) * 2008-04-01 2010-12-23 Agfa-Gevaert Security laminate having a security feature
CN102256789A (zh) * 2008-04-01 2011-11-23 爱克发-格法特公司 生产安全层压材料的层压方法
CN101990497A (zh) * 2008-04-01 2011-03-23 爱克发-格法特公司 具有可通过触摸察觉的安全性特征的安全性层压板
JP2009283739A (ja) * 2008-05-23 2009-12-03 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
EP2181858A1 (en) * 2008-11-04 2010-05-05 Agfa-Gevaert N.V. Security document and methods of producing it
EP2199100A1 (en) * 2008-12-22 2010-06-23 Agfa-Gevaert N.V. Security laminates for security documents.
US20110052473A1 (en) * 2009-08-25 2011-03-03 Tdk Corporation Method of manufacturing active material
JP5444944B2 (ja) * 2009-08-25 2014-03-19 Ｔｄｋ株式会社 活物質及び活物質の製造方法
JP5482062B2 (ja) * 2009-09-29 2014-04-23 Ｔｄｋ株式会社 薄膜コンデンサ及び薄膜コンデンサの製造方法
EP2332738B1 (en) 2009-12-10 2012-07-04 Agfa-Gevaert Security document with security feature on edge
PL2335937T3 (pl) 2009-12-18 2013-06-28 Agfa Gevaert Znakowalna laserowo folia zabezpieczająca
EP2335938B1 (en) 2009-12-18 2013-02-20 Agfa-Gevaert Laser markable security film
KR101328235B1 (ko) * 2010-05-07 2013-11-14 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 인쇄 회로용 동박
CN102371649A (zh) * 2010-08-19 2012-03-14 鸿富锦精密工业（深圳）有限公司 金属与树脂的复合体的制造方法
US20120090883A1 (en) * 2010-10-13 2012-04-19 Qualcomm Incorporated Method and Apparatus for Improving Substrate Warpage
US9076600B2 (en) 2012-03-27 2015-07-07 Tdk Corporation Thin film capacitor
US9030800B2 (en) 2012-03-29 2015-05-12 Tdk Corporation Thin film capacitor
WO2014046014A1 (ja) * 2012-09-20 2014-03-27 株式会社クラレ 回路基板およびその製造方法
JP5874697B2 (ja) * 2013-08-28 2016-03-02 株式会社デンソー 多層プリント基板およびその製造方法
US11437304B2 (en) * 2014-11-06 2022-09-06 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
JP6520085B2 (ja) 2014-12-05 2019-05-29 Tdk株式会社 薄膜キャパシタ
WO2016201076A1 (en) 2015-06-09 2016-12-15 Rogers Corporation Circuit materials and articles formed therefrom
KR102411998B1 (ko) * 2015-06-25 2022-06-22 삼성전기주식회사 회로 기판 및 그 제조방법
EP3502150A4 (en) * 2016-08-22 2020-01-22 Osaka Soda Co., Ltd. PHOTOSETTING RESIN COMPOSITION, INK AND COATING MATERIAL
US10993333B2 (en) * 2017-07-15 2021-04-27 Sanmina Corporation Methods of manufacturing ultra thin dielectric printed circuit boards with thin laminates
JP2020083931A (ja) * 2018-11-16 2020-06-04 利昌工業株式会社 樹脂組成物、プリプレグ、および、積層板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6025296A (ja) * 1983-07-22 1985-02-08 三菱瓦斯化学株式会社 多層板の製法
JPS6142872U (ja) * 1984-08-22 1986-03-19 カシオ計算機株式会社 フレキシブル回路基板
JPH0686534B2 (ja) * 1985-10-31 1994-11-02 三井東圧化学株式会社 フレキシブルプリント回路基板の製造法
JPH0653261B2 (ja) * 1988-12-13 1994-07-20 日本ジーイープラスチックス株式会社 耐低温衝撃性を有する塗装された樹脂成形品及びそのような樹脂成形品の塗装方法
JPH0716089B2 (ja) * 1989-08-25 1995-02-22 松下電工株式会社 電気用積層板
JPH03165596A (ja) * 1989-11-25 1991-07-17 Matsushita Electric Works Ltd 多層積層板
JPH03166935A (ja) * 1989-11-25 1991-07-18 Matsushita Electric Works Ltd 積層板
JPH0491940A (ja) * 1990-08-07 1992-03-25 Dainippon Printing Co Ltd 金属箔積層フィルム
CN1036402C (zh) * 1991-01-11 1997-11-12 旭化成工业株式会社 可固化的聚苯氧树脂组合物及由它制成的薄膜
JP3166935B2 (ja) 1992-03-26 2001-05-14 株式会社リコー 復号処理方法および装置
JPH06232553A (ja) * 1993-01-29 1994-08-19 Hitachi Chem Co Ltd 積層用片面フレキシブル銅張板
JP3516473B2 (ja) * 1993-12-28 2004-04-05 新日鐵化学株式会社 プリント基板用耐熱性接着剤フィルム
JP3165596B2 (ja) 1994-08-31 2001-05-14 シャープ株式会社 空気調和機の人体検知方法
WO1996037915A1 (en) * 1995-05-26 1996-11-28 Sheldahl, Inc. Adherent film with low thermal impedance and high electrical impedance used in an electronic assembly with a heat sink
US5928767A (en) * 1995-06-07 1999-07-27 Dexter Corporation Conductive film composite

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013098393A (ja) * 2011-11-01 2013-05-20 Fujitsu Ltd 電子装置の製造方法

Also Published As

Publication number Publication date
EP0957664B1 (en) 2003-07-09
DE69629061D1 (de) 2003-08-14
KR100280911B1 (ko) 2001-02-01
EP0957664A1 (en) 1999-11-17
WO1997047165A1 (fr) 1997-12-11
US6254971B1 (en) 2001-07-03
KR20000016429A (ko) 2000-03-25
DE69629061T2 (de) 2004-05-13
EP0957664A4 (ja) 1999-11-17

Similar Documents

Publication Publication Date Title
JP3676379B2 (ja) 多層配線板用樹脂付金属箔、その製造方法、多層配線板、および電子装置
JP3745653B2 (ja) ポリマー／セラミック複合電子基板
US7164197B2 (en) Dielectric composite material
US6881293B2 (en) Process for producing a multi-layer printer wiring board
US6500529B1 (en) Low signal loss bonding ply for multilayer circuit boards
KR20190090031A (ko) 개선된 열 전도율을 갖는 유전체층
KR102433141B1 (ko) 인터포져 층과 전도성 페이스트를 사용하는 다층 회로 기판
US20150296614A1 (en) Crosslinked fluoropolymer circuit materials, circuit laminates, and methods of manufacture thereof
JP5263297B2 (ja) Ｒｆタグ及びその製造方法
JP2011132507A (ja) エポキシ樹脂組成物
JP3514647B2 (ja) 多層プリント配線板およびその製造方法
EP1408726B1 (en) Method of manufacturing a printed wiring board
EP3589093A1 (en) Multi-layer wiring substrate and semiconductor device
JP4433651B2 (ja) 高レーザ加工性絶縁樹脂材料、高レーザ加工性プリプレグ及び高レーザ加工性金属張積層板
JP2005353781A (ja) 多層配線基板用導電性ペースト組成物
JP3236812B2 (ja) 多層配線基板
JPH06322157A (ja) 層間接着用高誘電率プリプレグ
CN1224567A (zh) 多层布线板用带有树脂的金属箔、其制造方法、多层布线板及电子装置
JPH10335834A (ja) 多層配線基板
JP2000013031A (ja) 多層プリント配線板の製造方法
TW449614B (en) Resin-carrying metal foil for multilayered wiring board, process for manufacturing the same, multilayered wiring board, and electronic device
JP2005050860A (ja) 多孔質配線板及びそれを用いた電子部品
JP2001015877A (ja) 金属ベースプリント配線板および金属ベース多層プリント配線板並びにその製造方法
JPH11150366A (ja) 逐次多層配線板の製造方法
JPH10178275A (ja) 多層配線板用複合シート

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20031216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050428

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080513

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100513

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100513

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100513

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110513

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110513

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120513

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120513

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130513

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130513

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 9

EXPY Cancellation because of completion of term