JP3674052B2 - Icウェハおよびそれを用いたバーンイン方法 - Google Patents
Icウェハおよびそれを用いたバーンイン方法 Download PDFInfo
- Publication number
- JP3674052B2 JP3674052B2 JP16183594A JP16183594A JP3674052B2 JP 3674052 B2 JP3674052 B2 JP 3674052B2 JP 16183594 A JP16183594 A JP 16183594A JP 16183594 A JP16183594 A JP 16183594A JP 3674052 B2 JP3674052 B2 JP 3674052B2
- Authority
- JP
- Japan
- Prior art keywords
- burn
- pad
- chips
- ground
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【産業上の利用分野】
本発明は、ウェハー状態でバーンインするためのICウェハおよびそれを用いたバーンイン方法に関する。
【0002】
【従来の技術】
従来、ICチップに対するバーンイン(ウェハ状態のICチップに対して温度と電圧によるストレスを意図的に与えて初期故障を除くようにすること)のスクリーニング試験は、同一ウエハ上に形成された多数のICチップ毎にプローブピンを立てて電力を供給して試験をする方法、あるいは各ICチップ毎にスクライビングを施した後にパッケージングを施して、その後にリードピンから電力を供給してスクリーニング試験をする方法がとられている。
【0003】
しかしながら、このようにICチップ毎に行う方法は、手数が複雑であり、しかも試験工数を多く取る。
これに対し、ウェハー状態の複数のICチップに同時にバーンインするようにしたものが、特開平6ー69298号公報等に記載されている。このものにおいては、各ICチップに電源線、接地線等の配線を行い、全ICチップに並列に電源を供給して、同時にバーンインするようにしたものである。
【0004】
【発明が解決しようとする課題】
しかしながら、そのように全ICチップに並列に電源を供給する場合、配線抵抗が高いかまたは個々のICチップの消費電流が多いと、場合によってはICウェハのコネクタとの接触部分から見て1番近いICチップと1番遠いICチップで数ボルトの電圧降下が発生し、全ICチップに同一条件でバーンインを行うことができなくなるという問題がある。
【0005】
例えば、1番近いICチップと1番遠いICチップ間に配線の抵抗およびそれに流れる電流から2〜3Vの電圧降下が生じたとすると、その配線には他に十数チップから数十チップが接続されるため、その電圧降下はかなり大きくなり、遠い部分のICチップに対してはバーンインができなくなる。
本発明は上記問題に鑑みてなされたもので、ICチップ全体に対して十分な電源供給を行い、複数のICチップの同時バーンインを確実に行えるようにすることを目的とする。
【0006】
【課題を解決するための手段】
本発明は上記目的を達成するため、請求項1に記載の発明においては、ウェハ基板(10)に形成された複数のICチップ(4)と、前記複数のICチップ(4)の表面に形成された保護膜(12)と、前記複数のICチップ(4)のそれぞれの保護膜(12)を含む領域上に形成され、前記複数のICチップ(4)のそれぞれにバーンイン用の電圧を同時に印加するための配線パターン(2a、3a)とを備え、前記複数のICチップ(4)のそれぞれの保護膜を含む領域上に形成された配線パターン(2a、3a)は、電源線(2a)とグランド線(3a)の2本のみであり、前記複数のICチップ(4)のそれぞれは、内部に形成された回路素子に電源供給を行うための電源パッド(5)およびグランドパッド(5a)を有しており、前記複数のICチップ(4)のそれぞれにおいて、前記電源パッド(5)と電気的に接続される第1のバーンイン専用パッド(6)および前記グランドパッド(5a)と電気的に接続される第2のバーンイン専用パッド(6a)が前記ウェハ基板(10)上に形成され、前記保護膜(12)に形成されたコンタクト穴(9)により、前記電源線(2a)と前記第1のバーンイン専用パッド(6)および前記グランド線(3a)と前記第2のバーンイン専用パッド(6a)が電気的に接続されており、前記電源線(2a)は前記第1のバーンイン専用パッド(6)を完全に覆う幅で形成され、前記グランド線(3a)は前記第2のバーンイン専用パッド(6a)を完全に覆う幅で形成されていることを特徴としている。
【0007】
請求項2に記載の発明では、請求項1に記載の発明において、前記電源線(2a)とグランド線(3a)は、前記ウェハ基板(10)上の所定領域に形成された電源入力端子(2)とグランド端子(3)にそれぞれが接続されていることを特徴としている。
【0008】
請求項3に記載の発明では、請求項1又は2に記載の発明において、前記複数のICチップ(4)のそれぞれは、前記配線パターン(2a、3a)からのバーンイン用の電圧を受けてバーンインを行うバーンイン回路(200)を有し、このバーンイン回路(200)は、リセット信号を出力するパワーオンリセット回路(23)を備え、前記リセット信号の出力後に前記バーンインを開始することを特徴としている。
請求項4に記載の発明では、請求項3に記載の発明において、前記バーンイン回路(200)は、前記バーンイン用の電圧の供給とは別に前記電源線(2a)から前記保護膜(12)に形成されたコンタクト穴を介し入力された信号と、前記パワーオンリセット回路(23)からの前記リセット信号の出力後の信号とのアンド論理をとるアンドゲート(24)を有し、このアンドゲート(24)から出力される信号により前記バーンインを開始することを特徴とする。
【0009】
請求項5に記載の発明においては、内部に形成された回路素子に電源供給を行うための電源パッド(5)およびグランドパッド(5a)を有するICチップ(4)がウェハ基板(10)に複数形成され、それぞれのICチップ(4)において、前記電源パッド(5)と電気的に接続される第1のバーンイン専用パッド(6)および前記グランドパッド(5a)と電気的に接続される第2のバーンイン専用パッド(6a)が前記ウェハ基板(10)上に形成されたICウェハ(1)を用意する工程と、前記複数のICチップ(4)の表面に保護膜(12)を形成する工程と、前記複数のICチップ(4)のそれぞれの保護膜(12)を含む領域上に、前記複数のICチップ(4)のそれぞれにバーンイン用の電圧を同時に印加するための配線パターン(2a、3a)を形成する工程と、前記配線パターン(2a、3a)に電圧を印加して前記複数のICチップ(4)のバーンインを同時に行う工程とを有し、前記配線パターン(2a、3a)を形成する工程は、前記複数のICチップ(4)のそれぞれの保護膜(12)を含む領域上に形成する配線パターン(2a、3a)として、電源線(3a)とグランド線(3a)の2本のみを形成する工程であり、前記配線パターン(2a、3a)を形成する工程は、前記複数のICチップ(4)のそれぞれにおいて、前記電源線(5)と前記第1のバーンイン専用パッド(6)および前記グランド線(5a)と前記第2のバーンイン専用パッド(6a)が電気的に接続されるようにするためのコンタクト穴(9)を前記保護膜(12)に形成する工程を含み、前記電源線(5)を前記第1のバーンイン専用パッド(6)を完全に覆う幅で形成し、前記グランド線(5a)を前記第2のバーンイン専用パッド(6a)を完全に覆う幅で形成することを特徴としている。
【0011】
請求項6に記載の発明では、請求項5に記載の発明において、前記バーンインを行った後、前記配線パターン(2a、3a)を除去する工程を有することを特徴としている。
なお、上記各手段のカッコ内の符号は、後述する実施例記載の具体的手段との
対応関係を示すものである。
【0012】
【発明の作用効果】
請求項1乃至4に記載の発明においては、表面に保護膜が形成された複数のICチップのそれぞれの保護膜を含む領域上に、複数のICチップのそれぞれにバーンイン用の電圧を同時に印加するための配線パターンが形成されている。また、複数のICチップのそれぞれの保護膜を含む領域上に形成された配線パターンを、電源線とグランド線の2本のみとしている。従って、複数のICチップの表面に形成される保護膜の領域を利用しバーンイン用の配線パターンとして電源線とグランド線の2本のみを形成しているから、太い配線パターンを形成でき、電源配線の抵抗を極めて低く設定できる。その結果、1番近いICチップと1番遠いICチップ間の電圧降下を低く抑えることができ、複数のICチップ全体に対して十分な電源供給を行い、それらの同時バーンインを確実に行うことができる。
【0013】
また、請求項5、6に記載の発明においては、上記したようなICウェハを用いてバーンインを行うことができる。
【0014】
【実施例】
以下、本発明を図に示す実施例について説明する。
図1はバーンイン専用加工を施したICウェハをパターン面から見た図、図2は図1中のA部の拡大図である。
ICウェハ1には、同一の半導体基板(ウェハ基板)上にIC素子が形成された多数のICチップ4が形成されており、このICウェハ1上に電力入力端子を構成する電源パッド2およびグランド端子を構成するグランドパッド3が形成されている。各ICチップ4上には、電源パッド2、グランドパッド3と接続される電源線2a、グランド線3aが形成されている。これらの電源パッド2、グランドパッド3、電源線2a、グランド線3aはAlパターンとして形成されている。
【0015】
図3は図2中のB部の拡大図、図4は図3のC−C’部の断面図である。
ウェハ基板10にはMOSトランジスタ等の回路素子が形成されており、この回路素子はICチップ用電源パッド5からAl配線8を介して電源供給を受けるように構成されている。また、ウェハ基板10上には、バーンイン専用パッド6およびヒューズ7が形成されており、バーンイン専用パッド6はICチップ用電源パッド5とヒューズ7を介して電気的に接続されている。
【0016】
また、それらの上には、第1の保護膜としての窒化膜11、第2の保護膜としてのポリイミド膜(以下、PIQという)12が形成されている。
PIQ12にはバーンイン用のコンタクト穴9が形成されており、このコンタクト穴9のバーンイン専用パッド6上に電源線2aが形成されている。この電源線2a、およびバーンイン専用パッド6のうちのPIQ12にて覆われていない部分は、バーンイン後エッチング除去される。この後、ICチップ用電源パッド5上のPIQ12にコンタクト穴が形成され、これにICチップ4の通常動作用の電極が形成される。
【0017】
なお、図3、図4はICチップ4の電源側を示すものであるが、グランド側においても同様の構成であり、この場合にはバーンイン専用パッド上にグランド線3aが形成されている。
上記構成によれば、同一の半導体基板上に形成された多数のICチップ4に、少なくとも並列に電力を供給する電源線2aおよびグランド線3aの配線パターンがICウェハ4の保護膜上に形成されている。従って、チップサイズのほぼ2分の1の幅といった太い配線パターンを形成でき、また膜厚もICウェハの配線パターンの膜厚に制限されず自由に設定できるため、電源配線の抵抗を極めて低く設定できる。このため、1番近いICチップと1番遠いICチップ間の電圧降下を低く抑えることができ、複数のICチップ全体に対して十分な電源供給を行い、それらの同時バーンインを確実に行うことができる。
【0018】
上記のICウェハ1を用いてバーンインを行う場合には、図5に示す装置により行う。
この図5において、上記バーンイン専用加工を施したICウエハ1は、ハウジング13に複数枚セッティングされる。ハウジング13の各ICウェハ収納部分の上下には、電源コネクタ17とグランドコネクタ18が設けられており、ハウジング13にICウェハ1がセッティングされることにより、各ICウェハ1上の電源パッド2、グランドパッド3が、電源コネクタ17とグランドコネクタ18と接触するように構成されている。
【0019】
従って、給電装置14からの電源が、電源配線15、グランド配線16、ハウジング13の電源コネクタ17、グランドコネクタ18を介し、複数枚のICウェハに同時に供給され、バーンインが行われる。
また、それぞれのICチップ4内には、図6に示すように、MOSトランジスタ等の回路素子100とともに、バーンインを行うためのバーンイン専用回路200が形成されている。このバーンイン専用回路200は、ICチップ4上に形成された電源線2a、グランド線3aにより、それぞれのバーンイン専用パッド6、6aを介して電源供給を受けて作動状態になり、バーンインを行うものである。また、回路素子100へは、バーンイン専用パッド6、ヒューズ7、ICチップ用電源パッド5を介して電源供給される。なお、回路素子100のグランド側は、ICチップ用グランドパッド5a、バーンイン専用パッド6aを介し、グランド線3aと接続されている。
【0020】
従って、このバーンイン専用回路200には、バーンイン時には電源線2a、グランド線3aよりバーンイン専用パッド6、6aを介して電源供給を受け、また通常の作動時には、ICチップ用電源パッド5、ICチップ用グランドパッド5aから電源供給を受けるようになっている。
また、バーンイン専用回路200には、ICチップ4の所定の箇所に設けられたコンタクトホールを介しバーンイン専用パッド6bが形成されており、電源線2aよりバーンイン専用パッド6bを介して電気的に接続されている。この電気接続は、後述するようにバーンイン後に電源線2aがエッチング除去されるため、その時点でオープン状態となる。
【0021】
このバーンイン専用回路200の具体的な構成を図7に示す。
バーンイン専用回路200は、発振回路20、分周回路21、プログラマブルロジックアレイ回路(PLA)22等から構成されている。バーンイン時に、電源線2a、グランド線3aより電源供給を受けると、このバーンイン専用回路200が動作を開始し、パワーオンリセット回路(POR)23からリセット信号(一定時間ローレベルの信号)が出力される。このリセット信号出力後のハイレベル信号および電源線2aからバーンイン専用パッド6bを介した信号のアンド論理により、ANDゲート24よりハイレベル信号が出力され、発振回路20が発振作動する。
【0022】
この発振回路20からの発振出力を分周回路21にて分周し、この分周出力がPLA22に入力される。PLA22は、分周回路21からの分周出力によりクロック信号(CLK)とテスト信号(TEST)を、トライステートバッファ(バーンイン時にはANDゲート24からのハイレベル信号により信号通過状態となっている)25を介し出力する。
【0023】
これらの信号はICチップ4内の各素子に至る信号線(図に示す保護回路30a、30bとNOTゲート30c、30dのそれぞれの間)より信号入力される。ICチップ4内の各素子は、テスト信号を受けてテストモードに入り、クロック信号を受けてテスト動作を行う。この種のテスト動作については従来周知のことであるので、その説明を省略する。なお、テストのための信号としては、上記に加えて他のテスト用信号を用いるようにしてもよい。
【0024】
また、バーンイン終了後は、後述するように電源線2aが除去されるため、バーンイン専用パッド6bを介した電気接続がなくなる。従って、通常のICチップ4の動作時に電源供給されても、ANDゲート24の出力がローレベルになるため、発振回路20は発振動作を行わない。また、またトライステートバッファ25はハイインピーダンス状態になるため、通常動作時にはバーンイン専用回路200はICチップ4内の回路素子100と分離される。
【0025】
次に、バーンインを行う手順について説明する。図8にその手順を示す。
まず、ウェハ基板10に素子を形成し、ICチップ用電源パッド5、バーンイン専用パッド6、ヒューズ7および第1の窒化膜11等を形成した状態のICウェハ1を用意する。そして、このICウェハ1に対してウェハ検査を行う。このウェハ検査は、通常行われるものであり、この検査にて不良チップとされたものについては、ヒューズ7をレーザカッター、レーザートリミング等で切断しておく。従って、このウェハ検査にて良品とされたチップに対してのみバーインが行われることになる。なお、保護膜が1層のみのICチップの場合には、保護膜なしの状態にて上記ウェハ検査が行われる。
【0026】
次に、第2の保護膜としてのPIQ12を形成し、バーンイン専用パッド6に対するコンタクト9の孔開けを行う。この孔開けは、マスキング、露光、エッチングの工程により行う。そして、Alを全面に蒸着し、マスキング、露光、エッチングの工程を行い、電源パッド2、グランドパッド3、電源線2a、グランド線3aのAl配線パターンを形成する。
【0027】
この状態のICウェハを図5に示すハウジング13にセッティングして上述したバーンインを行う。すなわち、ハウジング13にICウェハ1をセッティングすることにより、給電装置14から、電源配線15、グランド配線16、電源コネクタ17、グランドコネクタ18を介し、各ICウェハに電源供給される。この状態で恒温槽(120°C〜150°C)にハウジング13を入れバーンインを行う。また、このバーンインにおいて、各ICチップ4に印加する電圧は、5V作動のICチップに対し、例えば6〜9Vの電圧である。
【0028】
このバーンインにおいて、消費電流が多い不良チップが含まれているとその不良チップに電流が集中し、過大電流によってその不良チップのヒューズ7が溶断される。
バーンイン終了後に、上記Alのパターンである電源パッド2、グランドパッド3、電源線2a、グランド線3aをエッチングで除去する。その際バーンイン専用パッド6、6a、6bはAlにて形成されているため、PIQ12にて覆われていない部分も同時に除去される。
【0029】
次に、ICチップ用電源パッド5、5aに対するコンタクト穴を開け、このコンタクト穴からテスタ検査を行い不良チップを選別する。不良チップに対してはインキング等を行い除去する。その後、ダイシングを施し、良品チップのみを組み付ける。
なお、バーンイン専用パッド6、6aは、ICチップ用電源パッド5、グランドパッド5aのそれぞれに対して設けられている。これは、バーンイン専用パッド6、6aを設けずにICチップ用電源パッド5、グランドパッド5aに対して孔開けを行い配線パターン2a、3aを形成すると、バーンイン後にエッチング等で配線パターン2a、3aを除去する際に、一緒にICチップ用電源パッド5、グランドパッド5aが除去されてしまい、製品へのボンディングが不可になるのを防ぐためである。従って、配線パターン2a、3aのみを選択的に除去できる場合には、バーンイン専用パッド6、6aを設ける必要はない。
【0030】
また、電源パッド2、グランドパッド3、電源線2a、グランド線3aのAl配線パターンおよびバーンイン専用パッド6、6a、6bは、製品としてじゃまにならなければエッチング除去せずにそのまま残しておいてもよい。但し、バーンイン後に、バーンイン専用回路200の動作を行わせないようにするため、電源線2aからバーンイン専用パッド6aに至る線については除去もしくは切断しておく必要がある。
【0031】
また、配線パターン2a、3aの形成は、金属導体の蒸着、マスキング、露光、エッチングの各工程を順次行うホトエッチングが用いられる。しかし、該方法に限らず陽極酸化法、リフトオフ法、プラズマエッチング法等を用いて形成するようにしてもよい。また、金属導体としてはAl−Si、Auその他ICチップを作成する場合の配線パターンと同一材料を用いるとができる。さらに、配線パターン材料として金属箔パターンを貼り付けて形成する方法や、導電性ペーストで形成する方法も使用しうる。この場合は、配線パターンの除去を有機溶剤等で除去できるため、マスキング、露光、エッチングの各工程は必要なくなる。
【図面の簡単な説明】
【図1】本発明の実施例を示す、バーンイン専用加工を施したICウェハをパターン面から見た図である。
【図2】図1中のA部の拡大図である。
【図3】図2中のB部の拡大図である。
【図4】図3のC−C’断面図である。
【図5】バーンインを行う装置の構成図である。
【図6】ICチップ内の電気的な構成を示す構成図である。
【図7】バーンイン専用回路の具体的構成を示す回路図である。
【図8】バーンインを行う手順を示す工程図である。
【符号の説明】
1 ICウェハ
2 電源パッド
2a 電源線
3 グランドパッド
3a グランド線
4 ICチップ
5 ICチップ用電源パッド
5a グランド用パッド
6、6a、6b バーンイン専用パッド
7 ヒューズ
9 コンタクト穴
10 ウェハ基板
12 保護膜としてのポリイミド膜
100 回路素子
200 バーンイン専用回路
Claims (6)
- ウェハ基板に形成された複数のICチップと、
前記複数のICチップの表面に形成された保護膜と、
前記複数のICチップのそれぞれの保護膜を含む領域上に形成され、前記複数のICチップのそれぞれにバーンイン用の電圧を同時に印加するための配線パターンとを備え、
前記複数のICチップのそれぞれの保護膜を含む領域上に形成された配線パターンは、電源線とグランド線の2本のみであり、
前記複数のICチップのそれぞれは、内部に形成された回路素子に電源供給を行うための電源パッドおよびグランドパッドを有しており、
前記複数のICチップのそれぞれにおいて、前記電源パッドと電気的に接続される第1のバーンイン専用パッドおよび前記グランドパッドと電気的に接続される第2のバーンイン専用パッドが前記ウェハ基板上に形成され、前記保護膜に形成されたコンタクト穴により、前記電源線と前記第1のバーンイン専用パッドおよび前記グランド線と前記第2のバーンイン専用パッドが電気的に接続されており、
前記電源線は前記第1のバーンイン専用パッドを完全に覆う幅で形成され、前記グランド線は前記第2のバーンイン専用パッドを完全に覆う幅で形成されていることを特徴とするICウェハ。 - 前記電源線とグランド線は、前記ウェハ基板上の所定領域に形成された電源入力端子とグランド端子にそれぞれ接続されていることを特徴とする請求項1に記載のICウェハ。
- 前記複数のICチップのそれぞれは、前記配線パターンからのバーンイン用の電圧を受けてバーンインを行うバーンイン回路を有し、このバーンイン回路は、リセット信号を出力するパワーオンリセット回路を備え、前記リセット信号の出力後に前記バーンインを開始することを特徴とする請求項1又は2に記載のICウェハ。
- 前記バーンイン回路は、前記バーンイン用の電圧の供給とは別に前記電源線から前記保護膜に形成されたコンタクト穴を介し入力された信号と、前記パワーオンリセット回路からの前記リセット信号の出力後の信号とのアンド論理をとるアンドゲートを有し、このアンドゲートから出力される信号により前記バーンインを開始することを特徴とする請求項3に記載のICウェハ。
- 内部に形成された回路素子に電源供給を行うための電源パッドおよびグランドパッドを有するICチップがウェハ基板に複数形成され、それぞれのICチップにおいて、前記電源パッドと電気的に接続される第1のバーンイン専用パッドおよび前記グランドパッドと電気的に接続される第2のバーンイン専用パッドが前記ウェハ基板上に形成されたICウェハを用意する工程と、
前記複数のICチップの表面に保護膜を形成する工程と、
前記複数のICチップのそれぞれの保護膜を含む領域上に、前記複数のICチップのそれぞれにバーンイン用の電圧を同時に印加するための配線パターンを形成する工程と、
前記配線パターンに電圧を印加して前記複数のICチップのバーンインを同時に行う工程とを有し、
前記配線パターンを形成する工程は、前記複数のICチップのそれぞれの保護膜を含む領域上に形成する配線パターンとして、電源線とグランド線の2本のみを形成する工程であり、
前記配線パターンを形成する工程は、前記複数のICチップのそれぞれにおいて、前記電源線と前記第1のバーンイン専用パッドおよび前記グランド線と前記第2のバーンイン専用パッドが電気的に接続されるようにするためのコンタクト穴を前記保護膜に形成する工程を含み、前記電源線を前記第1のバーンイン専用パッドを完全に覆う幅で形成し、前記グランド線を前記第2のバーンイン専用パッドを完全に覆う幅で形成することを特徴とするICウェハのバーンイン方法。 - 前記バーンインを行った後、前記配線パターンを除去する工程を有することを特徴とする請求項5に記載のICウェハのバーンイン方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16183594A JP3674052B2 (ja) | 1994-07-14 | 1994-07-14 | Icウェハおよびそれを用いたバーンイン方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16183594A JP3674052B2 (ja) | 1994-07-14 | 1994-07-14 | Icウェハおよびそれを用いたバーンイン方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0831889A JPH0831889A (ja) | 1996-02-02 |
JP3674052B2 true JP3674052B2 (ja) | 2005-07-20 |
Family
ID=15742840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16183594A Expired - Fee Related JP3674052B2 (ja) | 1994-07-14 | 1994-07-14 | Icウェハおよびそれを用いたバーンイン方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3674052B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112014003371T5 (de) | 2013-07-22 | 2016-04-07 | Murata Manufacturing Co., Ltd. | Oberflächenemitter-array |
-
1994
- 1994-07-14 JP JP16183594A patent/JP3674052B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0831889A (ja) | 1996-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100466984B1 (ko) | 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및 그것의 테스트 방법 | |
US6063640A (en) | Semiconductor wafer testing method with probe pin contact | |
US5378981A (en) | Method for testing a semiconductor device on a universal test circuit substrate | |
US7170091B2 (en) | Probe look ahead: testing parts not currently under a probehead | |
US5391892A (en) | Semiconductor wafers having test circuitry for individual dies | |
US6159826A (en) | Semiconductor wafer and fabrication method of a semiconductor chip | |
JP3689154B2 (ja) | 電子回路の製造方法、半導体材料ウエハー及び集積回路 | |
JP3443947B2 (ja) | バーンイン専用ウェハおよびそれを用いたバーンイン方法 | |
US5897193A (en) | Semiconductor wafer | |
JP3674052B2 (ja) | Icウェハおよびそれを用いたバーンイン方法 | |
JP2918397B2 (ja) | 半導体ウエハ及びその製造方法 | |
JP2000349130A (ja) | 半導体集積回路基板とその製造方法およびその特性チェック方法 | |
US6002267A (en) | In-line voltage plane tests for multi-chip modules | |
JP3495835B2 (ja) | 半導体集積回路装置及びその検査方法 | |
US20030094966A1 (en) | Method for testing electrical characteristics of bumps | |
JPH10199943A (ja) | 半導体集積回路装置の検査方法及びプローブカード | |
JPH065677A (ja) | 半導体装置 | |
JPH0555327A (ja) | 半導体素子のスクリーニング方法 | |
KR0151836B1 (ko) | 웨이퍼 레벨 번인 및 테스트 방법 | |
JPH11163067A (ja) | 半導体装置及びその製造方法 | |
KR100641471B1 (ko) | 반도체 소자의 입력 ic 구조 | |
JPH07263508A (ja) | バーイン試験用回路を有するウエハーおよびバーイン試験方法 | |
JP2972473B2 (ja) | 半導体装置 | |
JPH02266275A (ja) | 半導体装置の検査方法およびそれに用いられるテープペア | |
JPH0637159A (ja) | 半導体素子の選別方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050418 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080513 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |