JP3673463B2 - エラー訂正ｌｓｉ装置 - Google Patents
エラー訂正ｌｓｉ装置 Download PDFInfo
- Publication number
- JP3673463B2 JP3673463B2 JP2000340941A JP2000340941A JP3673463B2 JP 3673463 B2 JP3673463 B2 JP 3673463B2 JP 2000340941 A JP2000340941 A JP 2000340941A JP 2000340941 A JP2000340941 A JP 2000340941A JP 3673463 B2 JP3673463 B2 JP 3673463B2
- Authority
- JP
- Japan
- Prior art keywords
- error correction
- buffering
- buffer
- processing
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、エラー訂正ＬＳＩ内部にバッファを有し、バッファリング、エラー訂正、外部装置へのデータ転送を行うエラー訂正ＬＳＩ装置に関する。
【０００２】
【従来の技術】
従来、エラー訂正ＬＳＩ内部にバッファを有し、バッファリング、エラー訂正、外部装置へのデータ転送を行うエラー訂正ＬＳＩ装置は、その内部に大容量のバッファを搭載している。この理由としては、上記エラー訂正ＬＳＩ装置が高速バッファリング時において、バッファリング、エラー訂正、外部装置へのデータ転送という一連のデータ処理を行う際に、外部装置へのデータ転送処理が終了する前に、先行するバッファリングが有限な上記バッファを一巡してしまうのを防ぐためである。
【０００３】
以下、従来のエラー訂正ＬＳＩ装置について説明する。図６は、従来のエラー訂正ＬＳＩ装置を備えたＤＶＤプレーヤー装置の構成を示す図である。
図６において、上記ＤＶＤプレーヤー装置は、光ディスク６０８を回転させるスピンドルモータ６０１と、光ディスク６０８にレーザを当ててデータを読みとる光ピックアップ部６０２と、該光ピックアップ部６０２により読み取る位置決めを行うサーボモータ部６０３と、信号処理およびエラー訂正を行うエラー訂正ＬＳＩ装置ＯＤＣ（光ディスクコントローラ）６０４と、ＤＶＤプレーヤー装置のシステム全体の動作を制御するシステムコントローラ６０５と、ＭＰＥＧデコード処理などを行うバックエンド処理部６０６と、映像などを映し出すホスト６０７とから構成されるものであり、従来のエラー訂正ＬＳＩ装置ＯＤＣ６０４は、大容量バッファ６０９と、該バッファ６０９へデータのバッファリングを行うバッファリング処理部６１０と、上記バッファ６０９にバッファリングされたデータのエラー訂正を行うエラー訂正処理部６１１と、エラー訂正されたデータを外部装置へ転送するデータ転送処理部６１２とで構成されているものである。
【０００４】
また、バックエンド処理部６０６は、上記エラー訂正ＬＳＩ装置ＯＤＣ６０４から転送されたデータの保持などを行う大容量バッファ６１３と、ＭＰＥＧデコードを行うＡＶデコーダ６１４とで構成されるものである。
【０００５】
次に、以上のように構成されたＤＶＤプレーヤー装置における、エラー訂正ＬＳＩ装置ＯＤＣ６０４のデータ処理動作を、図７を参照しながら説明する。
図７は、従来のエラー訂正ＬＳＩ装置ＯＤＣにおける、一連のデータ処理のタイムチャートを示す図である。
【０００６】
まず、システムコントローラ６０５からバッファリングコマンドを受けたエラー訂正ＬＳＩ装置ＯＤＣ６０４は、バッファリング処理部６１０において、光ピックアップ部６０２を介して読み取った光ディスク６０８のデータを、大容量バッファ６０９へバッファリングする。そして、１ＥＣＣブロック分のバッファリングが終了すると、エラー訂正処理部６１１において、バッファリングデータのエラー訂正を行う。
【０００７】
次に、エラー訂正ＬＳＩ装置ＯＤＣ６０４は、システムコントローラ６０５からデータ転送コマンドを受け、データ転送処理部６１２において、エラー訂正を行ったデータを任意の時刻にバックエンド処理部６０６へ転送する。なおここでは、１ＥＣＣブロック分のエラー訂正処理終了後に、データを転送している。
【０００８】
そして、エラー訂正ＬＳＩ装置ＯＤＣ６０４からバックエンド処理部６０６に転送されたデータは、大容量バッファ６１３で保持され、ＡＶデコーダ６１４においてＭＰＥＧエンコードされた後、ホスト６０７へと出力される。
【０００９】
【発明が解決しようとする課題】
しかし、上記従来のエラー訂正ＬＳＩ装置６０４においては、上述した理由により内部に大容量バッファ６０９を搭載しているのでチップサイズが大きく、チップ価格も高くなるという問題があった。
【００１０】
また、上記従来のエラー訂正ＬＳＩ装置６０４においては、バッファリング処理、エラー訂正処理、外部機器へのデータ転送処理、という一連のデータ処理命令を、システムコントローラ６０５による複数コマンドで行うため、システムコントローラ６０５の負荷が高くなるという問題もあった。
【００１１】
本発明は、上記従来の問題点を解決するものであり、エラー訂正ＬＳＩ装置のバッファサイズを削減し、またシステムコントローラの負荷を低減するエラー訂正ＬＳＩ装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記課題を解決するため、本発明の請求項１記載のエラー訂正ＬＳＩ装置は、エラー訂正ＬＳＩ装置内部にバッファを有し、記録データを該バッファにバッファリングして、エラー訂正した後、外部装置に対してエラー訂正した上記記録データを転送するエラー訂正ＬＳＩ装置において、上記記録データのバッファリング処理、エラー訂正処理、及び外部装置へのデータ転送処理を、該データの１ＥＣＣブロック単位で管理する第１の管理手段と、上記記録データを上記バッファにバッファリングするバッファリング速度から算出されるバッファリング処理時間と、上記エラー訂正ＬＳＩ装置固有の速度から算出される、エラー訂正処理時間及び外部装置へのデータ転送処理時間とで、上記バッファを管理する第２の管理手段と、上記バッファリングされた記録データのセクタ単位で、上記バッファを管理する第３の管理手段を有し、上記第１の管理手段、及び第２の管理手段により、上記バッファの１ＥＣＣデータブロック分のバッファリング処理時間内に、１ＥＣＣブロック分のエラー訂正処理と、１ＥＣＣブロック分の外部装置へのデータ転送処理とが終了するか否かを判断し、可と判断された場合は、２ＥＣＣブロックバッファサイズでのバッファリング、エラー訂正、外部装置へのデータ転送を行い、不可と判断された場合は、上記第３の管理手段を用いて、１ＥＣＣブロックを細分化したセクタ単位で２ＥＣＣブロックバッファサイズでのバッファリング、エラー訂正、外部装置へのデータ転送を行う、ようにしたものである。
【００１４】
また、本発明の請求項２記載のエラー訂正ＬＳＩ装置は、請求項１記載のエラー訂正装置において、バッファリングを行うコマンドと、エラー訂正を行うコマンドと、外部装置へのデータ転送を行うコマンドとを一体化し、一つのコマンドで２ＥＣＣブロックバッファサイズでのバッファリング、エラー訂正、外部装置へのデータ転送を行う、ようにしたものである。
【００１５】
【発明の実施の形態】
（実施の形態１）
以下、本発明の実施の形態１について、図１から図３を参照しながら説明する。 図１は、本発明のエラー訂正ＬＳＩ装置を備えたＤＶＤプレーヤー装置の構成を示す図である。
【００１６】
図１において、ＤＶＤプレーヤー装置は、光ディスクを回転させるスピンドルモータ１０１、光ディスクにレーザを当ててデータを読みとる光ピックアップ部１０２、光ピックアップの位置決めを行うサーボモータ部１０３、信号処理およびエラー訂正を行うエラー訂正ＬＳＩ装置ＯＤＣ（光ディスクコントローラ）１０４、システム全体の動作を制御するシステムコントローラ１０５、ＭＰＥＧデコード処理などを行うバックエンド処理部１０６、映像などを映し出すホスト１０７、光ディスク１０８から構成される。
【００１７】
また、エラー訂正ＬＳＩ装置ＯＤＣ１０４は、２ＥＣＣブロック容量バッファ１０９、上記バッファ１０９へデータのバッファリングを行うバッファリング処理部１１０、バッファリングされたデータのエラー訂正を行うエラー訂正処理部１１１、エラー訂正されたデータを外部装置へ転送するデータ転送処理部１１２、バッファリング処理及び外部装置へのデータ転送処理を、上記記録データのＥＣＣブロック単位と、バッファリング処理、エラー訂正処理、及び外部装置への転送処理にかかる時間とにより管理するＥＣＣブロック・時間バッファ管理制御部１１３、バッファリング処理及び外部装置へのデータ転送処理を、上記記録データのセクタ単位で管理するセクタ単位バッファ管理制御部１１４から構成される。
【００１８】
バックエンド処理部１０６は、上記エラー訂正ＬＳＩ装置ＯＤＣ１０４から転送されたデータの保持などを行う大容量バッファ１１５、ＭＰＥＧデコードを行うＡＶデコーダ１１６から構成される。
【００１９】
以上のように構成されたＤＶＤプレーヤー装置に含まれる、本実施の形態１のエラー訂正ＬＳＩ装置ＯＤＣ１０４のデータ処理動作について、図２から図４を用いて説明する。図２は、ＥＣＣブロック・時間バッファ管理制御部によりバッファが管理され、２ＥＣＣブロック分のバッファでのバッファリング、エラー訂正、外部装置へのデータ転送処理が正常動作している時のタイミングチャートを示す図である。
【００２０】
このときのエラー訂正ＬＳＩ装置ＯＤＣ１０４の一連の処理動作について図２を用いて説明すると、システムコントローラ１０５からバッファリング、エラー訂正、外部装置へのデータ転送の一連処理を行うデータ処理コマンドを受けたエラー訂正ＬＳＩ装置ＯＤＣ１０４は、バッファリング処理部１１０において、光ピックアップ部１０２を介して読み出された光ディスク１０８のデータを、２ＥＣＣブロック容量バッファ１０９へバッファリングする。そして、上記２ＥＣＣブロック容量バッファ１０９に、１ＥＣＣブロック分のバッファリングが終了すると、エラー訂正処理部１１１において、バッファリングデータのエラー訂正を行い、１ＥＣＣブロック分のエラー訂正が終了するとデータ転送処理部１１２において、バックエンド処理部１０６に対して上記エラー訂正されたデータを転送する。
【００２１】
図２においては、バッファリング処理部１１０で、１ＥＣＣブロック分のバッファリング処理時間内に、１ＥＣＣブロック分のエラー訂正と、１ＥＣＣブロック分の外部装置へのデータ転送処理とが終了するような低倍速バッファリングがなされており、この低倍速バッファリング時には、ＥＣＣブロック・時間バッファ管理制御部１１３により、時間とＥＣＣブロック単位でバッファ１０９を管理していく。この２ＥＣＣブロック容量バッファ１０９の管理動作は、上記ＥＣＣブロック・時間バッファ管理制御部１１３により、バッファリング速度から算出される１ＥＣＣブロックのバッファリングに要する時間と、１ＥＣＣブロックのエラー訂正処理に要する時間と外部装置へのデータ転送処理時間に要する時間とを元に、１ＥＣＣブロックバッファリング時間内に１ＥＣＣブロック分のエラー訂正処理及び外部装置へのデータ転送処理が終了するかを判断し、管理するものである。
【００２２】
以上のようにして上記エラー訂正ＬＳＩ装置ＯＤＣ１０４で処理され、バックエンド処理部１０６に転送されたデータは、大容量バッファ１１５で保持され、ＡＶデコーダ１１６においてＭＰＥＧエンコードが行われたのち、ホスト１０７へと出力される。
【００２３】
なお、上記バッファリングに要する時間は、バッファリング速度から算出するものであり、上記エラー訂正処理時間及び外部装置へのデータ転送処理時間は、上記バッファリング速度に依存するものではなく、エラー訂正ＬＳＩ装置１０４固有の処理速度から算出するものである。
【００２４】
しかしながら、図２のように、バッファ１０９へのデータのバッファリングが低倍速で行われるのではなく、そのバッファリング速度が速い場合、図３に示すように、必然的に1ＥＣＣブロックバッファリング時間内に、１ＥＣＣブロック分のエラー訂正処理及び外部装置へのデータ転送処理がおさまらなくなってくる。このような状態が発生すると、ＥＣＣブロック・時間バッファ管理制御部１１３によって判断され、セクタ単位でバッファを管理するセクタ単位バッファ管理制御部１１４で、バッファ１０９を管理し、一連の処理を続行する。
【００２５】
以下、１ＥＣＣブロックバッファリング時間内に、１ＥＣＣブロック分のエラー訂正処理及び外部装置へのデータ転送処理がおさまらなくなったと判断された場合の、具体的な処理について図４に示す。図４は、セクタ単位バッファ管理制御部により制御される２ＥＣＣブロック容量バッファの、物理的バッファイメージを示す図である。
【００２６】
本実施の形態１における１ＥＣＣブロックは、１６セクタに分けられているものであり、図４に示すバッファ１０９は、バッファリング処理部１１０により２ＥＣＣブロック容量バッファ１０９の２ブロック目へのデータのバッファリングが終了し、エラー訂正処理部１１１により２ブロック目のエラー訂正処理が開始され、データ転送処理部１１２により１ブロック目のエラー訂正済みのデータをバックエンド部１０６への転送処理が開始され、バッファリング処理部１１０は、先頭ブロックである１ＥＣＣブロック目の最初からバッファリングを開始しようとしている状態である。図４に示すように、バッファリング処理ポインタと、データ転送処理ポインタとの間にはまだ数セクタ分の余裕があるため、セクタ単位バッファ管理制御部１１４により、上記バッファリング処理ポインタ及び外部装置へのデータ転送処理ポインタをセクタ単位で管理し、セクタレベルでのポインタの追いつきがおきない限り処理を続行する。
【００２７】
以下、図５のフローチャートに従って、本実施の形態１におけるエラー訂正ＬＳＩ装置ＯＤＣ１０４の一連のデータ処理動作を説明する。図５は、本実施の形態１におけるエラー訂正ＬＳＩ装置ＯＤＣ１０４の一連のデータ処理を示すフローチャートである。
まず、ステップ５０１において、システムコントローラ１０５からエラー訂正ＬＳＩ装置ＯＤＣ１０４にデータ処理開始のコマンドを発行する。
【００２８】
次に、ステップＳ５０２において、上記データ処理開始コマンドを受けたエラー訂正ＬＳＩ装置ＯＤＣ１０４は、バッファリング処理部１１０により１ＥＣＣブロック目のバッファリングを始める。
【００２９】
そして、ステップＳ５０３において、１ＥＣＣブロック目のバッファリングが終了したらステップＳ５０４へ進み、エラー訂正処理部１１１により、１ＥＣＣブロック目のエラー訂正処理を開始し、バッファリング処理部１１０により、２ＥＣＣブロック目のバッファリング処理を開始する。
【００３０】
そして、Ｓ５０５において、１ＥＣＣブロック目のエラー訂正が終了したら、ステップＳ５０６へ進み、データ転送処理部１１２により、１ＥＣＣブロック目のバックエンド処理部１０６へのデータ転送処理を開始し、エラー訂正処理部１１１により、２ＥＣＣブロック目のエラー訂正を始める。
【００３１】
ステップＳ５０７においてＥＣＣブロック・時間バッファ管理制御部１１３により、１ＥＣＣブロック分のバッファリング時間内に１ＥＣＣブロック分のエラー訂正、外部装置へのデータ転送処理がおさまると判定されたら、そのままバッファリング処理、エラー訂正処理、及び外部装置へのデータ転送処理を続け、ＥＣＣブロック・時間バッファ管理制御部１１３による判断処理を続ける。また、ステップＳ５０７において、１ＥＣＣブロック分のバッファリング時間内に１ＥＣＣブロック分のエラー訂正、外部装置へのデータ転送処理がおさまらないと判定されたら、ステップＳ５０８へ進む。
【００３２】
ステップＳ５０８においては、セクタ単位バッファ管理制御部１１４により、バッファリング処理ポインタがデータ転送処理ポインタに、セクタレベルで追いついたかどうかを判断し、追いついていない場合は、そのまま、バッファリング処理、エラー訂正処理、外部装置へのデータ転送処理を続け、上記セクタ単位バッファ管理制御部１１４による判断処理を続ける。また、バッファリング処理ポインタがデータ転送処理ポインタに、セクタレベルで追いついたと判断された場合は、ステップＳ５０９において、バッファリング処理を停止する。
【００３３】
なお、本実施の形態１において、エラー訂正ＬＳＩ装置ＯＤＣ１０４からのデータ転送先は、バックエンド処理部１０６としたが、バックエンド処理部１０６は上記エラー訂正ＬＳＩ装置ＯＤＣ１０４の外部に外付けされている大容量記憶装置としてもよい。
【００３４】
以上のように、本実施の形態１におけるエラー訂正ＬＳＩ装置によれば、第１のバッファ管理手段、及び第２の管理手段により、１ＥＣＣブロックのバッファリング時間内にエラー訂正処理、及び外部装置へのデータ転送が行えるかを判定し、可と判断された場合は２ＥＣＣブロックサイズでのバッファリング、エラー訂正、外部装置へのデータ転送という一連処理を行い、また、不可と判断された場合は、第３のバッファ管理手段によりバッファリング処理ポインタと、外部装置へのデータ転送処理ポインタとをセクタレベルで管理し、上記バッファリング処理ポインタ、エラー訂正処理ポインタ、及びデータ転送処理ポインタがセクタレベルで追いつくまで処理を実行するようにしたので、従来のバッファリング倍速性能を損なわずに、２ＥＣＣブロック分のバッファでのバッファリング、エラー訂正、外部装置へのデータ転送処理を可能にでき、バッファサイズの削減を実現することができる。
【００３５】
また、本発明のエラー訂正ＬＳＩ装置によれば、上記構成により１ＥＣＣブロックのエラー訂正後、即座に外部装置へデータを転送することは必至かつ管理可能であることから、従来のバッファリングを行うコマンドと、エラー訂正を行うコマンドと、外部装置へのデータ転送を行うコマンドとを一体化し、データ転送コマンドとすることが可能であり、システムコントローラの負荷を低減することができる。
【００３６】
【発明の効果】
以上のように、本発明の請求項１記載のエラー訂正ＬＳＩ装置によれば、エラー訂正ＬＳＩ装置内部にバッファを有し、記録データを該バッファにバッファリングして、エラー訂正した後、外部装置に対してエラー訂正した上記記録データを転送するエラー訂正ＬＳＩ装置において、上記記録データのバッファリング処理、エラー訂正処理、及び外部装置へのデータ転送処理を、該データの１ＥＣＣブロック単位で管理する第１の管理手段と、上記記録データを上記バッファにバッファリングするバッファリング速度から算出されるバッファリング処理時間と、上記エラー訂正ＬＳＩ装置固有の速度から算出される、エラー訂正処理時間及び外部装置へのデータ転送処理時間とで、上記バッファを管理する第２の管理手段と、上記バッファリングされた記録データのセクタ単位で、上記バッファを管理する第３の管理手段を有し、上記第１の管理手段、及び第２の管理手段により、上記バッファの１ＥＣＣデータブロック分のバッファリング処理時間内に、１ＥＣＣブロック分のエラー訂正処理と、１ＥＣＣブロック分の外部装置へのデータ転送処理とが終了するか否かを判断し、可と判断された場合は、２ＥＣＣブロックバッファサイズでのバッファリング、エラー訂正、外部装置へのデータ転送を行い、不可と判断された場合は、上記第３の管理手段を用いて、１ＥＣＣブロックを細分化したセクタ単位で２ＥＣＣブロックバッファサイズでのバッファリング、エラー訂正、外部装置へのデータ転送を行うようにしたので、従来のバッファリング倍速性能を損なわずに、２ＥＣＣブロック分のバッファでのバッファリング、エラー訂正、外部装置へのデータ転送処理を可能にし、バッファサイズの削減を実現することができる。また、より緻密なバッファ管理とバッファ有効利用を可能にし、２ＥＣＣブロック分のバッファサイズでのバッファリング、エラー訂正、外部装置へのデータ転送処理の処理能力を向上させることができる。
【００３８】
また、本発明の請求項２記載のエラー訂正ＬＳＩ装置によれば、請求項１記載のエラー訂正装置において、バッファリングを行うコマンドと、エラー訂正を行うコマンドと、外部装置へのデータ転送を行うコマンドとを一体化し、一つのコマンドで２ＥＣＣブロックバッファサイズでのバッファリング、エラー訂正、外部装置へのデータ転送を行うようにしたので、従来のバッファリングを行うコマンドと、エラー訂正を行うコマンドと、外部装置へのデータ転送を行うコマンドとを一体化し、データ転送コマンドとすることが可能であり、システムコントローラの負荷を低減することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１によるエラー訂正ＬＳＩ装置が用いられたＤＶＤプレーヤ装置を説明するための図である。
【図２】本発明の実施の形態１のエラー訂正ＬＳＩ装置における２ＥＣＣブロック分のバッファでのバッファリング、エラー訂正、外部装置へのデータ転送処理が正常動作している時のタイミングチャートを示した図である。
【図３】本発明の実施の形態１のエラー訂正ＬＳＩ装置における１ＥＣＣブロックバッファリング時間内にエラー訂正及び外部装置へのデータ転送処理がおさまらなくなった時のタイミングチャートを示した図である。
【図４】本発明の実施の形態１のエラー訂正ＬＳＩ装置におけるセクタ単位でのバッファ管理を説明した図である。
【図５】本発明の実施の形態１によるエラー訂正ＬＳＩ装置の処理動作を示すフローチャートである。
【図６】従来のエラー訂正ＬＳＩ装置を用いたＤＶＤプレーヤ装置を説明するためのブロック図である。
【図７】従来のエラー訂正ＬＳＩ装置におけるデータ処理のタイムチャートを示した図である。
【符号の説明】
１０１、６０１ スピンドルモータ
１０２、６０２ 光ピックアップ部
１０３、６０３ サーボモータ部
１０４、６０４ エラー訂正ＬＳＩ装置ＯＤＣ（光ディスクコントローラ）
１０５、６０５ システムコントローラ
１０６、６０６ バックエンド処理部
１０７、６０７ ホスト
１０８、６０８ 光ディスク
１０９ ２ＥＣＣブロック容量バッファ
１１０、６１０ バッファリング処理部
１１１、６１１ エラー訂正処理部
１１２、６１２ データ転送処理部
１１３ ＥＣＣブロック・時間バッファ管理制御部
１１４ セクタ単位バッファ管理制御部
１１５、６１３ 大容量バッファ
１１６、６１４ ＡＶデコーダ
６０９ 大容量バッファ
【発明の属する技術分野】
本発明は、エラー訂正ＬＳＩ内部にバッファを有し、バッファリング、エラー訂正、外部装置へのデータ転送を行うエラー訂正ＬＳＩ装置に関する。
【０００２】
【従来の技術】
従来、エラー訂正ＬＳＩ内部にバッファを有し、バッファリング、エラー訂正、外部装置へのデータ転送を行うエラー訂正ＬＳＩ装置は、その内部に大容量のバッファを搭載している。この理由としては、上記エラー訂正ＬＳＩ装置が高速バッファリング時において、バッファリング、エラー訂正、外部装置へのデータ転送という一連のデータ処理を行う際に、外部装置へのデータ転送処理が終了する前に、先行するバッファリングが有限な上記バッファを一巡してしまうのを防ぐためである。
【０００３】
以下、従来のエラー訂正ＬＳＩ装置について説明する。図６は、従来のエラー訂正ＬＳＩ装置を備えたＤＶＤプレーヤー装置の構成を示す図である。
図６において、上記ＤＶＤプレーヤー装置は、光ディスク６０８を回転させるスピンドルモータ６０１と、光ディスク６０８にレーザを当ててデータを読みとる光ピックアップ部６０２と、該光ピックアップ部６０２により読み取る位置決めを行うサーボモータ部６０３と、信号処理およびエラー訂正を行うエラー訂正ＬＳＩ装置ＯＤＣ（光ディスクコントローラ）６０４と、ＤＶＤプレーヤー装置のシステム全体の動作を制御するシステムコントローラ６０５と、ＭＰＥＧデコード処理などを行うバックエンド処理部６０６と、映像などを映し出すホスト６０７とから構成されるものであり、従来のエラー訂正ＬＳＩ装置ＯＤＣ６０４は、大容量バッファ６０９と、該バッファ６０９へデータのバッファリングを行うバッファリング処理部６１０と、上記バッファ６０９にバッファリングされたデータのエラー訂正を行うエラー訂正処理部６１１と、エラー訂正されたデータを外部装置へ転送するデータ転送処理部６１２とで構成されているものである。
【０００４】
また、バックエンド処理部６０６は、上記エラー訂正ＬＳＩ装置ＯＤＣ６０４から転送されたデータの保持などを行う大容量バッファ６１３と、ＭＰＥＧデコードを行うＡＶデコーダ６１４とで構成されるものである。
【０００５】
次に、以上のように構成されたＤＶＤプレーヤー装置における、エラー訂正ＬＳＩ装置ＯＤＣ６０４のデータ処理動作を、図７を参照しながら説明する。
図７は、従来のエラー訂正ＬＳＩ装置ＯＤＣにおける、一連のデータ処理のタイムチャートを示す図である。
【０００６】
まず、システムコントローラ６０５からバッファリングコマンドを受けたエラー訂正ＬＳＩ装置ＯＤＣ６０４は、バッファリング処理部６１０において、光ピックアップ部６０２を介して読み取った光ディスク６０８のデータを、大容量バッファ６０９へバッファリングする。そして、１ＥＣＣブロック分のバッファリングが終了すると、エラー訂正処理部６１１において、バッファリングデータのエラー訂正を行う。
【０００７】
次に、エラー訂正ＬＳＩ装置ＯＤＣ６０４は、システムコントローラ６０５からデータ転送コマンドを受け、データ転送処理部６１２において、エラー訂正を行ったデータを任意の時刻にバックエンド処理部６０６へ転送する。なおここでは、１ＥＣＣブロック分のエラー訂正処理終了後に、データを転送している。
【０００８】
そして、エラー訂正ＬＳＩ装置ＯＤＣ６０４からバックエンド処理部６０６に転送されたデータは、大容量バッファ６１３で保持され、ＡＶデコーダ６１４においてＭＰＥＧエンコードされた後、ホスト６０７へと出力される。
【０００９】
【発明が解決しようとする課題】
しかし、上記従来のエラー訂正ＬＳＩ装置６０４においては、上述した理由により内部に大容量バッファ６０９を搭載しているのでチップサイズが大きく、チップ価格も高くなるという問題があった。
【００１０】
また、上記従来のエラー訂正ＬＳＩ装置６０４においては、バッファリング処理、エラー訂正処理、外部機器へのデータ転送処理、という一連のデータ処理命令を、システムコントローラ６０５による複数コマンドで行うため、システムコントローラ６０５の負荷が高くなるという問題もあった。
【００１１】
本発明は、上記従来の問題点を解決するものであり、エラー訂正ＬＳＩ装置のバッファサイズを削減し、またシステムコントローラの負荷を低減するエラー訂正ＬＳＩ装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記課題を解決するため、本発明の請求項１記載のエラー訂正ＬＳＩ装置は、エラー訂正ＬＳＩ装置内部にバッファを有し、記録データを該バッファにバッファリングして、エラー訂正した後、外部装置に対してエラー訂正した上記記録データを転送するエラー訂正ＬＳＩ装置において、上記記録データのバッファリング処理、エラー訂正処理、及び外部装置へのデータ転送処理を、該データの１ＥＣＣブロック単位で管理する第１の管理手段と、上記記録データを上記バッファにバッファリングするバッファリング速度から算出されるバッファリング処理時間と、上記エラー訂正ＬＳＩ装置固有の速度から算出される、エラー訂正処理時間及び外部装置へのデータ転送処理時間とで、上記バッファを管理する第２の管理手段と、上記バッファリングされた記録データのセクタ単位で、上記バッファを管理する第３の管理手段を有し、上記第１の管理手段、及び第２の管理手段により、上記バッファの１ＥＣＣデータブロック分のバッファリング処理時間内に、１ＥＣＣブロック分のエラー訂正処理と、１ＥＣＣブロック分の外部装置へのデータ転送処理とが終了するか否かを判断し、可と判断された場合は、２ＥＣＣブロックバッファサイズでのバッファリング、エラー訂正、外部装置へのデータ転送を行い、不可と判断された場合は、上記第３の管理手段を用いて、１ＥＣＣブロックを細分化したセクタ単位で２ＥＣＣブロックバッファサイズでのバッファリング、エラー訂正、外部装置へのデータ転送を行う、ようにしたものである。
【００１４】
また、本発明の請求項２記載のエラー訂正ＬＳＩ装置は、請求項１記載のエラー訂正装置において、バッファリングを行うコマンドと、エラー訂正を行うコマンドと、外部装置へのデータ転送を行うコマンドとを一体化し、一つのコマンドで２ＥＣＣブロックバッファサイズでのバッファリング、エラー訂正、外部装置へのデータ転送を行う、ようにしたものである。
【００１５】
【発明の実施の形態】
（実施の形態１）
以下、本発明の実施の形態１について、図１から図３を参照しながら説明する。 図１は、本発明のエラー訂正ＬＳＩ装置を備えたＤＶＤプレーヤー装置の構成を示す図である。
【００１６】
図１において、ＤＶＤプレーヤー装置は、光ディスクを回転させるスピンドルモータ１０１、光ディスクにレーザを当ててデータを読みとる光ピックアップ部１０２、光ピックアップの位置決めを行うサーボモータ部１０３、信号処理およびエラー訂正を行うエラー訂正ＬＳＩ装置ＯＤＣ（光ディスクコントローラ）１０４、システム全体の動作を制御するシステムコントローラ１０５、ＭＰＥＧデコード処理などを行うバックエンド処理部１０６、映像などを映し出すホスト１０７、光ディスク１０８から構成される。
【００１７】
また、エラー訂正ＬＳＩ装置ＯＤＣ１０４は、２ＥＣＣブロック容量バッファ１０９、上記バッファ１０９へデータのバッファリングを行うバッファリング処理部１１０、バッファリングされたデータのエラー訂正を行うエラー訂正処理部１１１、エラー訂正されたデータを外部装置へ転送するデータ転送処理部１１２、バッファリング処理及び外部装置へのデータ転送処理を、上記記録データのＥＣＣブロック単位と、バッファリング処理、エラー訂正処理、及び外部装置への転送処理にかかる時間とにより管理するＥＣＣブロック・時間バッファ管理制御部１１３、バッファリング処理及び外部装置へのデータ転送処理を、上記記録データのセクタ単位で管理するセクタ単位バッファ管理制御部１１４から構成される。
【００１８】
バックエンド処理部１０６は、上記エラー訂正ＬＳＩ装置ＯＤＣ１０４から転送されたデータの保持などを行う大容量バッファ１１５、ＭＰＥＧデコードを行うＡＶデコーダ１１６から構成される。
【００１９】
以上のように構成されたＤＶＤプレーヤー装置に含まれる、本実施の形態１のエラー訂正ＬＳＩ装置ＯＤＣ１０４のデータ処理動作について、図２から図４を用いて説明する。図２は、ＥＣＣブロック・時間バッファ管理制御部によりバッファが管理され、２ＥＣＣブロック分のバッファでのバッファリング、エラー訂正、外部装置へのデータ転送処理が正常動作している時のタイミングチャートを示す図である。
【００２０】
このときのエラー訂正ＬＳＩ装置ＯＤＣ１０４の一連の処理動作について図２を用いて説明すると、システムコントローラ１０５からバッファリング、エラー訂正、外部装置へのデータ転送の一連処理を行うデータ処理コマンドを受けたエラー訂正ＬＳＩ装置ＯＤＣ１０４は、バッファリング処理部１１０において、光ピックアップ部１０２を介して読み出された光ディスク１０８のデータを、２ＥＣＣブロック容量バッファ１０９へバッファリングする。そして、上記２ＥＣＣブロック容量バッファ１０９に、１ＥＣＣブロック分のバッファリングが終了すると、エラー訂正処理部１１１において、バッファリングデータのエラー訂正を行い、１ＥＣＣブロック分のエラー訂正が終了するとデータ転送処理部１１２において、バックエンド処理部１０６に対して上記エラー訂正されたデータを転送する。
【００２１】
図２においては、バッファリング処理部１１０で、１ＥＣＣブロック分のバッファリング処理時間内に、１ＥＣＣブロック分のエラー訂正と、１ＥＣＣブロック分の外部装置へのデータ転送処理とが終了するような低倍速バッファリングがなされており、この低倍速バッファリング時には、ＥＣＣブロック・時間バッファ管理制御部１１３により、時間とＥＣＣブロック単位でバッファ１０９を管理していく。この２ＥＣＣブロック容量バッファ１０９の管理動作は、上記ＥＣＣブロック・時間バッファ管理制御部１１３により、バッファリング速度から算出される１ＥＣＣブロックのバッファリングに要する時間と、１ＥＣＣブロックのエラー訂正処理に要する時間と外部装置へのデータ転送処理時間に要する時間とを元に、１ＥＣＣブロックバッファリング時間内に１ＥＣＣブロック分のエラー訂正処理及び外部装置へのデータ転送処理が終了するかを判断し、管理するものである。
【００２２】
以上のようにして上記エラー訂正ＬＳＩ装置ＯＤＣ１０４で処理され、バックエンド処理部１０６に転送されたデータは、大容量バッファ１１５で保持され、ＡＶデコーダ１１６においてＭＰＥＧエンコードが行われたのち、ホスト１０７へと出力される。
【００２３】
なお、上記バッファリングに要する時間は、バッファリング速度から算出するものであり、上記エラー訂正処理時間及び外部装置へのデータ転送処理時間は、上記バッファリング速度に依存するものではなく、エラー訂正ＬＳＩ装置１０４固有の処理速度から算出するものである。
【００２４】
しかしながら、図２のように、バッファ１０９へのデータのバッファリングが低倍速で行われるのではなく、そのバッファリング速度が速い場合、図３に示すように、必然的に1ＥＣＣブロックバッファリング時間内に、１ＥＣＣブロック分のエラー訂正処理及び外部装置へのデータ転送処理がおさまらなくなってくる。このような状態が発生すると、ＥＣＣブロック・時間バッファ管理制御部１１３によって判断され、セクタ単位でバッファを管理するセクタ単位バッファ管理制御部１１４で、バッファ１０９を管理し、一連の処理を続行する。
【００２５】
以下、１ＥＣＣブロックバッファリング時間内に、１ＥＣＣブロック分のエラー訂正処理及び外部装置へのデータ転送処理がおさまらなくなったと判断された場合の、具体的な処理について図４に示す。図４は、セクタ単位バッファ管理制御部により制御される２ＥＣＣブロック容量バッファの、物理的バッファイメージを示す図である。
【００２６】
本実施の形態１における１ＥＣＣブロックは、１６セクタに分けられているものであり、図４に示すバッファ１０９は、バッファリング処理部１１０により２ＥＣＣブロック容量バッファ１０９の２ブロック目へのデータのバッファリングが終了し、エラー訂正処理部１１１により２ブロック目のエラー訂正処理が開始され、データ転送処理部１１２により１ブロック目のエラー訂正済みのデータをバックエンド部１０６への転送処理が開始され、バッファリング処理部１１０は、先頭ブロックである１ＥＣＣブロック目の最初からバッファリングを開始しようとしている状態である。図４に示すように、バッファリング処理ポインタと、データ転送処理ポインタとの間にはまだ数セクタ分の余裕があるため、セクタ単位バッファ管理制御部１１４により、上記バッファリング処理ポインタ及び外部装置へのデータ転送処理ポインタをセクタ単位で管理し、セクタレベルでのポインタの追いつきがおきない限り処理を続行する。
【００２７】
以下、図５のフローチャートに従って、本実施の形態１におけるエラー訂正ＬＳＩ装置ＯＤＣ１０４の一連のデータ処理動作を説明する。図５は、本実施の形態１におけるエラー訂正ＬＳＩ装置ＯＤＣ１０４の一連のデータ処理を示すフローチャートである。
まず、ステップ５０１において、システムコントローラ１０５からエラー訂正ＬＳＩ装置ＯＤＣ１０４にデータ処理開始のコマンドを発行する。
【００２８】
次に、ステップＳ５０２において、上記データ処理開始コマンドを受けたエラー訂正ＬＳＩ装置ＯＤＣ１０４は、バッファリング処理部１１０により１ＥＣＣブロック目のバッファリングを始める。
【００２９】
そして、ステップＳ５０３において、１ＥＣＣブロック目のバッファリングが終了したらステップＳ５０４へ進み、エラー訂正処理部１１１により、１ＥＣＣブロック目のエラー訂正処理を開始し、バッファリング処理部１１０により、２ＥＣＣブロック目のバッファリング処理を開始する。
【００３０】
そして、Ｓ５０５において、１ＥＣＣブロック目のエラー訂正が終了したら、ステップＳ５０６へ進み、データ転送処理部１１２により、１ＥＣＣブロック目のバックエンド処理部１０６へのデータ転送処理を開始し、エラー訂正処理部１１１により、２ＥＣＣブロック目のエラー訂正を始める。
【００３１】
ステップＳ５０７においてＥＣＣブロック・時間バッファ管理制御部１１３により、１ＥＣＣブロック分のバッファリング時間内に１ＥＣＣブロック分のエラー訂正、外部装置へのデータ転送処理がおさまると判定されたら、そのままバッファリング処理、エラー訂正処理、及び外部装置へのデータ転送処理を続け、ＥＣＣブロック・時間バッファ管理制御部１１３による判断処理を続ける。また、ステップＳ５０７において、１ＥＣＣブロック分のバッファリング時間内に１ＥＣＣブロック分のエラー訂正、外部装置へのデータ転送処理がおさまらないと判定されたら、ステップＳ５０８へ進む。
【００３２】
ステップＳ５０８においては、セクタ単位バッファ管理制御部１１４により、バッファリング処理ポインタがデータ転送処理ポインタに、セクタレベルで追いついたかどうかを判断し、追いついていない場合は、そのまま、バッファリング処理、エラー訂正処理、外部装置へのデータ転送処理を続け、上記セクタ単位バッファ管理制御部１１４による判断処理を続ける。また、バッファリング処理ポインタがデータ転送処理ポインタに、セクタレベルで追いついたと判断された場合は、ステップＳ５０９において、バッファリング処理を停止する。
【００３３】
なお、本実施の形態１において、エラー訂正ＬＳＩ装置ＯＤＣ１０４からのデータ転送先は、バックエンド処理部１０６としたが、バックエンド処理部１０６は上記エラー訂正ＬＳＩ装置ＯＤＣ１０４の外部に外付けされている大容量記憶装置としてもよい。
【００３４】
以上のように、本実施の形態１におけるエラー訂正ＬＳＩ装置によれば、第１のバッファ管理手段、及び第２の管理手段により、１ＥＣＣブロックのバッファリング時間内にエラー訂正処理、及び外部装置へのデータ転送が行えるかを判定し、可と判断された場合は２ＥＣＣブロックサイズでのバッファリング、エラー訂正、外部装置へのデータ転送という一連処理を行い、また、不可と判断された場合は、第３のバッファ管理手段によりバッファリング処理ポインタと、外部装置へのデータ転送処理ポインタとをセクタレベルで管理し、上記バッファリング処理ポインタ、エラー訂正処理ポインタ、及びデータ転送処理ポインタがセクタレベルで追いつくまで処理を実行するようにしたので、従来のバッファリング倍速性能を損なわずに、２ＥＣＣブロック分のバッファでのバッファリング、エラー訂正、外部装置へのデータ転送処理を可能にでき、バッファサイズの削減を実現することができる。
【００３５】
また、本発明のエラー訂正ＬＳＩ装置によれば、上記構成により１ＥＣＣブロックのエラー訂正後、即座に外部装置へデータを転送することは必至かつ管理可能であることから、従来のバッファリングを行うコマンドと、エラー訂正を行うコマンドと、外部装置へのデータ転送を行うコマンドとを一体化し、データ転送コマンドとすることが可能であり、システムコントローラの負荷を低減することができる。
【００３６】
【発明の効果】
以上のように、本発明の請求項１記載のエラー訂正ＬＳＩ装置によれば、エラー訂正ＬＳＩ装置内部にバッファを有し、記録データを該バッファにバッファリングして、エラー訂正した後、外部装置に対してエラー訂正した上記記録データを転送するエラー訂正ＬＳＩ装置において、上記記録データのバッファリング処理、エラー訂正処理、及び外部装置へのデータ転送処理を、該データの１ＥＣＣブロック単位で管理する第１の管理手段と、上記記録データを上記バッファにバッファリングするバッファリング速度から算出されるバッファリング処理時間と、上記エラー訂正ＬＳＩ装置固有の速度から算出される、エラー訂正処理時間及び外部装置へのデータ転送処理時間とで、上記バッファを管理する第２の管理手段と、上記バッファリングされた記録データのセクタ単位で、上記バッファを管理する第３の管理手段を有し、上記第１の管理手段、及び第２の管理手段により、上記バッファの１ＥＣＣデータブロック分のバッファリング処理時間内に、１ＥＣＣブロック分のエラー訂正処理と、１ＥＣＣブロック分の外部装置へのデータ転送処理とが終了するか否かを判断し、可と判断された場合は、２ＥＣＣブロックバッファサイズでのバッファリング、エラー訂正、外部装置へのデータ転送を行い、不可と判断された場合は、上記第３の管理手段を用いて、１ＥＣＣブロックを細分化したセクタ単位で２ＥＣＣブロックバッファサイズでのバッファリング、エラー訂正、外部装置へのデータ転送を行うようにしたので、従来のバッファリング倍速性能を損なわずに、２ＥＣＣブロック分のバッファでのバッファリング、エラー訂正、外部装置へのデータ転送処理を可能にし、バッファサイズの削減を実現することができる。また、より緻密なバッファ管理とバッファ有効利用を可能にし、２ＥＣＣブロック分のバッファサイズでのバッファリング、エラー訂正、外部装置へのデータ転送処理の処理能力を向上させることができる。
【００３８】
また、本発明の請求項２記載のエラー訂正ＬＳＩ装置によれば、請求項１記載のエラー訂正装置において、バッファリングを行うコマンドと、エラー訂正を行うコマンドと、外部装置へのデータ転送を行うコマンドとを一体化し、一つのコマンドで２ＥＣＣブロックバッファサイズでのバッファリング、エラー訂正、外部装置へのデータ転送を行うようにしたので、従来のバッファリングを行うコマンドと、エラー訂正を行うコマンドと、外部装置へのデータ転送を行うコマンドとを一体化し、データ転送コマンドとすることが可能であり、システムコントローラの負荷を低減することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１によるエラー訂正ＬＳＩ装置が用いられたＤＶＤプレーヤ装置を説明するための図である。
【図２】本発明の実施の形態１のエラー訂正ＬＳＩ装置における２ＥＣＣブロック分のバッファでのバッファリング、エラー訂正、外部装置へのデータ転送処理が正常動作している時のタイミングチャートを示した図である。
【図３】本発明の実施の形態１のエラー訂正ＬＳＩ装置における１ＥＣＣブロックバッファリング時間内にエラー訂正及び外部装置へのデータ転送処理がおさまらなくなった時のタイミングチャートを示した図である。
【図４】本発明の実施の形態１のエラー訂正ＬＳＩ装置におけるセクタ単位でのバッファ管理を説明した図である。
【図５】本発明の実施の形態１によるエラー訂正ＬＳＩ装置の処理動作を示すフローチャートである。
【図６】従来のエラー訂正ＬＳＩ装置を用いたＤＶＤプレーヤ装置を説明するためのブロック図である。
【図７】従来のエラー訂正ＬＳＩ装置におけるデータ処理のタイムチャートを示した図である。
【符号の説明】
１０１、６０１ スピンドルモータ
１０２、６０２ 光ピックアップ部
１０３、６０３ サーボモータ部
１０４、６０４ エラー訂正ＬＳＩ装置ＯＤＣ（光ディスクコントローラ）
１０５、６０５ システムコントローラ
１０６、６０６ バックエンド処理部
１０７、６０７ ホスト
１０８、６０８ 光ディスク
１０９ ２ＥＣＣブロック容量バッファ
１１０、６１０ バッファリング処理部
１１１、６１１ エラー訂正処理部
１１２、６１２ データ転送処理部
１１３ ＥＣＣブロック・時間バッファ管理制御部
１１４ セクタ単位バッファ管理制御部
１１５、６１３ 大容量バッファ
１１６、６１４ ＡＶデコーダ
６０９ 大容量バッファ
Claims (2)
- エラー訂正ＬＳＩ装置内部にバッファを有し、記録データを該バッファにバッファリングして、エラー訂正した後、外部装置に対してエラー訂正した上記記録データを転送するエラー訂正ＬＳＩ装置において、
上記記録データのバッファリング処理、エラー訂正処理、及び外部装置へのデータ転送処理を、該データの１ＥＣＣブロック単位で管理する第１の管理手段と、
上記記録データを上記バッファにバッファリングするバッファリング速度から算出されるバッファリング処理時間と、上記エラー訂正ＬＳＩ装置固有の速度から算出される、エラー訂正処理時間及び外部装置へのデータ転送処理時間とで、上記バッファを管理する第２の管理手段と、
上記バッファリングされた記録データのセクタ単位で、上記バッファを管理する第３の管理手段を有し、
上記第１の管理手段、及び第２の管理手段により、上記バッファの１ＥＣＣデータブロック分のバッファリング処理時間内に、１ＥＣＣブロック分のエラー訂正処理と、１ＥＣＣブロック分の外部装置へのデータ転送処理とが終了するか否かを判断し、可と判断された場合は、２ＥＣＣブロックバッファサイズでのバッファリング、エラー訂正、外部装置へのデータ転送を行い、不可と判断された場合は、上記第３の管理手段を用いて、１ＥＣＣブロックを細分化したセクタ単位で２ＥＣＣブロックバッファサイズでのバッファリング、エラー訂正、外部装置へのデータ転送を行う、
ことを特徴とするエラー訂正ＬＳＩ装置。 - 請求項１記載のエラー訂正装置において、
バッファリングを行うコマンドと、エラー訂正を行うコマンドと、外部装置へのデータ転送を行うコマンドとを一体化し、一つのコマンドで２ＥＣＣブロックバッファサイズでのバッファリング、エラー訂正、外部装置へのデータ転送を行う、
ことを特徴とするエラー訂正ＬＳＩ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000340941A JP3673463B2 (ja) | 2000-11-08 | 2000-11-08 | エラー訂正ｌｓｉ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000340941A JP3673463B2 (ja) | 2000-11-08 | 2000-11-08 | エラー訂正ｌｓｉ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002150722A JP2002150722A (ja) | 2002-05-24 |
| JP3673463B2 true JP3673463B2 (ja) | 2005-07-20 |
Family
ID=18815768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000340941A Expired - Fee Related JP3673463B2 (ja) | 2000-11-08 | 2000-11-08 | エラー訂正ｌｓｉ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3673463B2 (ja) |
-
2000
- 2000-11-08 JP JP2000340941A patent/JP3673463B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002150722A (ja) | 2002-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4630933B2 (ja) | ディスクコントローラ、ディスクドライブ装置、及びディスク制御方法 | |
| KR100673568B1 (ko) | 데이터 저장장치용 최소 프레임 버퍼 관리자 | |
| JP2007164915A (ja) | 情報記録／再生装置、及び、そのリード／ライトコマンドの処理方法 | |
| JP2002170342A (ja) | 追記型光ディスクの記録方法 | |
| JP3673463B2 (ja) | エラー訂正ｌｓｉ装置 | |
| JPH09274771A (ja) | ディスクプレーヤ | |
| US7613867B2 (en) | Information recording apparatus, information recording method and recording medium recording program | |
| JPH09259532A (ja) | データ処理システム | |
| JPH11120124A (ja) | バスアクセス装置、バス調停システム、ｃｄ−ｒｏｍデコーダ、ｄｖｄ−ｒｏｍデコーダ及びｃｄ−ｒｏｍドライブ | |
| JP4174967B2 (ja) | 追記型光ディスクの記録方法 | |
| JP3070548B2 (ja) | ノンリニア編集装置 | |
| JP2007026125A (ja) | 記録再生装置 | |
| JP3087350U (ja) | 光ディスク再生装置 | |
| JP3541814B2 (ja) | 光ディスク記録再生装置 | |
| JP2005116146A (ja) | 情報記録再生装置と情報記録再生方法とプログラム | |
| JP2002232846A (ja) | 映像音声処理装置および映像音声処理方法 | |
| JP4282538B2 (ja) | データ記録再生装置及びデータ転送装置 | |
| JPH06139702A (ja) | 光ディスク再生装置およびその再生方法 | |
| JP2003272305A (ja) | 情報記録再生装置と情報記録再生方法とプログラムとコンピュータ読み取り可能な記録媒体 | |
| JP2002288927A (ja) | ディスク再生装置のデータ再生処理方法 | |
| JP2007109284A (ja) | 光ディスク装置 | |
| JP2004164684A (ja) | 情報記録再生装置及び情報記録再生方法 | |
| JP2004355707A (ja) | 記録再生方法および磁気ディスク装置 | |
| JP2005085410A (ja) | 光ディスク装置及びその制御方法 | |
| JP2000298935A (ja) | ディスク装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050311 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050419 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050422 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080428 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |