JP3664010B2 - アナログ・スイッチ回路 - Google Patents
アナログ・スイッチ回路 Download PDFInfo
- Publication number
- JP3664010B2 JP3664010B2 JP35092299A JP35092299A JP3664010B2 JP 3664010 B2 JP3664010 B2 JP 3664010B2 JP 35092299 A JP35092299 A JP 35092299A JP 35092299 A JP35092299 A JP 35092299A JP 3664010 B2 JP3664010 B2 JP 3664010B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- transistors
- differential
- output
- amplification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003321 amplification Effects 0.000 claims description 16
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 16
- 230000009471 action Effects 0.000 claims description 7
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 11
- 238000004088 simulation Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
- H03K17/6257—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several inputs only combined with selecting means
- H03K17/6264—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several inputs only combined with selecting means using current steering means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1433—Balanced arrangements with transistors using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/603—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors with coupled emitters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数組の差動入力信号のうちのいずれか１つを選択するアナログ・スイッチ回路に関する。具体的には、直流から数ギガヘルツ（ＧＨｚ）に及ぶ広帯域にわたって、選択していない入力信号からのクロストークを低減したアナログ・スイッチ回路を提供するものである。
【０００２】
【従来の技術】
複数の差動入力信号のうち、いずれか１つを選択するアナログ・スイッチ回路は、例えばオシロスコープの入力チャネル切換え回路で用いられる。
【０００３】
図６は、この種の従来のアナログ・スイッチ回路の一例である従来例１を示したものである。
【０００４】
図６において、２１Ａ，２２Ａは第１の差動信号入力端子であり、それぞれトランジスタ１Ａ，２Ａのベースに接続されている。２１Ｂ，２２Ｂは第２の差動信号入力端子であり、それぞれトランジスタ１Ｂ，２Ｂのベースに接続されている。トランジスタ１Ａ，２Ａのエミッタは抵抗１１Ａ，１２Ａを介して接続され、抵抗１１Ａ，１２Ａの中点はスイッチ１５Ａを介して電流源１６Ａに接続されている。電流源１６Ａ，１６Ｂの他端は、電源ＶEEに接続されている。
【０００５】
また、トランジスタ１Ｂ，２Ｂのエミッタは抵抗１１Ｂ，１２Ｂを介して接続され、抵抗１１Ｂ，１２Ｂの中点はスイッチ１５Ｂを介して電流源１６Ｂに接続されている。トランジスタ１Ａ，１Ｂのコレクタは抵抗３３を介して電源ＶCCに接続されている。トランジスタ２Ａ，２Ｂのコレクタは抵抗３４を介して電源ＶCCに接続されている。
【０００６】
トランジスタ１Ａ，２Ａおよびトランジスタ１Ｂ，２Ｂはそれぞれ差動増幅回路を構成している。このような構成において、スイッチ１５Ａをオンにし、スイッチ１５Ｂをオフにすると、トランジスタ１Ａ，２Ａが増幅器として動作するオン状態になって第１の差動信号入力端子２１Ａ，２２Ａ間の電圧が差動信号出力端子３７，３８間に出力される。このとき、トランジスタ１Ｂ，２Ｂはオフ状態になりコレクタ電流が流れないので、第２の差動信号入力端子２１Ｂ，２２Ｂ間の電圧は差動信号出力端子３７，３８間に出力されない。
【０００７】
反対に、スイッチ１５Ｂをオンにし、スイッチ１５Ａをオフにすると、トランジスタ１Ｂ，２Ｂが増幅器として動作するオン状態になって、第２の差動信号入力端子２１Ｂ，２２Ｂ間の電圧が差動信号出力端子３７，３８間に出力される。
【０００８】
このとき、トランジスタ１Ａ，２Ａはオフ状態になりコレクタ電流が流れないので、第１の差動信号入力端子２１Ａ，２２Ａ間の電圧は、差動信号出力端子３７，３８間に出力されない。
【０００９】
このように、スイッチ１５Ａ，１５Ｂの動作状態を変えることで、２組の差動入力信号のうち、いずれか１つを選択することができ、アナログ・スイッチ回路を構成することができる。いままでの説明では差動入力信号は２組であったが、差動入力信号の組数はいくつでも良く、そのうちの１つのスイッチ（たとえば１５Ａ）がオンになり、他のスイッチ（１５Ｂ他、示されていないスイッチ）がオフであれば、差動入力端子２１Ａ，２２Ａの差動入力信号の組が選択されて、差動信号出力端子３７，３８間に出力される。
【００１０】
アナログ・スイッチ回路では、トランジスタのベース／コレクタ間の静電容量の存在によって、トランジスタをオフ状態にしても差動入力端子に印加される信号のうち高周波成分が差動出力端子に漏れ（リークし）てくる、いわゆるクロストークが発生するという欠点があった。
【００１１】
図７はトランジスタＱのコレクタ、ベース、エミツタ間の各静電容量を説明するための図である。図７において、Ｃbcはベース／コレクタ間容量、Ｃbeはベース／エミッタ間容量、Ｃceはコレクタ／エミッタ間容量である。
【００１２】
図８はベース／コレクタ間電圧と、ベース／コレクタ間静電容量の例を示したもので、ベース／コレクタ間静電容量Ｃbcはベース／コレクタ間電圧Ｖによって変化する。ここでは、図示しないが、ベース／エミッタ間静電容量Ｃbe、コレクタ／エミッタ間静電容量Ｃceも同様な変化を示す。
【００１３】
従来例２（特開平１０−２８５００６）
従来例２には、このようなクロストーク発生を低減するために高周波信号のリーク手段を用いるアナログ・スイッチ回路が提案されている。
【００１４】
図９には従来例２の回路が示されている。第１の差動信号入力端子２１Ａ，２２Ａは、それぞれトランジスタ１Ａ，２Ａのベースに接続されている。２１Ｂ，２２Ｂは第２の差動信号入力端子であり、それぞれトランジスタ１Ｂ，２Ｂのベースに接続されている。トランジスタ１Ａ，２Ａのエミッタは抵抗１１Ａ，１２Ａを介して接続され、抵抗１１Ａ，１２Ａの中点はスイッチ１５Ａを介して電流源１６Ａに接続されている。
【００１５】
また、トランジスタ１Ｂ，２Ｂのエミッタは抵抗１１Ｂ，１２Ｂを介して接続され、抵抗１１Ｂ，１２Ｂの中点はスイッチ１５Ｂを介して電流源１６Ｂに接続されている。トランジスタ１Ａ，１Ｂのコレクタは抵抗３３を介して電源ＶCCに接続されている。トランジスタ２Ａ，２Ｂのコレクタは抵抗３４を介して電源ＶCCに接続されている。電流源１６Ａ，１６Ｂの他端は、電源ＶEEに接続されている。
【００１６】
トランジスタ７Ａ，８Ａ，７Ｂ，８Ｂは、それぞれベースとエミッタが接続されるとともに、それぞれのベースはトランジスタ１Ａ，２Ａ，１Ｂ，１Ｃのベースに接続されている。また、トランジスタ７Ａ，８Ａ，７Ｂ，８Ｂのコレクタは、それぞれトランジスタ２Ａ，１Ａ，２Ｂ，１Ｂのコレクタに接続されている。
【００１７】
トランジスタ７Ａ，８Ａはトランジスタ１Ａ，２Ａからなる差動回路の信号リーク手段を構成している。同様にトランジスタ７Ｂ，８Ｂはトランジスタ１Ｂ，２Ｂからなる差動回路の信号リーク手段を構成している。
【００１８】
図９の構成において、スイッチ１５Ａをオン、スイッチ１５Ｂをオフにした場合の動作について説明する。トランジスタ１Ａ，２Ａのエミッタには電流源１６Ａの電流が供給され、トランジスタ１Ａ，２Ａは増幅器として動作するオン状態になる。したがって 差動信号入力端子２１Ａ，２２Ａ間の電圧が差動信号出力端子３７，３８間に出力される。
【００１９】
一方、トランジスタ１Ｂ，２Ｂのエミッタには電流源１６Ｂの電流は供給されないので、トランジスタ１Ｂ，２Ｂはオフ状態になる。このときトランジスタ１Ｂ，２Ｂのベース／コレクタ間静電容量により、差動信号入力端子２１Ｂ，２２Ｂの信号のうち高周波成分の一部はトランジスタ１Ｂ，２Ｂのコレクタに現れることになる。
【００２０】
しかしながら、トランジスタ７Ｂ，８Ｂもベース／コレクタ間静電容量の存在によって高周波信号の一部をリークし、トランジスタ１Ｂ，２Ｂのコレクタに逆相で加えられるので、リーク量が同じであればトランジスタ１Ｂ，２Ｂのリーク成分は相殺されることになる。
【００２１】
実際には差動信号入力端子２１Ｂ，２２Ｂに印加される差動電圧によって、トランジスタ１Ｂ，２Ｂのベース／コレクタ間電圧は等しくならず、ベース／コレクタ間静電容量が異ることや、コレクタ／エミッタ間静電容量の存在によってリーク量は同じにならないという問題点があった。また、トランジスタの特性のばらつきによってもベース／コレクタ間静電容量がばらつき、リーク量を相殺できないという問題点もある。
【００２２】
【発明が解決しようとする課題】
図６に示した従来例１のアナログ・スイッチ回路では、トランジスタ１Ａ，２Ａ，１Ｂ，２Ｂのベース、コレクタ間静電容量によって、高周波でのクロストークが発生するという欠点があった。
【００２３】
図９に示した特開平１０−２８５００６による従来例２のアナログ・スイッチ回路では、トランジスタ１Ａとトランジスタ７Ａ、トランジスタ２Ａとトランジスタ８Ａ、トランジスタ１Ｂとトランジスタ７Ｂ、トランジスタ２Ｂとトランジスタ８Ｂのベース／コレクタ間静電容量が完全には等しくならないため、リーク成分を完全には相殺することができずに、クロストークを０にできないという欠点があった。
【００２４】
さらに、トランジスタの特性にはばらつき（たとえば、トランジスタ１Ｂと７Ｂの差、２Ｂと８Ｂの差）があった場合には、リーク成分相殺の効果がさらに少なくなり、クロストークが増加するという解決されなければならない課題があった。本発明はこのような未解決な問題に鑑みてなされたものであり、高周波まで非常にクロストークが小さい、モノリシックＩＣ化に適したアナログ・スイッチ回路を提供するものである。
【００２５】
【課題を解決するための手段】
差動入力を受けて差動増幅器出力を得るセル増幅手段と、その出力を受けて差動入力に対して同一または反対の極性の差動セル出力を得るセル・ベース接地手段とを含んだセル・スイッチ手段と、
複数個のうちの１つのセル・スイッチ手段に負荷電流を供給して差動信号出力を得るための差動負荷手段と
を含むアナログ・スイッチ回路を構成した。
【００２６】
セル・スイッチ手段にセル・ベース接地手段を含んでいるために、負荷電流を供給されないセル・スイッチ手段への差動入力がリークして差動信号出力となることは無くなった。セル・ベース接地手段には、ベースを接地したトランジスタを用いている。ベース接地トランジスタがオフになっているときには、エミッタとコレクタの間に存在する接地されたベースがシールド効果をなすために、エミッタへの入力信号がコレクタ側にリークする量は著しく減少し、負荷電流を供給されないセル・スイッチ手段では、著しく減少したリーク信号でさえも、さらに反対極性のリーク信号と打消すように作用する。
【００２７】
【発明の実施の形態】
図１は本発明の実施の形態を示したものである。図６および図９に対応する構成要素には同一の符号を付している。スイッチ・セル１０Ａにおいて、差動信号は差動信号入力端子２１Ａ，２２Ａに入力されている。差動信号入力端子２１Ａ，２２Ａは、それぞれ第１のエミッタ結合差動増幅回路を構成するトランジスタ１Ａ，２Ａのベースに接続されている。
【００２８】
第１のエミッタ結合差動増幅回路を構成するトランジスタ１Ａ，２Ａのエミッタ間には負帰還作用をなす抵抗１１Ａ，１２Ａが接続されている。抵抗１１Ａ，１２Ａの中点にはスイッチ手段１５Ａが接続されており、スイッチ手段１５Ａのもう一方の端子には電源ＶEEに接続された電源１６Ａが接続されている。
【００２９】
エミッタ結合差動増幅回路を構成するトランジスタ１Ａ，２Ａのコレクタには、ベース接地回路を構成するトランジスタ５Ａ，６Ａのエミッタと、第２のベース接地回路を構成するトランジスタ３Ａ，４Ａのエミッタが接続されている。トランジスタ５Ａ，４Ａのコレクタは負荷抵抗３３に接続され、トランジスタ６Ａ，３Ａのコレクタは負荷抵抗３４に接続される。
【００３０】
スイッチ・セル１０Ｂにおいて、差動信号は差動信号入力端子２１Ｂ，２２Ｂに入力されている。差動信号入力端子２１Ｂ，２２Ｂは、それぞれ第１のエミッタ結合差動増幅回路を構成するトランジスタ１Ｂ，２Ｂのベースに接続されている。第１のエミッタ結合差動増幅回路を構成するトランジスタ１Ｂ，２Ｂのエミッタ間には負帰還作用をなす抵抗１１Ｂ，１２Ｂが接続されている。抵抗１１Ｂ，１２Ｂの中点にはスイッチ手段１５Ｂが接続されており、スイッチ手段１５Ｂのもう一方の端子には電源ＶEEに接続された電源１６Ｂが接続されている。
【００３１】
エミッタ結合差動増幅回路を構成するトランジスタ１Ｂ，２Ｂのコレクタには、ベース接地回路を構成するトランジスタ５Ｂ，６Ｂのエミッタと、第２のベース接地回路を構成するトランジスタ３Ｂ，４Ｂのエミッタが接続されている。トランジスタ５Ｂ，４Ｂのコレクタは負荷抵抗３３に接続され、トランジスタ６Ｂ，３Ｂのコレクタは負荷抵抗３４に接続される。
【００３２】
負荷抵抗３３，３４のもう一方の端子は電源ＶCCに接続されている。ベース接地回路のベース端子２３Ａ，２４Ａ，２３Ｂ，２４Ｂのベース接地電圧はそれぞれ独立に制御できるようになっている。電流源の定電流値を所定の値とゼロとに切換え可能なものを電流源として用いるならば、スイッチ手段１５と電流源１６は必ずしも別個に設ける必要もない。
【００３３】
つぎに図１の回路動作について説明する。ここでは例として、スイッチ・セル１０Ａの差動信号２１Ａ，２２Ａをオン、スイッチ・セル１０Ｂの差動信号２１Ｂ，２２Ｂをオフにする場合の動作について説明する。
【００３４】
スイッチ手段１５Ａをオン、１５Ｂをオフの状態にすると、スイッチ・セル１０Ａのエミッタ結合差動増幅回路を構成するトランジスタ１Ａ，２Ａの増幅機能はオンになる。差動信号入力端子２１Ａ，２２Ａに印加された差動信号はトランジスタ１Ａ，２Ａおよび負帰還抵抗１１Ａ，１２Ａによって電流変換され、差動入力信号振幅に応じたエミッタ電流およびコレクタ電流が流れる。
【００３５】
トランジスタ１Ａ，２Ａのコレクタ電流はベース接地されたトランジスタ３Ａ，４Ａ，５Ａ，６Ａの回路に流れる。ここでベース接地回路のベース端子２３Ａ，２４Ａを、ベース端子２３Ａの電位がベース端子２４Ａの電位よりも、たとえば、１Ｖ程高くなるように設定すると、トランジスタ１Ａ，２Ａのコレクタ電流はトランジスタ５Ａ，６Ａに流れて負荷抵抗３３，３４に流れる。このとき、差動信号入力端子２１Ａ，２２Ａの電圧は差動信号出力端子３７，３８間に反転信号として現れる。
【００３６】
反対にベース端子２４Ａの電位がベース端子２３Ａの電位よりも、たとえば、１Ｖ程度高くなるように設定すると、トランジスタ１Ａ，２Ａのコレクタ電流はトランジスタ３Ａ，４Ａに流れて負荷抵抗３４，３３に流れる。このとき差動信号入力端子２１Ａ，２２Ａの電圧は差動信号出力端子３７，３８間に同位相で現れる。すなわち、本アナログ・スイッチ回路は差動信号２１Ａ，２２Ａを選択して出力するように動作するが、差動信号２１Ｂ，２２Ｂは選択されない。
【００３７】
差動信号２１Ｂ，２２Ｂを選択しないように、スイッチ手段１５Ｂをオフ状態にすると、スイッチ・セル１０Ｂのエミッタ結合差動増幅回路を構成するトランジスタ１Ｂ，２Ｂはオフになる。差動信号入力端子２１Ｂ，２２Ｂに印加された差動信号は電流変換されないので、ベース接地されたトランジスタ３Ｂ，４Ｂ，５Ｂ，６Ｂの回路にも電流は流れない。すなわち、トランジスタ３Ｂ，４Ｂ，５Ｂ，６Ｂもオフになる。
【００３８】
このとき入力された差動信号入力端子２１Ｂ，２２Ｂの信号が差動出力端子３７，３８間に現れるのは、オフ状態のトランジスタ１Ｂ〜６Ｂの端子間の静電容量によって高周波成分が漏れてくる成分のみとなる。本発明はこの高周波成分の漏れ（リーク）、すなわち、クロストークを低減するためのものであり、効果について詳細に説明する。
【００３９】
スイッチ・セル１０Ｂのトランジスタ１Ｂ，２Ｂはオフ状態であり、トランジスタ１Ｂ，２Ｂのコレクタに現れるのはトランジスタ１Ｂ，２Ｂのベース／コレクタ間容量による漏れ（リーク）成分である。この成分は（従来例１（図６）および従来例２（特開平１０−２８５００６、図９）と同様である。トランジスタ１Ｂ，２Ｂのコレクタに現れた漏れ成分は、ベース接地されたトランジスタ３Ｂ〜６Ｂのコレクタ／エミッタ間容量を通って負荷抵抗３３，３４に流れることになる。
【００４０】
ベース接地されたトランジスタは、コレクタとエミッタの中間にあるベースを接地されたために、そのシールド効果が作用して、オフ状態に有るトランジスタのエミッタからコレクタへと信号がリークする量は著しく小さくなる。トランジスタがオフでベース接地の状態におけるコレクタ／エミッタ間の静電容量は、ベース接地しない従来例２の場合よりも著しく小さな値となる。勿論、従来例２のリーク対策を施していない従来例１に対しては、その信号のリーク量の減少効果はさらに大きなものがある。
【００４１】
このような特徴を有するベース接地されたトランジスタ５Ｂ，６Ｂと３Ｂ，４Ｂの回路のベース接地電圧、すなわち、ベース端子２３Ｂの電圧Ｖ２３Ｂと、ベース端子電圧Ｖ２４Ｂを同電位に設定することにより、トランジスタ５Ｂとトランジスタ４Ｂ、およびトランジスタ３Ｂとトランジスタ６Ｂのベース接地により微小になったコレクタ／エミッタ間の静電容量はほぼ等しくなる。
【００４２】
したがって、トランジスタ５Ｂ，４Ｂのコレクタに発生する微小な漏れ成分は、さらにコレクタ／エミッタ間容量が等しいので同じ振幅で、かつ逆相で加算されることとなり、相殺される。同時にトランジスタ３Ｂ，６Ｂのコレクタに発生する微小な漏れ（リーク）成分は、さらにコレクタ／エミッタ間容量が等しいので同じ振幅で、かつ逆相で加算されることとなり、相殺される。
【００４３】
オフされたスイッチ・セル１０Ｂのトランジスタ１Ｂ，２Ｂのベース／コレクタ間容量による漏れ（リーク）成分を、ベース接地により微小になったトランジスタ５Ｂ，４Ｂと６Ｂ，３Ｂの等しいコレクタ／エミッタ間容量により逆相で加算することで相殺しているので、差動信号出力端子３７，３８間へのクロストークを著しく小さくすることができる。
【００４４】
上記の説明では、スイッチ・セル１０Ａの差動信号をオン、スイッチ・セル１０Ｂの差動信号をオフにする場合の動作について説明したが、スイッチ・セル１０Ａの差動信号をオフ、スイッチ・セル１０Ｂの差動信号をオンにする場合の動作も同様である。
【００４５】
ベース端子２３Ａ，２４Ａ，２３Ｂ，２４Ｂのベース電圧を制御する手段が必要になるが、これらの電圧は直流であり、ベース端子２３Ａと２４Ａ、または２３Ｂと２４Ｂを同電位に設定するにはスイッチを用いて、ベース端子間を短絡すればよいので、回路規模の増大は最小限で済む。
【００４６】
本発明によるアナログ・スイッチ回路の効果について、シミュレーションの例をあげてより詳しく説明する。シミュレーションに用いた回路定数の概略を以下に示す。なお、シミュレーションにおいては、実際のＩＣ内部の素子のばらつきを考慮して、トランジスタの静電容量に５％程度のばらつきを与えている。
【００４７】
シミュレーションに用いたトランジスタのパラメータ
１． 順方向遷移時間（ステップ入力に対する出力の立上り時間）
ＴＦ＝２０ｐｓ
２． 端子間静電容量
Ｃbe＝Ｃbc＝Ｃcs＝０．６ｐＦ（±５％）
ここで、Ｃbeはベース／エミッタ間、Ｃbcはベース／コレクタ間、Ｃcsはコレクタ／サブストレート（基板）間の静電容量である。
３． 端子間静電容量のバイアス依存性係数
ＭＪ＝０．４
４． 電流源１５の電流値
Ｉ＝２０ ｍＡ
５． エミッタ負帰還抵抗（１１，１２）
Ｒ１１＝Ｒ１２＝１００ Ω
６． 負荷抵抗（３３，３４）
Ｒ３３＝Ｒ３４＝１００ Ω
【００４８】
図３は、本発明と従来例のアナログ・スイッチ回路のクロストークのシミュレーション効果を示したものである。横軸は周波数（Ｈｚ）、縦軸はクロストーク（ｄＢ）である。トレースは上から順に、▲１▼特開平１０−２８５００６によるアナログ・スイッチ回路、▲２▼本発明によるアナログ・スイッチ回路（Ｖ２４Ｂ＝Ｖ２３Ｂ＋１Ｖとした場合）、▲３▼本発明によるアナログ・スイッチ回路（Ｖ２４Ｂ＝Ｖ２３Ｂとした場合）のクロストークである。
【００４９】
この図から明らかなように、本発明によれば、従来例に比べてクロストークの極めて少ないアナログ・スイッチ回路を実現できる。また、トランジスタ５Ｂ，６Ｂのベース接地電圧Ｖ２３Ｂとトランジスタ３Ｂ，４Ｂのベース接地電圧Ｖ２４Ｂを等しくすることによる効果も明らかであろう。
【００５０】
実施例１
図２には本発明の実施例１の回路図が示されている。図１と同一の構成要素には同一の符号が付してあるので、図１と異る点について説明する。図２においては、図１のスイッチ・セル１０Ａ，１０Ｂと負荷抵抗３３，３４との間にベース電圧ＶB によりベース接地されたトランジスタ３１，３２回路が接続されている。すなわち、ベース接地回路が負荷抵抗３３，３４に直列に接続されている。
【００５１】
このように構成することにより、差動信号出力端子３７，３８に発生する出力信号の電圧変化はベース接地されたトランジスタ３Ｂ〜６Ｂのコレクタに影響を及ぼさないので、ベース接地回路を構成するトランジスタ３Ａ〜６Ａ，３Ｂ〜６Ｂのコレクタ／エミッタ間静電容量の均一性は更に高まる。そのために、漏れ成分を相殺する効果はさらに高くなる。
【００５２】
もう１つの作用は、図１の構成ではベース接地回路のトランジスタ３Ａ〜６Ａ，３Ｂ〜６Ｂのコレクタ容量が直接負荷抵抗に並列に加わっていたのに対し、図２の構成ではトランジスタ３１，３２のコレクタ容量のみが負荷抵抗３３，３４に並列に加わることになる。そのために、広帯域性を改善することができる。
【００５３】
図４には、図１におけるスイッチ・セル１０の数を４個にした場合、すなわち、スイッチ・セル１０Ａ〜１０Ｄを用いた実施例２を示している。
【００５４】
図５には、図２におけるスイッチ・セル１０の数を４個にした場合、すなわち、スイッチ・セル１０Ａ〜１０Ｄを用いた実施例３を示している。この場合には、ベース接地したトランジスタ３７，３８により、負荷抵抗３３，３４への各スイッチ・セル１０Ａ〜１０Ｄの静電容量の影響は著しく軽減されるから、図４の回路よりも、より広帯域になる。
【００５５】
図４および図５に示したように、スイッチ・セル１０の数は２以上の数であれば任意の複数個にすることができ、そのうちの１個のスイッチ・セル１０をオンにし、その他をオフにすることによって任意の１組の差動入力信号を出力として得ることができる。
【００５６】
図１，２，４，５において、エミッタ負帰還抵抗１１，１２と負荷抵抗３３，３４の値を等しくすると、差動信号出力端子３７，３８の間に得られる差動信号出力は、差動信号入力端子２１，２２の間に印加された差動信号入力の振幅と同じ、すなわち、利得は１である。負荷抵抗３３，３４の値（Ｒ３３＝Ｒ３４）をエミッタ負帰還抵抗（Ｒ１１＝Ｒ１２）の２倍（Ｒ３３＝２Ｒ１１）にするならば利得は２となる。
【００５７】
【発明の効果】
以上述べたように本発明によるならば、直流から数ギガヘルツ（ＧＨｚ）以上の広帯域にわたって、クロストークを低減したアナログ・スイッチ回路を提供することが可能となった。また、本発明の回路はＩＣ化に適しているので、小型化に適しているという利点も有する。さらに、多数の差動入力に対しても広帯域性を損なわず、いずれか１つの差動入力信号を選択できるという利点も有する。したがって本発明の効果は極めて大きい。
【図面の簡単な説明】
【図１】本発明の実施の形態を示す回路図である。
【図２】本発明の実施例１を示す回路図である。
【図３】本発明と従来例２のクロストークをシミュレーションにより求めた周波数特性図である。
【図４】本発明の実施例２を示す回路図である。
【図５】本発明の実施例３を示す回路図である。
【図６】従来例１を示す回路図である。
【図７】トランジスタの端子間静電容量を説明する図である。
【図８】トランジスタのベース／コレクタ間静電容量の変化を説明する図である。
【図９】従来例２を示す回路図である。
【符号の説明】
１〜８ トランジスタ
１５ スイッチ手段
１６ 電流源
２１，２２ 差動信号入力端子
２３，２４ ベース端子
３１，３２ トランジスタ
３３，３４ 負荷抵抗
３７，３８ 差動信号出力端子
Ｃbc ベース／コレクタ間静電容量
Ｃbe ベース／エミッタ間静電容量
Ｃce コレクタ／エミッタ間静電容量
ＶB ，ＶCC ，ＶEE 電源
【発明の属する技術分野】
本発明は、複数組の差動入力信号のうちのいずれか１つを選択するアナログ・スイッチ回路に関する。具体的には、直流から数ギガヘルツ（ＧＨｚ）に及ぶ広帯域にわたって、選択していない入力信号からのクロストークを低減したアナログ・スイッチ回路を提供するものである。
【０００２】
【従来の技術】
複数の差動入力信号のうち、いずれか１つを選択するアナログ・スイッチ回路は、例えばオシロスコープの入力チャネル切換え回路で用いられる。
【０００３】
図６は、この種の従来のアナログ・スイッチ回路の一例である従来例１を示したものである。
【０００４】
図６において、２１Ａ，２２Ａは第１の差動信号入力端子であり、それぞれトランジスタ１Ａ，２Ａのベースに接続されている。２１Ｂ，２２Ｂは第２の差動信号入力端子であり、それぞれトランジスタ１Ｂ，２Ｂのベースに接続されている。トランジスタ１Ａ，２Ａのエミッタは抵抗１１Ａ，１２Ａを介して接続され、抵抗１１Ａ，１２Ａの中点はスイッチ１５Ａを介して電流源１６Ａに接続されている。電流源１６Ａ，１６Ｂの他端は、電源ＶEEに接続されている。
【０００５】
また、トランジスタ１Ｂ，２Ｂのエミッタは抵抗１１Ｂ，１２Ｂを介して接続され、抵抗１１Ｂ，１２Ｂの中点はスイッチ１５Ｂを介して電流源１６Ｂに接続されている。トランジスタ１Ａ，１Ｂのコレクタは抵抗３３を介して電源ＶCCに接続されている。トランジスタ２Ａ，２Ｂのコレクタは抵抗３４を介して電源ＶCCに接続されている。
【０００６】
トランジスタ１Ａ，２Ａおよびトランジスタ１Ｂ，２Ｂはそれぞれ差動増幅回路を構成している。このような構成において、スイッチ１５Ａをオンにし、スイッチ１５Ｂをオフにすると、トランジスタ１Ａ，２Ａが増幅器として動作するオン状態になって第１の差動信号入力端子２１Ａ，２２Ａ間の電圧が差動信号出力端子３７，３８間に出力される。このとき、トランジスタ１Ｂ，２Ｂはオフ状態になりコレクタ電流が流れないので、第２の差動信号入力端子２１Ｂ，２２Ｂ間の電圧は差動信号出力端子３７，３８間に出力されない。
【０００７】
反対に、スイッチ１５Ｂをオンにし、スイッチ１５Ａをオフにすると、トランジスタ１Ｂ，２Ｂが増幅器として動作するオン状態になって、第２の差動信号入力端子２１Ｂ，２２Ｂ間の電圧が差動信号出力端子３７，３８間に出力される。
【０００８】
このとき、トランジスタ１Ａ，２Ａはオフ状態になりコレクタ電流が流れないので、第１の差動信号入力端子２１Ａ，２２Ａ間の電圧は、差動信号出力端子３７，３８間に出力されない。
【０００９】
このように、スイッチ１５Ａ，１５Ｂの動作状態を変えることで、２組の差動入力信号のうち、いずれか１つを選択することができ、アナログ・スイッチ回路を構成することができる。いままでの説明では差動入力信号は２組であったが、差動入力信号の組数はいくつでも良く、そのうちの１つのスイッチ（たとえば１５Ａ）がオンになり、他のスイッチ（１５Ｂ他、示されていないスイッチ）がオフであれば、差動入力端子２１Ａ，２２Ａの差動入力信号の組が選択されて、差動信号出力端子３７，３８間に出力される。
【００１０】
アナログ・スイッチ回路では、トランジスタのベース／コレクタ間の静電容量の存在によって、トランジスタをオフ状態にしても差動入力端子に印加される信号のうち高周波成分が差動出力端子に漏れ（リークし）てくる、いわゆるクロストークが発生するという欠点があった。
【００１１】
図７はトランジスタＱのコレクタ、ベース、エミツタ間の各静電容量を説明するための図である。図７において、Ｃbcはベース／コレクタ間容量、Ｃbeはベース／エミッタ間容量、Ｃceはコレクタ／エミッタ間容量である。
【００１２】
図８はベース／コレクタ間電圧と、ベース／コレクタ間静電容量の例を示したもので、ベース／コレクタ間静電容量Ｃbcはベース／コレクタ間電圧Ｖによって変化する。ここでは、図示しないが、ベース／エミッタ間静電容量Ｃbe、コレクタ／エミッタ間静電容量Ｃceも同様な変化を示す。
【００１３】
従来例２（特開平１０−２８５００６）
従来例２には、このようなクロストーク発生を低減するために高周波信号のリーク手段を用いるアナログ・スイッチ回路が提案されている。
【００１４】
図９には従来例２の回路が示されている。第１の差動信号入力端子２１Ａ，２２Ａは、それぞれトランジスタ１Ａ，２Ａのベースに接続されている。２１Ｂ，２２Ｂは第２の差動信号入力端子であり、それぞれトランジスタ１Ｂ，２Ｂのベースに接続されている。トランジスタ１Ａ，２Ａのエミッタは抵抗１１Ａ，１２Ａを介して接続され、抵抗１１Ａ，１２Ａの中点はスイッチ１５Ａを介して電流源１６Ａに接続されている。
【００１５】
また、トランジスタ１Ｂ，２Ｂのエミッタは抵抗１１Ｂ，１２Ｂを介して接続され、抵抗１１Ｂ，１２Ｂの中点はスイッチ１５Ｂを介して電流源１６Ｂに接続されている。トランジスタ１Ａ，１Ｂのコレクタは抵抗３３を介して電源ＶCCに接続されている。トランジスタ２Ａ，２Ｂのコレクタは抵抗３４を介して電源ＶCCに接続されている。電流源１６Ａ，１６Ｂの他端は、電源ＶEEに接続されている。
【００１６】
トランジスタ７Ａ，８Ａ，７Ｂ，８Ｂは、それぞれベースとエミッタが接続されるとともに、それぞれのベースはトランジスタ１Ａ，２Ａ，１Ｂ，１Ｃのベースに接続されている。また、トランジスタ７Ａ，８Ａ，７Ｂ，８Ｂのコレクタは、それぞれトランジスタ２Ａ，１Ａ，２Ｂ，１Ｂのコレクタに接続されている。
【００１７】
トランジスタ７Ａ，８Ａはトランジスタ１Ａ，２Ａからなる差動回路の信号リーク手段を構成している。同様にトランジスタ７Ｂ，８Ｂはトランジスタ１Ｂ，２Ｂからなる差動回路の信号リーク手段を構成している。
【００１８】
図９の構成において、スイッチ１５Ａをオン、スイッチ１５Ｂをオフにした場合の動作について説明する。トランジスタ１Ａ，２Ａのエミッタには電流源１６Ａの電流が供給され、トランジスタ１Ａ，２Ａは増幅器として動作するオン状態になる。したがって 差動信号入力端子２１Ａ，２２Ａ間の電圧が差動信号出力端子３７，３８間に出力される。
【００１９】
一方、トランジスタ１Ｂ，２Ｂのエミッタには電流源１６Ｂの電流は供給されないので、トランジスタ１Ｂ，２Ｂはオフ状態になる。このときトランジスタ１Ｂ，２Ｂのベース／コレクタ間静電容量により、差動信号入力端子２１Ｂ，２２Ｂの信号のうち高周波成分の一部はトランジスタ１Ｂ，２Ｂのコレクタに現れることになる。
【００２０】
しかしながら、トランジスタ７Ｂ，８Ｂもベース／コレクタ間静電容量の存在によって高周波信号の一部をリークし、トランジスタ１Ｂ，２Ｂのコレクタに逆相で加えられるので、リーク量が同じであればトランジスタ１Ｂ，２Ｂのリーク成分は相殺されることになる。
【００２１】
実際には差動信号入力端子２１Ｂ，２２Ｂに印加される差動電圧によって、トランジスタ１Ｂ，２Ｂのベース／コレクタ間電圧は等しくならず、ベース／コレクタ間静電容量が異ることや、コレクタ／エミッタ間静電容量の存在によってリーク量は同じにならないという問題点があった。また、トランジスタの特性のばらつきによってもベース／コレクタ間静電容量がばらつき、リーク量を相殺できないという問題点もある。
【００２２】
【発明が解決しようとする課題】
図６に示した従来例１のアナログ・スイッチ回路では、トランジスタ１Ａ，２Ａ，１Ｂ，２Ｂのベース、コレクタ間静電容量によって、高周波でのクロストークが発生するという欠点があった。
【００２３】
図９に示した特開平１０−２８５００６による従来例２のアナログ・スイッチ回路では、トランジスタ１Ａとトランジスタ７Ａ、トランジスタ２Ａとトランジスタ８Ａ、トランジスタ１Ｂとトランジスタ７Ｂ、トランジスタ２Ｂとトランジスタ８Ｂのベース／コレクタ間静電容量が完全には等しくならないため、リーク成分を完全には相殺することができずに、クロストークを０にできないという欠点があった。
【００２４】
さらに、トランジスタの特性にはばらつき（たとえば、トランジスタ１Ｂと７Ｂの差、２Ｂと８Ｂの差）があった場合には、リーク成分相殺の効果がさらに少なくなり、クロストークが増加するという解決されなければならない課題があった。本発明はこのような未解決な問題に鑑みてなされたものであり、高周波まで非常にクロストークが小さい、モノリシックＩＣ化に適したアナログ・スイッチ回路を提供するものである。
【００２５】
【課題を解決するための手段】
差動入力を受けて差動増幅器出力を得るセル増幅手段と、その出力を受けて差動入力に対して同一または反対の極性の差動セル出力を得るセル・ベース接地手段とを含んだセル・スイッチ手段と、
複数個のうちの１つのセル・スイッチ手段に負荷電流を供給して差動信号出力を得るための差動負荷手段と
を含むアナログ・スイッチ回路を構成した。
【００２６】
セル・スイッチ手段にセル・ベース接地手段を含んでいるために、負荷電流を供給されないセル・スイッチ手段への差動入力がリークして差動信号出力となることは無くなった。セル・ベース接地手段には、ベースを接地したトランジスタを用いている。ベース接地トランジスタがオフになっているときには、エミッタとコレクタの間に存在する接地されたベースがシールド効果をなすために、エミッタへの入力信号がコレクタ側にリークする量は著しく減少し、負荷電流を供給されないセル・スイッチ手段では、著しく減少したリーク信号でさえも、さらに反対極性のリーク信号と打消すように作用する。
【００２７】
【発明の実施の形態】
図１は本発明の実施の形態を示したものである。図６および図９に対応する構成要素には同一の符号を付している。スイッチ・セル１０Ａにおいて、差動信号は差動信号入力端子２１Ａ，２２Ａに入力されている。差動信号入力端子２１Ａ，２２Ａは、それぞれ第１のエミッタ結合差動増幅回路を構成するトランジスタ１Ａ，２Ａのベースに接続されている。
【００２８】
第１のエミッタ結合差動増幅回路を構成するトランジスタ１Ａ，２Ａのエミッタ間には負帰還作用をなす抵抗１１Ａ，１２Ａが接続されている。抵抗１１Ａ，１２Ａの中点にはスイッチ手段１５Ａが接続されており、スイッチ手段１５Ａのもう一方の端子には電源ＶEEに接続された電源１６Ａが接続されている。
【００２９】
エミッタ結合差動増幅回路を構成するトランジスタ１Ａ，２Ａのコレクタには、ベース接地回路を構成するトランジスタ５Ａ，６Ａのエミッタと、第２のベース接地回路を構成するトランジスタ３Ａ，４Ａのエミッタが接続されている。トランジスタ５Ａ，４Ａのコレクタは負荷抵抗３３に接続され、トランジスタ６Ａ，３Ａのコレクタは負荷抵抗３４に接続される。
【００３０】
スイッチ・セル１０Ｂにおいて、差動信号は差動信号入力端子２１Ｂ，２２Ｂに入力されている。差動信号入力端子２１Ｂ，２２Ｂは、それぞれ第１のエミッタ結合差動増幅回路を構成するトランジスタ１Ｂ，２Ｂのベースに接続されている。第１のエミッタ結合差動増幅回路を構成するトランジスタ１Ｂ，２Ｂのエミッタ間には負帰還作用をなす抵抗１１Ｂ，１２Ｂが接続されている。抵抗１１Ｂ，１２Ｂの中点にはスイッチ手段１５Ｂが接続されており、スイッチ手段１５Ｂのもう一方の端子には電源ＶEEに接続された電源１６Ｂが接続されている。
【００３１】
エミッタ結合差動増幅回路を構成するトランジスタ１Ｂ，２Ｂのコレクタには、ベース接地回路を構成するトランジスタ５Ｂ，６Ｂのエミッタと、第２のベース接地回路を構成するトランジスタ３Ｂ，４Ｂのエミッタが接続されている。トランジスタ５Ｂ，４Ｂのコレクタは負荷抵抗３３に接続され、トランジスタ６Ｂ，３Ｂのコレクタは負荷抵抗３４に接続される。
【００３２】
負荷抵抗３３，３４のもう一方の端子は電源ＶCCに接続されている。ベース接地回路のベース端子２３Ａ，２４Ａ，２３Ｂ，２４Ｂのベース接地電圧はそれぞれ独立に制御できるようになっている。電流源の定電流値を所定の値とゼロとに切換え可能なものを電流源として用いるならば、スイッチ手段１５と電流源１６は必ずしも別個に設ける必要もない。
【００３３】
つぎに図１の回路動作について説明する。ここでは例として、スイッチ・セル１０Ａの差動信号２１Ａ，２２Ａをオン、スイッチ・セル１０Ｂの差動信号２１Ｂ，２２Ｂをオフにする場合の動作について説明する。
【００３４】
スイッチ手段１５Ａをオン、１５Ｂをオフの状態にすると、スイッチ・セル１０Ａのエミッタ結合差動増幅回路を構成するトランジスタ１Ａ，２Ａの増幅機能はオンになる。差動信号入力端子２１Ａ，２２Ａに印加された差動信号はトランジスタ１Ａ，２Ａおよび負帰還抵抗１１Ａ，１２Ａによって電流変換され、差動入力信号振幅に応じたエミッタ電流およびコレクタ電流が流れる。
【００３５】
トランジスタ１Ａ，２Ａのコレクタ電流はベース接地されたトランジスタ３Ａ，４Ａ，５Ａ，６Ａの回路に流れる。ここでベース接地回路のベース端子２３Ａ，２４Ａを、ベース端子２３Ａの電位がベース端子２４Ａの電位よりも、たとえば、１Ｖ程高くなるように設定すると、トランジスタ１Ａ，２Ａのコレクタ電流はトランジスタ５Ａ，６Ａに流れて負荷抵抗３３，３４に流れる。このとき、差動信号入力端子２１Ａ，２２Ａの電圧は差動信号出力端子３７，３８間に反転信号として現れる。
【００３６】
反対にベース端子２４Ａの電位がベース端子２３Ａの電位よりも、たとえば、１Ｖ程度高くなるように設定すると、トランジスタ１Ａ，２Ａのコレクタ電流はトランジスタ３Ａ，４Ａに流れて負荷抵抗３４，３３に流れる。このとき差動信号入力端子２１Ａ，２２Ａの電圧は差動信号出力端子３７，３８間に同位相で現れる。すなわち、本アナログ・スイッチ回路は差動信号２１Ａ，２２Ａを選択して出力するように動作するが、差動信号２１Ｂ，２２Ｂは選択されない。
【００３７】
差動信号２１Ｂ，２２Ｂを選択しないように、スイッチ手段１５Ｂをオフ状態にすると、スイッチ・セル１０Ｂのエミッタ結合差動増幅回路を構成するトランジスタ１Ｂ，２Ｂはオフになる。差動信号入力端子２１Ｂ，２２Ｂに印加された差動信号は電流変換されないので、ベース接地されたトランジスタ３Ｂ，４Ｂ，５Ｂ，６Ｂの回路にも電流は流れない。すなわち、トランジスタ３Ｂ，４Ｂ，５Ｂ，６Ｂもオフになる。
【００３８】
このとき入力された差動信号入力端子２１Ｂ，２２Ｂの信号が差動出力端子３７，３８間に現れるのは、オフ状態のトランジスタ１Ｂ〜６Ｂの端子間の静電容量によって高周波成分が漏れてくる成分のみとなる。本発明はこの高周波成分の漏れ（リーク）、すなわち、クロストークを低減するためのものであり、効果について詳細に説明する。
【００３９】
スイッチ・セル１０Ｂのトランジスタ１Ｂ，２Ｂはオフ状態であり、トランジスタ１Ｂ，２Ｂのコレクタに現れるのはトランジスタ１Ｂ，２Ｂのベース／コレクタ間容量による漏れ（リーク）成分である。この成分は（従来例１（図６）および従来例２（特開平１０−２８５００６、図９）と同様である。トランジスタ１Ｂ，２Ｂのコレクタに現れた漏れ成分は、ベース接地されたトランジスタ３Ｂ〜６Ｂのコレクタ／エミッタ間容量を通って負荷抵抗３３，３４に流れることになる。
【００４０】
ベース接地されたトランジスタは、コレクタとエミッタの中間にあるベースを接地されたために、そのシールド効果が作用して、オフ状態に有るトランジスタのエミッタからコレクタへと信号がリークする量は著しく小さくなる。トランジスタがオフでベース接地の状態におけるコレクタ／エミッタ間の静電容量は、ベース接地しない従来例２の場合よりも著しく小さな値となる。勿論、従来例２のリーク対策を施していない従来例１に対しては、その信号のリーク量の減少効果はさらに大きなものがある。
【００４１】
このような特徴を有するベース接地されたトランジスタ５Ｂ，６Ｂと３Ｂ，４Ｂの回路のベース接地電圧、すなわち、ベース端子２３Ｂの電圧Ｖ２３Ｂと、ベース端子電圧Ｖ２４Ｂを同電位に設定することにより、トランジスタ５Ｂとトランジスタ４Ｂ、およびトランジスタ３Ｂとトランジスタ６Ｂのベース接地により微小になったコレクタ／エミッタ間の静電容量はほぼ等しくなる。
【００４２】
したがって、トランジスタ５Ｂ，４Ｂのコレクタに発生する微小な漏れ成分は、さらにコレクタ／エミッタ間容量が等しいので同じ振幅で、かつ逆相で加算されることとなり、相殺される。同時にトランジスタ３Ｂ，６Ｂのコレクタに発生する微小な漏れ（リーク）成分は、さらにコレクタ／エミッタ間容量が等しいので同じ振幅で、かつ逆相で加算されることとなり、相殺される。
【００４３】
オフされたスイッチ・セル１０Ｂのトランジスタ１Ｂ，２Ｂのベース／コレクタ間容量による漏れ（リーク）成分を、ベース接地により微小になったトランジスタ５Ｂ，４Ｂと６Ｂ，３Ｂの等しいコレクタ／エミッタ間容量により逆相で加算することで相殺しているので、差動信号出力端子３７，３８間へのクロストークを著しく小さくすることができる。
【００４４】
上記の説明では、スイッチ・セル１０Ａの差動信号をオン、スイッチ・セル１０Ｂの差動信号をオフにする場合の動作について説明したが、スイッチ・セル１０Ａの差動信号をオフ、スイッチ・セル１０Ｂの差動信号をオンにする場合の動作も同様である。
【００４５】
ベース端子２３Ａ，２４Ａ，２３Ｂ，２４Ｂのベース電圧を制御する手段が必要になるが、これらの電圧は直流であり、ベース端子２３Ａと２４Ａ、または２３Ｂと２４Ｂを同電位に設定するにはスイッチを用いて、ベース端子間を短絡すればよいので、回路規模の増大は最小限で済む。
【００４６】
本発明によるアナログ・スイッチ回路の効果について、シミュレーションの例をあげてより詳しく説明する。シミュレーションに用いた回路定数の概略を以下に示す。なお、シミュレーションにおいては、実際のＩＣ内部の素子のばらつきを考慮して、トランジスタの静電容量に５％程度のばらつきを与えている。
【００４７】
シミュレーションに用いたトランジスタのパラメータ
１． 順方向遷移時間（ステップ入力に対する出力の立上り時間）
ＴＦ＝２０ｐｓ
２． 端子間静電容量
Ｃbe＝Ｃbc＝Ｃcs＝０．６ｐＦ（±５％）
ここで、Ｃbeはベース／エミッタ間、Ｃbcはベース／コレクタ間、Ｃcsはコレクタ／サブストレート（基板）間の静電容量である。
３． 端子間静電容量のバイアス依存性係数
ＭＪ＝０．４
４． 電流源１５の電流値
Ｉ＝２０ ｍＡ
５． エミッタ負帰還抵抗（１１，１２）
Ｒ１１＝Ｒ１２＝１００ Ω
６． 負荷抵抗（３３，３４）
Ｒ３３＝Ｒ３４＝１００ Ω
【００４８】
図３は、本発明と従来例のアナログ・スイッチ回路のクロストークのシミュレーション効果を示したものである。横軸は周波数（Ｈｚ）、縦軸はクロストーク（ｄＢ）である。トレースは上から順に、▲１▼特開平１０−２８５００６によるアナログ・スイッチ回路、▲２▼本発明によるアナログ・スイッチ回路（Ｖ２４Ｂ＝Ｖ２３Ｂ＋１Ｖとした場合）、▲３▼本発明によるアナログ・スイッチ回路（Ｖ２４Ｂ＝Ｖ２３Ｂとした場合）のクロストークである。
【００４９】
この図から明らかなように、本発明によれば、従来例に比べてクロストークの極めて少ないアナログ・スイッチ回路を実現できる。また、トランジスタ５Ｂ，６Ｂのベース接地電圧Ｖ２３Ｂとトランジスタ３Ｂ，４Ｂのベース接地電圧Ｖ２４Ｂを等しくすることによる効果も明らかであろう。
【００５０】
実施例１
図２には本発明の実施例１の回路図が示されている。図１と同一の構成要素には同一の符号が付してあるので、図１と異る点について説明する。図２においては、図１のスイッチ・セル１０Ａ，１０Ｂと負荷抵抗３３，３４との間にベース電圧ＶB によりベース接地されたトランジスタ３１，３２回路が接続されている。すなわち、ベース接地回路が負荷抵抗３３，３４に直列に接続されている。
【００５１】
このように構成することにより、差動信号出力端子３７，３８に発生する出力信号の電圧変化はベース接地されたトランジスタ３Ｂ〜６Ｂのコレクタに影響を及ぼさないので、ベース接地回路を構成するトランジスタ３Ａ〜６Ａ，３Ｂ〜６Ｂのコレクタ／エミッタ間静電容量の均一性は更に高まる。そのために、漏れ成分を相殺する効果はさらに高くなる。
【００５２】
もう１つの作用は、図１の構成ではベース接地回路のトランジスタ３Ａ〜６Ａ，３Ｂ〜６Ｂのコレクタ容量が直接負荷抵抗に並列に加わっていたのに対し、図２の構成ではトランジスタ３１，３２のコレクタ容量のみが負荷抵抗３３，３４に並列に加わることになる。そのために、広帯域性を改善することができる。
【００５３】
図４には、図１におけるスイッチ・セル１０の数を４個にした場合、すなわち、スイッチ・セル１０Ａ〜１０Ｄを用いた実施例２を示している。
【００５４】
図５には、図２におけるスイッチ・セル１０の数を４個にした場合、すなわち、スイッチ・セル１０Ａ〜１０Ｄを用いた実施例３を示している。この場合には、ベース接地したトランジスタ３７，３８により、負荷抵抗３３，３４への各スイッチ・セル１０Ａ〜１０Ｄの静電容量の影響は著しく軽減されるから、図４の回路よりも、より広帯域になる。
【００５５】
図４および図５に示したように、スイッチ・セル１０の数は２以上の数であれば任意の複数個にすることができ、そのうちの１個のスイッチ・セル１０をオンにし、その他をオフにすることによって任意の１組の差動入力信号を出力として得ることができる。
【００５６】
図１，２，４，５において、エミッタ負帰還抵抗１１，１２と負荷抵抗３３，３４の値を等しくすると、差動信号出力端子３７，３８の間に得られる差動信号出力は、差動信号入力端子２１，２２の間に印加された差動信号入力の振幅と同じ、すなわち、利得は１である。負荷抵抗３３，３４の値（Ｒ３３＝Ｒ３４）をエミッタ負帰還抵抗（Ｒ１１＝Ｒ１２）の２倍（Ｒ３３＝２Ｒ１１）にするならば利得は２となる。
【００５７】
【発明の効果】
以上述べたように本発明によるならば、直流から数ギガヘルツ（ＧＨｚ）以上の広帯域にわたって、クロストークを低減したアナログ・スイッチ回路を提供することが可能となった。また、本発明の回路はＩＣ化に適しているので、小型化に適しているという利点も有する。さらに、多数の差動入力に対しても広帯域性を損なわず、いずれか１つの差動入力信号を選択できるという利点も有する。したがって本発明の効果は極めて大きい。
【図面の簡単な説明】
【図１】本発明の実施の形態を示す回路図である。
【図２】本発明の実施例１を示す回路図である。
【図３】本発明と従来例２のクロストークをシミュレーションにより求めた周波数特性図である。
【図４】本発明の実施例２を示す回路図である。
【図５】本発明の実施例３を示す回路図である。
【図６】従来例１を示す回路図である。
【図７】トランジスタの端子間静電容量を説明する図である。
【図８】トランジスタのベース／コレクタ間静電容量の変化を説明する図である。
【図９】従来例２を示す回路図である。
【符号の説明】
１〜８ トランジスタ
１５ スイッチ手段
１６ 電流源
２１，２２ 差動信号入力端子
２３，２４ ベース端子
３１，３２ トランジスタ
３３，３４ 負荷抵抗
３７，３８ 差動信号出力端子
Ｃbc ベース／コレクタ間静電容量
Ｃbe ベース／エミッタ間静電容量
Ｃce コレクタ／エミッタ間静電容量
ＶB ，ＶCC ，ＶEE 電源
Claims (8)
- 差動入力（２１，２２）を受けて、増幅作用をオンにスイッチしているときに差動増幅出力を得ることのできるセル増幅手段（１，２，１１，１２，１５，１６）と、前記差動増幅出力を受けて、前記差動増幅出力の極性を選択するための１組のベース接地電圧（２３，２４）によって前記差動入力（２１，２２）に対して同極性および反対の極性のうちの一方の差動出力をセル出力として得ることのできるセル・ベース接地手段（３〜６）とを含むセル・スイッチ手段（１０）と、
前記セル・スイッチ手段（１０）の複数個のうちの１つの前記増幅作用をオンにスイッチしているセル・スイッチ手段（１０）の前記セル・ベース接地手段（３，４，５，６）側に負荷電流を供給して差動信号出力（３７，３８）を得るための差動負荷手段（３１〜３４）とを含んだ
アナログ・スイッチ回路。 - 前記セル・スイッチ手段（１０）に含まれたセル増幅手段（１，２，１１，１２，１５，１６）が、
エミッタ抵抗（１１，１２）を介してエミッタ結合され、前記エミッタ結合の中点に増幅作用をオン・オフすることの可能な電流源（１５，１６）を接続し、ベースに差動入力された信号（２１，２２）をコレクタ側に前記差動増幅出力として得るように構成されている
請求項１のアナログ・スイッチ回路。 - 前記セル・スイッチ手段（１０）に含まれたセル・ベース接地手段（３〜６）が、
前記セル増幅手段（１，２，１１，１２，１５，１６）における増幅作用がオフにスイッチされているときに、前記差動増幅出力として現れる前記差動入力のリーク成分は前記セル出力とはならず、前記増幅作用がオンにスイッチされているときには前記セル出力となるように構成されている
請求項１のアナログ・スイッチ回路。 - 前記セル・スイッチ手段（１０）に含まれたセル・ベース接地手段（３〜６）が、
２つのベースを結合された第１組の第１のトランジスタ（５Ａ）と第２のトランジスタ（６Ａ）と、２つのベースを結合された第２組の第１のトランジスタ（３Ａ）と第２のトランジスタ（４Ａ）とを含み、
前記第１組の第１のトランジスタ（５Ａ）および前記第２組の第１のトランジスタ（３Ａ）の両エミッタを前記セル・スイッチ手段（１０）に含まれた前記セル増幅手段の差動増幅出力の一方に接続され、
前記第１組の第２のトランジスタ（６Ａ）および前記第２組の第２のトランジスタ（４Ａ）の両エミッタを前記セル・スイッチ手段（１０）に含まれた前記セル増幅手段の差動増幅出力の他方に接続され、
前記第１組の第１のトランジスタ（５Ａ）および前記第２組の第２のトランジスタ（４Ａ）の両コレクタから前記セル出力のうちの一方を得て、
前記第１組の第２のトランジスタ（６Ａ）および前記第２組の第１のトランジスタ（３Ａ）の両コレクタから前記セル出力のうちの他方を得るように構成されている。
請求項１のアナログ・スイッチ回路。 - 前記差動負荷手段（３１〜３４）が、
一端が定電圧源に共通に接続された第１および第２の負荷抵抗（３３，３４）であり、それぞれの他端が前記セル出力に接続されて、そのそれぞれの他端（３７，３８）から前記差動信号出力（３７，３８）を得るように構成されている
請求項１のアナログ・スイッチ回路。 - 前記差動負荷手段（３１〜３４）が、
２つのベースを共通にベース接地された２つのトランジスタ（３１，３２）を含み、前記２つのトランジスタ（３１，３２）のそれぞれのエミッタが前記セル出力にそれぞれ接続されて、
一端が定電圧源に共通に接続された第１および第２の負荷抵抗（３３，３４）のそれぞれの他端に前記２つのトランジスタ（３１，３２）のコレクタをそれぞれ接続して、それぞれの接続点から前記差動信号出力（３７，３８）を得るように構成されている
請求項１のアナログ・スイッチ回路。 - 前記セル・スイッチ手段（１０）において、
前記１組のベース接地電圧（２３，２４）が、前記差動入力（２１，２２）に対して同極性および反対の極性のうちの一方の差動信号出力（３７，３８）を得るように設定された電圧である
請求項１のアナログ・スイッチ回路。 - 前記セル・スイッチ手段（１０）の複数個のうちの前記増幅作用をオンにスイッチしている１つを除く他のセル・スイッチ（１０）において、
前記１組のベース接地電圧（２３，２４）の値の差がゼロである
請求項１のアナログ・スイッチ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35092299A JP3664010B2 (ja) | 1999-12-10 | 1999-12-10 | アナログ・スイッチ回路 |
| US09/703,871 US6515518B1 (en) | 1999-12-10 | 2000-11-02 | Analog switch circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35092299A JP3664010B2 (ja) | 1999-12-10 | 1999-12-10 | アナログ・スイッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001168692A JP2001168692A (ja) | 2001-06-22 |
| JP3664010B2 true JP3664010B2 (ja) | 2005-06-22 |
Family
ID=18413828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35092299A Expired - Fee Related JP3664010B2 (ja) | 1999-12-10 | 1999-12-10 | アナログ・スイッチ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6515518B1 (ja) |
| JP (1) | JP3664010B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6674327B2 (en) * | 2002-04-02 | 2004-01-06 | Northrop Grumman Corporation | Combined multiplexer and switched gain circuit |
| US6597207B1 (en) * | 2002-05-08 | 2003-07-22 | Analog Devices, Inc. | Vernier structures that substantially eliminate offset signals |
| US6891436B2 (en) * | 2002-09-30 | 2005-05-10 | Integrant Technologies Inc. | Transconductance varying circuit of transconductor circuit, varying bandwidth filter circuit using the same and digital tuning circuit of transconductor-capacitor filter |
| JP2004266309A (ja) * | 2003-01-14 | 2004-09-24 | Matsushita Electric Ind Co Ltd | 可変利得増幅回路及び無線通信装置 |
| US7123074B2 (en) * | 2004-02-24 | 2006-10-17 | Micrel, Inc. | Method and system for multichannel-isolation-technique multiplexer |
| JP4412027B2 (ja) * | 2004-03-29 | 2010-02-10 | 日本電気株式会社 | 増幅回路及び表示装置 |
| US7245174B2 (en) * | 2004-09-23 | 2007-07-17 | Zetex Plc | Analogue switch |
| US7292101B2 (en) * | 2005-04-27 | 2007-11-06 | Broadcom Corporation | Digitally adjustable variable gain amplifier (VGA) using switchable differential pairs |
| US7355476B2 (en) * | 2005-06-30 | 2008-04-08 | Silicon Laboratories Inc. | Input stage for an amplifier |
| US7583144B1 (en) * | 2006-07-13 | 2009-09-01 | Marvell International Ltd. | Power efficient programmable amplifier |
| JP4911794B2 (ja) | 2008-10-08 | 2012-04-04 | パナソニック株式会社 | 受信回路、受信システム |
| JP6107100B2 (ja) * | 2012-12-10 | 2017-04-05 | 富士通株式会社 | 合成回路及びこれを用いた駆動装置 |
| JP6945753B1 (ja) * | 2020-06-16 | 2021-10-06 | 三菱電機株式会社 | マルチプレクサ |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01280906A (ja) * | 1988-05-07 | 1989-11-13 | Iwatsu Electric Co Ltd | 直流増幅器 |
| US5317200A (en) * | 1991-09-30 | 1994-05-31 | Sony Corporation | Phase shift circuit apparatus |
| US5345346A (en) * | 1993-03-30 | 1994-09-06 | Vtc Inc. | Positive feedback low input capacitance differential amplifier |
| EP0620639B1 (en) * | 1993-04-06 | 1999-02-10 | STMicroelectronics S.r.l. | Variable gain amplifier for low supply voltage systems |
| US5448772A (en) * | 1994-08-29 | 1995-09-05 | Motorola, Inc. | Stacked double balanced mixer circuit |
| US5630228A (en) * | 1995-04-24 | 1997-05-13 | Motorola, Inc. | Double balanced mixer circuit with active filter load for a portable comunication receiver |
| US5532637A (en) * | 1995-06-29 | 1996-07-02 | Northern Telecom Limited | Linear low-noise mixer |
| US5912583A (en) * | 1997-01-02 | 1999-06-15 | Texas Instruments Incorporated | Continuous time filter with programmable bandwidth and tuning loop |
| US5896063A (en) * | 1997-04-30 | 1999-04-20 | Maxim Integrated Products, Inc. | Variable gain amplifier with improved linearity and bandwidth |
| US5933771A (en) * | 1997-06-20 | 1999-08-03 | Nortel Networks Corporation | Low voltage gain controlled mixer |
| US6029059A (en) * | 1997-06-30 | 2000-02-22 | Lucent Technologies, Inc. | Quadrature mixer method and apparatus |
-
1999
- 1999-12-10 JP JP35092299A patent/JP3664010B2/ja not_active Expired - Fee Related
-
2000
- 2000-11-02 US US09/703,871 patent/US6515518B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001168692A (ja) | 2001-06-22 |
| US6515518B1 (en) | 2003-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7843038B2 (en) | High linearity digital variable gain amplifier | |
| US5929710A (en) | Cascode single-ended to differential converter | |
| US3813607A (en) | Current amplifier | |
| JP3664010B2 (ja) | アナログ・スイッチ回路 | |
| US5410274A (en) | Single-ended and differential amplifiers with high feedback input impedance and low distortion | |
| KR20020028783A (ko) | 선형 가변 이득 증폭기 | |
| JP2009526504A (ja) | 過電圧保護を持つ差動増幅器および方法 | |
| KR20100058412A (ko) | 가변 이득 증폭기 방법 및 시스템 | |
| KR100293901B1 (ko) | 광범위주파수증폭장치 | |
| JP2622321B2 (ja) | 高周波数クロス接合折返しカスコード回路 | |
| JP3532782B2 (ja) | 信号入力回路及びこれを用いた可変利得増幅器 | |
| US6437631B2 (en) | Analog multiplying circuit and variable gain amplifying circuit | |
| JP4015222B2 (ja) | 可変帯域幅を有する増幅器回路 | |
| JP3544954B2 (ja) | 差動増幅回路、ミキサ回路および可変利得増幅回路 | |
| GB2321150A (en) | A low noise single ended input/differential output rf amplifier | |
| KR0177928B1 (ko) | 광대역 증폭회로 | |
| EP0853373A1 (en) | Double balanced mixer | |
| US6031424A (en) | Differential amplifier with improved voltage gain using operational amplifiers to eliminate diode voltage drops | |
| US5729176A (en) | Linear differential gain stage | |
| RU2053592C1 (ru) | Усилитель | |
| JPH09331220A (ja) | 利得可変増幅器 | |
| US4426626A (en) | Signal switching circuit | |
| JPH04268810A (ja) | 遅延回路 | |
| US6265908B1 (en) | Low voltage balun circuit | |
| KR100554569B1 (ko) | 선형성 및 잡음 특성이 개선된 믹서 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050308 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050321 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |