JP3663335B2 - 高周波用磁器組成物および高周波用磁器並びにその製造方法 - Google Patents
高周波用磁器組成物および高周波用磁器並びにその製造方法 Download PDFInfo
- Publication number
- JP3663335B2 JP3663335B2 JP2000115682A JP2000115682A JP3663335B2 JP 3663335 B2 JP3663335 B2 JP 3663335B2 JP 2000115682 A JP2000115682 A JP 2000115682A JP 2000115682 A JP2000115682 A JP 2000115682A JP 3663335 B2 JP3663335 B2 JP 3663335B2
- Authority
- JP
- Japan
- Prior art keywords
- glass
- porcelain
- high frequency
- thermal expansion
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Inorganic Insulating Materials (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Compositions Of Oxide Ceramics (AREA)
- Glass Compositions (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子収納用パッケージや多層配線基板等に適用される配線基板に関するものであり、特に、銅や銀と同時焼成が可能であり、また、ＧａＡｓ等のチップ部品やプリント基板などの有機樹脂からなる外部回路基板に対し、高い信頼性をもって実装可能であり、配線基板における絶縁基板として用いられる高周波用磁器組成物および高周波用磁器並びにその製造方法に関するものである。
【０００２】
【従来技術】
従来より、セラミック多層配線基板としては、アルミナ質焼結体からなる絶縁基板の表面または内部にタングステンやモリブデンなどの高融点金属からなる配線層が形成されたものが最も普及している。
【０００３】
また、最近に至り、高度情報化時代を迎え、使用される周波数帯域はますます高周波化に移行しつつある。このような、高周波の信号の伝送を必要とする高周波配線基板においては、高周波信号を損失なく伝送する上で、配線層を形成する導体の抵抗が小さいこと、また絶縁基板の高周波領域での誘電損失が小さいことが要求される。
【０００４】
ところが、従来のタングステン（Ｗ）や、モリブデン（Ｍｏ）などの高融点金属は導体抵抗が大きく、信号の伝搬速度が遅く、また、１ＧＨｚ以上の高周波領域の信号伝搬も困難であることから、Ｗ、Ｍｏなどの金属に代えて銅、銀、金などの低抵抗金属を使用することが必要となっている。このような低抵抗金属からなる配線層は、融点が低く、アルミナと同時焼成することが不可能であるため、最近では、ガラス、またはガラスとセラミックスとの複合材料からなる、いわゆるガラスセラミックスを絶縁基板として用いた配線基板が開発されつつある。例えば、特開昭６０−２４０１３５号のように、ホウケイ酸亜鉛系ガラスに、Ａｌ2Ｏ3、ジルコニア、ムライトなどのフィラーを添加したものを低抵抗金属と同時焼成した多層配線基板や、特開平５−２９８９１９号のように、ムライトやコージェライトを結晶相として析出させたガラスセラミック材料が提案されている。
【０００５】
また、多層配線基板や半導体素子収納用パッケージなどの配線基板にＧａＡｓなどのチップ部品を実装したり、また配線基板をマサーボードなどの有機樹脂を含むプリント基板に実装する上で、絶縁基板とチップ部品あるいはプリント基板との熱膨張差に起因して発生する応力により実装部分が剥離したり、クラックなどが発生するのを防止する観点から、絶縁基板の熱膨張係数がチップ部品やプリント基板のそれと近似していることが望まれる。
【０００６】
そこで、本出願人は、先に特開平９−１７９０４号に開示されるように、結晶化が可能なリチウム珪酸ガラスを用いることにより、絶縁基板の熱膨張係数を高めることができることを提案した。
【０００７】
【発明が解決しようとする課題】
しかしながら、前記従来のガラスセラミックスは、銅、銀、金などの低抵抗金属との同時焼成が可能であっても、熱膨張係数が３〜５ｐｐｍ／℃程度と低く、ＧａＡｓ等のチップ部品（熱膨張係数６〜７．５ｐｐｍ／℃）を実装したり、プリント基板（熱膨張係数１２〜１５ｐｐｍ／℃）に実装する場合に、実装の信頼性が低く実用上満足できるものではなかった。
【０００８】
また、特開平９−１７９０４号に開示されるようにアルカリ金属を含有するガラスを用いる方法では、長時間高温多湿雰囲気に曝されると、アルカリ金属が大気中の水分と反応し表面にシリケート結晶相が析出して表面が変質してしまう場合があった。
【０００９】
また、従来のガラスセラミックスは、ミリ波などの高周波信号を用いる配線基板の絶縁基板として具体的に検討されておらず、そのほとんどは誘電損失が高く、十分満足できる高周波特性を有するものではなかった。
【００１０】
従って、本発明は、金、銀、銅を配線導体として多層化が可能な８００〜１０００℃での焼成が可能であるとともに、ＧａＡｓ等のチップ部品やプリント基板の熱膨張係数と近似した熱膨張係数を有し、高周波領域においても低誘電率でかつ誘電損失が低い磁器およびその製造方法並びにそれを作製可能な高周波用磁器組成物を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明者は、上記課題を鋭意検討した結果、ＳｉＯ2、Ａｌ2Ｏ3、ＭｇＯおよびＣａＯを含み、ディオプサイド型酸化物結晶相を析出可能なガラス粉末に対して、アモルファスシリカ粉末を特定の比率で配合した組成物を用い、これを成形後、８００〜１０００℃の温度で焼成することによって、低誘電率で、かつＧａＡｓ等のチップ部品やプリント基板の熱膨張係数と近似した熱膨張係数を有し、１ＧＨｚ以上の高周波領域においても低誘電損失を有する磁器が得られることを知見し、本発明に至った。
【００１２】
即ち、本発明の高周波用磁器組成物は、ＳｉＯ2、Ａｌ2Ｏ3、ＭｇＯおよびＣａＯを含み、ディオプサイド型酸化物結晶相を析出可能なガラス粉末を５０〜９５重量％と、アモルファスシリカ粉末を５〜５０重量％との割合で含有することを特徴とするものである。
【００１３】
また、前記ガラス粉末は、ＳｉＯ2４５〜５５重量％と、Ａｌ2Ｏ3３〜１０重量％と、ＭｇＯ１３〜２４重量％と、ＣａＯ２０〜３０重量％とからなることが望ましい。
【００１４】
また、本発明の高周波用磁器は、少なくともＭｇ、Ｃａ、Ｓｉを含むディオプサイド型酸化物結晶相とＳｉＯ２非晶質相とを含有し、且つ室温から４００℃における熱膨張係数が５．５ｐｐｍ／℃以上、誘電率が５．９以下、６０〜７７ＧＨｚでの誘電損失が１０×１０ −４ 以下であることを特徴とするものである。
【００１５】
さらに、本発明の高周波用磁器の製造方法は、ＳｉＯ2、Ａｌ2Ｏ3、ＭｇＯおよびＣａＯを含み、ディオプサイド型酸化物結晶相を析出可能なガラス粉末を５０〜９９重量％と、アモルファスシリカを５〜５０重量％との割合で含有する混合物を成形後、８００〜１０００℃の温度で焼成してなるものである。
【００１６】
【発明の実施の形態】
本発明の高周波用磁器組成物は、ＳｉＯ2、Ａｌ2Ｏ3、ＭｇＯおよびＣａＯを含み、ディオプサイド型酸化物結晶相を析出可能なガラス粉末を５０〜９５重量％と、アモルファスシリカ粉末を５〜５０重量％との割合で含有するものである。
【００１７】
各成分組成を上記の範囲に限定したのは、上記ガラス粉末が５０重量％よりも少ないと、１０００℃以下の温度での焼成により磁器を緻密化させることが困難であり、９５重量％よりも多いとガラスの結晶化が不十分となり、誘電損失の大きなガラス相が残留し、磁器の高周波での誘電損失が増大するためである。ガラス粉末の特に望ましい範囲は、６０〜８５重量％である。
【００１８】
ここで、前記ガラス粉末は、ガラスの軟化点が５００〜８００℃であることが望ましく、その組成はＳｉＯ2４５〜５５重量％、Ａｌ2Ｏ3３〜１０重量％、ＭｇＯ１３〜２４重量％、ＣａＯ２０〜３０重量％の割合であることが望ましい。
【００１９】
一般に、Ａｌ2Ｏ3やＳｉＯ2を含むガラス相の熱膨張係数は４〜５ｐｐｍ／℃と低い。これに対し、ＭｇＣａＳｉ2Ｏ6のディオプサイド型酸化物結晶相は約８〜９ｐｐｍ／℃の高熱膨張特性を有することから、上記組成のガラス粉末よりディオプサイド型酸化物結晶相を析出させるとともに、磁器の低熱膨張化が必要な場合、熱膨張係数２〜５ｐｐｍ／℃のアモルファスシリカを含有せしめ、また、その一部をクォーツに代えて含有せしめることもでき、目的の特性に応じて適宜調整すればよい。
【００２０】
しかも、ディオプサイドはミリ波帯での誘電損失が小さいものであることから、磁器の低誘電損失化をも図ることができる。
【００２１】
また、ＭｇＣａＳｉ2Ｏ6のディオプサイド型酸化物結晶相は、誘電率６〜８を有するものであるが、これに誘電率３．８〜４．２のアモルファスシリカ粉末を特定量添加することにより、誘電率を５．９以下に低誘電率化することが可能である。
【００２２】
上記のガラスからのディオプサイド型酸化物結晶相の析出割合を高める上では、ガラス中におけるＣａＯとＭｇＯの合計量が３５〜５０重量％であることが望ましい。
【００２３】
アモルファスシリカ粉末の総量が５重量％よりも少ないと、ガラスの残存率が高くなり誘電損失が大きくなる。逆に、５０重量％を越えると、難焼結性となり１０００℃以下の焼成温度で緻密化することができない。アモルファスシリカの総量の望ましい範囲は、１５〜４０重量％である。
【００２４】
上記の態様の磁器組成物は、８００〜１０００℃の温度範囲での焼成によって相対密度９７％以上まで緻密化することができ、これによって形成される磁器の全体組成としては、Ｓｉ、Ａｌ、ＭｇおよびＣａの各金属元素の酸化物換算による合量を１００重量％とした時、ＳｉＯ2を５５〜７５重量％、Ａｌ2Ｏ3を３〜５重量％、ＭｇＯを１０〜１４重量％、ＣａＯ１５〜２１重量％の割合から構成されることが望ましい。
【００２５】
また、上記磁器は、少なくともＭｇ、Ｃａ、Ｓｉを含むディオプサイド型酸化物結晶相とＳｉＯ２非晶質相とを含有し、且つ室温から４００℃における熱膨張係数が５．５ｐｐｍ／℃以上、誘電率が５．９以下、６０〜７７ＧＨｚでの誘電損失が１０×１０ −４ 以下であることが望ましい。
【００２６】
したがって、本発明の磁器組成物は、１ＧＨｚ以上、特に２０ＧＨｚ以上、さらには５０ＧＨｚ以上、またさらには７０ＧＨｚ以上の高周波用配線基板の絶縁層を形成するのに好適な磁器である。本発明の磁器を配線基板の絶縁基板として用いる場合、高周波信号の伝送特性への影響を低減するため、誘電率が５．９以下と低いことが重要である。
【００２７】
また、磁器の室温から４００℃における熱膨張係数は、実装するチップ部品等やプリント基板等の熱膨張係数に近似するように適宜調整することが望ましい。これは、上記の磁器の熱膨張係数が実装されるチップ部品等やプリント基板のそれと差がある場合、半田実装時や半導体素子の作動停止による繰り返し温度サイクルによって、チップ部品等やプリント基板とパッケージとの実装部に熱膨張差に起因する応力が発生し、実装部にクラック等が発生し、実装構造の信頼性を損ねてしまうためである。
【００２８】
具体的には、ＧａＡｓ系のチップ部品との整合を図る上ではＧａＡｓ系のチップ部品との熱膨張係数の差が２ｐｐｍ／℃以下であり、一方、プリント基板との整合を図る上ではプリント基板との熱膨張係数の差が２ｐｐｍ／℃以下であることが望ましい。
【００２９】
次に、本発明における高周波用磁器組成物を用い磁器を製造する方法について説明する。
【００３０】
まず、出発原料として、ＳｉＯ2、Ａｌ2Ｏ3、ＭｇＯ、ＣａＯを含みディオプサイド型結晶相を析出可能な結晶化ガラス粉末を５０〜９５重量％と、アモルファスシリカを５〜５０重量％との割合で秤量混合する。
【００３１】
そして、この混合粉末を用いてドクターブレード法やカレンダーロール法、あるいは圧延法、プレス成形法の周知の成型法により所定形状の成形体を作製した後、該成形体を８００〜１０００℃の酸化性雰囲気または不活性雰囲気中で焼成することにより作製することができる。
【００３２】
また、配線層を具備する配線基板を作製するには、前記混合粉末に、適当な有機溶剤、溶媒を用い混合してスラリーを調製し、これを従来周知のドクターブレード法やカレンダーロール法、あるいは圧延法、プレス成形法により、シート状に成形する。そして、このシート状成形体に所望によりスルーホールを形成した後、スルーホール内に、銅、金、銀のうちの少なくとも１種を含む金属ペーストを充填する。そして、シート状成形体表面には、高周波信号が伝送可能な高周波線路パターン等に前記金属ペーストを用いてスクリーン印刷法、グラビア印刷法などによって配線層の厚みが５〜３０μｍとなるように、印刷塗布する。
【００３３】
その後、複数のシート状成形体を位置合わせして積層圧着し、８００〜１０００℃の窒素ガスや窒素−酸素混合ガス等の非酸化性雰囲気で焼成することにより、配線基板を作製することができる。そして、この配線基板の表面には、適宜半導体素子等のチップ部品が搭載され配線層と信号の伝達が可能なように接続される。接続方法としては、配線層上に直接搭載させて接続させたり、あるいは５０μｍ程度の樹脂、Ａｇ−エポキシ、Ａｇ−ガラス、Ａｕ−Ｓｉ等の樹脂、金属、セラミックス等の接着剤によりチップ部品を絶縁基板表面に固着し、ワイヤーボンディングや、ＴＡＢテープなどにより配線層と半導体素子とを接続する。
【００３４】
なお、この半導体素子としては、Ｓｉ系やＧａＡｓ系等のチップ部品が使用できるが、特に熱膨張係数の近似性の点では、最もＧａＡｓ系のチップ部品の実装に有効である。
【００３５】
さらに、半導体素子が搭載された配線基板表面に、絶縁基板と同種の絶縁材料や、その他の絶縁材料、あるいは放熱性が良好な金属等からなり、電磁波遮蔽性を有するキャップをガラス、樹脂、ロウ材等の接着剤により接合してもよく、これにより半導体素子を気密に封止することができる。
【００３６】
本発明の磁器組成物を好適に使用しうる高周波用配線基板の一例である半導体素子収納用パッケージの具体的な構造とその実装構造について図２をもとに説明する。図２は、半導体収納用パッケージ、特に、接続端子がボール状端子からなるボールグリッドアレイ（ＢＧＡ）型パッケージの概略断面図である。
【００３７】
図２によれば、パッケージＡは、絶縁材料からなる絶縁基板１と蓋体２によりキャビティ３が形成されており、そのキャビティ３内には、ＧａＡｓ等のチップ部品４が前述の接着剤により実装されている。
【００３８】
また、絶縁基板１の表面および内部には、チップ部品４と電気的に接続された配線層５が形成されている。この配線層５は、高周波信号の伝送時に導体損失を極力低減するために、銅、銀あるいは金などの低抵抗金属からなることが望ましい。また、この配線層５に１ＧＨｚ以上の高周波信号を伝送する場合には、高周波信号が損失なく伝送されることが必要となるため、配線層５は周知のストリップ線路、マイクロストリップ線路、コプレーナ線路、誘電体導波管線路のうちの少なくとも１種から構成される。
【００３９】
また、図２のパッケージＡにおいて、絶縁基板１の底面には、接続用電極層６が被着形成されており、パッケージＡ内の配線層５と接続されている。そして、接続用電極層６には、半田などのロウ材７によりボール状端子８が被着形成されている。
【００４０】
また、上記パッケージＡを外部回路基板Ｂに実装するには、図２に示すように、ポリイミド樹脂、エポキシ樹脂、フェノール樹脂などの有機樹脂を含む絶縁材料からなる絶縁基板９の表面に配線導体１０が形成された外部回路基板Ｂに対して、ロウ材を介して実装される。具体的には、パッケージＡにおける絶縁基板１の底面に取付けられているボール状端子８と、外部回路基板Ｂの配線導体１０とを当接させてＰｂ−Ｓｎなどの半田等のロウ材１１によりロウ付けして実装される。また、ボール状端子８自体を溶融させて配線導体１０と接続させてもよい。
【００４１】
本発明によれば、ＧａＡｓ等のチップ部品４をロウ付けや接着剤により実装したり、このようなボール状端子８を介在したロウ付けによりプリント基板等の外部回路基板に実装されるような表面実装型のパッケージにおいて、ＧａＡｓ等のチップ部品や外部回路基板の絶縁基板との熱膨張差を従来のセラミック材料よりも小さくできることから、かかる実装構造に対して、熱サイクルが印加された場合においても、実装部での応力の発生を抑制することができる結果、実装構造の長期信頼性を高めることができる。
【００４２】
【実施例】
下記の組成からなるディオプサイド型酸化物結晶相を析出可能な結晶化ガラスを準備した。
ガラスＡ：ＳｉＯ2５０重量％−Ａｌ2Ｏ3５．５重量％
−ＭｇＯ１８．５重量％−ＣａＯ２６重量％
そして、この結晶化ガラス粉末に対して、平均粒径が５μｍのクオーツおよび平均粒径が２μｍのアモルファスシリカ粉末を用いて、焼成後の磁器が表１の組成となるように混合した。
【００４３】
そして、この混合物に有機バインダ、可塑剤、トルエンを添加し、スラリーを調製した後、このスラリーを用いてドクターブレード法により厚さ３００μｍのグリーンシートを作製した。そして、このグリーンシートを１０〜１５枚積層し、５０℃の温度で１００ｋｇ／ｃｍ2の圧力を加えて熱圧着した。得られた積層体を水蒸気含有／窒素雰囲気中、７００℃で脱バインダ処理を行った後、乾燥窒素中で表１の条件で焼成し絶縁基板用磁器を得た。
【００４４】
得られた磁器について誘電率、誘電正接を以下の方法で評価した。測定は形状、直径２〜７ｍｍ、厚み１．５〜２．５ｍｍの形状に切り出し、６０ＧＨｚにてネットワークアナライザー、シンセサイズドスイーパーを用いて誘電体円柱共振器法により行った。測定では、ＮＲＤガイド（非放射性誘電体線路）で、誘電体共振器の励起を行い、ＴＥ021、ＴＥ031モードの共振特性より、誘電率、誘電損失を算出した。
【００４５】
また、室温から４００℃における熱膨張曲線をとり、熱膨張係数を算出した。さらに、焼結体中における結晶相をＸ線回折チャートから同定した。結果は表１に示した。
【００４６】
また、一部の試料については、フィラー成分として、アモルファスシリカに代わり、ＺｒＯ2粉末、ＣａＺｒＯ3粉末を用いて同様に磁器を作製し評価した（試料Ｎｏ．２〜４）。
【００４７】
また、上記結晶化ガラスＡに代わり、以下の組成からなるガラスＣを用いて同様に評価を行った（試料Ｎo.１１、１２）。
【００４８】
【表１】
【００４９】
表１の結果から明らかなように、ＳｉＯ2、Ａｌ2Ｏ3、ＭｇＯ、ＣａＯを含むガラス量が９５重量％を越える試料Ｎｏ．１では、誘電損失が３０×１０-4を越えてしまい、ガラス量が５０重量％よりも少ない試料Ｎｏ．６〜８では、低温で焼結することが困難であり、緻密化しなかった。
【００５０】
試料Ｎｏ．２〜４は、ガラスへの添加成分として、ＺｒＯ2やＣａＺｒＯ3を配合したものであるが、焼結体中にＺｒＯ2やＣａＺｒＯ3などが析出し誘電損失が増大した。また、ガラスとして、Ｂ2Ｏ3を多く含むガラスＣを用いた試料Ｎｏ．１１、１２では、Ｂを含むガラスが多く残留し、誘電損失が大きくなる傾向にあった。
【００５１】
これに対して、本発明に従い、特定量のアモルファスシリカ粉末を添加した試料Ｎｏ．５、９、１０では、磁器中にアモルファスシリカ相が存在し、また、いずれも熱膨張係数が５．５ｐｐｍ／℃以上、６０ＧＨｚの測定周波数にて、誘電率５．９以下、誘電損失が１０×１０ −４ 以下の優れた特性を有するものであった。
【００５２】
【発明の効果】
以上詳述した通り、本発明の高周波用磁器組成物によれば、１０００℃以下の低温にて焼成できることから、銅などの低抵抗金属による配線層を形成でき、しかも１ＧＨｚ以上の高周波領域において、低誘電率、低誘電損失を有することから、高周波信号を極めて良好に損失なく伝送することができる。しかも、この組成物を用いて得られる磁器は、ＧａＡｓチップあるいはプリント基板と近似した熱膨張特性に制御できることから、ＧａＡｓチップを実装した場合、あるいは有機樹脂を含む絶縁基板を具備するプリント基板などのマザーボードに対してロウ材等により実装した場合において優れた耐熱サイクル性を有し、高信頼性の実装構造を提供できる。
【図面の簡単な説明】
【図１】本発明の組成物を焼成して得られる磁器の組織を説明するための概略図である。
【図２】本発明の組成物を焼成した磁器を用いた高周波用配線基板の一例である半導体素子収納用パッケージの実装構造の一例を説明するための概略断面図である。
【符号の説明】
Ｓｉ ＳｉＯ2結晶相
ＤＩ ディオプサイド型酸化物結晶相
Ｇ 非晶質（ガラス）相
ＡＭ アモルファスシリカ相
Ａ 半導体素子収納用パッケージ
Ｂ 外部回路基板
１ 絶縁基板
２ 蓋体
３ キャビティ
４ チップ部品
５ 配線層
６ 接続用電極層
７ ロウ材
８ ボール状端子
９ 絶縁基板
１０ 配線導体
１１ ロウ材
【発明の属する技術分野】
本発明は、半導体素子収納用パッケージや多層配線基板等に適用される配線基板に関するものであり、特に、銅や銀と同時焼成が可能であり、また、ＧａＡｓ等のチップ部品やプリント基板などの有機樹脂からなる外部回路基板に対し、高い信頼性をもって実装可能であり、配線基板における絶縁基板として用いられる高周波用磁器組成物および高周波用磁器並びにその製造方法に関するものである。
【０００２】
【従来技術】
従来より、セラミック多層配線基板としては、アルミナ質焼結体からなる絶縁基板の表面または内部にタングステンやモリブデンなどの高融点金属からなる配線層が形成されたものが最も普及している。
【０００３】
また、最近に至り、高度情報化時代を迎え、使用される周波数帯域はますます高周波化に移行しつつある。このような、高周波の信号の伝送を必要とする高周波配線基板においては、高周波信号を損失なく伝送する上で、配線層を形成する導体の抵抗が小さいこと、また絶縁基板の高周波領域での誘電損失が小さいことが要求される。
【０００４】
ところが、従来のタングステン（Ｗ）や、モリブデン（Ｍｏ）などの高融点金属は導体抵抗が大きく、信号の伝搬速度が遅く、また、１ＧＨｚ以上の高周波領域の信号伝搬も困難であることから、Ｗ、Ｍｏなどの金属に代えて銅、銀、金などの低抵抗金属を使用することが必要となっている。このような低抵抗金属からなる配線層は、融点が低く、アルミナと同時焼成することが不可能であるため、最近では、ガラス、またはガラスとセラミックスとの複合材料からなる、いわゆるガラスセラミックスを絶縁基板として用いた配線基板が開発されつつある。例えば、特開昭６０−２４０１３５号のように、ホウケイ酸亜鉛系ガラスに、Ａｌ2Ｏ3、ジルコニア、ムライトなどのフィラーを添加したものを低抵抗金属と同時焼成した多層配線基板や、特開平５−２９８９１９号のように、ムライトやコージェライトを結晶相として析出させたガラスセラミック材料が提案されている。
【０００５】
また、多層配線基板や半導体素子収納用パッケージなどの配線基板にＧａＡｓなどのチップ部品を実装したり、また配線基板をマサーボードなどの有機樹脂を含むプリント基板に実装する上で、絶縁基板とチップ部品あるいはプリント基板との熱膨張差に起因して発生する応力により実装部分が剥離したり、クラックなどが発生するのを防止する観点から、絶縁基板の熱膨張係数がチップ部品やプリント基板のそれと近似していることが望まれる。
【０００６】
そこで、本出願人は、先に特開平９−１７９０４号に開示されるように、結晶化が可能なリチウム珪酸ガラスを用いることにより、絶縁基板の熱膨張係数を高めることができることを提案した。
【０００７】
【発明が解決しようとする課題】
しかしながら、前記従来のガラスセラミックスは、銅、銀、金などの低抵抗金属との同時焼成が可能であっても、熱膨張係数が３〜５ｐｐｍ／℃程度と低く、ＧａＡｓ等のチップ部品（熱膨張係数６〜７．５ｐｐｍ／℃）を実装したり、プリント基板（熱膨張係数１２〜１５ｐｐｍ／℃）に実装する場合に、実装の信頼性が低く実用上満足できるものではなかった。
【０００８】
また、特開平９−１７９０４号に開示されるようにアルカリ金属を含有するガラスを用いる方法では、長時間高温多湿雰囲気に曝されると、アルカリ金属が大気中の水分と反応し表面にシリケート結晶相が析出して表面が変質してしまう場合があった。
【０００９】
また、従来のガラスセラミックスは、ミリ波などの高周波信号を用いる配線基板の絶縁基板として具体的に検討されておらず、そのほとんどは誘電損失が高く、十分満足できる高周波特性を有するものではなかった。
【００１０】
従って、本発明は、金、銀、銅を配線導体として多層化が可能な８００〜１０００℃での焼成が可能であるとともに、ＧａＡｓ等のチップ部品やプリント基板の熱膨張係数と近似した熱膨張係数を有し、高周波領域においても低誘電率でかつ誘電損失が低い磁器およびその製造方法並びにそれを作製可能な高周波用磁器組成物を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明者は、上記課題を鋭意検討した結果、ＳｉＯ2、Ａｌ2Ｏ3、ＭｇＯおよびＣａＯを含み、ディオプサイド型酸化物結晶相を析出可能なガラス粉末に対して、アモルファスシリカ粉末を特定の比率で配合した組成物を用い、これを成形後、８００〜１０００℃の温度で焼成することによって、低誘電率で、かつＧａＡｓ等のチップ部品やプリント基板の熱膨張係数と近似した熱膨張係数を有し、１ＧＨｚ以上の高周波領域においても低誘電損失を有する磁器が得られることを知見し、本発明に至った。
【００１２】
即ち、本発明の高周波用磁器組成物は、ＳｉＯ2、Ａｌ2Ｏ3、ＭｇＯおよびＣａＯを含み、ディオプサイド型酸化物結晶相を析出可能なガラス粉末を５０〜９５重量％と、アモルファスシリカ粉末を５〜５０重量％との割合で含有することを特徴とするものである。
【００１３】
また、前記ガラス粉末は、ＳｉＯ2４５〜５５重量％と、Ａｌ2Ｏ3３〜１０重量％と、ＭｇＯ１３〜２４重量％と、ＣａＯ２０〜３０重量％とからなることが望ましい。
【００１４】
また、本発明の高周波用磁器は、少なくともＭｇ、Ｃａ、Ｓｉを含むディオプサイド型酸化物結晶相とＳｉＯ２非晶質相とを含有し、且つ室温から４００℃における熱膨張係数が５．５ｐｐｍ／℃以上、誘電率が５．９以下、６０〜７７ＧＨｚでの誘電損失が１０×１０ −４ 以下であることを特徴とするものである。
【００１５】
さらに、本発明の高周波用磁器の製造方法は、ＳｉＯ2、Ａｌ2Ｏ3、ＭｇＯおよびＣａＯを含み、ディオプサイド型酸化物結晶相を析出可能なガラス粉末を５０〜９９重量％と、アモルファスシリカを５〜５０重量％との割合で含有する混合物を成形後、８００〜１０００℃の温度で焼成してなるものである。
【００１６】
【発明の実施の形態】
本発明の高周波用磁器組成物は、ＳｉＯ2、Ａｌ2Ｏ3、ＭｇＯおよびＣａＯを含み、ディオプサイド型酸化物結晶相を析出可能なガラス粉末を５０〜９５重量％と、アモルファスシリカ粉末を５〜５０重量％との割合で含有するものである。
【００１７】
各成分組成を上記の範囲に限定したのは、上記ガラス粉末が５０重量％よりも少ないと、１０００℃以下の温度での焼成により磁器を緻密化させることが困難であり、９５重量％よりも多いとガラスの結晶化が不十分となり、誘電損失の大きなガラス相が残留し、磁器の高周波での誘電損失が増大するためである。ガラス粉末の特に望ましい範囲は、６０〜８５重量％である。
【００１８】
ここで、前記ガラス粉末は、ガラスの軟化点が５００〜８００℃であることが望ましく、その組成はＳｉＯ2４５〜５５重量％、Ａｌ2Ｏ3３〜１０重量％、ＭｇＯ１３〜２４重量％、ＣａＯ２０〜３０重量％の割合であることが望ましい。
【００１９】
一般に、Ａｌ2Ｏ3やＳｉＯ2を含むガラス相の熱膨張係数は４〜５ｐｐｍ／℃と低い。これに対し、ＭｇＣａＳｉ2Ｏ6のディオプサイド型酸化物結晶相は約８〜９ｐｐｍ／℃の高熱膨張特性を有することから、上記組成のガラス粉末よりディオプサイド型酸化物結晶相を析出させるとともに、磁器の低熱膨張化が必要な場合、熱膨張係数２〜５ｐｐｍ／℃のアモルファスシリカを含有せしめ、また、その一部をクォーツに代えて含有せしめることもでき、目的の特性に応じて適宜調整すればよい。
【００２０】
しかも、ディオプサイドはミリ波帯での誘電損失が小さいものであることから、磁器の低誘電損失化をも図ることができる。
【００２１】
また、ＭｇＣａＳｉ2Ｏ6のディオプサイド型酸化物結晶相は、誘電率６〜８を有するものであるが、これに誘電率３．８〜４．２のアモルファスシリカ粉末を特定量添加することにより、誘電率を５．９以下に低誘電率化することが可能である。
【００２２】
上記のガラスからのディオプサイド型酸化物結晶相の析出割合を高める上では、ガラス中におけるＣａＯとＭｇＯの合計量が３５〜５０重量％であることが望ましい。
【００２３】
アモルファスシリカ粉末の総量が５重量％よりも少ないと、ガラスの残存率が高くなり誘電損失が大きくなる。逆に、５０重量％を越えると、難焼結性となり１０００℃以下の焼成温度で緻密化することができない。アモルファスシリカの総量の望ましい範囲は、１５〜４０重量％である。
【００２４】
上記の態様の磁器組成物は、８００〜１０００℃の温度範囲での焼成によって相対密度９７％以上まで緻密化することができ、これによって形成される磁器の全体組成としては、Ｓｉ、Ａｌ、ＭｇおよびＣａの各金属元素の酸化物換算による合量を１００重量％とした時、ＳｉＯ2を５５〜７５重量％、Ａｌ2Ｏ3を３〜５重量％、ＭｇＯを１０〜１４重量％、ＣａＯ１５〜２１重量％の割合から構成されることが望ましい。
【００２５】
また、上記磁器は、少なくともＭｇ、Ｃａ、Ｓｉを含むディオプサイド型酸化物結晶相とＳｉＯ２非晶質相とを含有し、且つ室温から４００℃における熱膨張係数が５．５ｐｐｍ／℃以上、誘電率が５．９以下、６０〜７７ＧＨｚでの誘電損失が１０×１０ −４ 以下であることが望ましい。
【００２６】
したがって、本発明の磁器組成物は、１ＧＨｚ以上、特に２０ＧＨｚ以上、さらには５０ＧＨｚ以上、またさらには７０ＧＨｚ以上の高周波用配線基板の絶縁層を形成するのに好適な磁器である。本発明の磁器を配線基板の絶縁基板として用いる場合、高周波信号の伝送特性への影響を低減するため、誘電率が５．９以下と低いことが重要である。
【００２７】
また、磁器の室温から４００℃における熱膨張係数は、実装するチップ部品等やプリント基板等の熱膨張係数に近似するように適宜調整することが望ましい。これは、上記の磁器の熱膨張係数が実装されるチップ部品等やプリント基板のそれと差がある場合、半田実装時や半導体素子の作動停止による繰り返し温度サイクルによって、チップ部品等やプリント基板とパッケージとの実装部に熱膨張差に起因する応力が発生し、実装部にクラック等が発生し、実装構造の信頼性を損ねてしまうためである。
【００２８】
具体的には、ＧａＡｓ系のチップ部品との整合を図る上ではＧａＡｓ系のチップ部品との熱膨張係数の差が２ｐｐｍ／℃以下であり、一方、プリント基板との整合を図る上ではプリント基板との熱膨張係数の差が２ｐｐｍ／℃以下であることが望ましい。
【００２９】
次に、本発明における高周波用磁器組成物を用い磁器を製造する方法について説明する。
【００３０】
まず、出発原料として、ＳｉＯ2、Ａｌ2Ｏ3、ＭｇＯ、ＣａＯを含みディオプサイド型結晶相を析出可能な結晶化ガラス粉末を５０〜９５重量％と、アモルファスシリカを５〜５０重量％との割合で秤量混合する。
【００３１】
そして、この混合粉末を用いてドクターブレード法やカレンダーロール法、あるいは圧延法、プレス成形法の周知の成型法により所定形状の成形体を作製した後、該成形体を８００〜１０００℃の酸化性雰囲気または不活性雰囲気中で焼成することにより作製することができる。
【００３２】
また、配線層を具備する配線基板を作製するには、前記混合粉末に、適当な有機溶剤、溶媒を用い混合してスラリーを調製し、これを従来周知のドクターブレード法やカレンダーロール法、あるいは圧延法、プレス成形法により、シート状に成形する。そして、このシート状成形体に所望によりスルーホールを形成した後、スルーホール内に、銅、金、銀のうちの少なくとも１種を含む金属ペーストを充填する。そして、シート状成形体表面には、高周波信号が伝送可能な高周波線路パターン等に前記金属ペーストを用いてスクリーン印刷法、グラビア印刷法などによって配線層の厚みが５〜３０μｍとなるように、印刷塗布する。
【００３３】
その後、複数のシート状成形体を位置合わせして積層圧着し、８００〜１０００℃の窒素ガスや窒素−酸素混合ガス等の非酸化性雰囲気で焼成することにより、配線基板を作製することができる。そして、この配線基板の表面には、適宜半導体素子等のチップ部品が搭載され配線層と信号の伝達が可能なように接続される。接続方法としては、配線層上に直接搭載させて接続させたり、あるいは５０μｍ程度の樹脂、Ａｇ−エポキシ、Ａｇ−ガラス、Ａｕ−Ｓｉ等の樹脂、金属、セラミックス等の接着剤によりチップ部品を絶縁基板表面に固着し、ワイヤーボンディングや、ＴＡＢテープなどにより配線層と半導体素子とを接続する。
【００３４】
なお、この半導体素子としては、Ｓｉ系やＧａＡｓ系等のチップ部品が使用できるが、特に熱膨張係数の近似性の点では、最もＧａＡｓ系のチップ部品の実装に有効である。
【００３５】
さらに、半導体素子が搭載された配線基板表面に、絶縁基板と同種の絶縁材料や、その他の絶縁材料、あるいは放熱性が良好な金属等からなり、電磁波遮蔽性を有するキャップをガラス、樹脂、ロウ材等の接着剤により接合してもよく、これにより半導体素子を気密に封止することができる。
【００３６】
本発明の磁器組成物を好適に使用しうる高周波用配線基板の一例である半導体素子収納用パッケージの具体的な構造とその実装構造について図２をもとに説明する。図２は、半導体収納用パッケージ、特に、接続端子がボール状端子からなるボールグリッドアレイ（ＢＧＡ）型パッケージの概略断面図である。
【００３７】
図２によれば、パッケージＡは、絶縁材料からなる絶縁基板１と蓋体２によりキャビティ３が形成されており、そのキャビティ３内には、ＧａＡｓ等のチップ部品４が前述の接着剤により実装されている。
【００３８】
また、絶縁基板１の表面および内部には、チップ部品４と電気的に接続された配線層５が形成されている。この配線層５は、高周波信号の伝送時に導体損失を極力低減するために、銅、銀あるいは金などの低抵抗金属からなることが望ましい。また、この配線層５に１ＧＨｚ以上の高周波信号を伝送する場合には、高周波信号が損失なく伝送されることが必要となるため、配線層５は周知のストリップ線路、マイクロストリップ線路、コプレーナ線路、誘電体導波管線路のうちの少なくとも１種から構成される。
【００３９】
また、図２のパッケージＡにおいて、絶縁基板１の底面には、接続用電極層６が被着形成されており、パッケージＡ内の配線層５と接続されている。そして、接続用電極層６には、半田などのロウ材７によりボール状端子８が被着形成されている。
【００４０】
また、上記パッケージＡを外部回路基板Ｂに実装するには、図２に示すように、ポリイミド樹脂、エポキシ樹脂、フェノール樹脂などの有機樹脂を含む絶縁材料からなる絶縁基板９の表面に配線導体１０が形成された外部回路基板Ｂに対して、ロウ材を介して実装される。具体的には、パッケージＡにおける絶縁基板１の底面に取付けられているボール状端子８と、外部回路基板Ｂの配線導体１０とを当接させてＰｂ−Ｓｎなどの半田等のロウ材１１によりロウ付けして実装される。また、ボール状端子８自体を溶融させて配線導体１０と接続させてもよい。
【００４１】
本発明によれば、ＧａＡｓ等のチップ部品４をロウ付けや接着剤により実装したり、このようなボール状端子８を介在したロウ付けによりプリント基板等の外部回路基板に実装されるような表面実装型のパッケージにおいて、ＧａＡｓ等のチップ部品や外部回路基板の絶縁基板との熱膨張差を従来のセラミック材料よりも小さくできることから、かかる実装構造に対して、熱サイクルが印加された場合においても、実装部での応力の発生を抑制することができる結果、実装構造の長期信頼性を高めることができる。
【００４２】
【実施例】
下記の組成からなるディオプサイド型酸化物結晶相を析出可能な結晶化ガラスを準備した。
ガラスＡ：ＳｉＯ2５０重量％−Ａｌ2Ｏ3５．５重量％
−ＭｇＯ１８．５重量％−ＣａＯ２６重量％
そして、この結晶化ガラス粉末に対して、平均粒径が５μｍのクオーツおよび平均粒径が２μｍのアモルファスシリカ粉末を用いて、焼成後の磁器が表１の組成となるように混合した。
【００４３】
そして、この混合物に有機バインダ、可塑剤、トルエンを添加し、スラリーを調製した後、このスラリーを用いてドクターブレード法により厚さ３００μｍのグリーンシートを作製した。そして、このグリーンシートを１０〜１５枚積層し、５０℃の温度で１００ｋｇ／ｃｍ2の圧力を加えて熱圧着した。得られた積層体を水蒸気含有／窒素雰囲気中、７００℃で脱バインダ処理を行った後、乾燥窒素中で表１の条件で焼成し絶縁基板用磁器を得た。
【００４４】
得られた磁器について誘電率、誘電正接を以下の方法で評価した。測定は形状、直径２〜７ｍｍ、厚み１．５〜２．５ｍｍの形状に切り出し、６０ＧＨｚにてネットワークアナライザー、シンセサイズドスイーパーを用いて誘電体円柱共振器法により行った。測定では、ＮＲＤガイド（非放射性誘電体線路）で、誘電体共振器の励起を行い、ＴＥ021、ＴＥ031モードの共振特性より、誘電率、誘電損失を算出した。
【００４５】
また、室温から４００℃における熱膨張曲線をとり、熱膨張係数を算出した。さらに、焼結体中における結晶相をＸ線回折チャートから同定した。結果は表１に示した。
【００４６】
また、一部の試料については、フィラー成分として、アモルファスシリカに代わり、ＺｒＯ2粉末、ＣａＺｒＯ3粉末を用いて同様に磁器を作製し評価した（試料Ｎｏ．２〜４）。
【００４７】
また、上記結晶化ガラスＡに代わり、以下の組成からなるガラスＣを用いて同様に評価を行った（試料Ｎo.１１、１２）。
【表１】
表１の結果から明らかなように、ＳｉＯ2、Ａｌ2Ｏ3、ＭｇＯ、ＣａＯを含むガラス量が９５重量％を越える試料Ｎｏ．１では、誘電損失が３０×１０-4を越えてしまい、ガラス量が５０重量％よりも少ない試料Ｎｏ．６〜８では、低温で焼結することが困難であり、緻密化しなかった。
【００５０】
試料Ｎｏ．２〜４は、ガラスへの添加成分として、ＺｒＯ2やＣａＺｒＯ3を配合したものであるが、焼結体中にＺｒＯ2やＣａＺｒＯ3などが析出し誘電損失が増大した。また、ガラスとして、Ｂ2Ｏ3を多く含むガラスＣを用いた試料Ｎｏ．１１、１２では、Ｂを含むガラスが多く残留し、誘電損失が大きくなる傾向にあった。
【００５１】
これに対して、本発明に従い、特定量のアモルファスシリカ粉末を添加した試料Ｎｏ．５、９、１０では、磁器中にアモルファスシリカ相が存在し、また、いずれも熱膨張係数が５．５ｐｐｍ／℃以上、６０ＧＨｚの測定周波数にて、誘電率５．９以下、誘電損失が１０×１０ −４ 以下の優れた特性を有するものであった。
【００５２】
【発明の効果】
以上詳述した通り、本発明の高周波用磁器組成物によれば、１０００℃以下の低温にて焼成できることから、銅などの低抵抗金属による配線層を形成でき、しかも１ＧＨｚ以上の高周波領域において、低誘電率、低誘電損失を有することから、高周波信号を極めて良好に損失なく伝送することができる。しかも、この組成物を用いて得られる磁器は、ＧａＡｓチップあるいはプリント基板と近似した熱膨張特性に制御できることから、ＧａＡｓチップを実装した場合、あるいは有機樹脂を含む絶縁基板を具備するプリント基板などのマザーボードに対してロウ材等により実装した場合において優れた耐熱サイクル性を有し、高信頼性の実装構造を提供できる。
【図面の簡単な説明】
【図１】本発明の組成物を焼成して得られる磁器の組織を説明するための概略図である。
【図２】本発明の組成物を焼成した磁器を用いた高周波用配線基板の一例である半導体素子収納用パッケージの実装構造の一例を説明するための概略断面図である。
【符号の説明】
Ｓｉ ＳｉＯ2結晶相
ＤＩ ディオプサイド型酸化物結晶相
Ｇ 非晶質（ガラス）相
ＡＭ アモルファスシリカ相
Ａ 半導体素子収納用パッケージ
Ｂ 外部回路基板
１ 絶縁基板
２ 蓋体
３ キャビティ
４ チップ部品
５ 配線層
６ 接続用電極層
７ ロウ材
８ ボール状端子
９ 絶縁基板
１０ 配線導体
１１ ロウ材
Claims (4)
- ＳｉＯ２、Ａｌ２Ｏ３、ＭｇＯおよびＣａＯを含み、ディオプサイド型酸化物結晶相を析出可能なガラス粉末を５０〜９５重量％と、アモルファスシリカ粉末を５〜５０重量％との割合で含有することを特徴とする高周波用磁器組成物。
- 前記ガラス粉末が、ＳｉＯ２４５〜５５重量％と、Ａｌ２Ｏ３３〜１０重量％と、ＭｇＯ１３〜２４重量％と、ＣａＯ２０〜３０重量％とからなることを特徴とする請求項１記載の高周波用磁器組成物。
- 少なくともＭｇ、Ｃａ、Ｓｉを含むディオプサイド型酸化物結晶相とＳｉＯ２非晶質相とを含有し、且つ室温から４００℃における熱膨張係数が５．５ｐｐｍ／℃以上、誘電率が５．９以下、６０〜７７ＧＨｚでの誘電損失が１０×１０ −４ 以下であることを特徴とする高周波用磁器。
- ＳｉＯ２、Ａｌ２Ｏ３、ＭｇＯおよびＣａＯを含むディオプサイド型酸化物結晶相を析出可能なガラス粉末を５０〜９５重量％と、アモルファスシリカ粉末を５〜５０重量％との割合で含有する混合物を成形後、８００〜１０００℃の温度で焼成してなることを特徴とする高周波用磁器の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000115682A JP3663335B2 (ja) | 1998-08-29 | 2000-04-17 | 高周波用磁器組成物および高周波用磁器並びにその製造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10276260A JP3085667B2 (ja) | 1998-09-29 | 1998-09-29 | 高周波用磁器組成物および高周波用磁器並びにその製造方法 |
| JP2000115682A JP3663335B2 (ja) | 1998-08-29 | 2000-04-17 | 高周波用磁器組成物および高周波用磁器並びにその製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10276260A Division JP3085667B2 (ja) | 1998-08-29 | 1998-09-29 | 高周波用磁器組成物および高周波用磁器並びにその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000335960A JP2000335960A (ja) | 2000-12-05 |
| JP3663335B2 true JP3663335B2 (ja) | 2005-06-22 |
Family
ID=34751900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000115682A Expired - Fee Related JP3663335B2 (ja) | 1998-08-29 | 2000-04-17 | 高周波用磁器組成物および高周波用磁器並びにその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3663335B2 (ja) |
-
2000
- 2000-04-17 JP JP2000115682A patent/JP3663335B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000335960A (ja) | 2000-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6232251B1 (en) | Dielectric ceramics | |
| JP3793560B2 (ja) | 低温焼成磁器およびその製造方法 | |
| US6201307B1 (en) | Ceramics for wiring boards and method of producing the same | |
| JP3793559B2 (ja) | 高周波用磁器組成物および高周波用磁器 | |
| JP3588224B2 (ja) | 高周波用配線基板 | |
| JP3827491B2 (ja) | 高周波用磁器組成物および高周波用磁器並びに高周波用磁器の製造方法 | |
| JP3865967B2 (ja) | 磁器およびそれを用いた配線基板 | |
| JP3556475B2 (ja) | 高周波用磁器組成物および高周波用磁器の製造方法 | |
| JP3085667B2 (ja) | 高周波用磁器組成物および高周波用磁器並びにその製造方法 | |
| JP3377898B2 (ja) | 低温焼成磁器組成物 | |
| JP3663335B2 (ja) | 高周波用磁器組成物および高周波用磁器並びにその製造方法 | |
| JP3764626B2 (ja) | 配線基板 | |
| JP3064273B2 (ja) | 高周波用磁器 | |
| JP3441924B2 (ja) | 配線基板およびその実装構造 | |
| JP3131191B2 (ja) | 高周波用磁器組成物および高周波用磁器 | |
| JP3793558B2 (ja) | 高周波用磁器 | |
| JP3441941B2 (ja) | 配線基板およびその実装構造 | |
| JP4028673B2 (ja) | 配線基板 | |
| JP2001015878A (ja) | 高周波用配線基板およびその製造方法 | |
| JP3441950B2 (ja) | 配線基板およびその実装構造 | |
| JP2005101095A (ja) | 磁器用組成物及び磁器、並びに磁器の製造方法 | |
| JP3663300B2 (ja) | 高周波用磁器組成物、高周波用磁器およびその製造方法 | |
| JP2002255636A (ja) | 低温焼成磁器およびその製造方法 | |
| JP3466545B2 (ja) | 高周波用配線基板 | |
| JP2005015284A (ja) | 低温焼成磁器およびその製造方法、並びに配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041020 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050322 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050328 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080401 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090401 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090401 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100401 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110401 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110401 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120401 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120401 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130401 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130401 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140401 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |