JP3662103B2 - 液晶パネルの製造方法 - Google Patents
液晶パネルの製造方法 Download PDFInfo
- Publication number
- JP3662103B2 JP3662103B2 JP33334297A JP33334297A JP3662103B2 JP 3662103 B2 JP3662103 B2 JP 3662103B2 JP 33334297 A JP33334297 A JP 33334297A JP 33334297 A JP33334297 A JP 33334297A JP 3662103 B2 JP3662103 B2 JP 3662103B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal panel
- film density
- film
- seal portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
【発明の属する技術分野】
本発明は、たとえばパーソナルコンピュータや液晶TV等などに使用される液晶パネルの製造方法に関する。
【0002】
【従来の技術】
上述したパーソナルコンピュータや液晶TV等の液晶ディスプレイは、市場のニーズとして表示の高品位化が求められている。液晶ディスプレイにおける表示品位を決定する一つの要因が、液晶パネルでの液晶層の厚さ(以下セル厚とする)である。今後、液晶ディスプレイの更なる大型化、高精細化、高画質化を行う上でセル厚を如何に均一にするかが重要な要素となる。
【0003】
液晶パネルは、一般的に、対向する様に設置された一対の基板が、周辺部にセル厚を規定するファイバースペーサーを含んだシール部(以下、メインシール部と言う)で接着されており、このシール部によって形成された基板間隙に、液晶材料が挟持された構造となっている。挟持された液晶中には、セルギャップ材として機能する球形スペーサが分散して設けられている。
【0004】
かかる構成の液晶パネルの製造は、通常、基板の周辺部にメインシール部を印刷し、接着剤の溶剤を十分に飛散させた後、メインシール部で取り囲む表示部分全域に球形スペーサーを散在させて両基板を貼り合わせる。基板の貼合せ後、液晶を液晶パネル内に注入することにより行われる。
【0005】
次に、液晶注入工程の概要を示す。
【0006】
まず最初に、真空容器内に入れた液晶パネルの内部を液晶注入口より真空脱気し、同時に真空容器内の液晶溜め容器も真空脱気を行う。
【0007】
次に、液晶パネルと液晶溜め容器とを相互に連通させて、液晶パネルの毛細管現象を利用して、液晶溜め容器から液晶を静かに注入する。
【0008】
その後、真空容器内に窒素等の不活性ガスを導入して常圧に戻し、液晶パネル内と真空容器内との圧差により液晶パネル内に液晶を充分に注入する。液晶注入の終わった液晶パネルを真空容器内から取り出し、注入口に残っている液晶を拭きとり、注入口に樹脂を塗布して硬化させて封止する。
【0009】
ところで、上述したように、液晶注入工程が終わった後、不純物混入防止等の目的で樹脂により封止を行うが、このとき液晶パネル内圧が充分に常圧に戻らないまま封止を行うと、樹脂が液晶中に浸透してしまい、その状態の液晶パネルを表示に用いると、結果的に表示不良を引き起こす。
【0010】
したがって、前記不良を防止するため液晶パネル内に液晶を充満させておく必要がある。そのためには、液晶は、液晶未注入状態の空っぽのセル、いわゆる空セルの状態に戻るまで、つまり液晶パネル内が常圧に戻るまで注入される。従って本液晶注入工程にてセル厚分布を均一化するには、セル厚分布は空セル状態によって決まるため、空セルでのセル厚分布の均一性を良くする必要がある。
【0011】
高画質、大容量のディスプレイとして代表的なものとしては、TFTの半導体層にアモルファスシリコンを使用したTFT液晶パネルがある。TFTは、電極材料、半導体材料および絶縁体材料など様々な膜により構成されている。従って、電極配線も、材料、構造、膜厚等さまざまである。
【0012】
セル厚を規定する1つの要素として、前記メインシール部がある。図7(2つの液晶パネルを表している)に示すように、メインシール部20は、液晶パネルの4辺に、表示領域を囲み、かつ、ゲートバス配線2やソースバス配線9(両配線は端部のみ示している)を跨ぐように配置してある。また、ゲートバス配線2およびソースバス配線9は、相互に交差するように配線される故に、液晶パネルの辺によって材料や膜厚が異なってくる。また、同一辺内でも配線2、9のライン幅、スペース幅が場所によって異なってくる。従って、メインシール部20下のメインシール部20で覆われた配線2、9の膜密度が液晶パネル面内で異なっている。このような状態で液晶材料を注入封止を行っても、メインシール部20下の膜密度の不均一性に起因するセル厚むらが発生することとなる。
【0013】
そこで、配線2、9の有無等に基づく膜密度の不均一性により発生するメインシール部下の断差を解消し、セル厚を均一にする技術が提案されている(特開平6−308510)。この提案技術では、液晶パネルにおいて、一対の透明基板間のセル厚が液晶パネル全面にわたって均一になるように、シール内スぺーサーの高さの不足する箇所に、両基板のうちの少なくとも一方に高さ制御膜を形成するという技術である。
【0014】
【発明が解決しようとする課題】
ところで、通常の液晶パネルの製造工程では、コストダウンの観点から、大きなマザーガラスから複数枚の液晶パネルを取ることが一般的である。図7においては、上述したように、2枚の液晶パネルを取る場合のマザーガラスを示している。したがって、マザーガラスの状態では周辺には全く膜が存在しないため、TFT基板と対向基板用の2つのマザーガラスをプレス貼合せする時に、液晶パネル周辺の基板間隔が液晶パネル内部の基板間隔より小さくなる。このことにより、図8に示すように、液晶パネル内が逆に膨らんでしまうと共に液晶パネル周辺部が低くなり、セル厚むらが発生する。上述したように、液晶パネルのセル厚の均一性を高めるためには、空セルの状態でセル厚分布の均一性を確保することが大切である。図8中、19はシール内スペーサーであり、22はセル内スペーサーである。
【0015】
そこで、液晶パネル周辺部がプレス時に低くならない様に、図9に示すように、液晶パネル周辺にダミーシール部21を配置することがある。ダミーシール部21にも、メインシール部20と同様にセル厚を規定するファイバースペーサーが混入しており、一方、液晶パネル周辺部に設けたダミーシール部21の下に配線が無いため、図10に示すように、やはりプレス時に基板周辺がパネル内部より低くなり、セル厚むらが発生する。図10中、19はシール内スペーサーであり、22はセル内スペーサーである。
【0016】
また、前記提案技術を用いても、上述したように通常工程ではマザーガラスから複数枚のパネル取りを行うため、メインシール部のみ高さ制御膜を形成しても、貼合せプレス完了時点で、パネル部以外のガラス基板間隙を保持しなければ、パネル表示部のセル厚が不均一となって問題解決ができない。
【0017】
また、前記提案技術では、シール内スペーサー不足分を高さ制御膜の膜厚を調整することで、セル厚の均一化を行っているので、以下の問題である。すなわち、薄膜トランジスタをアレイ状に形成したアクティブマトリックス型液晶パネルは、金属膜、半導体膜および絶縁膜などの様々な種類の膜を用いており、また、各膜の膜厚は配線抵抗、容量、絶縁破壊耐圧等により規定されている。しかし、提案技術による場合は、高さ制御膜を形成するためには、その下側の膜に膜厚の規定されたものを用いた上で、更に高さ制御膜の高さをエッチング等により調整しなければならず、工程数が増えるという問題がある。
【0018】
本発明は、このような従来技術の課題を解決すべくなされたものであり、均一なセル厚の液晶パネルを工程数を増やすことなく製造することができる液晶パネルの製造方法を提供することを目的とする。
【0019】
【課題を解決するための手段】
本発明の液晶パネルの製造方法は、液晶層を挟持して対向する一対の基板の少なくとも一方に、液晶駆動用電極配線が少なくとも形成されている液晶パネルを、マザー基板の状態から1個または複数個形成する、液晶パネルの製造方法において、該一対の基板となる2つのマザー基板の少なくとも片方の、液晶パネルの液晶層を封止する位置の外側に、膜密度調整パターンを形成する工程と、該2つのマザー基板のいずれか片方の液晶パネルの液晶層を封止する位置に、一定径のスペーサーを混在させたメインシール部を形成する工程と、該メインシール部が形成されたマザー基板またはこれとは反対側のマザー基板の上であって、該膜密度調整パターン形成部分の上に、または該膜密度調整パターン形成部分と対向する部分に、液晶パネル外周部の基板間隔を保持する、該スペーサーを混在させたダミーシール部を形成する工程と、該2つのマザー基板を貼合せる工程とを含み、該膜密度調整パターンの膜密度は、該2つのマザー基板を貼合わせた状態において該メインシール部が覆う該液晶駆動用電極配線の膜密度と略等しくなるように調整されており、そのことにより上記目的が達成される。
【0020】
本発明の液晶パネルの製造方法において、前記膜密度調整パターンの形状を、ストライプ形状または市松形状に形成するのが好ましい。
【0021】
以下、本発明の作用について説明する。
【0022】
本発明にあっては、液晶駆動用電極配線を覆うメインシール部とは別に、メインシール部の外側にダミーシール部を設けると共に、膜密度調整パターンをダミーシール部が覆うように設けた構成とするので、メインシール部が覆う液晶駆動用電極配線部分とダミーシール部が覆う膜密度調整パターンとの膜密度をほぼ同一にでき、この膜密度と一定の関係のある両シール部の下の膜厚の差(シール下断差)を緩和でき、空セルにおけるセル厚分布の均一性を改善できる。これにより、液晶パネルのセル厚むらを改善でき、更には、表示面での色調や階調の均一化を図れ、表示品位を向上させることができる。
【0023】
また、本発明において形成する膜密度調整パターンとして、ストライプ形状または市松形状を採用すると、その膜有部と膜無部との面積比を調節することで、微妙な膜密度調整が可能であるため、別途工程を増やすことなく簡易に形成することができる。
【0024】
【発明の実施の形態】
以下に、本発明の実施形態を具体的に説明する。
【0025】
図1は、本発明の実施形態に係るその液晶パネルの製造方法により製造された液晶パネルを示す平面図であり、図2はその図1のB−B´線による断面図である。
【0026】
まず、図2に示すように、ガラスなどから成る絶縁性のマザー基板1上に、スパッタリング法により3000オングストロームの厚さのタンタル金属層を形成し、この金属層をフォトリソグラフ法及びエッチング法によりライン幅50μm、スペース50μmになるようにパターニングを行い、ゲートバス配線2を形成する。複数のゲートバス配線2は、図3に示すように互いに平行に設けられ、ゲートバス配線2からはゲート電極3が分岐している。ゲートバス配線2は液晶駆動用電極配線である走査線として機能している。ゲート電極3及びゲートバス配線2には、クロムなどの金属を用いることも可能である。前記マザー基板1は、コーニング社製#7059ガラス(厚さ1.1mm)からなるガラス基板である。
【0027】
また、マザー基板1の液晶パネル外周部に、膜密度調節パターン30を、ゲートバス配線2と同じライン幅、スペース幅で厚さ3000オングストロームで後述するダミーシールと直交するように形成する。
【0028】
次に、ゲート電極3を覆ってマザー基板1上の全面に、プラズマCVD法により、4000オングストロームの厚さの窒化シリコン(SiNx)から成るゲート絶縁膜4を形成する。ゲート絶縁膜4には、酸化シリコン(SiOx)などを用いることも可能である。
【0029】
次に、ゲート電極3の上方のゲート絶縁膜4上には、半導体層5となる厚さ1000オングストロームの非晶質シリコン層を形成する。この半導体層5には多結晶シリコン、CdSeなどを用いることも可能である。
【0030】
次に、半導体層5の両端部には、厚さ400オングストロームのn+型a−Si層から成るコンタクト電極11を形成する。形成されたa−Si層及びn+型a−Si層はパターニングされる。
【0031】
次に、一方のコンタクト電極11上には、厚さ2000オングストロームのモリブデン金属をマザー基板1にスパッタリング法により形成し、このモリブデン金属層のパターニングを行ってソース電極6を形成する。他方のコンタクト電極11上には、ソース電極6と同様にモリブデン金属からなるドレイン電極7を重畳形成する。ソース電極6およびドレイン電極7には、チタンなどを用いることも可能である。
【0032】
次に、図3に示すようにソース電極6に接続し、かつ、ゲートバス配線2に対して、前述のゲート絶縁膜4を挟んで交差するように、ソースバス配線9を形成する。この形成は、スパッタリング法により金属膜を形成し、この金属層をパターニングして行っている。ソースバス配線9は、膜厚4000オングストローム、ライン幅30μm、スペース幅30μmを持つチタンから成り、液晶駆動用電極配線である信号線として機能している。ソースバス配線9は、ソース電極6と同様の金属で、同時に形成してもよい。
【0033】
上述したゲート電極3、ゲート絶縁膜4、半導体層5、ソース電極6およびドレイン電極7は、図4に示すように、薄膜トランジスタ(以下、TFTと記す)10を構成し、該TFT10はスイッチング素子としての機能を有する。
【0034】
次に、絵素電極8を前記ドレイン電極7と接続するように形成する。この形成は、スパッタリング法によりITO等の透明膜を形成し、この透明膜をパターニングして行っている。絵素電極8の材質としては、ITO等の透明なものではなく、非透明な導電材料を使用することもできる。
【0035】
次に、もう一方のマザー基板13上に、カラーフィルター14とブラックマトリックス15とを形成する。カラーフィルター14は、マザー基板1の絵素電極8に対向する位置にレッド、ブルー及びグリーンの着色層が存在するように形成する。一方、ブラックマトリックス15は、絵素電極8と対向しない位置に形成する。前記マザー基板13は、コーニング社製#7059ガラス(厚さ1.1mm)からなるガラス基板である。
【0036】
次に、カラーフィルター14上の全面に、厚さ1000オングストロームのITOからなる透明な電極16を形成する。
【0037】
なお、このマザー基板13側の形成は、マザー基板1側の形成よりも先に行ってもよい。
【0038】
次に、以上のようにして得られた両マザー基板1、13に、オフセット印刷法によりポリイミドからなる液晶配向層17、18を、250℃で2時間の焼成を行ない形成する。その後、90゜TNとなるようラビング処理による配向処理を行なう。ラビングは、TFTが形成されたマザー基板1に関しては、+45゜から+225゜方向に、また、カラーフィルターが形成されたマザー基板13に関しては、+315゜から±135゜方向に行なう。
【0039】
次に、ラビング後、洗浄を行なった上で、カラーフィルターが形成されたマザー基板13上に、径が7μmのシール内スペーサー19を混入させた熱硬化性シール材を用いて、メインシール部20とダミーシール部21をスクリーン印刷法により印刷する。メインシール部20は、液晶パネル周辺部に相当する位置に形成し、ダミーシール部21はマザーガラス外周部と隣合う液晶パネル間とに形成する。
【0040】
次に、TFT側マザーガラス基板1に、直径5μmのセル内スペーサー22を散布し、両基板1と13とを貼合せ、約200℃の温度下においてプレスする。
【0041】
次に、プレス完了後、マザー基板1、13を分断し、所望の材質からなる液晶12を真空注入し、注入口した後に封止を行い、液晶パネルの作製が完了する。前記マザー基板1、13のそれぞれは、液晶パネルの状態における、液晶層を挟む一対の基板を構成する。
【0042】
ここで、膜密度調整パターン30の説明を行う。
【0043】
膜密度は、膜のある部分と膜の無い部分の面積比により決定される。図5に示すように、膜密度を変化させると、膜厚(高さ)はほぼ線形的に変化する。
【0044】
メインシール部20は、バス配線2、9を跨ぐ構造になっている。一方のダミーシール部21の下に形成する膜密度調整パターン30は、これを100%の膜密度(膜を無パターニング状態でおく)とすると、ダミーシール部21の下膜厚の方がメインシール部20の下膜厚より厚くなる。その結果として、マザー基板状態で、液晶パネルの表示エリア側のセル厚が薄くなり、セル厚分布が不均一となってしまう。従って、マザー基板全面にわたって均一にするには、メインシール部20とダミーシール部21とで両者の膜密度を略等しくなるように調節するのが好ましい。本実施形態における膜密度は、以下の表1に示す通りである。
【0045】
【表1】
【0046】
表1に示す様に、ライン幅(膜有部)とスペース幅(膜無部)との面積比はゲート側、ソース側、膜密度調整パターンの全てで1:1であるため、ゲート側、ソース側と共に膜密度は50%と等しい。
【0047】
本実施形態では、液晶パネル四辺のシール部20、21下の膜厚の差が、凡そ1000オングストローム以内に収められている。また、マザー基板の周辺部でのダミーシール部21下にメインシール部20下とほぼ同等の膜密度になるように、ソース電極6の材料を用いてソース側と同様のライン幅、スペース幅で膜密度調整パターン30を作製している。
【0048】
したがって、本実施形態による場合には、液晶パネル内四辺のメインシール部20の下側の膜と、ダミーシール部21下の膜密度調整パターン30との膜断差が凡そ1000オングストローム以内に収められているので、その結果、シール硬化後の空セルにおける表示面内でのセルギャップの不均一性が見られなかった。
【0049】
また、比較例として、マザー基板周辺部のダミーシール21下に膜密度調整パターンを形成せずに貼合せプレスを行い、液晶パネルを作製した。この比較例の場合は、空セルの時点で、液晶パネルのメインシール部に沿ってセル厚が厚くなった、セル厚むらが発生していた。
【0050】
プレス完了後、マザー基板を分断し、得られた各液晶セル内に液晶12を、例えば真空注入にて注入した後、その注入口を封止することにより、個々の液晶パネルが完成する。
【0051】
以上説明したように、本製造方法によりマザー基板周辺及び液晶パネル間に膜密度調整パターンを作製した液晶パネルは、液晶パネル面内でのセルギャップの不均一性に起因する、ニュートンリングの様な干渉縞やコントラストむらの発生が無い。逆に、比較例の液晶パネルは、本実施形態での液晶パネルと同一条件で作製したが、液晶パネルのメインシール部付近が膨らんでいるセル厚むらが発生しており、表示としてもコントラストむらが観察された。
【0052】
なお、上記実施形態では、TFT液晶パネルについて示したが、本発明は、STN、TNを表示モードとした単純マトリックス液晶パネルでも適応可能である。
【0053】
また、上記実施形態では、膜密度調整パターンの形状をストライプ形状としたが、本発明は、図6に示すように、所謂市松形状にしても同様に実施することができる。つまり、ストライプ形状のように膜密度を調整し、バス配線2、9と同様の膜厚、つまり膜密度にすることで同等の効果を得ることができる。
【0054】
更に、上記実施形態では、単層膜により膜密度調整パターンを形成したが、本発明はこれに限らず、複数膜を積層して膜密度調整パターンを形成するようにしても可能である。
【0055】
上述した実施形態ではメインシール部20およびダミーシール部21をカラーフィルターが形成されたマザー基板13側に形成したが、本発明はこれに限らず、マザー基板1側に共に形成しても、またはマザー基板1と13のどちらか一方ずつに形成してもよい。
【0056】
また、上述した実施形態では、膜密度調整パターンを、ダミーシール部21を形成したマザー基板とは反対側のマザー基板側に形成しているが、本発明は、これに限らず、膜密度調整パターンを、ダミーシール部21を形成したマザー基板側に形成してもよい。
【0057】
また、本発明は、上述したマザー基板から2個の液晶パネルを取る場合に限らず、1個だけの場合や3個以上を取る場合にも同様に適用することができる。
【0058】
【発明の効果】
以上詳述したように、本発明による場合には、マザー基板周辺のダミーシール部下に膜密度調整パターンを形成することで、マザー基板を貼合せた基板間隙を全面にわたって均一にでき、得られた液晶パネルにおいては表示面内のセル厚の不均一を解消できる。よって、コントラストむら及び干渉縞を発生させないで高表示品位の表示状態を達成することができる。
【図面の簡単な説明】
【図1】(a)は本発明の液晶パネルの製造方法により製造された液晶パネルを示す平面図であり、(b)はその液晶パネルに備わった膜密度調整パターン部分を拡大して示す平面図である。
【図2】図1におけるB−B´線矢視の拡大断面図である。
【図3】図1の液晶パネルに備わった1絵素部分を示す平面図である。
【図4】図1の液晶パネルの表示エリア内を示す断面図である。
【図5】本発明が利用する膜密度調整パターンの膜密度と膜厚との関係を示すグラフである。
【図6】(a)は本発明の他の実施形態に係る液晶パネルの構造を示す平面図であり、(b)はその液晶パネルに備わった膜密度調整パターン部分を拡大して示す平面図である。
【図7】従来の液晶パネルの構造を、マザーガラスの状態で示す平面図である。
【図8】図7におけるA−A´線矢視の拡大断面図である。
【図9】従来の他の液晶パネルの構造を、マザーガラスの状態で示す平面図である。
【図10】図9におけるC−C´線矢視の拡大断面図である。
【符号の説明】
1 マザー基板
2 ゲートバス配線
3 ゲート電極
4 ゲート絶縁膜
5 半導体層
6 ソース電極
7 ドレイン電極
8 絵素電極
9 ソースバス配線
10 TFT
11 コンタクト電極
12 液晶
13 マザー基板
14 カラーフィルター
15 ブラックマトリックス
16 電極
17、18 液晶配向層
19 シール内スペーサー
20 メインシール部
21 ダミーシール部
22 セル内スペーサー
30 膜密度調整パターン
Claims (2)
- 液晶層を挟持して対向する一対の基板の少なくとも一方に、液晶駆動用電極配線が少なくとも形成されている液晶パネルを、マザー基板の状態から1個または複数個形成する、液晶パネルの製造方法において、
該一対の基板となる2つのマザー基板の少なくとも片方の、液晶パネルの液晶層を封止する位置の外側に、膜密度調整パターンを形成する工程と、
該2つのマザー基板のいずれか片方の液晶パネルの液晶層を封止する位置に、一定径のスペーサーを混在させたメインシール部を形成する工程と、
該メインシール部が形成されたマザー基板またはこれとは反対側のマザー基板の上であって、該膜密度調整パターン形成部分の上に、または該膜密度調整パターン形成部分と対向する部分に、液晶パネル外周部の基板間隔を保持する、該スペーサーを混在させたダミーシール部を形成する工程と、
該2つのマザー基板を貼合せる工程と
を含み、
該膜密度調整パターンの膜密度は、該2つのマザー基板を貼合わせた状態において該メインシール部が覆う該液晶駆動用電極配線の膜密度と略等しくなるように調整されている、液晶パネルの製造方法。 - 前記膜密度調整パターンの形状を、ストライプ形状または市松形状に形成する請求項1に記載の液晶パネルの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33334297A JP3662103B2 (ja) | 1997-12-03 | 1997-12-03 | 液晶パネルの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33334297A JP3662103B2 (ja) | 1997-12-03 | 1997-12-03 | 液晶パネルの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11167115A JPH11167115A (ja) | 1999-06-22 |
JP3662103B2 true JP3662103B2 (ja) | 2005-06-22 |
Family
ID=18265047
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33334297A Expired - Fee Related JP3662103B2 (ja) | 1997-12-03 | 1997-12-03 | 液晶パネルの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3662103B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9001301B2 (en) | 2010-12-21 | 2015-04-07 | Samsung Display Co., Ltd. | Liquid crystal display and method of manufacturing the same |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001051283A (ja) * | 1999-08-06 | 2001-02-23 | Advanced Display Inc | 液晶表示装置のパネル素形材 |
JP4803861B2 (ja) * | 2000-03-29 | 2011-10-26 | 京セラ株式会社 | 液晶表示装置の製造方法 |
JP4968980B2 (ja) * | 2000-05-23 | 2012-07-04 | 京セラ株式会社 | 液晶表示装置用のマザー基板、および液晶表示装置 |
KR100685951B1 (ko) * | 2002-03-06 | 2007-02-23 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
JP2008020850A (ja) * | 2006-07-14 | 2008-01-31 | Seiko Epson Corp | 液晶装置、液晶装置の製造方法、及び電子機器 |
JP2011118430A (ja) * | 2011-03-09 | 2011-06-16 | Kyocera Corp | 表示装置用のマザー基板、および表示装置 |
CN104375332A (zh) * | 2014-11-24 | 2015-02-25 | 深圳市华星光电技术有限公司 | 显示面板及显示装置 |
-
1997
- 1997-12-03 JP JP33334297A patent/JP3662103B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9001301B2 (en) | 2010-12-21 | 2015-04-07 | Samsung Display Co., Ltd. | Liquid crystal display and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JPH11167115A (ja) | 1999-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4532231B2 (ja) | 液晶表示装置及びその製造方法 | |
US7542120B2 (en) | Vertical alignment active matrix liquid crystal display device having particular transparent step films | |
KR100403645B1 (ko) | 액정표시패널 및 그 제조방법 | |
US20040023425A1 (en) | Method of forming a color filter on a substrate having pixel driving elements | |
JP2004093760A (ja) | 液晶表示装置の製造方法 | |
US8310647B2 (en) | Image display device and manufacturing method of the same | |
KR20050078210A (ko) | 액정 표시장치 | |
KR20050044952A (ko) | 액정표시패널 및 그 제조방법 | |
JPH1048640A (ja) | アクティブマトリクス型液晶表示装置 | |
KR20050113475A (ko) | 액정 표시패널 및 그 제조방법 | |
JP3662103B2 (ja) | 液晶パネルの製造方法 | |
JP3741372B2 (ja) | 液晶表示器の自己位置合わせ画素電極の製造方法 | |
JP3399882B2 (ja) | 液晶表示装置 | |
KR100325484B1 (ko) | 액정표시장치 | |
JP4876470B2 (ja) | 表示素子 | |
JPH1184386A (ja) | アクティブマトリクス型液晶表示装置 | |
JP3281791B2 (ja) | 液晶表示装置 | |
JP4011645B2 (ja) | 液晶表示装置 | |
KR20040016028A (ko) | 액정표시장치 및 그 제조방법 | |
US20120013830A1 (en) | Liquid crystal display device | |
JP2003114445A (ja) | 液晶表示装置 | |
JP3024592B2 (ja) | 液晶表示装置及びその製造方法 | |
WO2010079540A1 (ja) | 液晶表示パネル | |
JP2004219827A (ja) | 液晶表示装置 | |
US20080149933A1 (en) | Display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021015 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050228 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050322 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080401 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090401 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100401 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100401 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110401 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120401 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120401 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130401 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |