JP3659336B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージ Download PDFInfo
- Publication number
- JP3659336B2 JP3659336B2 JP2001155495A JP2001155495A JP3659336B2 JP 3659336 B2 JP3659336 B2 JP 3659336B2 JP 2001155495 A JP2001155495 A JP 2001155495A JP 2001155495 A JP2001155495 A JP 2001155495A JP 3659336 B2 JP3659336 B2 JP 3659336B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- semiconductor element
- base material
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Description
【発明の属する技術分野】
本発明は、IC,LSI等の半導体集積回路素子、電界効果型トランジスター(FET)等の半導体素子を収容するための半導体素子収納用パッケージに関する。
【0002】
【従来の技術】
従来の半導体素子収納用パッケージ(以下、半導体パッケージという)の一種である光半導体パッケージを図3に示す。同図の(a),(b),(c)は、それぞれ光半導体パッケージの平面図,断面図,部分拡大断面図である。尚、同図において、光ファイバーおよび光ファイバーを取り付けるための筒状の固定部材が光半導体パッケージの側部に設けられるが、これらは省略している。
【0003】
この光半導体パッケージは、上側主面に半導体素子105がペルチェ素子等の熱電冷却素子Cを介して載置される載置部104とネジ止め部106を有する基体102と、載置部104を囲繞するようにして取着されるとともに側部に貫通孔または切欠き部からなる取付部を有する枠体107と、取付部に嵌着された入出力端子108とを具備したものである。
【0004】
また、この光半導体パッケージでは、炭素繊維を炭素で結合した一方向性複合材料109の上下面に、例えば、第1層としてクロム(Cr)−鉄(Fe)合金層、第2層として銅(Cu)層、第3層としてFe−ニッケル(Ni)−コバルト(Co)合金層もしくはFe−Ni合金層の3層構造を有する金属層B1が被着された放熱板101が、枠状の基体102の内側に嵌着されて光半導体素子105の載置部104を構成する。そして、放熱板101と枠状の基体102と枠体107と蓋体103とからなる容器内部に光半導体素子105を気密に封止することにより光半導体装置となる(特開2000−150745号公報参照)。
【0005】
上記従来例では、放熱板101は光半導体素子105の載置部104を形成し、炭素繊維が上面側から下面側に向かう方向に配列している。また、放熱板101は、金属層B1の被着が無ければ光半導体素子105の載置面に平行な方向の熱膨張係数はほぼ7ppm/℃(×10-6/℃)であるが、その方向の弾性率が約7GPa(ギガパスカル)と小さいことから、金属層B1の被着により放熱板101の熱膨張係数を大きくすることができ、よってその熱膨張係数は10〜13ppm/℃に調整されている。また、熱伝導率は、光半導体素子105の載置面に平行な方向、即ち炭素繊維を炭素で結合した一方向性複合材料109における炭素繊維の方向に直交する方向の熱伝導率が30W/m・K以下であるのに対して、炭素繊維の方向では300W/m・K以上であるとしている。
【0006】
そして、放熱板101は、熱膨張係数が10〜13ppm/℃(室温〜800℃)のFe−Ni−Co合金やFe−Ni合金等から成る枠状の基体102の貫通孔に、例えばAgロウ等のロウ材で挿着されて光半導体素子の載置部104となる。これにより、光半導体パッケージは光半導体素子105が発する熱を熱電冷却素子Cを介して外部に放散する機能を有するものとなる。
【0007】
放熱板101は、上述したように、放熱材料として一般的に用いられているCu−タングステン(W)合金やCu−モリブデン(Mo)合金に比して、炭素繊維が放熱板101の上面側から下面側に向かう方向に配列していることにより、この方向に大きな熱伝導率を有している。放熱板101を用いた光半導体パッケージに収容された光半導体素子105が作動時に発する熱は、放熱板101の炭素繊維の方向に対して直交する方向の熱伝導率が30W/m・K以下であることから、放熱板101の主面の方向(面方向)にほとんど伝わらないこととなる。
【0008】
よって、光半導体素子105が作動時に発する熱は、選択的に炭素繊維の配列方向、即ち放熱板101の上面側から下面側にかけて伝達されるとともに下面側から大気中に放散される。その結果、光半導体素子105は常に適温となり、光半導体素子105を長期間にわたり正常かつ安定に作動させることが可能になる。
【0009】
また、光半導体素子105が作動時に発する熱が基体102と枠体107に加わった場合、基体102と枠体107の材質が同一であり、よって熱膨張係数がいずれも約10〜13ppm/℃であることから、両者間に大きな熱応力が発生することはない。また、たとえ小さな熱応力が発生したとしても、放熱板101が適度に変形することで枠体107との間に発生する熱応力が緩和される。従って、基体102上に枠体107を極めて強固に取着しておくことが可能になる。
【0010】
よって、基体102と放熱板101と枠体107と蓋体103とから成る光半導体パッケージの気密封止を完全として、内部に収容される光半導体素子105を長期間にわたり正常かつ安定に作動させることが可能になる。
【0011】
この光半導体パッケージの放熱構造は、大量の熱を発するLSI,FET等を収容する半導体パッケージにも適用できる。
【0012】
【発明が解決しようとする課題】
しかしながら、近年、光半導体素子105の発する熱量が大きくなってきており、放熱板101の熱伝達の限界を超えた場合、熱は放熱板101に蓄熱されて放熱板101の温度が上昇する場合がある。この場合、放熱板101の熱が熱電冷却素子Cを介して光半導体素子105に加わり、光半導体素子105の温度が上昇して光半導体素子105が誤動作する、あるいは光半導体素子105が熱破壊されるという問題が発生していた。
【0013】
また、光半導体パッケージを外部装置にネジ止めにより密着固定させるために剛性の高いFe−Ni−Co合金やFe−Ni合金等からなる枠状の基体102を用いており、放熱板101はこの基体102の貫通孔にAgロウなどのロウ材を介して嵌着されている。そして、光半導体パッケージを別体の外部装置にネジ止め部106でネジを通して締め付けることにより密着固定し、光半導体素子105が発する熱を外部装置を介して外部に放散する。
【0014】
ところが、放熱板101を枠状の基体102の貫通孔に挿着するに際して、放熱板101の外周面と貫通孔の内面との隙間は、その大きさにバラツキがある場合がある。この場合、ロウ材で放熱板101を貫通孔にロウ付けすると、ロウ材の溜り状態が不均一となり、その結果、光半導体パッケージの気密封止が損なわれることがあった。
【0015】
そこで、放熱板101自体を基体として用いる構成が考えられるが、光半導体パッケージを外部装置にネジ止めする際に、放熱板101を構成する一方向性複合材料109が一方向性炭素繊維を厚さ方向に揃えて、これを炭素で結合したものであることから、本質的に厚さ方向の圧縮強度が金属に比べて桁違いに小さい。そのため、ネジによる締め付け時に基体としての放熱板101のネジ止め部106が厚さ方向に潰れる場合があった。従って、光半導体パッケージを外部装置に強い締め付け力で固定できなくなり、光半導体素子105が発する熱が十分に放散されなくなるという問題点があった(特開2000−150746号参照)。
【0016】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、半導体素子が発生する熱を効率よく外部に放散して半導体パッケージ内部に収容する半導体素子を長期間に亘り正常かつ安定に作動させるとともに、半導体パッケージを外部装置に密着固定させるためのネジ締め時において厚さ方向に潰れることのないものを提供することにある。
【0017】
【課題を解決するための手段】
本発明の半導体パッケージは、上側主面に半導体素子が載置される載置部を有するとともに両端部にネジ止め部を有する基体と、該基体の上側主面に前記載置部を囲繞するようにして取着され、貫通孔または切欠き部から成る入出力端子の取付部を有する枠体と、前記取付部に嵌着された前記入出力端子とを具備した半導体素子収納用パッケージにおいて、前記基体は、銀,チタン,クロム,ジルコニウムおよびタングステンのうちの少なくとも一種を0.2〜10重量部、銅を90〜99.8重量部含有する金属成分が含浸された炭素質母材内に炭素繊維が分散された金属炭素複合体を基材とし、該基材の上下面に前記基材側から鉄またはステンレススチールから成る接着層と銅層とを順次積層した金属層が形成され、さらに前記基材の側面および前記金属層の表面に銅メッキ層が被着されていることを特徴とする。
【0018】
本発明の半導体パッケージによれば、半導体パッケージの基体を構成する基材が、炭素質母材内にランダムな方向に分散配置された一方向性の炭素繊維の集合体および含浸された金属成分とから成り、半導体素子から基材に伝わった熱は基材の内部においてランダムな経路を辿りながら基体の下側主面および側面に伝わることになる。そして、基体の側面に伝わった熱はその表面のCuメッキ層を介して下側主面へと伝わり、よって基体の下側主面からの熱放散により半導体素子の温度を適正な温度にすることが可能になる。このとき、基体内に含浸された金属成分は、Ag,Ti,Cr,Zr,Wのうちの少なくとも一種を0.2〜10重量部、Cuを90〜99.8重量部含有することから、Cuとその周囲の炭素質母材との密着性が良好となり、Cuのみを含浸させた場合に比べて伝熱性が大きく向上する。その結果、半導体素子を常に適温として、半導体素子を長期間に亘り正常かつ安定に作動させることが可能になる。
【0019】
また、本発明の基体は、銀,チタン,クロム,ジルコニウムおよびタングステンのうちの少なくとも一種を0.2〜10重量部、銅を90〜99.8重量部含有する金属成分が含浸された炭素質母材内に炭素繊維が分散された金属炭素複合体を基材としていることから、弾性率は極めて小さく、また被着された金属層によって半導体素子の載置面に平行な方向の熱膨張係数が10〜13ppm/℃(室温〜800℃)に調整される。このことから、半導体素子が発する熱によって、基体と半導体素子との接合部、および基体と枠体との間で熱応力が発生したとしても、これらの熱応力は小さいものとなり、またこの熱応力は基体が適度に変形することにより緩和される。
【0020】
また、基体は、主成分として金属である銅が炭素質母材内に含浸されているので、基体の圧縮強度が実質的に大きくなり、基体を外部装置にネジ止めする際に発生する押圧力や圧縮応力が基体の表面に加わった場合に、基体が押圧力や圧縮応力に対してつぶれ難くなる。従って、例えばマザーボード等の外部装置に基体をネジで締め付けて密着固定するに際して、基体が厚さ方向に潰れることにより締め付けが緩くなって密着固定が不十分となり、外部への熱放散性が損なわれるといった不具合が解消される。
【0021】
【発明の実施の形態】
本発明の半導体パッケージを以下に詳細に説明する。図1、図2は本発明の半導体パッケージAについて実施の形態の一例を示すものであり、図1は半導体パッケージAの断面図、図2は本発明の半導体パッケージAの基体の部分拡大断面図である。
【0022】
図1において、1は基体、1aは半導体素子2の載置部、2はIC,LSI,FET等の半導体素子、3は枠体、3aは枠体3に設けられた入出力端子の取付部である。主に基体1と枠体3と蓋体5とで、半導体素子2を収容する容器が基本的に構成されるとともに、入出力端子4が取付部3aに嵌着されている。
【0023】
また、図2において、1bは炭素質母材、1cは一方向性の炭素繊維の集合体、1dは銅、Aは、Ag,Ti,Cr,Zr,Wのうちの少なくとも一種を0.2〜10重量部、Cuを90〜99.8重量部含有する金属成分が含浸された炭素質母材1b内に炭素繊維が分散された金属炭素複合体から成る基材である。6は基材Aの上下面に形成された鉄またはステンレススチールからなる接着層、7は接着層6上に形成されたCu層、Bは接着層6とCu層7とが積層されて成る金属層、8は基材Aの側面および金属層Bの表面に被着されたCuメッキ層、12はネジ止め部である。
【0024】
図2に示すように、基材Aは金属成分が含浸された炭素質母材1b内に炭素繊維が分散された金属炭素複合体から成り、この基材Aは例えば以下の工程[1]〜[7]のようにして作製される。
【0025】
[1]一方向性の炭素繊維の束を炭素で結合した板状の塊を一方向性の炭素繊維からなる小さな集合体に破砕し、破砕された集合体を集めて固体のピッチあるいはコークス等の微粉末を分散させたフェノール樹脂等の熱硬化性樹脂の溶液中に浸す。なお、板状の塊を破砕して得られる集合体の大きさは、その形状を例えば略立方体としてみた場合一辺が0.1〜1mm程度である。
【0026】
[2]次に、これを乾燥させて所定の圧力を加えるとともに加熱して熱硬化性樹脂部分を硬化させ板状の塊を得る。
【0027】
[3]これを不活性雰囲気中、高温で焼成することでフェノール樹脂とピッチあるいはコークスの微粉末を炭化させて炭素質母材1bとする。炭素質母材1bは、それ自体200〜300W/m・Kの大きな熱伝導率を有し、半導体素子2が発する熱の伝熱経路としても機能する。
【0028】
[4]炭素質母材1b内にCuを不活性雰囲気下において高温、高圧で含浸させる方法、即ち熔湯鍛造法によって含浸させる。このとき、含浸されたCuはCu塊となって炭素質母材1bに分散される。この含浸されたCuには予めAg,Ti,Cr,ZrおよびWのうちの少なくとも一種を0.2〜10重量部含有させている。これらの金属のうちAgを除いたものはCuの融点(約1083℃)よりも高い融点を有しているが、溶融したCuと混在することによってCuと固溶体を作り、含浸時に見かけ上液体となって炭素質母材1bに含浸される。
【0029】
[5]次に、炭素質母材1b内に炭素繊維およびCu等の金属成分1dを分散させた塊を板状に切り出して基材Aとなる板を作製する。板の寸法は、例えば厚さが0.5〜2mm程度、縦横の寸法が100mm×100mm程度である。
【0030】
[6]さらに、この板を所望の形状に加工して基材Aを作製し、基材Aの上下面に、基材A側から鉄またはステンレススチールから成る接着層6、Cu層7を積層させた金属層Bを形成する。
【0031】
[7]次いで、基材Aの全面にCuメッキ層8を被着する。
【0032】
基材Aは、内部にCu等の金属成分1dが分散されて成り、含有する金属によりCuと炭素質母材との密着性が良好なものとなる。また、基材Aの熱膨張係数は、Cu等の金属成分1dが分散されていることにより8〜10ppm/℃となっている。このとき、CuにAgが含有されていると、Cuと炭素質母材1bとの濡れ性が高温、高圧下で良好であることは実験的に確認できている。また、Ag以外の金属をCuに含有させた場合には、炭素質母材1bとの間で炭化チタン(TiC),炭化クロム(CrC),炭化ジルコニウム(ZrC),炭化タングステン(WC)などの炭化物が生成され、この炭化物を介してCuと炭素質母材1bとが密着する。このことから、Cuと炭素質母材1bとの間での熱伝達がさらに良好なものとなり、半導体素子2が発する熱が載置面に平行な方向にも良好に伝達され、基材Aによる熱伝達が極めて良好なものとなる。
【0033】
また、Cu等の金属成分1dが基材A内に分散されていることによって基材Aのネジ止め部12の潰れが大きく軽減される。よって、半導体パッケージを外部装置にネジで締め付けて密着固定する場合に強固に締め付けることができる。
【0034】
基体1は、図2に示すように、基材Aの上下面に、基材Aの熱膨張係数を調整するためのFeまたはステンレススチールから成る接着層6と、Cu層7との2層構造の金属層Bが形成されている。Cu層7は、半導体素子2が発する熱を横方向(面方向)に伝達する伝熱媒体ともなる。そして、枠体3の下面に、基体1の上側主面の金属層Bを半田や銀ロウ等のロウ材を介してロウ付けすることにより、基体1が枠体3の下面に取着される。
【0035】
また、基材Aの上下面にFeまたはステンレススチールからなる接着層6とCu層7とから成る金属層Bが形成されていることから、金属層Bが基体1の熱膨張係数を枠体3の熱膨張係数に近似させる機能を有するものとなる。また、基材Aの表面に多数の気孔が存在する多孔質であるとしても、その気孔は金属層Bによって完全に塞がれる。その結果、半導体パッケージ内部の気密封止の信頼性が高いものとなる。また、半導体パッケージの内部に半導体素子2を収容し半導体装置と成した後、ヘリウムを使用して半導体装置の気密検査をする場合、ヘリウムの一部が基材Aの気孔内にトラップされることが有効に防止され、半導体装置の気密封止の検査が正確に行える。
【0036】
本発明において、接着層6を予め基材Aに形成するのは、炭素と結合しにくいCu層7を接着層6を介して炭素質母材1bに被着させるためであり、このとき鉄原子と炭素原子とが高温のもとで相互拡散し大きな接合強度が得られる。また基材Aの表面に一部表れているCu等の金属成分1dに対してもアンカー効果による物理的な接合強度が得られる。
【0037】
また、基体1の最外表面はCuメッキ層8で被覆されており、側面のCuメッキ層8が側面に伝達した熱を下面へと導く伝熱媒体となるとともに、枠体3の取付部3aに入出力端子4を嵌入しロウ材で接合する際に、ロウ材の濡れ性が向上するという機能も有している。Cuメッキ層8の厚さは、0.5μm未満であるとロウ材の濡れ性が低下し易く、また伝熱経路としても有効に機能しなくなる。Cuメッキ層8の厚さが5μmを超えると、Cuメッキ層8を形成する際に炭素質母材1bとCuメッキ層8との間に大きな応力が発生し内在することとなる。この内在した応力によって、Cuメッキ層8が剥離し易くなることから、Cuメッキ層8の厚さは0.5〜5μmが好ましい。
【0038】
また、本発明において、金属層Bを接着層6とCu層7の2つの層で形成するのは、接着層6を介してCu層7を形成することにより、基材Aの熱膨張係数をFe−Ni−Co合金やFe−Ni合金からなる枠体3の熱膨張係数10〜13ppm/℃(室温〜800℃)に近づけるためである。
【0039】
そして、接着層6の厚さは5〜30μm、Cu層7の厚さは5〜30μmとすることが好ましい。接着層6の厚さが5μm未満では、Cu層7を形成する際の接着層としての機能を果たさなくなる。また、接着層6の厚さが30μmを超えると、接着層6と基材Aとの熱膨張係数の差によって発生する熱応力によって、基材Aの表面から接着層6が剥れることがあり、基材Aとの密着性が劣化する。
【0040】
また、Cu層7の厚さを5μm未満にすると、基体1の熱膨張係数を大きくする効果が小さくなり、基体1にFe−Ni−Co合金やFe−Ni合金からなる枠体3をロウ材で接合した場合にロウ材にクラックが発生し易くなる。また、Cu層7の厚さが30μmを超えると、基材Aの熱膨張係数が大きくなり過ぎ、枠体3を基体1の上面にロウ材で接合する際にロウ材にクラックが発生し易くなる。
【0041】
以上のことから、基材Aの上下面に上記範囲内の厚さを有する、Feまたはステンレススチールからなる接着層6とCu層7とを積層させた金属層Bが形成された基体1は、鉄の熱膨張係数が約14ppm/℃(室温〜800℃)、ステンレススチールの熱膨張係数が11〜15ppm/℃(室温〜800℃)、銅の熱膨張係数が約19ppm/℃(室温〜800℃)であることから、基材Aの熱膨張係数が8〜10ppm/℃(室温〜800℃)であることと併せて基体1の熱膨張係数は10〜13ppm/℃(室温〜800℃)となる。
【0042】
これにより、基体1を枠体3の下面に取着させた後、両者に半導体素子2が動作時に発生する熱が加わったとしても、基体1と枠体3との間には両者の熱膨張係数の差に起因する熱応力がほとんど発生することはなくなる。また、熱応力が発生しても、基体1の弾性率が小さいことから、基体1がその熱応力を吸収し、その結果、基体1は枠体3に強固に接合し、かつ半導体素子2の作動時に発生する熱を大気中に良好に発散させ得る。また、半導体素子2と基体1との間に発生する熱応力は、基体1がその熱応力を吸収するように変形し、半導体素子2と基体1との間では熱応力が大きく発生することが無い。従って、容器内部に収容する半導体素子2を長期間に亘り正常かつ安定に作動させることができる。
【0043】
なお、金属層Bは基材Aの上下面に拡散接合させることによって被着されており、具体的には、基材Aの上下面に厚さが例えば約5μmの鉄箔またはステンレススチール箔と、厚さが例えば約20μmのCu箔とを順次載置し、次に真空ホットプレスで5MPa(メガパスカル)の圧力をかけつつ1200℃の温度を1時間加えることによって被着される。
【0044】
基材Aの上下面に金属層Bを形成し、さらにCuメッキ層8を被着した基体1は、上面側から下面側にかけて350〜400W/m・Kの熱伝導率が得られ、また半導体素子2の載置部1aの載置面に平行な方向については基材Aの内部に分散された炭素繊維およびCu等の金属成分1dにより250〜300W/m・Kの熱伝導率が得られる。その結果、基体1は、その上に載置された半導体素子2が発する熱をランダムな方向に効率よく伝達させることができる。従って、基体1の下面の全面から熱が効率よく放散されるとともに、基体1の側面に伝達した熱もCuメッキ層8を伝わり基体1の下面から外部に効率よく放散されることとなる。
【0045】
半導体素子2の載置面(接合面)に平行な方向の熱伝導率を測定すると、上記のように250〜300W/m・Kであり、図3に示すような炭素繊維を炭素で結合した一方向性複合材料109を用いたものと比較して8〜10倍と大きくなっていることが明らかになった。即ち、半導体素子2が発する熱は、熱電冷却素子(図1には図示せず)を介して、基体1に伝達され、次いでこの基体1の上面側から下面側にかけて基体1内の様々な方向の伝熱経路によって効率よく伝わり、さらに外部装置を介して空気中に放散される。
【0046】
また、炭素質母材1bにCu等の金属成分1dを含浸させると、基材Aの密度は3〜4g/cm3となり、Cu等の金属成分1dを含浸させていない基材Aの密度(約2g/cm3)に比べると大きいが、従来から一般的に用いられているCu−W合金に比べて1/3〜1/5程度であり、極めて軽量である。従って、近時の小型軽量化が進む電子装置へ実装する際に有利なものとなる。
【0047】
更に、炭素質母材1bを用いた基体1はその弾性率がFe−Ni−Co合金等の金属に比べて小さいことから、基体1と枠体3との間に、また基体1と半導体素子2との間に熱膨張係数の差があったとしても、これらの間に発生する熱応力は基体1が適度に変形することによって吸収される。その結果、基体1と枠体3、および基体1と半導体素子2とは強固に接合し、半導体素子2が発する熱を常に大気中に効率よく放散させることができるとともに、半導体素子2を長期間に亘って正常かつ安定に作動させることができる。
【0048】
また、炭素質母材1bの上下面に金属層Bを被着させた基体1には、基材Aと上面の金属層Bとの間、および基材Aと下面の金属層Bとの間に、基材Aと金属層Bとの熱膨張係数の相違に起因する熱応力が発生しても、それぞれの熱応力はそれらの方向が上下面で同方向、かつほぼ同等となることから、基体1は基材Aと金属層Bとの間に発生する熱応力によって変形することはなく、常に平坦となる。これにより、枠体3の下面に基体1を強固に接合させることが可能になるとともに、半導体素子2が作動時に発する熱を基体1を介して大気中に効率よく放散させることが可能になる。
【0049】
本発明の枠体3は、基体1の上側主面の外周部に載置部1aを囲繞するようにしてロウ材、ガラスまたは樹脂等の接着剤を介して取着されており、基体1と枠体3とで半導体素子2を収容する為の空所が内部に形成される。この枠体3はFe−Ni−Co合金やFe−Ni合金からなり、例えば、Fe−Ni−Co合金のインゴット(塊)を従来周知のプレス成型法、押出し法などの金属加工法により所定の枠状に成型することによって作製される。
【0050】
Fe−Ni−Co合金またはFe−Ni合金からなる枠体3は、その熱膨張係数が約10〜13ppm/℃(室温〜800℃)であり、基体1の熱膨張係数10〜13ppm/℃とほとんど同じである。よって、基体1と枠体3との間に発生する熱応力は小さく、また基体1の弾性率がFe−Ni−Co合金等の金属に比べて小さいことから、熱応力が発生したとしてもその熱応力は基体1の適度の変形によって吸収される。従って、枠体3と基体1とを接合するロウ材にクラックなどの不具合が発生することや、基体1に反りが発生すること等が解消できる。
【0051】
また枠体3は、その側部に貫通孔または切欠き部からなる取付部3aが形成されており、取付部3aには、枠体3の内側から外側にかけて導通する複数のメタライズ配線層9が形成された入出力端子4が嵌着されている。入出力端子4は、メタライズ配線層9を枠体3に対し電気的絶縁をもって枠体3の内側から外側にかけて配設する作用をなし、酸化アルミニウム(Al2O3)質焼結体などの電気絶縁材料からなる。そして、取付部3aの内面に対向する入出力端子4の側面に予めメタライズ層を被着させておき、このメタライズ層を取付部3aの内周面に銀ロウなどのロウ材を介して接合することによって、枠体3の取付部3aに入出力端子4が嵌着される。
【0052】
また、入出力端子4の電気絶縁材料から成る本体部分は以下のようにして作製される。まず、例えばAl2O3,酸化珪素(SiO2),酸化マグネシウム(MgO),酸化カルシウム(CaO)などの原料粉末に適当なバインダー、溶剤等を添加混合してスラリーとなす。このスラリーをドクターブレード法やカレンダーロール法を採用することによってセラミックグリーンシートとし、次いでセラミックグリーンシートに適当な打ち抜き加工を施すとともにメタライズ配線層9となる金属層を形成する。このセラミックグリーンシートを複数枚積層し、約1600℃の温度で焼成することによって、入出力端子4の本体部分が作製される。
【0053】
さらに入出力端子4は、枠体3の内側から外側にかけて導通する複数のメタライズ配線層9が、セラミック積層体である本体部分に埋設されるように形成されている。また、メタライズ配線層9の枠体3の内側に位置する部位には、半導体素子2の各電極がボンディングワイヤ10を介して電気的に接続され、またメタライズ配線層9の枠体3の外側に位置する部位には、外部装置と接続される外部リード端子11が銀ロウなどのロウ材を介し取着されている。
【0054】
メタライズ配線層9は半導体素子2の各電極を外部装置に接続するための導電路として作用し、タングステン(W),モリブデン(Mo),マンガン(Mn)などの高融点金属粉末により形成されている。そして、メタライズ配線層9は、W,Mo,Mnなどの高融点金属粉末に適当な有機バインダー、溶剤などを添加混合して得たペーストを、入出力端子4となるセラミックグリーンシートに予め従来周知のスクリーン印刷法により所定パターンに印刷塗布し、焼成することによって入出力端子4に形成される。
【0055】
なお、メタライズ配線層9は、その露出する表面にNi,金(Au)などの耐食性に優れ、かつロウ材との濡れ性に優れる金属を1〜20μmの厚さでメッキ法により被着させておくのがよく、メタライズ配線層9の酸化腐食を有効に防止することができる。また、メタライズ配線層9への外部リード端子11のロウ付けを強固にすることができる。
【0056】
また、メタライズ配線層9には外部リード端子11が銀ロウなどのロウ材を介してロウ付け取着されており、外部リード端子11は容器内部に収容する半導体素子2の各電極を外部装置に電気的に接続する作用をなす。外部リード端子11を外部装置に接続することによって容器の内部に収容される半導体素子2はメタライズ配線層9および外部リード端子11を介して外部装置に接続されることになる。この外部リード端子11は、Fe−Ni−Co合金やFe−Ni合金などの金属材料からなり、例えばFe−Ni−Co合金のインゴット(塊)に圧延加工法や打ち抜き加工法などの従来周知の金属加工法を施すことによって所定の形状に形成される。
【0057】
かくして、本発明の半導体パッケージによれば、基体1の載置部1a上に半導体素子2をガラス,樹脂,ロウ材などの接着剤を介して接着固定するとともに、半導体素子2の各電極をボンディングワイヤ10を介して所定のメタライズ配線層9に接続させ、しかる後、枠体3の上面に蓋体5をガラス,樹脂,ロウ材などからなる封止材を介して接合させ、基体1、枠体3および蓋体5とからなる容器内部に半導体素子2を気密に収容することにより製品としての半導体装置となる。
【0058】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【0059】
【発明の効果】
本発明は、上面に半導体素子が載置される載置部を有する基体が、銀,チタン,クロム,ジルコニウムおよびタングステンのうちの少なくとも一種を0.2〜10重量部、銅を90〜99.8重量部含有する金属成分が含浸された炭素質母材内に炭素繊維が分散された金属炭素複合体を基材とし、基材の上下面に基材側から鉄またはステンレススチールから成る接着層と銅層とを順次積層した金属層が形成され、さらに基材の側面および金属層の表面に銅メッキ層が被着されていることから、半導体素子が作動時に発した熱は基体の上側主面側から下側主面側へとランダムな経路で極めて効率よく伝達し、また基体の側面に伝達した熱をCuメッキ層により下側主面側へと伝達することにより、大量の熱を効率よく基体の下側主面側から放散することが可能となる。その結果、半導体素子は常に適温となって、半導体素子を長期間に亘り正常かつ安定に作動させることが可能になる。
【0060】
また、基体が上記構成であることにより、基体の弾性率を小さくすることができる。その結果、基体の熱膨張係数と、Fe−Ni−Co合金やFe−Ni合金などの金属材料からなる枠体の熱膨張係数との間に差があり、基体および枠体に熱が加わって熱応力が発生しても、基体が適度に変形することによりこの熱応力を吸収し得る。
【0061】
さらに、基材にはCu等の金属成分が炭素質母材に分散されているので、この金属成分が外部応力に対して基材の形状を保持することのできる圧縮強度を付与する。例えば、基体の端部のネジ止め部を外部装置等にネジ止めする際に、押圧力や圧縮応力が基体の表面に加わった場合、基体が圧縮応力に対して潰れ難くなる。例えば、マザーボードなどの外部装置にネジ止めする際に、基体が厚さ方向に潰れるといった不具合が解消するという効果を奏する。
【図面の簡単な説明】
【図1】本発明の半導体パッケージについて実施の形態の例を示す断面図である。
【図2】図1の半導体パッケージにおける基体の部分拡大断面図である。
【図3】(a)は従来の半導体パッケージの平面図、(b)は従来の半導体パッケージの断面図、(c)は従来の半導体パッケージにおける基体の部分拡大断面図である。
【符号の説明】
1:基体
1a:載置部
1b:炭素質母材
1c:炭素繊維の集合体
1d:Cu等の金属成分
2:半導体素子
3:枠体
3a:取付部
4:入出力端子
6:接着層
7:Cu層
8:Cuメッキ層
12:ネジ止め部
A:基材
B:金属層
Claims (1)
- 上側主面に半導体素子が載置される載置部を有するとともに両端部にネジ止め部を有する基体と、該基体の上側主面に前記載置部を囲繞するようにして取着され、貫通孔または切欠き部から成る入出力端子の取付部を有する枠体と、前記取付部に嵌着された前記入出力端子とを具備した半導体素子収納用パッケージにおいて、前記基体は、銀,チタン,クロム,ジルコニウムおよびタングステンのうちの少なくとも一種を0.2〜10重量部、銅を90〜99.8重量部含有する金属成分が含浸された炭素質母材内に炭素繊維が分散された金属炭素複合体を基材とし、該基材の上下面に前記基材側から鉄またはステンレススチールから成る接着層と銅層とを順次積層した金属層が形成され、さらに前記基材の側面および前記金属層の表面に銅メッキ層が被着されていることを特徴とする半導体素子収納用パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001155495A JP3659336B2 (ja) | 2001-05-24 | 2001-05-24 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001155495A JP3659336B2 (ja) | 2001-05-24 | 2001-05-24 | 半導体素子収納用パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002353356A JP2002353356A (ja) | 2002-12-06 |
JP3659336B2 true JP3659336B2 (ja) | 2005-06-15 |
Family
ID=18999673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001155495A Expired - Fee Related JP3659336B2 (ja) | 2001-05-24 | 2001-05-24 | 半導体素子収納用パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3659336B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004356625A (ja) * | 2003-05-06 | 2004-12-16 | Fuji Electric Device Technology Co Ltd | 半導体装置及びその製造方法 |
JP2005095944A (ja) * | 2003-09-25 | 2005-04-14 | Sentan Zairyo:Kk | 金属基板−炭素基金属複合材料構造体および該構造体の製造方法。 |
JP2005136369A (ja) * | 2003-10-08 | 2005-05-26 | Hitachi Metals Ltd | 基板 |
US9390999B2 (en) | 2005-03-23 | 2016-07-12 | Noriaki Kawamura | Metal substrate/metal impregnated carbon composite material structure and method for manufacturing said structure |
DE112007001364B4 (de) * | 2006-06-07 | 2018-05-09 | Mitsubishi Electric Corp. | Halbleitereinrichtung und elektrische Einrichtung mit einer derartigen Halbleitereinrichtung |
WO2018047988A1 (ko) * | 2016-09-06 | 2018-03-15 | 주식회사 더굿시스템 | 고출력 소자용 방열판재 |
JP6981846B2 (ja) * | 2017-10-26 | 2021-12-17 | Jfe精密株式会社 | 放熱板及びその製造方法 |
-
2001
- 2001-05-24 JP JP2001155495A patent/JP3659336B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002353356A (ja) | 2002-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3659336B2 (ja) | 半導体素子収納用パッケージ | |
JP2001313345A (ja) | 半導体素子収納用パッケージ | |
JP4454164B2 (ja) | 半導体素子収納用パッケージ | |
JP3554304B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2000183253A (ja) | 半導体素子収納用パッケージ | |
JP3659306B2 (ja) | 半導体素子収納用パッケージ | |
JP4514598B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP4459031B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP3987649B2 (ja) | 半導体素子収納用パッケージ | |
JP2003046042A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3659304B2 (ja) | 半導体素子収納用パッケージ | |
JP4377769B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP2006013420A (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP4360567B2 (ja) | 半導体素子収納用パッケージ | |
JP3659298B2 (ja) | 半導体素子収納用パッケージ | |
JP3659301B2 (ja) | 半導体素子収納用パッケージ | |
JP3659305B2 (ja) | 半導体素子収納用パッケージ | |
JP3457898B2 (ja) | 光半導体素子収納用パッケージ | |
JP3659300B2 (ja) | 半導体素子収納用パッケージ | |
JP3659297B2 (ja) | 半導体素子収納用パッケージ | |
JP4360568B2 (ja) | 半導体素子収納用パッケージ | |
JP3659299B2 (ja) | 半導体素子収納用パッケージ | |
JPH07211822A (ja) | 半導体素子収納用パッケージ | |
JP4377748B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP2003133467A (ja) | 半導体素子収納用パッケージおよび半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050308 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090325 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090325 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100325 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |